JP2013153007A - Electronic component and method for manufacturing the same - Google Patents
Electronic component and method for manufacturing the same Download PDFInfo
- Publication number
- JP2013153007A JP2013153007A JP2012012094A JP2012012094A JP2013153007A JP 2013153007 A JP2013153007 A JP 2013153007A JP 2012012094 A JP2012012094 A JP 2012012094A JP 2012012094 A JP2012012094 A JP 2012012094A JP 2013153007 A JP2013153007 A JP 2013153007A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- resin
- coating layer
- substrate
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
Description
本発明は、電子部品およびその製造方法に関する。 The present invention relates to an electronic component and a manufacturing method thereof.
従来、電子部品を低背化するために、パッケージの天面を研削する方法が知られている。 Conventionally, a method of grinding a top surface of a package in order to reduce the height of an electronic component is known.
たとえば、特開２００４−２０８３２６号公報（特許文献１）には、半導体チップや弾性表面波素子などの電子素子を実装基板にフリップチップ実装し、電子素子を熱硬化性樹脂組成物で封止したパッケージ構造を有する電子部品を低背化するために、天面部分である熱硬化性樹脂組成物を研削する方法が開示されている。 For example, in Japanese Patent Application Laid-Open No. 2004-208326 (Patent Document 1), an electronic element such as a semiconductor chip or a surface acoustic wave element is flip-chip mounted on a mounting substrate, and the electronic element is sealed with a thermosetting resin composition. In order to reduce the height of an electronic component having a package structure, a method of grinding a thermosetting resin composition that is a top surface portion is disclosed.
電子部品の天面部分は、砥石で研削される。しかしながら、砥石で研削したパッケージの天面には研削痕が存在する。そのために、天面を研削した後、その天面にレーザで印字する場合、画像認識装置で印字パターンを識別することが困難であった。 The top surface portion of the electronic component is ground with a grindstone. However, there are grinding marks on the top surface of the package ground with the grindstone. For this reason, when the top surface is ground and then printed on the top surface with a laser, it is difficult to identify the print pattern with the image recognition device.
本発明は、上記のような問題に鑑みてなされたものであり、本発明の目的は、電子部品の低背化をはかりながら、印字パターンの識別性の低下を抑制することが可能な電子部品およびその製造方法を提供することにある。 The present invention has been made in view of the above problems, and an object of the present invention is to provide an electronic component capable of suppressing a decrease in the discrimination of a printed pattern while reducing the height of the electronic component. And providing a manufacturing method thereof.
本発明に係る電子部品の製造方法は、基板上に電子素子を実装する工程と、基板上に実装された電子素子を封止する樹脂部を形成する工程と、樹脂部に研削を施して研削面を形成する工程と、研削面にレーザ加工を施して印字パターンを形成する工程と、印字パターンが形成された研削面上にコーティング層を形成する工程とを備える。 The method for manufacturing an electronic component according to the present invention includes a step of mounting an electronic element on a substrate, a step of forming a resin portion for sealing the electronic element mounted on the substrate, and grinding the resin portion by grinding. A step of forming a surface, a step of performing laser processing on the ground surface to form a print pattern, and a step of forming a coating layer on the ground surface on which the print pattern is formed.
１つの実施態様では、上記電子部品の製造方法において、コーティング層の厚みは、レーザ加工により形成される凹部の深さよりも薄い。 In one embodiment, in the electronic component manufacturing method, the thickness of the coating layer is thinner than the depth of the recess formed by laser processing.
１つの実施態様では、上記電子部品の製造方法において、コーティング層は、エポキシ系、ポリオレフィン系、シリコーン系、フェノール系、およびアクリル系からなる群から選ばれた少なくとも１種の樹脂からなり、樹脂は、紫外線硬化型樹脂、または、熱および紫外線併用硬化型樹脂である。 In one embodiment, in the method for manufacturing an electronic component, the coating layer is made of at least one resin selected from the group consisting of epoxy, polyolefin, silicone, phenol, and acrylic, and the resin is UV curable resin, or a combination of heat and ultraviolet curable resin.
なお、本明細書において、「熱および紫外線併用硬化型樹脂」とは、硬化のために熱および紫外線を併用する樹脂を意味し、熱によって半硬化させた後に紫外線によって硬化させるものであってもよいし、紫外線によって半硬化させた後に熱によって硬化させるものであってもよい。 In the present specification, the term “heat and ultraviolet combined curable resin” means a resin that uses both heat and ultraviolet for curing, and may be cured by ultraviolet after being semi-cured by heat. Alternatively, it may be cured by heat after being semi-cured by ultraviolet rays.
１つの実施態様では、上記電子部品の製造方法において、コーティング層は、スピンコート、スプレーコートまたはスキージ印刷により形成される。 In one embodiment, in the electronic component manufacturing method, the coating layer is formed by spin coating, spray coating, or squeegee printing.
本発明に係る電子部品は、基板上に実装された電子素子と、電子素子を封止し、研削された天面に凹部からなる印字パターンが形成された樹脂部と、印字パターンが形成された天面上に形成されたコーティング層とを備える。 An electronic component according to the present invention has an electronic element mounted on a substrate, a resin part in which the electronic element is sealed and a printed pattern including a recess is formed on a ground top surface, and a printed pattern is formed. And a coating layer formed on the top surface.
１つの実施態様では、上記電子部品において、コーティング層の厚みは、凹部の深さよりも薄い。 In one embodiment, in the electronic component, the thickness of the coating layer is thinner than the depth of the recess.
１つの実施態様では、上記電子部品において、コーティング層は、エポキシ系、ポリオレフィン系、シリコーン系、フェノール系、およびアクリル系からなる群から選ばれた少なくとも１種の樹脂からなり、樹脂は、紫外線硬化型樹脂、または、熱および紫外線併用硬化型樹脂である。 In one embodiment, in the electronic component, the coating layer is made of at least one resin selected from the group consisting of epoxy, polyolefin, silicone, phenol, and acrylic, and the resin is UV-cured. Mold resin, or heat and ultraviolet combined curing resin.
本発明によれば、電子部品の低背化をはかりながら、印字パターンの識別性の低下および電子部品の不良率の低下を抑制することができる。 ADVANTAGE OF THE INVENTION According to this invention, the fall of the discriminability of a printing pattern and the failure rate of an electronic component can be suppressed, aiming at the shortening of an electronic component.
以下に、本発明の実施の形態について説明する。なお、同一または相当する部分に同一の参照符号を付し、その説明を繰返さない場合がある。 Embodiments of the present invention will be described below. Note that the same or corresponding portions are denoted by the same reference numerals, and the description thereof may not be repeated.
なお、以下に説明する実施の形態において、個数、量などに言及する場合、特に記載がある場合を除き、本発明の範囲は必ずしもその個数、量などに限定されない。また、以下の実施の形態において、各々の構成要素は、特に記載がある場合を除き、本発明にとって必ずしも必須のものではない。 Note that in the embodiments described below, when referring to the number, amount, and the like, the scope of the present invention is not necessarily limited to the number, amount, and the like unless otherwise specified. In the following embodiments, each component is not necessarily essential for the present invention unless otherwise specified.
図１は、本実施の形態に係る電子部品を示す断面図である。本実施の形態に係る電子部品は、典型的には、弾性表面波素子を備える弾性表面波装置であるが、本発明の電子部品は、弾性表面波装置に限定されるものではない。 FIG. 1 is a cross-sectional view showing an electronic component according to the present embodiment. The electronic component according to the present embodiment is typically a surface acoustic wave device including a surface acoustic wave element, but the electronic component of the present invention is not limited to a surface acoustic wave device.
図１に示すように、本実施の形態に係る電子部品は、基板１と、電子素子２と、バンプ３と、樹脂部４と、コーティング層５とを備える。 As shown in FIG. 1, the electronic component according to the present embodiment includes a substrate 1, an electronic element 2, a bump 3, a resin portion 4, and a coating layer 5.
基板１は、アルミナ基板などのセラミック基板、またはガラスエポキシ基板などの樹脂基板からなる。 The substrate 1 is made of a ceramic substrate such as an alumina substrate or a resin substrate such as a glass epoxy substrate.
電子素子２は、典型的には、弾性表面波素子であり、タンタル酸リチウム、ニオブ酸リチウム、水晶などの圧電基板からなり、圧電基板の一方主面にはＩＤＴ、配線、パッド電極などの電極部２Ａが形成されている。電子素子２は基板１の実装面にフリップチップ実装されており、電子素子２のパッド電極（図示せず）がバンプ３を介して基板１の電極（図示せず）に電気的に接続されている。そして、電子素子２および基板１の実装面は、樹脂部４によって封止されている。 The electronic element 2 is typically a surface acoustic wave element, and is composed of a piezoelectric substrate such as lithium tantalate, lithium niobate, or quartz. An electrode such as an IDT, wiring, or pad electrode is formed on one main surface of the piezoelectric substrate. Part 2A is formed. The electronic element 2 is flip-chip mounted on the mounting surface of the substrate 1, and the pad electrode (not shown) of the electronic element 2 is electrically connected to the electrode (not shown) of the substrate 1 via the bump 3. Yes. The mounting surfaces of the electronic element 2 and the substrate 1 are sealed with the resin portion 4.
樹脂部４の天面には、レーザ加工によって形成された凹部からなる印字パターン４Ａが形成されている。印字パターン４Ａは電子部品を特定するためや、イメージセンサを備えた画像認識装置などによって電子部品の向きを識別するために形成されるものである。印字パターン４Ａが形成された樹脂部４の天面には、コーティング層５が形成されている。 On the top surface of the resin portion 4, a print pattern 4 </ b> A composed of a concave portion formed by laser processing is formed. The printed pattern 4A is formed to identify an electronic component or to identify the orientation of the electronic component by an image recognition device equipped with an image sensor. A coating layer 5 is formed on the top surface of the resin part 4 on which the print pattern 4A is formed.
本実施の形態に係る電子部品の特徴は、印字パターン４Ａが形成された樹脂部４の天面にコーティング層５を形成したことにある。この点についての詳細は、後述する。 The electronic component according to the present embodiment is characterized in that the coating layer 5 is formed on the top surface of the resin portion 4 on which the print pattern 4A is formed. Details of this point will be described later.
なお、図１および後述する図５においては、図示および説明の便宜上、電子素子２上に位置する印字パターン４Ａの捺印部（レーザ加工により彫られた凹部）において、樹脂部４が完全に除去されているが、実際には、捺印部（凹部）においても、多少の樹脂が残されている。また、図１および後述する図５においては、印字パターン４Ａが電子素子２上に形成されているが、印字パターン４Ａを形成する位置は樹脂部４の天面であれば、どこでもよい。 In FIG. 1 and FIG. 5 to be described later, for convenience of illustration and explanation, the resin portion 4 is completely removed in the stamped portion (the concave portion carved by laser processing) of the printed pattern 4A located on the electronic element 2. However, in practice, some resin remains in the stamped portion (recessed portion). Further, in FIG. 1 and FIG. 5 described later, the print pattern 4A is formed on the electronic element 2, but the position where the print pattern 4A is formed may be anywhere as long as it is the top surface of the resin portion 4.
次に、図２〜図５を用いて、本実施の形態に係る電子部品の製造方法について説明する。 Next, the manufacturing method of the electronic component according to the present embodiment will be described with reference to FIGS.
図２に示すように、基板１の実装面に電子素子２がフリップチップ実装される。基板１と電子素子２との接合は、金バンプ、または、はんだバンプなどからなるバンプ３により行なわれる。金バンプを用いる場合、基板１と電子素子２との接合は、例えば、超音波接合方法によって行われる。はんだバンプを用いる場合は、印刷および転写などによって、はんだを基板１または電子素子２に塗布し、その後、リフロー工程によって基板１と電子素子２とを接合させる。 As shown in FIG. 2, the electronic element 2 is flip-chip mounted on the mounting surface of the substrate 1. The substrate 1 and the electronic element 2 are joined by bumps 3 made of gold bumps or solder bumps. When gold bumps are used, the substrate 1 and the electronic element 2 are bonded by, for example, an ultrasonic bonding method. When solder bumps are used, solder is applied to the substrate 1 or the electronic element 2 by printing and transfer, and then the substrate 1 and the electronic element 2 are joined by a reflow process.
次に、図３に示すように、基板１上に実装された電子素子２を封止する樹脂部４が形成される。樹脂部４の形成は、液状またはシート状の樹脂フィルムを使用して行なわれる。液状の樹脂を用いる場合、印刷、ポッティング、ディスペンサーによる塗布によって樹脂部４を形成する。また、シート状の樹脂フィルムを用いる場合は、樹脂フィルムを電子素子２の上に載せたものを、ローラなどで押圧することによって、樹脂フィルム由来の樹脂部４を形成する。 Next, as shown in FIG. 3, a resin portion 4 that seals the electronic element 2 mounted on the substrate 1 is formed. The resin part 4 is formed using a liquid or sheet-like resin film. When a liquid resin is used, the resin portion 4 is formed by printing, potting, or application by a dispenser. Moreover, when using a sheet-like resin film, the resin part 4 derived from a resin film is formed by pressing what put the resin film on the electronic element 2 with a roller.
樹脂部４を構成する材料としては、たとえば、エポキシ系、ポリイミド系、ポリオレフィン系、シリコーン系、フェノール系などの熱硬化性樹脂または熱可塑性樹脂を用いることが可能である。樹脂部４は、オーブンやホットプレートなどで加熱されることによって、硬化する。 As a material constituting the resin portion 4, for example, an epoxy-based, polyimide-based, polyolefin-based, silicone-based, phenol-based thermosetting resin or thermoplastic resin can be used. The resin part 4 is cured by being heated in an oven or a hot plate.
なお、樹脂部４を構成する材料として、紫外線硬化型樹脂または、熱および紫外線併用硬化型樹脂を用いてもよい。 In addition, as a material which comprises the resin part 4, you may use an ultraviolet curable resin or a heat and ultraviolet combined use curable resin.
次に、図４に示すように、所望の製品高さに合わせるために、樹脂部４に研削を施して研削面を形成する。具体的には、グラインダ、レーザ、ブラスト、ウオーターブラストなどを用いて、電子部品が所定の厚みになるまで樹脂部４の天面を研削する。 Next, as shown in FIG. 4, in order to match the desired product height, the resin portion 4 is ground to form a ground surface. Specifically, the top surface of the resin portion 4 is ground using a grinder, laser, blast, water blast, or the like until the electronic component has a predetermined thickness.
さらに、図５に示すように、樹脂部４の天面（研削面）にレーザ加工を施して印字パターン４Ａを形成する。具体的には、研削面にレーザ加工（ＣＯ２レーザ、ＹＶＯ４レーザ、ＹＡＧレーザなど）を施す。 Further, as shown in FIG. 5, the top surface (grinding surface) of the resin portion 4 is subjected to laser processing to form a print pattern 4A. Specifically, laser processing (CO 2 laser, YVO 4 laser, YAG laser, etc.) is performed on the ground surface.
そして、印字パターン４Ａが形成された研削面上にコーティング層５を形成する。これにより、図１に示す電子部品が得られる。 And the coating layer 5 is formed on the grinding surface in which the printing pattern 4A was formed. Thereby, the electronic component shown in FIG. 1 is obtained.
図１に示す例では、コーティング層５の厚み（Ｔ５）は、レーザ加工により形成される印字パターン４Ａの凹部の深さ（Ｔ４）よりも薄い。しかし、コーティング層５の厚みは、これに限定されるものではない。 In the example shown in FIG. 1, the thickness (T5) of the coating layer 5 is thinner than the depth (T4) of the concave portion of the print pattern 4A formed by laser processing. However, the thickness of the coating layer 5 is not limited to this.
コーティング層５は、エポキシ系、ポリオレフィン系、シリコーン系、フェノール系、またはアクリル系の樹脂によって構成することが可能である。また、コーティング層５を構成する樹脂は、紫外線硬化型樹脂であってもよいし、熱および紫外線併用硬化型樹脂であってもよい。 The coating layer 5 can be composed of an epoxy resin, a polyolefin resin, a silicone resin, a phenol resin, or an acrylic resin. In addition, the resin constituting the coating layer 5 may be an ultraviolet curable resin or a heat and ultraviolet combined curable resin.
コーティング層５は、スピンコートにより形成されてもよいし、スプレーコートまたはスキージ印刷により形成されてもよい。 The coating layer 5 may be formed by spin coating, or may be formed by spray coating or squeegee printing.
なお、コーティング層５の硬化のために基板１が反ることが懸念される場合には、まず、コーティング層５を半硬化状態にし、電子部品１をダイシングなどで分割した後に、コーティング層５を完全硬化させるための処理を最終製品サイズにて行なうことも可能である。 In the case where there is a concern that the substrate 1 is warped due to the curing of the coating layer 5, first, the coating layer 5 is set in a semi-cured state and the electronic component 1 is divided by dicing or the like, It is also possible to carry out the process for complete curing at the final product size.
ところで、本実施の形態に係る電子部品の製造方法においては、上述のとおり、樹脂部４の研削を行なうことが前提となっている。このように、樹脂部４を研削した場合、荒れた研削面が露出する。この荒れた研削面にレーザ加工により印字パターン４Ａを形成した場合、画像認識装置が印字パターン４Ａを識別し難くなることが懸念される。 By the way, in the method of manufacturing an electronic component according to the present embodiment, it is assumed that the resin portion 4 is ground as described above. Thus, when the resin part 4 is ground, the rough grinding surface is exposed. When the print pattern 4A is formed on the rough ground surface by laser processing, there is a concern that it becomes difficult for the image recognition apparatus to identify the print pattern 4A.
本実施の形態に係る電子部品においては、コーティング層５を形成し、荒れた研削面が滑らかになることで、印字パターン４Ａの識別性を向上させることができる。 In the electronic component according to the present embodiment, the coating layer 5 is formed, and the rough ground surface becomes smooth, so that the discrimination of the print pattern 4A can be improved.
すなわち、研削面が滑らかになることにより、レーザ加工により彫られた捺印部と、捺印部以外の研削面とのコントラストが大きくなる。コントラスが大きくなるのは、捺印部よりも捺印部以外の研削面のほうがコーティング層５によって荒れた面が補修されやすいためと考えられる。上記のように、捺印部と捺印部以外の研削面とのコントラストが大きくなることにより、画像認識装置による印字パターン４Ａの識別性が向上する。 That is, since the ground surface becomes smooth, the contrast between the stamped portion carved by laser processing and the ground surface other than the stamped portion increases. It is considered that the contrast is increased because the surface roughened by the coating layer 5 is more easily repaired on the ground surface other than the stamped portion rather than the stamped portion. As described above, the contrast between the stamped portion and the grinding surface other than the stamped portion is increased, so that the discrimination of the print pattern 4A by the image recognition device is improved.
また、本実施の形態に係る電子部品では、研削により薄くなった樹脂部４にレーザ加工を施すことによって貫通穴が発生した場合も、コーティング層５によって貫通穴を塞ぐことが可能となる。より詳細に述べるとすれば、次のとおりである。 Further, in the electronic component according to the present embodiment, the through hole can be blocked by the coating layer 5 even when the through hole is generated by performing laser processing on the resin portion 4 thinned by grinding. More specifically, it is as follows.
電子部品の小型・低背化の要請から、電子素子２上に位置する樹脂部４の厚みが薄くなる傾向にある。この薄い樹脂部４にレーザ加工によって印字パターン４Ａを形成することで、電子素子２にまで捺印部が到達する可能性が高まる。本実施の形態に係る電子部品においては、コーティング層５を形成することにより、電子素子２にまで到達する貫通穴を塞ぐことができ、電子部品のリーク不良を防ぐことができる。 The thickness of the resin part 4 located on the electronic element 2 tends to be thin due to a demand for a reduction in size and height of the electronic component. By forming the print pattern 4A on the thin resin portion 4 by laser processing, the possibility that the stamp portion reaches the electronic element 2 is increased. In the electronic component according to the present embodiment, by forming the coating layer 5, it is possible to close the through-hole reaching the electronic element 2, and to prevent a leakage failure of the electronic component.
なお、上述のとおり、コーティング層５の厚み（Ｔ５）を印字パターン４Ａの凹部の深さ（Ｔ４）よりも薄く形成することにより、画像認識装置による印字パターン４Ａの識別性への影響を最小化することが可能である。 As described above, the thickness (T5) of the coating layer 5 is formed thinner than the depth (T4) of the concave portion of the print pattern 4A, thereby minimizing the influence of the image recognition device on the discrimination of the print pattern 4A. Is possible.
次に、本発明の実施例および比較例について、図６〜図８を用いて説明する。図６〜図８は、いずれも、電子部品における印字パターンの画像認識装置による認識画像を示す図である。図６は、比較例（コーティング層なし）に係る電子部品の認識画像を示し、図７、図８は、各々、実施例１（スピンコートによりコーティング層を形成）、実施例２（スプレーコートによりコーティング層を形成）に係る電子部品の認識画像を示す。 Next, examples and comparative examples of the present invention will be described with reference to FIGS. 6-8 is a figure which shows the recognition image by the image recognition apparatus of the printing pattern in an electronic component. FIG. 6 shows a recognition image of an electronic component according to a comparative example (without a coating layer). FIGS. 7 and 8 respectively show Example 1 (form a coating layer by spin coating) and Example 2 (by spray coating). The recognition image of the electronic component which concerns on the formation of a coating layer is shown.
なお、図６〜図８の例では、いずれも、レーザ加工による捺印部の深さは３０μｍ以下であり、コーティング層の厚みは５μｍ以下である。 In any of the examples of FIGS. 6 to 8, the depth of the stamped portion by laser processing is 30 μm or less, and the thickness of the coating layer is 5 μm or less.
図６〜図８を参照して明らかなように、図６の比較例（コーティング層なし）では、印字パターンが識別しづらく、図７、図８の実施例１，２（コーティング層あり）では、印字パターンが識別しやすい。 As is apparent with reference to FIGS. 6 to 8, in the comparative example of FIG. 6 (without the coating layer), it is difficult to identify the print pattern. In Examples 1 and 2 (with the coating layer) of FIGS. The print pattern is easy to identify.
このように、樹脂部４に対して天面コーティングを施すことにより、印字パターンの識別性は大きく改善されることが分かる。 Thus, it can be seen that the discriminability of the print pattern is greatly improved by applying the top surface coating to the resin portion 4.
さらに、本発明者は、コーティング層の有無による、電子部品のリーク試験を行なった。その結果を、表１に示す。なお、表１に示すサンプルは、全て、印字パターンの捺印部（凹部）の深さを最大限深くし、捺印部の樹脂部の厚みを最小にしたものである。 Furthermore, the present inventor conducted a leak test of electronic parts depending on the presence or absence of a coating layer. The results are shown in Table 1. Note that all the samples shown in Table 1 are obtained by maximizing the depth of the stamped portion (recessed portion) of the print pattern and minimizing the thickness of the resin portion of the stamped portion.
また、表１における「実装後リーク試験」とは、電子部品にフラックス洗浄を行なう前に実施したリーク試験を意味し、表１における「洗浄後リーク試験」とは、電子部品にフラックス洗浄を行なった後に実施したリーク試験を意味する。 Further, the “post-mounting leak test” in Table 1 means a leak test conducted before performing flux cleaning on the electronic component, and the “post-leakage leak test” in Table 1 performs flux cleaning on the electronic component. Means a leak test conducted after
表１に示すように、コーティング層を形成していないサンプルでは、実装後のリーク試験、および、洗浄後のリーク試験において、不良品が発生した。特に、洗浄後のリーク試験においては、高い不良発生率（約９．３％）が見られた。 As shown in Table 1, in the sample in which the coating layer was not formed, defective products occurred in the leak test after mounting and the leak test after cleaning. In particular, in the leak test after cleaning, a high defect occurrence rate (about 9.3%) was observed.
これに対し、コーティング層を形成したサンプルでは、実装後のリーク試験、および、洗浄後のリーク試験において、不良品は発生しなかった。 On the other hand, in the sample in which the coating layer was formed, no defective product occurred in the leak test after mounting and the leak test after cleaning.
このように、捺印部において薄くなっている樹脂部上にコーティング層を形成することで、耐リーク性が向上する。さらに、コーティング層を形成するコーティング材として、耐熱性および耐薬品性高いものを選定することにより、薄くなっている樹脂部の耐リフロー性および耐フラックス洗浄性を高めることができる。 Thus, leak resistance improves by forming a coating layer on the resin part thinned in the marking part. Furthermore, by selecting a coating material for forming the coating layer that has high heat resistance and chemical resistance, the reflow resistance and flux cleaning resistance of the thin resin portion can be enhanced.
以上、本発明の実施の形態について説明したが、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 Although the embodiments of the present invention have been described above, the embodiments disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
１ 基板、２ 電子素子、２Ａ 電極部、３ バンプ、４ 樹脂部、４Ａ 印字パターン、５ コーティング層。 1 substrate, 2 electronic element, 2A electrode part, 3 bump, 4 resin part, 4A printing pattern, 5 coating layer.
Claims (7)
前記基板上に実装された前記電子素子を封止する樹脂部を形成する工程と、
前記樹脂部に研削を施して研削面を形成する工程と、
前記研削面にレーザ加工を施して印字パターンを形成する工程と、
前記印字パターンが形成された前記研削面上にコーティング層を形成する工程とを備えた、電子部品の製造方法。 Mounting electronic elements on a substrate;
Forming a resin portion for sealing the electronic element mounted on the substrate;
Forming a ground surface by grinding the resin portion;
Forming a print pattern by applying laser processing to the ground surface;
And a step of forming a coating layer on the ground surface on which the print pattern is formed.
前記樹脂は、紫外線硬化型樹脂、または、熱および紫外線併用硬化型樹脂である、請求項１または請求項２に記載の電子部品の製造方法。 The coating layer is made of at least one resin selected from the group consisting of epoxy, polyolefin, silicone, phenol, and acrylic,
The method of manufacturing an electronic component according to claim 1, wherein the resin is an ultraviolet curable resin or a heat and ultraviolet combined resin.
前記電子素子を封止し、研削された天面に凹部からなる印字パターンが形成された樹脂部と、
前記印字パターンが形成された前記天面上に形成されたコーティング層とを備えた、電子部品。 An electronic element mounted on a substrate;
A resin part in which the electronic element is sealed, and a printed pattern including a recess is formed on the ground top surface;
An electronic component comprising: a coating layer formed on the top surface on which the printing pattern is formed.
前記樹脂は、紫外線硬化型樹脂、または、熱および紫外線併用硬化型樹脂である、請求項５または請求項６に記載の電子部品。 The coating layer is made of at least one resin selected from the group consisting of epoxy, polyolefin, silicone, phenol, and acrylic,
The electronic component according to claim 5, wherein the resin is an ultraviolet curable resin, or a heat and ultraviolet combined resin.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012012094A JP2013153007A (en) | 2012-01-24 | 2012-01-24 | Electronic component and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012012094A JP2013153007A (en) | 2012-01-24 | 2012-01-24 | Electronic component and method for manufacturing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2013153007A true JP2013153007A (en) | 2013-08-08 |
Family
ID=49049161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012012094A Pending JP2013153007A (en) | 2012-01-24 | 2012-01-24 | Electronic component and method for manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2013153007A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016098445A1 (en) * | 2014-12-17 | 2016-06-23 | 富士通コンポーネント株式会社 | Decorative molded article, decorative molded article unit, and method for producing decorative molded article |
| RU2715956C2 (en) * | 2015-05-27 | 2020-03-04 | Актега Метал Принт Гмбх | Coating application device |
| WO2022034821A1 (en) * | 2020-08-12 | 2022-02-17 | 株式会社村田製作所 | High frequency module and communication device |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6048243U (en) * | 1983-09-07 | 1985-04-04 | ロ−ム株式会社 | semiconductor equipment |
| JPS62169448A (en) * | 1986-01-22 | 1987-07-25 | Hitachi Tokyo Electron Co Ltd | Semiconductor device |
| JPH10242340A (en) * | 1997-02-25 | 1998-09-11 | Fujitsu Takamizawa Component Kk | Character-formed resin molded body and key top |
| US6121067A (en) * | 1998-02-02 | 2000-09-19 | Micron Electronics, Inc. | Method for additive de-marking of packaged integrated circuits and resulting packages |
| JP2002050720A (en) * | 2000-08-03 | 2002-02-15 | Sanyo Electric Co Ltd | Manufacturing method of semiconductor device |
-
2012
- 2012-01-24 JP JP2012012094A patent/JP2013153007A/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6048243U (en) * | 1983-09-07 | 1985-04-04 | ロ−ム株式会社 | semiconductor equipment |
| JPS62169448A (en) * | 1986-01-22 | 1987-07-25 | Hitachi Tokyo Electron Co Ltd | Semiconductor device |
| JPH10242340A (en) * | 1997-02-25 | 1998-09-11 | Fujitsu Takamizawa Component Kk | Character-formed resin molded body and key top |
| US6121067A (en) * | 1998-02-02 | 2000-09-19 | Micron Electronics, Inc. | Method for additive de-marking of packaged integrated circuits and resulting packages |
| JP2002050720A (en) * | 2000-08-03 | 2002-02-15 | Sanyo Electric Co Ltd | Manufacturing method of semiconductor device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016098445A1 (en) * | 2014-12-17 | 2016-06-23 | 富士通コンポーネント株式会社 | Decorative molded article, decorative molded article unit, and method for producing decorative molded article |
| RU2715956C2 (en) * | 2015-05-27 | 2020-03-04 | Актега Метал Принт Гмбх | Coating application device |
| WO2022034821A1 (en) * | 2020-08-12 | 2022-02-17 | 株式会社村田製作所 | High frequency module and communication device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8318543B2 (en) | Method of manufacturing semiconductor device | |
| JP5095113B2 (en) | Solid-state imaging device manufacturing method and solid-state imaging device | |
| WO2017008251A1 (en) | Assembling method, manufacturing method, device and electronic apparatus of flip-die | |
| TWI485764B (en) | And a manufacturing apparatus for a laminated semiconductor device | |
| JP6147250B2 (en) | Imaging device manufacturing method and semiconductor device manufacturing method | |
| TW200832644A (en) | Water level package with good CTE performance and method of the same | |
| JPWO2013179765A1 (en) | Imaging device manufacturing method and semiconductor device manufacturing method | |
| JP2006303482A (en) | Manufacturing method of solid-state imaging device | |
| US8642390B2 (en) | Tape residue-free bump area after wafer back grinding | |
| JP5660178B2 (en) | Semiconductor wafer dicing method and semiconductor device manufacturing method using the same | |
| JP2007266191A (en) | Wafer processing method | |
| JP5998792B2 (en) | Semiconductor IC-embedded substrate and manufacturing method thereof | |
| US10276592B2 (en) | Display substrate, method of fabricating the same, display panel and pressure welding device | |
| JP2013153007A (en) | Electronic component and method for manufacturing the same | |
| JP5357784B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP6467775B2 (en) | Manufacturing method of component-embedded substrate | |
| JPWO2018043008A1 (en) | Semiconductor device manufacturing method | |
| JP2009260214A (en) | Method of dicing semiconductor wafer | |
| JP5755396B2 (en) | Manufacturing method of semiconductor device | |
| JP2008016606A (en) | Semiconductor device, and its manufacturing method | |
| JP2007134489A (en) | Semiconductor device and method for manufacturing same | |
| KR20070095636A (en) | Method for bonding semiconductor chip and stacking | |
| JP2016111275A (en) | Wiring board and laminate device | |
| JP6343980B2 (en) | Manufacturing method of semiconductor device | |
| JP4978244B2 (en) | Semiconductor device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141020 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150724 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150804 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160112 |