JP5755396B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP5755396B2
JP5755396B2 JP2008210906A JP2008210906A JP5755396B2 JP 5755396 B2 JP5755396 B2 JP 5755396B2 JP 2008210906 A JP2008210906 A JP 2008210906A JP 2008210906 A JP2008210906 A JP 2008210906A JP 5755396 B2 JP5755396 B2 JP 5755396B2
Authority
JP
Japan
Prior art keywords
resin layer
insulating resin
semiconductor
semiconductor chip
mounting substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008210906A
Other languages
Japanese (ja)
Other versions
JP2009260211A (en
Inventor
榎本　哲也
哲也 榎本
一尊 本田
一尊 本田
永井　朗
朗 永井
畠山　恵一
恵一 畠山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2008210906A priority Critical patent/JP5755396B2/en
Publication of JP2009260211A publication Critical patent/JP2009260211A/en
Application granted granted Critical
Publication of JP5755396B2 publication Critical patent/JP5755396B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

本発明は、半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device.

従来、半導体チップを実装基板に接続する手法としてワイヤーボンディング接続が知られている。しかしながら、近年では、電子機器の小型化・薄型化に伴って、半導体チップを搭載する半導体装置に対する小型化・薄型化の要求が高まっている。そのため、従来のワイヤーボンディング接続に代えて、半導体チップにバンプ（突起電極）を形成することによって半導体チップを実装基板に直接接続するフリップチップ接続が着目されている。   Conventionally, wire bonding connection is known as a method of connecting a semiconductor chip to a mounting substrate. However, in recent years, with the downsizing and thinning of electronic devices, there is an increasing demand for downsizing and thinning of semiconductor devices on which semiconductor chips are mounted. Therefore, instead of the conventional wire bonding connection, attention is focused on flip chip connection in which a semiconductor chip is directly connected to a mounting substrate by forming bumps (projection electrodes) on the semiconductor chip.

フリップチップ接続には、ハンダや錫などを用いて金属接合させる方法、超音波振動を印加して金属接合させる方法、樹脂の収縮力を利用して機械的接触を保持する方法などがある。信頼性を確保する観点から、上述の電子機器に用いる半導体装置では、特にハンダを用いた実装が多用されている。   For flip chip connection, there are a method of metal bonding using solder, tin or the like, a method of metal bonding by applying ultrasonic vibration, a method of maintaining mechanical contact using the shrinkage force of resin, and the like. From the viewpoint of ensuring reliability, in particular, mounting using solder is frequently used in semiconductor devices used in the above-described electronic devices.

一方、フリップチップ接続では、半導体チップと実装基板との間の熱膨張係数の相違に起因する接続部への応力集中が問題となる。このような応力集中は、接続部の破断につながり、接続信頼性を低下させる要因となり得る。そのため、従来では、毛細管現象を利用した液状樹脂の注入により、半導体チップと実装基板との間の空隙の封止が行われていた。   On the other hand, in the flip chip connection, the stress concentration on the connection part due to the difference in thermal expansion coefficient between the semiconductor chip and the mounting substrate becomes a problem. Such stress concentration can lead to breakage of the connecting portion and can be a factor of reducing connection reliability. Therefore, conventionally, the gap between the semiconductor chip and the mounting substrate has been sealed by injecting a liquid resin utilizing a capillary phenomenon.

このような従来の封止方法では、例えば液晶ドライバＩＣの実装パッケージであるＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）のように、半導体チップが狭ピッチ化し、かつ半導体チップと基板との空隙が狭くなりつつある現状では、液状樹脂の注入が困難になる場合があった。そこで、液状樹脂の注入の問題に対処するため、半導体チップ又は実装基板に予め封止用のペースト状又はフィルム状の樹脂を設けて接続と同時に封止を行う手法が開発され、かかる封止に適したシート状の樹脂の組成などについての研究が進められている（特許文献１〜５参照）。
特開２００４−３４９５６１号公報 特開２０００−１００８６２号公報 特開２００３−１４２５２９号公報 特開２００１−３３２５２０号公報 特開２００５−２８７３４号公報 In such a conventional sealing method, for example, the pitch of the semiconductor chip is becoming narrower and the gap between the semiconductor chip and the substrate is becoming narrower, such as COF (Chip On Film) which is a mounting package of the liquid crystal driver IC. Then, it may be difficult to inject the liquid resin. Therefore, in order to deal with the problem of liquid resin injection, a method of providing a sealing paste or film resin on the semiconductor chip or mounting substrate in advance and simultaneously sealing the connection has been developed. Studies on suitable sheet-like resin compositions and the like are underway (see Patent Documents 1 to 5).
JP 2004-349561 A Japanese Patent Laid-Open No. 2000-10082 JP 2003-142529 A JP 2001-332520 A JP 2005-28734 A

ところで、上述した半導体装置の製造工程には、半導体装置の薄型化や半導体チップの多段積層に対応するため、半導体ウエハの状態でバックグラインド加工と呼ばれる研削を行う工程や、薄化した後の半導体ウエハをダイシングして半導体チップに個片化する工程などが含まれている。そのため、封止用の樹脂を設けて接続と同時に封止を行うにあたっては、各工程における作業性を高め、半導体装置の生産性を十分に確保することが求められている。   By the way, in the manufacturing process of the semiconductor device described above, in order to cope with the thinning of the semiconductor device and the multi-layer stacking of the semiconductor chips, a grinding process called back grind processing in the state of the semiconductor wafer or the semiconductor after the thinning is performed. A process of dicing the wafer into individual chips is included. For this reason, when sealing is performed simultaneously with connection by providing a sealing resin, it is required to improve workability in each process and sufficiently ensure the productivity of the semiconductor device.

また、半導体ウエハの薄化に対する要求はますます厳しくなっている。したがって、薄化によって機械的強度が低下している半導体ウエハに対するダメージを極力低減し、ダイシングの際の割れや欠けを防止するための技術が必要となっている。   In addition, the demand for thinning semiconductor wafers is becoming stricter. Therefore, there is a need for a technique for reducing damage to a semiconductor wafer whose mechanical strength has been reduced due to thinning as much as possible and preventing cracking and chipping during dicing.

本発明は、上記課題の解決のためになされたものであり、生産性を十分に確保できると共に、ダイシングの際の半導体ウエハの割れ・欠けの発生を抑制できる半導体装置の製造方法を提供することを目的とする。   The present invention has been made to solve the above-described problems, and provides a method for manufacturing a semiconductor device that can sufficiently ensure productivity and suppress the occurrence of cracks and chips in a semiconductor wafer during dicing. With the goal.

上記課題の解決のため、回路面に突起電極を有する半導体ウエハに対し、突起電極を埋め込むように回路面に絶縁性樹脂層を形成する樹脂層形成工程と、絶縁性樹脂層の表面に支持テープを貼り付けて固定する支持テープ固定工程と、支持テープに固定された状態で、半導体ウエハにおける回路面の反対面側からレーザ光を照射し、ダイシングパターンに沿って半導体ウエハの内部に脆弱層を形成する脆弱層形成工程と、支持テープを面内方向に伸張させることにより、絶縁性樹脂層を含めて半導体ウエハをダイシングパターンに沿って分断し、複数の半導体チップに個片化するダイシング工程と、半導体チップにおける絶縁性樹脂層の表面に実装基板を押圧して所定の接続温度で加熱し、半導体チップの突起電極と実装基板の電極とを電気的に接続すると共に、半導体チップの回路面と実装基板の表面との間を絶縁性樹脂層によって封止する基板実装工程と、を備えたことを特徴としている。   To solve the above problems, a resin layer forming step of forming an insulating resin layer on a circuit surface so as to embed the protruding electrode on a semiconductor wafer having a protruding electrode on the circuit surface, and a support tape on the surface of the insulating resin layer A support tape fixing step of attaching and fixing, and in a state of being fixed to the support tape, a laser beam is irradiated from the opposite side of the circuit surface of the semiconductor wafer, and a fragile layer is formed inside the semiconductor wafer along the dicing pattern. A brittle layer forming step to be formed; and a dicing step of dividing the semiconductor wafer including the insulating resin layer along the dicing pattern by extending the support tape in the in-plane direction into individual semiconductor chips. The mounting substrate is pressed against the surface of the insulating resin layer in the semiconductor chip and heated at a predetermined connection temperature to electrically connect the protruding electrode of the semiconductor chip and the electrode of the mounting substrate. As well as connect to is characterized in that and a substrate mounting step of sealing between the circuit surface and the mounting substrate surface of the semiconductor chip by an insulating resin layer.

この半導体装置の製造方法では、レーザ光の照射によって半導体ウエハ内部に脆弱層を形成した後、支持テープの伸張力によって脆弱層を切断する。この方法では、回路面に絶縁性樹脂層を有する半導体チップをダイシングによって一括形成できるので、絶縁性樹脂層を半導体チップに個別に設ける場合と比べて作業性に優れたものとなる。また、半導体ウエハ内部に予め脆弱層を形成しておくことで、ダイシングの際の半導体ウエハへのダメージが低減され、割れ・欠けの発生を抑制できる。   In this method of manufacturing a semiconductor device, a fragile layer is formed inside a semiconductor wafer by laser light irradiation, and then the fragile layer is cut by an extension force of a support tape. In this method, since semiconductor chips having an insulating resin layer on the circuit surface can be collectively formed by dicing, the workability is excellent compared with the case where the insulating resin layer is individually provided on the semiconductor chip. Further, by forming a fragile layer in the semiconductor wafer in advance, damage to the semiconductor wafer during dicing can be reduced, and the occurrence of cracks and chips can be suppressed.

また、基板実装工程の前工程として、半導体チップの突起電極を実装基板の電極に対して位置合わせする位置合わせ工程と、位置合わせ工程の後、半導体チップにおける絶縁性樹脂層の表面に実装基板を押圧して接続温度よりも低い温度で加熱し、半導体チップと実装基板とを仮固定する仮固定工程と、を備えたことが好ましい。位置合わせ工程と基板実装工程とを分離することにより、絶縁性樹脂層の硬化が進行してしまうことを抑制できる。これにより、半導体チップと実装基板とを一層好適に接続できる。   In addition, as a pre-process of the substrate mounting process, an alignment process for aligning the protruding electrode of the semiconductor chip with the electrode of the mounting substrate, and after the alignment process, the mounting substrate is placed on the surface of the insulating resin layer in the semiconductor chip. It is preferable to include a temporary fixing step of pressing and heating at a temperature lower than the connection temperature to temporarily fix the semiconductor chip and the mounting substrate. By separating the alignment step and the substrate mounting step, it is possible to suppress the curing of the insulating resin layer. As a result, the semiconductor chip and the mounting substrate can be more suitably connected.

また、脆弱層形成工程の前工程として、支持テープに固定された状態で、半導体ウエハを反対面側から研削して薄化するウエハ薄化工程を備えたことが好ましい。こうすると、より薄型の半導体チップを作製できる。また、半導体チップが薄化した場合であっても、後続のダイシング工程では、ダイシングの際の半導体ウエハへのダメージが低減されるので、割れ・欠けの発生を好適に抑制できる。   Moreover, it is preferable to provide the wafer thinning process which grind | polishes and thins a semiconductor wafer from the opposite surface side in the state fixed to the support tape as a pre-process of a weak layer formation process. In this way, a thinner semiconductor chip can be manufactured. Further, even when the semiconductor chip is thinned, in the subsequent dicing process, damage to the semiconductor wafer during dicing is reduced, so that occurrence of cracks and chips can be suitably suppressed.

また、脆弱層形成工程において、赤外線カメラを用いて半導体ウエハの反対面側から回路面のダイシングパターンを撮像することが好ましい。こうすると、ダイシングを行う反対面側から回路面のダイシングパターンを精度良く認識できる。したがって、ダイシングの際の作業性を向上できる。   In the fragile layer forming step, it is preferable to image a dicing pattern on the circuit surface from the opposite surface side of the semiconductor wafer using an infrared camera. In this way, the dicing pattern on the circuit surface can be accurately recognized from the opposite surface side where dicing is performed. Therefore, the workability at the time of dicing can be improved.

また、絶縁性樹脂層を形成する材料として、可視光に対する光透過率が１０％以上の樹脂を用いることが好ましい。こうすると、半導体ウエハの回路面に半導体チップごとの位置合わせ用の基準マークを設けたときに、絶縁性樹脂層を通して基準マークを容易に認識できる。したがって、半導体チップと実装基板との位置合わせの作業性を向上できる。   Further, it is preferable to use a resin having a light transmittance of 10% or more for visible light as a material for forming the insulating resin layer. In this way, when a reference mark for alignment for each semiconductor chip is provided on the circuit surface of the semiconductor wafer, the reference mark can be easily recognized through the insulating resin layer. Therefore, the workability of alignment between the semiconductor chip and the mounting substrate can be improved.

また、絶縁性樹脂層を形成する材料として、接続温度において樹脂発泡を起こさない樹脂を用いることが好ましい。この場合、半導体チップと実装基板とを接続する際に、絶縁性樹脂層におけるボイドの発生を抑制できるので、接続信頼性の向上が図られる。   Further, it is preferable to use a resin that does not cause foaming of resin at the connection temperature as a material for forming the insulating resin layer. In this case, when the semiconductor chip and the mounting substrate are connected, the generation of voids in the insulating resin layer can be suppressed, so that the connection reliability can be improved.

また、樹脂層形成工程において、フィルム状の樹脂組成物をラミネートすることによって回路面に絶縁性樹脂層を形成することが好ましい。この場合、取り扱いが簡便なフィルム状の樹脂組成物を用いることによって高い作業性を確保することができる。   In the resin layer forming step, it is preferable to form an insulating resin layer on the circuit surface by laminating a film-like resin composition. In this case, high workability can be ensured by using a film-like resin composition that is easy to handle.

また、絶縁性樹脂層は、ポリイミド樹脂、エポキシ樹脂、及び硬化剤を含むことが好ましい。この場合、絶縁性樹脂層の高耐熱性及び封止後の高い接続信頼性を確保できる。   Moreover, it is preferable that an insulating resin layer contains a polyimide resin, an epoxy resin, and a hardening | curing agent. In this case, high heat resistance of the insulating resin layer and high connection reliability after sealing can be ensured.

本発明に係る半導体装置の製造方法によれば、生産性を十分に確保できると共に、ダイシングの際の半導体ウエハの割れ・欠けの発生を抑制できる。   According to the method for manufacturing a semiconductor device according to the present invention, it is possible to sufficiently ensure productivity and to suppress the occurrence of cracks and chipping of the semiconductor wafer during dicing.

以下、図面を参照しながら、本発明に係る半導体装置の製造方法の好適な実施形態について詳細に説明する。   Hereinafter, preferred embodiments of a method for manufacturing a semiconductor device according to the present invention will be described in detail with reference to the drawings.

この半導体ウエハの製造方法は、例えば液晶ディスプレイ（ＬＣＤ）用ドライバＩＣのＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）実装に適用される。まず、図１に示すように、半導体ウエハ１を準備する。半導体ウエハ１は、例えば厚さ６００μｍ〜７２５μｍ程度の円板状をなしている。半導体ウエハ１の回路面Ｓ１には、例えば金メッキによって形成された複数の突起電極２が所定のピッチで設けられている。また、回路面Ｓ１には、半導体ウエハ１のダイシングの際に用いるダイシングパターンと、突起電極２を後述の実装基板１２の電極１５と位置合わせするための基準マークが形成されている（いずれも不図示）。   This semiconductor wafer manufacturing method is applied to COF (Chip On Film) mounting of a driver IC for a liquid crystal display (LCD), for example. First, as shown in FIG. 1, a semiconductor wafer 1 is prepared. The semiconductor wafer 1 has a disk shape with a thickness of about 600 μm to 725 μm, for example. On the circuit surface S1 of the semiconductor wafer 1, a plurality of protruding electrodes 2 formed by, for example, gold plating are provided at a predetermined pitch. In addition, a dicing pattern used for dicing the semiconductor wafer 1 and a reference mark for aligning the protruding electrode 2 with an electrode 15 of the mounting substrate 12 described later are formed on the circuit surface S1 (both are not present). (Illustrated).

次に、図２に示すように、突起電極２を埋め込むように半導体ウエハ１の回路面Ｓ１に絶縁性樹脂層３を形成する（樹脂層形成工程）。絶縁性樹脂層３は、半導体チップ１０の表面と実装基板１２の表面との間の封止に用いられる層であり（図９参照）、絶縁性樹脂層３の厚みは、例えば突起電極２の高さと実装基板１２の電極１５の高さを合わせた値と同程度になっていることが好ましい。   Next, as shown in FIG. 2, an insulating resin layer 3 is formed on the circuit surface S <b> 1 of the semiconductor wafer 1 so as to bury the protruding electrodes 2 (resin layer forming step). The insulating resin layer 3 is a layer used for sealing between the surface of the semiconductor chip 10 and the surface of the mounting substrate 12 (see FIG. 9). The thickness of the insulating resin layer 3 is, for example, that of the protruding electrode 2 It is preferable that the height and the height of the electrode 15 of the mounting substrate 12 are approximately the same.

絶縁性樹脂層３は、作業性の確保の観点から、例えばフィルム状樹脂をロールラミネータや真空ラミネータなどで貼り合わせることによって形成することが好ましい。この他、絶縁性樹脂層３は、例えば樹脂ワニスをスピンコートによって塗布し、これを乾燥させて形成してもよく、樹脂ワニスを印刷法によって塗布し、これを乾燥させて形成してもよい。   Insulating resin layer 3 is preferably formed, for example, by bonding a film-like resin with a roll laminator or a vacuum laminator from the viewpoint of ensuring workability. In addition, the insulating resin layer 3 may be formed, for example, by applying a resin varnish by spin coating and drying it, or by applying a resin varnish by a printing method and drying it. .

絶縁性樹脂層３を形成する材料には、半導体ウエハ１の回路面Ｓ１に形成されている基準マークを絶縁性樹脂層３を通して認識できるように、可視光に対する透過性を有する樹脂組成物が選択される。絶縁性樹脂層３の光透過率は、例えば可視光である波長５５５ｎｍの光に対して１０％以上であることが好ましい。また、絶縁性樹脂層３を形成する材料には、半導体チップ１０と実装基板１２との接続温度（例えば３００℃以上）において、樹脂発泡を起こさない樹脂組成物が選択される。   As a material for forming the insulating resin layer 3, a resin composition having transparency to visible light is selected so that the reference mark formed on the circuit surface S 1 of the semiconductor wafer 1 can be recognized through the insulating resin layer 3. Is done. The light transmittance of the insulating resin layer 3 is preferably 10% or more with respect to light having a wavelength of 555 nm, which is visible light, for example. As the material for forming the insulating resin layer 3, a resin composition that does not cause resin foaming at the connection temperature (for example, 300 ° C. or higher) between the semiconductor chip 10 and the mounting substrate 12 is selected.

より具体的には、絶縁性樹脂層３は、熱硬化性成分と、その硬化剤とを含んで構成されている。熱硬化性成分としては、例えばエポキシ樹脂、ビスマレイミド樹脂、ポリアミド樹脂、ポリイミド樹脂、トリアジン樹脂、シアノアクリレート樹脂、フェノール樹脂、不飽和ポリエステル樹脂、メラミン樹脂、尿素樹脂、ベンゾオキサジン樹脂、ポリウレタン樹脂、ポリイソシアネート樹脂、フラン樹脂、レゾルシノール樹脂、キシレン樹脂、ベンゾグアナミン樹脂、ジアリルフタレート樹脂、シリコーン樹脂、ポリビニルブチラール樹脂、シロキサン変性エポキシ樹脂、シロキサン変性ポリアミドイミド樹脂、アクリレート樹脂などが挙げられる。これらの熱硬化性成分のうち、耐熱性の観点から特に好ましいのは、エポキシ樹脂、ベンゾオキサジン樹脂、シロキサン変性エポキシ樹脂、シロキサン変性ポリアミドイミド樹脂である。これらの樹脂は、単独または二種以上の混合物として使用することができる。   More specifically, the insulating resin layer 3 includes a thermosetting component and its curing agent. Examples of the thermosetting component include epoxy resin, bismaleimide resin, polyamide resin, polyimide resin, triazine resin, cyanoacrylate resin, phenol resin, unsaturated polyester resin, melamine resin, urea resin, benzoxazine resin, polyurethane resin, poly Examples include isocyanate resins, furan resins, resorcinol resins, xylene resins, benzoguanamine resins, diallyl phthalate resins, silicone resins, polyvinyl butyral resins, siloxane-modified epoxy resins, siloxane-modified polyamideimide resins, and acrylate resins. Of these thermosetting components, epoxy resin, benzoxazine resin, siloxane-modified epoxy resin, and siloxane-modified polyamideimide resin are particularly preferable from the viewpoint of heat resistance. These resins can be used alone or as a mixture of two or more.

また、硬化剤としては、例えばフェノール樹脂、脂肪族アミン、脂環式アミン、芳香族ポリアミン、ポリアミド、脂肪族酸無水物、脂環式酸無水物、芳香族酸無水物、ジシアンジアミド、有機酸ジヒドラジド、三フッ化ホウ素アミン錯体、イミダゾール類、第３級アミン、有機過酸化物などが挙げられる。これらは、単独または二種以上の混合物として使用することができる。熱硬化性成分と硬化剤の組み合わせのうち、耐熱性及び形状保持性の観点から特に好ましいのは、エポキシ樹脂とフェノール樹脂、及びエポキシ樹脂とイミダゾール類である。   Examples of the curing agent include phenol resin, aliphatic amine, alicyclic amine, aromatic polyamine, polyamide, aliphatic acid anhydride, alicyclic acid anhydride, aromatic acid anhydride, dicyandiamide, and organic acid dihydrazide. , Boron trifluoride amine complexes, imidazoles, tertiary amines, organic peroxides and the like. These can be used alone or as a mixture of two or more. Of the combination of thermosetting component and curing agent, epoxy resin and phenol resin, and epoxy resin and imidazole are particularly preferable from the viewpoints of heat resistance and shape retention.

また、絶縁性樹脂層３は、熱可塑性成分を含んでいてもよい。熱可塑性成分としては、例えばポリエステル樹脂、ポリエーテル樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、ポリイミド樹脂、ポリアクリレート樹脂、ポリビニルブチラール樹脂、ポリウレタン樹脂、フェノキシ樹脂、ポリアクリレート樹脂、ポリブタジエン、アクリロニトリルブタジエン共重合体、アクリロニトリルブタジエンゴムスチレン樹脂、スチレンブタジエン共重合体、アクリル酸共重合体などが挙げられる。これらは、単独または二種以上を併用して使用することができる。これらの熱可塑性成分のうち、耐熱性及びフィルム形成性の観点から特に好ましいのは、ポリイミド樹脂及びフェノキシ樹脂である。   The insulating resin layer 3 may contain a thermoplastic component. Examples of the thermoplastic component include polyester resin, polyether resin, polyamide resin, polyamideimide resin, polyimide resin, polyacrylate resin, polyvinyl butyral resin, polyurethane resin, phenoxy resin, polyacrylate resin, polybutadiene, acrylonitrile butadiene copolymer, Examples include acrylonitrile butadiene rubber styrene resin, styrene butadiene copolymer, and acrylic acid copolymer. These can be used alone or in combination of two or more. Of these thermoplastic components, polyimide resins and phenoxy resins are particularly preferable from the viewpoints of heat resistance and film formability.

さらに、絶縁性樹脂層３は、低熱膨張化のための無機フィラーを含んでいてもよい。無機フィラーは、可視光に対する光透過率が１０％を下回らないように、フィラー種、粒径、配合量が適宜選択される。この他、絶縁性樹脂層３は、硬化促進剤、シランカップリング剤、チタンカップリング剤、酸化防止剤、レベリング剤、イオントラップ剤などの添加剤を含んでいてもよい。これらは単独で用いてもよいし、２種以上を組み合わせてもよい。配合量は、添加剤ごとに適宜選択される。   Furthermore, the insulating resin layer 3 may contain an inorganic filler for reducing the thermal expansion. The filler type, particle size, and blending amount of the inorganic filler are appropriately selected so that the light transmittance for visible light does not fall below 10%. In addition, the insulating resin layer 3 may contain additives such as a curing accelerator, a silane coupling agent, a titanium coupling agent, an antioxidant, a leveling agent, and an ion trapping agent. These may be used alone or in combination of two or more. A compounding quantity is suitably selected for every additive.

このような絶縁性樹脂層３の形成の後、図３に示すように、絶縁性樹脂層３の表面にダイシングテープ（支持テープ）４を貼り付け、半導体ウエハ１をダイシングテープ４上に固定する（支持テープ固定工程）。また、ダイシングテープ４上に、半導体ウエハ１を囲む金属製のウエハリング５を固定する。このウエハリング５は、ダイシングの際の半導体ウエハ１の固定治具として機能する。ダイシングテープ４は、加熱又は紫外線照射によって粘着層の粘着力が低下するものが用いられる。   After the formation of the insulating resin layer 3, as shown in FIG. 3, a dicing tape (support tape) 4 is attached to the surface of the insulating resin layer 3, and the semiconductor wafer 1 is fixed on the dicing tape 4. (Support tape fixing step). A metal wafer ring 5 surrounding the semiconductor wafer 1 is fixed on the dicing tape 4. The wafer ring 5 functions as a fixing jig for the semiconductor wafer 1 during dicing. As the dicing tape 4, a tape whose adhesive layer has a reduced adhesive strength by heating or ultraviolet irradiation is used.

次に、半導体ウエハ１を回路面Ｓ１の反対面Ｓ２側から研削して薄化する（ウエハ薄化工程）。ウエハ薄化工程では、図４に示すように、ダイシングテープ４に固定された半導体ウエハ１を、回路面Ｓ１と反対の反対面Ｓ２が上方を向くようにして研削装置のステージ６上に載置する。そして、研削砥石７を回転させながら半導体ウエハ１の反対面Ｓ２に押圧し、半導体ウエハ１の厚みが例えば５０μｍ〜５５０μｍ程度となるように薄化する。   Next, the semiconductor wafer 1 is ground and thinned from the surface S2 side opposite to the circuit surface S1 (wafer thinning step). In the wafer thinning process, as shown in FIG. 4, the semiconductor wafer 1 fixed to the dicing tape 4 is placed on the stage 6 of the grinding apparatus so that the opposite surface S2 opposite to the circuit surface S1 faces upward. To do. Then, the grinding wheel 7 is pressed against the opposite surface S2 of the semiconductor wafer 1 while rotating, so that the thickness of the semiconductor wafer 1 is reduced to, for example, about 50 μm to 550 μm.

ウエハ薄化工程の後、レーザ光Ｌの照射によって半導体ウエハ１の内部に脆弱層３１を形成する（脆弱層形成工程）。脆弱層形成工程では、図５に示すように、ダイシングテープ４及びウエハリング５を固定したままの状態で、薄化した後の半導体ウエハ１をダイシング装置のステージ８上に載置する。次に、赤外線カメラ９を用いることにより、半導体ウエハ１の回路面Ｓ１に形成されているダイシングパターンを反対面Ｓ２側から認識する。   After the wafer thinning step, the fragile layer 31 is formed inside the semiconductor wafer 1 by irradiation with the laser beam L (fragile layer forming step). In the fragile layer forming step, as shown in FIG. 5, the thinned semiconductor wafer 1 is placed on the stage 8 of the dicing apparatus while the dicing tape 4 and the wafer ring 5 are fixed. Next, by using the infrared camera 9, the dicing pattern formed on the circuit surface S1 of the semiconductor wafer 1 is recognized from the opposite surface S2 side.

ダイシングパターンの認識の後、半導体ウエハ１の内部に焦点を合わせたレーザ光Ｌをレーザヘッド３０から出射させ、ダイシングパターンにそって照射する。これにより、半導体ウエハ１の内部を局所的に改質し、ダイシングパターンに沿って脆弱層３１を形成する。照射条件としては、例えば特開２００３−１４５７号公報に記載の条件を用いることができる。   After recognizing the dicing pattern, the laser beam L focused on the inside of the semiconductor wafer 1 is emitted from the laser head 30 and irradiated along the dicing pattern. Thereby, the inside of the semiconductor wafer 1 is locally modified, and the fragile layer 31 is formed along the dicing pattern. As irradiation conditions, for example, the conditions described in JP-A-2003-1457 can be used.

脆弱層３１を形成した後、半導体ウエハ１をダイシングし、複数の半導体チップ１０に個片化する（ダイシング工程）。ダイシング工程では、まず、図６に示すように、例えばウエハリング５をピックアップ装置の固定治具３２に固定する。そして、押し上げ治具３３をダイシングテープ４側から半導体ウエハ１に向けて押し上げ、ダイシングテープ４を面内方向に等方的に伸張させる。   After forming the fragile layer 31, the semiconductor wafer 1 is diced and separated into a plurality of semiconductor chips 10 (dicing process). In the dicing process, first, as shown in FIG. 6, for example, the wafer ring 5 is fixed to the fixing jig 32 of the pickup device. Then, the push-up jig 33 is pushed up from the dicing tape 4 side toward the semiconductor wafer 1 to extend the dicing tape 4 isotropically in the in-plane direction.

このダイシングテープ４が伸張する力により、絶縁性樹脂層３を含めて脆弱層３１が切断され、ダイシングパターンに沿って半導体ウエハ１が複数の半導体チップ１０に個片化される。押し上げ治具３３の押し上げ速度及び押し上げ量は、絶縁性樹脂層３の切断と脆弱層３１の切断とが実質的に同時になされるように調整される。半導体チップ１０のサイズについては特に制限はないが、液晶ディスプレイ用ドライバＩＣのＣＯＦでは、例えば１ｍｍ〜３ｍｍ×１０ｍｍ〜２５ｍｍの長方形サイズとなる。この後、ダイシングテープ４に紫外線を照射して粘着層を硬化させ、半導体チップ１０をダイシングテープ４から剥離する。   The fragile layer 31 including the insulating resin layer 3 is cut by the extension force of the dicing tape 4, and the semiconductor wafer 1 is divided into a plurality of semiconductor chips 10 along the dicing pattern. The push-up speed and push-up amount of the push-up jig 33 are adjusted so that the insulating resin layer 3 and the fragile layer 31 are cut substantially simultaneously. The size of the semiconductor chip 10 is not particularly limited, but the COF of the liquid crystal display driver IC has a rectangular size of, for example, 1 mm to 3 mm × 10 mm to 25 mm. Thereafter, the dicing tape 4 is irradiated with ultraviolet rays to cure the adhesive layer, and the semiconductor chip 10 is peeled from the dicing tape 4.

次に、個片化した半導体チップ１０を実装基板１２に対して位置合わせする（位置合わせ工程）。位置合わせ工程では、まず、半導体チップ１０をピックアップ装置によってピックアップし、図７に示すように、回路面Ｓ１が下方を向くようにして位置合わせヘッド１３の底面に吸着させる。次に、位置合わせヘッド１３を位置合わせ装置のステージ１４上に移送する。   Next, the separated semiconductor chip 10 is aligned with the mounting substrate 12 (alignment process). In the alignment step, first, the semiconductor chip 10 is picked up by the pickup device and is adsorbed on the bottom surface of the alignment head 13 with the circuit surface S1 facing downward as shown in FIG. Next, the alignment head 13 is transferred onto the stage 14 of the alignment apparatus.

位置合わせ装置のステージ１４には、回路面Ｓ３が上方を向くようにして実装基板１２が予め載置されている。実装基板１２の回路面Ｓ３には、例えば銅表面に錫めっきが施された複数の電極１５と、半導体チップ１０側の基準マークに対応する基準マーク（不図示）が形成されており、実装基板１２に形成された基準マークと半導体チップ１０側の基準マークとの相対的な位置関係が規定されている。そして、認識カメラ１６を用いることにより、２つの基準マークを認識し、規定された位置関係に一致するように位置合わせヘッド１３又はステージ１４の位置を調整し、半導体チップ１０の突起電極２を実装基板１２の電極１５に対して位置合わせする。   The mounting substrate 12 is placed in advance on the stage 14 of the alignment apparatus so that the circuit surface S3 faces upward. On the circuit surface S3 of the mounting substrate 12, for example, a plurality of electrodes 15 in which a copper surface is tin-plated and a reference mark (not shown) corresponding to the reference mark on the semiconductor chip 10 side are formed. The relative positional relationship between the reference mark formed on the reference numeral 12 and the reference mark on the semiconductor chip 10 side is defined. Then, by using the recognition camera 16, the two reference marks are recognized, the position of the alignment head 13 or the stage 14 is adjusted so as to match the prescribed positional relationship, and the protruding electrode 2 of the semiconductor chip 10 is mounted. Alignment with the electrode 15 of the substrate 12 is performed.

位置合わせ工程の後、半導体チップ１０と実装基板１２とを仮固定する（仮固定工程）。仮固定工程では、図８に示すように、位置合わせヘッド１３を降下させ、半導体チップ１０における絶縁性樹脂層３の表面に実装基板１２を押圧すると共に、接続温度よりも低い温度で加熱を行う。このときの加熱温度は、絶縁性樹脂層３が粘着性を示す温度であればよく、例えば４０℃〜１００℃の範囲で設定される。これにより、半導体チップ１０と実装基板１２とが位置ずれしない程度の強度で固定される。   After the alignment step, the semiconductor chip 10 and the mounting substrate 12 are temporarily fixed (temporary fixing step). In the temporary fixing step, as shown in FIG. 8, the alignment head 13 is lowered, the mounting substrate 12 is pressed against the surface of the insulating resin layer 3 in the semiconductor chip 10, and heating is performed at a temperature lower than the connection temperature. . The heating temperature at this time should just be the temperature which the insulating resin layer 3 shows adhesiveness, for example, is set in the range of 40 to 100 degreeC. Thereby, the semiconductor chip 10 and the mounting substrate 12 are fixed with a strength that does not cause misalignment.

次に、半導体チップ１０の突起電極２を実装基板１２の電極１５に接続する（基板実装工程）。基板実装工程では、まず、仮固定状態の半導体チップ１０と実装基板１２とを接続装置のステージ１８上に載置する。そして、図９に示すように、接続ヘッド１７によって半導体チップ１０における絶縁性樹脂層３の表面に実装基板１２を押圧しながら、約３００℃の接続温度で加熱を行う。   Next, the protruding electrode 2 of the semiconductor chip 10 is connected to the electrode 15 of the mounting substrate 12 (substrate mounting process). In the substrate mounting process, first, the temporarily fixed semiconductor chip 10 and the mounting substrate 12 are placed on the stage 18 of the connection device. Then, as shown in FIG. 9, heating is performed at a connection temperature of about 300 ° C. while pressing the mounting substrate 12 against the surface of the insulating resin layer 3 in the semiconductor chip 10 by the connection head 17.

これにより、半導体チップ１０の突起電極２と実装基板１２の電極１５とが電気的に接続されると共に、絶縁性樹脂層３が加熱によって溶融し、半導体チップ１０の回路面Ｓ１と実装基板１２の表面との間が絶縁性樹脂層３によって封止される。なお、絶縁性樹脂層３の加熱にあたっては、接続ヘッド１７及びステージ１８のいずれを加熱してもよい。また、溶融後の絶縁性樹脂層３の硬化を進行させるために、加熱オーブン等による処理を行ってもよい。   Thereby, the protruding electrode 2 of the semiconductor chip 10 and the electrode 15 of the mounting substrate 12 are electrically connected, and the insulating resin layer 3 is melted by heating, so that the circuit surface S1 of the semiconductor chip 10 and the mounting substrate 12 are The space between the surfaces is sealed with the insulating resin layer 3. In heating the insulating resin layer 3, either the connection head 17 or the stage 18 may be heated. Moreover, in order to advance the hardening of the insulating resin layer 3 after melting, a treatment with a heating oven or the like may be performed.

以上説明したように、本実施形態に係る半導体装置の製造方法では、レーザ光Ｌの照射によって半導体ウエハ１内部に脆弱層３１を形成した後、ダイシングテープ４の伸張力によって脆弱層３１を切断する。この方法では、回路面Ｓ１に絶縁性樹脂層３を有する半導体チップ１０をダイシングによって一括形成できるので、絶縁性樹脂層３を半導体チップ１０に個別に設ける場合と比べて作業性に優れたものとなる。また、半導体ウエハ１内部に予め脆弱層３１を形成しておくことで、ダイシングの際の半導体ウエハ１へのダメージが低減され、割れ・欠けの発生を抑制できる。   As described above, in the semiconductor device manufacturing method according to the present embodiment, the fragile layer 31 is formed inside the semiconductor wafer 1 by irradiation with the laser light L, and then the fragile layer 31 is cut by the stretching force of the dicing tape 4. . In this method, since the semiconductor chip 10 having the insulating resin layer 3 on the circuit surface S1 can be collectively formed by dicing, the workability is superior to the case where the insulating resin layer 3 is individually provided on the semiconductor chip 10. Become. Further, by forming the fragile layer 31 in the semiconductor wafer 1 in advance, damage to the semiconductor wafer 1 at the time of dicing can be reduced, and generation of cracks and chips can be suppressed.

また、本実施形態では、基板実装工程の前工程として、半導体チップ１０の突起電極２を実装基板１２の電極１５に対して位置合わせする位置合わせ工程と、位置合わせ工程の後に半導体チップ１０と実装基板１２とを仮固定する仮固定工程とを備えている。位置合わせと接続とを同工程で行う場合、位置合わせの際に絶縁性樹脂層３が３００℃程度で加熱され続けることとなり、熱履歴によって絶縁性樹脂層３の硬化が進行してしまう可能性がある。これに対し、本実施形態では、位置合わせ工程と基板実装工程とを分離することにより、位置合わせ中に絶縁性樹脂層３の硬化が進行してしまうことを抑制でき、半導体チップ１０と実装基板１２とを好適に接続できる。   In the present embodiment, as a pre-process of the substrate mounting process, the alignment process of aligning the protruding electrode 2 of the semiconductor chip 10 with the electrode 15 of the mounting substrate 12 and the mounting of the semiconductor chip 10 after the alignment process are performed. A temporary fixing step of temporarily fixing the substrate 12. When alignment and connection are performed in the same process, the insulating resin layer 3 continues to be heated at about 300 ° C. at the time of alignment, and the curing of the insulating resin layer 3 may proceed due to thermal history. There is. On the other hand, in this embodiment, by separating the alignment step and the substrate mounting step, it is possible to suppress the curing of the insulating resin layer 3 during the alignment, and the semiconductor chip 10 and the mounting substrate can be suppressed. 12 can be suitably connected.

また、本実施形態では、脆弱層形成工程の前工程として、ダイシングテープ４に固定された状態で、半導体ウエハ１を反対面側から研削して薄化するウエハ薄化工程を備えている。このような工程により薄型の半導体チップ１０を作製できる。また、半導体チップ１０が薄化した場合であっても、後続のダイシング工程では、ダイシングの際の半導体ウエハ１へのダメージが低減されるので、割れ・欠けの発生を好適に抑制できる。   Further, in the present embodiment, as a pre-process of the fragile layer forming process, there is provided a wafer thinning process in which the semiconductor wafer 1 is ground and thinned from the opposite surface side while being fixed to the dicing tape 4. The thin semiconductor chip 10 can be manufactured by such a process. Further, even when the semiconductor chip 10 is thinned, in the subsequent dicing step, damage to the semiconductor wafer 1 during dicing is reduced, so that the occurrence of cracks and chips can be suitably suppressed.

また、本実施形態では、脆弱層形成工程において赤外線カメラ９を用いることにより、半導体ウエハ１の反対面Ｓ２側から回路面Ｓ１のダイシングパターンを精度良く認識できる。したがって、半導体ウエハ１に脆弱層３１を形成する際の作業性を向上できる。   Moreover, in this embodiment, the dicing pattern of the circuit surface S1 can be accurately recognized from the opposite surface S2 side of the semiconductor wafer 1 by using the infrared camera 9 in the fragile layer forming step. Therefore, workability when forming the fragile layer 31 on the semiconductor wafer 1 can be improved.

また、本実施形態では、絶縁性樹脂層３を形成する材料として、可視光に対する光透過率が１０％以上の樹脂を用いている。このため、絶縁性樹脂層３を通して半導体ウエハ１の回路面Ｓ１に設けた位置合わせ用の基準マークを容易に認識できる。したがって、半導体チップ１０と実装基板１２との位置合わせの作業性を向上できる。   In the present embodiment, a resin having a light transmittance of 10% or more for visible light is used as a material for forming the insulating resin layer 3. Therefore, the alignment reference mark provided on the circuit surface S1 of the semiconductor wafer 1 through the insulating resin layer 3 can be easily recognized. Therefore, the workability of the alignment between the semiconductor chip 10 and the mounting substrate 12 can be improved.

また、本実施形態では、絶縁性樹脂層３を形成する材料として、接続温度において樹脂発泡を起こさない樹脂を用いている。これにより、半導体チップ１０と実装基板１２とを接続する際に、絶縁性樹脂層３におけるボイドの発生を抑制できるので、接続信頼性の向上が図られる。   In the present embodiment, as a material for forming the insulating resin layer 3, a resin that does not cause foaming at the connection temperature is used. Thereby, when the semiconductor chip 10 and the mounting substrate 12 are connected, generation of voids in the insulating resin layer 3 can be suppressed, so that connection reliability can be improved.

本発明は、上記実施形態に限られるものではない。例えば位置合わせ工程以降の変形例として、図１０に示すように、回路面Ｓ１が上方を向くようにして位置合わせ装置のステージ１４上に半導体チップ１０を載置すると共に、電極２１が下方を向くようにして可視光に対する光透過率の高いポリイミド基板２２を半導体チップ１０の真上に配置し、ポリイミド基板２２の上方に配置した認識カメラ１６によって半導体チップ１０の基準マークとポリイミド基板２２の基準マークとを認識するようにしてもよい。   The present invention is not limited to the above embodiment. For example, as a modification after the alignment step, as shown in FIG. 10, the semiconductor chip 10 is placed on the stage 14 of the alignment apparatus so that the circuit surface S1 faces upward, and the electrode 21 faces downward. In this way, the polyimide substrate 22 having a high light transmittance with respect to visible light is disposed directly above the semiconductor chip 10, and the reference mark of the semiconductor chip 10 and the reference mark of the polyimide substrate 22 are detected by the recognition camera 16 disposed above the polyimide substrate 22. May be recognized.

この場合、後続の仮固定工程において、図１１に示すように、圧着ヘッド２３によってポリイミド基板２２の上面側から押圧すると共に、圧着ヘッド２３又はステージ１４を例えば４０℃〜１００℃で加熱する。そして、基板実装工程において、図１２に示すように、仮固定された半導体チップ１０とポリイミド基板２２とを接続装置のステージ１８に載置し、接続ヘッド１７によって半導体チップ１０における絶縁性樹脂層３の表面にポリイミド基板２２を押圧しながら所定の接続温度で加熱を行う。接続温度は、金と錫の共晶温度である２７８℃を超えるように設定され、例えばステージ１８を３５０℃〜４５０℃で加熱し、接続ヘッド１７を５０℃〜１５０℃で加熱する。このような接続方法は、ポリイミド基板２２をリールｔｏリール方式によって扱うことで適用可能となっている。   In this case, in the subsequent temporary fixing step, as shown in FIG. 11, the pressure bonding head 23 is pressed from the upper surface side of the polyimide substrate 22 and the pressure bonding head 23 or the stage 14 is heated at 40 ° C. to 100 ° C., for example. Then, in the substrate mounting process, as shown in FIG. 12, the temporarily fixed semiconductor chip 10 and the polyimide substrate 22 are placed on the stage 18 of the connection device, and the insulating resin layer 3 in the semiconductor chip 10 is connected by the connection head 17. Heating is performed at a predetermined connection temperature while pressing the polyimide substrate 22 against the surface. The connection temperature is set to exceed 278 ° C., which is the eutectic temperature of gold and tin. For example, the stage 18 is heated at 350 ° C. to 450 ° C., and the connection head 17 is heated at 50 ° C. to 150 ° C. Such a connection method can be applied by handling the polyimide substrate 22 by a reel-to-reel method.

本発明の一実施形態に係る半導体装置の製造方法の第１工程を示す図である。It is a figure which shows the 1st process of the manufacturing method of the semiconductor device which concerns on one Embodiment of this invention. 樹脂層形成工程を示す図である。It is a figure which shows the resin layer formation process. 支持テープ固定工程を示す図である。It is a figure which shows a support tape fixing process. ウエハ薄化工程を示す図である。It is a figure which shows a wafer thinning process. 脆弱層形成工程を示す図である。It is a figure which shows a weak layer formation process. ダイシング工程を示す図である。It is a figure which shows a dicing process. 位置合わせ工程を示す図である。It is a figure which shows the positioning process. 仮固定工程を示す図である。It is a figure which shows a temporary fixing process. 基板実装工程を示す図である。It is a figure which shows a board | substrate mounting process. 位置合わせ工程の変形例を示す図である。It is a figure which shows the modification of an alignment process. 仮固定工程の変形例を示す図である。It is a figure which shows the modification of a temporary fixing process. 基板実装工程の変形例を示す図である。It is a figure which shows the modification of a board | substrate mounting process.

符号の説明Explanation of symbols

１…半導体ウエハ、２…突起電極、３…絶縁性樹脂層、４…ダイシングテープ（支持テープ）、９…赤外線カメラ、１０…半導体チップ、１２…実装基板、１３…電極、３１…脆弱層、Ｌ…レーザ光、Ｓ１…回路面、Ｓ２…反対面。
DESCRIPTION OF SYMBOLS 1 ... Semiconductor wafer, 2 ... Projection electrode, 3 ... Insulating resin layer, 4 ... Dicing tape (support tape), 9 ... Infrared camera, 10 ... Semiconductor chip, 12 ... Mounting substrate, 13 ... Electrode, 31 ... Fragile layer, L: laser light, S1: circuit surface, S2: opposite surface.

Claims (7)

回路面に突起電極を有する半導体ウエハに対し、前記突起電極を埋め込むように前記回路面に絶縁性樹脂層を形成する樹脂層形成工程と、
前記絶縁性樹脂層の表面に支持テープを貼り付けて固定する支持テープ固定工程と、
前記支持テープに固定された状態で、前記半導体ウエハにおける前記回路面の反対面側からレーザ光を照射し、ダイシングパターンに沿って前記半導体ウエハの内部に脆弱層を形成する脆弱層形成工程と、
前記支持テープを面内方向に伸張させることにより、前記絶縁性樹脂層を含めて前記半導体ウエハをダイシングパターンに沿って分断し、複数の半導体チップに個片化するダイシング工程と、
前記半導体チップにおける前記絶縁性樹脂層の表面に実装基板を押圧して所定の接続温度で加熱し、前記半導体チップの前記突起電極と前記実装基板の電極とを電気的に接続すると共に、前記半導体チップの前記回路面と前記実装基板の表面との間を前記絶縁性樹脂層によって封止する基板実装工程と、を備え、
前記絶縁性樹脂層を形成する材料として、可視光に対する光透過率が１０％以上の樹脂を用い、
前記基板実装工程の前工程として、
前記半導体チップの前記回路面に形成された第１基準マークを前記絶縁性樹脂層を通して認識すると共に、前記第１基準マークに対応して前記実装基板に形成された第２基準マークを認識し、前記半導体チップの前記突起電極を前記実装基板の前記電極に対して位置合わせする位置合わせ工程を備えたことを特徴とする半導体装置の製造方法。 A resin layer forming step of forming an insulating resin layer on the circuit surface so as to embed the protruding electrode with respect to a semiconductor wafer having a protruding electrode on the circuit surface;
A support tape fixing step of attaching and fixing a support tape on the surface of the insulating resin layer; and
A fragile layer forming step of forming a fragile layer in the semiconductor wafer along a dicing pattern by irradiating laser light from the opposite side of the circuit surface of the semiconductor wafer in a state of being fixed to the support tape,
A dicing step of dividing the semiconductor wafer including the insulating resin layer along a dicing pattern by extending the support tape in an in-plane direction, and dividing the semiconductor wafer into a plurality of semiconductor chips;
The mounting substrate is pressed against the surface of the insulating resin layer in the semiconductor chip and heated at a predetermined connection temperature to electrically connect the protruding electrode of the semiconductor chip and the electrode of the mounting substrate, and the semiconductor A substrate mounting step of sealing between the circuit surface of the chip and the surface of the mounting substrate by the insulating resin layer ,
As a material for forming the insulating resin layer, a resin having a light transmittance of 10% or more for visible light is used.
As a pre-process of the substrate mounting process
Recognizing the first reference mark formed on the circuit surface of the semiconductor chip through the insulating resin layer, and recognizing the second reference mark formed on the mounting substrate corresponding to the first reference mark, A method for manufacturing a semiconductor device, comprising: an alignment step of aligning the protruding electrode of the semiconductor chip with respect to the electrode of the mounting substrate . 前記位置合わせ工程の後、前記半導体チップにおける前記絶縁性樹脂層の表面に実装基
板を押圧して前記接続温度よりも低い温度で加熱し、前記半導体チップと前記実装基板と
を仮固定する仮固定工程と、を備えたことを特徴とする請求項１記載の半導体装置の製造
方法。 After pre-Symbol alignment step, the provisional wherein by pressing the mounting substrate on the surface of the insulating resin layer in the semiconductor chip was heated at a temperature lower than the connection temperature, temporarily fixed and the mounting substrate and the semiconductor chip A method for manufacturing a semiconductor device according to claim 1, further comprising a fixing step. 前記脆弱層形成工程の前工程として、
前記支持テープに固定された状態で、前記半導体ウエハを前記反対面側から研削して薄
化するウエハ薄化工程を備えたことを特徴とする請求項１又は２記載の半導体装置の製造
方法。 As a pre-process of the fragile layer forming process,
3. The method of manufacturing a semiconductor device according to claim 1, further comprising a wafer thinning step in which the semiconductor wafer is ground and thinned from the opposite surface side while being fixed to the support tape. 前記脆弱層形成工程において、赤外線カメラを用いて前記半導体ウエハの前記反対面側
から前記回路面のダイシングパターンを撮像することを特徴とする請求項１〜３のいずれ
か一項記載の半導体装置の製造方法。 4. The semiconductor device according to claim 1, wherein in the fragile layer forming step, a dicing pattern on the circuit surface is imaged from the opposite surface side of the semiconductor wafer using an infrared camera. Production method. 前記絶縁性樹脂層を形成する材料として、前記接続温度において樹脂発泡を起こさない
樹脂を用いることを特徴とする請求項１〜４のいずれか一項記載の半導体装置の製造方法
。 The materials for forming the insulating resin layer, a method of manufacturing a semiconductor device according to any one of claims 1-4, characterized by using a resin which does not cause the resin foam in the connection temperature. 前記樹脂層形成工程において、フィルム状の樹脂組成物をラミネートすることによって
前記回路面に前記絶縁性樹脂層を形成することを特徴とする請求項１〜５のいずれか一項
記載の半導体装置の製造方法。 The said resin layer formation process WHEREIN: The said insulating resin layer is formed in the said circuit surface by laminating a film-form resin composition, The semiconductor device as described in any one of Claims 1-5 characterized by the above-mentioned. Production method. 前記絶縁性樹脂層は、ポリイミド樹脂、エポキシ樹脂、及び硬化剤を含むことを特徴と
する請求項１〜６のいずれか一項記載の半導体装置の製造方法。 The insulating resin layer, a method of manufacturing a semiconductor device according to any one of claims 1-6, characterized in that it comprises a polyimide resin, epoxy resin, and a curing agent.
JP2008210906A 2008-03-26 2008-08-19 Manufacturing method of semiconductor device Active JP5755396B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008210906A JP5755396B2 (en) 2008-03-26 2008-08-19 Manufacturing method of semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008080436 2008-03-26
JP2008080436 2008-03-26
JP2008210906A JP5755396B2 (en) 2008-03-26 2008-08-19 Manufacturing method of semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014100756A Division JP2014195102A (en) 2008-03-26 2014-05-14 Semiconductor device manufacturing method

Publications (2)

Publication Number Publication Date
JP2009260211A JP2009260211A (en) 2009-11-05
JP5755396B2 true JP5755396B2 (en) 2015-07-29

Family

ID=41387232

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008210906A Active JP5755396B2 (en) 2008-03-26 2008-08-19 Manufacturing method of semiconductor device
JP2014100756A Withdrawn JP2014195102A (en) 2008-03-26 2014-05-14 Semiconductor device manufacturing method

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2014100756A Withdrawn JP2014195102A (en) 2008-03-26 2014-05-14 Semiconductor device manufacturing method

Country Status (1)

Country Link
JP (2) JP5755396B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5710133B2 (en) * 2010-03-16 2015-04-30 株式会社ディスコ How to divide work
JP5743829B2 (en) * 2011-09-28 2015-07-01 株式会社ディスコ Workpiece holding jig
JP7422526B2 (en) 2019-12-03 2024-01-26 ダウ・東レ株式会社 How to cut a laminate containing a silicone layer

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04370945A (en) * 1991-06-20 1992-12-24 Fujitsu Ltd Method and apparatus for face down bonding
JP4016995B2 (en) * 1997-03-31 2007-12-05 日立化成工業株式会社 Circuit connection material, circuit terminal connection structure and connection method
JP3853979B2 (en) * 1998-06-16 2006-12-06 日東電工株式会社 Manufacturing method of semiconductor devices
JP4438973B2 (en) * 2000-05-23 2010-03-24 アムコア テクノロジー，インコーポレイテッド Sheet-shaped resin composition and method for manufacturing semiconductor device using the same
JP4358502B2 (en) * 2002-03-12 2009-11-04 浜松ホトニクス株式会社 Semiconductor substrate cutting method
JP4856026B2 (en) * 2002-04-04 2012-01-18 東レエンジニアリング株式会社 Alignment method and mounting method using the method
JP2004079746A (en) * 2002-08-16 2004-03-11 Tokyo Seimitsu Co Ltd Method of manufacturing chip
JP2005064239A (en) * 2003-08-12 2005-03-10 Lintec Corp Manufacturing method of semiconductor device
JP2005203646A (en) * 2004-01-19 2005-07-28 Nec Kansai Ltd Semiconductor package
JP4417122B2 (en) * 2004-01-21 2010-02-17 日東電工株式会社 Resin composition for sheet-like semiconductor encapsulation
JP4923398B2 (en) * 2004-09-21 2012-04-25 日立化成工業株式会社 Manufacturing method of semiconductor element with adhesive layer
JP2006261529A (en) * 2005-03-18 2006-09-28 Lintec Corp Underfill tape for flip chip mount and manufacturing method of semiconductor device
JP2007067245A (en) * 2005-08-31 2007-03-15 Sumitomo Bakelite Co Ltd Film-like interconnect line tape and its manufacturing method, and method of manufacturing semiconductor device using the same

Also Published As

Publication number Publication date
JP2009260211A (en) 2009-11-05
JP2014195102A (en) 2014-10-09

Similar Documents

Publication Publication Date Title
JP5660178B2 (en) Semiconductor wafer dicing method and semiconductor device manufacturing method using the same
JP5991335B2 (en) Adhesive film, dicing sheet integrated adhesive film, back grind tape integrated adhesive film, back grind tape and dicing sheet integrated adhesive film, laminate, cured product of semiconductor laminate, semiconductor device, and method for manufacturing semiconductor device
US8318543B2 (en) Method of manufacturing semiconductor device
US7915080B2 (en) Bonding IC die to TSV wafers
WO2007148724A1 (en) Production method of semiconductor device and bonding film
JP6017398B2 (en) Manufacturing method of semiconductor device
EP2242090A1 (en) Film for semiconductor, method for manufacturing semiconductor device and semiconductor device
JP5890960B2 (en) Flip chip mounting method
KR20140140042A (en) Method and apparatus for manufacturing semiconductor device
JP5710098B2 (en) Manufacturing method of semiconductor device
JP5163358B2 (en) Semiconductor wafer dicing method
JP2014237811A (en) Adhesive film, adhesive sheet, dicing sheet integrated adhesive film, back grind tape integrated adhesive film, dicing sheet cum back grind tape integrated adhesive film, and semiconductor device
JP5755396B2 (en) Manufacturing method of semiconductor device
JP2009260219A (en) Method of dicing semiconductor wafer, and method of manufacturing semiconductor device
JP5136305B2 (en) Manufacturing method of semiconductor device
JP2009260213A (en) Method of manufacturing semiconductor device
JP2014146638A (en) Method of manufacturing semiconductor device
JP2009260229A (en) Method of dicing semiconductor wafer, and method of connecting semiconductor chip with substrate
JP5375351B2 (en) Manufacturing method of semiconductor circuit member
JP2009260225A (en) Method of manufacturing semiconductor device
TWI773872B (en) Mounting method of semiconductor device
JP2009260218A (en) Method of dicing semiconductor wafer, and method of connecting semiconductor chip with substrate
JP5635036B2 (en) Manufacturing method of semiconductor device
CN113165118A (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110620

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130416

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130617

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150527

R150 Certificate of patent or registration of utility model

Ref document number: 5755396

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350