JP2013149975A - 封入パッケージを貫通する封止電気的フィードスルーを形成する方法及び少なくとも1つのこの電気的フィードスルーが設けられた封入パッケージ - Google Patents

封入パッケージを貫通する封止電気的フィードスルーを形成する方法及び少なくとも1つのこの電気的フィードスルーが設けられた封入パッケージ Download PDF

Info

Publication number
JP2013149975A
JP2013149975A JP2013004332A JP2013004332A JP2013149975A JP 2013149975 A JP2013149975 A JP 2013149975A JP 2013004332 A JP2013004332 A JP 2013004332A JP 2013004332 A JP2013004332 A JP 2013004332A JP 2013149975 A JP2013149975 A JP 2013149975A
Authority
JP
Japan
Prior art keywords
package
opening
encapsulation package
forming
electrical feedthrough
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013004332A
Other languages
English (en)
Inventor
Colbeau Francois
フランソワ・コルボ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Societe Francaise de Detecteurs Infrarouges SOFRADIR SAS
Original Assignee
Societe Francaise de Detecteurs Infrarouges SOFRADIR SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Societe Francaise de Detecteurs Infrarouges SOFRADIR SAS filed Critical Societe Francaise de Detecteurs Infrarouges SOFRADIR SAS
Publication of JP2013149975A publication Critical patent/JP2013149975A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00Casings, cabinets or drawers for electric apparatus
    • H05K5/02Details
    • H05K5/0217Mechanical details of casings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/045Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads having an insulating passage through the base
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/02002Arrangements for conducting electric current to or from the device in operations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0203Containers; Encapsulations, e.g. encapsulation of photodiodes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/0084Containers and magazines for components, e.g. tube-like magazines
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)
  • Light Receiving Elements (AREA)
  • Ceramic Products (AREA)

Abstract

【課題】封入パッケージを貫通する封止電気的フィードスルーを形成する方法及び少なくとも1つのこの電気的フィードスルーが設けられた封入パッケージである。
【解決手段】−パッケージの壁の1つ、有利には前記パッケージの底部に貫通開口を形成する段階;及び−前記開口上に、そこを通る電気的接続部を有する同時焼成セラミックからなる平板をはんだ付けする段階を含む、特に電子的、光学的または光電子的素子のための封入パッケージを通る封止電気的フィードスルーを形成する方法である。
【選択図】図5

Description

本開示は、密封された封入パッケージの分野に属し、より具体的には検出器、特に電磁放射、より具体的には冷却された赤外線放射の検出器のパッケージの分野に属する。
低温における赤外線検出、つまり量子現象を利用する分野では、検出器は非常に低温、典型的には50から200Kの範囲に冷却されなければならない。
この目的のために、そのような検出器は従来、クライオスタットとも呼ばれる低温保持容器と関連付けられ、検出器の使用温度に従って、液体ヘリウムまたは液体空気または液体窒素のいずれかが供給されたコールドフィンガーを介して、又はさらに冷凍機によって冷却されることが可能である。
さらに、冷凍機それ自体が、一般的には密封されたパッケージ内で真空下に封入される。
この種の検出器が直面する様々な困難性の1つが、電気的コネクタの必要性に起因する問題であり、つまり、検出器によって発生した電気的信号を、それを処理できるように、検出器を格納する封止されたパッケージの外部に取り出すことに起因する問題である。
特に、最も頻繁には、このようなコネクタ部は、内部の真空を保つために、その気密性に影響を及ぼすことなく、パッケージを通して取り出す必要がある。
実際に、そしてこれまで、このコネクタの横断を確保するために、様々な技術が実施されている。
第1のそして最大の、このような技術は、同時焼成セラミック技術を含む。この技術は、2つの方法で実施されてもよく、それぞれ図1及び2に示され、ともに素子封入パッケージの簡略化した断面図を示している。
第1の実施形態において、パッケージは、その小さな熱膨張係数のために、FeCoNi合金、典型的にはコバール(登録商標)からなるベース1によって画定される。ベース1はさらに、コバール(登録商標)からなる周辺枠部3と共に、HTCC同時焼成セラミック(High Temperature Cofired Ceramic、高温同時焼成セラミックの略称)からなる周辺枠部4を有する。ベース1、周辺枠部4及び周辺枠部3は共にはんだ付けされる。次いで、このようにして形成された組立体は、パッケージを閉じるための、その上にレーザー溶着によって設けられたキャップまたは枠部2を有する。
このようにして画定されたパッケージ内には、閉じられる前に素子5がベース1上に接合または低温はんだによって取り付けられる。
参照番号6は、素子5から延び、同時焼成セラミックからなる下部枠部4の階層に到達し、金のビアまたは配線によってパッケージ外部へ信号を通すためのフィードスルーを提供する、ワイヤー電気的接続部を表すために用いられる。
図2に示された第2の実施形態において、コバール(登録商標)からなるベース1は、同時焼成セラミックからなるベース7で置き換えらえる。パッケージの残りの部分は、前述の実施形態とほぼ同一のままであり、このベースはこの場合は素子から延びる電気的接続のための封止された電気的フィードスルーを提供するために用いられる。
両方の実施形態において、同時焼成セラミックは、ベースの階層または下部周辺枠部の階層に配置され、一度に機械的機能、パッケージのキャップまたはパッケージの底部確保の機能及び電気的機能、つまり素子から延びる接続部の伝達の全ての機能を有する。どちらの技術も現在よく制御され、特に、単純さ及び効率、所望の気密性を提供するコバール(登録商標)枠部の機械的はんだ付けの点で多くの利点を有するにもかかわらず、パッケージの大きさが制限され、そのため封入できる素子の大きさが制限されるという大きな欠点を有する。
特に、低い熱膨張係数で知られる合金であるコバール(登録商標)の使用にもかかわらず、セラミックとこの材料との膨脹差の問題が依然として存在し、これは、気密パッケージとして60ミリメートル×60ミリメートルの大きさを超えるとすぐに禁止となる。特に、典型的には800℃近くの温度で部品をはんだ付けする場合に、コバール(登録商標)とセラミックとの間の膨脹差が大きくなりすぎる。
その他の技術もまた用いられている。これには同時焼成セラミック挿入部を用いることが含まれ、これはここで再び封止電気的フィードスルーとして用いられる。この技術の2つの実施形態が、図3及び4に関連して示されている。
図3において、セラミック挿入部18が、上部キャップ12と共にパッケージを画定するベース10の横方向の壁の1つの階層に配置されている。挿入部は、この横方向の壁にはんだ付けされている。
図4において、挿入部19は、パッケージのベース10の底部の階層にはんだ付けされている。
この第2の技術の実施形態はどれも、大きさの制限はない。しかしながら、この技術は、挿入部とベースとの間の接続が比較的弱いという欠点を有する。特に、挿入部の端部の1つに不注意に押し付けられると、このことによって、横方向の壁の露出している領域に対して挿入部を傾け、このことによって、最終的なパッケージの気密性が変化する危険性がある。さらに、セラミック挿入部の表面及び側面にメタライゼーション及びはんだ付けがなされる必要があるため、実施はより複雑になる。
本発明は、これらの様々な欠点を解決することを目的とする。
初めに、特に、電子的、光学的または光電子的素子のための封入パッケージを通る封止電気的フィードスルーを製造する方法を目的とする。
この方法は、
−有利には、パッケージの壁の1つ、有利には前記パッケージの底部に貫通開口を形成する段階;及び
−前記開口上に、そこを通る、素子から前記パッケージの外部への電気的接続部を有する同時焼成セラミックからなる平板をはんだ付けする段階を含む。
このように実施される方法によれば、セラミック平板はもはやどのような機械的機能を確保することもなく、その機能は、真空を確保するためにパッケージを閉じることに加えて単に電気的フィードスルーの通過のみに割り当てられる。
さらに、側面に面をはんだ付けするのではなく、セラミック平板の対面的はんだ付けにより、導入する技術が容易になり、さらに、パッケージの気密性が最適化される。特に、セラミック平板が、その周辺部において、ベースの底部に形成された貫通開口の周辺部に対応する距離に渡ってはんだ付けされる。典型的には、はんだ付けは、セラミック平板の外周上に最大で2ミリメートルの距離にわたって行われる。
本発明はまた、素子、特に電子的、光学的または光電子的素子を封入するためのパッケージを目的とする。
本発明によれば、パッケージは、前記底部または壁の1つの階層に形成され、同時焼成セラミックからなり前記貫通開口を画定する横方向端部においてはんだ付けされた平板によって閉じられる貫通開口が設けられ、前記平板が、素子からの電気的接続部による電気的フィードスルーを確保する。
そのため本発明は、コバール(登録商標)/セラミックの膨脹の差によるクライオスタットの大きさの制限の問題を解決することができ、それによって、特に素子に関して、大きさを顕著に増すことができる。従って、クライオスタット自体も大きさを増しうる。このとき、HTCC同時焼成セラミック技術を用い、そのため挿入部を用いる技術を実施することなく、より大きな素子を封入することが可能になる。
特に、セラミック平板はこの大きさの特徴に従うどのような大きさとしてもよいため、パッケージの底部に形成された開口は、どのような大きさも取りうる。
本発明の前述した特徴及び利点を、これから特定の実施形態について以下の限定的でない説明において、添付する図面に関連して説明する。
先行技術の同時焼成セラミック技術に従って形成されたパッケージの断面の簡略化した図である。 図1と類似した、この技術の他の一実施形態の図である。 先行技術の同時焼成セラミック技術を実施するパッケージの断面の簡略化した図である。 図3の変形例の簡略図である。 本発明に従うパッケージの簡略化した断面図である。
本発明に従うパッケージの簡略化した断面図が、このように図5に示されている。パッケージのベース20は、従来のようにコバール(登録商標)から形成される。パッケージはキャップまたは閉じるための枠部22によって閉じられ、これらもコバール(登録商標)からなり、このキャップははんだ付けまたはレーザー溶着によって、ベース20の横方向の壁21の開放上端に取り付けられる。
パッケージの底部は、素子25、例えば赤外線検出器を設けることができ、この階層に接合または高温はんだ付けによって取り付けられる。
本発明の特徴に従えば、パッケージの底部はまた貫通開口31が貫通される。
貫通開口31は、HTCC型同時焼成セラミックからなる平板30で閉じられることを意図されている。平板30は、前述した貫通開口を画定する横方向端部32の階層ではんだ付けによって取り付けられる。
底部を画定し、平板30とはんだ付けによって共に働くことを意図されるベースの開口31の横方向端部32の幅は、標準的なセラミック/コバール(登録商標)はんだ付け技術によって決定される。
同時焼成セラミック平板30は、見られるように、素子25によって伝達され、素子から延びる接続部26によってこの階層へ運ばれることが可能な信号のための電気的フィードスルーを確保する。
そのため、セラミック平板30が、機械的機能を有さないことがまずわかる。パッケージのベース20の開口部31を限定的に閉じ、そのため、パッケージを真空下に配置すること及び電気的フィードスルーが可能となる。
この実施される原理によって、小さいままとできるので、パッケージを形成する材料(コバール(登録商標))とセラミック平板との膨脹の差の問題がないため、クライオスタットの大きさの制限がないことも注意すべきである。
電気的信号の伝達はさらに、セラミック平板上に配置された金の配線で表面上において実施され、ビアによって他方の表面へ横断する。
それに加えて、セラミック上のコバール(登録商標)はんだ技術は、特にこの場合において、対面的に実施される場合に完全によく制御され、そのため封入パッケージの気密性を最適化し、そのため真空の品質を最適化することに注意すべきである。
大きな素子の封入についてもたらされる可能性によって、本発明の利点は、そのため理解されることができる。
1 ベース
3 周辺枠部
4 周辺枠部
5 素子
6 ワイヤー電気的接続部
10 ベース
12 上部キャップ
18 挿入部
19 挿入部
20 ベース
21 壁
22 枠部
25 素子
30 平板
31 貫通開口
32 横方向端部

Claims (4)

  1. −パッケージの壁の1つ、有利には前記パッケージの底部(20)に貫通開口(31)を形成する段階;及び
    −前記開口上に、そこを通る電気的接続部を有する同時焼成セラミックからなる平板(30)をはんだ付けする段階を含む、
    特に電子的、光学的または光電子的素子のための封入パッケージを通る封止電気的フィードスルーを形成する方法。
  2. 前記同時焼成セラミック平板(30)が、前記パッケージの前記壁上に、特に前記パッケージの前記底部(20)に、対面的にはんだ付けされることを特徴とする、請求項1に記載の封入パッケージを通る封止電気的フィードスルーを形成する方法。
  3. 前記パッケージが、FeNiCo合金からなることを特徴とする、請求項1または2に記載の封入パッケージを通る封止電気的フィードスルーを形成する方法。
  4. 真空となることができ、はんだ付け又は溶着によって上に配置されたキャップまたは閉じるための枠部(22)を有する底部またはベース(20)が形成され、前記底部(20)の階層に形成された貫通開口(31)が設けられ、前記開口が、同時焼成セラミックからなり前記貫通開口を画定する横方向端部(32)の階層ではんだ付けされた平板(30)によって閉じられ、前記平板が、素子によって生成された信号のための電気的フィードスルーを確保する、電子的、光学的または光電子的素子(25)の少なくとも1つのための封入パッケージ。
JP2013004332A 2012-01-17 2013-01-15 封入パッケージを貫通する封止電気的フィードスルーを形成する方法及び少なくとも1つのこの電気的フィードスルーが設けられた封入パッケージ Pending JP2013149975A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1200144A FR2985855B1 (fr) 2012-01-17 2012-01-17 Procede pour la realisation de traversees electriques etanches au travers d'un boitier d'encapsulation et boitier d'encapsulation muni d'au moins l'une de ces traversees electriques
FR1200144 2012-01-17

Publications (1)

Publication Number Publication Date
JP2013149975A true JP2013149975A (ja) 2013-08-01

Family

ID=47469853

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013004332A Pending JP2013149975A (ja) 2012-01-17 2013-01-15 封入パッケージを貫通する封止電気的フィードスルーを形成する方法及び少なくとも1つのこの電気的フィードスルーが設けられた封入パッケージ

Country Status (6)

Country Link
US (1) US20130182383A1 (ja)
EP (1) EP2618370A1 (ja)
JP (1) JP2013149975A (ja)
KR (1) KR20130084626A (ja)
CN (1) CN103208434A (ja)
FR (1) FR2985855B1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101656723B1 (ko) 2015-06-30 2016-09-12 재단법인 오송첨단의료산업진흥재단 피드스루 제조방법
US9681533B2 (en) * 2015-11-17 2017-06-13 Northrop Grumman Systems Corporation Apparatus and method for providing a temperature-differential circuit card environment

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004095746A (ja) * 2002-08-30 2004-03-25 Sumitomo Electric Ind Ltd 光半導体モジュール及びその製造方法
JP2004165181A (ja) * 2002-06-26 2004-06-10 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP2004221095A (ja) * 2002-01-30 2004-08-05 Kyocera Corp 光半導体装置
JP2005150226A (ja) * 2003-11-12 2005-06-09 Hamamatsu Photonics Kk 高周波信号伝送用光モジュール及びその製造方法
JP2005159277A (ja) * 2003-10-30 2005-06-16 Kyocera Corp 光半導体素子収納用パッケージおよび光半導体装置
JP2007042741A (ja) * 2005-08-01 2007-02-15 Shinko Electric Ind Co Ltd 電子部品実装構造体及びその製造方法
JP2007043073A (ja) * 2005-06-28 2007-02-15 Kyocera Corp 光半導体素子収納用パッケージおよび光半導体装置
WO2011143266A2 (en) * 2010-05-12 2011-11-17 Advanced Bionics Ag Electrical feedthrough assembly

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4487999A (en) * 1983-01-10 1984-12-11 Isotronics, Inc. Microwave chip carrier
US5574959A (en) * 1993-09-16 1996-11-12 Sumitomo Electric Industries, Ltd. Metal casing for semiconductor device having high thermal conductivity and thermal expansion coefficient
US5904499A (en) * 1994-12-22 1999-05-18 Pace; Benedict G Package for power semiconductor chips
JP3533159B2 (ja) * 2000-08-31 2004-05-31 Nec化合物デバイス株式会社 半導体装置及びその製造方法
US6703559B2 (en) * 2001-07-19 2004-03-09 Kyocera America, Inc. Feedthrough assembly having cut-out areas in metal housing adjacent ceramic feedthrough
US20030068907A1 (en) * 2001-10-09 2003-04-10 Caesar Morte Hermetically sealed package
US20030178718A1 (en) * 2001-11-05 2003-09-25 Ehly Jonathan P. Hermetically enhanced plastic package for microelectronics and manufacturing process
US7068491B1 (en) * 2005-09-15 2006-06-27 Medtronic, Inc. Implantable co-fired electrical interconnect systems and devices and methods of fabrication therefor
US20110139484A1 (en) * 2009-12-15 2011-06-16 Advanced Bionics, Llc Hermetic Electrical Feedthrough

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004221095A (ja) * 2002-01-30 2004-08-05 Kyocera Corp 光半導体装置
JP2004165181A (ja) * 2002-06-26 2004-06-10 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP2004095746A (ja) * 2002-08-30 2004-03-25 Sumitomo Electric Ind Ltd 光半導体モジュール及びその製造方法
JP2005159277A (ja) * 2003-10-30 2005-06-16 Kyocera Corp 光半導体素子収納用パッケージおよび光半導体装置
JP2005150226A (ja) * 2003-11-12 2005-06-09 Hamamatsu Photonics Kk 高周波信号伝送用光モジュール及びその製造方法
JP2007043073A (ja) * 2005-06-28 2007-02-15 Kyocera Corp 光半導体素子収納用パッケージおよび光半導体装置
JP2007042741A (ja) * 2005-08-01 2007-02-15 Shinko Electric Ind Co Ltd 電子部品実装構造体及びその製造方法
WO2011143266A2 (en) * 2010-05-12 2011-11-17 Advanced Bionics Ag Electrical feedthrough assembly

Also Published As

Publication number Publication date
US20130182383A1 (en) 2013-07-18
FR2985855A1 (fr) 2013-07-19
KR20130084626A (ko) 2013-07-25
EP2618370A1 (fr) 2013-07-24
FR2985855B1 (fr) 2014-11-21
CN103208434A (zh) 2013-07-17

Similar Documents

Publication Publication Date Title
US9164491B2 (en) Vapor cell atomic clock physics package
US10416246B2 (en) Physics package for compact atomic device
US7635916B2 (en) Integrated circuit package with top-side conduction cooling
US11029475B2 (en) Frame lid for in-package optics
US9564569B1 (en) Hermetic solution for thermal and optical sensor-in-package
TWI492355B (zh) 半導體封裝
CN112888980B (zh) 用于气密的晶片级密封的焊接保护
CN105129720A (zh) Mems传感器的封装结构及封装方法
US20120057828A1 (en) Optical transmission module and method for manufacturing optical transmission module
CN103456699A (zh) 集成电路封装结构及其封装方法
US9502269B2 (en) Method and apparatus for cooling electonic components
US7524704B2 (en) Method for encapsulating a component, especially an electric or electronic component, by means of an improved solder seam
JP2007096093A (ja) 光モジュール
JP2013149975A (ja) 封入パッケージを貫通する封止電気的フィードスルーを形成する方法及び少なくとも1つのこの電気的フィードスルーが設けられた封入パッケージ
TW201726538A (zh) 用於避免雷射再密封構造突出晶圓表面外的構造與程序
JP6477421B2 (ja) 半導体装置
JP2022543633A (ja) 気密封止ガラスパッケージ
JP2014239215A (ja) 半導体検出器ヘッドおよびその製造方法
JP2007234783A (ja) 画像センサパッケージ
JP5295003B2 (ja) 光半導体素子収納用パッケージ、および光半導体装置
JP7124214B2 (ja) レーザ装置およびレーザ装置の製造方法
TWM420920U (en) Packaging of compact external cavity laser system by using a vacuum feedthrough plate
CN115101601B (zh) 一种单光子探测器封装结构
JP2011129695A (ja) 光モジュール
CN107735858A (zh) 晶圆级封装及晶圆级芯片尺寸封装

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151022

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170116

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170814