JP2013144848A - 基板を処理するための装置 - Google Patents

基板を処理するための装置 Download PDF

Info

Publication number
JP2013144848A
JP2013144848A JP2013034746A JP2013034746A JP2013144848A JP 2013144848 A JP2013144848 A JP 2013144848A JP 2013034746 A JP2013034746 A JP 2013034746A JP 2013034746 A JP2013034746 A JP 2013034746A JP 2013144848 A JP2013144848 A JP 2013144848A
Authority
JP
Japan
Prior art keywords
cathode
anodes
chamber
resistor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013034746A
Other languages
English (en)
Inventor
Markus Hanika
ハニカ マルクス
Tobias Stolley
ストリー トビアス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from EP08101624A external-priority patent/EP2091067A1/en
Priority claimed from US12/031,339 external-priority patent/US8083911B2/en
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2013144848A publication Critical patent/JP2013144848A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/35Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/3407Cathode assembly for sputtering apparatus, e.g. Target
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

【課題】真空チャンバにおいて基板を被覆するための装置を提供する。
【解決手段】真空チャンバ2には、n個のカソード7−10と、各々カソード7−10に隣接した(n+1)個のアノード28−32と、が配置される。n個のカソード7−10の各々及びアノード28−32のうちの、n個の割り当てられたアノード29−32は、電力供給源11−14に接続される。アノード28−32のうちの、カソード7−10に割り当てられていない1つのアノード28は、アノード28−32の各々を接続している電気ライン63に接続される。プルダウン抵抗器34の一端がライン63に接続され、そのプルダウン抵抗器34の他端が接地33に接続される。
【選択図】図1

Description

本発明は、基板を処理するための装置に関する。
半導体、光デバイス又はフラットパネルディスプレイのような基板を処理するのに(例えば、被覆するのに)マグネトロンスパッタリング源が使用される。このようなマグネトロン源によれば、プラズマのイオンが発生され、ターゲットから物質をスパッタする。このスパッタターゲット物質は、上記基板の表面に堆積され、薄膜を形成する。これらイオンは、基板をエッチングすることもできる。
互いに平行して取り付けられ且つ個々のスリットにより分離された少なくとも2つの電気的に分離された固定棒状ターゲット配置を有するスパッタ源は、既に知られている(US6,093,293、又、US6,284,106及びUS6,454,920)。これらターゲット配置の各々は、各ターゲット配置が互いに電気的に独立して動作できるように、個々の電気パッドを含んでいる。各ターゲット配置は、又、個々のターゲット配置において時間変化マグネトロン場を生成するための制御磁石配置を有する。このスパッタ源は、更に、ターゲット配置と並んで且つそれらの間に及び/又はターゲット配置の小さい方の側に沿ってアノードを有するアノード配置を有する。
更に又、基板を被覆するための配置が知られており、この配置は、スパッタリングチャンバから電気的に分離され且つ互いに電気的に分離されている2つの電極を備えており、それら電極の一方は、ターゲットに電気的に接続されたカソードであり、他方の電極は、アノードである(DE4042289A1)。コンデンサ及び抵抗が、上記アノード及び接地と直列に接続されている。DE4136655A1によれば、そのようなコンデンサは、省略することができる。両文献(DE4042289A1及びDE4136655A1)において、解決すべき問題は、アーク放電を抑制することである。
もし、アノードを、DE4136655A1に示されるように、カソードの前に配置するならば、イグニッションの状態が改善される。しかしながら、アノードがプラズマ粒子の流れの邪魔となり、アノードも被覆されてしまうという欠点が生ずる。このような被覆は、アノードの粒子が基板に落下して、基板層の品質を悪化してしまうという結果が生じてしまう。一方、反応性スパッタリングの場合には、カソードと対向するアノードの表面が誘電体物質で被覆されてしまうことがある。その結果として、イグニッション状態が悪化されてしまう。
更に、供給ガスを閉じ込めるためのチャンバを含むプラズマ源が知られている(WO2005/052979A2)。アノードが上記チャンバに配置されており、複数のマグネトロンカソードセグメントを備えるセグメント型マグネトロンカソードが、アノードに近接してチャンバに配置されている。
最後に、複数の、即ち、3つ以上のカソードをチャンバに配置するものが、US4,4
17,968、JP2003−183829及びEP1594153A1において知られている。
本発明の目的は、基板、例えば、ガラスを被覆するための配置であって、その被覆処理が長時間安定性を有しており、従って、異なる基板上に堆積される層が互いに実質的に異なってしまうことがないような配置を提供することである。
このような課題は、特許請求の範囲の請求項1に従って基板を被覆するための装置を提供することにより解決される。
従って、本発明は、真空チャンバにおいて基板を処理するための、例えば、被覆するための装置に関する。この真空チャンバには、n個のカソードと、各々カソードに隣接した(n+1)個のアノードと、が配置される。上記n個のカソードの各々及び上記アノードのうちの、n個の割り当てられたアノードは、電力供給源に接続される。上記アノードのうちの、カソードに割り当てられていない1つのアノードは、上記アノードの各々を接続している電気ラインに接続される。プルダウン抵抗器の一端が上記ラインに接続され、そのプルダウン抵抗器の他端が接地に接続される。
スパッタリング処理においてこのような配置を使用すると、被覆される基板の層は、長い時間期間に亘って良好な安定性を有するようになる。その上、その層の特性、例えば、シート抵抗及びシート均一性が改善される。
10Ω以上の抵抗値で非常に良好な特性が得られる。例えば、プルダウン抵抗器が440−470Ωの抵抗値を有する場合において、3つ以上、例えば、9つのマグネトロンスパッタ源を有する装置で被覆された基板の被覆について、良好な特性が得られる。
添付図面に関してなされる以下の説明から、本発明は、より良く理解され、且つその種々な目的及び効果もより十分に理解されよう。
基板を被覆するための装置であって、直線状カソードを備える装置の横断面 図である。 図1による装置の部分図である。 基板を被覆するための装置であって、管状カソードを備える装置の横断面図 である。 被覆のシート抵抗が種々異なる抵抗値に依存していることを示すグラフであ る。
図1は、基板を被覆するための装置1の横断面図を示している。この装置1は、周囲壁部3、4、5、6を有する真空チャンバ2と、複数のカソード配置7から10と、を備えている。これらカソード配置7から10の各々は、電力供給源11から14のうちの1つに接続され、カソードを確立する。アノード28から32が、カソード配置7から10の近傍に配置され、ラインを介してそれら電力供給源に接続される。これらラインは、絶縁体23から27を通して壁部5を貫通している。アノード29から32は、電力供給源11から14のうちの1つに接続され、各電力供給源がアノード29から32のうちの1つ及びカソード配置7から10のうちの1つに接続されるようにしている。これら電力供給源11から14の全ては、保護アースとして作用する接地33に電気的に接続される。
アノード28から32と供給ラインとの間の抵抗は、約100−200mΩである。もし、抵抗器34の抵抗が2Ωより低い場合には、シュラウド53、54により大きな電流が流れる。何故ならば、シュラウド53、54の転移抵抗は低いからである。もし、抵抗器34が短絡回路(R=0)によりバイパスされる場合には、スパッタチャンバ2の全ての表面がアノードの機能を果たす。このような大きなアノードは、プラズマのイグニッションが改善されるという効果を有するであろう。しかしながら、複数のカソード7から10を備える配置により、層のむらを決定するアースされた金属部分によって定められる電界が確立されてしまうであろう。
複数のカソードを備える配置に対するチャンバ2のアースされた部分の影響を排除するために、本発明において抵抗器34が使用されている。
もし、抵抗器34の抵抗が増大する場合には、アースされた部分の影響は、プラズマのイグニッション後により一層排除される。何故ならば、イグニッション後には、プラズマ電流は、アノード28から32とカソード7から10との間に特に流れるからである。イグニッション時には、小さな電流が流れ、従って、抵抗器34の電圧は低い。しかしながら、一定バーニングプラズマの場合において、大きな電流が流れているならば、抵抗器34の電圧は増大する。従って、チャンバ2のアースされた部分は、スパッタ電流回路から実質的に分離される。R=∞である時には、電流は、アノードとカソードとの間のみに流れる。
図1から分かるように、チャンバ2には5つのアノード28から32が配置されているが、4つのカソード又は各々が1つのカソードを備える4つのターゲット配置7から10しか配置されておらず、一般的に言って、(n+1)個のアノードとn個のカソードとが配置されている。しかしながら、カソードの数は、アノードの数と等しくすることもできる。
このような(n+1)個のアノード及びn個のカソードを備える配置を有することにより、チャンバを通して移動される基板に関して、幾何学的及び電気的ミラー対称性が確立される。
アノード28から32は、ライン63を介して互いに電気的に接続されており、且つ又、抵抗器34を介して接地33に接続されており、従って、全てのアノード28から32は、共通の電位に接続されている。
抵抗器34は、所定の抵抗を有するプルダウン抵抗器であり、その抵抗値は、2Ωを超えて数kΩまで、好ましくは、1MΩまでである。このような所定の抵抗値の場合には、チャンバ2の内側に均質分布のプラズマを確立するように、電力供給源、アノード及びカソードを含めて所定の電位とすることができる。その結果として、基板の均一な被覆を得ることができる。
もし、抵抗器34の抵抗値が2Ωより低い場合には、電流がアノード28から32を通して十分には流れない。これを避けるために、抵抗器34は、電流がアノード28から32を通して流れるように、2Ωを超えた、好ましくは、10Ωを超えた抵抗値を有する。2Ω以上の抵抗値であると、被覆シート抵抗値は、その電流及び電圧と無関係となる。
プルダウン抵抗器34が無い場合には、前述した電位値は、アース又は接地に対して所定値とはならないであろう。従って、この電位は、ある時にはR=0に対応し、別の時にはR≠0に対応する。均質分布のプラズマは保証されず、即ち、被覆の分布は、ある時には良好であるが、別の時には不良となってしまうであろう。又、長時間安定性を制御することはできないであろう。
図1を再び参照するに、例えば、ガラス板である平面基板35が、例示されていて、真空チャンバ2の内部36を通して移動し、この基板35は、カソード配置7から10を通過するときに、被覆される。
図1から理解されるように、基板35は、矢印37の方向に移動し、開口38を通してチャンバ2から出て行く。基板35がチャンバ2から出て行くとき、被覆すべき別の基板39が、開口38の反対側に配置された開口40を通してチャンバ2に入る。図1には示されていないが、ロック室を、真空チャンバ2の両側に配置し、基板35が開口40に隣接して配置されたロック室から来て、チャンバ2を通して移動し、開口38に隣接して配置された別のロック室に入っていくようにすることができる。
被覆処理を通じて、チャンバ2内に一定の真空が与えられている。これは、図1に示す真空ポンプ41、42により達成される。
ガス貯蔵器43、44は、チャンバ2にガス又はガス混合物を供給する。このガス又はガス混合物は、パイプ47を通して流れ、パイプ47の開口45、46を経てチャンバ2に入る。
それから、そのガス又はガス混合物は、ポンプ41、42により排除され、開口48、49を経てチャンバ2から出て行く。ガス貯蔵器43、44の各々は、異なるガスを含むことができる。例えば、反応性スパッタリング処理を行う場合には、それら貯蔵器43、44のうちの1つ、例えば、貯蔵器44は、N、Oのような反応ガスを含み、一方、他方の貯蔵器43は、Arのような不活性ガスを含む。
そのガス流は、図1には示していないコンピュータにより制御される弁50、51、52を介して調整される。
図1には4つのマグネトロンスパッタリング源7から10が示されているが、4つに限らず、2つ以上であればその他の数のマグネトロンスパッタリング源を配置することができることは、当業者には明らかであろう。
図3から分かるように、アノード29から32は、個々の電力供給源11から14に接続され、且つ他のアノード28に接続される。これらアノード28から32の全ては、互いに結合され、プルダウン抵抗器34が、それらアノード28から32と接地33との間に配置されている。
図2は、図1による装置1の部分を示し、カソード配置8及びカソード配置7の部分を例示している。
カソード配置8及びそれに対応するアノード30は、電力供給源12に接続されている。又、アノード30は、ワイヤ又はライン63に電気的に接続されている。この電力供給源12は、直流電力供給源であり、接地33に結合されている。カソード配置8は、チャンバ2に部分的に配置されたカソード本体55を備える。真空チャンバ2の内側に安定な真空を維持するために、シーリング62が設けられている。
カソード配置8は、更に、ヨーク59に配置された磁石56、57、58を備えており、そのヨーク59は、磁石56、57、58と本体55との間に配置されている。
好ましくは銅プレートであるプレート60が、磁石56から58とターゲット61との間に配置されており、そのターゲット物質は、例えば、Mo、Ti、Cu、Si、Al、Zn、Zr、Ni、Cr、NiCr又はこれらの物質の酸化物である。ターゲット物質として、ITOも使用することができる。
図示していないが、真空チャンバ2の内側のカソード配置8並びに他のカソード配置は、被覆処理中にこれらカソード配置を冷却するための冷却装置を備える。
図3は、図1に示すのと同様の装置を示している。しかしながら、平板状カソードの代わりに、管状カソードが設けられている。管状キャリア15から18が、ライン64から67を介して個々の電圧源11から14の負電位に接続される管状ターゲット19から22によって取り巻かれている。このような管状カソードの更なる詳細については、EP1722005B1に開示されている。又、直線状カソード及び管状カソード以外に、DE19701575A1の図2に示されるような平板状「ムーブマグ」カソードを使用することができる。
ある処理について、シート抵抗、即ち、基板上の被覆の抵抗及び被覆の均一性がプルダウン抵抗器34の種々異なる抵抗値に依存していることを示すグラフを示しており、この処理において、チャンバ2の一端に配置されたカソードのうち1つのカソード10の電力は、P=30kWであり、他のカソード7から9の電力は、P=0.15kWであり、圧力は、p=0.15Paであり、層厚さは、ほぼd=10−7mである。均一性は、次の式により決定される。
Figure 2013144848
ここで、Minは、層厚さdの最低値であり、Maxは、層厚さdの最高値である。
チャンバ2の周囲壁部3から6は、帯電した人が浮動電位により負傷したりすることを避けるため及び静電帯電を避けるため、接地され又はアースされている。同じ理由により、電力供給源11から14のハウジングは、接地されている。このハウジングの接地は、アノード28から32には接続されていない。
図4から分かるように、もしプルダウン抵抗器34の抵抗値が2Ωより低い場合には、均一性が損なわれてしまう。その抵抗値が2Ωより高くなるにつれて、2つの特性、即ちシート抵抗及び均一性に対する影響は減少されていき、従って、2Ωを超えた抵抗値を有するプルダウン抵抗器34を設けることにより、より均一な被覆を得ることができる。
チャンバ2におけるカソード7から10の位置により、電力を異ならせることができる。異なる電力をカソードに加える代わりに、1つの電力のみをカソードに加えることも可能である。
図3の曲線は、R=2Ωのところに突然変異点を有しているが、これは、そこの測定が3つの測定点のみであることから、実質的に生じているものである。実際には、その曲線は、ある拡張関数の形をとることができる。もし、抵抗器34が2kΩの抵抗の値を有する場合にも、本発明の効果が達成される。しかしながら、カソードのイグニッションは、より低いプルダウン抵抗器の値とする場合に比較して、悪くなる。
1…基板を被覆するための装置、2…真空チャンバ(スパッタチャンバ)、3…周囲壁部、4…周囲壁部、5…周囲壁部、6…周囲壁部、7…カソード配置、8…カソード配置、9…カソード配置、10…カソード配置、11…電力供給源、12…電力供給源、13…電力供給源、14…電力供給源、15…管状キャリア、16…管状キャリア、17…管状キャリア、18…管状キャリア、19…管状ターゲット、20…管状ターゲット、21…管状ターゲット、22…管状ターゲット、23…絶縁体、24…絶縁体、25…絶縁体、26…絶縁体、27…絶縁体、28…アノード、29…アノード、30…アノード、31…アノード、32…アノード、33…接地、34…抵抗器(プルダウン抵抗器)、35…基板、36…真空チャンバの内部、37…矢印、38…開口、39…基板、40…開口、41…真空ポンプ、42…真空ポンプ、43…ガス貯蔵器、44…ガス貯蔵器、45…開口、46…開口、47…パイプ、48…開口、49…開口、50…弁、51…弁、52…弁、53…シュラウド、54…シュラウド、55…カソード本体、56…磁石、57…磁石、58…磁石、59…ヨーク、60…プレート、61…ターゲット、62…シーリング、63…ライン又はワイヤ(接続ライン又は電気ライン)、64…ライン、65…ライン、66…ライン、67…ライン

Claims (12)

  1. 基板を処理するための装置において、
    (1.1)真空チャンバ(2)と、
    (1.2)上記真空チャンバ(2)の内側の少なくとも2つのカソード配置(7−10)と、ここで、nをカソードの数として、n≧2とし、
    (1.3)上記真空チャンバ(2)の内側の少なくとも2つのアノード(28−32)と、
    (1.4)上記アノード(28−32)が各々電気的に接続される接続ライン(63)と、
    (1.5)一端が上記接続ライン(63)に接続され且つ他端が接地(33)に接続されており、少なくとも2Ωの抵抗を有する抵抗器(34)と、
    を備える装置。
  2. n個のカソード配置(7−10)及び(n+1)個のアノードが設けられていることを特徴とする、請求項1に記載の装置。
  3. 上記真空チャンバ(2)は、上記接地(33)に電気的に接続されていることを特徴とする、請求項1に記載の装置。
  4. 上記アノード(29−32)及びそれらの割り当てられたカソード(7−10)の各々は、共通の電力源(11−14)に接続されていて、上記カソード(7−10)及び割り当てられたアノード(29−32)の各々が他のカソード及び割り当てられたアノードとは独立して電気的に動作することを特徴とする、請求項1に記載の装置。
  5. 上記カソード(7−10)の各々は、平板状ターゲットを備えることを特徴とする、請求項1に記載の装置。
  6. 上記カソード(7−10)の各々は、円筒状ターゲットを備えることを特徴とする、請求項1に記載の装置。
  7. 上記抵抗器(34)は、40Ωから10kΩまでの抵抗を有することを特徴とする、請求項6に記載の装置。
  8. 上記チャンバ(2)の内側にシュラウド(53、54)が配置されていることを特徴とする、請求項1に記載の装置。
  9. 上記抵抗器(34)は、プルダウン抵抗器であることを特徴とする、請求項1に記載の装置。
  10. 上記抵抗器(34)の抵抗は、400Ωと500Ωとの間であることを特徴とする、請求項7に記載の装置。
  11. 上記カソードは、平板状カソードであることを特徴とする、請求項1に記載の装置。
  12. 上記カソードは、管状カソードであることを特徴とする、請求項1に記載の装置。
JP2013034746A 2008-02-14 2013-02-25 基板を処理するための装置 Pending JP2013144848A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US12/031,339 2008-02-14
EP08101624A EP2091067A1 (en) 2008-02-14 2008-02-14 Apparatus for treating a substrate
US12/031,339 US8083911B2 (en) 2008-02-14 2008-02-14 Apparatus for treating a substrate
EP08101624.8 2008-02-14

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009020111A Division JP5213739B2 (ja) 2008-02-14 2009-01-30 基板を処理するための装置

Publications (1)

Publication Number Publication Date
JP2013144848A true JP2013144848A (ja) 2013-07-25

Family

ID=41073644

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2009020111A Active JP5213739B2 (ja) 2008-02-14 2009-01-30 基板を処理するための装置
JP2013034746A Pending JP2013144848A (ja) 2008-02-14 2013-02-25 基板を処理するための装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2009020111A Active JP5213739B2 (ja) 2008-02-14 2009-01-30 基板を処理するための装置

Country Status (4)

Country Link
JP (2) JP5213739B2 (ja)
KR (1) KR20090088302A (ja)
SG (1) SG155123A1 (ja)
TW (1) TWI400996B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6307984B2 (ja) * 2014-03-31 2018-04-11 東京エレクトロン株式会社 基板処理装置
WO2018010770A1 (en) * 2016-07-12 2018-01-18 Applied Materials, Inc. Sputter deposition source, sputter deposition apparatus and method of operating a sputter deposition source

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02290965A (ja) * 1989-02-17 1990-11-30 Optical Coating Lab Inc 薄膜の真空蒸着システム及び方法
US5126032A (en) * 1990-12-31 1992-06-30 Leybold Aktiengesellschaft Process and apparatus for reactively coating a substrate
JPH0836751A (ja) * 1994-07-20 1996-02-06 Fuji Photo Film Co Ltd 磁気記録媒体の製造方法及び装置
JPH08170172A (ja) * 1994-09-06 1996-07-02 Boc Group Inc:The 多数のアノードを有する二重円筒ターゲットのマグネトロン
JPH09111458A (ja) * 1995-10-16 1997-04-28 Fuji Photo Film Co Ltd 成膜装置及び成膜方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6440280B1 (en) * 2000-06-28 2002-08-27 Sola International, Inc. Multi-anode device and methods for sputter deposition
JP4246547B2 (ja) * 2003-05-23 2009-04-02 株式会社アルバック スパッタリング装置、及びスパッタリング方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02290965A (ja) * 1989-02-17 1990-11-30 Optical Coating Lab Inc 薄膜の真空蒸着システム及び方法
US5126032A (en) * 1990-12-31 1992-06-30 Leybold Aktiengesellschaft Process and apparatus for reactively coating a substrate
JPH0836751A (ja) * 1994-07-20 1996-02-06 Fuji Photo Film Co Ltd 磁気記録媒体の製造方法及び装置
JPH08170172A (ja) * 1994-09-06 1996-07-02 Boc Group Inc:The 多数のアノードを有する二重円筒ターゲットのマグネトロン
JPH09111458A (ja) * 1995-10-16 1997-04-28 Fuji Photo Film Co Ltd 成膜装置及び成膜方法

Also Published As

Publication number Publication date
JP5213739B2 (ja) 2013-06-19
TW200939901A (en) 2009-09-16
TWI400996B (zh) 2013-07-01
JP2009191363A (ja) 2009-08-27
KR20090088302A (ko) 2009-08-19
SG155123A1 (en) 2009-09-30

Similar Documents

Publication Publication Date Title
US5300205A (en) Method and device for treating substrates
US20150136585A1 (en) Method for sputtering for processes with a pre-stabilized plasma
JP4838736B2 (ja) プラズマ処理装置
KR20170132129A (ko) 거대-입자 감소 코팅을 활용하는 플라즈마 소스 및 박막 코팅의 증착과 표면의 개질을 위해 거대-입자 감소 코팅을 활용하는 플라즈마 소스의 사용 방법
US8083911B2 (en) Apparatus for treating a substrate
US20090114154A1 (en) Plasma treatment apparatus
JP5213739B2 (ja) 基板を処理するための装置
EP2091067A1 (en) Apparatus for treating a substrate
US6495000B1 (en) System and method for DC sputtering oxide films with a finned anode
US20100166979A1 (en) Deposition Apparatus and Substrate Manufacturing Method
US20140110248A1 (en) Chamber pasting method in a pvd chamber for reactive re-sputtering dielectric material
US20120125766A1 (en) Magnetron with non-equipotential cathode
JP2008007837A (ja) スパッタ成膜装置およびスパッタ成膜方法
US10657999B2 (en) Plasma CVD device and method of manufacturing magnetic recording medium
JP4999602B2 (ja) 成膜装置
CN106367724A (zh) 溅射装置
TWI665324B (zh) 濺射沉積源、濺射沉積設備及操作濺射沉積源之方法
JP3958869B2 (ja) MgO膜形成方法およびパネル
JP5350911B2 (ja) プラズマ発生装置及び成膜装置並びに成膜方法及び表示素子の製造方法
JP3958870B2 (ja) 真空成膜装置
JP2807783B2 (ja) 斜め放電プレーナー型マグネトロンスパッタリング法による薄膜形成方法
JP2023169645A (ja) 成膜装置
KR20080004944A (ko) 고효율 대향 타겟식 스퍼터링 장치
JP2022040812A (ja) 成膜方法及びスパッタリング装置
JP4873718B2 (ja) プラズマ処理装置及びプラズマ処理方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140805

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141105

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150602