JP2013131704A - Wiring substrate, probe card, and electronic apparatus - Google Patents
Wiring substrate, probe card, and electronic apparatus Download PDFInfo
- Publication number
- JP2013131704A JP2013131704A JP2011281716A JP2011281716A JP2013131704A JP 2013131704 A JP2013131704 A JP 2013131704A JP 2011281716 A JP2011281716 A JP 2011281716A JP 2011281716 A JP2011281716 A JP 2011281716A JP 2013131704 A JP2013131704 A JP 2013131704A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating resin
- layer
- ceramic
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Measuring Leads Or Probes (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
本発明は、プローブカードに用いられる配線基板または半導体素子や圧電振動子等の電子部品を搭載するための配線基板、ならびにその配線基板を用いたプローブカードおよび電子装置に関する。 The present invention relates to a wiring board used for a probe card or a wiring board for mounting electronic components such as a semiconductor element and a piezoelectric vibrator, and a probe card and an electronic apparatus using the wiring board.
近年、電子機器の小型化・高密度化に伴い、電子機器に使用される半導体素子のみならず、その半導体素子が搭載されるパッケージや配線基板、あるいは半導体素子の電気的な検査をするためのプローブカードに対しても配線の微細化および高密度化が要求されている。このような要求に応えるものとして、セラミック基板上に薄膜導体と薄膜の絶縁層とを複数層形成した多層配線部を形成した、いわゆるビルドアップ方式の配線基板がある。このような配線基板は、最下層の絶縁樹脂層に形成されたビア導体とセラミック配線基板の上面に形成された表面配線との接続部に、絶縁樹脂層の熱膨張係数とセラミック配線基板の熱膨張係数との差による熱応力が加わりやすく、そのため、最下層の絶縁樹脂層のビア導体とセラミック配線基板の上面の表面配線との間で断線しやすくなるという問題があった。 In recent years, along with miniaturization and higher density of electronic devices, not only semiconductor elements used in electronic devices but also packages, wiring boards on which the semiconductor elements are mounted, or electrical inspection of semiconductor elements The probe card is also required to have finer wiring and higher density. In order to meet such a demand, there is a so-called build-up type wiring board in which a multilayer wiring portion in which a plurality of thin film conductors and thin film insulating layers are formed on a ceramic substrate is formed. Such a wiring board has a thermal expansion coefficient of the insulating resin layer and a heat of the ceramic wiring board at a connection portion between the via conductor formed in the lowermost insulating resin layer and the surface wiring formed on the upper surface of the ceramic wiring board. Thermal stress due to the difference from the expansion coefficient is likely to be applied, and therefore, there is a problem that disconnection is easily caused between the via conductor of the lowermost insulating resin layer and the surface wiring on the upper surface of the ceramic wiring board.
そこで、従来の配線基板は、セラミック配線基板の上面に、ビア導体と接続端子との接続部を取り囲むように凹部を形成し、該凹部には接続部の周囲から凹部に至る絶縁樹脂を入り込ませて、最下層の絶縁樹脂層に形成されたビア導体の周囲の絶縁樹脂を凹部によって固定し変形しにくくして、ビア導体と接続端子との接続部に加わる熱応力を低減し、断線することを防止していた(例えば、特許文献1を参照)。 Therefore, in the conventional wiring board, a recess is formed on the upper surface of the ceramic wiring board so as to surround the connection portion between the via conductor and the connection terminal, and the insulating resin extending from the periphery of the connection portion to the recess is inserted into the recess. In addition, the insulating resin around the via conductor formed in the lowermost insulating resin layer is fixed by the recess to make it difficult to deform, and the thermal stress applied to the connection portion between the via conductor and the connection terminal is reduced and disconnected. (For example, refer to Patent Document 1).
しかしながら、従来の配線基板は、最下層の絶縁樹脂層のビア導体とセラミック配線基板の上面の接続部で断線しやすいという問題は改善されるものの、ビア導体と接続端子との接続部を取り囲むように凹部が形成されているので、該凹部が形成されたセラミック配線基板の表面には接続端子と直接接続した表面配線が形成できない。そこで、展開のための配線を形成するために、セラミック絶縁層や絶縁樹脂層をさらに増やさなければならず、製造工程が増えたり配線基板が大型化してしまうという問題があった。 However, the conventional wiring board is improved in that it easily breaks at the connection portion between the via conductor of the lowermost insulating resin layer and the upper surface of the ceramic wiring substrate, but surrounds the connection portion between the via conductor and the connection terminal. Since the concave portion is formed on the surface, the surface wiring directly connected to the connection terminal cannot be formed on the surface of the ceramic wiring board on which the concave portion is formed. Therefore, in order to form a wiring for development, it is necessary to further increase the ceramic insulating layer and the insulating resin layer, and there is a problem that the number of manufacturing steps increases and the wiring board becomes large.
本発明は上記課題を解決するためになされたものであり、その目的は、絶縁樹脂層のビア導体とセラミック配線基板の上面の表面配線の接続信頼性を確保するためにセラミック絶縁層の上面に凹部が形成された配線基板において、表面配線にビア導体を直接接続することが可能な小型化および薄型化された高い接続信頼性を有する配線基板を提供することにある。 The present invention has been made to solve the above-mentioned problems, and its purpose is to provide an upper surface of a ceramic insulating layer in order to ensure the connection reliability between the via conductor of the insulating resin layer and the surface wiring of the upper surface of the ceramic wiring substrate. An object of the present invention is to provide a wiring board having high connection reliability that is reduced in size and thickness and capable of directly connecting a via conductor to a surface wiring in a wiring board in which a recess is formed.
本発明の配線基板は、セラミック配線基板の上面に複数の絶縁樹脂層と複数の配線層とが交互に積層され、前記絶縁樹脂層の上下に位置する前記配線層間がビア導体で接続されており、最下層の前記絶縁樹脂層に形成された複数の前記ビア導体が、前記セラミック配線基板の上面に形成された表面配線の一端部に電気的に接続するとともに、前記表面配線
の他端部が、前記セラミック配線基板の内部から上面に引き出された複数の内部配線の端部に電気的に接続した配線基板であって、前記セラミック配線基板の上面に、一部が二重になるように前記表面配線の一端部を取り囲むような溝状の凹部が形成されているとともに、前記凹部には前記表面配線の一端部から前記凹部に至る絶縁樹脂が入り込んでおり、前記表面配線は、前記セラミック配線基板の上面で前記凹部が二重になった部分の隙間を通って形成されていることを特徴とするものである。
In the wiring board of the present invention, a plurality of insulating resin layers and a plurality of wiring layers are alternately laminated on the upper surface of the ceramic wiring board, and the wiring layers positioned above and below the insulating resin layer are connected by via conductors. The plurality of via conductors formed in the lowermost insulating resin layer are electrically connected to one end of the surface wiring formed on the upper surface of the ceramic wiring substrate, and the other end of the surface wiring is A wiring board electrically connected to end portions of a plurality of internal wirings drawn from the inside of the ceramic wiring board to the upper surface, wherein a part of the wiring board is doubled on the upper surface of the ceramic wiring board. A groove-shaped recess is formed so as to surround one end of the surface wiring, and an insulating resin from one end of the surface wiring to the recess enters into the recess, and the surface wiring is formed of the ceramic. It is characterized in that the recess on the top surface of the wiring substrate is formed by through the gap portion of the doubled.
本発明のプローブカードは、上記構成の本発明の配線基板と、最上層の前記絶縁樹脂層の上面の前記配線層に接続されたプローブピンとを具備することを特徴とするものである。 A probe card according to the present invention includes the wiring board according to the present invention having the above-described configuration, and probe pins connected to the wiring layer on the upper surface of the uppermost insulating resin layer.
本発明の電子装置は、上記構成の本発明の配線基板と、最上層の前記絶縁樹脂層の上面の前記配線層に接続された電子部品とを具備することを特徴とするものである。 An electronic device according to the present invention includes the wiring board according to the present invention having the above-described configuration and an electronic component connected to the wiring layer on the upper surface of the uppermost insulating resin layer.
本発明の配線基板によれば、セラミック配線基板の上面に、一部が二重になるように表面配線の一端部を取り囲むような溝状の凹部が形成されているとともに、凹部には表面配線の一端部から凹部に至る絶縁樹脂が入り込んでおり、表面配線は、セラミック配線基板の上面で凹部が二重になった部分の隙間を通って形成されていることから、凹部に充填された絶縁樹脂によってビア導体と表面配線の一端との接続信頼性を確保しつつ、凹部が形成されたセラミック配線基板の表面に表面配線を形成できるようになるので、セラミック絶縁層や絶縁樹脂層の層数を増やすことなく配線基板を小型化および薄型化することができる。 According to the wiring board of the present invention, a groove-like recess is formed on the upper surface of the ceramic wiring board so as to surround one end of the surface wiring so as to be partially duplicated. Insulating resin from one end to the recess enters, and the surface wiring is formed through the gap between the recesses doubled on the upper surface of the ceramic wiring board. The surface wiring can be formed on the surface of the ceramic wiring board with the recesses while ensuring the connection reliability between the via conductor and one end of the surface wiring by resin, so the number of ceramic insulating layers and insulating resin layers The wiring board can be reduced in size and thickness without increasing the number.
本発明のプローブカードによれば、上記構成の本発明の配線基板と、最上層の絶縁樹脂層の上面の配線層に接続されたプローブピンとを具備することから、凹部が形成されたセラミック配線基板の表面に表面配線を形成できる小型で薄型の配線基板となるので、このような配線基板を具備したプローブカードを小型化および薄型化することができる。 According to the probe card of the present invention, the wiring board of the present invention having the above configuration and the probe pin connected to the wiring layer on the upper surface of the uppermost insulating resin layer are provided. Therefore, the probe card having such a wiring board can be reduced in size and thickness.
本発明の電子装置によれば、上記構成の本発明の配線基板と、最上層の絶縁樹脂層の上面の配線層に接続された電子部品とを具備することから、凹部が形成されたセラミック配線基板の表面に表面配線を形成できる小型で薄型の配線基板となるので、このような配線基板を具備した電子装置を小型化および薄型化することができる。 According to the electronic device of the present invention, the wiring board of the present invention having the above-described configuration and the electronic component connected to the wiring layer on the upper surface of the uppermost insulating resin layer are provided. Since it becomes a small and thin wiring board which can form surface wiring on the surface of a board | substrate, the electronic device provided with such a wiring board can be reduced in size and thickness.
本発明の配線基板ならびにそれを用いたプローブカードおよび電子装置について、添付の図面を参照しつつ詳細に説明する。図1(a)は、本発明におけるセラミック配線基板の実施の形態の一例を示す上面図であり、図1(b)は、本発明の配線基板において図1(a)のX−X線における断面図である。図1に示す例では、配線基板の最表面の配線層3は16個で、絶縁樹脂層2は3層、セラミック配線基板1のセラミック絶縁層8も3層と簡略化した例を示している。配線基板に搭載する電子部品の端子の数や、プローブカードで検査するウエハ上の半導体素子の数および半導体素子の端子の数、およびそれらの配置に応じて、絶縁樹脂層2、配線層3、ビア導体4、表面配線5、内部配線6、外部配線7
の大きさや配置が設定される。
A wiring board of the present invention and a probe card and an electronic device using the same will be described in detail with reference to the accompanying drawings. FIG. 1A is a top view showing an example of an embodiment of a ceramic wiring board according to the present invention, and FIG. 1B is a cross-sectional view taken along line XX in FIG. It is sectional drawing. The example shown in FIG. 1 shows a simplified example in which the
The size and arrangement are set.
また、図1に示す例では、最下層の絶縁樹脂層2に形成されたビア導体4と表面配線5の一端部とが電気的に接続されており、表面配線5の他端部と内部配線6の端部とが電気的に接続されている。内部配線6とセラミック絶縁層8とが同時焼成により形成されるセラミック配線基板1は、その作製工程において、焼結収縮ばらつきによる寸法ばらつきが発生することから、セラミック配線基板1上に露出する内部配線6の位置も同様にばらつきがある。このばらつきを吸収して表面配線5の他端部と内部配線6の端部との接続を確実なものとするためには、表面配線5の他端部の形状を内部配線6の端部より幅広のパッド形状にすることが好ましい。また、表面配線5の一端部の形状もまた同様にビア導体4の直径よりも大きいパッド形状にしておくとよい。
In the example shown in FIG. 1, the
セラミック配線基板1は、セラミックスから成る絶縁基体と、その表面に形成された外部配線7および内部に形成された内部配線6とを有する。絶縁基体を図1に示す例のように複数のセラミック絶縁層8で構成して内部配線6を展開することで、セラミック配線基板1の下面の外部配線7の間隔を大きくすることができる。
The ceramic wiring board 1 has an insulating base made of ceramics, an external wiring 7 formed on the surface thereof, and an internal wiring 6 formed inside. As shown in the example shown in FIG. 1, the insulating base is composed of a plurality of ceramic
セラミック配線基板1の下面の外部配線7は、配線基板を外部回路に接続するためのものである。内部配線6は、セラミック配線基板1の下面の外部配線7と絶縁樹脂層2に形成された配線層3等とを電気的に接続するためのものであり、セラミック絶縁層8・8間の内部配線層と、セラミック絶縁層8を貫通して内部配線層間や内部配線層と外部配線7とを接続する内部貫通導体とがある。図1に示す例において、表面配線5の他端が電気的に接続される内部配線6の端部とは、最上層のセラミック絶縁層8に形成された内部貫通導体の上端部となる。
The external wiring 7 on the lower surface of the ceramic wiring board 1 is for connecting the wiring board to an external circuit. The internal wiring 6 is for electrically connecting the external wiring 7 on the lower surface of the ceramic wiring substrate 1 to the
セラミック配線基板1のセラミック絶縁層8は、酸化アルミニウム(アルミナ:Al2O3)質焼結体,窒化アルミニウム(AlN)質焼結体,炭化珪素(SiC)質焼結体,ムライト質焼結体,ガラスセラミックス等のセラミックスから成るものである。プローブカードに用いる場合は、熱膨張係数がウエハを形成するシリコン(Si)に近い、酸化アルミニウム(Al2O3)質焼結体またはガラスセラミックスが好ましい。セラミック絶縁層8がこのようなセラミックスから成るものであると、配線基板上にプローブ端子を形成する際に、プローブ端子やプローブ端子の接合部に加わる、プローブ端子とともに接合されるウエハと配線基板との熱膨張差による熱応力が比較的小さなものとなるので好ましい。また、プローブカードとして用いた場合に、半導体素子の電気特性の測定時における熱負荷に対する熱変形を有効に防止でき、さらに、高い熱伝達性により内部に熱を滞留させることがない。
The
セラミック配線基板1の表面配線5、内部配線6、外部配線7は、セラミック絶縁層8と同時焼成により形成される、タングステン(W),モリブデン(Mo),モリブデン−マンガン(Mo−Mn)合金,銀(Ag),銅(Cu),金(Au),銀−パラジウム(Pd)合金等の金属を主成分とするメタライズから成るものである。
The
このようなセラミック配線基板1は、以下の方法により製作される。例えば、セラミック絶縁層8が酸化アルミニウム質焼結体で形成される場合には、まず、酸化アルミニウム,酸化珪素,酸化マグネシウムおよび酸化カルシウムの原材料粉末に適当な有機バインダおよび溶媒を添加混合して泥漿状となすとともに、これをドクターブレード法等によってシート状に成形し、セラミック絶縁層8となる複数のセラミックグリーンシートを作製する。
Such a ceramic wiring substrate 1 is manufactured by the following method. For example, when the
次に、セラミックグリーンシートの内部貫通導体が形成される所定位置に金型等を用い
た打ち抜き加工やレーザ加工によって貫通孔を形成するとともに、貫通孔に導体ペーストを充填する。また、スクリーン印刷法等によってセラミックグリーンシートの所定位置に表面配線5、内部配線層、外部配線7となる導体ペースト層を10〜20μmの厚みに形成する。導体ペーストは、タングステン(W),モリブデン(Mo),モリブデン−マンガン(Mo−Mn)合金等の融点の高い金属粉末と適当な樹脂バインダおよび溶剤とを混練することにより作製される。
Next, through holes are formed by punching or laser processing using a mold or the like at a predetermined position where the internal through conductors of the ceramic green sheet are formed, and the through holes are filled with a conductive paste. Further, a conductive paste layer to be the
最後に、これらセラミックグリーンシートを重ね合わせて圧着して積層体を作製し、この積層体を1500℃〜1600℃程度の高温で焼成することによってセラミック配線基板1が作製される。セラミック配線基板1の外部配線7の表面には、腐食防止や外部回路との接続性のために、厚さ1〜10μm程度のニッケルめっき層および厚さ0.1〜3μm程度の金め
っき層を順次形成するとよい。表面配線5の表面および内部配線6のセラミック配線基板1の上面に露出する部分(内部配線6の端部)にも同様のめっき層を形成してもよい。
Finally, these ceramic green sheets are superposed and pressure-bonded to produce a laminate, and the laminate is fired at a high temperature of about 1500 ° C. to 1600 ° C., thereby producing the ceramic wiring substrate 1. A nickel plating layer with a thickness of about 1 to 10 μm and a gold plating layer with a thickness of about 0.1 to 3 μm are sequentially formed on the surface of the external wiring 7 of the ceramic wiring board 1 in order to prevent corrosion and connect with external circuits. Good. A similar plating layer may be formed on the surface of the
セラミック絶縁層8がガラスセラミックスから成る場合であれば、セラミックグリーンシートが焼結する温度では焼結収縮しない、アルミナ等を主成分とする拘束グリーンシートを積層体の両面に積層して焼成すると、拘束グリーンシートによりセラミックグリーンシートは積層面方向の焼結収縮が抑えられ、平面方向の収縮が小さく収縮ばらつきや寸法精度が良好なセラミック配線基板1が得られるので好ましい。
If the ceramic insulating
絶縁樹脂層2の上面の配線層3の間隔が大きい場合は、内部配線6を展開する必要がないので、セラミック絶縁層8は1層で構成してもよい。
When the interval between the wiring layers 3 on the upper surface of the insulating
セラミック絶縁層8が1層である場合は、まず、セラミックグリーンシートを積層して所定の厚みとなるような積層体を作製するか、原料粉末に適当な有機バインダを加えたものを金型プレスで成型体を作製して、焼成することで絶縁基体を作製する。次に、絶縁基体にブラスト加工やレーザ加工によって内部配線6(内部貫通導体)を形成するための貫通孔を形成する。ブラスト加工は、貫通孔を形成する部分に開口を有する、例えばレジスト膜等からなるマスクを絶縁基体の上面に配置しておいて行なう。貫通孔の形成前または形成後に、絶縁基体の少なくとも上面を研磨によって平坦に研磨しておくと、配線基板の平坦性を高めることができるとともに、絶縁樹脂層2を良好に形成することができるので好ましい。貫通孔を有する絶縁基体は、セラミックグリーンシートやセラミックグリーンシートの積層体に打ち抜き加工やレーザ加工によって貫通孔を形成しておく、あるいは粉末のプレス成型の際に金型によって貫通孔を形成しておくことでも作製することができる。この場合は、焼成収縮による内部配線6を形成するための貫通孔の位置ずれが発生するので、上記のように、絶縁基体を作製した後に貫通孔を形成するのがより好ましい。そして、内部配線6となる導体ペーストを印刷法等の埋め込み方法によって貫通孔を充填し、スクリーン印刷法等によって表面配線5および外部配線7となる導体ペースト層を形成して、熱処理することによって、メタライズから成る表面配線5、内部配線6、外部配線7を有するセラミック配線基板1が作製される。この場合も外部配線7の表面および内部配線6の端部にも上記と同様のめっき層を形成してもよい。
When the ceramic insulating
本発明の配線基板は、セラミック配線基板1の上面に、一部が二重になるように表面配線5の一端を取り囲むような溝状の凹部9が形成されているとともに、凹部9には表面配線5の一端から凹部9に至る絶縁樹脂2aが入り込んでいることが重要である。例えば、溝状の凹部9は、図1に示す例のように、複数の表面配線5の一端のそれぞれを取り囲むように複数形成されているものである。このような構成により、最下層の絶縁樹脂層2に形成されたビア導体4の周囲の絶縁樹脂は凹部9によって固定されて変形しにくいので、ビア導体4と表面配線5の一端との接続部に加わる熱応力が低減され、ビア導体4と表面配線5の一端との接続部が断線してしまう可能性が低減された高い接続信頼性の配線基板
となる。
In the wiring board of the present invention, a groove-
さらに、本発明の配線基板は、表面配線5が、セラミック配線基板1の上面で凹部9が二重になった部分の隙間を通って形成されていることが重要である。このような構成により、凹部9が形成されたセラミック配線基板11の表面に表面配線5を形成できるようになるので、セラミック絶縁層8や絶縁樹脂層2の層数を増やすことなく配線基板を薄型化することができ、また表面配線分の配線を確保するために基板面積を増やすことなく配線基板を小型化することができる。
Further, in the wiring board of the present invention, it is important that the
図2(a)は、図1(a)のA部を拡大して示した要部拡大上面図であり、図2(b)〜(d)は、それぞれの本発明の配線基板の実施の形態の他の例の要部を拡大して示す上面図である。 FIG. 2 (a) is an enlarged top view of the main part showing the A portion of FIG. 1 (a) in an enlarged manner, and FIGS. 2 (b) to 2 (d) show the implementation of the respective wiring boards of the present invention. It is a top view which expands and shows the principal part of the other example of a form.
凹部9は、図2(a)〜(d)に示す例のように、凹部9の一部が二重になるように表面配線5の一端部を取り囲むように形成されている。このように、凹部9の一部が二重になっていることにより、表面配線5の一端部の全周を凹部9が取り囲むものとなるので、表面配線5の一端部の周囲の絶縁樹脂を凹部9によって強固に固定して表面配線5の一端部に加わる熱応力を低減し、ビア導体4と表面配線5の一端部とが断線することが抑制された高い接続信頼性を有する配線基板となる。例えば、溝状の凹部9が表面配線5の一端部の周囲において分断されたものであると、凹部9が分断された部分の絶縁樹脂を固定することが難しくなるので、本発明の配線基板は、上述したように一部が二重になるように表面配線5の一端部を取り囲むような凹部9が形成されていることが重要である。
As in the example shown in FIGS. 2A to 2D, the
凹部9は、図2(a)に示す例のように、1つの環状で同じ幅の溝であってもよいし、図2(b)に示す例のように、環状の溝の先端が細くなっている先細りの形状であってもよい。図2(a)に示す例のように、凹部9が環状で同じ幅の溝であると、表面配線5の一端と接続されているビア導体4の周囲の絶縁樹脂は、その周囲の全てにおいて凹部9に充填された絶縁樹脂2aにより固定されることとなり、平面方向におけるどの方向からの応力に対しても、凹部9に充填された絶縁樹脂2aによってばらつきなく一様に固定されて変形し難いものとなるので好ましい。さらに、図2(b)に示す例のように、凹部9が環状の溝の先端が先細りの形状であると、表面配線5が曲がった部分の先端にまで凹部9を形成することができ、凹部9に充填された凹部9に充填された絶縁樹脂2aによってより強固に固定されて変形しにくくなるとともに、表面配線5が小さい半径で屈曲されたとしても、表面配線5の一端の近くにまで凹部9を形成できるので好ましい。
The
このように図2(a),(b)に示す例のような凹部9の平面視の形状は、円形や楕円
形あるいは長円形のような円形状であるが、特に制限はなく、図2(c),(d)に示す
例のような四角形や六角形のような多角形状の環状であってもよい。図2(c)に示す例は、凹部9が四角形で角部が面取りされている形状のものであり、多角形状であると、表面配線5と凹部9との間の距離を一定にしやすくなるとともに、角部を面取りすることで、凹部9に絶縁樹脂2aを充填する際、角部への空気の巻き込みがなく、絶縁樹脂2aを凹部9に確実に充填することができるので好ましい。図2(d)に示す例は、凹部9の一端が表面配線5の曲がった部分の内側に向かう方向と、外側に向かう方向の2方向に伸びているものであり、この場合は、表面配線5が曲がった部分で発生する不要な静電容量(浮遊容量)を小さくすることができるので好ましい。
As described above, the shape of the
凹部9は、絶縁樹脂層2の絶縁樹脂や凹部9内の絶縁樹脂の種類にもよるが、凹部9の開口部における内側の壁から凹部9の外側の壁までの距離、例えば、図2(a)および(b)に示す例のような円形状の溝状の凹部9の場合の溝の幅は、0.1mm〜0.5mm程度で、深さが0.03mm〜0.5mm程度であるのがよい。凹部9の内側の壁から凹部9の外側の
壁までの距離は、0.1mmよりも小さいと、ビア導体4と表面配線5の一端との接続部に
対して加わる応力の方向の凹部9内の絶縁樹脂2aの厚みが小さくなるため、凹部9の開口部近傍で絶縁樹脂2aが変形したり割れたりして応力を抑えることが困難となるとともに、凹部9に絶縁樹脂2aを充填し難くなる。他方、0.5mmよりも大きいと、凹部9の
大きさが大きくなって、表面配線5を高密度に配置することができなくなる。凹部9の深さは、0.03mmよりも浅いと、絶縁樹脂2aが凹部9から抜けやすくなってビア導体4と表面配線5の一端との接続部が固定され難くなり、0.5mmよりも深いと、上記のような
開口の大きさの場合に絶縁樹脂2aを充填させるのが困難となる。また、凹部9が二重になり始めの部分での外側の凹部9とビア導体4との距離が0.04mm〜0.3mm程度である
のがよい。ビア導体4の接続部から凹部9までの距離は、0.04mmよりも小さいと、ビア導体4の周囲のセラミック絶縁層8の幅が狭いためにビア導体4とセラミック絶縁層8との熱膨張差等によってセラミック絶縁層8にクラックが発生し易くなり、0.3mmよりも
大きいと、凹部9によって接続部の周囲の絶縁樹脂2aが固定されにくくなる。なお、凹部9が二重になっているとは、ビア導体4の中心と内側の凹部9の端部を結んだ直線が外側の凹部9と交差することを言い、二重になり始めの部分とは、外側の凹部9と交差した部分を言う。また、凹部9が二重になった部分の隙間、すなわち内側の凹部9と外側の凹部9の間の間隔をDとし、凹部9が二重になっている長さをLとした場合には、LがDより大きいことが好ましく、この場合、ビア導体4と表面配線5の一端との接続部に加わる応力は、凹部9が環状で連続してつながっている場合とほぼ等しくなるので好ましい。
The
凹部9をセラミック配線基板1の上面に形成するには、上記のようにして作製したセラミック配線基板1あるいは絶縁基体の上面をブラスト加工,レーザ加工あるいはエッチング加工で、図2の各形状に加工すればよい。例えば、セラミック絶縁層8がガラスセラミックスであれば、セラミック配線基板1の表面に凹部9の平面視形状の開口を有するエッチングレジストを形成し、フッ化アンモニウム等をエッチング液として用いることで、エッチング加工により凹部9を形成することができる。ブラスト加工の場合も同様に、セラミック配線基板1の表面に凹部9の平面視形状の開口を有するマスクを形成して、サンドブラスト等によりブラスト加工を行なえばよい。また、レーザ加工の場合は、レーザ加工のレーザの出力等の条件を調節することによって、所望の凹部9となる穴を形成することができる。あるいは、セラミック配線基板1の凹部9が形成されるセラミック絶縁層8となるセラミックグリーンシートに、金型による打ち抜き加工によって凹部9を形成してもよい。
In order to form the
セラミック配線基板1の上面の表面配線5の一端部は、最下層の絶縁樹脂層2に形成された複数のビア導体4に電気的に接続されているとともに、表面配線5の他端部は、セラミック配線基板1の内部から上面に引き出された複数の内部配線6の端部に電気的に接続されている。そして、表面配線5の一端部と表面配線5の他端部とは、表面配線5の配線部分(引き回し部分)を介して電気的に接続されている。表面配線5の一端部の大きさは、ビア導体4の直径の約1.5倍で、直径が100μm〜150μmに形成される。また、表面配
線5の他端部は、上述したように内部配線6の端部より幅広のパッド形状にすることが好ましく、表面配線5の他端部の大きさは、直径が約0.3mm〜0.5mmに形成される。このように表面配線5の他端部を大きな面積にすることで、セラミック配線基板1の焼結収縮ばらつきによる寸法ばらつきに起因して、セラミック配線基板1上に露出する内部配線6の位置も同様にばらつきが発生してしまうので、このばらつきを吸収して表面配線5の他端部と内部配線6との接続を確実なものとすることができる。
One end portion of the
セラミック配線基板1の上面の表面配線5は、外部配線7と同様に、セラミック絶縁層8と同時焼成で形成してもよいし、表面配線5を有さないセラミック配線基板1を作製して、その上面を研磨するなどして平坦にした後に、いわゆるモリマン法等のメタライズ法で形成してもよい。あるいは、表面配線5を有さないセラミック配線基板1を作製して、
蒸着法,スパッタリング法,イオンプレーティング法等の薄膜形成法によって形成してもよい。外部配線7も同様に、薄膜形成法によって形成してもよい。メタライズ法の場合は、例えば、スクリーン印刷法等によってセラミック配線基板1の所定位置にタングステン(W),モリブデン(Mo),マンガン(Mn)等の金属粉末と適当な樹脂バインダおよび溶剤とを含む導体ペーストを塗布し、1400℃以上の高温で熱処理することによって作製される。表面配線5の表面にも上記と同様のめっき層を形成してもよい。薄膜形成法の場合は、セラミック配線基板1の上面の全面に、0.1μm〜3μm程度の厚みの、例えばク
ロム(Cr)−Cu合金層やチタン(Ti)−Cu合金層から成る下地導体層を形成し、その上に表面配線5のパターン形状の開口を有するレジスト膜を形成して、このレジスト膜をマスクとしてめっき等で銅や金等の金属から成る、2μm〜10μm程度の厚みの主導体層を形成する。そして、レジスト膜を剥離除去し、下地導体層の露出した部分をエッチングにより除去することで表面配線5が形成される。その表面には、さらに、めっき法によりニッケルや金のめっき層を形成するとよい。
The
You may form by thin film formation methods, such as a vapor deposition method, sputtering method, and an ion plating method. Similarly, the external wiring 7 may be formed by a thin film forming method. In the case of the metallization method, for example, a conductor containing metal powder such as tungsten (W), molybdenum (Mo), manganese (Mn), and a suitable resin binder and solvent at a predetermined position of the ceramic wiring substrate 1 by screen printing or the like. It is produced by applying a paste and heat-treating it at a high temperature of 1400 ° C or higher. A plating layer similar to the above may also be formed on the surface of the
絶縁樹脂層2は、ポリイミド樹脂,ポリアミドイミド樹脂,シロキサン変性ポリアミドイミド樹脂,シロキサン変性ポリイミド樹脂,ポリフェニレンサルファイド樹脂,全芳香族ポリエステル樹脂,BCB(ベンゾシクロブテン)樹脂,エポキシ樹脂,ビスマレイミドトリアジン樹脂,ポリフェニレンエーテル樹脂,ポリキノリン樹脂,フッ素樹脂等の絶縁樹脂から成るものである。
The insulating
セラミック配線基板1の上に絶縁樹脂層2を形成するには、例えば、ポリイミド樹脂からなる場合には、ワニス状のポリイミド前駆体をセラミック配線基板1の上面にスピンコート法・ダイコート法・カーテンコート法・印刷法等の塗布法により塗布し、しかる後、400℃程度の熱で硬化させてポリイミド化させることによって、10μm〜50μm程度の厚
みに形成する。あるいは、上記樹脂から成る10μm〜50μm程度のシートの下面に、シロキサン変性ポリアミドイミド樹脂,シロキサン変性ポリイミド樹脂,ポリイミド樹脂,ビ
スマレイミドトリアジン樹脂,エポキシ樹脂等の樹脂接着剤を乾燥厚みで5μm〜20μm程度にドクターブレード法等の塗布法にて塗布して乾燥させることで接着剤層を形成し、これをセラミック配線基板1の上に重ねて加熱プレスすることで形成する。いずれの方法においても、絶縁樹脂層2にビア導体4および配線層3を形成して上記工程を必要な絶縁樹脂層2の数だけ繰り返すことで複数の絶縁樹脂層2が形成される。フィルム形状の樹脂を用いる方法は、複数のフィルムを一括してプレスすることが可能であり、1層毎に塗布および硬化を行なう必要がないので、製造工程を短くすることができる。
In order to form the insulating
絶縁樹脂層2にはビア導体4が形成されるので、この部分には例えば直径が20μm〜100μmの貫通孔が形成される。この貫通孔の形成方法は、まず絶縁樹脂層2に開口を有す
るレジスト膜を形成するとともに、このレジスト膜の開口に位置する絶縁樹脂層2をエッチングすることによって、あるいはレーザを使い、直接絶縁樹脂層2の一部を除去することによって形成される。このときのレーザにはエキシマレーザ,CO2レーザ等を用いることができるが、貫通孔の内壁の形状を垂直に近く調整でき、さらに貫通孔の内壁面を滑らかに加工できる、紫外線レーザで形成しておくのが望ましい。あるいは、ワニス状の樹脂を塗布する方法の場合であれば、感光性の樹脂を用いて、例えば露光により貫通孔が形成される部分以外を硬化させて、貫通孔が形成される部分の樹脂をエッチングにより除去することにより貫通孔を形成してもよい。
Since the via
表面配線5の一端部から凹部9に至る絶縁樹脂2aには、上記の絶縁樹脂層2の絶縁樹脂と同様のものを用いることができる。絶縁樹脂2aは、絶縁樹脂層2の絶縁樹脂と同じものであってもよいし、異なるものであってもよい。
As the insulating resin 2 a extending from one end of the
絶縁樹脂2aが絶縁樹脂層2の絶縁樹脂とは異なる場合は、絶縁樹脂2aのヤング率が
、絶縁樹脂層2の絶縁樹脂のヤング率より大きいことが好ましい。この場合は、絶縁樹脂2aがより変形しにくくなるので、表面配線5の一端部の周囲の絶縁樹脂を凹部9によって強固に固定して表面配線5の一端部に加わる熱応力を低減し、ビア導体4と表面配線5の一端部とが断線することが抑制された高い接続信頼性を有する配線基板となる。例えば、接続部の周囲から凹部9に至る絶縁樹脂2aのヤング率が、絶縁樹脂層2の絶縁樹脂のヤング率の2倍程度以上である場合は、例えば絶縁樹脂層2の絶縁樹脂にポリアミドイミド樹脂(ヤング率:3GPa)を用いて、接続部の周囲から凹部9に至る絶縁樹脂2aにポリイミド樹脂(ヤング率:12GPa)を用いる場合が挙げられる。接続部の周囲から凹部9に至る絶縁樹脂2aとして、樹脂成分としては絶縁樹脂層2と同じものを用いて、アルミナやシリカ(SiO2)等の絶縁性の無機粉末から成るフィラーを添加することでヤング率を大きくしたものを用いてもよい。例えば、ヤング率が3GPaのポリアミドイミド樹脂に対して、フィラーとして30質量%の溶融シリカ粉末を加えることによって、ヤング率は約10GPaとなる。
When the insulating resin 2a is different from the insulating resin of the insulating
また、絶縁樹脂2aが絶縁樹脂層2の絶縁樹脂とは異なる場合、絶縁樹脂2aは、図3に示す例のように、セラミック配線基板1の上面より突出して形成されて最下層の絶縁樹脂層2の絶縁樹脂に覆われるものとなる。この場合、絶縁樹脂2aは、その高さが高いほど最下層の絶縁樹脂層2の熱膨張によって横方向に加わる応力が大きくなるので、その高さは、最下層の絶縁樹脂層2の厚みの2/3以下に抑えるのが好ましく、絶縁樹脂2aのヤング率が絶縁樹脂層2の絶縁樹脂のヤング率の2倍未満である場合は、最下層の絶縁樹脂層2の厚みの1/2以下に抑えるのが好ましい。
When the insulating resin 2a is different from the insulating resin of the insulating
絶縁樹脂2aは、ワニス状の絶縁樹脂前駆体を印刷法やディスペンス法によって表面配線5の一端部の周囲から凹部9に至る部位に塗布して、硬化させることで形成することができる。あるいは、感光性のワニス状の絶縁樹脂前駆体をスピンコーティング法等でセラミック配線基板1の上面の全面に塗布し、表面配線5の一端部の周囲から凹部9に至る部位が露出するような開口を有するレジストを形成し、露光して硬化させることで絶縁樹脂2aを形成してもよい。絶縁樹脂2aが絶縁樹脂層2の絶縁樹脂と同じである場合は、ワニス状の絶縁樹脂前駆体をセラミック配線基板1の上面に塗布する際に凹部9内にも充填して、同時に硬化することで絶縁樹脂2aも同時に形成することができる。なお、絶縁樹脂2aは、凹部9を越えて平面視で凹部9より外側まで形成されていてもかまわない。
The insulating resin 2a can be formed by applying and curing a varnish-like insulating resin precursor to a portion from the periphery of one end of the
配線層3の形成は、まず、蒸着法やスパッタリング法、イオンプレーティング法等の薄膜形成法により、絶縁樹脂層2の主面の全面に、0.1μm〜3μm程度の厚みの、例えば
クロム(Cr)−銅(Cu)合金層やチタン(Ti)−銅(Cu)合金層から成る下地導体層を形成する。次に、下地導体層の上に配線層3のパターン形状の開口を有するレジスト膜を形成して、このレジスト膜をマスクとしてめっき等で銅や金等の電気抵抗の小さい金属から成る、2μm〜10μm程度の厚みの主導体層を形成する。そして、レジスト膜を剥離除去し、下地導体層の露出した部分をエッチングによって除去することで、配線層3が形成される。最上層の配線層3の表面には、めっき法によってニッケルや金のめっき層を形成するとよい。
First, the
配線層3は、図3に示す例のように、絶縁樹脂層2に配線層3と同形状の凹部を形成しておき、その凹部内に配線層3を形成すると、絶縁樹脂層2の上面と配線層3の上面との間に段差がなく平坦になるので、複数の絶縁樹脂層2を積層しても配線基板の上面は平坦となり、最上層の絶縁樹脂層2の上面の配線層3に電子部品やプローブピンをより良好に接続することが可能となるので好ましい。絶縁樹脂層2に凹部を形成するには、絶縁樹脂層2の表面に配線層3のパターン形状の開口を有するレジスト膜を形成して、RIE(Reactive Ion Etching)等のエッチング法によって絶縁樹脂層2の露出した部分の表面を除去して形成すればよい。
When the
ビア導体4は、配線層3を形成する前に、例えば、銅等の金属粉末と樹脂を主成分とする導体ペーストを絶縁樹脂層2の貫通孔に充填しておくことによって、図1に示す例のような、貫通孔が導体により充填されたものが形成される。導体ペーストは、銅等の金属粉末と樹脂と溶媒から成り、貫通孔に充填した後に乾燥させることによって固化するものである。あるいは、配線層3を形成する際に、貫通孔の内面にも下地導体層および主導体層を形成することによって、配線層3と同時に形成してもよい。この場合のビア導体4は、絶縁樹脂層2の貫通孔の内面に被着して形成され、貫通孔は導体により充填されたものとはならない。主導体層を形成する際のめっき厚みを厚くすると、図1に示す例のような、貫通孔が導体により充填されたものとすることができる。ビア導体4を配線層3と同時に形成する場合は、貫通孔の内面に薄膜により下地導体層を良好に形成することができるように、図1に示す例のように、貫通孔は絶縁樹脂層2の上面側の方が大きくなるような形状にするのが好ましい。このような形状の貫通孔は、エッチングによって貫通孔を形成する場合はエッチング条件により、レーザによって貫通孔を形成する場合はレーザの出力等の調節により、感光性樹脂を用いる場合は露光条件やエッチング条件により、所望の大きさや形状の貫通孔を形成することができる。
The via
本発明のプローブカードは、上記のような本発明の配線基板と、最上層の絶縁樹脂層2の上面の配線層3に接続されたプローブピンとを具備するものである。プローブピンは、例えば、以下のようにして作製され、本発明の配線基板に取り付けられる。まず、シリコンウエハの1面にエッチングにより複数のプローブピンの雌型を形成し、雌型を形成した面にめっき法によってニッケルから成る金属を被着させるとともに雌型をニッケルで埋め込み、埋め込まれたニッケル以外のウエハ上のニッケルをエッチング等の加工を施すことによって除去して、ニッケル製プローブピンが埋設されたシリコンウエハを作製する。このシリコンウエハに埋設されたニッケル製プローブピンを配線基板の最上層の絶縁樹脂層2の上面の配線層3にはんだ等の接合材で接合する。そして、シリコンウエハを水酸化カリウム水溶液で除去することによって、プローブカードが得られる。
The probe card of the present invention comprises the above-described wiring board of the present invention and probe pins connected to the
本発明の電子装置は、上記のような本発明の配線基板と、最上層の絶縁樹脂層2の上面の配線層3に接続された電子部品とを具備するものである。電子部品は、例えばICチップ等の半導体素子や水晶振動子等の圧電振動子であり、チップコンデンサ等の受動素子も必要に応じて搭載される。このような電子部品の配線層3への接続は、はんだ付けや導電性接着剤による接着、あるいはワイヤボンディングによって行なわれる。
The electronic device of the present invention includes the above-described wiring board of the present invention and an electronic component connected to the
1 :セラミック配線基板
2 :絶縁樹脂層
2a:表面配線の一端部から凹部に至る絶縁樹脂
3 :配線層
4 :ビア導体
5 :表面配線
6 :内部配線
7 :外部配線
8 :セラミック絶縁層
9 :凹部
DESCRIPTION OF SYMBOLS 1: Ceramic wiring board 2: Insulating resin layer 2a: Insulating resin from one end part of surface wiring to recessed part 3: Wiring layer 4: Via conductor 5: Surface wiring 6: Internal wiring 7: External wiring 8: Ceramic insulating layer 9: Recess
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011281716A JP2013131704A (en) | 2011-12-22 | 2011-12-22 | Wiring substrate, probe card, and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011281716A JP2013131704A (en) | 2011-12-22 | 2011-12-22 | Wiring substrate, probe card, and electronic apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013131704A true JP2013131704A (en) | 2013-07-04 |
Family
ID=48909025
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011281716A Pending JP2013131704A (en) | 2011-12-22 | 2011-12-22 | Wiring substrate, probe card, and electronic apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013131704A (en) |
-
2011
- 2011-12-22 JP JP2011281716A patent/JP2013131704A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7488897B2 (en) | Hybrid multilayer substrate and method for manufacturing the same | |
US7903426B2 (en) | Multilayer electronic component, electronic device, and method for producing multilayer electronic component | |
US8003438B2 (en) | Circuit module and manufacturing method thereof | |
JP5383448B2 (en) | Wiring board, probe card and electronic device | |
JP2011222928A (en) | Wiring board and probe card | |
JP2007096246A (en) | Wiring substrate and electronic device using the same | |
JP2010003871A (en) | Wiring substrate, probe card, and electronic device | |
JP2011228427A (en) | Probe card and probe device | |
JP5383447B2 (en) | Wiring board, probe card and electronic device | |
JP2011009327A (en) | Wiring board, probe card and electronic device | |
JP2010192784A (en) | Wiring substrate, probe card, and electronic device | |
JP2011009694A (en) | Wiring board, probe card, and electronic apparatus | |
JP2011009698A (en) | Wiring board, probe card, and electronic device | |
JP5996971B2 (en) | Multilayer wiring board and probe card using the same | |
JP2011023694A (en) | Wiring board, probe card, and electronic device | |
JP2009004813A (en) | Wiring substrate for mounting semiconductor | |
JP2013131704A (en) | Wiring substrate, probe card, and electronic apparatus | |
JP4812287B2 (en) | Multilayer wiring board and manufacturing method thereof | |
JP6418918B2 (en) | Circuit board for probe card and probe card having the same | |
JP2011043493A (en) | Probe card and probe device | |
JP2014107390A (en) | Wiring board and multilayer wiring board using the same | |
JP2004259714A (en) | Electronic component comprising multilayer ceramic substrate and its producing method | |
JP2007234659A (en) | Substrate and electronic apparatus employing it | |
JP2001210746A (en) | Semiconductor element mounting board | |
JP2004095753A (en) | Method for manufacturing multi-layer ceramic substrate |