JP2013131677A - 回路基板、表示装置モジュールおよび電子機器 - Google Patents

Abstract

【課題】簡易な実装プロセスにより、歩留まりを向上させることが可能な回路基板および表示装置モジュールを提供する。
【解決手段】表示装置モジュールは、１または複数のアクティブ素子を含む素子部および表示部が設けられた第１基板と、素子部から第１基板の周縁部へ向かって延出する複数の第１配線層と、周縁部において第１配線層に対向して接着されると共に、各第１配線層に電気的に接続される第２配線層を有する第２基板とを備える。第１基板は、少なくとも１つの第２基板に対向する領域に、切り欠き部を有する。実装プロセスにおいて、位置ずれ等の影響により接続不良が生じた場合であっても、その接続不良が生じている箇所のみを局所的に分断し（切り欠き部を形成し）、再接合（リペア実装）を行うことができる。簡易なプロセスで第１配線層の損傷を抑制しつつ、良好な配線接続が実現される。
【選択図】図２

Description

本開示は、例えば集積回路等の電子部品を実装するためのプリント基板が接続された回路基板、これを用いた表示装置モジュールおよび電子機器に関する。

近年、携帯電話機や電子ペーパー等の普及に伴い、表示装置では、表示部（表示パネル）と、その駆動部（ドライバ、回路等）とを、フレキシブルプリント配線基板（Flexible Printed Circuit board：以下、ＦＰＣと表記する）を用いて接合する手法が用いられている。ＦＰＣは、ポリイミドやポリエステル等のフレキシブルな基材に銅等からなる金属電極が形成されたプリント配線基板である。

接合の際には、表示部から引き出された配線と、ＦＰＣに形成された金属電極とを、異方性導電膜等を用いて接着することができる。ところが、これらの配線および金属電極はそれぞれ、微細パターンで形成されているため、接合時において位置ずれや、接着不良等を生じることがある。

そのような場合、溶剤を使用したり、ヘラを用いたりして物理的にＦＰＣを剥がし、洗浄することで、実装前の状態を復元して実装しなおすことが主流となっている。例えば、特許文献１には、機械的にＦＰＣを引き剥がして、再度実装を行うリペア手法が開示されている。

特開２０１０−２７７２３号公報

ところが、上記特許文献１の手法では、機械的にＦＰＣを引き剥がすことから、歩留まりの低下が懸念される。そこで、ＦＰＣ等の表示パネルへの実装に際し、より簡易なプロセスで配線接続を実現すると共に、歩留まりを向上させることが望まれている。

本開示はかかる問題点に鑑みてなされたもので、その目的は、簡易な実装プロセスにより、歩留まりを向上させることが可能な回路基板、表示装置モジュールおよび電子機器を提供することにある。

本開示の回路基板は、１または複数のアクティブ素子を含む素子部が設けられた第１基板と、素子部から第１基板の周縁部へ向かって延出する複数の第１配線層と、周縁部において第１配線層に対向して接着されると共に、各第１配線層に電気的に接続される第２配線層を有する第２基板とを備え、第１基板は、少なくとも１つの第２基板に対向する領域に、切り欠き部を有するものである。

本開示の表示装置モジュールは、上記本開示の回路基板において、第１基板上に素子部と共に表示部を備えたものである。

本開示の回路基板および表示装置モジュールでは、第１基板上に、素子部から周縁部に向かって延出する複数の第１配線層を有し、第１基板の周縁部において、各第１配線層には、第２配線層を有する第２基板が接着されている。第１基板は、少なくとも１つの第２基板に対向する領域に切り欠き部を有している。実装プロセスにおいて、位置ずれ等の影響により接続不良が生じた場合であっても、その接続不良が生じている箇所のみを局所的に分断した後（切り欠き部を形成した後）、再接合（リペア実装）を行うことができる。簡易なプロセスで第１配線層の損傷を抑制しつつ、良好な配線接続が実現される。

本開示の電子機器は、上記本開示の表示装置モジュールを備えたものである。

本開示の回路基板および表示装置モジュールによれば、第１基板上に、素子部から周縁部に向かって延出する第１配線層が設けられ、第１配線層に電気的に接続される第２配線層を有する第２基板が、第１基板の周縁部において、第１配線層に対向して接着されている。第１基板が、少なくとも１つの第２基板に対向する領域に切り欠き部を有することにより、第１配線層の損傷を抑制しつつ、リペア実装を行うことができる。よって、簡易な実装プロセスにより、歩留まりを向上させることが可能となる。

本開示における一実施の形態に係る表示装置モジュールの構成を表す平面模式図である。 図１に示した接合部の詳細構成を説明するための模式図である。 図２に示した一の接合部付近の構成を表す模式図である。 図３に示した接合部の詳細構成を説明するための模式図である。 図２に示した他の接合部（リペア実装）付近の構成を表す模式図である。 図５に示した接合部の詳細構成を説明するための模式図である。 （Ａ），（Ｂ）は、ＦＰＣの実装方法（２段階実装）を工程順に説明するための模式図である。 （Ａ），（Ｂ）は、図７に続く工程を表す模式図である。 （Ａ），（Ｂ）は、比較例１に係る実装方法を説明するための模式図である。 （Ａ），（Ｂ）は、比較例２に係る実装方法を説明するための模式図である。 複数の接合部の配列の一例を表す模式図である。 変形例１に係る接合部と切り欠き部の配置例を表す模式図である。 変形例２に係る切り欠き部の形状を表す模式図である。 変形例３に係る実装方法（３段階実装）を実現する基板の周縁部の構成を表す模式図である。 変形例３に係る実装方法により形成された接合部の配列の一例を表す模式図である。 適用例１の外観を表す斜視図である。 （Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。 適用例３の外観を表す斜視図である。 適用例４の外観を表す斜視図である。 （Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。 適用例６の外観を表す斜視図である。

以下、本開示における実施の形態について、図面を参照して詳細に説明する。尚、説明は以下の順序で行う。

１．実施の形態（基板の周縁部に複数のＦＰＣを接合し、その接合部分の一部に切り欠きを有する表示装置モジュールの例）
２．変形例１（切り欠き部の形状の他の例）
３．変形例２（複数の接合部に対向して１つの切り欠き部を設けた例）
４．変形例３（３段階実装を行う場合の例）
５．適用例（電子機器の例）

＜実施の形態＞
［構成］
図１は、本開示の一の実施の形態に係る表示装置モジュール（表示装置モジュール１）の構成を模式的に表したものである。表示装置モジュール１は、基板１０の一部に、複数のフレキシブルプリント配線板（以下、ＦＰＣ）２０が接合（接続，接着）されたものである。尚、基板１０が、本開示における「第１基板」、ＦＰＣ２０が「第２基板」の一具体例に相当する。また、表示装置モジュール１のうち、後述の表示部１１０Ａを除いた構成（基板１０、素子部および接合部１０Ａ）が本開示の「回路基板」の一具体例に相当する。

基板１０は、例えばポリイミド（ＰＩ），ポリエチレンテレフタレート（ＰＥＴ），ポリエーテルサルフォン（ＰＥＳ），ポリエチレンナフタレート（ＰＥＮ），ポリカーボネート（ＰＣ），液晶ポリマーなどのフレキシブル性を有するプラスチックシートからなる。あるいは、基板１０には、ステンレス（ＳＵＳ），アルミニウム（Ａｌ），銅（Ｃｕ）等のフレキシブル性を有する金属シートの表面に絶縁処理が施されたものであってもよい。基板１０の厚みは、例えば０．０１５ｍｍ〜１ｍｍである。

この基板１０上には、表示部１１０Ａが形成されている。表示部１１０Ａは、例えば液晶表示素子、有機電界発光素子または電気泳動素子からなる複数の画素を含んでいる。基板１０（例えば、表示部１１０Ａの背面）には、この表示部１１０Ａを画素毎に駆動するためのアクティブ素子（薄膜トランジスタ等）、および容量素子などを含む素子部（図示せず）が形成されている。このような基板１０上において、表示部１１０Ａ側から周縁部に向かって配線層１１が延出して設けられている。

配線層１１は、詳細は後述するが、基板１０上の表示部１１０Ａ側から周縁部に向かって延設された複数本の配線１１ａを含み、パネル周縁部において、ＦＰＣ２０に配設された配線（後述の配線２１ａ）と電気的に接続されている。

ＦＰＣ２０は、例えば画素駆動用のドライバＩＣ等を、基板１０へ実装する（配線層１１と接続する）ためのプリント配線板であり、フレキシブル性を有している。このＦＰＣ２０には、例えばポリイミドまたはポリエステル等からなる絶縁フィルムの一面または両面に、複数の配線層２１（図１には図示せず）と、集積回路や抵抗器、コンデンサなどの電子部品（図示せず）とが配設されている。

本実施の形態では、上記のような複数の配線１１ａを含む配線層１１が、基板１０上に複数設けられており、それぞれの配線層１１に対向して（配線層１１毎に）ＦＰＣ２０が接合されている。換言すると、表示部１１０Ａ側から延出した複数の配線１１ａは、所定本数毎に区分され、その区分された配線１１ａの組毎に１つのＦＰＣ２０に接着されている。これらの一対の配線層１１およびＦＰＣ２０（配線層２１を含む）を、以下では、接合部１０Ａとする。即ち、本実施の形態では、複数の接合部１０Ａによって、基板１０への電子部品（駆動用ＩＣ等）の実装が行われている。

複数の接合部１０Ａは、基板１０の周縁部の少なくとも一部に設けられていればよいが、ここでは、基板１０の矩形状の隣接する２辺に沿って並設されている。但し、このようなレイアウトに限定されず、例えば４辺のいずれか１辺にのみ設けられていてもよいし、対向する２辺に沿って設けられてもよい。また、接合部１０Ａが３辺以上に沿って配設された構成であってもよい。更に、各辺に設けられる接合部１０Ａの数も、特に限定されず、配線１１ａの本数、寸法あるいはレイアウト等に応じて適宜設定されればよい。

これらの複数の接合部１０Ａでは、実装プロセスにおいて、基板１０へのＦＰＣ接合のやり直し（リペア実装）が可能となっており、即ち多段階実装を実現可能な設計がなされている。以下、この接合部１０Ａの構成について説明する。

［接合部１０Ａの詳細構成］
図２は、基板１０の周縁部の構成のうち、基板１０の１つの辺に沿って配列した３つの接合部１０Ａに対応する部分を抜粋して示したものである。尚、図２では、基板１０およびＦＰＣ２０の各構成を簡略化して示している。このように、複数の接合部１０Ａは、詳細には、互いにアライメント位置が異なる２種類の接合部（接合部１０Ａ０，１０Ａ１）のいずれかに相当する。接合部１０Ａ０は、リペア実装を行うことなく、１回のＦＰＣ接合工程により良好な配線接続がなされたものであり、接合部１０Ａ１は、リペア実装によってＦＰＣ接合がなされたものである。即ち、本実施の形態では、接合部１０Ａ０と、リペア実装工程を経て形成された接合部１０Ａ１とが、混在して設けられている。これらのうち、接合部１０Ａ０では、後述のアライメントマーク１２ａを用いてＦＰＣ２０が接合されており、接合部１０Ａ１では、後述のアライメントマーク１２ｂを用いてＦＰＣ２０が接合されている。即ち、ＦＰＣ２０のＹ方向における位置が、接合部１０Ａ０，１０Ａ１の間で異なっており、接合部１０Ａ１のＦＰＣ２０は、接合部１０Ａ０のＦＰＣ２０よりも、基板１０の中央寄り（内側）に接着されている。

（接合部１０Ａ０）
図３は、接合部１０Ａ０付近の構成を拡大して表したものである。図４（Ａ），（Ｂ）は、この接合部１０Ａ０を分解して表したものであり、（Ａ）は基板１０上の要部構成、（Ｂ）は、ＦＰＣ２０の接着面側の構成をそれぞれ表している。

基板１０に形成された配線層１１は、上記のように複数の配線１１ａからなるが、これらの複数の配線１１ａはそれぞれ、各端部に接続用パッド１１ｂを有している。詳細には、各配線１１ａは、その一端が、例えば上述した基板１０上の素子部における薄膜トラジスタの端子部（例えばゲート、ソースまたはドレイン）と電気的に接続され、他端が基板１０の周縁部において接続用パッド１１ｂに接続されている。配線１１ａおよび接続用パッド１１ｂは、例えばアルミニウム（Ａｌ）の単体または合金、モリブデン（Ｍｏ）、クロム（Ｃｒ）、チタン（Ｔｉ）またはＩＴＯ等からなり、厚みは、例えば０．１μｍ〜２μｍである。これらの配線１１ａおよび接続用パッド１１ｂは、互いに同一の材料により一括形成(一体的に形成)されてもよいし、互いに異なる材料により形成されていてもよい。

一方、ＦＰＣ２０には、上記のような配線層１１に対向して配線層２１が設けられている。この配線層２１は、複数の配線２１ａと、各配線２１ａの端部に接続された接続用パッド２１ｂとを有している。詳細には、各配線２１ａは、図示しない一端が、図示しない集積回路等に電気的に接続されており、他端（接続側端部）が接続用パッド２１ｂに接続されている。配線２１ａおよび接続用パッド２１ｂは、例えば銅（Ｃｕ），金（Ａｕ）等からなり、厚みは、例えば５μｍ〜２５μｍである。これらの配線２１ａおよび接続用パッド２１ｂは、互いに同一の材料により一括形成されてもよいし、互いに異なる材料により形成されていてもよい。

これらの配線層１１および配線層２１は、図示しない接着層を介して対向配置されている（接着されている）。接着層は、例えば、導電性膜（ＡＣＦ：Anisotropic Conductive Film）の一種である、異方導電性接着剤から構成され、厚みは例えば２５μｍ〜３０μｍである。この異方導電性接着剤は、例えば接着フィルムの中に、導電性粒子を分散させて混入したもので、一対の電極間に挟み込んで圧接すると、これらの電極間において導通が得られるようになっている。このような異方導電性接着剤を用いた接合を、ＡＣＦ接合といい、これにより配線１１ａ，２１ａ間（詳細には、接続用パッド１１ｂ，２１ｂ間）の電気的接続が確保されている。配線層１１，２１同士の接着対象領域となる、接続用パッド１１ｂ，２１ｂのＸ方向の幅は、例えば５０μｍ〜２５０μｍとなっている。尚、接続用パッド１１ｂのＹ方向の幅は、後述の２段階実装を考慮して、接続用パッド２１ｂよりも長くなるように設計されている。

上記のように、接合部１０Ａ０では、微細スケールの配線１１ａ，２１ａが１対１対応で、接着層を介して接続されている。このため、各接合部１０Ａ０には、基板１０およびＦＰＣ２０にそれぞれ、接合時の位置合わせ用として複数のアライメントマーク（アライメントマーク１２ａ，１２ｂ，２２）が形成されている。

（アライメントマーク）
アライメントマーク１２ａは、基板１０上に形成され、例えば、Ｘ方向に沿って、配線層１１（複数の接続用パッド１１ｂ）を挟み込むように、計２箇所に設けられている。このアライメントマーク１２ａは、例えば配線層１１（配線１１ａおよび接続用パッド１１ｂ）と同様の材料から構成されており、例えば配線層１１と同一工程において一括形成される。但し、アライメントマーク１２ａの形状、設置箇所、個数等については、特に限定されず、ＦＰＣ２０の形状や、配線レイアウト等によって適宜設定されていればよい。

本実施の形態では、ＦＰＣ接合（１回目の接合）の際、このアライメントマーク１２ａが主に使用されるが、基板１０上には、更にもう１つ、アライメントマーク１２ｂが形成されている。

アライメントマーク１２ｂは、上記アライメントマーク１２ａと同様、基板１０上の配線層１１を挟み込むように計２箇所に設けられており、例えば配線層１１と同一工程において一括形成される。このアライメントマーク１２ｂは、リペア実装（２回目の接合）の際に使用されるものであり、Ｙ方向において、アライメントマーク１２ａと所定の間隔（例えば１ｍｍ〜５ｍｍ）をあけて配置されている。尚、このアライメントマーク１２ｂは、リペア実装が不要な場合には、使用されず、図３に示したように、未使用のアライメントマークとして、基板１０上にＦＰＣ２０と非対向の状態で残る。

このように、基板１０には、複数のアライメントマーク（ここでは、２つのアライメントマーク１２ａ，１２ｂ）が、基板１０の内側に向かって所定の間隔をあけて形成されている。このような設計により、多段階（多数回）（ここでは最大２回）のＦＰＣ接合が可能となる。詳細は後述するが、接合の際には、アライメントマーク１２ａ（または１２ｂ）と、ＦＰＣ２０側のアライメントマーク２２とが係合するように、基板１０とＦＰＣ２０とを重ね合わせることにより、位置合わせが行われるようになっている。

アライメントマーク２２は、ＦＰＣ２０の一面（ここでは、パネル接着側の面）に形成され、Ｘ方向に沿って、配線層２１（複数の接続用パッド２１ｂ）を挟み込むように、計２箇所に設けられている。このアライメントマーク２２は、例えば配線層２１（配線２１ａおよび接続用パッド２１ｂ）と同様の材料から構成されており、例えば配線層２１と同一工程において一括形成される。尚、アライメントマーク２２は、基板１０と反対側の面に設けられていてもよい。

このようなアライメントマーク２２は、接合プロセス前において、アライメントマーク１２ａ，１２ｂのどちらかに選択的に係合可能な位置に形成されている。尚、接合部１０Ａでは、アライメントマーク２２が、アライメントマーク１２ａ，１２ｂのどちらに係合する場合であっても、接続用パッド１１ｂ，２１ｂ同士が互いに対向するように、アライメントマーク１２ａ，１２ｂ，２２のレイアウトや、接続用パッド１１ｂ，２１ｂの寸法等が設計されている。接合部１０Ａ０では、アライメントマーク２２が、アライメントマーク１２ａに係合しており、これにより、接合用パッド１１ｂ，２１ｂを介して配線１１ａ，２１ａ同士が接続されている。

（接合部１０Ａ１）
図５は、接合部１０Ａ１付近の構成を拡大して表したものである。図６は、この接合部１０Ａ１のうちの基板１０の要部構成を表している。尚、接合部１０Ａ１では、ＦＰＣ２０の構成は、上記接合部１０Ａ０と同様となっている。

接合部１０Ａ１では、基板１０の周縁部に切り欠き部１３を有している。切り欠き部１３は、接合部１０Ａ１において、基板１０のＦＰＣ２０に対向する局所的な領域に設けられている。換言すると、基板１０には、複数のＦＰＣ２０のうちの少なくとも１つのＦＰＣ２０に対向して切り欠き部１３を有している。

切り欠き部１３は、配線層１１（詳細には、複数の接続用パッド１１ｂ）の端部を分断するように設けられている。この切り欠き部１３の基板面に沿った形状（ＸＹ平面形状）は、例えばＸ方向に沿って長辺を有する矩形状である。即ち、接続用パッド１１ｂの端面ｅが切り欠き部１３の長辺と同位置に配置されている。

切り欠き部１３のＹ方向に沿った幅ｄ１（上端位置Ａ）は、上述の接合部１０Ａ０において、配線層１１とＦＰＣ２０の接着部分を、ＦＰＣ２０と共に全て切り欠くことが可能な幅（位置）に設定されている。また、切り欠き部１３の形成後、ＦＰＣを再接合する際には、アライメントマーク１２ｂを用いて、接続用パッド１１ｂ，２１ｂの電気的接続を確保する必要があるため、切り欠き部１３の上端位置Ａがアライメントマーク１２ａ，１２ｂ間の所定の位置に配置されるように、幅ｄ１が設定されている。一方、切り欠き部１３のＸ方向の幅は、上記のように配線層１１の各配線（複数の接続用パッド１１ｂ）の全てを分断すると共に、ＦＰＣ２０とその接着領域を全て、基板１０から分離可能な幅に設定されていればよい。ここでは、切り欠き部１３によって除去される領域が、接続用パッド１１ｂの端部とアライメントマーク１２ａを含んでいる。

この切り欠き部１３では、その矩形状の少なくとも１つの角に対応する部分（以下、単に、角部という）が曲線形状を有していることが望ましい。ここでは、矩形状の角部ａ１，ａ２が曲線形状を有している。即ち、切り欠き部１３の矩形状が、直線と曲線とによって表され、屈曲部分を有していない。後述するように、切り欠き部１３は、金型等を用いて、基板１０を局所的に切り欠いて形成するため、切り欠く形状には、できるだけ屈曲部分が少ない形状であることが望ましい。これは、切り欠き部１３付近の耐衝撃性が得られる（割れ等を防ぐ）と共に、金型に塵などが付着しにくくなるためである。

［実装方法］
上記のような表示装置モジュール１は、例えば次のような実装プロセスを経て製造することができる。図７および図８に、本実施の形態の実装方法（２段階実装）について工程順に示す。尚、ここでは、図２に示した３つの接合部１０Ａを配列させた構成を例に挙げて説明を行う。

まず、図７（Ａ）に示したように、配線層１１（配線１１ａ，接続用パッド１１ｂ）およびアライメントマーク１２ａ，１２ｂを形成する。具体的には、基板１０の周辺部に複数の配線層１１を延在形成すると共に、配線層１１毎に２つのアライメントマーク１２ａ，１２ｂを形成する。これらの配線層１１およびアライメントマーク１２ａ，１２ｂは、基板１０上に、上述したような薄膜トランジスタを含む素子部を形成する工程において、一括してパターニング形成することができる。

続いて、図７（Ｂ）に示したように、ＦＰＣ接合（１回目の接合）を行う。この際、基板１０上の各配線層１１上に、例えば上述した異方性導電性接着剤を塗布した後、この接着剤を介して、ＦＰＣ２０を重ね合わせて配置する。この後、配線層１１およびＦＰＣ基板２０の組毎に、位置合わせを行い、熱圧着させることにより接着剤を硬化させる。但し、位置合わせの際には、基板１０上のアライメントマーク１２ａ，１２ｂのうち、アライメントマーク１２ａがアライメントマーク２２と係合するように、位置合わせを行い、ＦＰＣ２０を位置決めする。これにより、基板１０の周縁部において、各配線層１１に対向してＦＰＣ２０が接着され、接合部１０Ａ（詳細には、接合部１０Ａ０）が形成される。尚、接合部１０Ａ０では、アライメントマーク１２ｂは使用されることなく（未使用のまま）、基板１０上に残る。

このＦＰＣ接合後、全ての接合部１０Ａにおいて、基板１０側の配線層１１と、ＦＰＣ２０側の配線層２１とを電気的接続を良好に確保することは困難であり、一部の接合部において、接続不良が生じる。例えば、図８（Ａ）に示したように、配線層１１，２１間の接続が良好に行われたもの（接合部１０Ａ０）と、接合過程において、接続不良Ｘ（位置ずれ、異物の混入等）が生じたもの（リペア実装対象領域）とが混在する。特に、基板１０としてプラスチック材料などの熱可塑性を有するものを用いた場合、接合時には、上記のように加熱工程（熱圧着工程）を含むことから、基板１０の伸縮により位置ずれが生じ易い。このような接続不良Ｘは、歩留まり低下の要因となるため、排除されることが望ましく、リペア実装の対象となる。尚、接続不良Ｘは、例えば光学顕微鏡等を用いて容易に発見することが可能である。

そこで、本実施の形態では、上記のように接続不良Ｘが生じているリペア実装対象領域のうちのＦＰＣ２０が接着された領域Ｓのみを選択的に切り落とす。具体的には、上述したような切り欠き部１３の形状（矩形状）に対応する金型をプレスすることにより、領域Ｓをくり抜く。このとき、切り欠き部１３の形状（金型の形状）が屈曲部分を有さないことにより、プレス時の応力による切り欠き部１３付近の割れ等を抑制でき、また金型に塵等が溜まることを防ぐことができる。このような金型を用いた局部分断加工は、基板１０としてフレキシブル性を有する材料を用いた場合に特に有効な手法である。これにより、図８（Ｂ）に示したように、基板１０の局所的な領域に、切り欠き部１３が形成される。

最後に、上記のようにして切り欠き部１３を形成した領域に、新たに用意したＦＰＣ２０を再接合する。この際、配線層１１の端部（分断後基板１０上に残存した接続用パッド１１ｂ）に、例えば上述した異方性導電性接着剤を塗布した後、この接着剤を介して、ＦＰＣ２０を重ね合わせて配置する。この後、位置合わせを行い、熱圧着させることにより接着剤を硬化させる。但し、この２回目のＦＰＣ接合（リペア実装）では、切り欠き部１３によって分断されずに基板１０上に残ったアライメントマーク１２ｂが、アライメントマーク２２と係合するように、位置合わせを行い、ＦＰＣ２０を位置決めする。

これにより、接合部１０Ａ１が形成される。このようにして、本実施の形態では、１回目のＦＰＣ接合時に接続不良が生じた局所的な部分において、ＦＰＣ接合をやり直すことができる。

［効果］
以上のように本実施の形態の表示装置モジュール１では、基板１０上に、素子部から周縁部に向かって延出する複数の配線層１１を有し、基板１０の周縁部において、各配線層１１には、配線層２１を有するＦＰＣ２０が接着されている。基板１０は、少なくとも１つのＦＰＣ２０に対向する領域（接合部１０Ａ１）に切り欠き部１３を有している。実装プロセスにおいて、位置ずれ等に起因して接続不良が生じた場合であっても、その接続不良が生じている箇所のみを局所的に分断した後（切り欠き部を形成した後）、再接合（リペア実装）を行うことができる。

ここで、本実施の形態の比較例（比較例１，２）に係る実装方法について説明する。比較例１，２では、次のようにしてリペア実装が行われる。

（比較例）
図９（Ａ），（Ｂ）は、比較例１の実装方法を説明するための模式図である。比較例１の手法は、本実施の形態と同様に複数の接合部１０Ａを形成する場合に、図９（Ａ）に示したように、接続不良Ｘが生じている領域に接着されたＦＰＣ２０を機械的に引き剥がす、という手法である。この比較例１においても、２段階実装ができるように基板１０を設計しておく。そして、ＦＰＣ２０を引き剥がした後に、ＦＰＣ２０を再接合する。この際、１回目の接合時に使用したアライメントマーク１２ａよりも内側に設けられたアライメントマーク１２ｂを用いることで、再接合時には、配線層１１のうちの１回目と異なる領域に接着を行うことができるため、リペア実装が可能となる。

ところが、上記比較例１では、例えば図９（Ｂ）に示したように、ＦＰＣ２０を機械的に引き剥がすことにより、接合時に生じた接続不良Ｘに加え、新たな接続不良Ｘ１（配線層１１の剥がれ、損傷、接着剤の残存等）が生じることがある。そして、この接続不良Ｘ１が、１回目のＦＰＣ２０の接着領域と非接着領域との境界Ｂを超えて、配線層１１の内側（基板１０の中央寄り）の領域にまで及ぶことがある。このような場合には、アライメントマーク１２ｂを用いて新たに再接合を行ったとしても、良好な配線接続を確保することができない。

図１０（Ａ），（Ｂ）は、比較例２の実装方法を説明するための模式図である。比較例２の手法は、基板１０１の周縁部に、１つのＦＰＣ１０４を接合する場合の例である。この例では、ガラス基板よりなる基板１０１上に配線層１０２と、アライメントマーク１０３ａ，１０３ｂとが形成されており、ＦＰＣ１０４には、配線層１０５と図示しないアライメントマークが形成されている。比較例２では、図１０（Ａ）に示したように、１回目のＦＰＣ接合により接続不良Ｘが生じた場合、ＦＰＣ１０４の接着領域と非接着領域との境界Ｃにおいて、基板１０１を分断する。これにより、図１０（Ｂ）に示したように、基板１０１の１辺を、ＦＰＣ１０４ごと切り離す。この後、アライメントマーク１２ｂを用いて、ＦＰＣ２０を再接合することにより、リペア実装が可能となる。

この比較例２では、本実施の形態と異なり、基板１０１にガラスを用いており、また、接合対象のＦＰＣ１０４の数が１つであるが、基板１０１を、局所的に切り欠くのではなく、一方向に沿って切断している。このため、接続不良Ｘが生じている箇所が極一部であっても、全ての配線層１０２をＦＰＣ１０４と共に分断して、基板１０１の１辺側の全域において、再度、新たなＦＰＣ１０４の接着を行う必要がある。このような手法では、ＦＰＣ１０４の実装面積が大きいことから、再接合時の接着領域が大きくなり、材料コストの面で改善の余地がある。

これに対し、本実施の形態では、上述したように、１回目のＦＰＣ接合後、接続不良が生じている箇所のみを、局所的に切り欠き（切り欠き部１３を形成し）、再接合を行う。これにより、リペア実装時において、上記比較例１のように機械的にＦＰＣ２０を引き剥がす場合と異なり、配線層１１の剥がれ、損傷等を抑制することができる。また、上記比較例２と異なり、接続不良が生じた箇所のみを局所的に切り落とし、その部分においてのみＦＰＣ２０の再接合を行えばよいので、プロセスが容易で、材料コスト面においても有利である。よって、簡易な実装プロセスにより、歩留まりを向上させることが可能となる。

また、基板１０として、プラスチック等のフレキシブル性を有する材料が用いられることが望ましく、これにより、切り欠き部１３を容易に形成可能となる。即ち、本実施の形態の表示装置モジュール１は、電子ペーパーディスプレイなどの、フレキシブルディスプレイに特に有用である。尚、上記比較例２の手法では、基板１０１にガラスを用いているために、本実施の形態のように基板の一部を局所的に切り欠くことは困難である。

尚、本実施の形態において、基板１０上に形成される複数の接合部１０Ａのうち、少なくとも１つが接合部１０Ａ１となっていればよい。即ち、基板１０の周縁部において、少なくとも１つのＦＰＣ２０に対向する領域に切り欠き部１３が設けられていればよい。また、１回目のＦＰＣ接合において、複数箇所において接続不良Ｘが生じた場合には、その接続不良Ｘが生じている各箇所に切り欠き部１３を形成し、リペア実装を行えばよい。その一例を図１１に示す。このように、基板１０の周縁部において、２以上の箇所に切り欠き部１３が形成されていてもよい（２以上の接合部１０Ａ１が形成されていてもよい）。

次に、上記実施の形態の変形例（変形例１〜３）について説明する。以下では、上記実施の形態と同一の構成要素については同一の符号を付し、適宜その説明を省略する。

＜変形例１＞
上記実施の形態では、切り欠き部１３を、接合部１０Ａ１毎に形成する場合について説明したが、本変形例のように、切り欠き部１３は、複数の接合部１０Ａ１に跨って形成されていてもよい。例えば、図１２に示したように、隣接する２つの接合部１０Ａ１に対して１つの（共通の）切り欠き部１３ｄが形成されていてもよい。この場合、１回目のＦＰＣ接合において、接続不良Ｘが隣接する複数の配線層１１およびＦＰＣ２０の組において生じた場合に、それら２組の配線層１１およびＦＰＣ２０を纏めて（一括して）分断するように、切り欠き部１３ｄを形成する。この後、配線層１１毎にＦＰＣ接合を再度行うことで、上述したようなリペア実装が可能となる。特に、配線層１１同士の間隔が狭い場合等に有効である。

尚、ここでは、隣接する２つの接合部１０Ａ１に跨って切り欠き部１３ｄが形成される場合について説明したが、接続不良Ｘが連続して配列する３つ以上の組にわたって発生している場合等には、切り欠き部１３ｄを、隣接する３つ以上の接合部１０Ａ１に跨って形成されていてもよい。また、このような複数の接合部１０Ａ１に跨って形成された切り欠き部と、１つの接合部１０Ａ１に対応する領域に形成された切り欠き部とが混在していてもよい。

＜変形例２＞
また、上記実施の形態では、切り欠き部１３の形状として矩形状を挙げ、更にその角部が曲線形状を有している（屈曲部分を有さない）ものを例示したが、本開示の切り欠き部は、他の形状を有していてもよい。

例えば、図１３（Ａ）に示した切り欠き部１３ａのように、矩形状の内側の角部ａ１のみが曲線形状を有し、外側の角部ａ２は、屈曲した形状（例えば直角に曲がった形状）となっていてもよい。また、図１３（Ｂ）に示した切り欠き部１３ｂのように、ＸＹ平面形状が、基板１０の内側の辺ｂ１を上底とする台形状であってもよい。また、図１３（Ｃ）に示した切り欠き部１３ｃのように、角部ａ１，ａ２が直角となる矩形であってもよい。但し、切り欠き部は、上述のように、耐衝撃性および金型管理の観点から、屈曲部分を有さない形状であることが望ましい。

＜変形例３＞
上記実施の形態では、２回目のＦＰＣ接合によりリペア実装を行う２段階実装を行ったが、３段階実装を行うようにしてもよい。この場合、最大で３回のＦＰＣ接合が可能となるように、各接合部が設計される。即ち、図１４に示したように、本変形例では、基板１０上に、上記した２つのアライメントマーク１２ａ，１２ｂに加え、更にもう一つのアライメントマーク（アライメントマーク１２ｃ）が、アライメントマーク１２ｂよりも内側に設けられている。これらのアライメントマーク１２ａ〜１２ｃは、所定の間隔をあけて配設されている。また、接続用パッド１１ｂのＹ方向の幅は、３段階実装を考慮した長さに（上記実施の形態よりも長く）設計されている。尚、ＦＰＣ２０側の構成は、上記実施の形態と同様でよい。

本変形例においても、まず、アライメントマーク１２ａを用いた１回目のＦＰＣ接合において接続不良Ｘが生じた場合には、上記実施の形態と同様、位置Ａ１よりも外側を局所的に分断して切り欠き部１３を形成し、その後、アライメントマーク１２ｂを用いて２回目のＦＰＣ接合を行えばよい。但し、実際には、この２回目のＦＰＣ接合においても、良好な配線接続が確保できず、接続不良Ｘが生じる場合もある。この場合には、２回目のＦＰＣ接合後に接続不良Ｘが生じている箇所のみにおいて、位置Ａ２よりも外側を局所的に分断し、配線層１１の端部をＦＰＣ２０と共に、切り落とす。この後、アライメントマーク１２ｃを用いて３回目のＦＰＣ接合を行えばよい。

図１５に、本変形例の３段階実装を経て形成した接合部のレイアウト構成の一例を示す。このように、本変形例では、１回目のＦＰＣ接合により良好な配線接続が得られた領域（接合部１０Ｂ０）と、２回目のＦＰＣ接合により良好な配線接続が得られた領域（接合部１０Ｂ１）と、３回目のＦＰＣ接合により良好な配線接続が得られた領域（接合部１０Ｂ２）とが混在して設けられている。尚、接合部１０Ｂ２には、上記のように２回のリペア実装により段階的に形成された切り欠き部１３ｅが形成されている。このため、切り欠き部１３ｅでは、切り欠き部１３よりもＹ方向の幅が大きくなっている。このように、互いに形状または大きさが異なる切り欠き部が混在していてもよい。

尚、リペア実装の回数は、上述したような１回または２回に限定されず、３回以上としてもよい（４段階以上の実装がなされるようにしてもよい）。このような場合にも、基板１０におけるアライメントマークの数や設置箇所、接続用パッドの寸法等を適宜設定するようにすればよい。

＜適用例＞
次に、上記実施の形態において説明した表示装置モジュール１の適用例（適用例１〜７）について説明する。上記実施の形態等の表示装置モジュール１は、図１６〜図２１に示したようなテレビジョン装置，デジタルカメラ，ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなどのあらゆる分野の電子機器に組み込むことが可能である。表示装置モジュール１は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。

（適用例１）
図１６は、適用例１に係るテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル５１１およびフィルターガラス５１２を含む映像表示画面部５１０を有している。

（適用例２）
図１７は、適用例２に係るデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部５２１、表示部５２２、メニュースイッチ５２３およびシャッターボタン５２４を有している。

（適用例３）
図１８は、適用例３に係るノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５３１，文字等の入力操作のためのキーボード５３２および画像を表示する表示部５３３を有している。

（適用例４）
図１９は、適用例４に係るビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部５４１，この本体部５４１の前方側面に設けられた被写体撮影用のレンズ５４２，撮影時のスタート／ストップスイッチ５４３および表示部５４４を有している。

（適用例５）
図２０は、適用例５に係る携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。

（適用例６）
図２１（Ａ）および図２１（Ｂ）は、適用例６に係る電子ブックの外観を表したものである。この電子ブックは、例えば、表示部８１０、非表示部８２０および操作部８３０を有している。操作部８３０は、図２１（Ａ）に示したように表示部８１０と同じ面（前面）に形成されていても、図２１（Ｂ）に示したように表示部８１０とは異なる面（上面）に形成されていてもよい。

以上、実施の形態、変形例および適用例を挙げて本開示を説明したが、本開示はこれらの実施の形態等に限定されず、種々の変形が可能である。例えば、上記実施の形態等では、基板１０上の素子部から延出された配線１１ａが所定本数毎に区分けされ、その区分けされた所定数の配線１１ａが配線層１１として、それぞれＦＰＣ２０に接合される構成を例示した。この際、複数の接合部が、配線数が他と異なる接合部を含んでいてもよいし、ＦＰＣ２０の形状や大きさが他と異なる接合部を含んでいてもよい。また、これにより、切り欠き部が複数設けられている場合に、複数の切り欠き部が、その形状または大きさが他と異なる切り欠き部を含んでいてもよい。

また、上記実施の形態等では、ＦＰＣ２０に配設された配線層２１のうち配線２１ａおよび接続用パッド２１ｂが、基板１０との接着側の面に設けられた構成を例示したが、これらのうち配線２１ａについては、例えば貫通孔などを通じて、ＦＰＣ２０の基板１０と反対側の面に引き出されて配設されていてもよい。また、配線２１ａがＦＰＣ２０の片面だけでなく両面に設けられていてもよい。

更に、上記実施の形態等では、本開示の第２基板としてＦＰＣを例に挙げて説明したが、この第２基板としては、必ずしもフレキシブル性を有していなくともよく、リジット性を有する基板により構成されていてもよい。

加えて、上記実施の形態等では、配線層１１とＦＰＣ２０との接合を、異方性導電性接着剤を用いて行う場合（ＡＣＦ接合の場合）を例示したが、接合方法は、これに限定されず、例えば半田を用いて接合を行うようにしてもよい。

また、本開示の回路基板は、上述したような表示装置モジュールおよび電子機器以外にも、他の半導体装置、例えばＲＦＩＤ（Radio Frequency IDentification）タグ、センサあるいはメモリ等として用いられてもよい。また、アクティブ素子としては、上述のような薄膜トランジスタ以外にも、他のスイッチング素子、あるいはダイオード素子等であってもよい。

尚、本開示は、以下のような構成であってもよい。
（１）
１または複数のアクティブ素子を含む素子部が設けられた第１基板と、
前記素子部から前記第１基板の周縁部へ向かって延出する複数の第１配線層と、
前記周縁部において前記第１配線層に対向して接着されると共に、各第１配線層に電気的に接続される第２配線層を有する第２基板とを備え、
前記第１基板は、少なくとも１つの第２基板に対向する領域に、切り欠き部を有する
回路基板。
（２）
前記第１基板は、フレキシブル性を有する材料よりなる
上記（１）に記載の回路基板。
（３）
前記切り欠き部は、前記第１配線層の端部を分断するように設けられている
上記（１）または（２）に記載の回路基板。
（４）
前記切り欠き部の基板面に沿った形状は矩形状であり、前記矩形状の長辺方向が前記第１配線層の端部を分断する方向に沿っている
上記（１）〜（３）のいずれかに記載の回路基板。
（５）
前記矩形状の少なくとも１つの角に対応する部分が曲線形状を有する
上記（４）に記載の回路基板。
（６）
前記切り欠き部の基板面に沿った形状は、屈曲部分を有さない
上記（５）に記載の回路基板。
（７）
前記切り欠き部は、隣り合う２以上の前記第２基板に対向する領域に跨って設けられている
上記（１）〜（６）のいずれかに記載の回路基板。
（８）
前記切り欠き部は、前記第１基板に複数設けられ、
複数の切り欠き部は、形状または大きさが他の切り欠き部と異なる切り欠き部を含む
上記（１）〜（７）のいずれかに記載の回路基板。
（９）
前記第１基板上には、前記第１配線層毎に、１または複数のアライメントマークが設けられている
上記（１）〜（８）のいずれかに記載の回路基板。
（１０）
複数のアライメントマークが設けられている場合には、前記複数のアライメントマークが前記周縁部から内側に向かって間隔をあけて配置されている
上記（９）に記載の回路基板。
（１１）
前記複数のアライメントマークは、未使用のアライメントマークを含む
上記（１０）に記載の回路基板。
（１２）
前記第２基板は、フレキシブルプリント配線板（ＦＰＣ：Flexible Printed Circuit）である
上記（１）〜（１１）のいずれかに記載の回路基板。
（１３）
前記第１配線層と、前記第２基板の前記第２配線層との間には、異方導電性を有する接着層が設けられている
上記（１）〜（１２）のいずれかに記載の回路基板。
（１４）
前記アクティブ素子は薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）である
上記（１）〜（１３）のいずれかに記載の回路基板。
（１５）
１または複数のアクティブ素子を含む素子部と、複数の画素を含む表示部とが設けられた第１基板と、
前記素子部から前記第１基板の周縁部へ向かって延出する複数の第１配線層と、
前記周縁部において前記第１配線層に対向して接着されると共に、各第１配線層に電気的に接続される第２配線層を有する第２基板とを備え、
前記第１基板は、少なくとも１つの第２基板に対向する領域に、切り欠き部を有する
表示装置モジュール。
（１６）
前記第１基板は、フレキシブル性を有する材料よりなる
上記（１５）に記載の表示装置モジュール。
（１７）
１または複数のアクティブ素子を含む素子部と、複数の画素を含む表示部とが設けられた第１基板と、
前記素子部から前記第１基板の周縁部へ向かって延出する複数の第１配線層と、
前記周縁部において前記第１配線層に対向して接着されると共に、各第１配線層に電気的に接続される第２配線層を有する第２基板とを備え、
前記第１基板は、少なくとも１つの第２基板に対向する領域に、切り欠き部を有する
表示装置モジュールを備えた電子機器。

１…表示装置モジュール、１０…基板、１０Ａ（１０Ａ０，１０Ａ１），１０Ｂ（１０Ｂ０，１０Ｂ１，１０Ｂ２）…接合部、１１…配線層、１１ａ…配線、１１ｂ…接続用パッド、１２ａ，１２ｂ，１２ｃ…アライメントマーク、１３，１３ａ〜１３ｅ…切り欠き部、２０…ＦＰＣ、２１…配線層、２１ａ…配線、２１ｂ…接続用パッド、２２…アライメントマーク。

Claims (17)

1. １または複数のアクティブ素子を含む素子部が設けられた第１基板と、
   前記素子部から前記第１基板の周縁部へ向かって延出する複数の第１配線層と、
   前記周縁部において前記第１配線層に対向して接着されると共に、各第１配線層に電気的に接続される第２配線層を有する第２基板とを備え、
   前記第１基板は、少なくとも１つの第２基板に対向する領域に、切り欠き部を有する
   回路基板。
2. 前記第１基板は、フレキシブル性を有する材料よりなる
   請求項１に記載の回路基板。
3. 前記切り欠き部は、前記第１配線層の端部を分断するように設けられている
   請求項１に記載の回路基板。
4. 前記切り欠き部の基板面に沿った形状は矩形状であり、前記矩形状の長辺方向が前記第１配線層の端部を分断する方向に沿っている
   請求項３に記載の回路基板。
5. 前記矩形状の少なくとも１つの角に対応する部分が曲線形状を有する
   請求項４に記載の回路基板。
6. 前記切り欠き部の基板面に沿った形状は、屈曲部分を有さない
   請求項５に記載の回路基板。
7. 前記切り欠き部は、隣り合う２以上の前記第２基板に対向する領域に跨って設けられている
   請求項１に記載の回路基板。
8. 前記切り欠き部は、前記第１基板に複数設けられ、
   複数の切り欠き部は、形状または大きさが他の切り欠き部と異なる切り欠き部を含む
   請求項１に記載の回路基板。
9. 前記第１基板上には、前記第１配線層毎に、１または複数のアライメントマークが設けられている
   請求項１に記載の回路基板。
10. 複数のアライメントマークが設けられている場合には、前記複数のアライメントマークが前記周縁部から内側に向かって間隔をあけて配置されている
    請求項９に記載の回路基板。
11. 前記複数のアライメントマークは、未使用のアライメントマークを含む
    請求項１０に記載の回路基板。
12. 前記第２基板は、フレキシブルプリント配線板（ＦＰＣ：Flexible Printed Circuit）である
    請求項１に記載の回路基板。
13. 前記第１配線層と、前記第２基板の前記第２配線層との間には、異方導電性を有する接着層が設けられている
    請求項１に記載の回路基板。
14. 前記アクティブ素子は薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）である
    請求項１に記載の回路基板。
15. １または複数のアクティブ素子を含む素子部と、複数の画素を含む表示部とが設けられた第１基板と、
    前記素子部から前記第１基板の周縁部へ向かって延出する複数の第１配線層と、
    前記周縁部において前記第１配線層に対向して接着されると共に、各第１配線層に電気的に接続される第２配線層を有する第２基板とを備え、
    前記第１基板は、少なくとも１つの第２基板に対向する領域に、切り欠き部を有する
    表示装置モジュール。
16. 前記第１基板は、フレキシブル性を有する材料よりなる
    請求項１５に記載の表示装置モジュール。
17. １または複数のアクティブ素子を含む素子部と、複数の画素を含む表示部とが設けられた第１基板と、
    前記素子部から前記第１基板の周縁部へ向かって延出する複数の第１配線層と、
    前記周縁部において前記第１配線層に対向して接着されると共に、各第１配線層に電気的に接続される第２配線層を有する第２基板とを備え、
    前記第１基板は、少なくとも１つの第２基板に対向する領域に、切り欠き部を有する
    表示装置モジュールを備えた電子機器。

Images