JP2013128277A - 電子装置の順次起動制御回路 - Google Patents

電子装置の順次起動制御回路 Download PDF

Info

Publication number
JP2013128277A
JP2013128277A JP2012273220A JP2012273220A JP2013128277A JP 2013128277 A JP2013128277 A JP 2013128277A JP 2012273220 A JP2012273220 A JP 2012273220A JP 2012273220 A JP2012273220 A JP 2012273220A JP 2013128277 A JP2013128277 A JP 2013128277A
Authority
JP
Japan
Prior art keywords
electronic
electronic switch
field effect
switch
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012273220A
Other languages
English (en)
Inventor
▲イ▼ ▲ホウ▼
Wei Pang
Cheng Fei Weng
程飛 翁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Original Assignee
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongfujin Precision Industry Shenzhen Co Ltd, Hon Hai Precision Industry Co Ltd filed Critical Hongfujin Precision Industry Shenzhen Co Ltd
Publication of JP2013128277A publication Critical patent/JP2013128277A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/1778—Structural details for adapting physical parameters
    • H03K19/17784—Structural details for adapting physical parameters for supply voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/17772—Structural details of configuration resources for powering on or off

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Electronic Switches (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Power Sources (AREA)

Abstract

【課題】本発明は、複数の電子装置を順次に起動する電子装置の順次起動制御回路を提供することを目的とする。
【解決手段】本発明に係る複数の電子装置を順次に起動できる電子装置の順次起動制御回路は、電源供給装置と複数の電子装置との間に電気的に接続されて前記複数の電子装置を順次に起動する。制御回路は、ＣＰＬＤ及び複数のスイッチ回路を備え、各々のスイッチ回路は、第一電子スイッチ及び第二電子スイッチを備える。第一電子スイッチがＣＰＬＤからの制御信号を受信すると、第一電子スイッチの第一端と第二端とが導通され、第二電子スイッチの第一端と第二端とも導通されて、電源供給装置からの電圧が対応する電子装置にそれぞれ供給される。
【選択図】図１

Description

本発明は、複数の電子装置を順次に起動する制御回路に関するものである。
サーバのマザーボードにおいて、一般には、１２Ｖの電力がＰＣＩ−Ｅソケット、ＳＡＴＡ／ＳＡＳコネクタ、ファン、ＣＤ−ＲＯＭ等に提供されるが、このサーバに電力が印加される際、複数の電子装置を起動させるために比較的大きな電流が必要であるが、サーバが起動して正常に作業を開始した後は、電流は少なくても良い。従って、サーバが起動した後でも大きな電流が流れていると、電流の浪費を招く。しかし、小さい電流が少なすぎるとシステムを起動させることはできない。
以上の問題点に鑑みて、本発明は、複数の電子装置を順次に起動する電子装置の順次起動制御回路を提供することを目的とする。
前記課題を解決するために、本発明に係る複数の電子装置を順次に起動できる電子装置の順次起動制御回路は、電源供給装置と複数の電子装置との間に電気的に接続されて前記複数の電子装置を順次に起動する。前記制御回路は、ＣＰＬＤ及び複数のスイッチ回路を備え、前記ＣＰＬＤは、入力端及び複数の出力端を備え、前記入力端は前記電源供給装置に電気的に接続されて、前記電源供給装置からの始動信号を受信し、該始動信号を受信した後、前記複数の出力端は制御されて制御信号を順次に出力し、各々のスイッチ回路は第一電子スイッチ及び第二電子スイッチを備え、前記第一電子スイッチの制御端は、前記ＣＰＬＤの出力端に電気的に接続され、前記第一電子スイッチの第一端は前記電源供給装置の出力端に電気的に接続され、前記第一電子スイッチの第二端は接地され、前記第一電子スイッチの第二端は、第一抵抗を介して前記第二電子スイッチの制御端に電気的に接続され、前記第二電子スイッチの第一端は前記電源供給装置の出力端に電気的に接続され、前記第二電子スイッチの第二端は対応する電子装置に電気的に接続され、前記第一電子スイッチが前記ＣＰＬＤからの制御信号を受信すると、前記第一電子スイッチの第一端と第二端とが導通され、前記第二電子スイッチの第一端と第二端とも導通されて、前記電源供給装置からの電圧が対応する電子装置にそれぞれ供給される。
本発明に係る複数の電子装置を順次に起動する電子装置の順次起動制御回路は、ＣＰＬＤの出力端が順次に制御信号をスイッチ回路に出力することにより、電源供給装置からの電圧が順次に複数の電子装置に供給されるので、複数の電子装置が同時に起動するのを防止することができる。これにより、電流の浪費を防ぐと同時に、システム起動の際に適度の電流を得ることができる。
本発明に係る複数の電子装置を順次に起動できる電子装置の順次起動制御回路の構造図である。 図１に示した第一スイッチ回路の回路図である。
以下、図面に基づいて、本発明に係る複数の電子装置を順次に起動できる電子装置の順次起動制御回路について詳細に説明する。
図１を参照すると、本発明に係る複数の電子装置を順次に起動できる制御回路は、サーバ内に設置される。
前記サーバは、電源供給装置１、第一電子装置（例えば、ＣＤ−ＲＯＭ）２、第二電子装置（例えば、第一ハードディスク）３、第三電子装置（例えば、第二ハードディスク）５及び第四電子装置（例えば、ファン）６を備える。前記電源供給装置１は、第一電子装置２、第二電子装置３、第三電子装置５及び第四電子装置６に電力を供給する。
前記複数の電子装置を順次に起動する電子装置の順次起動制御回路は、ＣＰＬＤ（コンプレックス・プログラマブル・ロジック・デバイス）１０、第一スイッチ回路１２、第二スイッチ回路１５、第三スイッチ回路１６及び第四スイッチ回路１８を備える。
前記ＣＰＬＤ１０の入力端は、前記電源供給装置１に電気的に接続されて、前記電源供給装置１からの始動信号ＰＷＲＧＤ＿ＰＳを受信した後、一定の時間間隔で前記第一スイッチ回路１２、前記第二スイッチ回路１５、前記第三スイッチ回路１６及び前記第四スイッチ回路１８に制御信号を順次に出力する。
前記第一スイッチ回路１２、前記第二スイッチ回路１５、前記第三スイッチ回路１６及び前記第四スイッチ回路１８は、前記電源供給装置１と前記第一電子装置２、前記第二電子装置３、前記第三電子装置５及び前記第四電子装置６にそれぞれ接続されて、前記ＣＰＬＤ前記複合プログラム可能論理デバイス１０からの制御信号を受信した後、前記電源供給装置１の電源を対応する電子装置にそれぞれ出力する。
図１及び図２を参照すると、前記第一スイッチ回路１２は、２つの電界効果トランジスタＱ１、Ｑ２と、３つの抵抗Ｒ１、Ｒ２、Ｒ３と、４つのキャパシターＣ１、Ｃ２、Ｃ３、Ｃ４を備える。前記電界効果トランジスタＱ１のグリッド電極は、前記抵抗Ｒ１を介して前記ＣＰＬＤ１０の第一出力端に電気的に接続されて、前記ＣＰＬＤ１０からの第一制御信号ＰＷＲＧＤ＿ＤＬＹ１を受信する。また、前記電界効果トランジスタＱ１のグリッド電極は、前記キャパシターＣ１を介して接地される。前記電界効果トランジスタＱ１のソース電極はキャパシターＣ１介して接地される。前記電界効果トランジスタＱ１のドレイン電極は、前記抵抗Ｒ２を介して前記電源供給装置１に電気的に接続されて、前記電源供給装置１からのＰ１２Ｖの電圧を受ける。
また、前記電界効果トランジスタＱ１のドレイン電極は、前記抵抗Ｒ３を介して前記電界効果トランジスタＱ２のグリッド電極に電気的に接続される。前記電界効果トランジスタＱ２のソース電極は、前記電源供給装置１に電気的に接続されて、前記電源供給装置１からのＰ１２Ｖの電圧を受ける。また、前記電界効果トランジスタＱ２のソース電極は、前記キャパシターＣ２を介して接地され且つ前記キャパシターＣ３を介して前記電界効果トランジスタＱ２のグリッド電極に電気的に接続される。前記電界効果トランジスタＱ２のドレイン電極は、前記第一電子装置２に電気的に接続されて、前記第一電子装置２に電力を提供する。また、前記電界効果トランジスタＱ２のドレイン電極は、前記キャパシターＣ４を介して接地される。前記４つのキャパシターＣ１、Ｃ２、Ｃ３、Ｃ４は、フィルターとして用いられる。
前記第二スイッチ回路１５、前記第三スイッチ回路１６及び前記第四スイッチ回路１８の構造は、前記第一スイッチ回路１２の構造と同じである。前記第二スイッチ回路１５の電界効果トランジスタＱ１のグリッド電極は抵抗Ｒ１を介して、前記ＣＰＬＤ１０の第二出力端に電気的に接続されて、前記ＣＰＬＤ１０からの第二制御信号ＰＷＲＧＤ＿ＤＬＹ２を受信する。また、前記電界効果トランジスタＱ２のドレイン電極は、前記第二電子装置３に電気的に接続されて、前記第二電子装置３に電力を提供する。前記第三スイッチ回路１６の電界効果トランジスタＱ１のグリッド電極は、抵抗Ｒ１を介して前記ＣＰＬＤ１０の第三出力端に電気的に接続されて、前記ＣＰＬＤ１０からの第三制御信号ＰＷＲＧＤ＿ＤＬＹ３を受信する。また、前記電界効果トランジスタＱ２のドレイン電極は、前記第三電子装置５に電気的に接続されて、前記第三電子装置５に電力を提供する。前記第四スイッチ回路１８の電界効果トランジスタＱ１のグリッド電極は抵抗Ｒ１を介して、前記ＣＰＬＤ１０の第四出力端に電気的に接続されて、前記ＣＰＬＤ１０からの第四制御信号ＰＷＲＧＤ＿ＤＬＹ４を受信する。また、前記電界効果トランジスタＱ２のドレイン電極は、前記第四電子装置６に電気的に接続されて、前記第四電子装置６に電力を提供する。
以下、本発明の複数の電子装置を順次に起動できる制御回路の動作原理について説明する。
システムを始動すると、前記電源供給装置１は、始動信号ＰＷＲＧＤ＿ＰＳを出力する。次いで、前記ＣＰＬＤ１０は前記電源供給装置１からの始動信号ＰＷＲＧＤ＿ＰＳを受信すると、内部プログラムに基づいて、前記ＣＰＬＤ１０の第一出力端〜第四出力端を制御して一定の時間間隔で、対応する第一制御信号ＰＷＲＧＤ＿ＤＬＹ１〜第四制御信号ＰＷＲＧＤ＿ＤＬＹ４を出力する。つまり、前記ＣＰＬＤ１０が始動信号ＰＷＲＧＤ＿ＰＳを受信すると、前記ＣＰＬＤ１０は、前記第一出力端を制御して、第一制御信号ＰＷＲＧＤ＿ＤＬＹ１を出力し、２００ｍｓ遅延後に、前記第二出力端を制御して第二制御信号ＰＷＲＧＤ＿ＤＬＹ２を出力し、４００ｍｓ遅延後に、前記第三出力端を制御して第三制御信号ＰＷＲＧＤ＿ＤＬＹ３を出力し、６００ｍｓ遅延後に、前記第四出力端を制御して第四制御信号ＰＷＲＧＤ＿ＤＬＹ４を出力する。前記第一制御信号ＰＷＲＧＤ＿ＤＬＹ１〜第四制御信号ＰＷＲＧＤ＿ＤＬＹ４は全て高レベル信号である。
前記第一スイッチ回路１２が前記第一出力端から出力された第一制御信号ＰＷＲＧＤ＿ＤＬＹ１を受信すると、前記電界効果トランジスタＱ１が導通され、前記電界効果トランジスタＱ２も導通される。これにより、前記電源供給装置１からのＰ１２Ｖ電圧は前記第一電子装置２に出力されて、前記第一電子装置２が起動される。この時、前記ＣＰＬＤ１０の第二出力端〜第四出力端は、制御信号を出力しないため、前記第二スイッチ回路〜前記第四スイッチ回路（１５、１６、１８）における電界効果トランジスタＱ１及びＱ２は導通されない。つまり、前記電源供給装置１からのＰ１２Ｖ電圧は前記第二電子装置〜第四電子装置（３、５、６）に出力されない。
２００ｍｓ遅延後、前記ＣＰＬＤ１０の第二出力端の高レベルの第二制御信号ＰＷＲＧＤ＿ＤＬＹ２が、前記第二スイッチ回路１５の電界効果トランジスタＱ１のグリッド電極に出力される。前記第一スイッチ回路１２の場合と同様に、前記電源供給装置１からのＰ１２Ｖ電圧が前記第二電子装置３に出力される。この時、前記ＣＰＬＤ１０の第三出力端及び第四出力端は制御信号を出力しないため、前記第三スイッチ回路１６及び前記第四スイッチ回路１８における電界効果トランジスタＱ１及びＱ２が導通されない。つまり、前記電源供給装置１からのＰ１２Ｖ電圧は前記第三電子装置５及び第四電子装置６に出力されない。
４００ｍｓ遅延後、前記ＣＰＬＤ１０の第三出力端の高レベルの第三制御信号ＰＷＲＧＤ＿ＤＬＹ３が、前記第三スイッチ回路１６の電界効果トランジスタＱ１のグリッド電極に出力される。前記第一スイッチ回路１２の場合と同様に、前記電源供給装置１からのＰ１２Ｖ電圧が前記第三電子装置５に出力される。この時、前記ＣＰＬＤ１０の第四出力端は、制御信号を出力しないため、前記第四スイッチ回路１８における電界効果トランジスタＱ１及びＱ２が導通されない。つまり、前記電源供給装置１からのＰ１２Ｖ電圧は前記第四電子装置６に出力されない。
６００ｍｓ遅延後、前記ＣＰＬＤ１０の第四出力端の高レベルの第三制御信号ＰＷＲＧＤ＿ＤＬＹ４が、前記第四スイッチ回路１８の電界効果トランジスタＱ１のグリッド電極に出力される。前記第一スイッチ回路１２の場合と同様に、前記電源供給装置１からのＰ１２Ｖ電圧は前記第四電子装置６に出力される。
上述のように、前記第一電子装置〜前記第四電子装置（２、３、５、６）は同時に起動されないので、システムを起動する際における電流が大き過ぎる現象を防止することができる。
また、本発明における電界効果トランジスタＱ１及びＱ２は、電子スイッチの役割を果たすので、他の実施形態において、三極管のような他の電子スイッチに代替することができる。この時、前記三極管のベース電極は前記電界効果トランジスタのグリッド電極に対応し、前記前記三極管のコレクター電極は前記電界効果トランジスタのドレイン電極に対応し、前記前記三極管のエミッタ電極は前記電界効果トランジスタのソース電極に対応する。
以上、本発明の好適な実施形態について詳細に説明したが、本発明は前記実施形態に限定されるものではなく、本発明の範囲内で種々の変形又は修正が可能であり、該変形又は修正もまた本発明の特許請求の範囲内に含まれるものであることは、言うまでもない。
１ 電源供給装置
１０ ＣＰＬＤ
１２ 第一スイッチ回路
１５ 第二スイッチ回路
１６ 第三スイッチ回路
１８ 第四スイッチ回路
２ 第一電子装置
３ 第二電子装置
５ 第三電子装置
６ 第四電子装置
Ｒ１、Ｒ２、Ｒ３ 抵抗
Ｃ１、Ｃ２、Ｃ３、Ｃ４ キャパシター
Ｑ１、Ｑ２ 電界効果トランジスタ

Claims (2)

  1. 電源供給装置と複数の電子装置との間に電気的に接続されて前記複数の電子装置を順次に起動する電子装置の順次起動制御回路において、
    前記制御回路はＣＰＬＤ及び複数のスイッチ回路を備え、
    前記ＣＰＬＤは、入力端及び複数の出力端を備え、前記入力端は前記電源供給装置に電気的に接続されて、前記電源供給装置からの始動信号を受信し、該始動信号を受信した後、前記複数の出力端は制御されて制御信号を順次に出力し、
    各々のスイッチ回路は第一電子スイッチ及び第二電子スイッチを備え、前記第一電子スイッチの制御端は、前記ＣＰＬＤの出力端に電気的に接続され、前記第一電子スイッチの第一端は前記電源供給装置の出力端に電気的に接続され、前記第一電子スイッチの第二端は接地され、前記第一電子スイッチの第二端は、第一抵抗を介して前記第二電子スイッチの制御端に電気的に接続され、前記第二電子スイッチの第一端は前記電源供給装置の出力端に電気的に接続され、前記第二電子スイッチの第二端は対応する電子装置に電気的に接続され、前記第一電子スイッチが前記ＣＰＬＤからの制御信号を受信すると、前記第一電子スイッチの第一端と第二端とが導通され、前記第二電子スイッチの第一端と第二端とも導通されて、前記電源供給装置からの電圧が対応する電子装置にそれぞれ供給されることを特徴とする電子装置の順次起動制御回路。
  2. 前記第一電子スイッチは第一電界効果トランジスタであり、前記第二電子スイッチは第二電界効果トランジスタであり、前記第一電界効果トランジスタのグリッド電極及び前記第二電界効果トランジスタのグリッド電極は、それぞれ前記第一電子スイッチの制御端及び前記第二電子スイッチの制御端であり、前記第一電界効果トランジスタのドレイン電極及び前記第二電界効果トランジスタのドレイン電極は、それぞれ前記第一電子スイッチの第一端及び前記第二電子スイッチの第一端であり、前記第一電界効果トランジスタのソース電極及び前記第二電界効果トランジスタのソース電極は、それぞれ前記第一電子スイッチの第二端及び前記第二電子スイッチの第二端であることを特徴とする請求項１に記載の電子装置の順次起動制御回路。
JP2012273220A 2011-12-16 2012-12-14 電子装置の順次起動制御回路 Pending JP2013128277A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2011104232095A CN103163817A (zh) 2011-12-16 2011-12-16 控制多设备顺序启动的电路
CN201110423209.5 2011-12-16

Publications (1)

Publication Number Publication Date
JP2013128277A true JP2013128277A (ja) 2013-06-27

Family

ID=48183241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012273220A Pending JP2013128277A (ja) 2011-12-16 2012-12-14 電子装置の順次起動制御回路

Country Status (4)

Country Link
US (1) US8436648B1 (ja)
JP (1) JP2013128277A (ja)
CN (1) CN103163817A (ja)
TW (1) TW201327123A (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105684313B (zh) * 2014-03-28 2019-04-16 奇点新源国际技术开发(北京)有限公司 信息转换器的供电电路、系统及供电方法
CN105262203A (zh) * 2015-10-27 2016-01-20 深圳市信维通信股份有限公司 电源管理方法及系统
US10277068B2 (en) * 2016-03-18 2019-04-30 Analog Devices Global Architecture to scale finite-state machines across integrated circuits using a digital bus
WO2019119354A1 (zh) * 2017-12-21 2019-06-27 李庆远 顺序启动组件的电源
WO2019119353A1 (zh) * 2017-12-21 2019-06-27 李庆远 顺序启动硬盘的电源
CN108266399A (zh) * 2018-01-11 2018-07-10 郑州云海信息技术有限公司 一种服务器风扇分时启动系统及方法
CN108762456A (zh) * 2018-05-30 2018-11-06 郑州云海信息技术有限公司 一种机架式服务器供电架构及其实现方法
CN110460029A (zh) * 2019-09-05 2019-11-15 中国科学院长春光学精密机械与物理研究所 一种供配电系统
CN113589718A (zh) * 2021-07-12 2021-11-02 未来穿戴技术有限公司 开关机控制电路、控制方法、存储介质及按摩设备

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6735706B2 (en) * 2000-12-06 2004-05-11 Lattice Semiconductor Corporation Programmable power management system and method
US6792553B2 (en) * 2000-12-29 2004-09-14 Hewlett-Packard Development Company, L.P. CPU power sequence for large multiprocessor systems
US7170315B2 (en) * 2003-07-31 2007-01-30 Actel Corporation Programmable system on a chip
US7915931B2 (en) * 2009-01-29 2011-03-29 Hewlett-Packard Development Company, L.P. Power sequencing with logic enabled regulator
US7876128B1 (en) * 2009-04-21 2011-01-25 Hon Hai Precision Industry Co., Ltd. Voltage sequence output circuit
TW201225524A (en) * 2010-12-07 2012-06-16 Hon Hai Prec Ind Co Ltd Voltage sequential outputting circuit

Also Published As

Publication number Publication date
CN103163817A (zh) 2013-06-19
TW201327123A (zh) 2013-07-01
US8436648B1 (en) 2013-05-07

Similar Documents

Publication Publication Date Title
JP2013128277A (ja) 電子装置の順次起動制御回路
TWI408899B (zh) 電腦主機板及其sata硬碟供電電路
US20130311795A1 (en) Power supply management system and method for server
TWI564895B (zh) 高電壓耐受字元線驅動器
TWI519024B (zh) 電子裝置之多段式放電電路及其多段式放電方法
JP2012231662A (ja) 電源回路
CN102213972A (zh) 电脑主机板及其sata硬盘供电电路
JP2014120162A (ja) 制御回路
CN103823540A (zh) 开机控制电路
CN105676982A (zh) 电源匹配电路
JP6440533B2 (ja) 電圧切換装置
CN210038710U (zh) 一种供电切换电路和服务器
US9280189B2 (en) Computer system with a UID light control, power indication, and reset
JP6108808B2 (ja) 基準電位生成回路
CN105005727A (zh) 基于动态口令和usbkey的控制系统及其控制方法
CN103795386A (zh) 一种控制电路
JP5193806B2 (ja) コンパレータ回路および電子機器
TW201401027A (zh) 開機控制電路
CN203522682U (zh) 双按键延时复位电路和电子设备
CN103390994A (zh) 提供虚拟负载的处理电路
CN104638606A (zh) 电压保护电路
CN107681997B (zh) 一种内置复位电路
CN103902000A (zh) 电源时序电路
CN105739664A (zh) 电子设备供电切换系统
TW202331448A (zh) 軟啟動放電電路