JP2013126057A - センサおよびセンシング方法 - Google Patents
センサおよびセンシング方法 Download PDFInfo
- Publication number
- JP2013126057A JP2013126057A JP2011272995A JP2011272995A JP2013126057A JP 2013126057 A JP2013126057 A JP 2013126057A JP 2011272995 A JP2011272995 A JP 2011272995A JP 2011272995 A JP2011272995 A JP 2011272995A JP 2013126057 A JP2013126057 A JP 2013126057A
- Authority
- JP
- Japan
- Prior art keywords
- error correction
- correction information
- data
- circuit
- data format
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
- H04L1/0043—Realisations of complexity reduction techniques, e.g. use of look-up tables
- H04L1/0044—Realisations of complexity reduction techniques, e.g. use of look-up tables specially adapted for power saving
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Studio Devices (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
【課題】装置の動作に影響を与えることなく、伝送エラー対策用の回路を実装することによる消費電力の増加を抑制することができるようにする。
【解決手段】センシングブロックから出力されるセンシング信号を、予め定められた所定のデータフォーマットに変換して他の装置に出力するインタフェースブロックが、データフォーマットにおいてエラーの訂正に用いられるエラー訂正情報を生成し、データフォーマットに挿入される所定のデータを生成中であるか否かを判定し、データフォーマットに挿入される所定のデータを生成中であるか否かの判定結果に基づいて、エラー訂正情報生成部の稼働を制御する。
【選択図】図5
【解決手段】センシングブロックから出力されるセンシング信号を、予め定められた所定のデータフォーマットに変換して他の装置に出力するインタフェースブロックが、データフォーマットにおいてエラーの訂正に用いられるエラー訂正情報を生成し、データフォーマットに挿入される所定のデータを生成中であるか否かを判定し、データフォーマットに挿入される所定のデータを生成中であるか否かの判定結果に基づいて、エラー訂正情報生成部の稼働を制御する。
【選択図】図5
Description
本技術は、センサおよびセンシング方法に関し、特に、装置の動作に影響を与えることなく、伝送エラー対策用の回路を実装することによる消費電力の増加を抑制することができるようにするセンサおよびセンシング方法に関する。
イメージセンサの高画質化、高フレームレート化に伴い、イメージセンサと、イメージセンサにより撮像された画像を処理するDSP(Digital Signal Processor)との間のインタフェースに求められるデータの伝送容量が高まってきている。
このような要求に応えるため、例えば、インタフェースのクロック周波数の向上、信号の低電圧化などの手法が採用されているが、この手法によれば、DSP側でのサンプリングタイミングの生成の難易度が高くなり、データを正しく伝送することが難しくなる。
チップ間の伝送容量を高めるための規格としては、PCI-ExpressやSerial ATA等の規格がある。PCI-ExpressやSerial ATAにおいては、CDR(Clock Data Recovery)回路やイコライザの高性能化によって高い伝送容量が実現されている。また、携帯電話機向けのチップ間インタフェースとしてMIPI (Mobile Industry Processor Interface)規格がある。
Serial ATA: High Speed Serialized AT Attachment Revision 1.0a 7-January-2003
しかしながら、上述の規格は、CPU(Central Processing Unit)間のインタフェースなど、より汎用的なインタフェース規格として作られていることもあって、イメージセンサ−DSP間のインタフェースとしては冗長な機能が多い。仮に、イメージセンサ−DSP間のインタフェースにこれらの規格を採用するとした場合、イメージセンサ−DSP間のインタフェースとしては不要な機能をも実装する必要があり、回路面積、消費電力、実装コストが増加してしまう。
特に、伝送エラー対策用の回路を実装することの影響が大きい。例えば、伝送エラー対策用の回路の回路として、伝送エラーの訂正のための符号としてECC(Error Correcting Code)/CRC(Cyclic Redundancy Check)の生成を行う回路が設けられる場合、当該回路での消費電力が負担となる。
本技術はこのような状況に鑑みて開示するものであり、装置の動作に影響を与えることなく、伝送エラー対策用の回路を実装することによる消費電力の増加を抑制することができるようにするものである。
本技術の一側面は、センシングブロックから出力されるセンシング信号を、予め定められた所定のデータフォーマットに変換して他の装置に出力するインタフェースブロックを備え、前記インタフェースブロックは、前記データフォーマットにおいてエラーの訂正に用いられるエラー訂正情報を生成するエラー訂正情報生成部と、前記データフォーマットに挿入される所定のデータを生成中であるか否かを判定するデータ生成判定部と、前記データフォーマットに挿入される所定のデータを生成中であるか否かの判定結果に基づいて、前記エラー訂正情報生成部の稼働を制御する稼働制御部とを備えるセンサである。
前記稼働制御部は、前記エラー訂正情報生成部へのクロックの供給を制御することにより、前記エラー訂正情報生成部の稼働を制御するようにすることができる。
前記データフォーマットにおいて、前記エラー訂正情報が必要であるか否かを判定するエラー訂正情報要否判定部をさらに備え、前記エラー訂正情報生成部の稼働中に、前記エラー訂正情報要否判定部により前記エラー訂正情報が必要であると判定された場合、前記データ生成判定部により前記データフォーマットに挿入される所定のデータを生成中ではないと判定されたとき、前記稼働制御部が、前記エラー訂正情報生成部の稼働を停止させるようにすることができる。
前記データフォーマットにおいて、前記エラー訂正情報が必要であるか否かを判定するエラー訂正情報要否判定部をさらに備え、前記エラー訂正情報生成部の停止中に、前記エラー訂正情報要否判定部により前記エラー訂正情報が必要であると判定された場合、前記データ生成判定部により前記データフォーマットに挿入される所定のデータを生成中ではないと判定されたとき、前記稼働制御部が、前記エラー訂正情報生成部の稼働を開始させるようにすることができる。
前記データ生成判定部は、前記データフォーマットに従って伝送される所定の単位量のセンシング信号に対応するデータを格納するパケットの生成中であるか否かを判定するようにすることができる。
本技術の一側面は、センシングブロックから出力されるセンシング信号を、予め定められた所定のデータフォーマットに変換して他の装置に出力するインタフェースブロックを備え、前記インタフェースブロックは、前記データフォーマットにおいてエラーの訂正に用いられるエラー訂正情報を生成するエラー訂正情報生成部と、前記データフォーマットに挿入される所定のデータを生成中であるか否かを判定するデータ生成判定部と、前記データフォーマットに挿入される所定のデータを生成中であるか否かの判定結果に基づいて、前記エラー訂正情報生成部の稼働を制御する稼働制御部とを備えるセンサのセンシング方法であって、データ生成判定部が、前記データフォーマットに挿入される所定のデータを生成中であるか否かを判定し、稼働制御部が、前記データフォーマットに挿入される所定のデータを生成中であるか否かの判定結果に基づいて、前記エラー訂正情報生成部の稼働を制御するステップを含むセンシング方法である。
本技術の一側面においては、前記データフォーマットにおいてエラーの訂正に用いられるエラー訂正情報が生成され、前記データフォーマットに挿入される所定のデータを生成中であるか否かが判定され、前記データフォーマットに挿入される所定のデータを生成中であるか否かの判定結果に基づいて、前記エラー訂正情報生成部の稼働が制御される。
本技術によれば、装置の動作に影響を与えることなく、伝送エラー対策用の回路を実装することによる消費電力の増加を抑制することができる。
以下、図面を参照して、ここで開示する技術の実施の形態について説明する。
図1は、本技術を適用したCMOSイメージセンサの構成例を示すブロック図である。このCMOSイメージセンサ10は、例えば、デジタルカメラなどに設けられ、画像を撮像するものとされる。
同図の例では、CMOSイメージセンサ10が、PLL/PHYブロック21、センサデジタルブロック22、およびピクセルブロック23により構成されている。
PLL/PHYブロック21は、主に位相同期回路(PLL(Phase-locked loop))と分周器によって構成され、センサデジタルブロック22の内部のクロック生成ユニットに供給される所定の周波数の信号を生成する。
センサデジタルブロック22は、例えば、ピクセルブロックから出力される信号に基づいて、予め定められた形式のフレームのデータを生成し、図示せぬDSP(Digital Signal Processor)などに供給するようになされている。センサデジタルブロック22により生成されるフレームは、例えば、CMOSイメージセンサにより撮像された画像を処理するDSPに供給される。
ピクセルブロック23は、光電変換素子などを有して構成され、撮像した光に対応する信号をセンサデジタルブロック22に出力するようになされている。
図2は、図1に示されるCMOSイメージセンサ10の一部をより詳細に説明する図である。すなわち、図2には、図1におけるPLL/PHYブロック21、および、センサデジタルブロック22の詳細な構成が示されている。
なお、図2に示される構成例は従来のものとされ、本技術に係る構成例については後述する。
図2に示されるように、PLL/PHYブロック21は、PLLユニット31、および、PHYアナログユニット32により構成されている。また、センサデジタルブロック22は、PHYロジックユニット34、および、センサコントロールユニット35により構成されている。
この例では、PLLユニット31の発信器41(「x16」)から出力される信号が、分周器42(「Div 1/2/4」)と、PHYアナログユニット32の分周器51(「Div 1/4」)に供給されている。また、分周器42から出力される信号は、イネーブル43(「Enable」)を介して、PHYアナログユニット32の分周器52−1乃至分周器52−8(Div 1/5)に供給されている。
また、PHYアナログユニット32の分周器51から出力される信号は、クロック生成ユニット33の分周器61−1(「Div 1/2」)に供給される。PHYアナログユニット32の分周器52−1乃至分周器52−8から出力される信号は、それぞれPHYロジックユニット34の端子74−1乃至端子74−8に供給される。さらに、PHYアナログユニット32の分周器52−1から出力される信号は、PHYロジックユニット34の端子73−3にも供給される。端子73−3に供給される信号は、PHYロジッククロックと称される。
クロック生成ユニット33の分周器61−1から出力される信号は、分周器61−2に供給されるとともにイネーブル62−1を介してPHYロジックユニット34の端子73−1に供給される。端子73−1に供給される信号は、リンクロジッククロックと称される。クロック生成ユニット33の分周器61−2から出力される信号は、イネーブル62−2を介してPHYロジックユニット34の端子73−2に供給される。端子73−2に供給される信号は、ゲーテッドクロックと称される。
PHYロジックユニット34のCRC回路71は、ピクセルブロックから出力される信号に基づいて、予め定められた形式のフレームのデータを生成する際に、当該フレームに格納されるパケットのヘッダ情報に含まれるCRC(Cyclic Redundancy Check)の生成を行う回路とされる。
PHYロジックユニット34のECC回路72は、ピクセルブロックから出力される信号に基づいて、予め定められた形式のフレームのデータを生成する際に、当該フレームに格納されるパケットのヘッダ情報に含まれるECC(Error Correcting Code)の生成を行う回路とされる。
図3は、センサデジタルブロック22により生成されるフレームの構成例を示す図である。このフレームは、例えば、CMOSイメージセンサ10とDSPとの間で1フレームの画像データを伝送するのに用いられる。
図3の左端に示される「Start Code」から、同図の右端に示される「Idle Code」までのそれぞれのデータが当該フレームに格納される。そしてこのフレームには、パケット101が格納される。パケット101は、「Packet Header」、「Data Payload」、および「Footer」により構成されている。
「Packet Header」は、パケット101のヘッダ情報とされる。
「Data Payload」は、パケット101のペイロードとされる。パケット101のペイロードには、例えば、CMOSイメージセンサ10により撮像された画像のデータの1ラインを構成する画素のデータが格納される。例えば、1フレームの画像のデータ全体の伝送は、複数のパケットを用いて行われることになる。
「Footer」は、パケット101のフッタ情報とされ、オプションで付加される(「Footer」が付加されない場合もある)。
図4は、図3に示されるパケット101の構成例を示す図である。同図に示されるように、パケット101の「Packet Header」は、6バイトの「Header」と2バイトのCRCの組み合わせが3回繰り返して挿入された24バイトのデータとして構成されている。そして、「Packet Header」の先頭の6バイトを除く18バイトのデータがECCとして用いられる。
ここで、CRCは、例えば、「Data Payload」として挿入されたデータの誤り検出符号として演算された値とされる。また、「Header」には、例えば、「Data Payload」として挿入されたデータに対応する画像のデータのラインの位置を識別するための情報などが含まれる。
また、図4の例では、オプションである「Footer」がパケット101に付加されており、2バイトのCRCが「Footer」として挿入されている。
図4に示されるCRCは、図2のCRC回路71により生成され、図4に示されるECCは、図2のECC回路72により生成される。
図2のPHYロジックユニット34のCRC回路71およびECC回路72は、いずれも伝送エラー対策用の回路とされ、PHYロジッククロックによって動作する。すなわち、PHYロジックユニット34の端子73−3にPHYロジッククロックが供給されると、CRC回路71およびECC回路72がそれぞれ稼働するようになされている。
また、図2において、端子74−1乃至端子74−8に対応して設けられた8つのイネーブルが示されている。そして、これら8つのイネーブルの出力とともに、端子74−1乃至端子74−8に供給されたクロックを出力する端子75−1乃至端子75−8が設けられている。例えば、PHYロジックユニット34の端子75−1乃至端子75−8に接続される信号線によって、CMOSイメージセンサ10とDSPとの間の伝送路が構成されることになる。この伝送路は、レーン(Lane)とも称される。
図2のセンサコントロールユニット35は、例えば、図示せぬユーザインタフェースとの間での制御信号の送受信を制御するユニットとされる。3線シリアル通信回路81は、ユーザインタフェースから供給されるパラメータに対応する制御信号を出力してPHYロジックユニット34に供給するようになされている。
上述したように、PHYロジックユニット34のCRC回路71およびECC回路72は、端子73−3にPHYロジッククロックが供給されると稼働する。
しかしながら、センサデジタルブロック22が出力するデータにおいて、CRCとECCが必要とされない場合もある。図2に示される構成の場合、このような場合であっても、常に端子73−3にPHYロジッククロックが供給されることになる。CRC回路71およびECC回路72が稼働すると、スイッチング電流、リーク電流などが発生するため消費電力が増加することになる。このような消費電力を効果的に抑制する技術が期待されていた。
そこで本技術では、CRCとECCが必要とされない場合、消費電力を効果的に抑制することができるようにする。図5は、本技術の一実施の形態に係る構成例を示す図であって、図1に示されるCMOSイメージセンサ10の一部をより詳細に説明する図である。
図5において、図2と対応する部分には同一の符号が付されており、これらは図2の場合と同様の機能を有するものなので詳細な説明は省略する。
図5の例では、図2の場合と異なり、PHYロジックユニット34にパワーセーブ制御回路76が設けられている。また、図5の例では、図2の場合と異なり、センサコントロールユニット35にクロック制御回路82が設けられている。
さらに、図5の例では、図2の場合と異なり、クロック生成ユニット33にイネーブル62−3およびイネーブル62−4が設けられている。
図5の構成の場合、CRC回路71は、イネーブル62−3を介して供給される制御クロックに基づいて稼働するようになされている。すなわち、イネーブル62−3によって制御クロックが供給されると、CRC回路71が稼働し、イネーブル62−3によって制御クロックの供給が停止されると、CRC回路71も停止する。
また、図5の構成の場合、ECC回路72は、イネーブル62−4を介して供給される制御クロックに基づいて稼働するようになされている。すなわち、イネーブル62−4から制御クロックが供給されると、ECC回路72が稼働し、イネーブル62−4によって制御クロックの供給が停止されると、ECC回路72も停止する。
パワーセーブ制御回路76は、3線シリアル通信回路81から供給される制御信号に基づいて、後述するように、PHYロジックユニット34での処理プロセスに対応する制御信号をクロック制御回路82に出力する。
パワーセーブ制御回路76は、例えば、3線シリアル通信回路81から供給される制御信号に基づいて、センサデジタルブロック22が出力するデータにおいて、CRCとECCが必要とされるか否かを判定する。CRCとECCが必要ではないと判定された場合、パワーセーブ制御回路76は、次のように動作する。
パワーセーブ制御回路76は、例えば、PHYロジックユニット34での処理プロセスを監視するようになされている。すなわち、パワーセーブ制御回路76は、PHYロジックユニット34において、例えば、図4に示されるパケット101の生成が完了したか否かを検出するようになされている。
すなわち、図4に示されるCRCとECCの生成が完了し、パケット101の生成が完了したか否かが検出される。上述したように、図4に示されるCRCは、例えば、「Data Payload」として挿入されたデータの誤り検出符号として演算された値とされ、ECCは、3つのCRCと2つの「Header」を組み合わせて構成される。
従って、CRC回路71およびECC回路72によって、図4に示されるCRCとECCが生成された場合、1つのパケット101に挿入すべきデータの生成はすべて完了したことになり、1つのパケットの生成が完了する。その後、次のパケットの「Data Payload」として挿入されるデータなどが全て取得されると、CRC回路71およびECC回路72は、次のパケットのCRCとECCの生成を開始することになる。
パワーセーブ制御回路76は、例えば、パケット101を生成中であるか否かを検出し、パケット101を生成中である場合、その旨を表す制御信号(制御信号A)をクロック制御回路82に出力するようになされている。また、パケット101を生成中ではない場合(例えば、次のパケットに挿入すべきデータに対応する信号の供給を待っている状態)、パワーセーブ制御回路76は、その旨を表す制御信号(制御信号B)をクロック制御回路82に出力するようになされている。
一方、例えば、3線シリアル通信回路81から供給される制御信号に基づいて、センサデジタルブロック22が出力するデータにおいて、CRCとECCが必要と判定された場合、パワーセーブ制御回路76は、次のように動作する。
すなわち、CRCとECCが必要と判定された場合、パワーセーブ制御回路76は、CRCとECCが必要であることを表す制御信号(制御信号C)をクロック制御回路82に出力するようになされている。
クロック制御回路82は、パワーセーブ制御回路76から出力される制御信号に基づいて、イネーブル62−3およびイネーブル62−4を制御する。
クロック制御回路82は、パワーセーブ制御回路76からパケット101を生成中であることを表す制御信号(制御信号A)が出力されている場合、イネーブル62−3およびイネーブル62−4を制御して、CRC回路71およびECC回路72に制御クロックを供給させる。また、クロック制御回路82は、パワーセーブ制御回路76からパケット101を生成中ではないことを表す制御信号(制御信号B)が出力されている場合、イネーブル62−3およびイネーブル62−4を制御して、CRC回路71およびECC回路72への制御クロックの供給を停止させる。
さらに、クロック制御回路82は、パワーセーブ制御回路76からCRCとECCが必要であることを表す制御信号(制御信号C)が出力されている場合、イネーブル62−3およびイネーブル62−4を制御して、CRC回路71およびECC回路72に制御クロックを供給させる。
このようにすることで、例えば、CRC回路71およびECC回路72が稼働している場合、3線シリアル通信回路81からCRCとECCが必要ではない旨の制御信号が供給されたとき、パケット101が生成されたことを待って、制御クロックの供給が停止されるようにすることができる。
例えば、パケット101を生成中に制御クロックの供給を停止して、CRC回路71およびECC回路72を停止させると、パケット101に挿入されるデータに不整合が生じる。このような不整合が生じた場合、DSPにおける処理が正常に終了しないことになる。このため、パケット101が生成されたことを待って、制御クロックの供給が停止されるようにする必要がある。
上述した例では、CRC回路71およびECC回路72が稼働している状態から、CRC回路71およびECC回路72を停止させることを前提としたものである。しかし、CRC回路71およびECC回路72が停止している状態から、CRC回路71およびECC回路72を稼働させる場合もある。
例えば、CRC回路71およびECC回路72が停止している状態からCRC回路71およびECC回路72を稼働させる場合も、やはりパケット101が生成されたことを待って、制御クロックの供給が開始されるようにする必要がある。パケット101を生成中に制御クロックの供給を開始して、CRC回路71およびECC回路72を稼働させると、パケット101に挿入されるデータに不整合が生じ、DSPにおける処理が正常に終了しないことになるからである。
例えば、CRC回路71およびECC回路72が既に停止している場合、パワーセーブ制御回路76は、例えば、3線シリアル通信回路81から供給される制御信号に基づいて、センサデジタルブロック22が出力するデータにおいて、CRCとECCが必要とされるか否かを判定する。CRCとECCが必要と判定された場合、パワーセーブ制御回路76は、次のように動作する。
パワーセーブ制御回路76は、例えば、パケット101を生成中であるか否かを検出し、パケット101を生成中である場合、その旨を表す制御信号(制御信号D)をクロック制御回路82に出力するようになされている。また、パケット101を生成中ではない場合、パワーセーブ制御回路76は、その旨を表す制御信号(制御信号E)をクロック制御回路82に出力するようになされている。
一方、例えば、3線シリアル通信回路81から供給される制御信号に基づいて、センサデジタルブロック22が出力するデータにおいて、CRCとECCが必要ではないと判定された場合、パワーセーブ制御回路76は、次のように動作する。
すなわち、CRCとECCが必要と判定された場合、パワーセーブ制御回路76は、CRCとECCが必要ではないことを表す制御信号(制御信号F)をクロック制御回路82に出力するようになされている。
クロック制御回路82は、パワーセーブ制御回路76からパケット101を生成中であることを表す制御信号(制御信号D)が出力されている場合、イネーブル62−3およびイネーブル62−4を制御して、CRC回路71およびECC回路72に制御クロックを供給させないようにする。また、クロック制御回路82は、パワーセーブ制御回路76からパケット101を生成中ではないことを表す制御信号(制御信号E)が出力されている場合、イネーブル62−3およびイネーブル62−4を制御して、CRC回路71およびECC回路72への制御クロックの供給を開始させる。
さらに、クロック制御回路82は、パワーセーブ制御回路76からCRCとECCが必要でないことを表す制御信号(制御信号F)が出力されている場合、イネーブル62−3およびイネーブル62−4を制御して、CRC回路71およびECC回路72に制御クロックを供給させないようにする。
このようにすることで、例えば、CRC回路71およびECC回路72が既に停止している場合に、3線シリアル通信回路81からCRCとECCが必要である旨の制御信号が供給されたとき、パケット101が生成されたことを待って、制御クロックの供給を開始させるようにすることができる。
本技術によれば、上述のように適切なタイミングで制御クロックの供給を停止させることができ、例えば、DSPなどの動作に影響を与えることなく、CRC回路71およびECC回路72を停止させることができる。従って、本技術によれば、装置の動作に影響を与えることなく、伝送エラー対策用の回路を実装することによる消費電力の増加を抑制することができる。
次に、図6のフローチャートを参照して、本技術を適用したCMOSイメージセンサにおけるクロック供給制御処理の例について説明する。この処理は、例えば、CRC回路71およびECC回路72が稼働しているとき実行される。
ステップS21において、パワーセーブ制御回路76は、例えば、3線シリアル通信回路81から供給される制御信号をチェックする。
ステップS22において、パワーセーブ制御回路76は、ステップS21の処理の結果、センサデジタルブロック22が出力するデータにおいて、CRCとECCが必要とされるか否かを判定する。
ステップS22において、CRCとECCが必要ではないと判定された場合、処理は、ステップS23に進む。
ステップS23において、パワーセーブ制御回路76は、パケット101を生成中であるか否かを判定する。
ステップS23において、パケット101を生成中であると判定された場合、ステップS23の処理が繰り返される。なお、このとき、上述したように、パワーセーブ制御回路76は、パケット101を生成中であることを表す制御信号をクロック制御回路82に出力する。そして、パワーセーブ制御回路76からパケット101を生成中であることを表す制御信号が出力されている場合、クロック制御回路82は、イネーブル62−3およびイネーブル62−4を制御して、CRC回路71およびECC回路72に制御クロックを供給させる。
ステップS23において、パケット101を生成中ではないと判定された場合、処理は、ステップS24に進む。なお、このとき上述したように、パワーセーブ制御回路76は、パケット101を生成中ではないことを表す制御信号をクロック制御回路82に出力する。
ステップS24において、クロック制御回路82は、イネーブル62−3およびイネーブル62−4を制御して、CRC回路71およびECC回路72への制御クロックの供給を停止させる。
これにより、ステップS25において、CRC回路71およびECC回路72が停止される。
一方、ステップS22において、ステップS21の処理の結果、センサデジタルブロック22が出力するデータにおいて、CRCとECCが必要とされた場合、ステップS23乃至ステップS25の処理は、スキップされる。なお、このとき、上述したように、パワーセーブ制御回路76は、CRCとECCが必要であることを表す制御信号をクロック制御回路82に出力する。また、パワーセーブ制御回路76からCRCとECCが必要であることを表す制御信号が出力されている場合、クロック制御回路82は、イネーブル62−3およびイネーブル62−4を制御して、CRC回路71およびECC回路72に制御クロックを供給させる。
このようにして、CRC回路71およびECC回路72が稼働しているときのクロック供給制御処理が実行される。
次に、図7のフローチャートを参照して、本技術を適用したCMOSイメージセンサにおけるクロック供給制御処理の別の例について説明する。この処理は、例えば、CRC回路71およびECC回路72が既に停止しているとき実行される。
ステップS41において、パワーセーブ制御回路76は、例えば、3線シリアル通信回路81から供給される制御信号をチェックする。
ステップS42において、パワーセーブ制御回路76は、ステップS41の処理の結果、センサデジタルブロック22が出力するデータにおいて、CRCとECCが必要とされるか否かを判定する。
ステップS42において、CRCとECCが必要であると判定された場合、処理は、ステップS43に進む。
ステップS43において、パワーセーブ制御回路76は、パケット101を生成中であるか否かを判定する。
ステップS43において、パケット101を生成中であると判定された場合、ステップS43の処理が繰り返される。なお、このとき、上述したように、パワーセーブ制御回路76は、パケット101を生成中であることを表す制御信号をクロック制御回路82に出力する。そして、パワーセーブ制御回路76からパケット101を生成中であることを表す制御信号が出力されている場合、クロック制御回路82は、イネーブル62−3およびイネーブル62−4を制御して、CRC回路71およびECC回路72に制御クロックを供給させないようにする。
ステップS43において、パケット101を生成中ではないと判定された場合、処理は、ステップS44に進む。なお、このとき上述したように、パワーセーブ制御回路76は、パケット101を生成中ではないことを表す制御信号をクロック制御回路82に出力する。
ステップS44において、クロック制御回路82は、イネーブル62−3およびイネーブル62−4を制御して、CRC回路71およびECC回路72への制御クロックの供給を開始させる。
これにより、ステップS45において、CRC回路71およびECC回路72が稼働される。
一方、ステップS42において、ステップS41の処理の結果、センサデジタルブロック22が出力するデータにおいて、CRCとECCが必要ないと判定された場合、ステップS43乃至ステップS45の処理は、スキップされる。なお、このとき、上述したように、パワーセーブ制御回路76は、CRCとECCが必要ではないことを表す制御信号をクロック制御回路82に出力する。また、パワーセーブ制御回路76からCRCとECCが必要ではないことを表す制御信号が出力されている場合、クロック制御回路82は、イネーブル62−3およびイネーブル62−4を制御して、CRC回路71およびECC回路72に制御クロックを供給させないようにする。
このようにして、CRC回路71およびECC回路72が既に停止しているときのクロック供給制御処理が実行される。
なお、本明細書において上述した一連の処理は、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
また、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
なお、本技術は以下のような構成も取ることができる。
(1)
センシングブロックから出力されるセンシング信号を、予め定められた所定のデータフォーマットに変換して他の装置に出力するインタフェースブロックを備え、
前記インタフェースブロックは、
前記データフォーマットにおいてエラーの訂正に用いられるエラー訂正情報を生成するエラー訂正情報生成部と、
前記データフォーマットに挿入される所定のデータを生成中であるか否かを判定するデータ生成判定部と、
前記データフォーマットに挿入される所定のデータを生成中であるか否かの判定結果に基づいて、前記エラー訂正情報生成部の稼働を制御する稼働制御部とを備える
センサ。
(2)
前記稼働制御部は、
前記エラー訂正情報生成部へのクロックの供給を制御することにより、前記エラー訂正情報生成部の稼働を制御する
(1)に記載のセンサ。
(3)
前記データフォーマットにおいて、前記エラー訂正情報が必要であるか否かを判定するエラー訂正情報要否判定部をさらに備え、
前記エラー訂正情報生成部の稼働中に、前記エラー訂正情報要否判定部により前記エラー訂正情報が必要であると判定された場合、
前記データ生成判定部により前記データフォーマットに挿入される所定のデータを生成中ではないと判定されたとき、
前記稼働制御部が、前記エラー訂正情報生成部の稼働を停止させる
(1)または(2)に記載のセンサ。
(4)
前記データフォーマットにおいて、前記エラー訂正情報が必要であるか否かを判定するエラー訂正情報要否判定部をさらに備え、
前記エラー訂正情報生成部の停止中に、前記エラー訂正情報要否判定部により前記エラー訂正情報が必要であると判定された場合、
前記データ生成判定部により前記データフォーマットに挿入される所定のデータを生成中ではないと判定されたとき、
前記稼働制御部が、前記エラー訂正情報生成部の稼働を開始させる
(1)乃至(3)のいずれかに記載のセンサ。
(5)
前記データ生成判定部は、
前記データフォーマットに従って伝送される所定の単位量のセンシング信号に対応するデータを格納するパケットの生成中であるか否かを判定する
(1)乃至(4)のいずれかに記載のセンサ。
(6)
センシングブロックから出力されるセンシング信号を、予め定められた所定のデータフォーマットに変換して他の装置に出力するインタフェースブロックを備え、
前記インタフェースブロックは、
前記データフォーマットにおいてエラーの訂正に用いられるエラー訂正情報を生成するエラー訂正情報生成部と、
前記データフォーマットに挿入される所定のデータを生成中であるか否かを判定するデータ生成判定部と、
前記データフォーマットに挿入される所定のデータを生成中であるか否かの判定結果に基づいて、前記エラー訂正情報生成部の稼働を制御する稼働制御部とを備えるセンサのセンシング方法であって、
データ生成判定部が、前記データフォーマットに挿入される所定のデータを生成中であるか否かを判定し、
稼働制御部が、前記データフォーマットに挿入される所定のデータを生成中であるか否かの判定結果に基づいて、前記エラー訂正情報生成部の稼働を制御するステップ
を含むセンシング方法。
センシングブロックから出力されるセンシング信号を、予め定められた所定のデータフォーマットに変換して他の装置に出力するインタフェースブロックを備え、
前記インタフェースブロックは、
前記データフォーマットにおいてエラーの訂正に用いられるエラー訂正情報を生成するエラー訂正情報生成部と、
前記データフォーマットに挿入される所定のデータを生成中であるか否かを判定するデータ生成判定部と、
前記データフォーマットに挿入される所定のデータを生成中であるか否かの判定結果に基づいて、前記エラー訂正情報生成部の稼働を制御する稼働制御部とを備える
センサ。
(2)
前記稼働制御部は、
前記エラー訂正情報生成部へのクロックの供給を制御することにより、前記エラー訂正情報生成部の稼働を制御する
(1)に記載のセンサ。
(3)
前記データフォーマットにおいて、前記エラー訂正情報が必要であるか否かを判定するエラー訂正情報要否判定部をさらに備え、
前記エラー訂正情報生成部の稼働中に、前記エラー訂正情報要否判定部により前記エラー訂正情報が必要であると判定された場合、
前記データ生成判定部により前記データフォーマットに挿入される所定のデータを生成中ではないと判定されたとき、
前記稼働制御部が、前記エラー訂正情報生成部の稼働を停止させる
(1)または(2)に記載のセンサ。
(4)
前記データフォーマットにおいて、前記エラー訂正情報が必要であるか否かを判定するエラー訂正情報要否判定部をさらに備え、
前記エラー訂正情報生成部の停止中に、前記エラー訂正情報要否判定部により前記エラー訂正情報が必要であると判定された場合、
前記データ生成判定部により前記データフォーマットに挿入される所定のデータを生成中ではないと判定されたとき、
前記稼働制御部が、前記エラー訂正情報生成部の稼働を開始させる
(1)乃至(3)のいずれかに記載のセンサ。
(5)
前記データ生成判定部は、
前記データフォーマットに従って伝送される所定の単位量のセンシング信号に対応するデータを格納するパケットの生成中であるか否かを判定する
(1)乃至(4)のいずれかに記載のセンサ。
(6)
センシングブロックから出力されるセンシング信号を、予め定められた所定のデータフォーマットに変換して他の装置に出力するインタフェースブロックを備え、
前記インタフェースブロックは、
前記データフォーマットにおいてエラーの訂正に用いられるエラー訂正情報を生成するエラー訂正情報生成部と、
前記データフォーマットに挿入される所定のデータを生成中であるか否かを判定するデータ生成判定部と、
前記データフォーマットに挿入される所定のデータを生成中であるか否かの判定結果に基づいて、前記エラー訂正情報生成部の稼働を制御する稼働制御部とを備えるセンサのセンシング方法であって、
データ生成判定部が、前記データフォーマットに挿入される所定のデータを生成中であるか否かを判定し、
稼働制御部が、前記データフォーマットに挿入される所定のデータを生成中であるか否かの判定結果に基づいて、前記エラー訂正情報生成部の稼働を制御するステップ
を含むセンシング方法。
10 CMOSイメージセンサ, 21 PLL/PHYブロック, 22 センサデジタルブロック, 23 ピクセルブロック, 31 PLLユニット, 32 PHYアナログユニット, 34 PHYロジックユニット, 35 センサコントロールユニット, 62−1乃至62−4 イネーブル, 71 CRC回路, 72 ECC回路, 73 パワーセーブ制御回路, 81 3線シリアル通信回路, 82 クロック制御回路
Claims (6)
- センシングブロックから出力されるセンシング信号を、予め定められた所定のデータフォーマットに変換して他の装置に出力するインタフェースブロックを備え、
前記インタフェースブロックは、
前記データフォーマットにおいてエラーの訂正に用いられるエラー訂正情報を生成するエラー訂正情報生成部と、
前記データフォーマットに挿入される所定のデータを生成中であるか否かを判定するデータ生成判定部と、
前記データフォーマットに挿入される所定のデータを生成中であるか否かの判定結果に基づいて、前記エラー訂正情報生成部の稼働を制御する稼働制御部とを備える
センサ。 - 前記稼働制御部は、
前記エラー訂正情報生成部へのクロックの供給を制御することにより、前記エラー訂正情報生成部の稼働を制御する
請求項1に記載のセンサ。 - 前記データフォーマットにおいて、前記エラー訂正情報が必要であるか否かを判定するエラー訂正情報要否判定部をさらに備え、
前記エラー訂正情報生成部の稼働中に、前記エラー訂正情報要否判定部により前記エラー訂正情報が必要であると判定された場合、
前記データ生成判定部により前記データフォーマットに挿入される所定のデータを生成中ではないと判定されたとき、
前記稼働制御部が、前記エラー訂正情報生成部の稼働を停止させる
請求項1に記載のセンサ。 - 前記データフォーマットにおいて、前記エラー訂正情報が必要であるか否かを判定するエラー訂正情報要否判定部をさらに備え、
前記エラー訂正情報生成部の停止中に、前記エラー訂正情報要否判定部により前記エラー訂正情報が必要であると判定された場合、
前記データ生成判定部により前記データフォーマットに挿入される所定のデータを生成中ではないと判定されたとき、
前記稼働制御部が、前記エラー訂正情報生成部の稼働を開始させる
請求項1に記載のセンサ。 - 前記データ生成判定部は、
前記データフォーマットに従って伝送される所定の単位量のセンシング信号に対応するデータを格納するパケットの生成中であるか否かを判定する
請求項1に記載のセンサ。 - センシングブロックから出力されるセンシング信号を、予め定められた所定のデータフォーマットに変換して他の装置に出力するインタフェースブロックを備え、
前記インタフェースブロックは、
前記データフォーマットにおいてエラーの訂正に用いられるエラー訂正情報を生成するエラー訂正情報生成部と、
前記データフォーマットに挿入される所定のデータを生成中であるか否かを判定するデータ生成判定部と、
前記データフォーマットに挿入される所定のデータを生成中であるか否かの判定結果に基づいて、前記エラー訂正情報生成部の稼働を制御する稼働制御部とを備えるセンサのセンシング方法であって、
データ生成判定部が、前記データフォーマットに挿入される所定のデータを生成中であるか否かを判定し、
稼働制御部が、前記データフォーマットに挿入される所定のデータを生成中であるか否かの判定結果に基づいて、前記エラー訂正情報生成部の稼働を制御するステップ
を含むセンシング方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011272995A JP2013126057A (ja) | 2011-12-14 | 2011-12-14 | センサおよびセンシング方法 |
CN201280057786.XA CN103975548A (zh) | 2011-12-14 | 2012-12-04 | 传感器和传感方法 |
US14/353,395 US20140281838A1 (en) | 2011-12-14 | 2012-12-04 | Sensor and sensing method |
PCT/JP2012/081307 WO2013088985A1 (ja) | 2011-12-14 | 2012-12-04 | センサおよびセンシング方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011272995A JP2013126057A (ja) | 2011-12-14 | 2011-12-14 | センサおよびセンシング方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013126057A true JP2013126057A (ja) | 2013-06-24 |
Family
ID=48612439
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011272995A Pending JP2013126057A (ja) | 2011-12-14 | 2011-12-14 | センサおよびセンシング方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20140281838A1 (ja) |
JP (1) | JP2013126057A (ja) |
CN (1) | CN103975548A (ja) |
WO (1) | WO2013088985A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111756781B (zh) * | 2019-03-28 | 2023-08-11 | 上海新微技术研发中心有限公司 | 传感器集成交互装置以及交互方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004303116A (ja) * | 2003-04-01 | 2004-10-28 | Hitachi Ltd | データ処理装置、および、データ処理方法 |
JP2010118966A (ja) * | 2008-11-13 | 2010-05-27 | Sony Corp | 受信装置、情報提示方法および光通信システム |
JP2010278974A (ja) * | 2009-06-01 | 2010-12-09 | Nippon Telegr & Teleph Corp <Ntt> | デジタル伝送システム |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08139634A (ja) * | 1994-11-07 | 1996-05-31 | Casio Comput Co Ltd | 無線送受信装置 |
JP5166203B2 (ja) * | 2008-10-24 | 2013-03-21 | 株式会社日立製作所 | センサネットワークシステム、センサノード、及び基地局 |
WO2011042935A1 (ja) * | 2009-10-08 | 2011-04-14 | 富士通株式会社 | 無線タグ装置、無線タグ装置の制御プログラム及び無線タグ装置の制御方法 |
US8438344B2 (en) * | 2010-03-12 | 2013-05-07 | Texas Instruments Incorporated | Low overhead and timing improved architecture for performing error checking and correction for memories and buses in system-on-chips, and other circuits, systems and processes |
-
2011
- 2011-12-14 JP JP2011272995A patent/JP2013126057A/ja active Pending
-
2012
- 2012-12-04 US US14/353,395 patent/US20140281838A1/en not_active Abandoned
- 2012-12-04 CN CN201280057786.XA patent/CN103975548A/zh active Pending
- 2012-12-04 WO PCT/JP2012/081307 patent/WO2013088985A1/ja active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004303116A (ja) * | 2003-04-01 | 2004-10-28 | Hitachi Ltd | データ処理装置、および、データ処理方法 |
JP2010118966A (ja) * | 2008-11-13 | 2010-05-27 | Sony Corp | 受信装置、情報提示方法および光通信システム |
JP2010278974A (ja) * | 2009-06-01 | 2010-12-09 | Nippon Telegr & Teleph Corp <Ntt> | デジタル伝送システム |
Also Published As
Publication number | Publication date |
---|---|
US20140281838A1 (en) | 2014-09-18 |
CN103975548A (zh) | 2014-08-06 |
WO2013088985A1 (ja) | 2013-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5226758B2 (ja) | 巡回冗長検査を実行するためのシステム及び方法 | |
US10362220B2 (en) | Conversation of pixel data into compression format of pixels | |
JP5233165B2 (ja) | データ伝送装置 | |
US10089173B2 (en) | Error detection constants of symbol transition clocking transcoding | |
JP2015018564A5 (ja) | ||
WO2022078426A1 (zh) | 数据传输方法、系统和计算机可读存储介质 | |
CN102263609B (zh) | 帧边界检测方法和设备及解码方法和系统 | |
US11258947B2 (en) | Methods and apparatus for multi-lane mapping, link training and lower power modes for a high speed bus interface | |
CN202663412U (zh) | 发送设备、接收设备、以及传输系统 | |
JP2013078378A5 (ja) | ||
US20130083178A1 (en) | Endoscope system and external control device for endoscope | |
US20140016654A1 (en) | Can communication system, can transmission apparatus, can reception apparatus, and can communication method | |
US8402354B2 (en) | Signal processor and error correction process | |
JP2013123087A (ja) | 情報処理装置、情報処理方法、及びプログラム | |
CN107733568B (zh) | 基于fpga实现crc并行计算的方法及装置 | |
CN101977092A (zh) | 前向纠错映射和去映射技术 | |
WO2013088985A1 (ja) | センサおよびセンシング方法 | |
US9094911B2 (en) | Data communication system, method of optimizing preamble length, and communication apparatus | |
US10057524B2 (en) | Image capturing apparatus | |
JP2012044629A (ja) | 情報処理装置、通信システム、情報処理方法及びプログラム | |
US20200195589A1 (en) | Real-time on-chip data transfer system | |
JP2009130923A (ja) | パケット通信システム | |
CN105116731B (zh) | 一种舞台设备与表演方案自适应匹配装置 | |
CN109217982A (zh) | 传输数据的方法、装置、发送设备和接收设备 | |
CN115134043B (zh) | 确定数据传输模式的方法及其装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150917 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151106 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160329 |