JP2013125879A - 光電変換素子および光電変換素子の製造方法 - Google Patents

Abstract

【課題】変換効率を向上可能な光電変換素子を提供する。
【解決手段】光電変換素子１０は、透明導電膜１と、非晶質半導体層２と、ｐ型半導体層３と、ｉ型半導体層４と、光電変換部５とを備える。光電変換部５は、結晶シリコンからなる。ｉ型半導体層４は、光電変換部５に接して形成される。ｐ型半導体層３は、ｉ型半導体層４に接して形成される。非晶質半導体層２は、ｐ型半導体層３に接して形成される。透明導電膜１は、非晶質半導体層２に接して形成される。そして、非晶質半導体層２は、炭素原子、酸素原子およびシリコン原子を含む。
【選択図】図１

Description

この発明は、光電変換素子および光電変換素子の製造方法に関するものである。

従来、光を電気に変換する太陽電池として特許文献１に記載の太陽電池が知られている。

この太陽電池は、ｎ型単結晶シリコンと、真性非晶質シリコンと、ｐ型非晶質シリコンと、透明導電膜と、裏面電極とを備える。

真性非晶質シリコンは、ｎ型単結晶シリコンの一主面に形成される。ｐ型非晶質シリコンは、真性非晶質シリコン上に真性非晶質シリコンに接して形成される。透明導電膜は、ｐ型非晶質シリコン上にｐ型非晶質シリコンに接して形成される。裏面電極は、透明導電膜と反対側において、ｎ型単結晶シリコンに接して形成される。

特開平５−１３６４４０号公報

しかし、従来の太陽電池のように、透明導電膜に接してｐ型非晶質シリコンを形成した場合、透明導電膜とｐ型非晶質シリコンとの間に正孔に対してエネルギー障壁が形成される。その結果、光励起された正孔は、ｐ型非晶質シリコンから透明導電膜へ効率良く伝導することが困難になり、太陽電池の曲線因子（ＦＦ：Ｆｉｌｌ Ｆａｃｔｏｒ）が低下する。また、上記のエネルギー障壁は、太陽電池内の拡散電位を低下させ、太陽電池の開放電圧を低下させる。

そこで、この発明は、上記のエネルギー障壁による太陽電池の特性低下を解決すると言う新規な課題に着目してなされたものであり、変換効率を向上可能な光電変換素子を提供するものである。

また、この発明は、変換効率を向上可能な光電変換素子の製造方法を提供するものである。

この発明の実施の形態によれば、光電変換素子は、光電変換部と、ｉ型半導体層と、ｐ型半導体層と、非晶質半導体層と、透明導電膜とを備える。光電変換部は、結晶シリコンからなる。ｉ型半導体層は、光電変換部に接して形成される。ｐ型半導体層は、ｉ型半導体層に接して形成され、非晶質相または微結晶相からなる。非晶質半導体層は、ｐ型半導体層に接して形成され、酸素原子を含む。透明導電膜は、非晶質半導体層に接して形成される。

また、この発明の実施の形態によれば、光電変換素子の製造方法は、結晶シリコンからなる光電変換部に接してｉ型半導体層を形成する第１の工程と、非晶質相または微結晶相からなるｐ型半導体層をｉ型半導体層に接して形成する第２の工程と、酸素原子を含む非晶質半導体層をｐ型半導体層に接して形成する第３の工程と、非晶質半導体層に接して透明導電膜を形成する第４の工程とを備える。

この発明の実施の形態による光電変換素子においては、酸素原子を含む非晶質半導体層は、透明導電膜およびｐ型半導体層に接して透明導電膜とｐ型半導体層との間に配置される。そして、非晶質半導体層には、酸素原子に起因したドナー準位が形成され、非晶質半導体層は、ｎ型の導電型を有する。その結果、非晶質半導体層とｐ型半導体層との界面には、再結合準位が存在する。また、非晶質半導体層／ｐ型半導体層からなるｎ／ｐ接合は、非晶質半導体層とｐ型半導体層との界面に存在する再結合準位に起因にして整流特性を殆ど示さないので、ｐ型半導体層／ｉ型半導体層／光電変換部からなる接合による内部電界の低下が抑制される。そうすると、電子および正孔は、非晶質半導体層とｐ型半導体層との界面において効率的に再結合し、光電変換素子の開放電圧および曲線因子が大きくなる。

従って、光電変換素子の変換効率を向上できる。

また、この発明の実施の形態による光電変換素子の製造方法においては、酸素原子を含む非晶質半導体層は、透明導電膜およびｐ型半導体層に接して透明導電膜とｐ型半導体層との間に形成される。その結果、製造された光電変換素子において、非晶質半導体層とｐ型半導体層との界面には、再結合準位が存在する。また、非晶質半導体層／ｐ型半導体層からなるｎ／ｐ接合は、非晶質半導体層とｐ型半導体層との界面に存在する再結合準位に起因にして整流特性を殆ど示さないので、ｐ型半導体層／ｉ型半導体層／光電変換部からなる接合による内部電界の低下が抑制される。そうすると、電子および正孔は、非晶質半導体層とｐ型半導体層との界面において効率的に再結合し、光電変換素子の開放電圧および曲線因子が大きくなる。

従って、光電変換素子の変換効率を向上できる。

この発明の実施の形態による光電変換素子の構成を示す断面図である。 実施例１における光電変換素子の構成を示す断面図である。 実施例２における光電変換素子の構成を示す断面図である。 図３に示す非晶質半導体層の厚み方向における酸素原子濃度の分布を示す図である。 図３に示す非晶質半導体層の厚み方向における酸素原子濃度の他の分布を示す図である。 図３に示す非晶質半導体層を形成するときの炭酸ガスの供給量を示す図である。 図３に示す非晶質半導体層を形成するときの炭酸ガスの他の供給量を示す図である。 実施例３における光電変換素子の構成を示す断面図である。 実施例４における光電変換素子の構成を示す断面図である。 実施例５における光電変換素子の構成を示す断面図である。

本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。

この明細書において、「非晶質相」とは、シリコン（Ｓｉ）原子等がランダムに配列された状態を言う。また、「微結晶相」とは、Ｓｉ原子等のランダムなネットワークの中に粒径が１０〜１００ｎｍ程度であるＳｉ等の結晶粒が存在する状態を言う。更に、アモルファスシリコンを「ａ−Ｓｉ」と表記するが、この表記は、実際には、水素（Ｈ）原子が含まれていてもよい。アモルファスシリコンカーバイド（ａ−ＳｉＣ）、アモルファスシリコンカーボンオキサイト（ａ−ＳｉＣＯ）、アモルファスシリコンナイトライド（ａ−ＳｉＮ）、アモルファスシリコンゲルマニウム（ａ−ＳｉＧｅ）、アモルファスゲルマニウム（ａ−Ｇｅ）、微結晶シリコンカーバイド（μｃ−ＳｉＣ）、微結晶シリコン（μｃ−Ｓｉ）、微結晶シリコンゲルマニウム（μｃ−ＳｉＧｅ）、および微結晶ゲルマニウム（μｃ−Ｇｅ）についても、同様に、Ｈ原子が含まれていてもよい。

図１は、この発明の実施の形態による光電変換素子の構成を示す断面図である。図１を参照して、この発明の実施の形態による光電変換素子１０は、透明導電膜１と、非晶質半導体層２と、ｐ型半導体層３と、ｉ型半導体層４と、光電変換部５とを備える。

透明導電膜１は、例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＳｎＯ_２およびＺｎＯ等からなる。

非晶質半導体層２は、透明導電膜１に接して配置される。そして、非晶質半導体層２は、炭素原子、酸素原子およびシリコン原子を含む。ｐ型半導体層３は、非晶質半導体層２に接して配置される。そして、ｐ型半導体層３は、非晶質相または微結晶相からなる。ｉ型半導体層４は、ｐ型半導体層３に接して配置される。そして、ｉ型半導体層４は、非晶質相からなる。

光電変換部５は、ｉ型半導体層４に接して配置される。そして、光電変換部５は、単結晶シリコンまたは多結晶シリコンからなる。即ち、光電変換部５は、結晶シリコンからなる。

光電変換素子１０においては、太陽光は、透明導電膜１側から光電変換素子１０に入射される。

光電変換素子１０は、ｉ型半導体層４、ｐ型半導体層３、非晶質半導体層２および透明導電膜１を光電変換部５上に順次積層して製造される。

上述したように、非晶質半導体層２は、酸素原子を含むので、酸素原子に起因するドナー準位が形成され、ｎ型の導電型を有する。また、ｐ型半導体層３は、非晶質相または微結晶相からなる。その結果、非晶質半導体層２とｐ型半導体層３との界面には、再結合準位が存在する。また、非晶質半導体層２とｐ型半導体層３とからなる接合は、非晶質半導体層２とｐ型半導体層３との界面に存在する再結合準位に起因して整流特性を殆ど示さないので、ｐ型半導体層３／ｉ型半導体層４／光電変換部５からなる接合の拡散電位の低下が抑制される。

そうすると、光電変換部５で光励起された正孔は、キャリア拡散および拡散電位によってｐ型半導体層３へ移動し、非晶質半導体層２とｐ型半導体層３との界面に到達する。また、光電変換部５で光励起された電子は、光電変換部５から外部のリード線（図示せず）および透明導電膜１を介して非晶質半導体層２に到達する。そして、電子と正孔は、非晶質半導体層２とｐ型半導体層３との界面において、再結合準位を介して再結合する。これによって、光電流Ｉ_ｐｈが光電変換素子１０に流れる。

このように、非晶質半導体層２を透明導電膜１とｐ型半導体層３との間に設けることによって、光電変換部５で光励起された正孔は、非晶質半導体層２とｐ型半導体層３との界面で電子と効率良く再結合するとともに、ｐ型半導体層３／ｉ型半導体層４／光電変換部５からなる接合の拡散電位の低下が抑制される。

従って、開放電圧の低下および曲線因子の低下が抑制され、光電変換素子１０の変換効率を向上できる。

ｐ型半導体層３が微結晶相からなる場合、ｐ型半導体層３／ｉ型半導体層４／光電変換部５からなる接合の拡散電位は、ｐ型半導体層３が非晶質相からなる場合よりも大きくなるので、開放電圧Ｖｏｃを大きくできる。また、ｐ型半導体層３が微結晶相からなる場合、ｐ型半導体層３の抵抗は、ｐ型半導体層３が非晶質相からなる場合よりも低くなるので、曲線因子ＦＦを改善できる。その結果、光電変換素子１０の変換効率を更に向上できる。

以下、光電変換素子１０の実施例について説明する。光電変換素子１０を具体的に実現する場合、非晶質半導体層２、ｐ型半導体層３およびｉ型半導体層４は、表１に示す各材料からなる。

（実施例１）
図２は、実施例１における光電変換素子の構成を示す断面図である。図２を参照して、光電変換素子１０Ａは、集電電極９と、透明導電膜１１と、非晶質半導体層２１と、ｐ型非晶質層３１と、ｉ型非晶質層４１と、光電変換部５１と、絶縁層６１と、裏面電極６２とを備える。

ｉ型非晶質層４１、ｐ型非晶質層３１、非晶質半導体層２１、透明導電膜１１および集電電極９は、光電変換部５１上に順次積層される。絶縁層６１および裏面電極６２は、透明導電膜１１と反対側において、光電変換部５１上に順次積層される。

集電電極９は、例えば、銀（Ａｇ）からなり、透明導電膜１１の表面に櫛型に形成される。

透明導電膜１１は、例えば、ＳｎＯ_２からなる。非晶質半導体層２１は、例えば、ａ−ＳｉＣＯからなり、厚みは、例えば、４ｎｍである。また、非晶質半導体層２１中の酸素（Ｏ）濃度は、５原子％以上２０原子％以下であり、好ましくは、７原子％以上１５原子％以下である。そして、非晶質半導体層２１は、透明導電膜１１に接する。

ｐ型非晶質層３１は、例えば、ｐ型ａ−Ｓｉからなり、厚みは、例えば、１０ｎｍである。そして、ｐ型非晶質層３１は、非晶質半導体層２１に接する。

ｉ型非晶質層４１は、例えば、ｉ型ａ−Ｓｉからなり、厚みは、例えば、１０ｎｍである。そして、ｉ型非晶質層４１は、ｐ型非晶質層３１に接する。

光電変換部５１は、例えば、面方位が（１００）であり、比抵抗が０．１〜１．０Ω・ｃｍであるｎ型単結晶シリコンからなり、厚みは、例えば、２００〜３００μｍである。そして、光電変換部５１は、ｉ型非晶質層４１に接する。

絶縁層６１は、例えば、二酸化シリコン（ＳｉＯ_２）とシリコンナイトライド（ＳｉＮ）との２層構造からなる。そして、絶縁層６１は、ＳｉＯ_２が光電変換部５１に接するように光電変換部５１の表面に形成される。

裏面電極６２は、例えば、アルミニウム（Ａｌ）からなる。そして、裏面電極６２は、絶縁層６１に形成されたスルーホールを介して光電変換部５１に接するとともに絶縁層６１を覆う。

このように、光電変換素子１０Ａは、光電変換素子１０のｐ型半導体層３およびｉ型半導体層４に非晶質層を用いて光電変換素子１０を具体化したものである。

光電変換素子１０Ａの製造方法について説明する。光電変換素子１０Ａは、プラズマ装置を用いてプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって製造される。

プラズマ装置は、仕込室と、反応室ＣＢ１〜ＣＢ４と、取出室と、整合器と、ＲＦ電源とを備える。仕込室、反応室ＣＢ１〜ＣＢ４および取出室は、直列的に配置されている。そして、仕込室と反応室ＣＢ１との間、反応室ＣＢ１と反応室ＣＢ２との間、反応室ＣＢ２と反応室ＣＢ３との間、反応室ＣＢ３と反応室ＣＢ４との間および反応室ＣＢ４と取出室との間は、仕切バルブで仕切られている。また、仕込室から反応室ＣＢ１、反応室ＣＢ２、反応室ＣＢ３、反応室ＣＢ４および取出室へシリコンウェハを順次搬送する搬送機構がプラズマ装置に備えられている。

仕込室は、加熱機構と排気機構とを備える。加熱機構は、シリコンウェハを所定の温度に昇温する。排気機構は、仕込室内のガスを排気し、仕込室の到達圧力を、例えば、１×１０^−５Ｐａ以下に設定する。

反応室ＣＢ１〜ＣＢ４の各々は、平行平板電極と、加熱機構と、排気機構とを備える。加熱機構は、シリコンウェハを所定の温度に昇温する。排気機構は、反応室ＣＢ１〜ＣＢ４内のガスを排気し、反応室ＣＢ１〜ＣＢ４の到達圧力を、例えば、１×１０^−５Ｐａ以下に設定する。平行平板電極は、整合器を介してＲＦ電源に接続される。

取出室は、排気機構を備える。排気機構は、取出室内のガスを排気し、取出室の到達圧力を、例えば、１×１０^−５Ｐａ以下に設定する。

仕込室、反応室ＣＢ１〜ＣＢ４および取出室の各排気機構は、ターボ分子ポンプ、メカニカルブースタポンプおよびロータリーポンプからなる。ターボ分子ポンプ、メカニカルブースタポンプおよびロータリーポンプは、ターボ分子ポンプが仕込室、反応室ＣＢ１〜ＣＢ４および取出室に最も近くなるように仕込室、反応室ＣＢ１〜ＣＢ４および取出室に直列的に連結されている。そして、各排気機構は、ターボ分子ポンプ、メカニカルブースタポンプおよびロータリーポンプによって仕込室、反応室ＣＢ１〜ＣＢ４および取出室内のガスを排気し、またはメカニカルブースタポンプおよびロータリーポンプによって仕込室、反応室ＣＢ１〜ＣＢ４および取出室内のガスを排気する。

ＲＦ電源は、例えば、１３．５６ＭＨｚのＲＦ電力を整合器を介して反応室ＣＢ１〜ＣＢ４の平行平板電極に印加する。

光電変換素子１０Ａの製造が開始されると、光電変換部５１としてのｎ型単結晶シリコンからなるシリコンウェハをエタノール等で超音波洗浄して脱脂し、その後、シリコンウェハをフッ酸中に浸漬してｎ型単結晶シリコンの表面に形成された自然酸化膜を除去するとともに、ｎ型単結晶シリコンの表面を水素で終端する。

なお、ｎ型単結晶シリコンの表面をテクスチャ化する場合、シリコンウェハをエタノール等で超音波洗浄した後、シリコンウェハの表面をアルカリを用いて化学的に異方性エッチングし、ｎ型単結晶シリコンの表面をテクスチャ化する。その後、上述したようにフッ酸を用いて自然酸化膜を除去するとともに、ｎ型単結晶シリコンの表面を水素で終端する。

シリコンウェハの洗浄が終了すると、シリコンウェハをプラズマ装置の仕込室の基板ホルダー上に配置する。

そして、仕込室の排気機構は、１×１０^−５Ｐａ以下に仕込室内のガスを排気し、仕込室の加熱機構は、シリコンウェハ（ｎ型単結晶シリコン）の温度を２００℃に設定するように基板ホルダーを加熱する。また、反応室ＣＢ１〜ＣＢ４の加熱機構も、シリコンウェハ（ｎ型単結晶シリコン）の温度を２００℃に設定するように基板ホルダーを加熱する。

シリコンウェハ（ｎ型単結晶シリコン）の温度が２００℃に達すると、仕込室と反応室ＣＢ１との間の仕切バルブが開けられ、シリコンウェハ（ｎ型単結晶シリコン）は、仕込室から反応室ＣＢ１へ搬送される。

非晶質半導体層２１、ｐ型非晶質層３１およびｉ型非晶質層４１を形成するときの材料ガスの流量を表２に示す。

シリコンウェハ（ｎ型単結晶シリコン）が反応室ＣＢ１へ搬送されると、１０ｓｃｃｍのシラン（ＳｉＨ_４）ガスと、１３０ｓｃｃｍの水素（Ｈ_２）ガスとを反応室ＣＢ１に流し、反応室ＣＢ１の圧力を１３．３Ｐａ〜６６５Ｐａの範囲に設定する。そして、ＲＦ電源は、１６〜８０ｍＷ／ｃｍ^２の範囲のＲＦパワーを整合器を介して平行平板電極に印加する。これによって、反応室ＣＢ１内でプラズマが発生し、ｉ型非晶質層４１としてのｉ型ａ−Ｓｉがｎ型単結晶シリコンの一主面上に堆積される。

ｉ型非晶質層４１の厚みが１０ｎｍになると、反応室ＣＢ１の平行平板電極へのＲＦパワーの印加を停止するとともに、ＳｉＨ_４ガスおよびＨ_２ガスの反応室ＣＢ１への供給を停止し、排気機構によって１×１０^−５Ｐａ以下に反応室ＣＢ１を真空引きする。そして、仕切バルブを開け、ｉ型非晶質層４１／ｎ型単結晶シリコンを反応室ＣＢ１から反応室ＣＢ２へ搬送する。

ｉ型非晶質層４１／ｎ型単結晶シリコンが反応室ＣＢ２へ搬送されると、２ｓｃｃｍのＳｉＨ_４ガスと、５０ｓｃｃｍのＨ_２ガスと、水素希釈された１２ｓｃｃｍのジボラン（Ｂ_２Ｈ_６）ガスと、５ｓｃｃｍのメタン（ＣＨ_４）ガスとを反応室ＣＢ２に流し、反応室ＣＢ２の圧力を１３．３Ｐａ〜６６５Ｐａの範囲に設定する。そして、ＲＦ電源は、１６〜８０ｍＷ／ｃｍ^２の範囲のＲＦパワーを整合器を介して平行平板電極に印加する。なお、水素希釈されたＢ_２Ｈ_６ガスの濃度は、例えば、０．１％である。

これによって、反応室ＣＢ２内でプラズマが発生し、ｐ型非晶質層３１としてのｐ型ａ−Ｓｉがｉ型非晶質層４１上に堆積される。

ｐ型非晶質層３１の厚みが１０ｎｍになると、反応室ＣＢ２の平行平板電極へのＲＦパワーの印加を停止するとともに、ＳｉＨ_４ガス、Ｈ_２ガス、Ｂ_２Ｈ_６ガスおよびＣＨ_４ガスの反応室ＣＢ２への供給を停止し、排気機構によって１×１０^−５Ｐａ以下に反応室ＣＢ２を真空引きする。そして、仕切バルブを開け、ｐ型非晶質層３１／ｉ型非晶質層４１／ｎ型単結晶シリコンを反応室ＣＢ２から反応室ＣＢ３へ搬送する。

ｐ型非晶質層３１／ｉ型非晶質層４１／ｎ型単結晶シリコンが反応室ＣＢ３へ搬送されると、２ｓｃｃｍのＳｉＨ_４ガスと、５０ｓｃｃｍのＨ_２ガスと、１．６ｓｃｃｍの炭酸（ＣＯ_２）ガスとを反応室ＣＢ３に流し、反応室ＣＢ３の圧力を１３．３Ｐａ〜６６５Ｐａの範囲に設定する。そして、ＲＦ電源は、１６〜８０ｍＷ／ｃｍ^２の範囲のＲＦパワーを整合器を介して平行平板電極に印加する。

これによって、反応室ＣＢ３内でプラズマが発生し、非晶質半導体層２１としてのａ−ＳｉＣＯがｐ型非晶質層３１上に堆積される。

非晶質半導体層２１の厚みが４ｎｍになると、反応室ＣＢ３の平行平板電極へのＲＦパワーの印加を停止するとともに、ＳｉＨ_４ガス、Ｈ_２ガスおよびＣＯ_２ガスの反応室ＣＢ３への供給を停止し、排気機構によって１×１０^−５Ｐａ以下に反応室ＣＢ３を真空引きする。そして、仕切バルブを開け、非晶質半導体層２１／ｐ型非晶質層３１／ｉ型非晶質層４１／ｎ型単結晶シリコンを反応室ＣＢ３から取出室へ搬送する。

そして、取出室で非晶質半導体層２１／ｐ型非晶質層３１／ｉ型非晶質層４１／ｎ型単結晶シリコンを室温まで冷却した後、非晶質半導体層２１／ｐ型非晶質層３１／ｉ型非晶質層４１／ｎ型単結晶シリコンを取出室から取出し、非晶質半導体層２１／ｐ型非晶質層３１／ｉ型非晶質層４１／ｎ型単結晶シリコンをスパッタリング装置にセットする。

そして、スパッタリング法によって透明導電膜１１としてのＳｎＯ_２を非晶質半導体層２１上に形成し、その後、金属マスクを用いてスパッタリング法によって集電電極９としてのＡｇを透明導電膜１１上に形成する。

引き続いて、透明導電膜１１と反対側のｎ型単結晶シリコンの表面にスパッタリング法によってＳｉＯ_２およびＳｉＮを順次積層する。

そうすると、集電電極９／透明導電膜１１／非晶質半導体層２１／ｐ型非晶質層３１／ｉ型非晶質層４１／ｎ型単結晶シリコン／ＳｉＯ_２／ＳｉＮをスパッタリング装置から取り出す。そして、集電電極９／透明導電膜１１／非晶質半導体層２１／ｐ型非晶質層３１／ｉ型非晶質層４１／ｎ型単結晶シリコン／ＳｉＯ_２／ＳｉＮのＳｉＮの表面にレジストを塗布し、その塗布したレジストをフォトリソグラフィによって所定のパターンにパターンニングする。

その後、レジストパターンをマスクとしてＳｉＯ_２／ＳｉＮをエッチングする。ＳｉＯ_２／ＳｉＮのエッチングは、化学的なウェットエッチングでも、プラズマを用いたドライエッチングでもよい。

そして、レジストパターンを除去し、エッチングされたＳｉＯ_２／ＳｉＮの全面に蒸着等によって裏面電極６２（Ａｌ）を形成する。これによって、光電変換素子１０Ａが完成する。

なお、透明導電膜１１は、スパッタリング法によって形成されると説明したが、この発明の実施の形態においては、これに限らず、透明導電膜１１は、ＣＶＤ法、電子ビーム蒸着法、ゾルゲル法、スプレー法および電析法等の方法によって形成されてもよい。

また、裏面電極６２は、蒸着によって形成されると説明したが、この発明の実施の形態においては、これに限らず、裏面電極６２は、スパッタリング法、電子ビーム蒸着法、スプレー法、スクリーン印刷法および電析法等の方法によって形成されてもよい。

上述したように、光電変換素子１０Ａは、ｉ型非晶質層４１、ｐ型非晶質層３１および非晶質半導体層２１をプラズマＣＶＤ法によって光電変換部５１の一主面上に順次積層し、その後、スパッタリング法によって透明導電膜１１（ＳｎＯ_２）および集電電極９（Ａｇ）を非晶質半導体層２１上に順次積層し、絶縁層６１（ＳｉＯ_２／ＳｉＮ）および裏面電極６２（Ａｌ）を光電変換部５１の他方の表面上に順次積層することによって製造される。

非晶質半導体層２１は、ａ−ＳｉＣＯからなり、Ｏ原子を含むので、Ｏ原子に起因したドナー準位が形成される。従って、非晶質半導体層２１は、ｎ型の導電型を有する。そして、非晶質半導体層２１は、プラズマＣＶＤ法によってｐ型非晶質層３１（ｐ型ａ−Ｓｉ）に接してｐ型非晶質層３１（ｐ型ａ−Ｓｉ）上に堆積される。その結果、非晶質半導体層２１（ａ−ＳｉＣＯ）の堆積時に、ｐ型非晶質層３１（ｐ型ａ−Ｓｉ）中のボロン（Ｂ）原子が非晶質半導体層２１中へ拡散する。従って、非晶質半導体層２１とｐ型非晶質層３１との界面には、再結合準位が存在する。そして、この再結合準位が存在するために、非晶質半導体層２１とｐ型非晶質層３１とからなる接合（ｎ／ｐ接合）は、殆ど整流特性を示さない。その結果、ｐ型非晶質層３１／ｉ型非晶質層４１／ｎ型単結晶シリコン（光電変換部５１）からなるｐｉｎ接合の拡散電位（＝内部電位Ｖｂｉ）は、殆ど低下しない。

また、ｐ型非晶質層３１は、１．８ｅＶの光学バンドギャップおよび０．２０ｅＶの活性化エネルギーを有し、ｉ型非晶質層４１は、１．７４ｅＶの光学バンドギャップおよび０．７３ｅＶの活性化エネルギーを有し、光電変換部５１としてのｎ型単結晶シリコンは、１．１ｅＶの光学バンドギャップおよび０．４〜０．５ｅＶの活性化エネルギーを有する。

その結果、ｐ型非晶質層３１およびｉ型非晶質層４１は、ヘテロ接合を形成し、ｉ型非晶質層４１およびｎ型単結晶シリコン（光電変換部５１）も、ヘテロ接合を形成する。

更に、ｉ型非晶質層４１をｐ型非晶質層３１とｎ型単結晶シリコン（光電変換部５１）との間に挿入することによって、ｐ型非晶質層３１中のＢ原子と、ｎ型単結晶シリコン（光電変換部５１）中のＰ原子とが相互に混入するのを防止するとともに、ｎ型単結晶シリコン（光電変換部５１）の表面に存在するダングリングボンドをＨ原子によって終端する。その結果、ｐ型非晶質層３１とｉ型非晶質層４１との界面およびｉ型非晶質層４１とｎ型単結晶シリコン（光電変換部５１）との界面におけるキャリア（電子および正孔）の再結合が低減される。

更に、絶縁層６１のＳｉＯ_２は、ｎ型単結晶シリコン（光電変換部５１）に接するため、ｎ型単結晶シリコン（光電変換部５１）と絶縁層６１（ＳｉＯ_２）との界面における電子および正孔の再結合が低減される。

そうすると、ｎ型単結晶シリコン（光電変換部５１）において光励起された正孔は、キャリア拡散によってｉ型非晶質層４１側へ移動し、内部電位Ｖｂｉによってｐ型非晶質層３１へ移動する。また、ｎ型単結晶シリコン（光電変換部５１）において光励起された電子は、キャリア拡散によって裏面電極６２側へ移動する。

そして、電子は、裏面電極６２、外部のリード線（図示せず）および透明導電膜１１を介して非晶質半導体層２１へ到達する。この場合、非晶質半導体層２１とｐ型非晶質層３１との界面には、電子に対するエネルギー障壁が存在するので、非晶質半導体層２１中の電子は、ｐ型非晶質層３１へ移動することができない。

また、ｐ型非晶質層３１と非晶質半導体層２１との界面には、正孔に対するエネルギー障壁が存在するので、ｐ型非晶質層３１中の正孔は、透明導電膜１１へ移動することができない。

その結果、電子および正孔は、非晶質半導体層２１とｐ型非晶質層３１との界面における再結合準位を介して効率的に再結合する。これによって、光電変換素子１０Ａには、光電流Ｉ_ｐｈが流れ、曲線因子ＦＦは、ｐ型非晶質層３１が透明導電膜１１に接する場合よりも改善される。

また、上述したように、非晶質半導体層２１およびｐ型非晶質層３１からなるｎ／ｐ接合は、内部電位Ｖｂｉを殆ど低下させず、内部電位Ｖｂｉによる電子と正孔との分離効果が大きいので、光電流Ｉ_ｐｈが零になるときの電圧（開放電圧Ｖｏｃ）は、ｐ型非晶質層３１が透明導電膜１１に接する場合よりも大きくなる。

従って、非晶質半導体層２１を透明導電膜１１とｐ型非晶質層３１との間に設けることによって光電変換素子１０Ａの変換効率を向上できる。

そして、光電変換素子１０Ａにおいては、非晶質半導体層２１の厚みと、ｐ型非晶質層３１の厚みと、ｉ型非晶質層４１の厚みとの合計は、２４ｎｍである。従って、ｐ型半導体層３およびｉ型半導体層４に非晶質層を適用することによって、熱拡散によってｐ／ｎ接合を形成する従来の結晶シリコン系の光電変換素子に比べ、接合深さが浅くなるとともに、光電変換素子１０Ａの厚み方向におけるドーパント（Ｂ）の分布が急峻になる。

その結果、光電変換部５１（ｎ型単結晶シリコン）の厚み方向の全領域において入射光によって電子および正孔を生成することができ、非晶質半導体層２１とｐ型非晶質層３１との界面における電子と正孔との再結合の促進との相乗効果によって短絡電流密度を大きくできる。

なお、ｐ型非晶質層３１は、ｐ型ａ−Ｓｉ以外にｐ型ａ−ＳｉＣ，ｐ型ａ−ＳｉＮ，ｐ型ａ−ＳｉＧｅ，ｐ型ａ−Ｇｅのいずれかからなっていてもよい。この場合、ｐ型ａ−ＳｉＣは、ＳｉＨ_４ガス、ＣＨ_４ガス、Ｂ_２Ｈ_６ガスおよびＨ_２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｐ型ａ−ＳｉＮは、ＳｉＨ_４ガス、アンモニア（ＮＨ_３）ガス、Ｂ_２Ｈ_６ガスおよびＨ_２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｐ型ａ−ＳｉＧｅは、ＳｉＨ_４ガス、ゲルマン（ＧｅＨ_４）ガス、Ｂ_２Ｈ_６ガスおよびＨ_２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｐ型ａ−Ｇｅは、ＧｅＨ_４ガス、Ｂ_２Ｈ_６ガスおよびＨ_２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。

更に、ｉ型非晶質層４１は、ｉ型ａ−Ｓｉ以外にｉ型ａ−ＳｉＣ，ｉ型ａ−ＳｉＮ，ｉ型ａ−ＳｉＧｅのいずれかからなっていてもよい。この場合、ｉ型ａ−ＳｉＣは、ＳｉＨ_４ガス、ＣＨ_４ガスおよびＨ_２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｉ型ａ−ＳｉＮは、ＳｉＨ_４ガス、ＮＨ_３ガスおよびＨ_２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｉ型ａ−ＳｉＧｅは、ＳｉＨ_４ガス、ＧｅＨ_４ガスおよびＨ_２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。

なお、ｉ型非晶質層４１としては、ｉ型ａ−Ｇｅも想定されるが、ｉ型ａ−Ｇｅは、ｎ型単結晶シリコンよりも光学バンドギャップが小さいので、ｉ型ａ−Ｇｅをｉ型非晶質層４１として用いた場合、開放電圧Ｖｏｃの向上が困難である。光電変換素子１０Ａにおいては、ｉ型非晶質層４１の光学バンドギャップが開放電圧Ｖｏｃを支配的に決定するからである。

そこで、この発明の実施の形態においては、ｎ型単結晶シリコン（光電変換部５１）の光学バンドギャップよりも大きいｉ型ａ−ＳｉＣ，ｉ型ａ−ＳｉＮ，ｉ型ａ−Ｓｉ，ｉ型ａ−ＳｉＧｅをｉ型非晶質層４１として用いることにした。

また、非晶質半導体層２１、ｐ型非晶質層３１およびｉ型非晶質層４１にａ−Ｓｉ等を適用することによって、非晶質半導体層２１、ｐ型非晶質層３１およびｉ型非晶質層４１は、プラズマＣＶＤ法によって２００℃程度の低温で連続して光電変換部５１（ｎ型単結晶シリコン）上に積層される。また、絶縁層６１および裏面電極６２も、２００℃以下の温度でスパッタリング法によって光電変換部５１（ｎ型単結晶シリコン）上に積層される。その結果、光電変換部５１としてのｎ型単結晶シリコンの品質が熱ダメージによって劣化するのを防止できる。

このように、実施例１においては、非晶質半導体層２１、ｐ型非晶質層３１およびｉ型非晶質層４１は、表１に示すａ−ＳｉＣ，ａ−ＳｉＮ，ａ−Ｓｉ，ａ−ＳｉＧｅ，ａ−Ｇｅ等の非晶質材料からなる。

そして、ｐ型非晶質層３１がｐ型ａ−ＳｉＧｅからなり、ｉ型非晶質層４１がｉ型ａ−Ｓｉからなる場合等のように、ｐ型非晶質層３１の光学バンドギャップがｉ型非晶質層４１の光学バンドギャップよりも小さい場合、光電変換素子１０Ａのエネルギーバンド図において、ｐ型ａ−ＳｉＧｅの価電子帯の端がｉ型ａ−Ｓｉの価電子帯の端よりもエネルギー的に低くなる。その結果、光電変換部５１（ｎ型単結晶シリコン）において光励起された正孔は、ｐ型非晶質層３１へ到達した後、ｐ型非晶質層３１に閉じ込められ、非晶質半導体層２１とｐ型非晶質層３１との界面において、電子と正孔との再結合が促進される。

従って、ｐ型非晶質層３１の光学バンドギャップがｉ型非晶質層４１の光学バンドギャップよりも小さくなる非晶質材料を用いて光電変換素子１０Ａを作製することによって、光電変換素子１０Ａの変換効率を向上可能である。

なお、実施例１における光電変換素子１０Ａの光電変換部５１は、ｎ型多結晶シリコンからなっていてもよい。この場合、ｎ型多結晶シリコンは、例えば、０．１〜数Ω・ｃｍの比抵抗および２００〜３００μｍの厚みを有する。

そして、ｎ型多結晶シリコンを光電変換部５１に適用した場合、好ましくは、２００℃以下の温度でｎ型多結晶シリコンを水素プラズマ処理し、その後、ｉ型非晶質層４１、ｐ型非晶質層３１および非晶質半導体層２１をプラズマＣＶＤ法によってｎ型多結晶シリコン上に順次積層して光電変換素子１０Ａを作製する。これによって、ｎ型多結晶シリコンの粒界がＨ原子によってパッシベートされ、粒界におけるキャリア（電子および正孔）の再結合を低減できる。

また、ｎ型多結晶シリコンの表面は、凹凸構造（テクスチャ構造）になっていてもよい。この場合、プラズマエッチングおよび反応性イオンエッチング等によってｎ型多結晶シリコンの表面を凹凸化する。

（実施例２）
図３は、実施例２における光電変換素子の構成を示す断面図である。図３を参照して、実施例２における光電変換素子１０Ｂは、図２に示す光電変換素子１０Ａの非晶質半導体層２１を非晶質半導体層２２に代えたものであり、その他は、光電変換素子１０Ａと同じである。

非晶質半導体層２２は、透明導電膜１１およびｐ型非晶質層３１に接して透明導電膜１１とｐ型非晶質層３１との間に配置される。

非晶質半導体層２２は、例えば、ａ−ＳｉＣＯからなり、４ｎｍの厚みを有する。そして、非晶質半導体層２２の透明導電膜１１側の酸素原子濃度は、非晶質半導体層２２のｐ型非晶質層３１側の酸素原子濃度よりも高く、非晶質半導体層２２の酸素原子濃度は、非晶質半導体層２２の厚み方向において、透明導電膜１１から離れるに従って低くなっている。

図４は、図３に示す非晶質半導体層２２の厚み方向における酸素原子濃度の分布を示す図である。また、図５は、図３に示す非晶質半導体層２２の厚み方向における酸素原子濃度の他の分布を示す図である。

非晶質半導体層２２として、非晶質半導体層２２の透明導電膜１１側の酸素原子濃度が非晶質半導体層２２のｐ型非晶質層３１側の酸素原子濃度よりも高くなる層を用いた場合、非晶質半導体層２２の酸素原子濃度は、図４に示すように、非晶質半導体層２２の厚み方向において透明導電膜１１から離れるに従って連続的に低くなっていてもよく、図５に示すように、非晶質半導体層２２の厚み方向において透明導電膜１１から離れるに従って段階的に低くなっていてもよい。

非晶質半導体層２２は、ａ−ＳｉＣＯからなり、Ｏ原子を含むので、非晶質半導体層２１と同じようにｎ型の導電型を有する。

また、非晶質半導体層２２の透明導電膜１１との接触界面における酸素原子濃度は、５原子％以上２０原子％以下であることが好ましく、７原子％以上１５原子％以下であることがより好ましい。非晶質半導体層２２の透明導電膜１１との接触界面における酸素原子濃度が５原子％以上２０原子％以下である場合、特に７原子％以上１５原子％以下である場合、非晶質半導体層２２の光学バンドギャップが十分に大きくなり、非晶質半導体層２２による入射光の光吸収量を十分に抑制することができるため、光電変換素子１０Ｂの変換効率を大幅に向上できる。

更に、非晶質半導体層２２のｐ型非晶質層３１との接触界面における酸素原子濃度は、０原子％以上１０原子％以下であることが好ましく、２原子％以上８原子％以下であることがより好ましい。非晶質半導体層２２のｐ型非晶質層３１との接触界面における酸素原子濃度が０原子％以上１０原子％以下である場合、特に２原子％以上８原子％以下である場合、非晶質半導体層２２の導電率が十分に大きくなり、非晶質半導体層２２とｐ型非晶質層３１との接触抵抗を十分に低減できるため、光電変換素子１０Ｂの変換効率を大幅に向上できる。

光電変換素子１０Ｂの製造方法について説明する。非晶質半導体層２２、ｐ型非晶質層３１およびｉ型非晶質層４１を形成するときの材料ガスの流量を表３に示す。

光電変換素子１０Ｂは、光電変換素子１０Ａの製造方法において、非晶質半導体層２１に代えて非晶質半導体層２２をプラズマＣＶＤ法によって形成することによって製造される。

ｉ型非晶質層４１およびｐ型非晶質層３１を上述した方法によって順次形成した後、２ｓｃｃｍのＳｉＨ_４ガスと、５０ｓｃｃｍのＨ_２ガスと、１ｓｃｃｍのＣＯ_２ガスとを反応室ＣＢ３へ流し、反応室ＣＢ３の圧力を１３．３Ｐａ〜６６５Ｐａの範囲に設定し、１６〜８０ｍＷ／ｃｍ^２の範囲のＲＦパワーを整合器を介して平行平板電極に印加する。

そして、反応室ＣＢ３内でプラズマが発生すると、ＣＯ_２ガスの流量を１ｓｃｃｍから１．６ｓｃｃｍまで徐々に増加させる。これによって、非晶質半導体層２２がｐ型非晶質層３１上に形成される。

非晶質半導体層２２の厚みが４ｎｍになると、ＳｉＨ_４ガス、Ｈ_２ガスおよびＣＯ_２ガスの反応室ＣＢ３への供給を停止するとともに、ＲＦパワーの平行平板電極への印加を停止する。

その後、上述したように、透明導電膜１１、集電電極９、絶縁層６１および裏面電極６２を形成する。これによって、光電変換素子１０Ｂが完成する。

図６は、図３に示す非晶質半導体層２２を形成するときの炭酸ガスの供給量を示す図である。また、図７は、図３に示す非晶質半導体層２２を形成するときの炭酸ガスの他の供給量を示す図である。

非晶質半導体層２２は、上述したように、ＣＯ_２ガスの供給量を１ｓｃｃｍから１．６ｓｃｃｍまで多くしながらプラズマＣＶＤ法によって形成される。この場合、図６に示すように、１ｓｃｃｍから１．６ｓｃｃｍまでＣＯ_２ガスの供給量を連続的に多くして非晶質半導体層２２を形成してもよく、図７に示すように、１ｓｃｃｍから１．６ｓｃｃｍまでＣＯ_２ガスの供給量を段階的に多くして非晶質半導体層２２を形成してもよい。そして、非晶質半導体層２２の形成時間は、３０秒であり、３０秒間でＣＯ_２ガスの供給量を１ｓｃｃｍから１．６ｓｃｃｍまで連続的または段階的に増加させる。

光電変換素子１０Ｂにおいては、非晶質半導体層２２の透明導電膜１１側の酸素原子濃度は、非晶質半導体層２２のｐ型非晶質層３１側の酸素原子濃度よりも高い。その結果、上述したように、非晶質半導体層２２による入射光の吸収量が十分に抑制され、かつ、非晶質半導体層２２とｐ型非晶質層３１との接触抵抗が十分に低くなる。従って、光電変換素子１０Ｂの変換効率を光電変換素子１０Ａの変換効率よりも向上できる。

光電変換素子１０Ｂについてのその他の説明は、光電変換素子１０Ａについての説明と同じである。

（実施例３）
図８は、実施例３における光電変換素子の構成を示す断面図である。図８を参照して、実施例３における光電変換素子１０Ｃは、図２に示す光電変換素子１０Ａの光電変換部５１を光電変換部７１に代えたものであり、その他は、光電変換素子１０Ａと同じである。

このように、光電変換素子１０Ｃは、光電変換素子１０Ａと同様に、光電変換素子１０のｐ型半導体層３およびｉ型半導体層４に非晶質層を用いて光電変換素子１０を具体化したものである。

光電変換部７１は、例えば、面方位が（１００）であり、比抵抗が０．１〜１．０Ω・ｃｍであるｐ型単結晶シリコンからなり、厚みは、例えば、２００〜３００μｍである。そして、光電変換部７１は、その一方の表面がｉ型非晶質層４１に接するとともに、他方の表面が絶縁層６１および裏面電極６２に接する。

このように、光電変換素子１０Ｃは、ｉ型非晶質層４１、ｐ型非晶質層３１、非晶質半導体層２１、透明導電膜１１および集電電極９を光電変換部７１（ｐ型単結晶シリコン）の一方の表面に順次積層し、絶縁層６１および裏面電極６２を光電変換部７１（ｐ型単結晶シリコン）の他方の表面に順次積層した構造からなる。

光電変換素子１０Ｃの製造方法について説明する。光電変換部７１としてのｐ型単結晶シリコンからなるシリコンウェハを上述した方法によって洗浄する。この場合、ｐ型単結晶シリコンの表面は、光電変換部５１としてのｎ型単結晶シリコンと同様にテクスチャ化されてもよい。

そして、シリコンウェハ（ｐ型単結晶シリコン）をプラズマ装置内にセットし、プラズマＣＶＤ法によって上述した条件を用いてｉ型非晶質層４１、ｐ型非晶質層３１および非晶質半導体層２１をｐ型単結晶シリコン（光電変換部７１）上に順次積層する。

その後、透明導電膜１１および集電電極９を上述した方法によって、非晶質半導体層２１上に順次積層する。そして、絶縁層６１および裏面電極６２を上述した方法によってｐ型単結晶シリコン（光電変換部７１）の他方の表面に順次積層する。

これによって、光電変換素子１０Ｃが完成する。

光電変換素子１０Ｃにおける発電機構は、光電変換素子１０Ａと同じである。

従って、電子および正孔は、非晶質半導体層２１とｐ型非晶質層３１との界面における再結合準位を介して効率良く再結合する。

また、光電変換素子１０Ｃにおいても、非晶質半導体層２１とｐ型非晶質層３１とからなるｎ／ｐ接合は、上述した理由によって、ｐ型非晶質層３１／ｉ型非晶質層４１／ｐ型単結晶シリコン（光電変換部７１）からなる接合の内部電位Ｖｂｉを殆ど低下させない。

その結果、光電変換部７１としてｐ型単結晶シリコンを用いた場合も、開放電圧Ｖｏｃおよび曲線因子ＦＦが向上し、光電変換素子１０Ｃの変換効率を向上できる。

なお、実施例３における光電変換素子１０Ｃの光電変換部７１は、ｐ型多結晶シリコンからなっていてもよい。この場合、ｐ型多結晶シリコンは、例えば、０．１〜数Ω・ｃｍの比抵抗および２００〜３００μｍの厚みを有する。

そして、ｐ型多結晶シリコンを光電変換部７１に適用した場合、好ましくは、２００℃以下の温度でｐ型多結晶シリコンを水素プラズマ処理し、その後、ｉ型非晶質層４１、ｐ型非晶質層３１および非晶質半導体層２１をプラズマＣＶＤ法によってｐ型多結晶シリコン上に順次積層して光電変換素子１０Ｃを作製する。これによって、ｐ型多結晶シリコンの粒界がＨ原子によってパッシベートされ、粒界におけるキャリア（電子および正孔）の再結合を低減できる。

また、ｐ型多結晶シリコンの表面は、凹凸構造（テクスチャ構造）になっていてもよい。この場合、プラズマエッチングおよび反応性イオンエッチング等によってｐ型多結晶シリコンの表面を凹凸化する。

更に、光電変換素子１０Ｃは、非晶質半導体層２１に代えて非晶質半導体層２２を備えていてもよい。この場合、上述したように、非晶質半導体層２２による入射光の吸収量の十分な抑制と、非晶質半導体層２２とｐ型非晶質層３１との接触抵抗の十分な低下とを両立できるので、光電変換素子１０Ｃの変換効率を更に向上できる。

光電変換素子１０Ｃについてのその他の説明は、光電変換素子１０Ａについての説明と同じである。

（実施例４）
図９は、実施例４における光電変換素子の構成を示す断面図である。図９を参照して、実施例４における光電変換素子１０Ｄは、図２に示す光電変換素子１０Ａのｐ型非晶質層３１をｐ型微結晶層８１に代えたものであり、その他は、光電変換素子１０Ａと同じである。

このように、光電変換素子１０Ｄは、光電変換素子１０のｉ型半導体層４に非晶質層を用い、光電変換素子１０のｐ型半導体層３に微結晶層を用いて光電変換素子１０を具体化したものである。

ｐ型微結晶層８１は、例えば、ｐ型μｃ−Ｓｉからなり、厚みは、例えば、１０ｎｍである。そして、ｐ型微結晶層８１は、非晶質半導体層２１およびｉ型非晶質層４１に接して非晶質半導体層２１とｉ型非晶質層４１との間に配置される。

このように、光電変換素子１０Ｄは、ｉ型非晶質層４１、ｐ型微結晶層８１、非晶質半導体層２１、透明導電膜１１および集電電極９を光電変換部５１（ｎ型単結晶シリコン）の一方の表面に順次積層し、絶縁層６１および裏面電極６２を光電変換部５１（ｎ型単結晶シリコン）の他方の表面に順次積層した構造からなる。

光電変換素子１０Ｄの製造方法について説明する。非晶質半導体層２１、ｐ型微結晶層８１およびｉ型非晶質層４１を形成するときの材料ガスの流量を表４に示す。

光電変換素子１０Ｄの製造が開始されると、光電変換部５１としてのｎ型単結晶シリコンからなるシリコンウェハを上述した方法によって洗浄する。そして、シリコンウェハ（ｎ型単結晶シリコン）をプラズマ装置内にセットし、プラズマＣＶＤ法によって上述した条件を用いてｉ型非晶質層４１をｎ型単結晶シリコン（光電変換部５１）上に堆積する。

その後、２ｓｃｃｍのＳｉＨ_４ガスと、１４０ｓｃｃｍのＨ_２ガスと、水素希釈された１２ｓｃｃｍのＢ_２Ｈ_６ガスとを材料ガスとしてプラズマＣＶＤ法によってｐ型微結晶層８１をｉ型非晶質層４１上に堆積する。この場合、反応室ＣＢ２内の圧力は、１３．３Ｐａ〜６６５Ｐａの範囲であり、ＲＦパワーは、１６〜８０ｍＷ／ｃｍ^２の範囲である。

そして、ｐ型微結晶層８１の厚みが１０ｎｍになると、ＲＦパワーの平行平板電極への印加およびＳｉＨ_４ガス、Ｈ_２ガスおよびＢ_２Ｈ_６ガスの反応室ＣＢ２への供給を停止する。

引き続いて、プラズマＣＶＤ法によって上述した条件を用いて非晶質半導体層２１をｐ型微結晶層８１上に堆積する。

その後、透明導電膜１１および集電電極９を上述した方法によって非晶質半導体層２１上に順次積層する。そして、絶縁層６１および裏面電極６２を上述した方法によってｎ型単結晶シリコン（光電変換部５１）の他方の表面に順次積層する。

これによって、光電変換素子１０Ｄが完成する。

光電変換素子１０Ｄにおいては、非晶質半導体層２１（ａ−ＳｉＣＯ）は、プラズマＣＶＤ法によってｐ型微結晶層８１（ｐ型μｃ−Ｓｉ）に接してｐ型微結晶層８１（ｐ型μｃ−Ｓｉ）上に堆積される。その結果、非晶質半導体層２１（ａ−ＳｉＣＯ）の形成時に、ｐ型微結晶層８１（ｐ型μｃ−Ｓｉ）中のＢ原子が非晶質半導体層２１中へ拡散する。従って、非晶質半導体層２１とｐ型微結晶層８１との界面には、再結合準位が存在する。

また、ｐ型微結晶層８１は、上述したｐ型非晶質層３１よりも大きい１．９７ｅＶの光学バンドギャップおよびｐ型非晶質層３１（＝ｐ型ａ−Ｓｉ）よりも小さい活性化エネルギーを有する。その結果、光電変換素子１０Ｄのエネルギーバンド図は、ｐ型微結晶層８１の伝導帯の端がｐ型非晶質層３１（＝ｐ型ａ−Ｓｉ）の伝導帯の端よりも上側に位置するエネルギーバンド図になる。

そうすると、光励起された電子および正孔は、非晶質半導体層２１とｐ型微結晶層８１との界面における再結合準位を介して効率的に再結合し、ｐ型微結晶層８１／ｉ型非晶質層４１／ｎ型単結晶シリコン（光電変換部５１）からなるｐｉｎ接合の内部電位は、ｐ型半導体層３が非晶質相からなる場合よりも大きくなり、ｐ型半導体層３の導電率は、ｐ型半導体層３が非晶質相からなる場合よりも高くなる。その結果、開放電圧Ｖｏｃおよび曲線因子ＦＦの向上によって光電変換素子１０Ｄの変換効率を光電変換素子１０Ａの変換効率よりも向上できる。特に、曲線因子ＦＦの向上は、ｐ型微結晶層８１の高い導電率と、非晶質半導体層２１とｐ型微結晶層８１との低い接触抵抗とによる直列抵抗の低下と、非晶質半導体層２１とｐ型微結晶層８１との界面における電子および正孔の再結合の促進との相乗効果によるものである。

ｐ型微結晶層８１は、ｐ型μｃ−Ｓｉ以外に、表１に示すようにｐ型μｃ−ＳｉＣ，ｐ型μｃ−ＳｉＧｅ，ｐ型μｃ−Ｇｅのいずれかからなっていてもよい。そして、ｐ型μｃ−ＳｉＣは、ＳｉＨ_４ガス、ＣＨ_４ガス、Ｂ_２Ｈ_６ガスおよびＨ_２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｐ型μｃ−ＳｉＧｅは、ＳｉＨ_４ガス、ＧｅＨ_４ガス、Ｂ_２Ｈ_６ガスおよびＨ_２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｐ型μｃ−Ｇｅは、ＧｅＨ_４ガス、Ｂ_２Ｈ_６ガスおよびＨ_２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。この場合、ＳｉＨ_４ガスとＣＨ_４ガスとＢ_２Ｈ_６ガスとの合計流量とＨ_２ガスの流量との比［ＳｉＨ_４＋ＣＨ_４＋Ｂ_２Ｈ_６］／［Ｈ_２］は、１／１０以下に設定される。また、ｐ型μｃ−ＳｉＧｅ，ｐ型μｃ−ＧｅをプラズマＣＶＤ法によって形成する場合も、ガス流量比は、同様に設定される。

なお、実施例４においては、光電変換素子１０Ａから光電変換素子１０Ｂへの変更と同じ変更を光電変換素子１０Ｄに対して適用してもよい。この場合、上述したように、非晶質半導体層２２による入射光の吸収量の十分な抑制と、非晶質半導体層２２とｐ型微結晶層８１との接触抵抗の十分な低下とを両立できるので、光電変換素子１０Ｄの変換効率を更に向上できる。

また、実施例４においては、光電変換素子１０Ａから光電変換素子１０Ｃへの変更と同じ変更を光電変換素子１０Ｄに対して適用してもよい。この場合、光電変換部７１は、ｐ型単結晶シリコンまたはｐ型多結晶シリコンからなる。そして、ｐ型単結晶シリコンまたはｐ型多結晶シリコンの表面は、凹凸構造（テクスチャ構造）になっていてもよい。

光電変換素子１０Ｄについてのその他の説明は、光電変換素子１０Ａについての説明と同じである。

（実施例５）
図１０は、実施例５における光電変換素子の構成を示す断面図である。図１０を参照して、実施例５における光電変換素子１０Ｅは、図２に示す光電変換素子１０Ａの絶縁層６１および裏面電極６２をｉ型非晶質層１０１、ｎ型非晶質層１１１、透明導電膜１２１および集電電極１３１に代えたものであり、その他は、光電変換素子１０Ａと同じである。

このように、光電変換素子１０Ｅは、光電変換素子１０Ａと同じように、光電変換素子１０のｐ型半導体層３およびｉ型半導体層４に非晶質層を用いて光電変換素子１０を具体化したものである。

ｉ型非晶質層１０１は、例えば、ｉ型ａ−Ｓｉからなり、厚みは、例えば、１０ｎｍである。そして、ｉ型非晶質層１０１は、光電変換部５１（ｎ型単結晶シリコン）に接する。

ｎ型非晶質層１１１は、例えば、ｎ型ａ−Ｓｉからなり、厚みは、例えば、１０ｎｍである。そして、ｎ型非晶質層１１１は、ｉ型非晶質層１０１に接する。

透明導電膜１２１は、例えば、ＳｎＯ_２からなる。そして、透明導電膜１２１は、ｎ型非晶質層１１１に接する。

集電電極１３１は、例えば、Ａｇからなり、透明導電膜１２１に接して櫛型に形成される。

このように、光電変換素子１０Ｅは、光電変換部５１としてのｎ型単結晶シリコンの両面を非晶質層で覆った構造からなる。

光電変換素子１０Ｅの製造方法について説明する。ｉ型非晶質層４１、ｐ型非晶質層３１、非晶質半導体層２１、ｉ型非晶質層１０１およびｎ型非晶質層１１１を形成するときの材料ガスの流量を表５に示す。

光電変換素子１０Ｅの製造が開始されると、光電変換部５１としてのｎ型単結晶シリコンからなるシリコンウェハを上述した方法によって洗浄し、その洗浄したシリコンウェハ（ｎ型単結晶シリコン）をプラズマ装置にセットする。この場合、ｎ型単結晶シリコンの表面は、凹凸構造（テクスチャ構造）になっていてもよい。

そして、プラズマＣＶＤ法によって上述した条件を用いてｉ型非晶質層４１、ｐ型非晶質層３１および非晶質半導体層２１をｎ型単結晶シリコン（光電変換部５１）の一方の表面上に順次積層する。

そして、非晶質半導体層２１／ｐ型非晶質層３１／ｉ型非晶質層４１／ｎ型単結晶シリコン（光電変換部５１）をプラズマ装置から取り出し、非晶質半導体層２１／ｐ型非晶質層３１／ｉ型非晶質層４１／ｎ型単結晶シリコン（光電変換部５１）の表裏を裏返してプラズマ装置にセットする。

その後、ｎ型単結晶シリコン（光電変換部５１）／ｉ型非晶質層４１／ｐ型非晶質層３１／非晶質半導体層２１が反応室ＣＢ１へ搬送されると、１０ｓｃｃｍのＳｉＨ_４ガスと１００ｓｃｃｍのＨ_２ガスとを反応室ＣＢ１へ供給し、反応室ＣＢ１の圧力を１３．３Ｐａ〜６６５Ｐａの範囲に設定し、平行平板電極に１６〜８０ｍＷ／ｃｍ^２の範囲のＲＦパワーを印加する。これによって、反応室ＣＢ１内でプラズマが発生し、ｉ型非晶質層１０１としてのｉ型ａ−Ｓｉがｎ型単結晶シリコン（光電変換部５１）の他方の表面上に堆積される。

そして、ｉ型非晶質層１０１の厚みが１０ｎｍになると、ＲＦパワーの平行平板電極への印加を停止するとともに、ＳｉＨ_４ガスおよびＨ_２ガスの反応室ＣＢ１への供給を停止する。

その後、ｉ型非晶質層１０１／ｎ型単結晶シリコン（光電変換部５１）／ｉ型非晶質層４１／ｐ型非晶質層３１／非晶質半導体層２１を反応室ＣＢ４へ搬送する。そして、２０ｓｃｃｍのＳｉＨ_４ガスと１５０ｓｃｃｍのＨ_２ガスと水素希釈された５０ｓｃｃｍのフォスフィン（ＰＨ_３）ガスとを反応室ＣＢ４へ供給し、反応室ＣＢ４の圧力を１３．３Ｐａ〜６６５Ｐａの範囲に設定し、平行平板電極に１６〜８０ｍＷ／ｃｍ^２の範囲のＲＦパワーを印加する。なお、水素希釈されたＰＨ_３ガスの濃度は、例えば、０．２％である。

これによって、反応室ＣＢ４内でプラズマが発生し、ｎ型非晶質層１１１としてのｎ型ａ−Ｓｉがｉ型非晶質層１０１上に堆積される。

そして、ｎ型非晶質層１１１の厚みが１０ｎｍになると、ＲＦパワーの平行平板電極への印加を停止するとともに、ＳｉＨ_４ガス、Ｈ_２ガスおよびＰＨ_３ガスの反応室ＣＢ４への供給を停止する。

その後、ｎ型非晶質層１１１／ｉ型非晶質層１０１／ｎ型単結晶シリコン（光電変換部５１）／ｉ型非晶質層４１／ｐ型非晶質層３１／非晶質半導体層２１をプラズマ装置から取り出してスパッタリング装置にセットする。

そして、透明導電膜１１としてのＳｎＯ_２および集電電極９としてのＡｇを上述した方法によって非晶質半導体層２１上に順次積層する。

引き続いて、透明導電膜１２１としてのＳｎＯ_２をスパッタリング法によって形成し、集電電極１３１としてのＡｇを蒸着によってｎ型非晶質層１１１上に順次積層する。

これによって、光電変換素子１０Ｅが完成する。

なお、透明導電膜１２１は、スパッタリング法によって形成されると説明したが、この発明の実施の形態においては、これに限らず、透明導電膜１２１は、ＣＶＤ法、電子ビーム蒸着法、ゾルゲル法、スプレー法および電析法等の方法によって形成されてもよい。

また、裏面電極１３１は、蒸着によって形成されると説明したが、この発明の実施の形態においては、これに限らず、裏面電極１３１は、スパッタリング法、電子ビーム蒸着法、スプレー法、スクリーン印刷法および電析法等の方法によって形成されてもよい。

ｐ型非晶質層３１／ｉ型非晶質層４１／ｎ型単結晶シリコン（光電変換部５１）からなるｐｉｎ接合の内部電位を“Ｖｂｉ１”と表記し、ｎ型単結晶シリコン（光電変換部５１）／ｉ型非晶質層１０１／ｎ型非晶質層１１１からなる接合の内部電位を“Ｖｂｉ２”と表記する。

非晶質半導体層２１、ｐ型非晶質層３１、ｉ型非晶質層４１およびｎ型単結晶シリコン（光電変換部５１）の部分のエネルギーバンド図については、上述したとおりである。

ｉ型非晶質層１０１としてのｉ型ａ−Ｓｉは、１．７４ｅＶの光学バンドギャップおよび０．７３ｅＶの活性化エネルギーを有するので、ｎ型単結晶シリコン（光電変換部５１）とｉ型非晶質層１０１との界面は、ヘテロ接合になる。そして、ｎ型単結晶シリコン（光電変換部５１）とｉ型非晶質層１０１との界面においては、バンドの不連続が存在する。

また、ｎ型非晶質層１１１としてのｎ型ａ−Ｓｉは、１．８０ｅＶの光学バンドギャップおよび０．２０ｅＶの活性化エネルギーを有するので、ｉ型非晶質層１０１とｎ型非晶質層１１１との界面も、ヘテロ接合になる。

そして、ｎ型単結晶シリコン（光電変換部５１）／ｉ型非晶質層１０１／ｎ型非晶質層１１１からなる接合には、内部電位Ｖｂｉ２が発生する。

更に、ｉ型非晶質層１０１をｎ型非晶質層１１１とｎ型単結晶シリコン（光電変換部５１）との間に挿入することによって、ｎ型非晶質層１１１とｉ型非晶質層１０１との界面およびｉ型非晶質層１０１とｎ型単結晶シリコン（光電変換部５１）との界面におけるキャリア（電子および正孔）の再結合が低減される。

そうすると、ｎ型単結晶シリコン（光電変換部５１）において光励起された電子は、キャリア拡散によってｉ型非晶質層１０１側へ移動し、内部電界Ｖｂｉ２によって透明導電膜１２１へ効率的に到達する。また、ｎ型単結晶シリコン（光電変換部５１）において光励起された正孔は、キャリア拡散によってｉ型非晶質層４１側へ移動し、内部電位Ｖｂｉ１によってｐ型非晶質層３１へ効率的に到達する。

そして、電子は、集電電極１３１、外部のリード線（図示せず）、集電電極９および透明導電膜１１を介して非晶質半導体層２１へ到達する。

そうすると、非晶質半導体層２１とｐ型非晶質層３１との界面において、電子は、再結合準位を介して正孔と効率的に再結合する。

また、上述したように非晶質半導体層２１およびｐ型非晶質層３１からなるｎ／ｐ接合は、内部電位Ｖｂｉ１の低下を抑制する。

従って、開放電圧Ｖｏｃおよび曲線因子ＦＦの向上によって光電変換素子１０Ｅの変換効率を向上できる。

更に、光電変換素子１０Ｅは、ｉ型非晶質層４１、ｐ型非晶質層３１、非晶質半導体層２１、透明導電膜１１および集電電極９をｎ型単結晶シリコン（光電変換部５１）の一方の表面上に順次積層し、ｉ型非晶質層１０１、ｎ型非晶質層１１１、透明導電膜１２１および集電電極１３１をｎ型単結晶シリコン（光電変換部５１）の他方の表面上に順次積層した構造からなる。そして、ｉ型非晶質層４１、ｐ型非晶質層３１、非晶質半導体層２１、透明導電膜１１、集電電極９、ｉ型非晶質層１０１、ｎ型非晶質層１１１、透明導電膜１２１および集電電極１３１は、２００℃以下の温度で形成される。

従って、熱ダメージによるｎ型単結晶シリコン（光電変換部５１）の品質劣化を防止できる。

更に、光電変換素子１０Ｅは、非晶質半導体層２１を除いて、ｎ型単結晶シリコン（光電変換部５１）を中心として対称な構造からなる。従って、ｎ型単結晶シリコン（光電変換部５１）に印加される熱歪も対称になり、熱歪による光電変換素子１０Ｅの反りを防止できる。

ｉ型非晶質層１０１は、ｉ型ａ−Ｓｉ以外に、ｉ型ａ−ＳｉＣ，ｉ型ａ−ＳｉＮ，ｉ型ａ−ＳｉＧｅのいずれかからなっていてもよい。ここで、ｉ型ａ−Ｇｅが除外されている理由は、上述した理由と同じである。また、ｎ型非晶質層１１１は、ｎ型ａ−Ｓｉ以外に、ｎ型ａ−ＳｉＣ，ｎ型ａ−ＳｉＮ，ｎ型ａ−ＳｉＧｅ，ｎ型ａ−Ｇｅのいずれかからなっていてもよい。

これらのｉ型ａ−ＳｉＣ，ｉ型ａ−ＳｉＮ，ｉ型ａ−ＳｉＧｅ，ｎ型ａ−ＳｉＣ，ｎ型ａ−ＳｉＮ，ｎ型ａ−ＳｉＧｅ，ｎ型ａ−Ｇｅは、上述したようにプラズマＣＶＤ法によって形成される。

なお、実施例５においては、光電変換素子１０Ｅの光電変換部５１は、ｐ型単結晶シリコン、ｎ型多結晶シリコンおよびｐ型多結晶シリコンのいずれかからなっていてもよい。この場合、ｐ型単結晶シリコン、ｎ型多結晶シリコンおよびｐ型多結晶シリコンは、その表面が凹凸構造（テクスチャ構造）になっていてもよい。

そして、光電変換部５１がｎ型多結晶シリコンまたはｐ型多結晶シリコンからなる場合、好ましくは、ｎ型多結晶シリコンまたはｐ型多結晶シリコンの一方の表面をプラズマ処理した後に、ｉ型非晶質層４１、ｐ型非晶質層３１、非晶質半導体層２１、透明導電膜１１および集電電極９をプラズマＣＶＤ法によってｎ型多結晶シリコンまたはｐ型多結晶シリコンの一方の表面上に順次積層し、その後、ｎ型多結晶シリコンまたはｐ型多結晶シリコンの他方の表面をプラズマ処理した後に、ｉ型非晶質層１０１、ｎ型非晶質層１１１、透明導電膜１２１および集電電極１３１をｎ型多結晶シリコンまたはｐ型多結晶シリコンの他方の表面上に順次積層する。これによって、ｎ型多結晶シリコンまたはｐ型多結晶シリコンの粒界をＨ原子によってパッシベートでき、ｎ型多結晶シリコンまたはｐ型多結晶シリコンの粒界におけるキャリア（電子および正孔）の再結合を低減できる。

また、光電変換素子１０Ａから光電変換素子１０Ｂ，１０Ｄのいずれかへの変更と同じ変更を光電変換素子１０Ｅに対して適用してもよい。

更に、光電変換素子１０Ｅにおいては、ｎ型非晶質層１１１に代えてｎ型微結晶層を適用してもよい。この場合、ｎ型微結晶層は、ｎ型μｃ−ＳｉＣ，ｎ型μｃ−Ｓｉ，ｎ型μｃ−ＳｉＧｅ，ｎ型μｃ−Ｇｅからなる。そして、ｎ型μｃ−ＳｉＣ，ｎ型μｃ−Ｓｉ，ｎ型μｃ−ＳｉＧｅ，ｎ型μｃ−Ｇｅは、２００℃以下の温度においてプラズマＣＶＤ法によってｉ型非晶質層１０１上に堆積される。従って、熱ダメージによって光電変換部５１（単結晶シリコンまたは多結晶シリコン）の品質が劣化するのを防止できる。また、熱歪による光電変換素子１０Ｅの反りを防止できる。

光電変換素子１０Ｅについてのその他の説明は、光電変換素子１０Ａの説明と同じである。

［ｐ型半導体層３の改良］
ｐ型半導体層３は、非晶質相からなる層Ａと、微結晶相からなる層Ｂとからなっていてもよい。

層Ａは、例えば、ｐ型ａ−Ｓｉからなり、層Ｂは、例えば、ｐ型μｃ−Ｓｉからなる。そして、層Ａは、非晶質半導体層２側に配置され、層Ｂは、ｉ型半導体層４側に配置される。

このように、ｐ型半導体層３を２つの層Ａ，Ｂによって構成することによって、非晶質半導体層２／ｐ型半導体層３からなる接合が整流特性を殆ど示さなくなり、かつ、層Ｂ（＝ｐ型μｃ−Ｓｉ）／ｉ型半導体層４／光電変換部５（ｎ型単結晶シリコン、ｐ型単結晶シリコン、ｎ型多結晶シリコンおよびｐ型多結晶シリコンのいずれか）からなる接合が形成される。その結果、非晶質半導体層２と層Ａ（＝ｐ型ａ−Ｓｉ）との界面における電子および正孔の再結合が促進されるとともに、層Ｂ（＝ｐ型μｃ−Ｓｉ）／ｉ型半導体層４／光電変換部５（ｎ型単結晶シリコン、ｐ型単結晶シリコン、ｎ型多結晶シリコンおよびｐ型多結晶シリコンのいずれか）からなる接合の内部電位が向上する。

従って、開放電圧Ｖｏｃおよび曲線因子ＦＦの向上によって光電変換素子１０の変換効率を向上できる。

また、層Ａの厚みと層Ｂの厚みとの合計は、ｐ型半導体層３が単層からなる場合の厚みと同じであっても、異なっていてもよい。更に、層Ａの厚みは、層Ｂの厚みと同じであってもよく、層Ｂの厚みと異なっていてもよい。

層Ａの厚みと層Ｂの厚みとの合計がｐ型半導体層３１の厚みよりも厚くても、層Ｂに用いられる微結晶層の光吸収係数は、層Ａに用いられる非晶質層の光吸収係数よりも小さいので、光電変換部５へ入射する太陽光の強度をｐ型半導体層３が非晶質層からなる場合の強度と同じに保持できる。その結果、層Ｂの厚みを層Ａの厚みよりも厚く設定すれば、ｐ型半導体層３／ｉ型半導体層４／光電変換部５からなる接合の内部電位を更に強くして非晶質半導体層２と層Ａ（＝ｐ型ａ−Ｓｉ）との界面における電子および正孔の再結合を促進できる。

また、層Ａの厚みと層Ｂの厚みとの合計がｐ型半導体層３の厚みと同じである場合、２つの層Ａ，Ｂの透過光量は、ｐ型半導体層３が非晶質層からなる場合よりも多くなるので、短絡電流密度Ｊｓｃを大きくできる。このように、層Ａの厚みと層Ｂの厚みとの合計がｐ型半導体層３の厚みと同じである場合、電子と正孔との再結合を促進し、ｐ型半導体層３／ｉ型半導体層４／光電変換部５からなる接合の内部電位の低下を抑制したまま、短絡電流密度Ｊｓｃを大きくできる。

なお、層Ａ，Ｂの組み合わせは、ｐ型ａ−Ｓｉ／ｐ型μｃ−Ｓｉに拘わらず、（ｐ型ａ−ＳｉＣ，ｐ型ａ−ＳｉＮ，ｐ型ａ−Ｓｉ，ｐ型ａ−ＳｉＧｅ，ｐ型ａ−Ｇｅのいずれか）／（ｐ型μｃ−ＳｉＣ，ｐ型μｃ−Ｓｉ，ｐ型μｃ−ＳｉＧｅ，ｐ型μｃ−Ｇｅのいずれか）であればよい。

上記においては、非晶質半導体層２は、炭素原子、酸素原子およびシリコン原子を含むと説明したが、この発明の実施の形態においては、これに限らず、非晶質半導体層２は、酸素原子を含んでいればよい。酸素原子を含んでいれば、酸素原子に起因するドナー準位が形成され、非晶質半導体層２は、ｎ型の導電型を有し、非晶質半導体層２とｐ型半導体層３との界面において電子と正孔との再結合が促進されるからである。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

この発明は、光電変換素子および光電変換素子の製造方法に適用される。

１，１１，１２１ 透明導電膜、２，２１，２２ 非晶質半導体層、３，３１ ｐ型半導体層、４ ｉ型半導体層、５，５１，７１ 光電変換部、９，１３１ 集電電極、１０，１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ，１０Ｅ 光電変換素子、１１１ ｎ型非晶質層、４１，１０１ ｉ型非晶質層、６１ 絶縁層、６２ 裏面電極、８１ ｐ型微結晶層。

Claims (22)

1. 結晶シリコンからなる光電変換部と、
   前記光電変換部に接して形成されたｉ型半導体層と、
   前記ｉ型半導体層に接して形成され、非晶質相または微結晶相からなるｐ型半導体層と、
   前記ｐ型半導体層に接して形成され、酸素原子を含む非晶質半導体層と、
   前記非晶質半導体層に接して形成された透明導電膜とを備える光電変換素子。
2. 前記非晶質半導体層の前記ｐ型半導体層側の酸素原子濃度は、前記非晶質半導体層の前記透明導電膜側の酸素原子濃度よりも低い、請求項１に記載の光電変換素子。
3. 前記非晶質半導体層の酸素原子濃度は、前記透明導電膜から離れるに従って低くなる、請求項２に記載の光電変換素子。
4. 前記非晶質半導体層の酸素原子濃度は、前記透明導電膜から離れるに従って連続的に低くなる、請求項３に記載の光電変換素子。
5. 前記非晶質半導体層の酸素原子濃度は、前記透明導電膜から離れるに従って段階的に低くなる、請求項３に記載の光電変換素子。
6. 前記光電変換部は、ｎ型単結晶シリコンからなる、請求項１から請求項５のいずれか１項に記載の光電変換素子。
7. 前記光電変換部は、ｐ型単結晶シリコンからなる、請求項１から請求項５のいずれか１項に記載の光電変換素子。
8. 前記ｉ型半導体層および前記ｐ型半導体層は、非晶質相からなる、請求項１から請求項７のいずれか１項に記載の光電変換素子。
9. 前記ｉ型半導体層は、ｉ型アモルファスシリコンからなり、
   前記ｐ型半導体層は、ｐ型アモルファスシリコンからなる、請求項８に記載の光電変換素子。
10. 前記ｉ型半導体層は、非晶質相からなり、
    前記ｐ型半導体層は、微結晶相からなる、請求項１から請求項７のいずれか１項に記載の光電変換素子。
11. 前記ｉ型半導体層は、ｉ型アモルファスシリコンからなり、
    前記ｐ型半導体層は、ｐ型微結晶シリコンからなる、請求項１０に記載の光電変換素子。
12. 結晶シリコンからなる光電変換部に接してｉ型半導体層を形成する第１の工程と、
    非晶質相または微結晶相からなるｐ型半導体層を前記ｉ型半導体層に接して形成する第２の工程と、
    酸素原子を含む非晶質半導体層を前記ｐ型半導体層に接して形成する第３の工程と、
    前記非晶質半導体層に接して透明導電膜を形成する第４の工程とを備える光電変換素子の製造方法。
13. 前記第３の工程において、前記非晶質半導体層の前記ｐ型半導体層側の酸素原子濃度が前記非晶質半導体層の前記透明導電膜側の酸素原子濃度よりも低くなるように炭酸ガスを供給して前記非晶質半導体層を形成する、請求項１２に記載の光電変換素子の製造方法。
14. 前記第３の工程において、前記ｐ型半導体層から離れるに従って炭酸ガスの供給量を多くして前記非晶質半導体層を形成する、請求項１３に記載の光電変換素子の製造方法。
15. 前記第３の工程において、前記ｐ型半導体層から離れるに従って炭酸ガスの供給量を連続的に多くして前記非晶質半導体層を形成する、請求項１４に記載の光電変換素子の製造方法。
16. 前記第３の工程において、前記ｐ型半導体層から離れるに従って炭酸ガスの供給量を段階的に多くして前記非晶質半導体層を形成する、請求項１４に記載の光電変換素子の製造方法。
17. 前記第１の工程において、ｎ型単結晶シリコンからなる光電変換部に接して前記ｉ型半導体層を形成する、請求項１１から請求項１６のいずれか１項に記載の光電変換素子の製造方法。
18. 前記第１の工程において、ｐ型単結晶シリコンからなる光電変換部に接して前記ｉ型半導体層を形成する、請求項１１から請求項１６のいずれか１項に記載の光電変換素子の製造方法。
19. 前記第１の工程において、非晶質相からなるｉ型半導体層を前記光電変換部に接して形成し、
    前記第２の工程において、非晶質相からなるｐ型半導体層を前記ｉ型半導体層に接して形成する、請求項１１から請求項１８のいずれか１項に記載の光電変換素子の製造方法。
20. 前記第１の工程において、ｉ型アモルファスシリコンからなるｉ型半導体層を前記光電変換部に接して形成し、
    前記第２の工程において、ｐ型アモルファスシリコンからなるｐ型半導体層を前記ｉ型半導体層に接して形成する、請求項１９に記載の光電変換素子の製造方法。
21. 前記第１の工程において、非晶質相からなるｉ型半導体層を前記光電変換部に接して形成し、
    前記第２の工程において、微結晶相からなるｐ型半導体層を前記ｉ型半導体層に接して形成する、請求項１１から請求項１８のいずれか１項に記載の光電変換素子の製造方法。
22. 前記第１の工程において、ｉ型アモルファスシリコンからなるｉ型半導体層を前記光電変換部に接して形成し、
    前記第２の工程において、ｐ型微結晶シリコンからなるｐ型半導体層を前記ｉ型半導体層に接して形成する、請求項２１に記載の光電変換素子の製造方法。

Images