JP2013124917A - フローセンサ - Google Patents

Abstract

【課題】小サイズ、低コストで、乱流の発生及び異物の侵入を低減し、高精度に流量を計測可能なフローセンサを提供する。
【解決手段】片面を開口するように形成された流体が流れる流路１０と、流路１０内の、流路１０の両端側において、流路１０の流れ方向に直交する方向に整列された柱状部１２１が、流れ方向に多段に、互い違いに配置されることにより構成された流体制御部１２とを有する第１半導体基板１１と、流路１０の、流れ方向において中央部に対応する位置に、流路１０を流れる流体の流量を検出する流量検出部３を有し、第１半導体基板１１の片面と接合された第２半導体基板２１とを備える。
【選択図】図１

Description

本発明は、高精度に流量を計測可能なフローセンサに関する。

発熱素子の周囲に設けられた感熱素子を用いて発熱素子が発する熱の分布を検出することにより、流路中を流れる流体の流量を計測するフローセンサが知られている。例えば概ね±３％以下程度の高精度を要求されるフローセンサにおいて、流路内の乱流を低減し、異物の侵入を防止するために、流路中に挿入されたメッシュフィルタなどの整流部が用いられる（特許文献１参照）。

また、流路内にブレードを設けることにより、流路内の乱流を低減し、流量の計測精度を高めるフローセンサが提案されている（特許文献２参照）。

特開平６−６６６１３号公報 特開２０００−１４６６５２号公報

しかしながら、流路にメッシュフィルタを用いると装置のサイズが大型化してしまい、製造コストも上がってしまう。また、特許文献２に記載の技術では異物の侵入を許してしまう虞がある。

本発明は、上記問題点を鑑み、小サイズ、低コストで、乱流の発生及び異物の侵入を低減し、高精度に流量を計測可能なフローセンサを提供することを目的とする。

上記目的を達成するために、本発明の第１の態様は、片面を開口するように形成された流体が流れる流路と、前記流路内の、前記流路の両端側において、前記流路の流れ方向に直交する方向に整列された柱状部が、前記流れ方向に多段に、互い違いに配置されることにより構成された流体制御部とを有する第１半導体基板と、前記流路の、前記流れ方向において中央部に対応する位置に、前記流路を流れる流体の流量を検出する流量検出部を有し、前記第１半導体基板の前記片面と接合された第２半導体基板とを備えるフローセンサであることを要旨とする。

また、本発明の第１の態様に係るフローセンサにおいては、前記第１半導体基板は、複数の電極パッドを有する回路基板と接合され、前記第１半導体基板は、それぞれ前記第１半導体基板の片面から反対面に貫通する複数の貫通電極を備え、前記貫通電極は、前記流量検出部と前記電極パッドとを電気的に接合することができる。

また、本発明の第１の態様に係るフローセンサにおいては、前記第２半導体基板は、複数の電極パッドを有する回路基板と接合され、前記第１半導体基板は、それぞれ前記第１半導体基板の片面から反対面に貫通する複数の貫通電極を備え、前記貫通電極は、前記流量検出部と前記電極パッドとを電気的に接合することができる。

また、本発明の第１の態様に係るフローセンサにおいては、前記第１半導体基板は、複数の電極パッドを有する回路基板と接合され、前記第２半導体基板は、それぞれ前記第２半導体基板の片面から反対面に貫通する複数の貫通電極を備え、前記貫通電極は、前記流量検出部と前記電極パッドとを電気的に接合することができる。

また、本発明の第１の態様に係るフローセンサにおいては、前記第２半導体基板は、複数の電極パッドを有する回路基板と接合され、前記第２半導体基板は、それぞれ前記第２半導体基板の片面から反対面に貫通する複数の貫通電極を備え、前記貫通電極は、前記流量検出部と前記電極パッドとを電気的に接合することができる。

本発明によれば、小サイズ、低コストで、乱流の発生及び異物の侵入を低減し、高精度に流量を計測可能なフローセンサを提供することができる。

（ａ）は、第１の実施の形態に係るフローセンサの第１半導体基板を説明する模式的な上面図である。（ｂ）は、（ａ）のＡ−Ａ方向から見た模式的な断面図である。（ｃ）は、（ａ）のＢ−Ｂ方向から見た模式的な断面図である。 （ａ）は、第１の実施の形態に係るフローセンサの第２半導体基板を説明する模式的な上面図である。（ｂ）は、（ａ）のＡ−Ａ方向から見た模式的な断面図である。（ｃ）は、（ａ）のＢ−Ｂ方向から見た模式的な断面図である。 （ａ）は、第１の実施の形態に係るフローセンサを説明する模式的な上面図である。（ｂ）は、（ａ）のＡ−Ａ方向から見た模式的な断面図である。（ｃ）は、（ａ）のＢ−Ｂ方向から見た模式的な断面図である。 第１の実施の形態に係るフローセンサの設置例を説明する模式的な断面図である。 第１の実施の形態に係るフローセンサの設置例を説明する模式的な断面図である。 第１の実施の形態に係るフローセンサの製造方法の一例を説明するフローチャートである。 （ａ）は、第１の実施の形態に係るフローセンサの製造方法を説明する上面図である。（ｂ）は、（ａ）のＡ−Ａ方向から見た模式的な断面図である。（ｃ）は、（ａ）のＢ−Ｂ方向から見た模式的な断面図である。 （ａ）は、第１の実施の形態に係るフローセンサの製造方法を説明する上面図である。（ｂ）は、（ａ）のＡ−Ａ方向から見た模式的な断面図である。（ｃ）は、（ａ）のＢ−Ｂ方向から見た模式的な断面図である。 （ａ）は、第１の実施の形態に係るフローセンサの製造方法を説明する上面図である。（ｂ）は、（ａ）のＡ−Ａ方向から見た模式的な断面図である。（ｃ）は、（ａ）のＢ−Ｂ方向から見た模式的な断面図である。 （ａ）は、第１の実施の形態に係るフローセンサの製造方法を説明する上面図である。（ｂ）は、（ａ）のＡ−Ａ方向から見た模式的な断面図である。（ｃ）は、（ａ）のＢ−Ｂ方向から見た模式的な断面図である。 （ａ）は、第１の実施の形態に係るフローセンサの製造方法を説明する上面図である。（ｂ）は、（ａ）のＡ−Ａ方向から見た模式的な断面図である。（ｃ）は、（ａ）のＢ−Ｂ方向から見た模式的な断面図である。 （ａ）は、第１の実施の形態に係るフローセンサの製造方法を説明する上面図である。（ｂ）は、（ａ）のＡ−Ａ方向から見た模式的な断面図である。（ｃ）は、（ａ）のＢ−Ｂ方向から見た模式的な断面図である。 （ａ）は、第１の実施の形態に係るフローセンサの製造方法を説明する上面図である。（ｂ）は、（ａ）のＡ−Ａ方向から見た模式的な断面図である。（ｃ）は、（ａ）のＢ−Ｂ方向から見た模式的な断面図である。 （ａ）は、第１の実施の形態に係るフローセンサの製造方法を説明する上面図である。（ｂ）は、（ａ）のＡ−Ａ方向から見た模式的な断面図である。（ｃ）は、（ａ）のＢ−Ｂ方向から見た模式的な断面図である。 （ａ）は、第２の実施の形態に係るフローセンサの第１半導体基板を説明する模式的な上面図である。（ｂ）は、（ａ）のＡ−Ａ方向から見た模式的な断面図である。（ｃ）は、（ａ）のＢ−Ｂ方向から見た模式的な断面図である。 （ａ）は、第２の実施の形態に係るフローセンサの第２半導体基板を説明する模式的な上面図である。（ｂ）は、（ａ）のＡ−Ａ方向から見た模式的な断面図である。（ｃ）は、（ａ）のＢ−Ｂ方向から見た模式的な断面図である。 （ａ）は、第２の実施の形態に係るフローセンサを説明する模式的な上面図である。（ｂ）は、（ａ）のＡ−Ａ方向から見た模式的な断面図である。（ｃ）は、（ａ）のＢ−Ｂ方向から見た模式的な断面図である。 第２の実施の形態に係るフローセンサの設置例を説明する模式的な断面図である。 第２の実施の形態に係るフローセンサの設置例を説明する模式的な断面図である。 第２の実施の形態に係るフローセンサの製造方法の一例を説明するフローチャートである。 （ａ）は、第２の実施の形態に係るフローセンサの製造方法を説明する上面図である。（ｂ）は、（ａ）のＡ−Ａ方向から見た模式的な断面図である。（ｃ）は、（ａ）のＢ−Ｂ方向から見た模式的な断面図である。 （ａ）は、第２の実施の形態に係るフローセンサの製造方法を説明する上面図である。（ｂ）は、（ａ）のＡ−Ａ方向から見た模式的な断面図である。（ｃ）は、（ａ）のＢ−Ｂ方向から見た模式的な断面図である。 （ａ）は、第２の実施の形態に係るフローセンサの製造方法を説明する上面図である。（ｂ）は、（ａ）のＡ−Ａ方向から見た模式的な断面図である。（ｃ）は、（ａ）のＢ−Ｂ方向から見た模式的な断面図である。 （ａ）は、第２の実施の形態に係るフローセンサの製造方法を説明する上面図である。（ｂ）は、（ａ）のＡ−Ａ方向から見た模式的な断面図である。（ｃ）は、（ａ）のＢ−Ｂ方向から見た模式的な断面図である。 （ａ）は、第２の実施の形態に係るフローセンサの製造方法を説明する上面図である。（ｂ）は、（ａ）のＡ−Ａ方向から見た模式的な断面図である。（ｃ）は、（ａ）のＢ−Ｂ方向から見た模式的な断面図である。 （ａ）は、第２の実施の形態に係るフローセンサの製造方法を説明する上面図である。（ｂ）は、（ａ）のＡ−Ａ方向から見た模式的な断面図である。（ｃ）は、（ａ）のＢ−Ｂ方向から見た模式的な断面図である。 （ａ）は、第２の実施の形態に係るフローセンサの製造方法を説明する上面図である。（ｂ）は、（ａ）のＡ−Ａ方向から見た模式的な断面図である。（ｃ）は、（ａ）のＢ−Ｂ方向から見た模式的な断面図である。 （ａ）は、第２の実施の形態に係るフローセンサの製造方法を説明する上面図である。（ｂ）は、（ａ）のＡ−Ａ方向から見た模式的な断面図である。（ｃ）は、（ａ）のＢ−Ｂ方向から見た模式的な断面図である。

次に、図面を参照して、本発明の第１及び第２の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、断面図と平面寸法の関係、各層の厚みの比率等は、現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。

また、以下に示す実施の形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された技術的範囲内において、種々の変更を加えることができる。

（第１の実施の形態）
本発明の第１の実施の形態に係るフローセンサは、図１〜図３に示すように、流路１０及び流体制御部１２を有する第１半導体基板１１と、流路１０を流れる流体の流量を検出する流量検出部３を有する第２半導体基板２１とを備える。第１の実施の形態に係るフローセンサは、第１半導体基板１１と第２半導体基板２１とを接合することで製造される。

図１に示すように、流路１０は、第１半導体基板１１の片面を開口する溝状に形成される。流体制御部１２は、流路１０内の、流路１０の流れ方向の両端側において、複数配列された柱状部１２１から構成される。流体制御部１２は、流路１０方向に直交する方向に整列された円柱状の柱状部１２１が、流路１０方向に多段に、互い違いに配置されることにより構成されている。

図２に示すように、第２半導体基板２１は、流路１０の、流れ方向において中央部に対応する位置に、片面を開口するように形成された空洞部２０を有する。第２半導体基板２１は、空洞部２０の開口面となる片面に薄膜３０が形成されている。流量検出部３は、空洞部２０の開口面に位置する薄膜３０と、空洞部２０の開口面に位置する薄膜３０の表面に設けられた発熱素子３２及び感熱素子３１，３３とを備える。

発熱素子３２は、薄膜３０の表面の中央部に設けられる。２つの感熱素子３１，３３は、流路１０の流れ方向において、発熱素子３２の両側に配置される。発熱素子３２の両端は、薄膜３０の表面に設けられた電極パッド２４ａ，２４ｂに接続されている。感熱素子３１、感熱素子３３のそれぞれ両端は、薄膜３０の表面に設けられた電極パッド２３ａ，２３ｂ、電極パッド２５ａ，２５ｂにそれぞれ接続されている。感熱素子３１，３３及び発熱素子３２は、例えば白金（Ｐｔ）からなる抵抗体である。

発熱素子３２は、電極パッド２４ａ，２４ｂを介して電流を流されることにより発熱する。感熱素子３１，３３は、熱に応じて抵抗値が変化するので、電極パッド２３ａ，２３ｂ、電極パッド２５ａ，２５ｂをそれぞれ介して、発熱素子３２が発する熱の、流路１０の流れ方向における分布を検出できる。流量検出部３は、感熱素子３１，３３が検出する、発熱素子３２が発する熱の分布から、流路１０を流れる流体の流量を検出する。

図３に示すように、第１の実施の形態に係るフローセンサは、第１半導体基板１１の、流路１０が開口する片面と、第２半導体基板２１の、流量検出部３が形成された片面とを接合されている。第１の実施の形態に係るフローセンサの第１半導体基板１１は、電極パッド２３ａ，２３ｂ，２４ａ，２４ｂ，２５ａ，２５ｂに対応する位置に、それぞれ、上面から下面に貫通する貫通電極１３ａ，１３ｂ，１４ａ，１４ｂ，１５ａ，１５ｂが形成されている。電極パッド２３ａ，２３ｂ，２４ａ，２４ｂ，２５ａ，２５ｂと、貫通電極１３ａ，１３ｂ，１４ａ，１４ｂ，１５ａ，１５ｂとは、それぞれ、互いに電気的に接続されている。

図４に示すように、第１の実施の形態に係るフローセンサは、第１半導体基板１１側が、回路基板４と接合されるようにしてもよい。回路基板４の上面の、貫通電極１３ａ，１３ｂ，１４ａ，１４ｂ，１５ａ，１５ｂに対応する位置には、それぞれ、電極パッド４３ａ，４３ｂ，４４ａ，４４ｂ，４５ａ，４５ｂが形成されている。（図４において、電極パッド４３ａ，４３ｂ，４５ａ，４５ｂは図示を省略している。以下同様。）貫通電極１３ａ，１３ｂ，１４ａ，１４ｂ，１５ａ，１５ｂと、電極パッド４３ａ，４３ｂ，４４ａ，４４ｂ，４５ａ，４５ｂとは、フリップチップボンディングにより、電気的に接続されている。

図５に示すように、第１の実施の形態に係るフローセンサは、第２半導体基板２１側が、回路基板４と接合されるようにしてもよい。貫通電極１３ａ，１３ｂ，１４ａ，１４ｂ，１５ａ，１５ｂと、ワイヤ５３ａ，５３ｂ，５４ａ，５４ｂ，５５ａ，５５ｂとは、ワイヤボンディングにより、電気的に接続されている。例えば、ワイヤ５３ａ，５３ｂ，５４ａ，５４ｂ，５５ａ，５５ｂは、回路基板４が備える図示を省略した電極パッドとそれぞれ電気的に接続される。

図６に示すフローチャートを用いて、第１の実施の形態に係るフローセンサの製造方法の一例を、図７〜図１４を参照して説明する。

先ず、ステップＳ１１において、図７に示す第１半導体基板１１の片面に、保護膜（レジスト）を塗布し、ステップＳ１２において、保護膜がフォトリソグラフィティによりパターニングされる。

ステップＳ１３において、図８に示すように、パターニングされた保護膜をマスクとして、第１半導体基板１１が誘導結合型反応性イオンエッチング（ＩＣＰ−ＲＩＥ：Inductive Coupled Plasma - Reactive Ion Etching）により、深堀エッチングされる。ステップＳ１３のエッチングにより、流路１０、流体制御部１２、孔部５３ａｐ，５３ｂｐ，５４ａｐ，５４ｂｐ，５５ａｐ，５５ｂｐが形成される。

ステップＳ１４において、図９に示すように、フォトリソグラフィティによりパターニングされた保護膜を用いて、孔部６３ａｐ，６３ｂｐ，６４ａｐ，６４ｂｐ，６５ａｐ，６５ｂｐに対応する位置に、ＩＣＰ−ＲＩＥにより裏面が深堀エッチングされる。ステップＳ１４のエッチングより、第１半導体基板１１の上面から下面に貫通する貫通孔６３ａ，６３ｂ，６４ａ，６４ｂ，６５ａ，６５ｂが形成される。ステップＳ１５において、第１半導体基板１１の両面に形成された保護膜が除去される。

ステップＳ１６において、パターニングされた保護膜をマスクとして、貫通孔５３ａ，５３ｂ，５４ａ，５４ｂ，５５ａ，５５ｂの内壁に絶縁膜が形成される。ステップＳ１７において、絶縁膜が形成された貫通孔５３ａ，５３ｂ，５４ａ，５４ｂ，５５ａ，５５ｂの内壁に、めっき処理が施される。ステップＳ１７のめっき処理により、図１０に示すように、貫通電極１３ａ，１３ｂ，１４ａ，１４ｂ，１５ａ，１５ｂが形成される。ステップＳ１８において、ステップＳ１６において用いた保護膜が除去される。

ステップＳ２１において、第２半導体基板２１の片面に、シリコン酸化膜（ＳｉＯ_２）、シリコン窒化膜（ＳｉＮ）等の絶縁体からなる薄膜３０が成膜される。ステップＳ２２において、薄膜３０の表面に、白金（Ｐｔ）薄膜を成膜する。ステップＳ２３において、図１１に示すように、フォトリソグラフィによりパターニングされた保護膜をマスクとして、Ｐｔ薄膜がエッチングされることにより、薄膜３０の表面に感熱素子３１，３３及び発熱素子３２が形成される。

ステップＳ２４において、感熱素子３１，３３及び発熱素子３２を形成された薄膜３０の表面に、電極パッド用の金属薄膜が成膜される。ステップＳ２５において、図１２に示すように、フォトリソグラフィによりパターニングされた保護膜をマスクとして、電極パッド用の金属薄膜がエッチングされることにより、電極パッド２３ａ，２３ｂ，２４ａ，２４ｂ，２５ａ，２５ｂが形成される。

ステップＳ２６において、第２半導体基板２１の裏面に保護膜を形成し、ステップＳ２７において、フォトリソグラフィにより保護膜をパターニングする。ステップＳ２８において、パターニングされた保護膜をマスクとして、ＩＣＰ−ＲＩＥにより、第２半導体基板２１の裏面から薄膜３０に達するまで深堀エッチングする。ステップＳ２８のエッチングにより、空洞部２０が形成される。図１３に示すように、第２半導体基板２１の裏面を開口しない場合は、第２半導体基板２１の裏面に他の半導体基板を接合すればよい。

ステップＳ３１において、ウェハ上に形成された複数の第１半導体基板１１と、ウェハ上に形成された複数の第２半導体基板２１とを、位置合わせをして接合する。ステップＳ３２において、図１４に示すように、接合された第１半導体基板１１及び第２半導体基板２１とをダイシングすることにより、第１の実施の形態に係るフローセンサが完成する。

ステップＳ３３において、第１の実施の形態に係るフローセンサを回路基板４にダイボンディングする。ステップＳ３４において、ワイヤボンディングが必要な場合は、ワイヤボンディングを行い、電極パッドと回路基板を接続する。

第１の実施の形態に係るフローセンサによれば、小サイズ、低コストで、流路１０において千鳥状に配置された流体制御部１２の柱状部１２１により、乱流の発生及び異物の侵入を低減し、高精度に流量を計測することができる。

（第２の実施の形態）
第２の実施の形態に係るフローセンサは、図１５〜図１７に示すように、貫通電極２６ａ，２６ｂ，２７ａ，２７ｂ，２８ａ，２８ｂが第２半導体基板２１に設けられている点等で第１の実施の形態と異なる。第２の実施の形態において説明しない他の構成は、第１の実施の形態と実質的に同様であるので、重複する説明を省略する。

図１５に示すように、第１半導体基板１１は、第２半導体基板に形成された貫通電極２６ａ，２６ｂ，２７ａ，２７ｂ，２８ａ，２８ｂにそれぞれ対応する位置に、孔部１６ａ，１６ｂ，１７ａ，１７ｂ，１８ａ，１８ｂを有する。孔部１６ａ，１６ｂ，１７ａ，１７ｂ，１８ａ，１８ｂは、流路１０が開口面する面に開口している。

図１６に示すように、発熱素子３２の両端は、貫通電極２７ａ，２７ｂに電気的に接続されている。感熱素子３１、感熱素子３３のそれぞれ両端は、薄膜３０の表面に設けられた貫通電極２６ａ，２６ｂ、貫通電極２８ａ，２８ｂにそれぞれ電気的に接続されている。

図１７に示すように、第２の実施の形態に係るフローセンサは、第１半導体基板１１の、流路１０が開口する片面と、第２半導体基板２１の、流量検出部３が形成された片面とを接合されている。

図１８に示すように、第２の実施の形態に係るフローセンサは、第１半導体基板１１側が、回路基板４と接合されるようにしてもよい。貫通電極２６ａ，２６ｂ，２７ａ，２７ｂ，２８ａ，２８ｂと、ワイヤ５６ａ，５７ｂ，５７ａ，５７ｂ，５８ａ，５８ｂとは、ワイヤボンディングにより、電気的に接続されている。

図１９に示すように、第２の実施の形態に係るフローセンサは、第２半導体基板２１側が、回路基板４と接合されるようにしてもよい。回路基板４の上面の、貫通電極２６ａ，２６ｂ，２７ａ，２７ｂ，２８ａ，２８ｂに対応する位置には、それぞれ、電極パッド４６ａ，４６ｂ，４７ａ，４７ｂ，４８ａ，４８ｂが形成されている。貫通電極２６ａ，２６ｂ，２７ａ，２７ｂ，２８ａ，２８ｂと、電極パッド４６ａ，４６ｂ，４７ａ，４７ｂ，４８ａ，４８ｂとは、フリップチップボンディングにより、電気的に接続されている。

図２０に示すフローチャートを用いて、第２の実施の形態に係るフローセンサの製造方法の一例を、図２１〜図２７を参照して説明する。

先ず、ステップＳ４１において、図２１に示す第１半導体基板１１の片面に、保護膜（レジスト）を塗布し、ステップＳ４２において、保護膜がフォトリソグラフィティによりパターニングされる。

ステップＳ４３において、図２２に示すように、パターニングされた保護膜をマスクとして、第１半導体基板１１がＩＣＰ−ＲＩＥにより、深堀エッチングされる。ステップＳ４３のエッチングにより、流路１０、流体制御部１２、孔部１６ａ，１６ｂ，１７ａ，１７ｂ，１８ａ，１８ｂが形成される。ステップＳ４４において、第１半導体基板１１に形成された保護膜が除去される。

ステップＳ５１において、第２半導体基板２１の片面に保護膜を形成し、ステップＳ５２において、フォトリソグラフィにより保護膜をパターニングする。ステップＳ５３において、パターニングされた保護膜をマスクとして、第２半導体基板２１の上面から下面に貫通するまでエッチングする。ステップＳ５３のエッチングより、図２３に示すように、第２半導体基板２１の上面から下面に貫通する貫通孔６６ａ，６６ｂ，６７ａ，６７ｂ，６８ａ，６８ｂが形成される。

ステップＳ５４において、第２半導体基板２１の片面に、シリコン酸化膜（ＳｉＯ_２）、シリコン窒化膜（ＳｉＮ）等の絶縁体からなる薄膜３０が成膜される。薄膜３０は、貫通孔６６ａ，６６ｂ，６７ａ，６７ｂ，６８ａ，６８ｂに対応する箇所において、同様の貫通孔を有するように形成される。

ステップＳ５５において、図２４に示すように、絶縁膜が形成された貫通孔５３ａ，５３ｂ，５４ａ，５４ｂ，５５ａ，５５ｂの内壁に、めっき処理が施されることにより、貫通電極２６ａ，２６ｂ，２７ａ，２７ｂ，２８ａ，２８ｂが形成される。

ステップＳ５６において、薄膜３０の表面に、白金（Ｐｔ）薄膜を成膜する。ステップＳ５７において、図２５に示すように、フォトリソグラフィによりパターニングされた保護膜をマスクとして、Ｐｔ薄膜がエッチングされることにより、薄膜３０の表面に感熱素子３１，３３及び発熱素子３２が形成される。

ステップＳ５８において、第２半導体基板２１の裏面に保護膜を形成し、フォトリソグラフィにより保護膜をパターニングする。ステップＳ５９において、パターニングされた保護膜をマスクとして、ＩＣＰ−ＲＩＥにより、第２半導体基板２１の裏面から薄膜３０に達するまで深堀エッチングする。ステップＳ５９のエッチングにより、空洞部２０が形成される。図２６に示すように、第２半導体基板２１の裏面を開口しない場合は、第２半導体基板２１の裏面に他の半導体基板を接合すればよい。

ステップＳ６１において、ウェハ上に形成された複数の第１半導体基板１１と、ウェハ上に形成された複数の第２半導体基板２１とを、位置合わせをして接合する。ステップＳ６２において、図２７に示すように、接合された第１半導体基板１１及び第２半導体基板２１とをダイシングすることにより、第２の実施の形態に係るフローセンサが完成する。

ステップＳ６３において、第２の実施の形態に係るフローセンサを回路基板４にダイボンディングする。ステップＳ６４において、ワイヤボンディングが必要な場合は、ワイヤボンディングを行い、電極パッドと回路基板を接続する。

第２の実施の形態に係るフローセンサによれば、小サイズ、低コストで、乱流の発生及び異物の侵入を低減し、高精度に流量を計測することができる。

（その他の実施の形態）
上記のように、本発明は上記の実施の形態によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。

既に述べた第１及び第２の実施の形態において、流体制御部１２の柱状部１２１は円柱状として説明したが、柱状部１２１の形状は円柱状に限るものではない。図２８（ａ）〜（ｃ）に示すように、柱状部１２１として、底面が正方形の角柱状の柱状部１２１ａ、底面が菱形の角柱状の柱状部１２１ｂ、底面が楕円の円柱状の柱状部１２１ｃを採用可能である。柱状部１２１ａ〜１２１ｃは、流路１０における流体の流れ方向Ｆに対して、前後の面積が小さくなるように配置されることにより、流体制御部１２における乱流をより低減できる。

その他、第１及び第２の実施の形態を応用した構成等、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。

３…流量検出部
４…回路基板
１０…流路
１１…第１半導体基板
１２…流体制御部
１３，１４，１５，２６，２７，２８…貫通電極
２１…第２半導体基板
２３，２４，２５，４３，４４，４５，４６，４７，４８…電極パッド
１２１…柱状部

Claims (5)

1. 片面を開口するように形成された流体が流れる流路と、前記流路内の、前記流路の両端側において、前記流路の流れ方向に直交する方向に整列された柱状部が、前記流れ方向に多段に、互い違いに配置されることにより構成された流体制御部とを有する第１半導体基板と、
   前記流路の、前記流れ方向において中央部に対応する位置に、前記流路を流れる流体の流量を検出する流量検出部を有し、前記第１半導体基板の前記片面と接合された第２半導体基板と
   を備えることを特徴とするフローセンサ。
2. 前記第１半導体基板は、複数の電極パッドを有する回路基板と接合され、
   前記第１半導体基板は、それぞれ前記第１半導体基板の片面から反対面に貫通する複数の貫通電極を備え、
   前記貫通電極は、前記流量検出部と前記電極パッドとを電気的に接合することを特徴とする請求項１に記載のフローセンサ。
3. 前記第２半導体基板は、複数の電極パッドを有する回路基板と接合され、
   前記第１半導体基板は、それぞれ前記第１半導体基板の片面から反対面に貫通する複数の貫通電極を備え、
   前記貫通電極は、前記流量検出部と前記電極パッドとを電気的に接合することを特徴とする請求項１に記載のフローセンサ。
4. 前記第１半導体基板は、複数の電極パッドを有する回路基板と接合され、
   前記第２半導体基板は、それぞれ前記第２半導体基板の片面から反対面に貫通する複数の貫通電極を備え、
   前記貫通電極は、前記流量検出部と前記電極パッドとを電気的に接合することを特徴とする請求項１に記載のフローセンサ。
5. 前記第２半導体基板は、複数の電極パッドを有する回路基板と接合され、
   前記第２半導体基板は、それぞれ前記第２半導体基板の片面から反対面に貫通する複数の貫通電極を備え、
   前記貫通電極は、前記流量検出部と前記電極パッドとを電気的に接合することを特徴とする請求項１に記載のフローセンサ。

Images