JP2013120793A - Wiring board manufacturing method - Google Patents
Wiring board manufacturing method Download PDFInfo
- Publication number
- JP2013120793A JP2013120793A JP2011267053A JP2011267053A JP2013120793A JP 2013120793 A JP2013120793 A JP 2013120793A JP 2011267053 A JP2011267053 A JP 2011267053A JP 2011267053 A JP2011267053 A JP 2011267053A JP 2013120793 A JP2013120793 A JP 2013120793A
- Authority
- JP
- Japan
- Prior art keywords
- copper foil
- prepreg
- wiring board
- adhesive layer
- laminated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
本発明は、半導体パッケージ、携帯電話、携帯情報端末等に使用される配線板の製造方法に関するものである。 The present invention relates to a method of manufacturing a wiring board used for a semiconductor package, a mobile phone, a portable information terminal and the like.
従来における配線板は、例えば図10に示すように、複数枚の銅箔2Aとプリプレグ10とが交互に積層してプレスされ、最上層の銅箔2Aが配線パターンに形成されるとともに、最下層の銅箔2Aが電極パターン9に形成される(特許文献1、2、3、4、5、6、7参照)。
For example, as shown in FIG. 10, the conventional wiring board is formed by alternately laminating and pressing a plurality of
銅箔2Aとプリプレグ10とは、様々なタイプがあるが、配線板に軽量化や薄型化が求められる場合には、厚さが18μm以下の銅箔2Aが使用され、厚さ100μm以下のプリプレグ10が選択される。また、電極パターン9は、各種のエッチング法により形成され、プリプレグ10の下面よりも厚さ分だけ下方に突出して凹凸を形成し、プリプレグ10の下面とは面一ではない不揃いの関係を形成する。
There are various types of
従来における配線板は、以上のように構成され、プリプレグ10と電極パターン9とが面一ではない不揃いの関係なので、配線板の薄型化に支障を来たしたり、配線板が表面実装型半導体パッケージ(例えば、BGA、PBGA、FBGA等)のサブストレートとして用いられる場合に、半田ボールの搭載等が困難になるおそれがある。
The conventional wiring board is configured as described above, and the
本発明は上記に鑑みなされたもので、プリプレグと導体パターンとを略面一に揃えて不都合を解消することのできる配線板の製造方法を提供することを目的としている。 The present invention has been made in view of the above, and an object of the present invention is to provide a method of manufacturing a wiring board capable of eliminating the inconvenience by aligning the prepreg and the conductor pattern substantially flush with each other.
本発明においては上記課題を解決するため、少なくともサポート基材と銅箔とを使用して薄い配線板を製造する配線板の製造方法であって、
サポート基材と厚さ12μm以下の銅箔とを対向させてこれらを略枠形の粘着層により粘着するとともに、この粘着層と銅箔の略周縁部とを着脱自在として中間体を構成し、この中間体の銅箔に所定の導体パターンをセミアディティブ法により形成し、中間体の所定の導体パターンにプリプレグと積層用の銅箔とを積層プレスして積層用の銅箔に所定の配線パターンを形成することにより積層体を構成し、この積層体からサポート基材を粘着層と共に除去した後、積層体のプリプレグから銅箔を除去して所定の導体パターンとプリプレグとを略面一に揃えることを特徴としている。
In the present invention, in order to solve the above-mentioned problem, it is a method for manufacturing a wiring board for manufacturing a thin wiring board using at least a support base material and copper foil,
The support substrate and a copper foil having a thickness of 12 μm or less are opposed to each other and adhered by a substantially frame-shaped adhesive layer, and the intermediate body is configured by making this adhesive layer and the substantially peripheral edge of the copper foil detachable, A predetermined conductor pattern is formed on the intermediate copper foil by a semi-additive method, and a predetermined wiring pattern is formed on the laminated copper foil by laminating and pressing a prepreg and a laminated copper foil on the intermediate predetermined conductor pattern. After forming the laminated body by removing the support substrate and the adhesive layer from the laminated body, the copper foil is removed from the prepreg of the laminated body so that the predetermined conductor pattern and the prepreg are substantially flush with each other. It is characterized by that.
なお、キャリア基材に銅箔を着脱自在に積層保持させてその露出した面の略周縁部に略枠形の粘着層を粘着した後、銅箔からキャリア基材を取り外すことができる。
また、銅箔の表裏いずれか一方の面の略周縁部に粘着層を着脱自在に粘着し、銅箔をサポート基材に対向させて粘着層で粘着することができる。
また、中間体を構成する銅箔にレジスト層を積層して露光現像することにより、レジスト層に所定の導体パターン用の形成パターンをパターニングし、中間体をメッキ処理することにより、レジスト層の形成パターンに所定の導体パターンを形成することもできる。
The carrier base material can be detached from the copper foil after the copper base material is detachably laminated and held on the carrier base material and the substantially frame-shaped adhesive layer is adhered to the substantially peripheral portion of the exposed surface.
Further, the adhesive layer can be detachably adhered to the substantially peripheral portion of either one of the front and back surfaces of the copper foil, and the copper foil can be adhered to the support base material and adhered with the adhesive layer.
In addition, a resist layer is laminated on the copper foil constituting the intermediate and exposed and developed, so that a pattern for a predetermined conductor pattern is patterned on the resist layer, and the intermediate is plated to form a resist layer. A predetermined conductor pattern can also be formed on the pattern.
また、積層体の積層用の銅箔にプリプレグを介し積層用の銅箔を積層プレスし、この新たな積層用の銅箔に所定の配線パターンを形成する処理を繰り返すことにより、積層体を多層化することが可能である。
さらに、積層体を粘着層の内周部に沿って分割して積層体の周縁部を粘着層と共に除去した後、積層体のプリプレグから銅箔を除去して所定の導体パターンとプリプレグとを略面一に揃えることも可能である。
In addition, by laminating the laminated copper foil on the laminated copper foil of the laminated body via a prepreg and repeating the process of forming a predetermined wiring pattern on this new laminated copper foil, the laminated body is multilayered. It is possible to
Furthermore, after the laminate is divided along the inner peripheral portion of the adhesive layer and the peripheral portion of the laminate is removed together with the adhesive layer, the copper foil is removed from the prepreg of the laminate and the predetermined conductor pattern and the prepreg are substantially omitted. It is also possible to make it flush.
ここで、特許請求の範囲における銅箔は、サポート基材の表裏面、サポート基材の表面、あるいはサポート基材の裏面に粘着される。この銅箔の略周縁部には、周縁部やその近傍が含まれる。所定の導体パターンには、所定の配線パターンや電極パターン等が含まれる。また、積層体の層間には接続用のビアを形成し、このビアにはメッキを施すことができる。 Here, the copper foil in a claim is adhere | attached on the front and back of a support base material, the surface of a support base material, or the back surface of a support base material. The substantially peripheral portion of the copper foil includes a peripheral portion and its vicinity. The predetermined conductor pattern includes a predetermined wiring pattern, an electrode pattern, and the like. Further, a via for connection is formed between the layers of the laminate, and the via can be plated.
本発明によれば、中間体の所定の導体パターンにプリプレグを加熱加圧して一体化するので、所定の導体パターンとプリプレグとが凸凹になることが少なく、これらを略面一に揃えることができる。 According to the present invention, since the prepreg is integrated by heating and pressing to the predetermined conductor pattern of the intermediate body, the predetermined conductor pattern and the prepreg are less likely to be uneven, and these can be substantially flush. .
本発明によれば、プリプレグと導体パターンとを略面一に揃えて不都合を解消することができるという効果がある。また、中間体の銅箔に所定の導体パターンをセミアディティブ法により形成するので、微細なパターンを高精度に形成することができる。
また、請求項2記載の発明によれば、サポート基材に薄い銅箔を粘着層により粘着して強度や剛性を確保するので、扱いにくい銅箔を取り扱う際、作業の煩雑化や遅延を招くことが少ない。また、銅箔を粘着してその位置ずれや皺の発生を防ぐので、配線むらの発生を抑制し、製品の信頼性や品質を向上させることができる。
According to the present invention, there is an effect that the inconvenience can be solved by aligning the prepreg and the conductor pattern substantially flush with each other. In addition, since a predetermined conductor pattern is formed on the intermediate copper foil by a semi-additive method, a fine pattern can be formed with high accuracy.
In addition, according to the second aspect of the present invention, since a thin copper foil is adhered to the support base material by the adhesive layer to ensure strength and rigidity, the handling of the difficult-to-handle copper foil is complicated and delayed. There are few things. In addition, since the copper foil is adhered to prevent the occurrence of displacement and wrinkles, the occurrence of wiring unevenness can be suppressed and the reliability and quality of the product can be improved.
また、請求項3記載の発明によれば、積層体の多層化により、積層体の強度が徐々に増大するので、積層用の銅箔の接着や積層に支障を来たすことが少ない。また、積層体を多層化すれば、配線量の増大に容易に対応することができるので、LSIの高性能化と小型化、部品点数の増加等に対処することが可能になる。
さらに、請求項4記載の発明によれば、粘着層が劣化して積層体の取り外しに困難を来たしたり、粘着層の粘着性に拘わりなく積層体を分離したい場合に、積層体を確実に取り外すことが可能になる。
According to the invention described in
Furthermore, according to the invention described in
以下、図面を参照して本発明の実施形態を説明すると、本実施形態における配線板の製造方法は、図1ないし図9に示すように、サポート基材1に銅箔2を粘着層4で粘着して中間体5を構成し、この中間体5の銅箔2に所定の電極パターン9をセミアディティブ法により形成するとともに、所定の電極パターン9にプリプレグ10と積層用の銅箔11とをプレスして積層体12を構成し、この積層体12からサポート基材1を粘着層4と共に除去し、積層体12のプリプレグ10から銅箔2を除去して所定の電極パターン9とプリプレグ10とを面一に揃えるようにしている。
Hereinafter, embodiments of the present invention will be described with reference to the drawings. A method for manufacturing a wiring board in the present embodiment includes a
サポート基材1は、図2や図3等に示すように、所定の材料を使用して銅箔2、プリプレグ10、積層用の銅箔11よりも大きい平面矩形の平板に形成され、平坦な表面の周縁部付近に銅箔2用の粘着層4が粘着保持される。このサポート基材1は、特に限定されるものではないが、例えば銅や42アロイ等からなる金属シート、アルミニウム、ステンレス、ニッケル、ガラスエポキシ(ガラエポ)等を使用し、剛性、ハンドリング性、取扱性等を確保する観点から25μm〜1mmの厚さに形成される。
As shown in FIG. 2 and FIG. 3, the
銅箔2は、除去作業や配線板の薄型化に資するため、厚さ12μm以下、例えば厚さ6μmや9μmタイプが使用される。この銅箔2は、そのまま使用しても良いが、作業の便宜を図りたい場合には図1や図2に示すように、平面矩形のキャリア基材3の粘着性を有する表面に着脱自在に積層保持されることが好ましい。このキャリア基材3としては、特に限定されるものではないが、例えば粘着フィルムと一体化された再剥離フィルムや所定の強度を有する板(例えば、厚さ35〜40μm程度の銅箔等)等があげられる。
The
粘着層4は、厚さ1〜50μm、好ましくは20μm程度の厚さを有するシリコーン系、フッ素系、エポキシ系、ウレタン系の粘着剤からなり、図1や図2等に示すように、枠形に区画されて銅箔2の片面周縁部に着脱自在に粘着される。この粘着層4の材料は特に制限されるものではないが、銅箔2、プリプレグ10、積層用の銅箔11のプレス時に不要なガスが発生拡散するのを防止し、しかも、優れた粘着性や剥離性等を得るため、熱硬化系の粘着剤、すなわち、シリコーン系粘着剤の採用が好ましい。
The
プリプレグ10は、図6等に示すように、補強材のガラス布に熱硬化性樹脂を含浸させ、半硬化のB状態にした接着シートであり、配線板の薄型化を図るため、厚さ100μm以下、例えば厚さ30μm程度のタイプが使用される。このプリプレグ10は、サポート基材1や銅箔2よりも小さく形成され、積層用の銅箔11と共に加熱加圧されることで、銅張積層板となる。
As shown in FIG. 6 and the like, the
積層用の銅箔11は、特に限定されるものではないが、配線板の薄型化に資するため、厚さ18μm以下、好ましくは厚さ12μm以下、例えば9μmのタイプが使用される。この積層用の銅箔11は、プリプレグ10と略同じ大きさに形成され、プリプレグ10と接触する接触面が選択的に粗面化処理されて強度の向上が図られる。
The
上記において薄い配線板を製造する場合には、先ず、用意したキャリア基材3の表面に薄い銅箔2を着脱自在に積層粘着(図1参照)してハンドリング性を確保し、この銅箔2の露出した片面周縁部に枠形の粘着層4を着脱自在に粘着(同図参照)し、銅箔2の片面をサポート基材1の表面に対向(図2参照)させるとともに、粘着層4で着脱自在に粘着して中間体5を構成し、その後、銅箔2から不要となったキャリア基材3を剥離して取り外す。
In the case of manufacturing a thin wiring board in the above, first, a
粘着層4は、複数の線条化した粘着剤を枠形に並べて粘着しても良いし、予め枠形に形成して粘着しても良い。また、ディスペンサ法やスクリーン印刷法により接着剤を枠形に塗布し、乾燥、硬化させて形成することもできる。また、銅箔2の粘着に際しては、銅箔2をローラで端部から徐々に圧接しながら粘着し、サポート基材1と銅箔2との間にエアが介在しないようにすることが好ましい。サポート基材1に銅箔2を粘着してこれらを一体化するので、薄い銅箔2がばたつくことがなく、薄さにかかわらず、銅箔2を容易に取り扱うことができる。
The
次いで、中間体5を構成する銅箔2の露出面に感光性のレジスト層6を積層貼着(図3参照)して露光現像することにより、レジスト層6に所定の電極パターン9用の形成パターン7を部分的にパターニングし、中間体5の周囲の少なくとも一部に、メッキ電極用あるいは保護用の銅テープ8を貼着する(図4参照)。レジスト層6としては、例えばドライフィルム等を使用することができる。また、銅テープ8は、中間体5周囲の全部あるいは一部に貼着することができる。
Next, a photosensitive resist
中間体5の周囲に銅テープ8を貼着したら、図示しないメッキ槽のメッキ液(例えば、無電解銅メッキ液等)中に中間体5を浸漬してメッキ処理することにより、レジスト層6の形成パターン7に所定の電極パターン9を形成し、メッキ槽から中間体5を取り出して不要となったレジスト層6を除去する(図5参照)。
After the
所定の電極パターン9は、アディティブ法により形成されることが好ましく、特に微細配線化に有利な上記セミアディティブ法が最適である。このセミアディティブ法によれば、材料選択の自由度が大きく、しかも、任意の導体厚で矩形のパターン形状を容易に得ることができる。また、感光性メッキレジストの解像度に応じたピッチで電極パターン9を形成することができるので、厚い金属箔をエッチングして回路を形成するサブトラクティブ法よりも、微細な回路を高精度に形成することが可能になる。また、レジスト層6を除去する場合には、特に制限されるものではないが、例えば弱アルカリ液中に浸漬して剥離することができる。
The
次いで、中間体5表面の所定の電極パターン9にプリプレグ10と積層用の銅箔11とを順次積層(図6参照)して連続プレスすることにより積層体12を構成(図7参照)し、露出した積層用の銅箔11に所定の配線パターンをエッチング法等により形成する。中間体5の表面にプリプレグ10を加熱加圧するので、所定の電極パターン9がプリプレグ10内に埋没する。したがって、所定の電極パターン9の下面とプリプレグ10の下面とが凸凹になることがなく、面一に揃って整合することとなる。
Subsequently, the
積層体12に多層化(例えば3層、5層等)が要求される場合には、積層体12を形成する積層用の銅箔11表面に別のプリプレグ(図示せず)を介し積層用の銅箔(図示せず)を新たに積層プレスし、この新たな積層用の銅箔に所定の配線パターンをパターニングする処理を必要回数繰り返し施すことにより、積層体12を多層化する。
When the
積層体12を多層化すると、積層体12の強度が徐々に増大するので、一枚目の銅箔2の場合と異なり、積層用の銅箔の接着や積層に支障を来たすことが少ない。また、積層体12を多層化すれば、配線量の増大に対応することができるので、LSIの高性能化と小型化、部品点数の増加等に対処することができる。積層体12には、層間を電気的に接続する複数のビアを形成し、各ビアにメッキを施すことができる。
When the
次いで、サポート基材1の粘着層4から積層体12を徐々に剥離して取り外し、積層体12のプリプレグ10下面から不要となった銅箔2をエッチング法により溶解除去(図8参照)すれば、所定の電極パターン9とプリプレグ10の下面とが面一に整合した薄い配線板を製造することができる。この場合、サポート基材1やその粘着層4の損傷することが少ないので、これらを再度使用することが可能となり、部品点数やコストの削減が期待できる。また、銅箔2の厚さが12μm以下と非常に薄いので、エッチングしてプリプレグ10の下面から除去する作業が実に容易となる。
Next, if the
粘着層4が劣化して積層体12の剥離に支障を来たしたり、粘着層4の粘着性に拘わりなく積層体12を確実に分離したい場合には、図9に示すように、積層体12を粘着層4の内周面に沿って分割することにより、積層体12の不要な周縁部13を粘着層4や銅テープ8と共に除去し、その後、周縁部13が除去された積層体12のプリプレグ10下面から銅箔2をエッチング法で除去すれば、所定の電極パターン9とプリプレグ10の下面とが面一に整合した薄い配線板を製造することができる。積層体12を分割して周縁部13を除去する場合、例えば打ち抜き刃14で枠形に打ち抜くと良い。
When the pressure-
上記製法によれば、プリプレグ10と電極パターン9とが面一に揃う関係になるので、配線板の薄型化に支障を来たすのを防止することができる。また、プリプレグ10と電極パターン9との間に段差が生じないので、配線板が表面実装型半導体パッケージのサブストレートとして用いられる場合、半田ボールの搭載等の各種作業が困難になるおそれを有効に排除することができる。
According to the above manufacturing method, since the
また、サポート基材1に薄い銅箔2を粘着層4により粘着して強度や剛性を確保するので、扱いにくい銅箔2を取り扱う際、作業の煩雑化や遅延を招くことがない。また、銅箔2を粘着してその位置ずれや皺の発生を有効に防止するので、配線むらの発生を抑制し、製品の信頼性や品質を大幅に向上させることができる。
In addition, since the
また、サポート基材1の全表面から積層体12を弓なりに反らせて剥離するのではなく、積層体12の不要な周縁部13を粘着層4と共に除去して積層体12をサポート基材1から取り外すことができるので、積層体12が湾曲により損傷するおそれがなく、安全に取り外すことが可能となる。さらに、サポート基材1を25μm〜1mmの範囲の厚さで形成するので、優れた剛性を確保したり、ハンドリング性を向上させて取り扱いを簡易、かつ容易にすることが可能になる。
Further, the
なお、上記実施形態ではサポート基材1の表面に銅箔2を粘着層4で粘着したが、サポート基材1の表裏面に銅箔2を粘着層4でそれぞれ粘着し、複数の中間体5や積層体12を形成しても良い。また、サポート基材1の表面に枠形の粘着層4を粘着し、この粘着層4に銅箔2の対向面の周縁部を着脱自在に粘着しても良い。また、上記実施形態では中間体5を構成した後、銅箔2からキャリア基材3を取り外したが、銅箔2の片面周縁部に粘着層4を粘着した後、銅箔2からキャリア基材3を剥離して取り外しても良い。
In the above embodiment, the
本発明に係る配線板の製造方法は、インターポーザ、コアレスビルドアップ基板、半導体パッケージ、プリント配線板の製造分野等で使用することができる。 The method for manufacturing a wiring board according to the present invention can be used in the field of manufacturing interposers, coreless buildup substrates, semiconductor packages, printed wiring boards, and the like.
1 サポート基材
2 銅箔
2A 銅箔
3 キャリア基材
4 粘着層
5 中間体
6 レジスト層
7 形成パターン
9 電極パターン(導体パターン)
10 プリプレグ
11 積層用の銅箔
12 積層体
13 積層体の周縁部
DESCRIPTION OF
DESCRIPTION OF
Claims (4)
サポート基材と厚さ12μm以下の銅箔とを対向させてこれらを略枠形の粘着層により粘着するとともに、この粘着層と銅箔の略周縁部とを着脱自在として中間体を構成し、この中間体の銅箔に所定の導体パターンをセミアディティブ法により形成し、中間体の所定の導体パターンにプリプレグと積層用の銅箔とを積層プレスして積層用の銅箔に所定の配線パターンを形成することにより積層体を構成し、この積層体からサポート基材を粘着層と共に除去した後、積層体のプリプレグから銅箔を除去して所定の導体パターンとプリプレグとを略面一に揃えることを特徴とする配線板の製造方法。 A method of manufacturing a wiring board that manufactures a thin wiring board using at least a support substrate and copper foil,
The support substrate and a copper foil having a thickness of 12 μm or less are opposed to each other and adhered by a substantially frame-shaped adhesive layer, and the intermediate body is configured by making this adhesive layer and the substantially peripheral edge of the copper foil detachable, A predetermined conductor pattern is formed on the intermediate copper foil by a semi-additive method, and a predetermined wiring pattern is formed on the laminated copper foil by laminating and pressing a prepreg and a laminated copper foil on the intermediate predetermined conductor pattern. After forming the laminated body by removing the support substrate and the adhesive layer from the laminated body, the copper foil is removed from the prepreg of the laminated body so that the predetermined conductor pattern and the prepreg are substantially flush with each other. A method for manufacturing a wiring board.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011267053A JP2013120793A (en) | 2011-12-06 | 2011-12-06 | Wiring board manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011267053A JP2013120793A (en) | 2011-12-06 | 2011-12-06 | Wiring board manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013120793A true JP2013120793A (en) | 2013-06-17 |
Family
ID=48773318
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011267053A Pending JP2013120793A (en) | 2011-12-06 | 2011-12-06 | Wiring board manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013120793A (en) |
-
2011
- 2011-12-06 JP JP2011267053A patent/JP2013120793A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8435376B2 (en) | Carrier for manufacturing substrate and method of manufacturing substrate using the same | |
JP2013030603A (en) | Method of manufacturing wiring board | |
US8677618B2 (en) | Method of manufacturing substrate using a carrier | |
US20130341073A1 (en) | Packaging substrate and method for manufacturing same | |
KR20110067921A (en) | A carrier member for manufacturing a substrate and a method of manufacturing a substrate using the same | |
KR20120044262A (en) | Method of manufacturing multilayer wiring substrate | |
JP4994988B2 (en) | Wiring board manufacturing method | |
JP2012099692A (en) | Multilayer wiring board | |
US7931818B2 (en) | Process of embedded circuit structure | |
EP2958408A1 (en) | Substrate with built-in component, and manufacturing method for same | |
JP5047906B2 (en) | Wiring board manufacturing method | |
JP2013115315A (en) | Manufacturing method of wiring board | |
JP2009206409A (en) | Method for manufacturing wiring substrate | |
TWI608778B (en) | Multilayer printed wiring board manufacturing method | |
JP2015063096A (en) | Metal foil with carrier and production method of laminated substrate using the metal foil with carrier | |
KR20040084446A (en) | Method for sticking reinforcement plate of multi-layer flexible printed circuit board | |
JP2013115316A (en) | Manufacturing method of wiring board | |
JP2013120793A (en) | Wiring board manufacturing method | |
KR101055571B1 (en) | Carrier member for substrate manufacturing and method for manufacturing substrate using same | |
KR101044117B1 (en) | Method of Fabricating Printed Circuit Board | |
JP2013120792A (en) | Support substrate and wiring board manufacturing method | |
KR101044133B1 (en) | A carrier for manufacturing a printed circuit board and a method of manufacturing the same and a method of manufacturing a printed circuit board using the same | |
TWI640233B (en) | Circuit board unit with fine circuit and method for manufacturing same | |
JP2016025306A (en) | Manufacturing method of wiring board | |
JP2013115174A (en) | Manufacturing method of wiring board |