JP2013110226A - アライメント方法、及びマスクの製造方法 - Google Patents
アライメント方法、及びマスクの製造方法 Download PDFInfo
- Publication number
- JP2013110226A JP2013110226A JP2011253135A JP2011253135A JP2013110226A JP 2013110226 A JP2013110226 A JP 2013110226A JP 2011253135 A JP2011253135 A JP 2011253135A JP 2011253135 A JP2011253135 A JP 2011253135A JP 2013110226 A JP2013110226 A JP 2013110226A
- Authority
- JP
- Japan
- Prior art keywords
- particles
- substrate
- defect
- alignment
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
【課題】簡便な方法で、精度よくアライメントすることができるアライメント方法、及びマスクの製造方法を提供する。
【解決手段】本発明の一態様にかかるアライメント方法は、基板11の一部に複数の粒子15を散布するステップと、複数の粒子15の座標を検出するステップとを備えている。さらに、本発明の一態様にかかるアライメント方法は、複数の粒子15をアライメントマークとして用いて、基板11のアライメントを行うステップと、を備えている。
【選択図】図1
【解決手段】本発明の一態様にかかるアライメント方法は、基板11の一部に複数の粒子15を散布するステップと、複数の粒子15の座標を検出するステップとを備えている。さらに、本発明の一態様にかかるアライメント方法は、複数の粒子15をアライメントマークとして用いて、基板11のアライメントを行うステップと、を備えている。
【選択図】図1
Description
本発明は、アライメント方法、及びマスクの製造方法に関して、特に詳しくはアライメントマークを用いてアライメントするアライメント方法、及び該アライメント方法を用いたマスクの製造方法に関する。
EUVL(Extreme UltraViolet Lithography)のマスク等において、微細パターンを形成する場合、そのアライメントには、アライメントマーク(フィデューシャルマーク)が用いられている(特許文献1)。特許文献1には、基板に溝を形成して、その溝に酸化クロムを堆積することで、十字形のアライメントマークを形成している。
しかしながら、アライメントマークのパターン位置精度や形状が悪い場合、それらの影響により、アライメント精度が劣化してしまうことがある。特に、EUVL用のマスクの場合、EUV光を反射する多層膜が基板全体に形成されている。従って、アライメントマークの上にも、多層膜が形成される。このため、欠陥検出時のS/Nが低下して、検出精度が劣化してしまう。さらに、EUVL用マスクでは、パターン描画時に、非常に高いアライメント精度が要求されている。例えば、EUVL用マスクにおいて、ディフェクトミチゲーションを行う場合、20nmがアライメントのトータルの許容誤差となっている。したがって、パターン描画の位置精度を十分に高くすることができないという問題点がある。さらに、基板のエッチング加工工程や、十字形状のパターン形成工程において、さらに欠陥が発生してしまうことがある。
本発明は、上記の問題点に鑑みてなされたものであり、簡便な方法で、精度よくアライメントすることができるアライメント方法、及びマスクの製造方法を提供することを目的とする。
本発明の第1の態様に係るアライメント方法は、基板の一部に複数の粒子を散布するステップと、前記複数の粒子の座標を検出するステップと、前記複数の粒子をアライメントマークとして用いて、前記基板のアライメントを行うステップと、を備えたものである。これにより、簡便な方法で、アライメント精度を向上することができる。
本発明の第2の態様に係るアライメント方法は、上記のアライメント方法であって、前記多層膜が形成された基板に対して、実欠陥の座標を検出するステップをさらに備え、前記実欠陥の座標と、前記複数の粒子の座標とが同じ欠陥検査装置において検出されることを特徴とするものである。これにより、基板の欠陥検査において、粒子の座標を検出することができる。よって、粒子と実欠陥の位置関係を正確に把握することができる。
本発明の第3の態様に係るアライメント方法は、上記のアライメント方法であって、前記複数の粒子の上から、前記基板上に光を反射する多層膜を形成するステップをさらに備え、前記多層膜を形成した後に、前記欠陥検査装置が前記基板のほぼ全面を検査することで前記実欠陥の座標と前記粒子の座標が検出されることを特徴とするものである。これにより、多層膜の実欠陥の座標と、粒子の座標とをほぼ同時に検出することができる。
本発明の第4の態様に係るアライメント方法は、上記のアライメント方法であって、前記粒子が、金粒子、シリカ粒子、又はラテックス粒子であることを特徴とするものである。これにより、簡便に粒子を散布することができる。
本発明の第5の態様に係るマスクの製造方法は、上記のアライメント方法を用いたマスクの製造方法であって、基板上に、パターニングされる薄膜を形成するステップと、前記薄膜の上からレジストを形成するステップと、前記複数の粒子をアライメントマークとして用いて、前記基板をアライメントした状態で、前記レジストを露光するステップと、露光された前記レジストを現像した後、前記薄膜をパターニングするステップと、を備えたものである。これにより、簡便な方法で、薄膜を位置精度よくパターニングすることができる。
本発明の第6の態様に係るマスクの製造方法は、上記の製造方法において、前記複数の粒子が、前記薄膜のパターンが形成される領域の外側にある周辺領域のみに散布されていることを特徴とするものである。これにより、マスクを用いたパターン形成において、粒子が転写されるのを防ぐことができる。
本発明の第7の態様に係るマスクの製造方法は、上記の製造方法において、前記レジストを露光するステップでは、前記基板の欠陥が前記薄膜のパターンの直下に配置されるように、前記基板をアライメントすることを特徴とするものである。これにより、マスクを用いたパターン形成において、欠陥の発生を抑制することができる。
本発明によれば、簡便な方法で、精度よくアライメントすることができるアライメント方法、及びマスクの製造方法を提供することができる。
以下、本発明の実施の形態について図面を参照して説明する。以下の説明は、本発明の好適な実施の形態を示すものであって、本発明の範囲が以下の実施の形態に限定されるものではない。以下の説明において、同一の符号が付されたものは実質的に同様の内容を示している。
本実施の形態にかかるアライメント方法、及びマスクの製造方法について、図1〜図3を用いて説明する。図1は、マスクの製造方法を示すフローチャートである。図2は、製造途中のマスクの断面図であり、レジストが塗布された基板の断面図である。図3は、マスクの構成を模式的に示す平面図である。また、図3では、フィデューシャルエリア17を拡大して図示している。本実施の形態では、EUVL用のフォトマスクを製造する例について説明するが、本発明はこのマスクに限定されるものではない。
まず、基板(サブスレート)11の周辺部に、複数の粒子15を散布する(ステップS1)。ここでは、図3に示すように、矩形状の基板11の周辺部に粒子15を散布する。そして、基板11上の3箇所が粒子を散布するフィデューシャルエリア17としている。フィデューシャルエリア17は、露光される領域の外側に配置される。すなわち、フィデューシャルエリア17は、転写されるパターンが形成される領域の外側に配置される。粒子15は、基板端近傍のフィデューシャルエリア17のみに散布される。したがって、本実施の形態にかかるマスク製造方法で製造されたマスクを用いて露光を行ったとしても、粒子15があるフィデューシャルエリア17はウエハに転写されないため、欠陥の発生を防止することができる。
例えば、基板11が152mm□とすると、転写される領域は100mm〜120mm□程度であり、フィデューシャルエリア17としては、100μm〜数百μm□程度の大きさである。もちろん、フィデューシャルエリア17の数、大きさ、及び配置は特に限定されるものではない。なお、図3では、露光される領域に2つの実欠陥16が付着している。
散布する粒子15としては、金粒子、又はシリカ粒子等の微粒子を用いることができる。あるいは、PSL(ポリスチレンラテックス)などのラテックス粒子を用いることができる。まず、これらの粒子15を帯電して、ほぼ同じサイズの粒子15をスクリーニングする。そして、散布装置によって帯電した粒子15を、フィデューシャルエリア17に散布する。さらには、フィデューシャルエリア17以外の箇所をステンシルでマスクしてもよい。これにより、転写される領域に粒子15が散布されるのを確実に防ぐことができる。1つのフィデューシャルエリア17としては、例えば数十個〜数百個の粒子15を散布することができる。複数の粒子15を散布することで、一部の粒子15が付着しなかったり、検出できなかったりした場合でも、アライメントすることができる。
次に、粒子15が形成された基板11の全面に、EUV光を反射する多層膜12を形成する(ステップS2)。多層膜12は、例えば、モリブデンとシリコンを交互に数十層積み重ねた構造になっている。これにより、基板11、及び粒子15、及び基板11に存在する実欠陥16を覆うように多層膜12が形成される。なお、実欠陥16が形成した箇所と、粒子15を散布した箇所とは、図2に示した断面構成を有している。
そして、多層膜12が形成された基板11全面に対して欠陥検査を行い、欠陥の座標を記録する(ステップS3)。これにより、基板11の実欠陥16が検出される。このとき、フィデューシャルエリア17において、基板11に付着した粒子15も欠陥として検出される。すなわち、露光に不要な周辺領域についても欠陥検査を行う。ここでは、基板端2mmの領域を除いて、基板11全体の欠陥検査を行う。
例えば、実欠陥16が付着した箇所では、図2に示すように、多層膜12が突出した構造となるため、反射光の強度に異常が生じる。したがって、照明光を走査したときの反射光強度に応じて、実欠陥16を検出することができる。同様に粒子15の上についても、図2に示したような構成となるため、反射光強度に異常が生じる。そして、検出した実欠陥16及び粒子15の座標を欠陥座標として、コンピュータなどの処理装置に記録する。このようにして、実欠陥16と粒子15の座標を検出して、記録する。また、欠陥検査装置では、実欠陥16と粒子15が同じ欠陥として検出される。換言すると、予め設定されたフィデューシャルエリア17内にある欠陥が粒子15として認識され、フィデューシャルエリア17の外側にある欠陥が実欠陥16として認識される。
ここでは、実欠陥16と粒子15の検出を、同じ欠陥検査装置で行うことができる。よって、実欠陥16と粒子15の座標をより正確に検出することができ、実欠陥16と粒子15の位置関係を正確に把握することができる。すなわち、欠陥検査装置の動作モードを変えずに欠陥を検出することができるため、アライメントによる誤差を排除することができる。このようにして、実欠陥16と粒子15を含む欠陥の座標を欠陥マップとして、記録する。さらに、アライメントマークを検出するためのアルゴリズムなどが不要になる。
欠陥検査の後、多層膜12の上に、EUV光を吸収する吸収体13を形成する(ステップS4)。さらに、吸収体13の上に、吸収体13をパターニングするためのレジスト14を形成する(ステップS5)。吸収体13、及びレジスト14は、基板11の全面に形成される(図2参照)。
次に、レジスト14が塗布された基板11に対してパターン描画を行う(ステップS6)。例えば、EB(Electron Beam)描画装置を用いて、所望の回路パターンに応じたEB露光を、レジスト14に施す。これにより、レジスト14が露光される。そして、レジスト14を現像すると、回路パターンに応じたレジスト14のパターンが形成される。そして、レジスト14のパターンをマスクとして用いて、吸収体13をエッチングすると、吸収体13のパターンが形成される。このようにして、所望の回路パターンを有するマスクを製造することができる。このマスクを用いることで、吸収体13のパターン、すなわち、多層膜12の露出パターンが半導体ウエハに転写される。
本実施の形態では、パターン描画のステップにおいて、ディフェクトミチゲーションによって、欠陥が転写しないように吸収体13のパターンを形成している。ここで、ディフェクトミチゲーションの原理について、図4、及び図5を用いて説明する。図4に示すよう、吸収体13のパターンの間に、実欠陥16があるマスクを用いて露光すると、実欠陥16が半導体ウエハに転写してしまう。すなわち、多層膜12が露出した箇所において、実欠陥16が存在した箇所からの反射光強度が低下して、この部分にパターン異常が発生する。一方、吸収体13のパターン直下に、実欠陥16があるマスクを用いて露光すると、実欠陥16が半導体ウエハに転写しない。すなわち、吸収体13の直下に実欠陥16があったとしても、吸収体13で光が吸収されるため、パターン異常が発生しない。
したがって、全ての実欠陥16が吸収体13の直下に配置するように、吸収体13をパターニングすれば、欠陥フリーなEUVマスクを製造することができる。そのため、上述したように、予め欠陥の座標を検出して、欠陥マップを生成しておく。そして、実際に描画する描画パターンと欠陥マップを比較して、実欠陥16が吸収体13の直下に配置されるように、アライメントをする。例えば、描画パターンの座標系を相対的にずらすことで、実欠陥16の真上に、吸収体13のパターンを形成する。このようにすることで、転写される欠陥の数を抑制して、生産性を向上することができる。すなわち、全ての実欠陥16を吸収体13のパターンの直下に配置することできれば、転写される欠陥を0にすることができる。
以下に、レジスト14を露光する際のアライメント方法について、説明する。本実施の形態では、フィデューシャルエリア17に散布された粒子15、あるいは粒子15が散布されたフィデューシャルエリア17を、アライメントマークとして用いている。まず、フィデューシャルエリア17をEB描画装置のEBでスキャンして、反射電子、又は二次電子の強度分布から粒子15の座標を特定する。そして、ステップS3で記録した欠陥マップとEB描画装置の座標系のずれを検出する。そして、描画パターンと欠陥マップを重ね合わせて、吸収体13のパターン下に、実欠陥16が配置されるように、描画パターンの座標系をずらす。例えば、基板11を基準位置から縦横方向にシフトしたり、回転させた状態とする。そして、このようにアライメントした状態で、レジスト14を露光することで、パターンを描画する。このようにして、欠陥が転写されるのを防止することができるマスクを製造することができる。
本実施の形態にかかるアライメント方法では、散布した粒子15の座標を基準にしている。このため、アライメントマークを構成するパターンの形成誤差を抑制することができる。また、粒子15は、微小に突起した形状となっているため、それぞれの中心座標を特定しやすい。これにより、アライメントの精度を向上することができる。さらに、複数の粒子の座標を基準にしているため、欠陥の検出誤差を抑制することができ、より高い座標精度でアライメントすることができる。また、実欠陥16による欠陥と粒子15による欠陥とを同じ欠陥検出装置で検出している。これにより、粒子15と実欠陥16との検出に同じアルゴリズムを用いることができる。これにより、欠陥検出の誤差要因を抑制することができる。このように、本実施の形態にかかるアライメント方法によれば、簡便な方法で、精度の高いアライメントが可能になる。
また、フィデューシャルエリア17における粒子15の空間分布によって、EUVマスクを識別することも可能となる。すなわち、複数の粒子15の空間分布をマスクの識別子として用いることも可能となる。
上記の説明では、EUVマスクの製造工程中に、アライメントする例について説明したが、EUVマスク以外のフォトマスクに対して、上記のアライメント方法を適用してもよい。さらには、マスク以外のパターン基板に対して、上記のアライメント方法を適用してもよい。これにより、簡便な方法で、精度よくアライメントすることができる。
11 基板
12 多層膜
13 吸収体
14 レジスト
15 粒子
16 欠陥
17 フィデューシャルエリア
12 多層膜
13 吸収体
14 レジスト
15 粒子
16 欠陥
17 フィデューシャルエリア
Claims (7)
- 基板の一部に複数の粒子を散布するステップと、
前記複数の粒子の座標を検出するステップと、
前記複数の粒子をアライメントマークとして用いて、前記基板のアライメントを行うステップと、を備えたアライメント方法。 - 前記基板に対して、実欠陥の座標を検出するステップをさらに備え、
前記実欠陥の座標と、前記複数の粒子の座標とが同じ欠陥検査装置において検出されることを特徴とする請求項1に記載のアライメント方法 - 前記複数の粒子の上から、前記基板上に光を反射する多層膜を形成するステップをさらに備え、
前記多層膜を形成した後に、前記欠陥検査装置が前記基板のほぼ全面を検査することで前記実欠陥の座標と前記粒子の座標が検出されることを特徴とする請求項2に記載のアライメント方法。 - 前記粒子が、金粒子、シリカ粒子、又はラテックス粒子であることを特徴とする請求項1、2、又は3に記載のアライメント方法。
- 請求項1〜4のいずれか1項に記載のアライメント方法を用いたマスクの製造方法であって、
前記基板上に、パターニングされる薄膜を形成するステップと、
前記薄膜の上からレジストを形成するステップと、
前記複数の粒子をアライメントマークとして用いて、前記基板をアライメントした状態で、前記レジストを露光するステップと、
露光された前記レジストを現像した後、前記薄膜をパターニングするステップと、を備えたマスクの製造方法。 - 前記複数の粒子が、前記薄膜のパターンが形成される領域の外側にある周辺領域のみに散布されていることを特徴とする請求項5に記載のマスクの製造方法。
- 前記レジストを露光するステップでは、前記基板の欠陥が前記薄膜のパターンの直下に配置されるように、前記基板をアライメントすることを特徴とする請求項6に記載のマスク製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011253135A JP2013110226A (ja) | 2011-11-18 | 2011-11-18 | アライメント方法、及びマスクの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011253135A JP2013110226A (ja) | 2011-11-18 | 2011-11-18 | アライメント方法、及びマスクの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013110226A true JP2013110226A (ja) | 2013-06-06 |
Family
ID=48706714
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011253135A Pending JP2013110226A (ja) | 2011-11-18 | 2011-11-18 | アライメント方法、及びマスクの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013110226A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016114314A1 (ja) * | 2015-01-13 | 2016-07-21 | デクセリアルズ株式会社 | 異方導電性フィルム |
-
2011
- 2011-11-18 JP JP2011253135A patent/JP2013110226A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016114314A1 (ja) * | 2015-01-13 | 2016-07-21 | デクセリアルズ株式会社 | 異方導電性フィルム |
KR20170088985A (ko) * | 2015-01-13 | 2017-08-02 | 데쿠세리아루즈 가부시키가이샤 | 이방 도전성 필름 |
US20180002575A1 (en) * | 2015-01-13 | 2018-01-04 | Dexerials Corporation | Anisotropic conductive film |
US11591499B2 (en) | 2015-01-13 | 2023-02-28 | Dexerials Corporation | Anisotropic conductive film |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0061536B1 (en) | Method of manufacturing a semiconductor device having improved alignment marks and alignment marks for said method | |
US20120244459A1 (en) | Method for evaluating overlay error and mask for the same | |
US9552963B2 (en) | Charged particle beam writing apparatus and method therefor | |
JPWO2005096353A1 (ja) | アライメント条件決定方法及び装置、並びに露光方法及び装置 | |
JP2013222811A (ja) | Euvマスクブランクス、マスクの製造方法、及びアライメント方法 | |
TWI715770B (zh) | 偏移值之決定方法、圖案之形成方法、微型裝置和微型元件之製造方法及記憶媒體 | |
JP2012248768A (ja) | 反射型マスクの欠陥修正方法及び欠陥修正装置 | |
US7927766B2 (en) | Pre-alignment marking and inspection to improve mask substrate defect tolerance | |
US20130082408A1 (en) | Method for producing semiconductor device and semiconductor device | |
KR101569896B1 (ko) | 반사형 포토 마스크 및 그 제조 방법 | |
JP7229637B2 (ja) | 露光装置および露光方法 | |
JP4794408B2 (ja) | フォトマスク及び半導体装置の製造方法 | |
JP2013110226A (ja) | アライメント方法、及びマスクの製造方法 | |
JP2014175371A (ja) | 基板処理装置、リソグラフィ装置および物品の製造方法 | |
JP2003017386A (ja) | 位置合わせ方法、露光方法、露光装置及びデバイスの製造方法 | |
TWI820371B (zh) | 用於微影裝置製造程序之檢測工具及度量衡方法 | |
TW200304669A (en) | Multi-exposure lithography method and system providing increased overlay accuracy | |
TWI444759B (zh) | 光罩、曝光方法與曝光裝置 | |
JP2005175270A (ja) | 位置ずれ検出用マーク | |
JP2008047598A (ja) | 半導体装置の製造方法 | |
KR20210030078A (ko) | 광 근접 보정을 수행하는 방법 및 이를 이용한 리소그래피 마스크 제조 방법 | |
JP6459284B2 (ja) | インプリントモールドの検査方法及び製造方法 | |
CN104570589B (zh) | 掩模板及利用掩模板进行光刻和测量步进精度的方法 | |
KR20090074554A (ko) | 포토마스크의 결함 수정 방법 | |
CN111413847A (zh) | 光掩膜以及光刻光学式叠对标记测量方法 |