JP2013102120A - High frequency module - Google Patents
High frequency module Download PDFInfo
- Publication number
- JP2013102120A JP2013102120A JP2012137437A JP2012137437A JP2013102120A JP 2013102120 A JP2013102120 A JP 2013102120A JP 2012137437 A JP2012137437 A JP 2012137437A JP 2012137437 A JP2012137437 A JP 2012137437A JP 2013102120 A JP2013102120 A JP 2013102120A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- electrode
- land
- substrate
- pad electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 121
- 239000000853 adhesive Substances 0.000 claims description 6
- 230000001070 adhesive effect Effects 0.000 claims description 6
- 230000005540 biological transmission Effects 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000003795 chemical substances by application Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000007767 bonding agent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 241000238366 Cephalopoda Species 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/002—Switching arrangements with several input- or output terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Transceivers (AREA)
- Electronic Switches (AREA)
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
Abstract
Description
本発明は、一組の平衡端子を複数組の平衡端子に切り替えて接続するスイッチ回路を備えた高周波モジュールに関する。 The present invention relates to a high-frequency module including a switch circuit that switches and connects a set of balanced terminals to a plurality of balanced terminals.
通信端末等では、小型化が進んでおり、単一の回路素子で複数のシステムの信号を処理することがある。そして、この処理を実現するため、複数のシステムの信号を切り替えて、これらシステムを共通の回路素子に入力する方法がある。この場合、各システムの信号は、スイッチ素子によって切り替えられて、共通の回路素子に入力される。 In communication terminals and the like, miniaturization is progressing, and signals of a plurality of systems may be processed by a single circuit element. And in order to implement | achieve this process, there exists the method of switching the signal of a some system and inputting these systems to a common circuit element. In this case, the signal of each system is switched by the switch element and input to the common circuit element.
ここで、各システムの信号が平衡信号の場合、特許文献1に記載の高周波モジュールのように、平衡型線路を構成する線路毎にスイッチ素子を備える必要がある。そして、このような高周波モジュールでは、通常、これらスイッチ素子を基板上に並べて実装している。 Here, when the signal of each system is a balanced signal, it is necessary to provide a switch element for each line constituting the balanced line as in the high-frequency module described in Patent Document 1. In such a high-frequency module, these switch elements are usually mounted side by side on a substrate.
しかしながら、従来の構成では、各スイッチ素子を並べて実装するために、基板上での実装面積が広くなってしまう。また、切り替えて共通の平衡端子に接続される複数の平衡端子を、基板の面に対して異なる方向へ引き回す場合には、特許文献1の図4の回路パターンにも記載されているように、異なる通信信号の引き回しパターン同士が交差してしまい、通信信号間のアイソレーション特性が劣化してしまう。また、引き回しパターン同士を交差させる際には、引き回しパターン同士を、基板の厚み方向に離間して配設する等の工夫が必要となり、基板の形状が複雑になってしまう。 However, in the conventional configuration, since the switch elements are mounted side by side, the mounting area on the substrate becomes large. In addition, when a plurality of balanced terminals that are switched and connected to a common balanced terminal are routed in different directions with respect to the surface of the substrate, as described in the circuit pattern of FIG. The routing patterns of different communication signals cross each other, and the isolation characteristics between the communication signals are deteriorated. Further, when crossing the routing patterns, it is necessary to devise such as arranging the routing patterns apart from each other in the thickness direction of the substrate, which complicates the shape of the substrate.
この発明の目的は、一つの平衡端子を複数個の平衡端子のいずれかに切り替えて接続するスイッチ回路を備える高周波モジュールを、簡素且つ小型の形状で実現することにある。 An object of the present invention is to realize a high-frequency module including a switch circuit that switches and connects one balanced terminal to one of a plurality of balanced terminals in a simple and small shape.
この発明の高周波モジュールは、パッド電極の配置構成が同じ第1スイッチICおよび第2のスイッチICを備える。高周波モジュールは、パッド電極に接続するランド電極を備え第1スイッチICおよび第2のスイッチICを外部回路へ接続する電極を備える基板を備える。第1スイッチICは基板に実装されている。第2スイッチICは、第1スイッチICの基板と反対側の面に実装されている。第1スイッチICと第2スイッチICは、パッド電極が基板側と反対側の面に現れるように実装されている。パッド電極のそれぞれとランド電極とは、ワイヤーボンディングによって接続されている。 The high frequency module of the present invention includes a first switch IC and a second switch IC having the same arrangement configuration of pad electrodes. The high-frequency module includes a substrate including a land electrode connected to the pad electrode and electrodes connecting the first switch IC and the second switch IC to an external circuit. The first switch IC is mounted on the substrate. The second switch IC is mounted on the surface opposite to the substrate of the first switch IC. The first switch IC and the second switch IC are mounted such that the pad electrode appears on the surface opposite to the substrate side. Each pad electrode and the land electrode are connected by wire bonding.
この構成では、第1スイッチICと第2スイッチICとが積み重ねられた状態で、基板に実装されるため、これら第1、第2スイッチICを基板上に並べて実装するよりも、実装面積が小さくなる。 In this configuration, since the first switch IC and the second switch IC are stacked and mounted on the substrate, the mounting area is smaller than mounting the first and second switch ICs side by side on the substrate. Become.
また、この発明の高周波モジュールは、第1スイッチICと第2スイッチICとが同じIC素子であることが好ましい。 In the high-frequency module according to the present invention, the first switch IC and the second switch IC are preferably the same IC element.
この構成では、一種類のスイッチICを積み重ねるだけで、平衡信号用のスイッチ回路を実現できる。したがって、新たに平衡信号用のスイッチICを設計、製作するよりも、簡単に平衡信号用のスイッチ回路を実現することができる。 With this configuration, it is possible to realize a balanced signal switch circuit by simply stacking one type of switch IC. Therefore, a balanced signal switch circuit can be realized more easily than designing and manufacturing a balanced signal switch IC.
また、第1、第2スイッチICと基板とをワイヤーボンディングによって接続することで、第1、第2スイッチICと基板と接続が三次元で実現される。これにより、二次元平面内では実現できないような配線パターンも容易に実現でき、基板上で互いに交差する配線等を行う必要が無い。 Further, by connecting the first and second switch ICs and the substrate by wire bonding, the connection between the first and second switch ICs and the substrate is realized in three dimensions. Thereby, it is possible to easily realize a wiring pattern that cannot be realized in a two-dimensional plane, and it is not necessary to perform wirings that cross each other on the substrate.
また、この発明の高周波モジュールでは、特定のパッド電極と、特定のパッド電極に接続される特定のランド電極との間に、該特定のランド電極とは異なる他のランド電極が配設されていないことが好ましい。 In the high frequency module of the present invention, no other land electrode different from the specific land electrode is disposed between the specific pad electrode and the specific land electrode connected to the specific pad electrode. It is preferable.
この構成では、各パッド電極と、各パッド電極に接続されるべき各ランド電極とをそれぞれに接続する各ワイヤーが交差しない。これにより、各ワイヤーで接続される各回路間でのアイソレーションを向上することができる。 In this configuration, the wires connecting the pad electrodes and the land electrodes to be connected to the pad electrodes do not cross each other. Thereby, the isolation between each circuit connected by each wire can be improved.
また、この発明の高周波モジュールでは、第2スイッチICは、第1スイッチICの基板と反対側の面に、接着剤を介して実装されていることが好ましい。 In the high frequency module of the present invention, it is preferable that the second switch IC is mounted on the surface opposite to the substrate of the first switch IC via an adhesive.
この構成では、第1スイッチICと第2スイッチICとを確実に接合できるとともに、第1スイッチICと第2スイッチICとの間を、接着剤により保護することができる。 In this configuration, the first switch IC and the second switch IC can be reliably bonded, and the first switch IC and the second switch IC can be protected by the adhesive.
また、この発明の高周波モジュールでは、第1スイッチICと第2スイッチICは、基板の部品実装面と直交する方向から見て、同じ向きに実装されていることが好ましい。 In the high-frequency module of the present invention, it is preferable that the first switch IC and the second switch IC are mounted in the same direction as viewed from the direction orthogonal to the component mounting surface of the substrate.
この構成では、第1スイッチICと第2スイッチICとが同じ方向であるので、アライメントマークによる基準を共有でき、実装が容易になる。また、後述する平衡端子を構成する対となる第1個別端子を第1スイッチICに備え、第2個別端子を第2スイッチICに備える場合に、第1個別端子と第2個別端子とが、基板の部品実装面と直交する方向から見て、略重なり合う。したがって、これら第1個別端子と第2個別端子とからワイヤーボンディングを施して平衡型線路を形成する際に、これらの個別端子を構成するパッド電極に接続するランド電極の配置パターン等の設計が容易になる。 In this configuration, since the first switch IC and the second switch IC are in the same direction, the reference by the alignment mark can be shared, and mounting becomes easy. Further, when the first switch IC is provided with a first individual terminal that forms a pair constituting a balanced terminal, which will be described later, and the second individual terminal is provided with the second switch IC, the first individual terminal and the second individual terminal are: When viewed from the direction orthogonal to the component mounting surface of the board, they overlap substantially. Therefore, when forming a balanced line by wire bonding from the first individual terminal and the second individual terminal, it is easy to design the arrangement pattern of land electrodes connected to the pad electrodes constituting the individual terminals. become.
また、この発明の高周波モジュールでは、次の構成であることが好ましい。平衡端子を構成する第1個別端子を第1スイッチICに備え、平衡端子を構成する第2個別端子を第2スイッチICに備える。第1個別端子となる第1パッド電極と該第1パッド電極にワイヤーボンディングで接続される第1ランド電極との距離を第1距離とする。第2個別端子となる第2パッド電極と該第2パッド電極にワイヤーボンディングで接続される第2ランド電極との距離とを第2距離とする。そして、第1距離と第2距離とは略等しい。 Moreover, in the high frequency module of this invention, it is preferable that it is the following structure. A first individual terminal constituting the balanced terminal is provided in the first switch IC, and a second individual terminal constituting the balanced terminal is provided in the second switch IC. A distance between a first pad electrode serving as a first individual terminal and a first land electrode connected to the first pad electrode by wire bonding is defined as a first distance. A distance between a second pad electrode serving as a second individual terminal and a second land electrode connected to the second pad electrode by wire bonding is defined as a second distance. The first distance and the second distance are substantially equal.
この構成では、第1パッド電極と第1ランド電極との間を接続するワイヤーによる第1導体パターンの長さと、第2パッド電極と第2ランド電極との間を接続するワイヤーによる第2導体パターンの長さとを、一致させ易い。これにより、平衡型線路を構成する二つの導体の長さを一致させ易い。そして、一致させることにより、平衡信号のバランス特性を向上させることができる。 In this configuration, the length of the first conductor pattern by the wire connecting between the first pad electrode and the first land electrode, and the second conductor pattern by the wire connecting between the second pad electrode and the second land electrode. It is easy to match the length of As a result, the lengths of the two conductors constituting the balanced line can be easily matched. Then, by matching, the balance characteristic of the balanced signal can be improved.
また、この発明の高周波モジュールでは、次の構成であることが好ましい。第1スイッチICの第3パッド電極と第2スイッチICの第4パッド電極とは、略重なり合うように配置されている。第1スイッチICの第3パッド電極と第2スイッチICの第4パッド電極とは、同じ第3ランド電極に接続されている。第3パッド電極と第3ランド電極とを接続するワイヤーが第3ランド電極に接続する位置を第1位置とする。第4パッド電極と第3ランド電極とを接続するワイヤーが第3ランド電極に接続する位置を第2位置とする。第1位置は、第2位置よりも、第1、第2スイッチICの基板への実装位置から離間している。 Moreover, in the high frequency module of this invention, it is preferable that it is the following structure. The third pad electrode of the first switch IC and the fourth pad electrode of the second switch IC are arranged so as to substantially overlap. The third pad electrode of the first switch IC and the fourth pad electrode of the second switch IC are connected to the same third land electrode. A position where a wire connecting the third pad electrode and the third land electrode is connected to the third land electrode is defined as a first position. The position where the wire connecting the fourth pad electrode and the third land electrode is connected to the third land electrode is defined as the second position. The first position is farther from the mounting position of the first and second switch ICs on the substrate than the second position.
この構成では、第1スイッチICと第2スイッチICとを上下に積み重ねても、基板の第3ランド電極から第1スイッチICの第3パッド電極までの距離と、第3ランド電極から第2スイッチICの第4パッド電極までの距離とを、同じにすることができる。これにより、上下に積み重ねられた第1スイッチICと第2スイッチICとに同じ信号を入力する場合に、第1スイッチICに入力されるタイミングと、第2スイッチICに入力されるタイミングの時間差を無くすようにすることができる。例えば、上述のように、平衡信号を第1スイッチICおよび第2スイッチICで切り替えて伝送する場合に、第1スイッチICの切り替えタイミングと、第2スイッチICの切り替えタイミングとを、高精度に一致させることができる。 In this configuration, even if the first switch IC and the second switch IC are stacked up and down, the distance from the third land electrode of the substrate to the third pad electrode of the first switch IC, and the second switch from the third land electrode to the second switch IC. The distance to the fourth pad electrode of the IC can be made the same. Thus, when the same signal is input to the first switch IC and the second switch IC stacked vertically, the time difference between the timing input to the first switch IC and the timing input to the second switch IC is calculated. It can be lost. For example, as described above, when the balanced signal is switched and transmitted by the first switch IC and the second switch IC, the switching timing of the first switch IC and the switching timing of the second switch IC coincide with each other with high accuracy. Can be made.
この発明によれば、一組の平衡端子を複数組の平衡端子に切り替えて接続するスイッチ回路を備える高周波モジュールを、簡素且つ小型に形成することができる。 According to the present invention, a high-frequency module including a switch circuit that switches and connects a set of balanced terminals to a plurality of sets of balanced terminals can be formed simply and compactly.
本発明の第1の実施形態に係る高周波モジュールについて、図を参照して説明する。図1は本発明の第1の実施形態に係る高周波モジュール100の実装構成を示す図である。図1(A)は基板101とスイッチIC素子SW+との接続関係を示し、図1(B)は基板101とスイッチIC素子SW−との接続関係を示す。図2は本発明の第1の実施形態に係る高周波モジュール100のボンディング概念を示す図である。図3は本発明の第1の実施形態に係る高周波モジュール100の等価回路図である。
A high-frequency module according to a first embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a diagram showing a mounting configuration of a high-
本発明の第1の実施形態に係る高周波モジュール100は、二個のスイッチIC素子SW−,SW+と、基板101とを備える。
The high-
スイッチIC素子SW−とスイッチIC素子SW+は、半導体のベアチップであり、同じ外形形状、同じ回路構成である。さらに、スイッチIC素子SW−とスイッチIC素子SW+は、外部接続用のパッド電極の構成および配置パターンも同じである。スイッチIC素子SW−が本発明の「第1スイッチIC」に相当し、スイッチIC素子SW+が本発明の「第2スイッチIC」に相当する。なお、ここで、同じ外形形状とは、製造上の誤差によって生じる寸法の差があっても構わない。 The switch IC element SW− and the switch IC element SW + are semiconductor bare chips, and have the same outer shape and the same circuit configuration. Further, the switch IC element SW− and the switch IC element SW + have the same configuration and arrangement pattern of pad electrodes for external connection. The switch IC element SW− corresponds to the “first switch IC” of the present invention, and the switch IC element SW + corresponds to the “second switch IC” of the present invention. Here, the same outer shape may have a dimensional difference caused by a manufacturing error.
スイッチIC素子SW−,SW+は、いわゆるSPDT(SinglePole Double Throw)スイッチであり、外部からの駆動電圧信号VDDで駆動し、制御信号CTLに応じて、パッド電極PT1(第1ポート)を、パッド電極PT2(第2ポート)もしくはパッド電極PT3(第3ポート)のいずれかに切り替えて接続する。 The switch IC elements SW− and SW + are so-called SPDT (SinglePole Double Throw) switches, which are driven by an external drive voltage signal VDD, and the pad electrode PT1 (first port) is connected to the pad electrode according to the control signal CTL. The connection is switched to either PT2 (second port) or pad electrode PT3 (third port).
基板101の第1主面には、所定の配列パターンで複数のランド電極PL1〜PL12が形成されている。複数のランド電極PL1〜PL12は、図1、図2に示すように、概略的には、スイッチIC素子SW−,SW+の実装位置を囲むように、形成されている。
A plurality of land electrodes P L1 to P L12 are formed on the first main surface of the
より具体的には、次のような配置パターンで複数のランド電極PL1〜PL12を形成する。ここで、説明を簡単にするために、基板101を平面視した状態で方形状であると設定しておく(実際には、基板101における方形状の領域に相当する。)。
More specifically, the plurality of land electrodes P L1 to P L12 are formed with the following arrangement pattern. Here, in order to simplify the description, the
この方形状の第1角部111(図1の正面視して左上の角部)と、第2角部112(図1の正面視して左下の角部)とを結ぶ方向に略沿って、第1角部111側から順に、ランド電極PL1、ランド電極PL2、ランド電極PL3を、間隔をおいて、所定面積で形成する。
Along the direction connecting the first corner portion 111 (upper left corner when viewed from the front in FIG. 1) and the second corner portion 112 (lower left corner when viewed from the front of FIG. 1), The land electrode P L1 , the land electrode P L2 , and the land electrode P L3 are formed with a predetermined area at intervals from the
第2角部112と、第3角部113(図1の正面視して右下の角部)とを結ぶ方向に略沿って、第2角部112側から順に、ランド電極PL4、ランド電極PL5、ランド電極PL6を、間隔をおいて、所定面積で形成する。
The land electrode P L4 and the land electrode P L4 are arranged in this order from the
第3角部113と、第4角部114(図1の正面視して右上の角部)とを結ぶ方向に略沿って、第3角部113側から順に、ランド電極PL7、ランド電極PL8、ランド電極PL9を、間隔をおいて、所定面積で形成する。
Land electrode P L7 , land electrode in order from the
第4角部114と、第1角部111とを結ぶ方向に略沿って、第4角部114側から順に、ランド電極PL10、ランド電極PL11、ランド電極PL12を、間隔をおいて、所定面積で形成する。
The land electrode P L10 , the land electrode P L11 , and the land electrode P L12 are spaced apart from each other in order from the
そして、基板101の第1主面において、配列形成された複数のランド電極PL1〜PL12によって囲まれる領域に略中央にスイッチIC素子SW−が実装される。すなわち、基板101の第1主面が当該基板の部品実装面となる。スイッチIC素子SW−は、そのパッド電極が基板101と反対側を向くように実装される。スイッチIC素子SW−は、ダイボンド剤130を介して基板101に実装される。
Then, on the first main surface of the
スイッチIC素子SW+は、スイッチIC素子SW−のパッド電極側に実装される。スイッチIC素子SW+は、そのパッド電極がスイッチIC素子SW−および基板101と反対側を向くように実装される。スイッチIC素子SW+は、ダイフィルム120を介して、スイッチIC素子SW−上に実装される。
The switch IC element SW + is mounted on the pad electrode side of the switch IC element SW−. The switch IC element SW + is mounted such that its pad electrode faces the opposite side of the switch IC element SW− and the
スイッチIC素子SW−,SW+は、パッド電極PT1,PT2,PT3,PG,PVD,PCTを備える。パッド電極PCTは、スイッチIC素子SW−,SW+の角部121の近傍に配設されている。パッド電極PVDは、スイッチIC素子SW−,SW+の角部122の近傍に配設されている。パッド電極PT1は、パッド電極PCTとパッド電極PVDの間に配設されている。言い換えれば、パッド電極PT1は、スイッチIC素子SW−,SW+における角部121,122を結ぶ辺の中間の所定位置に配設されている。パッド電極PT3は、スイッチIC素子SW−,SW+の角部123の近傍に配設されている。角部123は角部121の対角である。パッド電極PT2は、スイッチIC素子SW−,SW+の角部124の近傍に配設されている。角部124は角部122の対角である。
The switch IC elements SW− and SW + include pad electrodes PT1, PT2, PT3, PG, PVD, and PCT. The pad electrode PCT is disposed in the vicinity of the
パッド電極PGは、パッド電極PT3とパッド電極PT2の間に配設されている。言い換えれば、パッド電極PGは、スイッチIC素子SW−,SW+における角部123,124を結ぶ辺の中間の所定位置に配設されている。
The pad electrode PG is disposed between the pad electrode PT3 and the pad electrode PT2. In other words, the pad electrode PG is disposed at a predetermined position in the middle of the side connecting the
このようなパッド電極の配置構成からなるスイッチIC素子SW−とスイッチIC素子SW+とは、基板101の部品実装面に直交する方向から見て、同じ向きに揃えられて実装される。更に、この際、スイッチIC素子SW−,SW+の角部121が基板101の角部111側となり、角部123が基板101の角部113側となるように実装される。
The switch IC element SW− and the switch IC element SW + having such a pad electrode arrangement are mounted so as to be aligned in the same direction as viewed from the direction perpendicular to the component mounting surface of the
スイッチ素子SW−のパッド電極PT1は、導電性ワイヤー915によって、基板101のランド電極PL3に接続されている。スイッチ素子SW−のパッド電極PT2は、導電性ワイヤー911によって、基板101のランド電極PL9に接続されている。スイッチ素子SW−のパッド電極PT3は、導電性ワイヤー913によって、基板101のランド電極PL5に接続されている。スイッチ素子SW−のパッド電極PGは、導電性ワイヤー912によって、基板101のランド電極PL8に接続されている。スイッチ素子SW−のパッド電極PVDは、導電性ワイヤー914によって、基板101のランド電極PL4に接続されている。スイッチ素子SW−のパッド電極PCTは、導電性ワイヤー916によって、基板101のランド電極PL12に接続されている。
Pad electrodes PT1 of the switch element SW- is by a
スイッチ素子SW+のパッド電極PT1は、導電性ワイヤー925によって、基板101のランド電極PL1に接続されている。スイッチ素子SW+のパッド電極PT2は、導電性ワイヤー921によって、基板101のランド電極PL11に接続されている。スイッチ素子SW+のパッド電極PT3は、導電性ワイヤー923によって、基板101のランド電極PL7に接続されている。スイッチ素子SW+のパッド電極PGは、導電性ワイヤー922によって、基板101のランド電極PL8に接続されている。スイッチ素子SW+のパッド電極PVDは、導電性ワイヤー924によって、基板101のランド電極PL4に接続されている。スイッチ素子SW+のパッド電極PCTは、導電性ワイヤー926によって、基板101のランド電極PL12に接続されている。
Switching element SW + the pad electrodes PT1 is by a
以上のような構成によって、図3に示す等価回路からなる高周波モジュール100を実現できる。この高周波モジュール100は、スイッチIC素子SW−のパッド電極PT1を第1個別端子とし、スイッチIC素子SW+のパッド電極PT1を第2個別端子とする第1平衡端子を、スイッチIC素子SW−,SW+のパッド電極PT2を個別端子対とする第2平衡端子、またはスイッチIC素子SW−,SW+のパッド電極PT3を個別端子対とする第3平衡端子のいずれかに選択的に接続するものとなる。
With the above configuration, the high-
ランド電極PL1に接続する外部接続端子P1+と、ランド電極PL3に接続する外部接続端子P1−から入力された平衡信号は、スイッチIC素子SW+,SW−のパッド電極PT1から構成される第1平衡端子へ入力される。スイッチIC素子SW+,SW−は、ランド電極PL4、パッド電極PVDを介して印加される駆動電圧信号VDDによって電源供給され、ランド電極PL12、パッド電極PCTを介して印加される切り替え制御信号CTLに応じて切り替え制御を行う。 An external connection terminal P1 + to be connected to the land electrodes P L1, balanced signal input from the external connection terminal P1- to be connected to the land electrodes P L3 is first a switch IC element SW +, SW- pad electrodes PT1 1 Input to balanced terminal. The switch IC elements SW + and SW− are supplied with power by the drive voltage signal VDD applied via the land electrode P L4 and the pad electrode PVD, and the switching control signal CTL applied via the land electrode P L12 and the pad electrode PCT. Switching control is performed according to
第1平衡端子へ入力された平衡信号は、スイッチIC素子SW+,SW−がその接続状態を切り替えることによって、第2平衡端子または第3平衡端子へ出力される。第2平衡端子から出力された平衡信号は、ランド電極PL11,PL9を介して、外部接続端子P2+,P2−から外部回路へ出力される。第3平衡端子から出力された平衡信号は、ランド電極PL7,PL5を介して、外部接続端子P3+,P3−から外部回路へ出力される。 The balanced signal input to the first balanced terminal is output to the second balanced terminal or the third balanced terminal when the switch IC elements SW + and SW− switch their connection states. The balanced signal output from the second balanced terminal is output from the external connection terminals P2 + and P2- to the external circuit via the land electrodes P L11 and P L9 . The balanced signal output from the third balanced terminal is output from the external connection terminals P3 + and P3- to the external circuit via the land electrodes P L7 and P L5 .
そして、上述の構成からなる高周波モジュール100では、次のような作用効果が得られる。
スイッチIC素子SW−,SW+を基板101の部品実装面に重ねて実装することにより、二つのスイッチIC素子を用いて、平衡信号のスイッチ回路を構成する場合に、実装面積を小さくすることができる。
And in the
By mounting the switch IC elements SW− and SW + on the component mounting surface of the
上述のような配置構成で、スイッチIC素子SW−,SW+を基板101に実装した場合、基板101の部品実装面に直交する方向から見て、導電性ワイヤーによって接続されるパッド電極とランド電極とが近接し、これらの電極間に、他のパッド電極やランド電極が配設されていない。
When the switch IC elements SW− and SW + are mounted on the
例えば、スイッチIC素子SW+のパッド電極PT1とランド電極PL1とが近接し、これらの間に、他のパッド電極やランド電極は配設されていない。同様に、スイッチIC素子SW−のパッド電極PT1とランド電極PL3とが近接し、これらの間に、他のパッド電極やランド電極は配設されていない。 For example, the switch IC element SW + the pad electrodes PT1 and the land electrodes P L1 is close, between these, other pad electrode and the land electrodes are not provided. Similarly, the pad electrodes PT1 of the switching IC element SW- and the land electrodes P L3 are close, between these, other pad electrode and the land electrodes are not provided.
このような構成とすることで、第1平衡端子に入出力される平衡信号を伝送する導電性ワイヤーと、第2平衡端子に入出力される平衡信号を伝送する導電性ワイヤーと、第3平衡端子に入出力される平衡信号を伝送する導電性ワイヤーとを、交差することなく、形成することができる。これにより、第1平衡端子に入出力される平衡信号を伝送経路と、第2平衡端子に入出力される平衡信号を伝送経路と、第3平衡端子に入出力される平衡信号を伝送経路との相互干渉を抑制でき、各伝送経路間のアイソレーションを高く確保することができる。また、基板101に交差用の電極パターンを形成する必要が無いので、基板101の電極パターンが単純化され、設計が容易になるとともに、形成も容易になる。
With such a configuration, a conductive wire that transmits a balanced signal input to and output from the first balanced terminal, a conductive wire that transmits a balanced signal input to and output from the second balanced terminal, and a third balanced A conductive wire that transmits a balanced signal inputted to and outputted from the terminal can be formed without crossing. Thus, the balanced signal input / output to / from the first balanced terminal is the transmission path, the balanced signal input / output to / from the second balanced terminal is the transmission path, and the balanced signal input / output to / from the third balanced terminal is the transmission path. Mutual interference can be suppressed, and high isolation between the transmission paths can be ensured. In addition, since it is not necessary to form an intersecting electrode pattern on the
また、上述の図1に示すように、平衡端子を構成するスイッチIC素子SW−,SW+の各パッド電極と、これらが接続するランド電極との距離が略同じになるように、ランド電極が配置されている。具体的には、例えば、スイッチIC素子SW+のパッド電極PT1とランド電極PL1との基板101の部品実装面に投影した距離と、スイッチIC素子SW−のパッド電極PT1とランド電極PL3との基板101の部品実装面に投影した距離とは、略同じになっている。これにより、ランド電極PL1とスイッチIC素子SW+のパッド電極PT1との間での信号の伝送距離と、ランド電極PL3とスイッチIC素子SW−のパッド電極PT1との間での信号の伝送距離とが略同じになる。したがって、導電性ワイヤー915,925のワイヤー長を若干調整するだけで、この平衡線路を伝送する信号のバランス特性を向上することができる。
Further, as shown in FIG. 1 described above, the land electrodes are arranged so that the distances between the pad electrodes of the switch IC elements SW− and SW + constituting the balanced terminal and the land electrodes to which they are connected are substantially the same. Has been. Specifically, for example, the distance projected on the component mounting surface of the
なお、詳細には説明しないが、第2平衡端子、第3平衡端子に対しても、同様のパッド電極とランド電極との関係が保たれており、これらの平衡端子に接続する平衡線路を伝送する信号のバランス特性も向上することができる。 Although not described in detail, the same relationship between the pad electrode and the land electrode is maintained for the second balanced terminal and the third balanced terminal, and a balanced line connected to these balanced terminals is transmitted. The balance characteristic of the signal to be performed can also be improved.
そして、すべての平衡線路のバランス特性が優れていることで、高周波モジュール100として高いバランス特性を有することができる。
And since the balance characteristic of all the balanced lines is excellent, the
また、上述のパッド電極PG,PVD,PCTは、スイッチIC素子SW−,SW+とで同じランド電極に接続されているが、この際に、図1、図2の点線に示すように、スイッチIC素子SW−からの導電性ワイヤーのランド電極への接続位置を、スイッチIC素子SW+からの導電性ワイヤーのランド電極への接続位置よりも、スイッチIC素子SW−,SW+の実装位置から遠ざけるようにする。 The pad electrodes PG, PVD, and PCT described above are connected to the same land electrode by the switch IC elements SW− and SW +. At this time, as shown by the dotted lines in FIG. 1 and FIG. The connection position of the conductive wire from the element SW− to the land electrode is positioned farther from the mounting position of the switch IC elements SW− and SW + than the connection position of the conductive wire from the switch IC element SW + to the land electrode. To do.
具体的には、例えば、スイッチIC素子SW−のパッド電極PVDから基板101のランド電極PL4へ接続する導電性ワイヤー914のランド電極PL4への接続位置を、スイッチIC素子SW+のパッド電極PVDから基板101のランド電極PL4へ接続する導電性ワイヤー924のランド電極PL4への接続位置よりも遠くする。
Specifically, for example, the connection position to the land electrodes P L4 of the
同様に、スイッチIC素子SW−のパッド電極PCTから基板101のランド電極PL12へ接続する導電性ワイヤー916のランド電極PL12への接続位置を、スイッチIC素子SW+のパッド電極PCTから基板101のランド電極PL12へ接続する導電性ワイヤー926のランド電極PL12への接続位置よりも遠くする。
Similarly, the connection position to the land electrodes P L12 of
さらに、スイッチIC素子SW−のパッド電極PGから基板101のランド電極PL8へ接続する導電性ワイヤー912のランド電極PL8への接続位置を、スイッチIC素子SW+のパッド電極PGから基板101のランド電極PL8へ接続する導電性ワイヤー922のランド電極PL8への接続位置よりも遠くする。
Further, a connection position to the land electrodes P L8 conductive
これにより、ループ高さが必然的に高くなるスイッチIC素子SW+からの導電性ワイヤーと、ループ高さが低く制御されたスイッチIC素子SW−からの導電性ワイヤーとのワイヤー長を略一致させることができる。これにより、共通のランド電極と、スイッチIC素子SW−,SW+とを接続する導体長が略一致する。 Thereby, the wire length of the conductive wire from the switch IC element SW + in which the loop height is inevitably high and the conductive wire from the switch IC element SW- in which the loop height is controlled to be low are substantially matched. Can do. As a result, the conductor lengths connecting the common land electrode and the switch IC elements SW− and SW + substantially coincide.
したがって、スイッチIC素子SW−,SW+へ、駆動電圧信号VDDや切り替え制御信号CTLを同時に供給することができる。また、スイッチIC素子SW−,SW+の接地ラインを同じ長さにすることができる。これにより、平衡信号のスイッチ回路としての切り替え精度が向上するとともに、スイッチIC素子間の接地バランスも向上することができる。 Therefore, the drive voltage signal VDD and the switching control signal CTL can be simultaneously supplied to the switch IC elements SW− and SW +. In addition, the ground lines of the switch IC elements SW− and SW + can have the same length. Thereby, the switching accuracy of the balanced signal as the switch circuit can be improved, and the ground balance between the switch IC elements can be improved.
さらに、同一のランド電極において、スイッチ素子SW−からの接続位置をスイッチ素子SW+よりも遠くすることで、ワイヤーのボンディング作業を行いやすくなる。このため、ワイヤー同士の接触を避けることができる。 Furthermore, by making the connection position from the switch element SW− farther than the switch element SW + in the same land electrode, it becomes easier to perform the wire bonding operation. For this reason, the contact between wires can be avoided.
また、同一のランド電極でなくても、上述のように平衡端子を構成するスイッチIC素子SW−,SW+の各パッド電極と、これらが接続するランド電極との距離が略同じになるように、ランド電極が配置されている場合、スイッチIC素子SW−からのワイヤーのランド電極への接続位置をスイッチIC素子SW+からのワイヤーのランド電極への接続位置よりも遠くすることでこの平衡線路を伝送する信号のバランス特性を向上することができる。 Further, even if the land electrodes are not the same, the distances between the pad electrodes of the switch IC elements SW− and SW + constituting the balanced terminal as described above and the land electrodes to which they are connected are substantially the same. When the land electrode is arranged, the balanced line is transmitted by making the connection position of the wire from the switch IC element SW− to the land electrode farther than the connection position of the wire from the switch IC element SW + to the land electrode. Signal balance characteristics can be improved.
なお、このような構成からなる高周波モジュール100は、次に示す製造工程を経て製造することができる。図4は、本発明の第1の実施形態に係る高周波モジュール100の製造工程を示すフローチャートである。
In addition, the
第1の工程として、スイッチIC素子SW−,SW+を、半導体ウエハから切り出す(S101)。この際、積み重ねるスイッチIC素子SW−,SW+は、同じ半導体ウエハから切り出したものを利用した方が好ましい。これにより、互いの特性のばらつきが少ないスイッチIC素子SW−,SW+を組み合わせて利用することができる。 As a first step, the switch IC elements SW− and SW + are cut out from the semiconductor wafer (S101). At this time, it is preferable to use the switch IC elements SW− and SW + to be stacked cut out from the same semiconductor wafer. As a result, the switch IC elements SW− and SW + having little variation in characteristics can be used in combination.
第2の工程として、スイッチIC素子SW−を基板101にダイボンディングする(S102)。具体的には、基板101の部品実装面のスイッチIC素子SW−の実装領域にダイボンド剤130を与え、スイッチIC素子SW−をマウントする。この際、図示しない基板101上のアライメントマークを基準にスイッチIC素子SW−をマウントする。
As a second step, the switch IC element SW- is die-bonded to the substrate 101 (S102). Specifically, the
第3の工程として、ダイボンド剤130をベーキングすることで、スイッチIC素子SW−を基板101に仮固定する(S103)。この際、スイッチIC素子SW−は次工程のワイヤーボンディングやスイッチIC素子SW+の実装により、位置がずれない程度に固定すればよい。
As a third step, the
第4の工程として、スイッチIC素子SW−のパッド電極と基板101のランド電極とを、図1(B)に示すような配線でワイヤーボンディングする(S104)。この際、ワイヤーボンディングは、基板101のランド電極側から導電性ワイヤーを接続するリバースボンディングで行う。
As a fourth step, the pad electrode of the switch IC element SW− and the land electrode of the
第5の工程として、スイッチIC素子SW+のパッド電極側と反対側の面に、接着材となるダイフィルム120を配設し、スイッチIC素子SW+のパッド電極側の面に実装する(S105)。この際、スイッチIC素子SW−,SW+とで平面視した向きが同じになるように、スイッチIC素子SW+を実装する。そして、この場合には、上述のスイッチIC素子SW−を実装した際に利用したアライメントマークを、同じように基準として用いればよい。
As a fifth step, a
第6の工程として、ダイフィルム120をベーキングすることで、スイッチIC素子SW+をスイッチIC素子SW−に固定する(S106)。この際、第3の工程で行ったダイボンド剤130のベーキングよりも高温で、ベーキングを行う。これにより、スイッチIC素子SW−,SW+間の固定とともに、スイッチIC素子SW−と基板101との間の固定も促進させる。
As a sixth step, the
第7の工程として、スイッチIC素子SW+のパッド電極と基板101のランド電極とを、図1(A)に示すような配線でワイヤーボンディングする(S107)。この際、ワイヤーボンディングは、基板101のランド電極側から導電性ワイヤーを接続するリバースボンディングで行ってもよく、スイッチIC素子SW+のパッド電極側から導電性ワイヤーを接続する通常のワイヤーボンディングで行ってもよい。
As a seventh step, the pad electrode of the switch IC element SW + and the land electrode of the
なお、本実施例の第5の工程ではスイッチIC素子SW−とスイッチIC素子SW+の間の接着材にダイフィルムを使用しているが、例えば、接着材としてダイボンド材料をスイッチIC素子SW−のパッド電極側の面、または、スイッチIC素子SW+のパッド電極側と反対側の面に塗布してから、スイッチIC素子SW+をスイッチIC素子SW−上に実装してもよい。この際、第6の工程では、ダイボンド材料を硬化して、スイッチIC素子SW+をスイッチIC素子SW−に固定する。 In the fifth step of this embodiment, a die film is used as an adhesive between the switch IC element SW− and the switch IC element SW +. For example, a die bond material is used as the adhesive for the switch IC element SW−. The switch IC element SW + may be mounted on the switch IC element SW− after being applied to the surface on the pad electrode side or the surface opposite to the pad electrode side of the switch IC element SW +. At this time, in the sixth step, the die bond material is cured and the switch IC element SW + is fixed to the switch IC element SW−.
また、ダイボンド材料を塗布する際には、絶縁性のダイボンド材料を全面に塗布するのが望ましいが、異なるパッド電極間、または、異なるワイヤー間の絶縁性が保てる状態においては、導電性のダイボンド材料を用いてもよい。 In addition, when applying the die bond material, it is desirable to apply the insulating die bond material over the entire surface. However, in a state where insulation between different pad electrodes or between different wires can be maintained, the conductive die bond material is used. May be used.
次に、本発明の第2の実施形態に係る高周波モジュールについて、について、図を参照して説明する。図5は本発明の第2の実施形態に係る高周波モジュール100Aの実装構成を示す図である。図5(A)は基板101AとスイッチIC素子SW3+との接続関係を示し、図5(B)は基板101AとスイッチIC素子SW3−との接続関係を示す。図6は本発明の第2の実施形態に係る高周波モジュール100Aの等価回路図である。上述の第1の実施形態に係る高周波モジュール100が、一つの平衡線路を二つの平衡線路に切り替えて接続するものであったのに対して、本実施形態の高周波モジュール100Aは、一つの平衡線路を三つの平衡線路に切り替えて接続するものである。したがって、製造工程は同じであり、説明を省略する。
Next, a high-frequency module according to the second embodiment of the present invention will be described with reference to the drawings. FIG. 5 is a diagram showing a mounting configuration of a high-
本発明の第2の実施形態に係る高周波モジュール100Aは、二個のスイッチIC素子SW3−,SW3+と、基板101Aとを備える。
The high-
スイッチIC素子SW3−とスイッチIC素子SW3+は、半導体のベアチップであり、同じ外径形状、同じ回路構成である。さらに、スイッチIC素子SW−とスイッチIC素子SW+は、外部接続用のパッド電極の構成および配置パターンも同じである。スイッチIC素子SW3−が本発明の「第1スイッチIC」に相当し、スイッチIC素子SW3+が本発明の「第2スイッチIC」に相当する。 The switch IC element SW3- and the switch IC element SW3 + are semiconductor bare chips, and have the same outer diameter shape and the same circuit configuration. Further, the switch IC element SW− and the switch IC element SW + have the same configuration and arrangement pattern of pad electrodes for external connection. The switch IC element SW3- corresponds to the “first switch IC” of the present invention, and the switch IC element SW3 + corresponds to the “second switch IC” of the present invention.
スイッチIC素子SW3−,SW3+は、いわゆるSP3T(Single Pole 3 Throw)スイッチであり、外部からの駆動電圧信号VDDで駆動し、制御信号V1,V2の組合せに応じて、パッド電極PT1(第1ポート)を、パッド電極PT2(第2ポート)、パッド電極PT3(第3ポート)、パッド電極PT4(第4ポート)のいずれか一つに切り替えて接続する。 The switch IC elements SW3- and SW3 + are so-called SP3T (Single Pole 3 Throw) switches, which are driven by a drive voltage signal VDD from the outside, and the pad electrode PT1 (first port) according to the combination of the control signals V1 and V2. Is switched to one of the pad electrode PT2 (second port), the pad electrode PT3 (third port), and the pad electrode PT4 (fourth port).
基板101Aの第1主面には、所定の配列パターンで複数のランド電極PL1〜PL12が形成されている。すなわち、基板101Aの第1主面が当該基板の部品実装面となる。複数のランド電極PL1〜PL12は、図5に示すように、概略的には、スイッチIC素子SW3−,SW3+の実装位置を囲むように、形成されている。
A plurality of land electrodes P L1 to P L12 are formed in a predetermined arrangement pattern on the first main surface of the
より具体的には、次のような配置パターンで複数のランド電極PL1〜PL12を形成する。ここで、説明を簡単にするために、基板101Aを平面視した状態で方形状であると設定しておく(実際には、基板101における方形状の領域に相当する。)。
More specifically, the plurality of land electrodes P L1 to P L12 are formed with the following arrangement pattern. Here, in order to simplify the description, the
この方形状の第1角部111A(図5の正面視して左上の角部)と、第2角部112A(図5の正面視して左下の角部)とを結ぶ方向に略沿って、第1角部111A側から順に、ランド電極PL6、ランド電極PL5、ランド電極PL4を、間隔をおいて、所定面積で形成する。
Along substantially the direction connecting the
第2角部112Aと、第3角部113A(図5の正面視して右下の角部)とを結ぶ方向に略沿って、第2角部112A側から順に、ランド電極PL3、ランド電極PL2、ランド電極PL1を、間隔をおいて、所定面積で形成する。
The land electrode P L3 and the land electrode P L3 are arranged in this order from the
第3角部113Aと、第4角部114A(図5の正面視して右上の角部)とを結ぶ方向に略沿って、第3角部113A側から順に、ランド電極PL12、ランド電極PL11、ランド電極PL10を、間隔をおいて、所定面積で形成する。
Land electrode P L12 , land electrode in order from the
第4角部114Aと、第1角部111Aとを結ぶ方向に略沿って、第4角部114A側から順に、ランド電極PL9、ランド電極PL8、ランド電極PL7を、間隔をおいて、所定面積で形成する。
The land electrode P L9 , the land electrode P L8 , and the land electrode P L7 are spaced apart from each other in order from the
そして、基板101Aの第1主面において、配列形成された複数のランド電極PL1〜PL12によって囲まれる領域に略中央にスイッチIC素子SW3−が実装される。スイッチIC素子SW3−は、パッド電極が基板101Aと反対側を向くように実装される。スイッチIC素子SW3−は、ダイボンド剤を介して基板101Aに実装される。
Then, on the first main surface of the
スイッチIC素子SW3+は、スイッチIC素子SW3−のパッド電極側に実装される。スイッチIC素子SW3+は、パッド電極がスイッチIC素子SW3−および基板101Aと反対側を向くように実装される。スイッチIC素子SW3+は、ダイフィルムを介して、スイッチIC素子SW3−上に実装される。
The switch IC element SW3 + is mounted on the pad electrode side of the switch IC element SW3-. Switch IC element SW3 + is mounted such that the pad electrode faces away from switch IC element SW3- and
スイッチIC素子SW3−,SW3+は、パッド電極PT1,PT2,PT3,PT4,PG,PVD,PV1,PV2を備える。パッド電極PGは、スイッチIC素子SW3−,SW3+の角部121Aの近傍に配設されている。パッド電極PVDは、スイッチIC素子SW3−,SW3+の角部122Aの近傍に配設されている。パッド電極PT2は、パッド電極PGとパッド電極PVDの間に配設されている。言い換えれば、パッド電極PT2は、スイッチIC素子SW3−,SW3+における角部121A,122Aを結ぶ辺の途中の所定位置に配設されている。パッド電極PV2は、スイッチIC素子SW3−,SW3+の角部123Aの近傍に配設されている。角部123Aは角部121Aの対角である。パッド電極PT4は、スイッチIC素子SW3−,SW3+の角部124Aの近傍に配設されている。角部124Aは角部122Aの対角である。パッド電極PV1は、パッド電極PV2とパッド電極PT4の間に配設されている。言い換えれば、パッド電極PV1は、スイッチIC素子SW3−,SW3+における角部123A,124Aを結ぶ辺の中間の所定位置に配設されている。パッド電極PT3は、パッド電極PT4とパッド電極PT2の間に配設されている。言い換えれば、パッド電極PT3は、スイッチIC素子SW3−,SW3+における角部124A,121Aを結ぶ辺の中間の所定位置に配設されている。
The switch IC elements SW3- and SW3 + include pad electrodes PT1, PT2, PT3, PT4, PG, PVD, PV1 and PV2. The pad electrode PG is disposed in the vicinity of the
このようなパッド電極の配置構成からなるスイッチIC素子SW3−とスイッチIC素子SW3+とは、基板101Aの部品実装面に直交する方向から見て、同じ向きに揃えられて実装される。更に、この際、スイッチIC素子SW3−,SW3+の角部121Aが基板101Aの角部111A側となり、角部123Aが基板101Aの角部113A側となるように実装される。
The switch IC element SW3- and the switch IC element SW3 + having such an arrangement configuration of pad electrodes are mounted so as to be aligned in the same direction as viewed from the direction orthogonal to the component mounting surface of the
スイッチ素子SW3−のパッド電極PT1は、導電性ワイヤー932によって、基板101Aのランド電極PL3に接続されている。スイッチ素子SW3−のパッド電極PT2は、導電性ワイヤー934によって、基板101Aのランド電極PL6に接続されている。スイッチ素子SW3−のパッド電極PT3は、導電性ワイヤー936によって、基板101Aのランド電極PL8に接続されている。スイッチ素子SW3−のパッド電極PT4は、導電性ワイヤー937によって、基板101Aのランド電極PL11に接続されている。
Pad electrodes PT1 of the switching element SW3- is by a
スイッチ素子SW3−のパッド電極PGは、導電性ワイヤー935によって、基板101Aのランド電極PL7に接続されている。スイッチ素子SW3−のパッド電極PVDは、導電性ワイヤー933によって、基板101Aのランド電極PL4に接続されている。スイッチ素子SW3−のパッド電極PV1は、導電性ワイヤー938によって、基板101Aのランド電極PL12に接続されている。スイッチ素子SW3−のパッド電極PV2は、導電性ワイヤー931によって、基板101Aのランド電極PL1に接続されている。
Pad electrode PG of the switching element SW3- is by a
スイッチ素子SW3+のパッド電極PT1は、導電性ワイヤー942によって、基板101Aのランド電極PL2に接続されている。スイッチ素子SW3+のパッド電極PT2は、導電性ワイヤー944によって、基板101Aのランド電極PL5に接続されている。スイッチ素子SW3+のパッド電極PT3は、導電性ワイヤー946によって、基板101Aのランド電極PL9に接続されている。スイッチ素子SW3+のパッド電極PT4は、導電性ワイヤー947によって、基板101Aのランド電極PL10に接続されている。
Switching element SW3 + pad electrodes PT1 is by a
スイッチ素子SW3+のパッド電極PGは、導電性ワイヤー945によって、基板101Aのランド電極PL7に接続されている。スイッチ素子SW3+のパッド電極PVDは、導電性ワイヤー943によって、基板101Aのランド電極PL4に接続されている。スイッチ素子SW3+のパッド電極PV1は、導電性ワイヤー948によって、基板101Aのランド電極PL12に接続されている。スイッチ素子SW3+のパッド電極PV2は、導電性ワイヤー941によって、基板101Aのランド電極PL1に接続されている。
Switching element SW3 + pad electrode PG is a
以上のような構成によって、図6に示す等価回路からなる高周波モジュール100Aを実現できる。この高周波モジュール100Aは、スイッチIC素子SW3−のパッド電極PT1を第1個別端子とし、スイッチIC素子SW3+のパッド電極PT1を第2個別端子とする第1平衡端子を、スイッチIC素子SW3−,SW3+のパッド電極PT2を個別端子対とする第2平衡端子、スイッチIC素子SW3−,SW3+のパッド電極PT3を個別端子対とする第3平衡端子、スイッチIC素子SW3−,SW3+のパッド電極PT4を個別端子対とする第4平衡端子のいずれかに選択的に接続するものとなる。
With the configuration as described above, the high-
ランド電極PL1に接続する外部接続端子P1+と、ランド電極PL3に接続する外部接続端子P1−から入力された平衡信号は、スイッチIC素子SW3+,SW3−のパッド電極PT1から構成される第1平衡端子へ入力される。スイッチIC素子SW3+,SW3−は、ランド電極PL4、パッド電極PVDを介して印加される駆動電圧信号VDDによって電源供給される。スイッチIC素子SW3+,SW3−は、ランド電極PL12、パッド電極PV1を介して印加される切り替え制御信号V1と、ランド電極PL1、パッド電極PV2を介して印加される切り替え制御信号V2との組合せに応じて切り替え制御を行う。 An external connection terminal P1 + to be connected to the land electrodes P L1, balanced signal input from the external connection terminal P1- to be connected to the land electrodes P L3, the switch IC element SW3 +, the first composed of the pad electrodes PT1 of SW3- Input to balanced terminal. The switch IC elements SW3 + and SW3- are supplied with power by a drive voltage signal VDD applied via the land electrode P L4 and the pad electrode PVD. The switch IC elements SW3 + and SW3- are a combination of a switching control signal V1 applied via the land electrode P L12 and the pad electrode PV1 and a switching control signal V2 applied via the land electrode P L1 and the pad electrode PV2. Switching control is performed according to
第1平衡端子へ入力された平衡信号は、スイッチIC素子SW3+,SW3−が、その接続状態を切り替えることによって、第2、第3、第4平衡端子のいずれかへ出力される。第2平衡端子から出力された平衡信号は、ランド電極PL5,PL6を介して、外部接続端子P2+,P2−から外部回路へ出力される。第3平衡端子から出力された平衡信号は、ランド電極PL9,PL8を介して、外部接続端子P3+,P3−から外部回路へ出力される。第4平衡端子から出力された平衡信号は、ランド電極PL10,PL11を介して、外部接続端子P4+,P4−から外部回路へ出力される。 The balanced signal input to the first balanced terminal is output to one of the second, third, and fourth balanced terminals when the switch IC elements SW3 + and SW3- switch their connection states. The balanced signal output from the second balanced terminal is output from the external connection terminals P2 + and P2- to the external circuit via the land electrodes P L5 and P L6 . The balanced signal output from the third balanced terminal is output from the external connection terminals P3 + and P3- to the external circuit via the land electrodes P L9 and P L8 . The balanced signal output from the fourth balanced terminal is output to the external circuit from the external connection terminals P4 + and P4− via the land electrodes P L10 and P L11 .
そして、上述の構成からなる高周波モジュール100Aでは、次のような作用効果が得られる。
スイッチIC素子SW−,SW+を基板101Aの部品実装面に重ねて実装することにより、二つのスイッチIC素子を用いて、平衡信号のスイッチ回路を構成する場合に、実装面積を小さくすることができる。特に、本実施形態にように、選択線路数が増加するほど、より高周波モジュールの小型化に有効に作用する。
And in the
By mounting the switch IC elements SW− and SW + on the component mounting surface of the
上述のような配置構成で、第1の実施形態と同様に、スイッチIC素子SW3−,SW3+を基板101Aに実装した場合、基板101Aの部品実装面に直交する方向から見て、導電性ワイヤーによって接続されるパッド電極とランド電極とが近接し、これらの電極間に、他のパッド電極やランド電極が配設されていない。
When the switch IC elements SW3- and SW3 + are mounted on the
例えば、スイッチIC素子SW3+のパッド電極PT2とランド電極PL5とが近接し、これらの間に、他のパッド電極やランド電極は配設されていない。同様に、スイッチIC素子SW3−のパッド電極PT2とランド電極PL6とが近接し、これらの間に、他のパッド電極やランド電極は配設されていない。 For example, the pad electrode PT2 of the switch IC element SW3 + and the land electrode PL5 are close to each other, and no other pad electrode or land electrode is disposed therebetween. Similarly, the pad electrodes PT2 switch IC element SW3- and the land electrodes P L6 is close, between these, other pad electrode and the land electrodes are not provided.
このような構成とすることで、第1平衡端子に入出力される平衡信号を伝送する導電性ワイヤーと、第2平衡端子に入出力される平衡信号を伝送する導電性ワイヤーと、第3平衡端子に入出力される平衡信号を伝送する導電性ワイヤーと、第4平衡端子に入出力される平衡信号を伝送する導電性ワイヤーとを、交差することなく、形成することができる。これにより、第1平衡端子に入出力される平衡信号を伝送経路と、第2平衡端子に入出力される平衡信号を伝送経路と、第3平衡端子に入出力される平衡信号を伝送経路と、第4平衡端子に入出力される平衡信号を伝送経路との相互干渉を抑制でき、各伝送経路間のアイソレーションを高く確保することができる。また、基板101Aに交差用の電極パターンを形成する必要が無いので、基板101Aの電極パターンが単純化され、設計が容易になるとともに、形成も容易になる。
With such a configuration, a conductive wire that transmits a balanced signal input to and output from the first balanced terminal, a conductive wire that transmits a balanced signal input to and output from the second balanced terminal, and a third balanced The conductive wire that transmits the balanced signal input / output to / from the terminal and the conductive wire that transmits the balanced signal input / output to / from the fourth balanced terminal can be formed without crossing each other. Thus, the balanced signal input / output to / from the first balanced terminal is the transmission path, the balanced signal input / output to / from the second balanced terminal is the transmission path, and the balanced signal input / output to / from the third balanced terminal is the transmission path. The balanced signal input / output to / from the fourth balanced terminal can suppress mutual interference with the transmission path, and can ensure high isolation between the transmission paths. In addition, since it is not necessary to form an intersecting electrode pattern on the
また、図5に示すように、平衡端子を構成するスイッチIC素子SW3−,SW3+の各パッド電極と、これらが接続するランド電極との距離が略同じになるように、ランド電極が配置されている。具体的には、例えば、スイッチIC素子SW3+のパッド電極PT2とランド電極PL5との基板101Aの部品実装面に投影した距離と、スイッチIC素子SW3−のパッド電極PT2とランド電極PL6との基板101Aの部品実装面に投影した距離とは、略同じになっている。これにより、ランド電極PL5とスイッチIC素子SW3+のパッド電極PT2との間での信号の伝送距離と、ランド電極PL6とスイッチIC素子SW3−のパッド電極PT2との間での信号の伝送距離とが略同じになる。したがって、導電性ワイヤー934,944のワイヤー長を若干調整するだけで、この平衡線路を伝送する信号のバランス特性を向上することができる。
Further, as shown in FIG. 5, the land electrodes are arranged so that the distances between the pad electrodes of the switch IC elements SW3- and SW3 + constituting the balanced terminal and the land electrodes to which they are connected are substantially the same. Yes. Specifically, for example, between the switch IC element SW3 + of the distance projected on the component mounting surface of the
なお、詳細には説明しないが、第1の実施形態と同様に、第2平衡端子、第3平衡端子、第4平衡端子に対しても、同様のパッド電極とランド電極との関係が保たれており、これらの平衡端子に接続する平衡線路を伝送する信号のバランス特性も向上することができる。 Although not described in detail, the same relationship between the pad electrode and the land electrode is maintained for the second balanced terminal, the third balanced terminal, and the fourth balanced terminal as in the first embodiment. Therefore, the balance characteristic of the signal transmitted through the balanced line connected to these balanced terminals can also be improved.
そして、すべての平衡線路のバランス特性が優れていることで、高周波モジュール100Aとして高いバランス特性を有することができる。
And since the balance characteristic of all the balanced lines is excellent, the
また、上述のパッド電極PG,PVD,PV1,PV2は、スイッチIC素子SW3−,SW3+とで同じランド電極に接続されているが、この際に、図5に示すように、スイッチIC素子SW3−からの導電性ワイヤーのランド電極への接続位置を、スイッチIC素子SW3+からの導電性ワイヤーのランド電極への接続位置よりも、スイッチIC素子SW3−,SW3+の実装位置から遠ざけるようにする。 The pad electrodes PG, PVD, PV1, and PV2 are connected to the same land electrode as the switch IC elements SW3- and SW3 +. At this time, as shown in FIG. 5, the switch IC element SW3- The connection position of the conductive wires from the land to the land electrode is made farther from the mounting position of the switch IC elements SW3− and SW3 + than the connection position of the conductive wire from the switch IC element SW3 + to the land electrode.
具体的には、例えば、スイッチIC素子SW3−のパッド電極PVDから基板101Aのランド電極PL4へ接続する導電性ワイヤー933のランド電極PL4への接続位置を、スイッチIC素子SW3+のパッド電極PVDから基板101Aのランド電極PL4へ接続する導電性ワイヤー943のランド電極PL4への接続位置よりも遠くする。
Specifically, for example, the connection position to the land electrodes P L4 of the
同様に、スイッチIC素子SW3−のパッド電極PV1から基板101Aのランド電極PL12へ接続する導電性ワイヤー938のランド電極PL12への接続位置を、スイッチIC素子SW3+のパッド電極PV1から基板101Aのランド電極PL12へ接続する導電性ワイヤー948のランド電極PL12への接続位置よりも遠くする。
Similarly, the connection position to the land electrodes P L12 of
同様に、スイッチIC素子SW3−のパッド電極PV2から基板101Aのランド電極PL1へ接続する導電性ワイヤー931のランド電極PL1への接続位置を、スイッチIC素子SW3+のパッド電極PV2から基板101Aのランド電極PL1へ接続する導電性ワイヤー941のランド電極PL1への接続位置よりも遠くする。
Similarly, the connection position to the land electrodes P L1 of the
さらに、スイッチIC素子SW3−のパッド電極PGから基板101Aのランド電極PL7へ接続する導電性ワイヤー935のランド電極PL7への接続位置を、スイッチIC素子SW3+のパッド電極PGから基板101Aのランド電極PL7へ接続する導電性ワイヤー945のランド電極PL7への接続位置よりも遠くする。
Further, a connection position to the land electrodes P L7 conductive
これにより、ループ高さが必然的に高くなるスイッチIC素子SW3+からの導電性ワイヤーと、ループ高さが低く制御されたスイッチIC素子SW3−からの導電性ワイヤーとのワイヤー長を略一致させることができる。これにより、共通のランド電極と、スイッチIC素子SW3−,SW3+とを接続する導体長が略一致する。 Accordingly, the wire lengths of the conductive wire from the switch IC element SW3 + in which the loop height is inevitably high and the conductive wire from the switch IC element SW3- in which the loop height is controlled to be low are substantially matched. Can do. As a result, the conductor lengths connecting the common land electrode and the switch IC elements SW3- and SW3 + are substantially the same.
したがって、第1の実施形態と同様に、スイッチIC素子SW3−,SW3+へ、駆動電圧信号VDDや切り替え制御信号V1,V2を同時に供給することができる。また、スイッチIC素子SW3−,SW3+の接地ラインを同じ長さにすることができる。これにより、平衡信号のスイッチ回路としての切り替え精度が向上するとともに、スイッチIC素子間の接地バランスも向上することができる。 Therefore, similarly to the first embodiment, the drive voltage signal VDD and the switching control signals V1 and V2 can be simultaneously supplied to the switch IC elements SW3- and SW3 +. Further, the ground lines of the switch IC elements SW3- and SW3 + can have the same length. Thereby, the switching accuracy of the balanced signal as the switch circuit can be improved, and the ground balance between the switch IC elements can be improved.
なお、上述の各実施形態では、二つの平衡線路を切り替える構成および三つの平衡線路を切り替える構成を示したが、四つ以上の平衡線路を切り替える構成にも適用することができる。 In each of the above-described embodiments, the configuration for switching two balanced lines and the configuration for switching three balanced lines are shown, but the present invention can also be applied to a configuration for switching four or more balanced lines.
100,100A:高周波モジュール、
101,101A:基板、
120:ダイフィルム、
130:ダイボンド剤、
SW−,SW+,SW3−,SW3+:スイッチIC素子、
100, 100A: high frequency module,
101, 101A: substrate,
120: Die film,
130: Die bond agent,
SW−, SW +, SW3−, SW3 +: switch IC element,
また、この発明の高周波モジュールでは、ワイヤーボンディングによって接続されるパッド電極のそれぞれと、各パッド電極に接続されるランド電極との間には、他のランド電極または他のパッド電極が配設されていないことが好ましい。 Further, the high frequency module of the present invention, the respective Pas head electrodes connected by wire bonding, between the connected Lula command electrodes each Pas head electrode, the other land electrodes or other pad electrode Is preferably not provided.
Claims (7)
前記パッド電極に接続するランド電極を備え、前記第1スイッチICおよび第2のスイッチICを外部回路へ接続する電極を備える基板と、を備え、
前記第1スイッチICは、前記基板に実装され、
前記第2スイッチICは、前記第1スイッチICの前記基板と反対側の面に実装され、
前記第1スイッチICと前記第2スイッチICは、前記パッド電極が前記基板側と反対側の面に現れるように実装され、
前記パッド電極のそれぞれと、前記ランド電極とは、ワイヤーボンディングによって接続されている、高周波モジュール。 A first switch IC and a second switch IC having the same arrangement of pad electrodes;
A land electrode connected to the pad electrode, and a substrate including an electrode connecting the first switch IC and the second switch IC to an external circuit, and
The first switch IC is mounted on the substrate,
The second switch IC is mounted on a surface of the first switch IC opposite to the substrate,
The first switch IC and the second switch IC are mounted such that the pad electrode appears on the surface opposite to the substrate side,
Each of the pad electrodes and the land electrode are connected to each other by wire bonding.
前記第1個別端子となる第1パッド電極と該第1パッド電極にワイヤーボンディングで接続される第1ランド電極との距離と、
前記第2個別端子となる前記第2パッド電極と該第2パッド電極にワイヤーボンディングで接続される第2ランド電極との距離とは、略等しい、請求項5に記載の高周波モジュール。 A first individual terminal constituting a balanced terminal is provided in the first switch IC, and a second individual terminal constituting the balanced terminal is provided in the second switch IC,
A distance between a first pad electrode serving as the first individual terminal and a first land electrode connected to the first pad electrode by wire bonding;
The high-frequency module according to claim 5, wherein a distance between the second pad electrode serving as the second individual terminal and a second land electrode connected to the second pad electrode by wire bonding is substantially equal.
前記第1スイッチICの第3パッド電極と前記第2スイッチICの第4パッド電極とは、同じ第3ランド電極に接続されており、
前記第3パッド電極と前記第3ランド電極とを接続するワイヤーが前記第3ランド電極に接続する位置は、
前記第4パッド電極と前記第3ランド電極とを接続するワイヤーが前記第3ランド電極に接続する位置よりも、前記第1、第2スイッチICの前記基板への実装位置から離間している、請求項5または請求項6に記載の高周波モジュール。 The third pad electrode of the first switch IC and the fourth pad electrode of the second switch IC are disposed so as to substantially overlap,
The third pad electrode of the first switch IC and the fourth pad electrode of the second switch IC are connected to the same third land electrode,
The wire connecting the third pad electrode and the third land electrode is connected to the third land electrode.
The wire connecting the fourth pad electrode and the third land electrode is separated from the mounting position of the first and second switch ICs on the substrate, rather than the position connecting to the third land electrode. The high frequency module according to claim 5 or 6.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012137437A JP5257722B2 (en) | 2011-10-17 | 2012-06-19 | High frequency module |
PCT/JP2012/069652 WO2013058000A1 (en) | 2011-10-17 | 2012-08-02 | High-frequency module |
CN201280010496.XA CN103403866B (en) | 2011-10-17 | 2012-08-02 | High-frequency module |
TW101129167A TWI559489B (en) | 2011-10-17 | 2012-08-13 | High frequency module |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011228050 | 2011-10-17 | ||
JP2011228050 | 2011-10-17 | ||
JP2012137437A JP5257722B2 (en) | 2011-10-17 | 2012-06-19 | High frequency module |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013102120A true JP2013102120A (en) | 2013-05-23 |
JP5257722B2 JP5257722B2 (en) | 2013-08-07 |
Family
ID=48140657
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012137437A Expired - Fee Related JP5257722B2 (en) | 2011-10-17 | 2012-06-19 | High frequency module |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP5257722B2 (en) |
CN (1) | CN103403866B (en) |
TW (1) | TWI559489B (en) |
WO (1) | WO2013058000A1 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002222913A (en) * | 2001-01-24 | 2002-08-09 | Sharp Corp | Semiconductor device and manufacturing method therefor |
JP2005079421A (en) * | 2003-09-02 | 2005-03-24 | Mitsubishi Electric Corp | Semiconductor switch |
JP2012199363A (en) * | 2011-03-22 | 2012-10-18 | Renesas Electronics Corp | Semiconductor device |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6180426B1 (en) * | 1999-03-01 | 2001-01-30 | Mou-Shiung Lin | High performance sub-system design and assembly |
JP4185499B2 (en) * | 2005-02-18 | 2008-11-26 | 富士通マイクロエレクトロニクス株式会社 | Semiconductor device |
TWI327369B (en) * | 2006-08-07 | 2010-07-11 | Chipmos Technologies Inc | Multichip stack package |
-
2012
- 2012-06-19 JP JP2012137437A patent/JP5257722B2/en not_active Expired - Fee Related
- 2012-08-02 CN CN201280010496.XA patent/CN103403866B/en not_active Expired - Fee Related
- 2012-08-02 WO PCT/JP2012/069652 patent/WO2013058000A1/en active Application Filing
- 2012-08-13 TW TW101129167A patent/TWI559489B/en not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002222913A (en) * | 2001-01-24 | 2002-08-09 | Sharp Corp | Semiconductor device and manufacturing method therefor |
JP2005079421A (en) * | 2003-09-02 | 2005-03-24 | Mitsubishi Electric Corp | Semiconductor switch |
JP2012199363A (en) * | 2011-03-22 | 2012-10-18 | Renesas Electronics Corp | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
WO2013058000A1 (en) | 2013-04-25 |
CN103403866B (en) | 2015-04-08 |
TW201318131A (en) | 2013-05-01 |
JP5257722B2 (en) | 2013-08-07 |
CN103403866A (en) | 2013-11-20 |
TWI559489B (en) | 2016-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7855463B2 (en) | Method for producing a circuit module comprising at least one integrated circuit | |
KR101176187B1 (en) | Stacked semiconductor device and method for thereof serial path build up | |
US7888796B2 (en) | Controller chip mounted on a memory chip with re-wiring lines | |
KR20200025587A (en) | Stack package include bridge die | |
US8736074B2 (en) | Multi chip semiconductor device | |
JP2012222326A (en) | Semiconductor device | |
CN216435891U (en) | Three-dimensional chip packaging structure, interposer and carrier plate thereof | |
TWI553790B (en) | Microelectronic unit and package with positional reversal | |
JP5257722B2 (en) | High frequency module | |
JP6449461B2 (en) | Semiconductor switch device | |
US20090289357A1 (en) | Semiconductor element and semiconductor device using the same | |
US8687378B2 (en) | High-frequency module | |
JP2014120612A (en) | Semiconductor device, and semiconductor module using the same | |
US20080153203A1 (en) | Semiconductor device manufacturing method | |
JP2015177171A (en) | semiconductor device | |
JP2007165589A (en) | Program logic device and semiconductor package | |
EP3324429B1 (en) | Semiconductor device | |
US11929738B2 (en) | Electronic device | |
KR102138250B1 (en) | Optical communication module | |
TW202312531A (en) | Wiring substrate, display substrate, and display device | |
KR20210103307A (en) | Semiconductor package including semiconductor chip having point symmetric chip pads | |
KR101088353B1 (en) | Enhanced stacked microelectronic assemblies with central contacts and improved ground or power distribution | |
KR20220013722A (en) | Semiconductor package including stacked semiconductor chips | |
KR20120068664A (en) | Enhanced stacked microelectronic assemblies with central contacts and improved ground or power distribution | |
JP2013247245A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130328 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130410 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160502 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5257722 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |