JP2013098538A - 積層セラミック電子部品及びその製造方法 - Google Patents

Abstract

【課題】本発明は、積層セラミック電子部品及びその製造方法に関する。
【解決手段】本発明は、複数の誘電体層が積層されたセラミック素体と、上記誘電体層の少なくとも一面に形成され、幅方向にずれて配置された複数の第１及び第２内部電極と、を含み、上記セラミック素体の一側面から上記第１内部電極の幅方向の先端までの距離をＡとし、上記セラミック素体の一側面から上記第２内部電極の幅方向の先端までの距離をＢとする際、上記ＡとＢとの差異は、上記第１内部電極または第２内部電極の幅の１０から１４％である、積層セラミック電子部品を提供する。
【選択図】図３

Description

本発明は、積層セラミック電子部品及びその製造方法に関する。

セラミック材料を用いる電子部品としてキャパシタ、インダクタ、圧電素子、バリスタまたはサーミスタ等がある。

このようなセラミック電子部品のうち積層セラミックキャパシタ（ＭＬＣＣ：Ｍｕｌｔｉ−Ｌａｙｅｒｅｄ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ）は、小型でありながら、高容量が保障され、実装が容易であるという長所を有する。

このような積層セラミックキャパシタは、コンピュータ、個人携帯用端末機（ＰＤＡ）または携帯電話等の多様な電子製品の回路基板に装着されて電気を充填または放電させる重要な役割をするチップ形態のコンデンサであり、用いられる用途及び容量によって多様なサイズ及び積層形態を有する。

特に、最近では、電子製品の小型化に伴い、このような電子製品に用いられる積層セラミックキャパシタも超小型化及び超高容量化が求められている。

よって、製品の超小型化のために誘電体層及び内部電極の厚さを薄くし、超高容量化のために多くの数の誘電体層を積層した積層セラミックキャパシタが製造されている。

積層セラミックキャパシタは、複数の誘電体層の間に異なる極性の内部電極が交互に積層された構造を有するが、内部電極の電荷分布は内部電極の縁部分で電荷密度が高い。

従って、このような内部電極の縁部分の高い電荷密度によって内部電極の終わり部分の等電位線の間隔が狭くなり、その部分に電界が集中する現象が発生する。

また、積層セラミックキャパシタの超小型化及び超高容量化を満足させながら、製品の信頼性を確保するためには、熱衝撃及び温度サイクル等に対する熱的耐性が重要視される。

しかしながら、上記した局部的な電界集中現象は、積層セラミックキャパシタの熱的耐性を減少させて製品の信頼性を低下させる原因になる。

当該技術分野では、積層セラミック電子部品の内部電極の縁部分における高い電荷密度を減少させることができる新たな方案が求められてきた。

本発明の一側面は、複数の誘電体層が積層されたセラミック素体と、上記誘電体層の少なくとも一面に形成され、幅方向にずれるように配置された複数の第１及び第２内部電極と、を含み、上記セラミック素体の一側面から上記第１内部電極の幅方向の先端までの距離をＡとし、上記セラミック素体の一側面から上記第２内部電極の幅方向の先端までの距離をＢとする際、上記ＡとＢとの差異は上記第１内部電極または第２内部電極の幅の１０から１４％である積層セラミック電子部品を提供する。

本発明の一実施例において、上記第１内部電極及び上記第２内部電極の幅は同一であることができる。

本発明の一実施例において、上記セラミック素体の一側面から上記第１内部電極の幅方向の先端までの距離は、上記セラミック素体の対向される側面から上記第２内部電極の幅方向の先端までの距離と同一であることができる。

本発明の一実施例において、上記セラミック素体の両側面に形成され、上記第１及び第２内部電極と電気的に連結された第１及び第２外部電極をさらに含むことができる。

本発明の一実施例において、上記第１及び第２内部電極が形成されない誘電体層のマージン部に形成されたマージン部誘電体層をさらに含むことができる。

本発明の一実施例において、上記第１及び第２内部電極は、一つの誘電体層を介してセラミック素体内部の積層方向に沿って対向配置されることができる。

本発明の他の側面は、マージン部が形成されるように、第１及び第２セラミックシートの少なくとも一面に第１及び第２内部電極膜を形成する段階と、上記第１及び第２内部電極膜がそれぞれ形成された上記第１及び第２セラミックシートを交互に複数積層して積層体を形成する段階と、上記積層体を焼成する段階と、を含み、上記第１及び第２内部電極膜の形成段階は、上記積層体を形成する際、上記第１及び第２内部電極膜が幅方向にずれるように上記マージン部を設定し、上記第１セラミックシートの一側面から上記第１内部電極膜の幅方向の先端までの距離をＡとし、上記第２セラミックシートの一側面から上記第２内部電極膜の幅方向の先端までの距離をＢとする際、上記ＡとＢとの差異が上記第１内部電極膜または第２内部電極膜の幅の１０から１４％になる積層セラミック電子部品の製造方法を提供する。

本発明の一実施例において、上記第１内部電極膜及び上記第２内部電極膜の幅は同一であることができる。

本発明の一実施例において、上記第１及び第２内部電極膜の形成段階は、上記第１セラミックシートの一側面から上記第１内部電極膜の幅方向の先端までの距離が上記第２セラミックシートの対向される側面から上記第２内部電極膜の幅方向の先端までの距離と同一になるようにすることができる。

本発明の一実施例において、上記積層体の両側面に上記第１及び第２内部電極膜と電気的に連結されるように第１及び第２外部電極を形成する段階をさらに含むことができる。

本発明の一実施例において、上記第１及び第２内部電極膜が形成されない上記第１及び第２セラミックシートのマージン部上にマージン部誘電体層を形成する段階をさらに含むことができる。

本発明の一実施例によると、積層セラミック電子部品の内部電極のパターン構造を改善させることで、内部電極の縁部分における高い電荷密度を減少させることができる効果がある。

本発明の一実施形態による積層セラミックキャパシタの構造を示す概略斜視図である。 図１のＡ−Ａ’線に沿った断面図である。 本発明の一実施形態による積層セラミックキャパシタの第１及び第２内部電極の積層構造を示す概略分解斜視図である。 図３の結合斜視図である。 図１のＢ−Ｂ’線に沿った断面図である。 本発明の他の実施形態による積層セラミックキャパシタの側断面図である。 図６の平断面図である。 本発明の他の実施形態による積層セラミックキャパシタの第１及び第２内部電極の積層構造を示す概略分解斜視図である。

以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。

しかしながら、本発明の実施形態は、他の多様な形態に変形されることができ、本発明の範囲が以下で説明する実施形態に限定されるものではない。

また、本発明の実施形態は、当該技術分野における平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。

従って、図面上における要素の形状及びサイズ等は、より明確な説明のために誇張されることがあり、図面上に同じ符号で示される要素は同一要素である。

また、類似した機能及び作用をする部分に対しては、図面全体にわたって同一符号を用いる。

なお、明細書全体において、ある構成要素を「含む」というのは、特に反対される記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができることを意味する。

本発明はセラミック電子部品に関するもので、本発明の一実施形態によるセラミック電子部品は、積層セラミックキャパシタ、インダクタ、圧電体素子、バリスタ、チップ抵抗またはサーミスタ等があり、以下では、セラミック電子製品の一例として積層セラミックキャパシタについて説明する。

以下、本実施形態においては、説明の便宜のためにセラミック素体１１０の前面を第１側面２００とし、セラミック素体１１０の後面を第２側面２１０に設定し説明する。

図１及び図２を参照すると、本実施形態による積層セラミックキャパシタ１００は、複数の誘電体層１１１が積層されたセラミック素体１１０と、セラミック素体１１０内部に交互に積層された異なる極性を有する複数の第１及び第２内部電極１３０ａ、１３０ｂと、を含む。

セラミック素体１１０の両側面には、第１及び第２内部電極１３０ａ、１３０ｂとそれぞれ電気的に連結された第１及び第２外部電極１２０ａ、１２０ｂが形成されることができる。

図３及び図４に示されるように、誘電体層１１１の第１側面２００の端部から第１内部電極１３０ａの幅方向の先端までの距離はＢと指定し、誘電体層１１１の第１側面２００の端部から第２内部電極１３０ｂの幅方向の先端までの距離はＡと指定する。

また、上記ＡとＢとの差異は、第１内部電極１３０ａまたは第２内部電極１３０ｂのうち一つの幅Ｃの１０から１４％に設定することができる。上記Ａ、Ｂ及びＣの相対的な数値に対しては、以下で具体的な実施例を挙げて詳細に説明する。

この際、第１及び第２内部電極１３０ａ、１３０ｂは、同じ幅で形成されることができるが、本発明はこれに限定されず、必要時には異なる幅で構成されることもできる。

セラミック素体１１０は、その形状に特に制限されないが、一般的に直方体であることができる。

このセラミック素体１１０は、その寸法に特に制限されないが、例えば、０．６ｍｍ×０．３ｍｍ等のサイズに構成して１．０μＦ以上の高容量を有する積層セラミックキャパシタ１００を構成することができる。

このようなセラミック素体１１０を構成する誘電体層１１１は、セラミック粉末、例えば、ＢａＴｉＯ_３系セラミック粉末等を含むことができる。

このようなＢａＴｉＯ_３系セラミック粉末は、ＢａＴｉＯ_３にＣａまたはＺｒ等が一部含まれた（Ｂａ_１−ｘＣａ_ｘ）ＴｉＯ_３、Ｂａ（Ｔｉ_１−ｙＣａ_ｙ）Ｏ_３、（Ｂａ_１−ｘＣａ_ｘ）（Ｔｉ_１−ｙＺｒ_ｙ）Ｏ_３またはＢａ（Ｔｉ_１−ｙＺｒ_ｙ）Ｏ_３等があり得るが、これに限定されるものではない。

このようなセラミック粉末の平均粒径は０．８μｍ以下であることができ、より好ましくは、０．０５から０．５μｍであることができるが、これに限定されるものではない。

この際、誘電体層１１１は、必要時にはセラミック粉末と共に、遷移金属酸化物や炭化物、希土類元素またはＭｇ、Ａｌのうち少なくとも一つをさらに含むことができる。

また、誘電体層１１１の厚さは、積層セラミックキャパシタ１００の容量設計によって任意に変形されることができる。本実施形態において、それぞれの誘電体層１１１の厚さは１．０μｍ以下で構成されることができ、好ましくは、０．０１から１．０μｍであるが、これに限定されるものではない。

第１及び第２内部電極１３０ａ、１３０ｂは、誘電体層１１１を形成するセラミックグリーンシート上に形成されて上下積層されることができる。

また、第１及び第２内部電極１３０ａ、１３０ｂは、一つの誘電体層１１１を介してセラミック素体１１０内部に積層方向に沿って対向配置されることができる。

このような第１及び第２内部電極１３０ａ、１３０ｂの厚さは、用途によって決定されることができるが、例えば、セラミック素体１１０のサイズを考慮して０．０１から１．０μｍの範囲内にあるように決定することができる。

なお、第１及び第２内部電極１３０ａ、１３０ｂは、その両側端部がセラミック素体１１０の一面に露出することができる。本実施形態においては、異なる極性の第１及び第２内部電極１３０ａ、１３０ｂの両側端部がセラミック素体１１０と対向する両側端部に交互に露出するように構成されることができる。

上述したように、誘電体層１１１上に第１及び第２内部電極１３０ａ、１３０ｂを形成するにあたり、第１及び第２内部電極１３０ａ、１３０ｂの幅方向に対して所定の幅のマージン部を有することができる。

このようなマージン部は、それぞれの誘電体層１１１を積層してセラミック素体１１０を形成した後、第１及び第２内部電極１３０ａ、１３０ｂに水分が浸透することを防止する役割をすることができる。

また、第１及び第２内部電極１３０ａ、１３０ｂを外部衝撃から保護して電気的な短絡を防止する役割もすることができる。

上のような構成により、積層セラミックキャパシタ１００のセラミック素体１１０は、全体的な構造で見ると、第１及び第２内部電極１３０ａ、１３０ｂが形成された中心部と第１及び第２内部電極１３０ａ、１３０ｂが形成されないマージン部からなるが、マージン部が位置した両側面部の間に第１及び第２内部電極１３０ａ、１３０ｂの厚さほどの高さ差異が発生するようになる。

このようなセラミック素体１１０の中央部と両側面部との段差は、製造過程、特に焼成過程で積層された誘電体層１１１が互いに剥離される、いわゆる、デラミネーション（ｄｅｌａｍｉｎａｔｉｏｎ）またはセラミック素体１１０内部の微細なクラック（ｃｒａｃｋ）を発生させることがある。

また、電界が厚さの薄い誘電体層１１１の縁部分に集中して積層セラミックキャパシタ１００の作動信頼性を低下させることがある。

なお、このマージン部によって第１及び第２内部電極１３０ａ、１３０ｂの幅がその分だけ減るようになるため、積層型セラミックキャパシタ１００の容量が低下する問題点が発生することがある。

従って、キャパシタの容量低下の問題点を解決するため、誘電体層１１１の側面先端と第１及び第２内部電極１３０ａ、１３０ｂとの間のマージン部は、水分の浸透を防止し、外部衝撃に対する耐久性を提供できる範囲内で最小限の幅で構成することが好ましい。

また、上記デラミネーション及びクラック発生を防止するためには、誘電体層１１１との段差を最小限にする必要がある。

よって、本実施形態においては、第１及び第２内部電極１３０ａ、１３０ｂが誘電体層１１１上に形成される位置を同一にせず、複数の誘電体層１１１が積層される際、上下に位置した第１及び第２内部電極１３０ａ、１３０ｂの位置を異にして構成する。

即ち、上下積層された誘電体層１１１の第１及び第２内部電極１３０ａ、１３０ｂが同じ形状で重畳積層されるのではなく、重畳される部分がずれた形状で積層されることで、段差を最小限にすることができる。

上述したように、上下に位置した第１及び第２内部電極１３０ａ、１３０ｂに対応する位置を互いに異なるようにするため、誘電体層１１１の前方側である第１側面２００から第１内部電極１３０ａの幅方向の先端までの距離Ｂと誘電体層１１１の第１側面２００から第２内部電極１３０ｂの幅方向の先端までの距離Ａが異なるように設定する。

この際、上記ＡとＢとの差異は、第１内部電極１３０ａまたは第２内部電極１３０ｂのうち一つの幅Ｃの１０から１４％で設定することができる。

このような寸法は、第１及び第２内部電極１３０ａ、１３０ｂに水分が浸透することを防止し、外部衝撃に対する耐久性を提供すると共に、デラミネーション及びクラック発生、キャパシタの容量低下を防止する範囲を示す。

従って、上のような構成により、電荷を分散させてセラミック素体１１０の電界が第１及び第２内部電極１３０ａ、１３０ｂの縁部分に集中することを抑制でき、セラミック素体１１０の中央部及び周辺部の段差を減少させてデラミネーション及びクラック発生を改善させることができる。

また、セラミック素体１１０の反対側である第２側面２１０から第１内部電極１３０ａの幅方向の先端までの距離は、セラミック素体１１０の第１側面２００から第２内部電極１３０ｂの幅方向の先端までの距離Ａと同一に設定することができる。

なお、セラミック素体１１０の反対側である第２側面２１０から第２内部電極１３０ｂの幅方向の先端までの距離は、セラミック素体１１０の第１側面２００から第１内部電極１３０ａの幅方向の先端までの距離Ｂと同一に設定することができる。

即ち、上下に位置した第１及び第２内部電極１３０ａ、１３０ｂの位置が左右対称になるようにすることで、誘電体層１１１を積層する際、局部的に高さの段差が発生することをさらに防止できる。

以下では、本発明のより具体的な実施例及びそれに対する比較例を例に挙げて詳細に説明する。

上述した通り、誘電体層１１１の第１側面２００から第１内部電極１３０ａの幅方向の先端までの距離をＢ、誘電体層１１１の第１側面２００から第２内部電極１３０ｂの幅方向の先端までの距離をＡ、第１内部電極１３０ａまたは第２内部電極１３０ｂの幅をＣとして、下記表１のように積層セラミックキャパシタの特性を測定した。

評価は、厚さ２μｍの成形シートに第１及び第２内部電極１３０ａ、１３０ｂをサイズ別に印刷してチップを製作し、マージン部Ｂの幅を７０、１００、１５０、２００及び２７０のうち一つで固定させてから、マージン部Ａの幅を多様に変形した後、耐湿信頼性及び高温信頼性を測定して行われた。この際、第２内部電極１３０ｂの幅Ｃもマージン部Ｂの幅に応じて１８０、３６０、７００、１０００及び１３００とそれぞれ対応するように変形した。

また、耐湿信頼性の場合は、４００個のうち不良が発生する個数を、高温信頼性の場合は、１００個のうち不良が発生する個数を確認した。

なお、焼成されたチップのＡ−Ａ’方向及びＢ−Ｂ’方向の断面部を全部確認して内部にデラミネーション及びクラックが発生した個数を確認した。

＜誘電体層のマージン部及び内部電極の幅比率による積層セラミックキャパシタの特性比較＞

表１を参照すると、サンプル１、２、６、７、１１、１２、１６、１７、２１及び２２は、比較例として第１内部電極１３０ａのマージン部Ｂと第２内部電極１３０ｂのマージン部Ａとの差異が第１内部電極１３０ａまたは第２内部電極１３０ｂのうち一つの幅に対して１４％を超えることを示す。

この場合、マージン部Ａの幅は非常に小さくなり、相対的に第１及び第２内部電極１３０ａ、１３０ｂの幅は非常に大きくなったため、耐湿信頼性の評価において、不良製品が多数発見された。

また、高温信頼性の評価において、いくつかの製品から不良製品も発見された。

なお、誘電体層１１１内部でデラミネーションまたはクラックが発生した製品も一部発見された。

サンプル５、１０、１５、２０及び２５は、従来例として第１内部電極１３０ａのマージン部Ｂと第２内部電極１３０ｂのマージン部Ａとの差異がなくそれぞれの内部電極１３０ａ、１３０ｂが上下に重畳積層されることを示す。

この場合、第１及び第２内部電極１３０ａ、１３０ｂは、その幅において一定の数値が確保されるため、耐湿信頼性の評価において不良製品が発見されなかった。

しかしながら、高温信頼性の評価においては不良製品が一部発見された。また、誘電体層１１１内部でデラミネーションまたはクラックが発生した製品も一部発見された。

サンプル３、４、８、９、１３、１４、１８、１９、２３及び２４は、本発明の実施例として第１内部電極１３０ａのマージン部Ｂと第２内部電極１３０ｂのマージン部Ａとの差異が第１内部電極１３０ａまたは第２内部電極１３０ｂのうち一つの幅に対して１０から１４％であることを示す。

この場合、耐湿信頼性または高温信頼性の評価において不良製品が発見されなかった。また、誘電体層１１１内部でデラミネーションまたはクラックが発生した製品も発見されなかった。

従って、第１内部電極１３０ａのマージン部Ｂと第２内部電極１３０ｂのマージン部Ａとの差異が第１内部電極１３０ａまたは第２内部電極１３０ｂのうち一つの幅に対して１０から１４％であると、上述した比較例及び従来例と比較する際、信頼性が優れることが分かる。

また、図６から図８を参照すると、本発明の他の実施形態による積層セラミックキャパシタは、誘電体層１１１の一面上に第１及び第２内部電極１３０ａ、１３０ｂが形成されない部分、即ち、マージン部に形成されたマージン部誘電体層１１３を含むことができる。

マージン部誘電体層１１３は、誘電体層１１１上に形成された第１及び第２内部電極１３０ａ、１３０ｂの高さと同一または類似した水準で形成されることができる。

従って、マージン部誘電体層１１３により、第１及び第２内部電極１３０ａ、１３０ｂによって発生する段差を防止でき、第１及び第２内部電極１３０ａ、１３０ｂの伸張を防止できる。

また、セラミック素体１１０の最外郭面には所定の厚さのカバー部誘電体層１１２を形成することができる。

以下では、本発明の一実施形態による積層セラミックキャパシタの製造方法について説明する。

先ず、複数のセラミックグリーンシートを用意する。セラミックグリーンシートは、セラミック素体１１０の誘電体層１１１を形成するためのものである。

セラミックグリーンシートは、セラミック粉末、ポリマー及び溶剤を混合してスラリーを製造し、そのスラリーをドクターブレード等の工法によって数μｍの厚さを有するシート（ｓｈｅｅｔ）状に製作することができる。

以後、セラミックグリーンシート上に所定の厚さ、例えば、０．１から２．０μｍの厚さで導電性ペーストを印刷して第１及び第２内部電極１３０ａ、１３０ｂを形成するが、第１及び第２内部電極１３０ａ、１３０ｂの厚さがこれに限定されるものではない。

また、第１及び第２内部電極１３０ａ、１３０ｂは、セラミックグリーンシートの一側面から所定のマージン部をおいて形成し、複数のセラミックグリーンシートを積層する際、上下に位置した第１及び第２内部電極１３０ａ、１３０ｂの重畳部分がずれた形状で積層されるように構成する。

この際、セラミックグリーンシートの一側面から第１内部電極１３０ａの幅方向の先端までの距離をＢとし、セラミックグリーンシートの一側面から第２内部電極１３０ｂの幅方向の先端までの距離をＡとする際、ＡとＢとの差異が第１内部電極１３０ａまたは第２内部電極１３０ｂのうち一つの幅Ｃの１０から１４％になるようにセラミックグリーンシート上に導電性ペーストを印刷する。

また、セラミックグリーンシートの他側面から第１内部電極１３０ａの幅方向の先端までの距離はＢになるようにし、セラミックグリーンシートの他側面から第２内部電極１３０ｂの幅方向の先端までの距離はＡになるようにすることができる。

即ち、第１内部電極１３０ａが形成されたセラミックグリーンシート及び第２内部電極１３０ｂが形成されたセラミックグリーンシートが長さ方向に対して左右対称になるように形成し、セラミックグリーンシートを積層する際、局部的に段差が発生することを最小限にすることができる。

導電性ペーストの印刷方法は、スクリーン印刷法またはグラビア印刷法等を用いることができる。

また、導電性ペーストは、金属粉末、セラミック粉末及びシリカ（ＳｉＯ_２）粉末等を含むことができる。

金属粉末は、ニッケル（Ｎｉ）、マンガン（Ｍｎ）、クローム（Ｃｒ）、コバルト（Ｃｏ）及びアルミニウム（Ａｌ）のうち一つか、または、それらの合金を用いることができる。

なお、導電性ペーストの平均粒径は、５０から４００ｎｍが好ましいが、これに限定されるものではない。

以後、複数のセラミックグリーンシートを積層し、積層方向から加圧して積層されたセラミックグリーンシートと内部電極ペーストとを圧搾させる。

このようにして、複数の誘電体層１１１及び複数の第１及び第２内部電極１３０ａ、１３０ｂが交互に積層され、上下オーバーラップ（ｏｖｅｒｌａｐ）された部分がずれた形状からなるセラミック素体１１０が構成される。

以後、セラミック素体１１０を一つのキャパシタに対応する領域ごとに切断してチップ化する。

この際、第１及び第２内部電極１３０ａ、１３０ｂの一端が側面に交互に露出するように切断し、高温で焼成してセラミック素体１１０を完成させる。

最後に、セラミック素体１１０の両側面を覆うように第１及び第２外部電極１２０ａ、１２０ｂを形成してセラミックキャパシタ１００を完成させる。

第１及び第２外部電極１２０ａ、１２０ｂは、セラミック素体１１０の側面に露出した第１及び第２内部電極１３０ａ、１３０ｂとそれぞれ電気的に連結され、第１及び第２外部電極１２０ａ、１２０ｂの表面には、必要時にニッケルまたは銅等でめっき処理を行うことができる

本発明は、上述した実施形態及び添付の図面により限定されず、添付の請求の範囲により限定される。

従って、請求の範囲に記載された本発明の技術的思想を外れない範囲内で当該技術分野における通常の知識を有する者による多様な形態の置換、変形及び変更が可能であり、これもまた、本発明の範囲に属する。

１００ 積層型セラミックキャパシタ
１１０ セラミック素体
１１１ 誘電体層
１１２ カバー部誘電体層
１１３ マージン部誘電体層
１２０ａ、１２０ｂ 第１及び第２外部電極
１３０ａ、１３０ｂ 第１及び第２内部電極
２００ 第１側面
２１０ 第２側面

Claims (11)

1. 複数の誘電体層が積層されたセラミック素体と、
   前記誘電体層の少なくとも一面に形成され、幅方向にずれて配置された複数の第１及び第２内部電極と、を含み、
   前記セラミック素体の一側面から前記第１内部電極の幅方向の先端までの距離をＢとし、前記セラミック素体の一側面から前記第２内部電極の幅方向の先端までの距離をＡとする際、前記ＡとＢとの差異は、前記第１内部電極または第２内部電極の幅の１０から１４％である、積層セラミック電子部品。
2. 前記第１内部電極及び前記第２内部電極の幅は、同一である、請求項１に記載の積層セラミック電子部品。
3. 前記セラミック素体の一側面から前記第１内部電極の幅方向の先端までの距離は、前記セラミック素体の対向される側面から前記第２内部電極の幅方向の先端までの距離と同一である、請求項１に記載の積層セラミック電子部品。
4. 前記セラミック素体の両側面に形成され、前記第１及び第２内部電極と電気的に連結された第１及び第２外部電極をさらに含む、請求項１に記載の積層セラミック電子部品。
5. 前記第１及び第２内部電極が形成されない誘電体層のマージン部に形成されたマージン部誘電体層をさらに含む、請求項１に記載の積層セラミック電子部品。
6. 前記第１及び第２内部電極は、一つの誘電体層を介してセラミック素体の内部に積層方向に沿って対向配置される、請求項１に記載の積層セラミック電子部品。
7. マージン部が形成されるように、第１及び第２セラミックシートの少なくとも一面に第１及び第２内部電極膜を形成する段階と、
   前記第１及び第２内部電極膜がそれぞれ形成された前記第１及び第２セラミックシートを交互に複数積層して積層体を形成する段階と、
   前記積層体を焼成する段階と、を含み、
   前記第１及び第２内部電極膜の形成段階は、前記積層体を形成する際、前記第１及び第２内部電極膜が幅方向にずれて前記マージン部を設定し、前記第１セラミックシートの一側面から前記第１内部電極膜の幅方向の先端までの距離をＢとし、前記第２セラミックシートの一側面から前記第２内部電極膜の幅方向の先端までの距離をＡとする際、前記ＡとＢとの差異が前記第１内部電極膜または第２内部電極膜の幅の１０から１４％になる、積層セラミック電子部品の製造方法。
8. 前記第１内部電極膜及び前記第２内部電極膜の幅は、同一である、請求項７に記載の積層セラミック電子部品の製造方法。
9. 前記第１及び第２内部電極膜の形成段階は、前記第１セラミックシートの一側面から前記第１内部電極膜の幅方向の先端までの距離が前記第２セラミックシートの対向される側面から前記第２内部電極膜の幅方向の先端までの距離と同一になるようにする、請求項７に記載の積層セラミック電子部品の製造方法。
10. 前記積層体の両側面に前記第１及び第２内部電極膜と電気的に連結されるように第１及び第２外部電極を形成する段階をさらに含む、請求項７に記載の積層セラミック電子部品の製造方法。
11. 前記第１及び第２内部電極膜が形成されない前記第１及び第２セラミックシートのマージン部上にマージン部誘電体層を形成する段階をさらに含む、請求項７に記載の積層セラミック電子部品の製造方法。

Images