JP2013084885A - Wiring substrate for probe card, and probe card using the same - Google Patents
Wiring substrate for probe card, and probe card using the same Download PDFInfo
- Publication number
- JP2013084885A JP2013084885A JP2012069574A JP2012069574A JP2013084885A JP 2013084885 A JP2013084885 A JP 2013084885A JP 2012069574 A JP2012069574 A JP 2012069574A JP 2012069574 A JP2012069574 A JP 2012069574A JP 2013084885 A JP2013084885 A JP 2013084885A
- Authority
- JP
- Japan
- Prior art keywords
- probe card
- region
- wiring board
- vias
- dummy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は、プローブカード用配線基板およびそれを用いたプローブカードに関するものである。 The present invention relates to a probe card wiring board and a probe card using the same.
近年、電子装置の使用量が増大するに伴い、従来は電子部品(半導体部品を含む)等の素子をパッケージに実装した後に電気的なテストをしていたが、不良の素子を実装するコストや時間が省けると共にウエハが大型化するに伴いテストの効率も高まるため、素子をウエハの状態で電気テストを行うことが一般的になっている。この素子をウエハの状態でテストするプローブカード用に、セラミック製のプローブカード用配線基板が用いられている。 In recent years, as the amount of electronic devices used has increased, electrical testing has conventionally been performed after mounting elements such as electronic components (including semiconductor components) on a package. Since time can be saved and the efficiency of the test increases as the wafer becomes larger, it is common to perform an electrical test on the device in the wafer state. A ceramic probe card wiring board is used for a probe card for testing this element in a wafer state.
このようなプローブカード用配線基板に使用される絶縁基体としては、熱膨張係数がウエハの熱膨張係数に比較的近く、また、強度が比較的高いアルミナ質セラミックスやウエハの熱膨張係数に近いムライト質セラミックスを用いたプローブカード用配線基板が好適に使用されている。(例えば、特許文献1を参照。)。 As an insulating substrate used for such a probe card wiring board, the thermal expansion coefficient is relatively close to the thermal expansion coefficient of the wafer, and alumina ceramics having a relatively high strength or the mullite close to the thermal expansion coefficient of the wafer. A probe card wiring board using a high quality ceramic is preferably used. (For example, see Patent Document 1).
しかしながら、常温でのテストだけでなく低温や高温で行われるバーンインテストも同じプローブカードを用いて行おうとすると、プローブカードを常温から高温に加熱したり低温に冷却する場合に、プローブカード用配線基板は、プローブカードを構成している他の材料に比べて熱容量が大きく、比較的熱伝導率が低いために、加熱や冷却してプローブカード用配線基板が定常な温度分布となるまでに時間がかかり、定常な状態になる前はプローブカード用配線基板が反ってウエハ上の端子とプローブが電気的に接続されない等の問題がおきやすく、そのためにバーンインテストにかかる時間を短縮できないので、バーンインテストを短縮できるプローブカード用配線基板とするためには改善が必要なものであった。 However, if the same probe card is used for not only testing at room temperature but also burn-in testing performed at low and high temperatures, the probe card wiring board is used when the probe card is heated from room temperature to high temperature or cooled to low temperature. Has a large heat capacity and relatively low thermal conductivity compared to other materials that make up the probe card, so it takes time to heat and cool the probe card wiring board to achieve a steady temperature distribution. Before the steady state is reached, the probe card wiring board warps and the terminals on the wafer are not electrically connected to the probe, so the burn-in test time cannot be shortened. In order to obtain a probe card wiring board capable of shortening the length, improvement is necessary.
本発明の一つの態様によるプローブカード用配線基板は、セラミックスからなり、表層部および内層部を有する絶縁基体と、前記表層部および前記内層部に設けられた複数の接続用ビアと前記表層部に設けられた複数のダミービアとを含むビアとを備えており、前記表層部の横断面における前記絶縁基体に対する前記複数のビアの面積比が、前記内層部の横断面における前記絶縁基体に対する前記複数のビアの面積比より高いことを特徴とする。 A wiring board for a probe card according to one aspect of the present invention is made of ceramics, and includes an insulating base having a surface layer portion and an inner layer portion, a plurality of connection vias provided in the surface layer portion and the inner layer portion, and the surface layer portion. A plurality of vias including a plurality of dummy vias provided, wherein an area ratio of the plurality of vias to the insulating substrate in a cross section of the surface layer portion is the plurality of the plurality of vias to the insulating substrate in a cross section of the inner layer portion. It is characterized by being higher than the via area ratio.
本発明の他の態様によるプローブカード用配線基板は、上記構成において、前記表層部の横断面において、前記複数の接続用ビアを設けられた第1の領域が多角形状であり、前記第1の領域が前記複数のダミービアが設けられた第2の領域によって囲まれていることを特徴とする。 In the probe card wiring board according to another aspect of the present invention, in the above configuration, in the cross section of the surface layer portion, the first region provided with the plurality of connection vias is polygonal, A region is surrounded by a second region provided with the plurality of dummy vias.
本発明の他の態様によるプローブカード用配線基板は、上記構成において、前記第2の
領域における前記絶縁基体に対する前記複数のダミービアの面積比が、前記第1の領域における前記絶縁基体に対する前記複数の接続用ビアの面積比と同等であることを特徴とする。
In the probe card wiring board according to another aspect of the present invention, in the above configuration, an area ratio of the plurality of dummy vias to the insulating base in the second region is the plurality of the plurality of dummy vias relative to the insulating base in the first region. It is characterized by being equivalent to the area ratio of the connection via.
本発明の他の態様によるプローブカード用配線基板は、上記各構成において、前記第2の領域が、前記第1の領域を囲む円形状の第3の領域と該第3の領域を囲む第4の領域とを有しており、前記第3の領域における前記絶縁基体に対する前記複数のダミービアの面積比が、前記第1の領域における前記絶縁基体に対する前記複数の接続用ビアの面積比と同等であり、前記第4の領域における前記絶縁基体に対する前記複数のダミービアの面積比が、前記第3の領域における前記絶縁基体に対する前記複数のダミービアの面積比よりも小さいことを特徴とする。 In the probe card wiring board according to another aspect of the present invention, in each of the above configurations, the second region includes a circular third region surrounding the first region and a fourth region surrounding the third region. The area ratio of the plurality of dummy vias to the insulating base in the third region is equal to the area ratio of the plurality of connection vias to the insulating base in the first region. And an area ratio of the plurality of dummy vias to the insulating base in the fourth region is smaller than an area ratio of the plurality of dummy vias to the insulating base in the third region.
本発明の他の態様によるプローブカードは、上記構成のプローブカード用配線基板と、前記複数の接続用ビアに電気的に接続された複数のプローブとを備えていることを特徴とする。 A probe card according to another aspect of the present invention includes the probe card wiring board having the above-described configuration and a plurality of probes electrically connected to the plurality of connection vias.
本発明の一つの態様によるプローブカード用配線基板において、セラミックスからなり、表層部および内層部を有する絶縁基体と、表層部および内層部に設けられた複数の接続用ビアと表層部に設けられた複数のダミービアとを含むビアとを備えており、表層部の横断面における絶縁基体に対する複数のビアの面積比が、内層部の横断面における絶縁基体に対する複数のビアの面積比より高くなっている。本発明の一つの態様によるプローブカード用配線基板は、このような構成を含んでいることによって、プローブカード用配線基板の上下の表層から内層部には接続用ビアに加えてダミービアによって効率的に熱が伝導されるようになるので、バーンインテスト時にプローブカード用配線基板に外部から熱が加えられたり、冷却された場合に、ダミービアのない場合に比べ短時間で定常な温度分布状態となるので、バーンインテストにかかる時間を短縮することに関して向上されている。 In the probe card wiring board according to one aspect of the present invention, an insulating substrate made of ceramics and having a surface layer portion and an inner layer portion, a plurality of connection vias provided in the surface layer portion and the inner layer portion, and provided in the surface layer portion A plurality of vias including a plurality of dummy vias, and an area ratio of the plurality of vias to the insulating base in the cross section of the surface layer portion is higher than an area ratio of the plurality of vias to the insulating base in the cross section of the inner layer portion. . By including such a configuration, the probe card wiring board according to one aspect of the present invention is efficiently provided with dummy vias in addition to connection vias from the upper and lower surface layers of the probe card wiring board. Since heat is conducted, when the heat is applied from the outside to the probe card wiring board during the burn-in test or cooled, it becomes a steady temperature distribution in a shorter time than when there is no dummy via. Improvements have been made in reducing the time taken for burn-in testing.
本発明の他の態様によるプローブカード用配線基板は、表層部の横断面において、複数の接続用ビアを設けられた第1の領域が多角形状であり、第1の領域が複数のダミービアが設けられた第2の領域によって囲まれている。本発明の他の態様によるプローブカード用配線基板は、このような構成を含んでいることによって、ビアと絶縁基体の熱挙動の違いにより、複数の接続用ビアが設けられた第1の領域の角部に集中しやすい応力を緩和させて、プローブカード用配線基板において、変形ならびにクッラクが発生しにくいものとすることができる。 In the probe card wiring board according to another aspect of the present invention, in the cross section of the surface layer portion, the first region provided with a plurality of connection vias is polygonal, and the first region is provided with a plurality of dummy vias. Surrounded by the second region. The probe card wiring board according to another aspect of the present invention includes such a configuration, and therefore, due to the difference in thermal behavior between the via and the insulating base, the first region in which the plurality of connection vias are provided. By reducing the stress that tends to concentrate on the corners, the probe card wiring board is less likely to be deformed and cracked.
本発明の他の態様によるプローブカード用配線基板は、表層部の横断面において、第2の領域における絶縁基体に対する複数のダミービアの面積比が、第1の領域における絶縁基体に対する複数の接続用ビアの面積比と同等である。本発明の他の態様によるプローブカード用配線基板は、このような構成を含んでいることによって、より効果的に応力の集中を緩和でき、プローブカード用配線基板において、変形ならびにクッラクが発生しにくいものとすることができる。 In the probe card wiring board according to another aspect of the present invention, in the cross section of the surface layer portion, the area ratio of the plurality of dummy vias to the insulating base in the second region is the plurality of connection vias to the insulating base in the first region. It is equivalent to the area ratio. The probe card wiring board according to another aspect of the present invention includes such a configuration, whereby stress concentration can be more effectively mitigated, and deformation and cracks are less likely to occur in the probe card wiring board. Can be.
本発明の他の態様によるプローブカード用配線基板は、表層部の横断面において、第2の領域が、第1の領域を囲む円形状の第3の領域と第3の領域を囲む第4の領域とを有しており、第3の領域における絶縁基体に対する複数のダミービアの面積比が、第1の領域における絶縁基体に対する複数の接続用ビアの面積比と同等であり、第4の領域における絶縁基体に対する複数のダミービアの面積比が、第3の領域における絶縁基体に対する複数のダミービアの面積比よりも小さくなっている。本発明の他の態様によるプローブカー
ド用配線基板は、このような構成を含んでいることによって、第1の領域および第3の領域において、複数の接続用ビアと複数のダミービアとを含むビアが円形状で、絶縁基体に対するビアの面積比が同様であるため、ビアと絶縁基体の熱挙動の違いにより発生しやすい応力がより効果的に緩和されるとともに、平面視で第1の領域および第3の領域から外側に向かって段階的に絶縁基体に対するビアの面積比を小さいものとして、ビアと絶縁基体の熱挙動の違いにより発生しやすい応力を分散させ、より効果的に応力の集中を緩和でき、プローブカード用配線基板において、変形ならびにクッラクが発生しにくいものとすることができる。
In the probe card wiring board according to another aspect of the present invention, in the cross section of the surface layer portion, the second region includes a circular third region surrounding the first region and a fourth region surrounding the third region. The area ratio of the plurality of dummy vias to the insulating base in the third region is equal to the area ratio of the plurality of connection vias to the insulating base in the first region, and the area in the fourth region The area ratio of the plurality of dummy vias to the insulating base is smaller than the area ratio of the plurality of dummy vias to the insulating base in the third region. Since the probe card wiring board according to another aspect of the present invention includes such a configuration, vias including a plurality of connection vias and a plurality of dummy vias are provided in the first region and the third region. Since the area ratio of the via to the insulating base is the same in a circular shape, the stress that is likely to be generated due to the difference in thermal behavior between the via and the insulating base is more effectively relieved, and the first region and the first area in the plan view are reduced. The area ratio of the via to the insulating base is gradually reduced from the
本発明の他の態様によるプローブカードは、上記構成のプローブカード用配線基板と、複数の接続用ビアに電気的に接続された複数のプローブとを備えていることによって、バーンインテスト時にプローブカード用配線基板に外部から熱が加わったり、冷却された場合に、ダミービアのない場合に比べ短時間で定常な温度分布状態となるので、バーンインテストにかかる時間を短縮することに関して向上されている。 A probe card according to another aspect of the present invention includes a probe card wiring board configured as described above and a plurality of probes that are electrically connected to a plurality of connection vias. When heat is applied to the wiring board from the outside or cooled, a steady temperature distribution state is achieved in a shorter time than when no dummy via is provided, so that the time required for the burn-in test is improved.
本発明の例示的な実施形態について図面を参照して説明する。 Exemplary embodiments of the present invention will be described with reference to the drawings.
図1(a)、(b)および、図2に示されているように、本発明の実施形態におけるプローブカード用配線基板3は、複数層の絶縁層1cからなる絶縁基体1と、絶縁層1cの各層の表裏面に信号、電源、接地等の各役割を持った内部配線層6、絶縁層1cを貫通するビア2、絶縁基体1の上部および下部にプローブや外部回路と接続するためのランド4とを含んでいる。また、ビア2は、電気的な接続を主な目的とした接続用ビア2aと、熱伝導性の向上を主な目的としたダミービア2bを含んでいる。
As shown in FIGS. 1A and 1B and FIG. 2, the probe
図1(a)、(b)および、図2に示された本実施形態によるプローブカード用配線基板3において、セラミックスからなり、表層部1aおよび内層部1bを有する絶縁基体1と、表層部1aおよび内層部1bに設けられた複数の接続用ビア2aと表層部1aに設けられた複数のダミービア2bとを含むビア2とを備えており、表層部1aの横断面における絶縁基体1に対する複数のビア2の面積比が、内層部1bの横断面における絶縁基体に対する複数のビア2の面積比より高くなっている。本実施形態によるプローブカード用配線基板3は、このような構成を含んでいることによって、プローブカード用配線基板3の上下の表層部1aから内層部1bには接続用ビア2aに加えてダミービア2bによって効率的に熱が伝導されるようになるので、バーンインテスト時にプローブカード用配線基板3に外部から熱が加えられたり、冷却された場合に、ダミービア2bのない場合に比べ短時間で定常な温度分布状態となるので、バーンインテストにかかる時間を短縮することに関して向上されている。
In the probe
絶縁基体1の絶縁層1cは、酸化アルミニウム(アルミナ:Al2O3)質焼結体,窒化アルミニウム(AlN)質焼結体,炭化珪素(SiC)質焼結体,ムライト質焼結体,ガラスセラミックス等のセラミックスから成るものである。プローブカードに用いる場合は、熱膨張係数がウエハを形成するシリコン(Si)に近い、酸化アルミニウム(Al2O3)質焼結体、ムライト質(3Al2O3・2SiO2)焼結体またはガラスセラミックスが好ましい。
The insulating layer 1c of the
プローブカード用配線基板3のビア2、内部配線層6および下部ランド4は、絶縁層1cと同時焼成により形成される、タングステン(W),モリブデン(Mo),モリブデン−マンガン(Mo−Mn)合金,銀(Ag),銅(Cu),金(Au),銀−パラジウム(Pd)合金等の金属を主成分とするメタライズから成るものである。
Via 2, internal wiring layer 6 and
このようなプローブカード用配線基板3は、例えば、絶縁層1cが酸化アルミニウム質焼結体で形成される場合には、以下の方法により製作される。まず、酸化アルミニウム,酸化珪素,酸化マグネシウムおよび酸化カルシウムの原材料粉末に適当な有機バインダおよび溶媒を添加混合して泥漿状となすとともに、これをドクターブレード法等によってシート状に成形し、絶縁層1cとなる複数のセラミックグリーンシートを作製する。
For example, when the insulating layer 1c is formed of an aluminum oxide sintered body, the probe
次に、セラミックグリーンシートのビアが形成される所定位置に金型等を用いた打ち抜き加工やレーザ加工によって貫通孔を形成するとともに、貫通孔に導体ペーストを充填する。また、スクリーン印刷法等によってセラミックグリーンシートの所定位置に内部配線層6あるいは必要に応じて下部のランド4となる導体ペースト層を10〜20μmの厚みに形成する。導体ペーストは、タングステン,モリブデン,モリブデン−マンガン合金等の融点の高い金属粉末と適当な樹脂バインダおよび溶剤とを混練することにより作製される。レーザ加工によって貫通孔を形成する場合は、金型による加工のように耐久性を考慮した形状とする必要が無く、用途に応じて最適の形状を決定することができるので好ましい。
Next, through holes are formed by punching or laser processing using a mold or the like at predetermined positions where vias of the ceramic green sheet are formed, and the through holes are filled with a conductive paste. In addition, a conductor paste layer serving as the internal wiring layer 6 or, if necessary, the
ダミービア2bもしくはダミー内部配線層6bは上記導体ペーストを用いて形成しても良いが、電気的な接続の必要はないので熱伝導性の高い窒化アルミニウム粉末や炭化珪素粉末等の絶縁体粉末と適当な樹脂バインダおよび溶剤とを混練することにより作製される絶縁性のダミー導体ペーストを用いて、ダミー貫通孔にダミー導体ペーストを充填したり、スクリーン印刷法等によってセラミックグリーンシートの所定位置に内部ダミー配線層6bとなるダミー導体ペースト層を10〜20μmの厚みに形成すると、導体ペーストに比べて絶縁層1cに近い焼成時の挙動のペーストとすることができるのでダミービア2bの密度を高めても絶縁層1cの焼成時の変形が大きくなることを抑えたり、導体ペーストの焼成時の挙動を補完することで、接続用ビア2aの密度の高い部分で絶縁層1cの焼成時の
変形を小さくすることができたりするので好ましい。なお、絶縁性のダミー導体ペーストに金属粉末を添加すると熱伝導率をより高めることができるので熱伝導性を高めるためには好ましい。
The dummy via 2b or the dummy internal wiring layer 6b may be formed using the above-mentioned conductor paste. However, since there is no need for electrical connection, an insulating powder such as aluminum nitride powder or silicon carbide powder having high thermal conductivity is suitable. Insulating dummy conductor paste prepared by kneading an appropriate resin binder and solvent, filling the dummy through-hole with dummy conductor paste, or by using a screen printing method, etc. When the dummy conductor paste layer to be the wiring layer 6b is formed to a thickness of 10 to 20 μm, it can be made a paste having a behavior at the time of firing closer to the insulating layer 1c than the conductor paste, so that even if the density of the dummy vias 2b is increased, insulation is achieved. By suppressing the deformation of the layer 1c during firing or by complementing the behavior during firing of the conductor paste, It preferred because it or it is possible to reduce the deformation during firing of the insulating layer 1c portion with high density of use via 2a. It is preferable to add metal powder to the insulating dummy conductor paste because the thermal conductivity can be further increased.
次に、これらセラミックグリーンシートを重ね合わせて圧着して積層体を作製し、この積層体を1500℃〜1600℃程度の高温で焼成することによって配線基板が作製される。 Next, these ceramic green sheets are superposed and pressure-bonded to produce a laminate, and this laminate is fired at a high temperature of about 1500 ° C. to 1600 ° C. to produce a wiring board.
絶縁層1cがガラスセラミックスから成る場合であれば、セラミックグリーンシートが焼結する温度では焼結収縮しない、アルミナ等を主成分とする拘束グリーンシートを積層体の両面に積層して焼成すると、拘束グリーンシートによりセラミックグリーンシートの積層面方向の焼結収縮が抑えられて収縮ばらつきの小さいプローブカード用配線基板3が得られる。これによって、ビア2の位置ばらつきを小さいものとできるので、表面のランド4をより小型化でき、また高密度に形成できるので好ましい。
If the insulating layer 1c is made of glass ceramics, the ceramic green sheet does not shrink at the temperature at which the ceramic green sheet is sintered. The green sheet suppresses the sintering shrinkage in the direction of the laminated surface of the ceramic green sheets, and the probe
また、絶縁層1cが1300℃程度で焼成できる低温焼成基板の場合には、銅粉末や銀粉末をダミー導体ペーストに添加して、銅や銀の融点以上の焼成温度で焼成する場合は、ダミービア2b中の銅粉末もしくは銀粉末は互いに溶融し溶着しあうために、接触抵抗が減少することで熱伝導率がより高くなるので好ましい。 When the insulating layer 1c is a low-temperature fired substrate that can be fired at about 1300 ° C., a dummy via is added when copper powder or silver powder is added to the dummy conductor paste and fired at a firing temperature higher than the melting point of copper or silver. Since the copper powder or silver powder in 2b melts and welds to each other, it is preferable because the thermal conductivity becomes higher by reducing the contact resistance.
表層部1aに形成されたダミービア2bは図2に断面図で示す例のように、内層部1bの内部接続用配線層6aおよび接続用ビア2aと独立して形成すると、プローブカード用配線基板3の電気特性に与える影響が少ないので、設計が容易である。 When the dummy via 2b formed in the surface layer portion 1a is formed independently of the internal connection wiring layer 6a and the connection via 2a of the inner layer portion 1b as shown in the cross-sectional view of FIG. Design is easy because it has little influence on the electrical characteristics of
また、表層部1aに形成されたダミービア2bは図3に断面図で示す例のように、内層部1bの内部接続用配線層6aおよび接続用ビア2aと独立している内部ダミー配線層6bと接続させて形成すると、プローブカード用配線基板3の電気特性に与える影響が少なく、内層部1bの絶縁層1cへの伝熱性が向上するので好ましい。
Further, the dummy via 2b formed in the surface layer portion 1a includes an internal connection wiring layer 6a of the inner layer portion 1b and an internal dummy wiring layer 6b independent of the connection via 2a, as shown in the cross-sectional view of FIG. It is preferable to form the electrodes by connecting them since the influence on the electrical characteristics of the probe
そして、表層部1aに形成されたダミービア2bは図4に断面図で示す例のように、内層部1bの内部接続用配線層6aおよび接続用ビア2aと接続させて形成すると内層部1bの絶縁層1cへの伝熱性が向上する。接地用配線層にダミービア2bおよび内部ダミー配線層6bを接続するとプローブカード用配線基板3の電気特性に与える影響が少ないので好ましい。ダミービア2bおよび内部ダミー配線層6bが絶縁性のものであれば、内部配線層の部位を気にしないで接続することができるようになるので、設計の自由度が高まるので好ましい。
When the dummy via 2b formed in the surface layer portion 1a is formed so as to be connected to the internal connection wiring layer 6a and the connection via 2a of the inner layer portion 1b as shown in the sectional view of FIG. 4, the insulation of the inner layer portion 1b is formed. The heat transfer to the layer 1c is improved. It is preferable to connect the dummy via 2b and the internal dummy wiring layer 6b to the grounding wiring layer because the influence on the electrical characteristics of the probe
ダミービア2b用は表面まで形成されていると、外部から加えた熱の熱伝導性が向上するので好ましい。また、ダミー貫通孔2bによって、焼成時にグリーンシート中のバインダを外部に導出させることができる様にもなるので、この点でも表層部1aに形成されたダミービア2bは表面まで形成されていることが好ましい。さらに、図4に示す例中にあるように、プローブカード用配線基板3の上下を貫通して形成されている構造が熱伝導の点でも、焼成時にグリーンシート中のバインダを外部に導出させる点でもダミービア2bとしては最も好ましい構造である。ダミービアに内部ダミー配線層を接続させるとより熱伝導の点で好ましい構造となる。
It is preferable that the dummy via 2b is formed up to the surface because the thermal conductivity of heat applied from the outside is improved. Further, since the dummy through hole 2b can lead out the binder in the green sheet to the outside at the time of firing, the dummy via 2b formed in the surface layer portion 1a is also formed up to the surface in this respect. preferable. Furthermore, as shown in the example shown in FIG. 4, the structure formed through the top and bottom of the probe
プローブカード用配線基板3の上部のランド4は、上記のようにして焼成した配線基板の上面を研磨するなどして平坦にした後に、蒸着法,スパッタリング法,イオンプレーティング法等の薄膜形成法によって形成する。下面のランド4も同様にして、薄膜形成法によって形成してもよい。具体的には、配線基板の上面の全面に、0.1μm〜3μm程度の
厚みの、例えばクロム(Cr)−銅(Cu)合金層やチタン(Ti)−銅(Cu)合金層
から成る下地導体層を形成し、その上にランド4のパターン形状の開口を有するレジスト膜を形成して、このレジスト膜をマスクとしてめっき等で銅や金等の金属から成る、2μm〜10μm程度の厚みの主導体層を形成する。そして、レジスト膜を剥離除去し、下地導体層の露出した部分をエッチングにより除去することでランド4が形成される。その表面には、さらに、めっき法によりニッケルや金のめっき層を形成するとよい。以上のようにして、プローブカード用配線基板3が形成される。
The
なお、表層部1aはプローブカード用配線基板3の表面から接地導体層もしくは電源層が上面に形成された層の1層手前までの層を示し、内層部1bは上下を接地層体層もしくは電源層が上面に形成された層を含む挟まれた層のうち広い方を言う。局所的に接地層もしくは電源層が分かれている場合は主に使用されている接地層もしくは電源層が上面に形成された層で挟まれている層を内部層1cとする。
The surface layer portion 1a indicates the layer from the surface of the probe
図5(a)は図2に横断面で示されたプローブカード用配線基板3の要部の一例の上面図である。ダミービア2bはプローブカード用配線基板3の上部に露出していることが熱伝導性の点で好ましい。またダミービアが露出していると、焼成時の脱バイ性も向上するので焼成時間を短くすることができるので好ましい。プローブカードでプローブカード用配線基板3のランド4以外に導体が露出していないことが電気的に必要な場合は、表面のダミービア2bは絶縁性のものとするか、表面のダミービア2b上に薄い絶縁膜を形成すれば良い。
FIG. 5A is a top view of an example of a main part of the probe
図5(b)は図2のC−C線による表層部1aの横断面の一例の上面図であり、(c)は同様に図2のD−D線による内層部1bの横断面の一例の上面図である。(b)と(c)を比べれば分るように、接続用貫通孔2aは表層部1aに比べて内層部1bの横断面が多いにもかかわらず,ダミー貫通孔2bによって、貫通孔2トータルでは表層部1aが内
層部1bの横断面より多くなっており、横断面における絶縁基体1に占める貫通孔2の面積は内層部1bに比べ表層部1aが多くなっている。
5B is a top view of an example of a cross section of the surface layer portion 1a taken along the line CC of FIG. 2, and FIG. 5C is an example of a cross section of the inner layer portion 1b taken along the line DD of FIG. FIG. As can be seen from comparison between (b) and (c), although the connecting through hole 2a has a larger cross section of the inner layer portion 1b than the surface layer portion 1a, the total number of through
図6(a)は図2に断面図で示されたプローブカード用配線基板の要部の一例のE−E線による表層部1aの横断面の上面図である。(b)は同様に要部の一例のF−F線による表層部1aの横断面の上面図である。図6(a)、(b)と図5(c)を比べれば分るように、接続用貫通孔2aは表層部1aに比べて内層部1bの横断面が多いにもかかわらず、ダミー貫通孔2bによって、貫通孔2トータルでは表層部1aが内層部1bの横断面より多くなっており、横断面における絶縁基体1に占める貫通孔2の面積は内層部1bに比べ表層部1aが多くなっている。
FIG. 6A is a top view of a cross section of the surface layer portion 1a taken along line EE of an example of a main part of the probe card wiring board shown in the sectional view of FIG. (B) is the top view of the cross section of the surface layer part 1a similarly by the FF line of an example of a principal part. As can be seen from comparison between FIGS. 6A and 6B and FIG. 5C, the connection through-hole 2a has a dummy penetration though the inner layer portion 1b has a larger cross section than the surface layer portion 1a. Due to the holes 2b, the surface layer portion 1a is larger than the cross section of the inner layer portion 1b in the total number of the through
図6(c)は図2に断面図で示されたプローブカード用配線基板の要部の一例の下面図である。ダミービア2bはプローブカード用配線基板3の下部に露出している。上面と同様プローブカード用配線基板3のランド4以外に導体が露出していないことが電気的に必要な場合は、表面のダミービア2bは絶縁性のものとするか、表面のダミービア2b上に薄い絶縁膜を形成すれば良い。
FIG. 6C is a bottom view of an example of a main part of the probe card wiring board shown in the sectional view of FIG. The dummy via 2b is exposed at the bottom of the probe
図7(a)は図2に示されたプローブカード用配線基板の要部の他の例のE−E線による横断面の上面図であり、(b)は同様に要部の他の一例のF−F線であり、(c)は同様に図2示されたプローブカード用配線基板の要部の他の例の下面図である。図7(a)の表層部1aのF−F線による横断面のビア2は図6(a)におけるビア2と同じであるが、図7(b)の表層部1aのE−E線による横断面のビア2は図6(b)に比べて多くなっており、表層部1aの表面に近づくにつれてビア2が増えている。表層部1aの表面に近づくにつれてビア2が増えると、表面に近づくほどプローブカード用配線基板の熱伝導率が高くなるため、より早く基板表面付近で熱が平衡状態になりやすいことで、プローブ
カード用配線基板の反りが小さく収まりやすくなると共に、中心まで熱が届きやすくなり定常状態になりやすいために、より短時間でバーンインテストができるようになるので好ましい。
7A is a top view of a cross section taken along line EE of another example of the main part of the probe card wiring board shown in FIG. 2, and FIG. 7B is another example of the main part. FIG. 5C is a bottom view of another example of the main part of the probe card wiring board similarly shown in FIG. 2. 7A is the same as the via 2 in FIG. 6A, but is taken along the line E-E of the surface layer 1a in FIG. 7B. The number of
ダミービア2bは図8(a)に例で示すように、接続用ビア2aに比べて径を大きくすると、熱伝導率が向上するので好ましい。更に、図8(a)に比べ、(b)のダミービア2bを大きくする、つまりダミービア2bは表面に近づくほど径を大きく形成すると、図7(b)のように、ダミービア2bの数を増やさなくとも表面に近づくほどプローブカード用配線基板の熱伝導率が高くなるため、より短時間でバーンインテストができるようになるので好ましいと共に、貫通孔の数が増えないので工数が増えないので好ましい。 As shown in the example of FIG. 8A, it is preferable to increase the diameter of the dummy via 2b as compared with the connection via 2a because the thermal conductivity is improved. Furthermore, if the dummy via 2b of FIG. 8B is made larger than that of FIG. 8A, that is, if the diameter of the dummy via 2b is increased toward the surface, the number of dummy vias 2b is not increased as shown in FIG. 7B. In both cases, the closer to the surface, the higher the thermal conductivity of the probe card wiring board, which is preferable because a burn-in test can be performed in a shorter time. This is preferable because the number of through holes does not increase and the number of man-hours does not increase.
図7および図8の各(a)、(b)においては、各々下部の表層部1aのE−E線やF−F線での横断面を示しているが、上部の表層部1aにおいても同様に表面に近づくほどプローブカード用配線基板の熱伝導率が高くなるような構造としても同様の効果があるので好ましい。 In each of FIGS. 7 and 8, (a) and (b) each show a cross section of the lower surface layer portion 1a along the line EE or FF, but also in the upper surface layer portion 1a. Similarly, a structure in which the thermal conductivity of the probe card wiring board increases as it approaches the surface is preferable because the same effect is obtained.
また、内部ダミー配線層6bはダミービア2bの付近だけでなく、電気的特性に悪影響を与えない範囲で広い面積に形成されていると、ダミービア2bで絶縁層1cを貫通して伝えた熱を広い範囲の絶縁層1cに伝えることができるようになるので、熱定常状態に早くなりやすくなるので好ましい。特に内部ダミー配線層6bがプローブカード用配線基板の側面に露出していると、焼成時に内部ダミー配線層6bの露出した側面を介して脱バイされやすくなるので好ましい。 Further, if the internal dummy wiring layer 6b is formed not only in the vicinity of the dummy via 2b but also in a wide area within a range that does not adversely affect the electrical characteristics, the heat transmitted through the insulating layer 1c by the dummy via 2b is wide. Since it can be transmitted to the insulating layer 1c in the range, it is preferable because the thermal steady state is easily accelerated. In particular, it is preferable that the internal dummy wiring layer 6b is exposed on the side surface of the probe card wiring board, because it is easy to be removed through the exposed side surface of the internal dummy wiring layer 6b during firing.
更に、ダミービア2bは接続用ビア2a付近に形成するだけでなく、図1(a)に示す例のように、好ましくはダミービア2bはプローブカード用配線基板3を上面視した場合にほぼ同じ密度で形成されて、プローブカード用配線基板の外周部にも形成すると、ビア2や内部配線層6で使用されている導体ペーストの焼成時の収縮が絶縁層1cの収縮と多少異なることによる局部的な基板の変形が発生し難くなるので好ましい。
Further, the dummy via 2b is not only formed in the vicinity of the connection via 2a, but preferably, the dummy via 2b has a substantially same density when the probe
図9(a)、(b)に示された例において、本実施形態によるプローブカード用配線基板3は、表層部1aの横断面において、複数の接続用ビア2aを設けられた第1の領域7aが多角形状であり、第1の領域7aが複数のダミービア2bが設けられた第2の領域7bによって囲まれている。本実施形態によるプローブカード用配線基板3は、このような構成を含んでいることによって、ビアと絶縁基体の熱挙動の違いにより、複数の接続用ビアが設けられた第1の領域の角部に集中しやすい応力を緩和させて、プローブカード用配線基板において、変形ならびにクッラクが発生しにくいものとすることができるとともに、プローブカード用配線基板3の熱伝導率が高くなり昇温降温の時間もより短縮される。
In the example shown in FIGS. 9A and 9B, the probe
図9(a)、(b)に示された例において、本実施形態によるプローブカード用配線基板3は、表層部1aの横断面において、第2の領域7bにおける絶縁基体1に対する複数のダミービア2bの面積比が、第1の領域7aにおける絶縁基体1に対する複数の接続用ビア2aの面積比と同等である。本実施形態によるプローブカード用配線基板3は、このような構成を含んでいることによって、より効果的に応力の集中を緩和でき、プローブカード用配線基板において、変形ならびにクッラクが発生しにくいものとすることができるとともに、プローブカード用配線基板3の熱伝導率が高くなり昇温降温の時間もより短縮される。
In the example shown in FIGS. 9A and 9B, the probe
図9(a)、(b)に示された例において、本実施形態によるプローブカード用配線基板3は、表層部1aの横断面において、第2の領域7bが、第1の領域7aを囲む円形状の第3の領域7cと第3の領域7cを囲む第4の領域7dとを有しており、第3の領域7
cにおける絶縁基体1に対する複数のダミービア2bの面積比が、第1の領域7aにおける絶縁基体1に対する複数の接続用ビア2aの面積比と同等であり、第4の領域7dにおける絶縁基体1に対する複数のダミービア2bの面積比が、第3の領域7cにおける絶縁基体1に対する複数のダミービア2bの面積比よりも小さくなっている。本実施形態によるプローブカード用配線基板3は、このような構成を含んでいることによって、第1の領域および第3の領域において、複数の接続用ビアと複数のダミービアとを含むビアが円形状で、絶縁基体に対するビアの面積比が同様であるため、ビアと絶縁基体の熱挙動の違いにより発生しやすい応力がより効果的に緩和されるとともに、平面視で第1の領域および第3の領域から外側に向かって段階的に絶縁基体に対するビアの面積比を小さいものとして、ビアと絶縁基体の熱挙動の違いにより発生しやすい応力を分散させ、より効果的に応力の集中を緩和でき、プローブカード用配線基板において、変形ならびにクッラクが発生しにくいものとすることができる。また、プローブカード用配線基板3の熱伝導率が高くなり昇温降温の時間もより短縮される。
In the example shown in FIGS. 9A and 9B, in the probe
The area ratio of the plurality of dummy vias 2b to the insulating
なお、平面視でプローブカード用配線基板3の接続用ビア2aが形成されていない領域において、図9(a)に示す例のように、プローブカード用配線基板3の外周端部にダミービア2bが形成されていない領域があるものに比べて、図1(a)や図9(b)に示す例のようにダミービア2bが全面に形成されたものとすると、プローブカード用配線基板3の熱伝導率が高くなり、プローブカード用配線基板3は短時間で温度ばらつきが小さくなり易いので好ましい。
In a region where the connection via 2a of the probe
また、図9(a)、(b)に示す例においては、プローブカード用配線基板3の上面における平面図を示しているが、下面においても同様に複数の接続用ビアを設けられた第1の領域が多角形状であり、第1の領域が複数のダミービアが設けられた第2の領域によって囲まれているような構造としても同様の効果があるので好ましい。
In the example shown in FIGS. 9A and 9B, a plan view of the upper surface of the probe
本実施形態によるプローブカードは、上記構成のプローブカード用配線基板3と、複数の接続用ビア2aに電気的に接続された複数のプローブとを備えてなることによって、バーンインテスト時にプローブカード用配線基板3に外部から熱が加わったり、冷却されたりしても、ダミービア2bのない場合に比べ短時間で定常な温度分布状態となるので、バーンインテストにかかる時間を短縮することに関して向上されている。
The probe card according to the present embodiment includes the probe
プローブは、例えば、以下のようにして作製され、本発明のプローブカード用配線基板3に接続される。まず、シリコンウエハの1面にエッチングにより複数のプローブの雌型を形成する。ついで、雌型を形成した面にめっき法によりニッケルから成る金属を被着させるとともに雌型をニッケルで埋め込み、埋め込まれた部分以外のウエハ上のニッケルをエッチング等の加工を施すことにより除去して、ニッケル製のプローブが埋設されたシリコンウエハを作製する。このシリコンウエハに埋設されたニッケル製プローブをプローブカード用配線基板3の上部のランド4にはんだ等の接合材で接合する。そして、シリコンウエハを水酸化カリウム水溶液で除去することによって、プローブカード用配線基板3の上部のランド4にプローブが接続されたプローブカードが得られる。
For example, the probe is manufactured as follows and connected to the probe
1・・・・・絶縁基体
1a・・・・表層部
1b・・・・内層部
1c・・・・絶縁層
2・・・・・ビア
2a・・・・接続用ビア
2b・・・・ダミービア
3・・・・・プローブカード用配線基板
4・・・・・ランド
6・・・・・内部配線層
6a・・・・内部接続用配線層
6b・・・・内部ダミー配線層
7a・・・・第1の領域
7b・・・・第2の領域
7c・・・・第3の領域
7d・・・・第4の領域
DESCRIPTION OF
Claims (5)
前記表層部および前記内層部に設けられた複数の接続用ビアと前記表層部に設けられた複数のダミービアとを含むビアとを備えており、
前記表層部の横断面における前記絶縁基体に対する前記複数のビアの面積比が、前記内層部の横断面における前記絶縁基体に対する前記複数のビアの面積比より高いことを特徴とするプローブカード用配線基板。 An insulating substrate made of ceramics and having a surface layer portion and an inner layer portion;
A plurality of connection vias provided in the surface layer part and the inner layer part, and vias including a plurality of dummy vias provided in the surface layer part,
An area ratio of the plurality of vias to the insulating base in the cross section of the surface layer portion is higher than an area ratio of the plurality of vias to the insulating base in the cross section of the inner layer portion. .
前記第3の領域における前記絶縁基体に対する前記複数のダミービアの面積比が、前記第1の領域における前記絶縁基体に対する前記複数の接続用ビアの面積比と同等であり、
前記第4の領域における前記絶縁基体に対する前記複数のダミービアの面積比が、前記第3の領域における前記絶縁基体に対する前記複数のダミービアの面積比よりも小さいことを特徴とする請求項2記載のプローブカード用配線基板。 The second region has a circular third region surrounding the first region and a fourth region surrounding the third region;
An area ratio of the plurality of dummy vias to the insulating base in the third region is equal to an area ratio of the plurality of connection vias to the insulating base in the first region;
3. The probe according to claim 2, wherein an area ratio of the plurality of dummy vias to the insulating base in the fourth region is smaller than an area ratio of the plurality of dummy vias to the insulating base in the third region. Card wiring board.
前記複数の接続用ビアに電気的に接続された複数のプローブとを備えていることを特徴とするプローブカード。 The probe card wiring board according to claim 1;
A probe card comprising: a plurality of probes electrically connected to the plurality of connection vias.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012069574A JP5787808B2 (en) | 2011-09-27 | 2012-03-26 | Probe card wiring board and probe card using the same |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011211041 | 2011-09-27 | ||
JP2011211041 | 2011-09-27 | ||
JP2012069574A JP5787808B2 (en) | 2011-09-27 | 2012-03-26 | Probe card wiring board and probe card using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013084885A true JP2013084885A (en) | 2013-05-09 |
JP5787808B2 JP5787808B2 (en) | 2015-09-30 |
Family
ID=48529742
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012069574A Active JP5787808B2 (en) | 2011-09-27 | 2012-03-26 | Probe card wiring board and probe card using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5787808B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016103517A (en) * | 2014-11-27 | 2016-06-02 | 京セラ株式会社 | Circuit board |
JP2020088364A (en) * | 2018-11-21 | 2020-06-04 | エスイーエムシーエヌエス カンパニー リミテッド | Multilayer ceramic substrate for semiconductor element test, and manufacturing method thereof |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11160356A (en) * | 1997-11-25 | 1999-06-18 | Matsushita Electric Ind Co Ltd | Probe card for wafer collective measurement and inspection and ceramic multilayer interconnection board as well as their manufacture |
JP2003255023A (en) * | 2002-02-27 | 2003-09-10 | Seiko Epson Corp | Probe card and probe-card testing method |
-
2012
- 2012-03-26 JP JP2012069574A patent/JP5787808B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11160356A (en) * | 1997-11-25 | 1999-06-18 | Matsushita Electric Ind Co Ltd | Probe card for wafer collective measurement and inspection and ceramic multilayer interconnection board as well as their manufacture |
JP2003255023A (en) * | 2002-02-27 | 2003-09-10 | Seiko Epson Corp | Probe card and probe-card testing method |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016103517A (en) * | 2014-11-27 | 2016-06-02 | 京セラ株式会社 | Circuit board |
JP2020088364A (en) * | 2018-11-21 | 2020-06-04 | エスイーエムシーエヌエス カンパニー リミテッド | Multilayer ceramic substrate for semiconductor element test, and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP5787808B2 (en) | 2015-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6140834B2 (en) | Wiring board and electronic device | |
US9848491B2 (en) | Wiring board, electronic device, and electronic module | |
JP2014127678A (en) | Wiring board and electronic device | |
JPWO2014104300A1 (en) | Wiring board, electronic device and light emitting device | |
JP6589990B2 (en) | Laminated wiring board for probe card and probe card having the same | |
JP5787808B2 (en) | Probe card wiring board and probe card using the same | |
JP6626735B2 (en) | Electronic component mounting board, electronic device and electronic module | |
JP4227610B2 (en) | Manufacturing method of heat dissipation base | |
JP2008159969A (en) | Circuit board, electronic apparatus, and method of manufacturing circuit board | |
JP5855822B2 (en) | Multiple wiring board | |
JP6166194B2 (en) | Wiring board, electronic device and electronic module | |
JP6224473B2 (en) | Wiring board, electronic device and electronic module | |
JP6374293B2 (en) | Wiring board, electronic device and electronic module | |
JP6325346B2 (en) | Wiring board, electronic device and electronic module | |
JP2009238976A (en) | Ceramic laminated substrate and method for manufacturing the ceramic laminated body | |
JP6418918B2 (en) | Circuit board for probe card and probe card having the same | |
JP2013229377A (en) | Circuit board and electronic apparatus using the same | |
JP2015012157A (en) | Wiring board and electronic device | |
JP7033884B2 (en) | Ceramic wiring board and probe board | |
JP2017174872A (en) | Package for housing semiconductor element, and semiconductor device | |
JP4427467B2 (en) | Wiring board and electric element module using the same | |
JP6680634B2 (en) | Substrate for mounting semiconductor element and semiconductor device | |
JP4593802B2 (en) | Semiconductor element storage board | |
JP6042773B2 (en) | INPUT / OUTPUT TERMINAL, INPUT / OUTPUT TERMINAL MANUFACTURING METHOD, SEMICONDUCTOR ELEMENT PACKAGE AND SEMICONDUCTOR DEVICE USING THE SAME | |
JP5777456B2 (en) | Ceramic circuit board and electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140916 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150617 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150630 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150728 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5787808 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |