JP2014127678A - Wiring board and electronic device - Google Patents

Wiring board and electronic device Download PDF

Info

Publication number
JP2014127678A
JP2014127678A JP2012285341A JP2012285341A JP2014127678A JP 2014127678 A JP2014127678 A JP 2014127678A JP 2012285341 A JP2012285341 A JP 2012285341A JP 2012285341 A JP2012285341 A JP 2012285341A JP 2014127678 A JP2014127678 A JP 2014127678A
Authority
JP
Japan
Prior art keywords
conductor
layer
wiring board
wiring
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012285341A
Other languages
Japanese (ja)
Inventor
Mitsusachi Komatsu
光幸 小松
Tomonori Tsuruno
智徳 鶴野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2012285341A priority Critical patent/JP2014127678A/en
Publication of JP2014127678A publication Critical patent/JP2014127678A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a wiring board capable of suppressing disconnection in a conductor layer part and an increase in electrical resistance of the conductor layer part.SOLUTION: A wiring board 1 includes: an insulating base 11 having an insulating layer 11a; a wiring conductor 14 provided on a main surface of the insulating layer 11a; and a conductor layer part connected to the wiring conductor 14. The insulating base 11 includes the insulating layer 11a which has a castellation part 12 extending in a vertical direction, and the castellation part 12 has a groove extending in the vertical direction. The conductor layer part is provided in the castellation part 12 so as to enter the groove.

Description

本発明は、配線基板および電子装置に関するものである。   The present invention relates to a wiring board and an electronic device.

例えば電子部品の実装に用いられる配線基板は、絶縁層を含む絶縁基体と、絶縁層の主面(すなわち、絶縁基体の主面または内層)に設けられた配線導体と、絶縁層の側面に設けられた導体層部とを有している。絶縁層は、上下方向に延びたキャスタレーション部を有しており、導体層部は、キャスタレーション部に設けられている。例えば絶縁基体がセラミックスから成る場合、キャスタレーション部の導体層部は、セラミックグリーンシートに導体ペーストを塗布して焼成することによって形成される(例えば、特許文献1参照。)。   For example, a wiring board used for mounting electronic components is provided on an insulating substrate including an insulating layer, a wiring conductor provided on the main surface of the insulating layer (that is, the main surface or the inner layer of the insulating substrate), and a side surface of the insulating layer. And a conductor layer portion formed. The insulating layer has a castellation portion extending in the vertical direction, and the conductor layer portion is provided in the castellation portion. For example, when the insulating substrate is made of ceramics, the conductor layer portion of the castellation portion is formed by applying a conductor paste to a ceramic green sheet and firing it (see, for example, Patent Document 1).

上述した配線基板は、近年の電子装置の小型化によって、製造の効率化の観点等から、多数個取り配線基板を分割することによって製造される場合がある。多数個取り配線基板とは、複数の配線基板領域が縦横に配列されているものである。   The above-described wiring board may be manufactured by dividing a multi-piece wiring board from the viewpoint of manufacturing efficiency due to the recent miniaturization of electronic devices. A multi-cavity wiring board is one in which a plurality of wiring board regions are arranged vertically and horizontally.

特開2010-232687号公報JP 2010-232687

キャスタレーション部における導体層部については、絶縁層の主面における配線導体に比べて、十分な厚みに形成することが困難な場合がある。導体層部が十分な厚みを有していない場合、導体層部における断線、または導体層部における電気抵抗の増大が懸念される。   About the conductor layer part in a castellation part, it may be difficult to form in sufficient thickness compared with the wiring conductor in the main surface of an insulating layer. When the conductor layer portion does not have a sufficient thickness, there is a concern about disconnection in the conductor layer portion or an increase in electrical resistance in the conductor layer portion.

なお、配線基板が例えば多数個取り配線基板を分割することによって製造され、絶縁基体が例えばセラミックスから成る場合、キャスタレーション部の導体層部は、例えばセラミックグリーンシートに設けられた貫通孔の内面に導体ペーストを塗布して焼成することによって形成されることがあり、この形成方法においては、貫通孔の奥方まで導体層部を十分な厚みで形成することが困難な場合がある。   In addition, when the wiring board is manufactured by dividing, for example, a multi-piece wiring board and the insulating base is made of ceramics, for example, the conductor layer part of the castellation part is formed on the inner surface of the through hole provided in the ceramic green sheet, for example. The conductive layer may be formed by applying a conductive paste and firing. In this forming method, it may be difficult to form the conductive layer portion with a sufficient thickness to the depth of the through hole.

本発明の一つの態様によれば、配線基板は、絶縁層を有する絶縁基体と、絶縁層の主面に設けられた配線導体と、配線導体に接続された導体層部とを含んでいる。絶縁基体は、上下方向に延びたキャスタレーション部を有する絶縁層を含んでおり、キャスタレーション部が上下方向に延びた溝部を有している。導体層部は、溝部に入り込むようにキャスタレーション部に設けられている。   According to one aspect of the present invention, the wiring board includes an insulating base having an insulating layer, a wiring conductor provided on the main surface of the insulating layer, and a conductor layer portion connected to the wiring conductor. The insulating base includes an insulating layer having a castellation portion extending in the vertical direction, and the castellation portion has a groove portion extending in the vertical direction. The conductor layer portion is provided in the castellation portion so as to enter the groove portion.

本発明の他の態様によれば、電子装置は、上記構成の配線基板と、配線基板に搭載された電子部品とを含んでいる。   According to another aspect of the present invention, an electronic device includes the wiring board having the above configuration and an electronic component mounted on the wiring board.

本発明の一つの態様による配線基板において、キャスタレーション部が上下方向に延びた溝部を有しているとともに、導体層部が溝部に入り込むようにキャスタレーション部に設けられていることによって、導体層部の少なくとも一部においては十分な厚みを確保す
ることができ、導体層部における断線および導体層部における電気抵抗の増大を抑えることができる。
In the wiring board according to one aspect of the present invention, the castellation portion has a groove portion extending in the vertical direction, and the conductor layer portion is provided in the castellation portion so as to enter the groove portion. A sufficient thickness can be ensured in at least a part of the portion, and disconnection in the conductor layer portion and an increase in electric resistance in the conductor layer portion can be suppressed.

本発明の他の態様による電子装置は、上記構成の配線基板を有していることによって、電気的信頼性および電気的特性に関して向上されている。   An electronic device according to another aspect of the present invention is improved in terms of electrical reliability and electrical characteristics by including the wiring board having the above configuration.

(a)は、本発明の第1の実施形態における配線基板を示す上面図であり、(b)は(a)の下面図である。(A) is a top view which shows the wiring board in the 1st Embodiment of this invention, (b) is a bottom view of (a). (a)は、図1(a)に示された配線基板のA−A線における断面図、(b)は、図1(a)に示された配線基板のB−B線における断面図である。(A) is sectional drawing in the AA line of the wiring board shown by Fig.1 (a), (b) is sectional drawing in the BB line of the wiring board shown in Fig.1 (a). is there. (a)〜(d)は、本発明の第1の実施形態における配線基板の導体層の第1の製造方法を示す断面図である。(A)-(d) is sectional drawing which shows the 1st manufacturing method of the conductor layer of the wiring board in the 1st Embodiment of this invention. (a)〜(f)は、本発明の第1の実施形態における配線基板の導体層の第2の製造方法を示す断面図である。(A)-(f) is sectional drawing which shows the 2nd manufacturing method of the conductor layer of the wiring board in the 1st Embodiment of this invention. (a)〜(f)は、本発明の第1の実施形態における配線基板の導体層の第3の製造方法を示す断面図である。(A)-(f) is sectional drawing which shows the 3rd manufacturing method of the conductor layer of the wiring board in the 1st Embodiment of this invention. (a)は、本発明の第2の実施形態における配線基板を示す上面図であり、(b)は(a)のA−A線における断面図である。(A) is a top view which shows the wiring board in the 2nd Embodiment of this invention, (b) is sectional drawing in the AA of (a). (a)は、本発明の第1の実施形態における配線基板を示す上面図であり、(b)は(a)の下面図である。(A) is a top view which shows the wiring board in the 1st Embodiment of this invention, (b) is a bottom view of (a). (a)は、図1(b)に示された配線基板のA部における要部拡大下面図、(b)は、図1(a)に示された配線基板のA−A線における断面図である。FIG. 1A is an enlarged bottom view of a main part of the wiring board A shown in FIG. 1B, and FIG. 1B is a cross-sectional view taken along the line AA of the wiring board shown in FIG. It is.

本発明のいくつかの例示的な実施形態について、添付の図面を参照しつつ説明する。   Several exemplary embodiments of the present invention will be described with reference to the accompanying drawings.

(第1の実施形態)
本発明の第1の実施形態における電子装置は、図1および図2に示されているように、配線基板1と、配線基板1の上面に設けられた電子部品2とを含んでいる。電子装置は、例えば電子部品モジュールを構成する回路基板上に実装される。
(First embodiment)
The electronic device according to the first embodiment of the present invention includes a wiring board 1 and an electronic component 2 provided on the upper surface of the wiring board 1 as shown in FIGS. 1 and 2. The electronic device is mounted on a circuit board that constitutes an electronic component module, for example.

配線基板1は、上下方向に延びたキャスタレーション部12を有する絶縁基体11と、キャスタレーション部に設けられた導体層部(導体層13)と、導体層13に電気的に接続された絶縁基体11の表面および内部に設けられた配線導体14とを有している。キャスタレーション部12が上下方向に延びた溝部(溝12a)を有しており、導体層13は溝12a内に入り込んでいる。図1および図2において、電子装置は仮想のxyz空間におけるxy平面に実装されている。図2〜図5において、上方向とは、仮想のz軸の正方向のことをいう。   The wiring substrate 1 includes an insulating substrate 11 having a castellation portion 12 extending in the vertical direction, a conductor layer portion (conductor layer 13) provided in the castellation portion, and an insulating substrate electrically connected to the conductor layer 13 11 and a wiring conductor 14 provided on the surface and inside. The castellation portion 12 has a groove portion (groove 12a) extending in the vertical direction, and the conductor layer 13 enters the groove 12a. 1 and 2, the electronic device is mounted on an xy plane in a virtual xyz space. 2 to 5, the upward direction refers to the positive direction of the virtual z axis.

絶縁基体11は、複数の絶縁層11aからなり、電子部品2の搭載領域を含む上面を有しており、平面視において矩形の板状の形状を有している。絶縁基体11は、電子部品2を支持するための支持体として機能し、上面中央部の搭載領域上に電子部品2が低融点ろう材または導電性樹脂等の接合剤を介して接着され固定される。   The insulating base 11 is composed of a plurality of insulating layers 11a, has an upper surface including a mounting area for the electronic component 2, and has a rectangular plate shape in plan view. The insulating substrate 11 functions as a support for supporting the electronic component 2, and the electronic component 2 is bonded and fixed to the mounting area in the center of the upper surface via a bonding agent such as a low melting point brazing material or a conductive resin. The

絶縁基体11は、例えば、酸化アルミニウム質焼結体(アルミナセラミックス),窒化アルミニウム質焼結体,ムライト質焼結体またはガラスセラミックス焼結体等のセラミックスを用いることができる。   As the insulating substrate 11, for example, ceramics such as an aluminum oxide sintered body (alumina ceramic), an aluminum nitride sintered body, a mullite sintered body, or a glass ceramic sintered body can be used.

絶縁基体11が、樹脂材料を用いて作製される場合は、例えば、エポキシ樹脂,ポリイミド樹脂,アクリル樹脂,フェノール樹脂,ポリエステル樹脂、または四フッ化エチレン樹
脂を始めとするフッ素系樹脂等を用いることができる。
When the insulating substrate 11 is manufactured using a resin material, for example, an epoxy resin, a polyimide resin, an acrylic resin, a phenol resin, a polyester resin, or a fluorine resin such as a tetrafluoroethylene resin is used. Can do.

絶縁基体11が、例えば酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウム,酸化珪素,酸化マグネシウムおよび酸化カルシウム等の原料粉末に適当な有機バインダーおよび溶剤等を添加混合して泥漿状とし、これをドクターブレード法やカレンダーロール法等によってシート状に成形してセラミックグリーンシートを得て、しかる後、セラミックグリーンシートに適当な打ち抜き加工を施すとともにこれを複数枚積層し、高温(約1600℃)で焼成することによって製作される。   If the insulating substrate 11 is made of, for example, an aluminum oxide sintered body, a suitable organic binder and solvent are added to and mixed with raw material powders such as aluminum oxide, silicon oxide, magnesium oxide and calcium oxide to form a slurry. Then, this is formed into a sheet shape by the doctor blade method or the calender roll method to obtain a ceramic green sheet. After that, the ceramic green sheet is subjected to appropriate punching processing, and a plurality of these are laminated to obtain a high temperature (about 1600 Manufactured by baking at a temperature of ° C.

キャスタレーション部12は、絶縁基体11の側面に設けられている。キャスタレーション部12は、絶縁基体11の一方主面から他方主面にかけて設けられていても良いし、図2に示す例のように、絶縁基体11の側面の途中から主面にかけて設けられていても構わない。このようなキャスタレーション部12は、絶縁基体11用のセラミックグリーンシートのいくつかに、レーザー加工や金型による打ち抜き加工等によって、キャスタレーション部12となる貫通孔を形成しておくことにより形成される。   The castellation unit 12 is provided on the side surface of the insulating base 11. The castellation portion 12 may be provided from one main surface to the other main surface of the insulating base 11, or as shown in FIG. 2 from the middle of the side surface of the insulating base 11 to the main surface. It doesn't matter. Such a castellation part 12 is formed by forming through holes to be the castellation part 12 in some of the ceramic green sheets for the insulating substrate 11 by laser machining or punching with a mold. The

導体層13は、キャスタレーション部12の内面に設けられており、配線導体14は、絶縁基体11の表面および内部に設けられている。配線導体14の一部は、キャスタレーション部12に導出されており、導体層13に電気的に接続されている。導体層13および配線導体14は、配線基板1に搭載された電子部品2と外部の回路基板とを電気的に接続するためのものである。配線導体14は、絶縁基体11の表面または内部に設けられた配線導体と、絶縁基体11を構成する絶縁層を貫通して上下に位置する配線導体同士を電気的に接続する貫通導体とを含んでいる。   The conductor layer 13 is provided on the inner surface of the castellation portion 12, and the wiring conductor 14 is provided on the surface and inside of the insulating base 11. A part of the wiring conductor 14 is led out to the castellation portion 12 and is electrically connected to the conductor layer 13. The conductor layer 13 and the wiring conductor 14 are for electrically connecting the electronic component 2 mounted on the wiring board 1 and an external circuit board. The wiring conductor 14 includes a wiring conductor provided on the surface of or inside the insulating base 11, and a penetrating conductor that penetrates the insulating layer constituting the insulating base 11 and electrically connects the wiring conductors positioned above and below. It is out.

導体層13および配線導体14は、タングステン(W),モリブデン(Mo),マンガン(Mn),銀(Ag)または銅(Cu)等の金属材料を用いることができる。例えば、絶縁基体11が酸化アルミニウム質焼結体から成る場合であれば、W,MoまたはMn等の高融点金属粉末に適当な有機バインダーおよび溶媒等を添加混合して得た導体ペーストを、絶縁基体11となるセラミックグリーンシートに予めスクリーン印刷法によって所定のパターンに印刷塗布して、絶縁基体11となるセラミックグリーンシートと同時に焼成することによって、絶縁基体11の所定位置に被着形成される。配線導体14が貫通導体である場合は、金型やパンチングによる打ち抜き加工やレーザー加工によってグリーンシートに貫通孔を形成して、この貫通孔に印刷法によって配線導体14用の導体ペーストを充填しておくことによって形成される。導体層13は、キャスタレーション部12となる貫通孔の内面となる領域に、導体層13用の導体ペーストを印刷塗布しておくことによって形成される。   For the conductor layer 13 and the wiring conductor 14, a metal material such as tungsten (W), molybdenum (Mo), manganese (Mn), silver (Ag), or copper (Cu) can be used. For example, when the insulating substrate 11 is made of an aluminum oxide sintered body, a conductive paste obtained by adding and mixing a suitable organic binder and solvent to a refractory metal powder such as W, Mo or Mn is insulated. The ceramic green sheet to be the base 11 is preliminarily printed and applied in a predetermined pattern by a screen printing method, and is fired simultaneously with the ceramic green sheet to be the insulating base 11, thereby being deposited on a predetermined position of the insulating base 11. When the wiring conductor 14 is a through conductor, a through hole is formed in the green sheet by punching by a die or punching or laser processing, and a conductive paste for the wiring conductor 14 is filled into the through hole by a printing method. It is formed by placing. The conductor layer 13 is formed by printing and applying a conductor paste for the conductor layer 13 in a region that becomes the inner surface of the through hole that becomes the castellation portion 12.

薄膜層15は、絶縁基体11の配線導体14と重なるように設けられている。薄膜層15は、タングステン(W),モリブデン(Mo),チタン(Ti),銅(Cu)等の金属材料を用いることができる。薄膜層15は、複数層からなり、例えば、TiW(チタンタングステン)等のTi合金から成り、その厚みは例えば0.01〜0.5μmと、Cu(銅)から成り、そ
の厚みは例えば1.0〜100.0μmとを有する。
The thin film layer 15 is provided so as to overlap the wiring conductor 14 of the insulating base 11. The thin film layer 15 can be made of a metal material such as tungsten (W), molybdenum (Mo), titanium (Ti), or copper (Cu). The thin film layer 15 is composed of a plurality of layers, for example, made of a Ti alloy such as TiW (titanium tungsten), and has a thickness of, for example, 0.01 to 0.5 μm and Cu (copper), and has a thickness of, for example, 1.0 to 100.0 μm. Have

薄膜層15は、例えばイオンプレーティング法、スパッタ法、蒸着法等の従来周知の薄膜形成方法を用いて形成される。例えば、絶縁基板11の表面にイオンプレーティング法、スパッタ法、蒸着法等により金属層を形成する。その後、フォトリソグラフィ法によりレジストパターンを形成し、余分な金属層をウェットエッチング法を用いて除去して形成する。   The thin film layer 15 is formed by using a conventionally well-known thin film forming method such as an ion plating method, a sputtering method, or a vapor deposition method. For example, a metal layer is formed on the surface of the insulating substrate 11 by ion plating, sputtering, vapor deposition, or the like. Thereafter, a resist pattern is formed by photolithography, and an excess metal layer is removed by wet etching.

溝12aは、キャスタレーション部12に上下方向に延びて設けられており、導体層13は、溝12aに入り込むように設けられている。溝12aの領域において、導体層13は、他の領域
と比較して厚く形成されており、少なくとも平面透視において配線導体14と直接接して重なるように配置されている。このように、キャスタレーション部12の内面の導体層13の厚みを部分的に厚くすると、例えば、導体層13の厚みをキャスタレーション部12の内面で全体的に厚く形成する場合と比較して、キャスタレーション部12の形状や導体層13の形状等を良好なものとして形成できるので、配線基板を小型で高精度のものとすることができるとともに、外部の回路基板との接合を良好なものとすることができる。また、平面透視において絶縁基体11の内部からキャスタレーション部12に導出される配線導体14の幅を溝12aの幅よりも大きくして重なるように形成しておくと、導体層13と配線導体14との接続を良好なものとすることができる。
The groove 12a is provided in the castellation portion 12 so as to extend in the vertical direction, and the conductor layer 13 is provided so as to enter the groove 12a. In the region of the groove 12a, the conductor layer 13 is formed thicker than the other regions, and is disposed so as to be in direct contact with and overlap the wiring conductor 14 at least in a plan view. In this way, when the thickness of the conductor layer 13 on the inner surface of the castellation part 12 is partially thickened, for example, compared to the case where the thickness of the conductor layer 13 is formed thick on the entire inner surface of the castellation part 12, Since the shape of the castellation portion 12 and the shape of the conductor layer 13 can be formed as good, the wiring board can be made small and highly accurate, and the connection with the external circuit board is good. can do. If the width of the wiring conductor 14 led out from the inside of the insulating base 11 to the castellation portion 12 in plan view is made larger than the width of the groove 12a, the conductor layer 13 and the wiring conductor 14 are overlapped. The connection with can be made good.

キャスタレーション部12および溝12aへの導体層13の形成は、例えば、以下の製造方法により製作できる。   Formation of the conductor layer 13 in the castellation part 12 and the groove 12a can be manufactured by the following manufacturing method, for example.

第1の製造方法は、図3(a)に示された例のように、絶縁基体11用のセラミックグリーンシート111に、溝12aを有するキャスタレーション部12となる貫通孔112を形成する。そして、図3(b)に示された例のように、この貫通孔112の内面となる領域に、導体層13用の導体ペーストをスクリーン印刷法によって溝112に入り込むようにキャスタレーション部12となる貫通孔112の内面に塗布印刷する。そして、配線導体14用の導体ペーストの
印刷や他のセラミックグリーンシートとの積層等を行い、導体層13用の導体ペーストと配線導体14用の導体ペーストとが接続された絶縁基体11となるセラミック生成形体し、このセラミック成形体を焼成することにより、図3(c)に示された例のように、キャスタレーション部12が連結した絶縁基体11を形成する。さらに、図3(d)に示された例のように、キャスタレーション部12となる穴112bを分断することにより、溝12aを有するキャ
スタレーション部12に導体層13が形成された配線基板1を製作することができる。
In the first manufacturing method, as in the example shown in FIG. 3A, the through-hole 112 serving as the castellation portion 12 having the groove 12a is formed in the ceramic green sheet 111 for the insulating base 11. Then, as in the example shown in FIG. 3 (b), the castellation portion 12 and the conductor paste for the conductor layer 13 are inserted into the groove 112 by the screen printing method in the region to be the inner surface of the through hole 112. Application printing is performed on the inner surface of the through-hole 112. Then, the conductor paste for the wiring conductor 14 is printed, laminated with other ceramic green sheets, etc., and the ceramic that becomes the insulating base 11 in which the conductor paste for the conductor layer 13 and the conductor paste for the wiring conductor 14 are connected By forming the formed body and firing the ceramic molded body, the insulating base 11 connected to the castellation portion 12 is formed as in the example shown in FIG. Further, as in the example shown in FIG. 3D, the wiring substrate 1 in which the conductor layer 13 is formed in the castellation portion 12 having the groove 12a by dividing the hole 112b that becomes the castellation portion 12 is obtained. Can be produced.

次に、第2の製造方法は、図4(a)に示された例のように、絶縁基体11用のセラミックグリーンシート111に、溝12aとなる補助貫通孔112aを形成する。そして、図4(b)に示された例のように、導体層13用の導体ペーストをスクリーン印刷法によって補助貫通孔112aの内面に印刷塗布する。そして、図4(c)に示された例のように、第1貫通孔112aを分断し、絶縁基体11用のセラミックグリーンシート111に、溝12a内に充填された
導体層13用の導体ペーストが露出するとともに、溝12aを有するキャスタレーション部12となる貫通孔112を形成する。そして、図4(d)に示された例のように、この貫通孔112の内面となる領域に、導体層13用の導体ペーストをスクリーン印刷法によって溝12aの内面に塗布された導体層13用の導体ペーストを覆うように、キャスタレーション部12となる貫通孔112の内面に塗布印刷する。その後、配線導体14用の導体ペーストの印刷や他のセ
ラミックグリーンシートとの積層等を行い、導体層13用の導体ペーストと配線導体14用の導体ペーストとが接続された絶縁基体11となるセラミック生成形体し、このセラミック成形体を焼成することにより、図4(e)に示された例のように、キャスタレーション部12が連結した絶縁基体11を形成する。さらに、図4(f)に示された例のように、キャスタレーション部12となる穴112bを分断することにより、溝12aを有するキャスタレーショ
ン部12に導体層13が形成された配線基板1を製作することができる。
Next, in the second manufacturing method, as in the example shown in FIG. 4A, the auxiliary through hole 112a to be the groove 12a is formed in the ceramic green sheet 111 for the insulating base 11. Then, as in the example shown in FIG. 4B, the conductor paste for the conductor layer 13 is printed and applied to the inner surface of the auxiliary through hole 112a by the screen printing method. Then, as in the example shown in FIG. 4C, the first through hole 112a is divided, and the conductive paste for the conductor layer 13 filled in the groove 12a in the ceramic green sheet 111 for the insulating substrate 11 is obtained. Is exposed, and a through-hole 112 serving as a castellation portion 12 having a groove 12a is formed. Then, as in the example shown in FIG. 4D, the conductor layer 13 in which the conductor paste for the conductor layer 13 is applied to the inner surface of the groove 12a by the screen printing method in the region serving as the inner surface of the through hole 112. Application printing is performed on the inner surface of the through-hole 112 serving as the castellation portion 12 so as to cover the conductive paste for use. After that, the conductor paste for the wiring conductor 14 is printed, laminated with another ceramic green sheet, etc., and the ceramic that becomes the insulating base 11 in which the conductor paste for the conductor layer 13 and the conductor paste for the wiring conductor 14 are connected By forming the formed body and firing the ceramic molded body, the insulating base 11 connected to the castellation portion 12 is formed as in the example shown in FIG. Further, as in the example shown in FIG. 4F, the wiring substrate 1 in which the conductor layer 13 is formed in the castellation portion 12 having the groove 12a by dividing the hole 112b that becomes the castellation portion 12 is obtained. Can be produced.

第3の製造方法は、図5(a)に示された例のように、絶縁基体11用のセラミックグリーンシート111に、溝12aとなる補助貫通孔112aを形成する。そして、図5(b)に示された例のように、導体層13用の導体ペーストをスクリーン印刷法によって補助貫通孔112
aの内面に充填する。そして、図5(c)に示された例のように、第1貫通孔112aを分
断し、絶縁基体11用のセラミックグリーンシート111に、溝12a内に充填された導体層13
用の導体ペーストが露出するとともに、溝12aを有するキャスタレーション部12となる貫通孔112を形成する。そして、図5(d)に示された例のように、この貫通孔112の内面となる領域に、導体層13用の導体ペーストをスクリーン印刷法によって溝12aに充填された
導体層13用の導体ペーストを覆うように、キャスタレーション部12となる貫通孔112の内
面に塗布印刷する。その後、配線導体14用の導体ペーストの印刷や他のセラミックグリーンシートとの積層等を行い、導体層13用の導体ペーストと配線導体14用の導体ペーストとが接続された絶縁基体11となるセラミック生成形体し、このセラミック成形体を焼成することにより、図5(e)に示された例のように、キャスタレーション部12が連結した絶縁基体11を形成する。さらに、図5(f)に示された例のように、このセラミック生成形体を焼成した後、キャスタレーション部12となる穴112bを分断することにより、溝12aを
有するキャスタレーション部12に導体層13が形成された配線基板1を製作することができる。
In the third manufacturing method, as in the example shown in FIG. 5A, the auxiliary through hole 112a to be the groove 12a is formed in the ceramic green sheet 111 for the insulating base 11. Then, as in the example shown in FIG. 5 (b), the conductor paste for the conductor layer 13 is coated with the auxiliary through holes 112 by screen printing.
Fill the inner surface of a. Then, as in the example shown in FIG. 5C, the first through-hole 112a is divided, and the conductor layer 13 filled in the groove 12a is formed in the ceramic green sheet 111 for the insulating base 11.
The conductive paste for use is exposed, and a through-hole 112 serving as a castellation portion 12 having a groove 12a is formed. Then, as in the example shown in FIG. 5D, the conductor layer 13 for the conductor layer 13 in which the conductor paste for the conductor layer 13 is filled in the groove 12a by the screen printing method in the region which becomes the inner surface of the through hole 112. Coating and printing are performed on the inner surface of the through-hole 112 serving as the castellation portion 12 so as to cover the conductor paste. After that, the conductor paste for the wiring conductor 14 is printed, laminated with another ceramic green sheet, etc., and the ceramic that becomes the insulating base 11 in which the conductor paste for the conductor layer 13 and the conductor paste for the wiring conductor 14 are connected By forming the formed body and firing the ceramic molded body, the insulating base 11 connected to the castellation portion 12 is formed as in the example shown in FIG. Further, as shown in the example shown in FIG. 5 (f), after firing this ceramic shaped body, the hole 112b that becomes the castellation portion 12 is divided to form a conductor layer on the castellation portion 12 having the groove 12a. The wiring board 1 on which 13 is formed can be manufactured.

第1の製造方法は、平面視における溝12aの長さ(キャスタレーション部12から絶縁基体11の中央部側への長さ)が導体層13の厚みよりも小さい場合に好適に使用できる。例えば、溝12aの長さが5μm〜50μmの場合に用いられる。   The first manufacturing method can be suitably used when the length of the groove 12 a in plan view (the length from the castellation portion 12 to the central portion of the insulating base 11) is smaller than the thickness of the conductor layer 13. For example, it is used when the length of the groove 12a is 5 μm to 50 μm.

なお、第1の製造方法においては、キャスタレーション部12の内面に導体層13を形成する際に、溝12a内に入り込むように一体的に形成するので、効率よく形成できるとともに、絶縁基体11と導体層13との接合や導体層13同士の剥がれ等も起こりにくいので、後述するような複数の溝12aを形成する場合等に好ましい。また、溝12aを小さくして形成するので小型の配線基板にも好適に用いることができる。   In the first manufacturing method, when the conductor layer 13 is formed on the inner surface of the castellation portion 12, the conductor layer 13 is integrally formed so as to enter the groove 12a. Since joining to the conductor layer 13 and peeling of the conductor layers 13 are unlikely to occur, it is preferable when a plurality of grooves 12a as described later are formed. Further, since the groove 12a is formed to be small, it can be suitably used for a small-sized wiring board.

第3の製造方法は、平面視における溝12aの長さ(キャスタレーション部から絶縁基体11の中央部側への長さ)が導体層13の厚みよりも大きい場合に好適に使用できる。例えば、溝12aの長さが50μm〜200μmの場合に用いられる。   The third manufacturing method can be suitably used when the length of the groove 12a in plan view (the length from the castellation portion to the central portion of the insulating base 11) is larger than the thickness of the conductor layer 13. For example, it is used when the length of the groove 12a is 50 μm to 200 μm.

なお、第3の製造方法は、平面視におけるキャスタレーション部12の大きさが小さい場合やキャスタレーション部12の深さが深く、導体層13の表面に薄膜層15を形成する際の金属層がより形成されにくい場合や、薄膜層15の厚みを厚く形成する場合等に好適に使用される。   In the third manufacturing method, when the size of the castellation portion 12 is small in plan view or the depth of the castellation portion 12 is deep, the metal layer when forming the thin film layer 15 on the surface of the conductor layer 13 is formed. It is preferably used when it is more difficult to form or when the thin film layer 15 is formed thick.

導体層13および配線導体14、ならびに薄膜層15の露出する表面には、電解めっき法によってめっき層が被着される。めっき層は、ニッケル,銅,金または銀等の耐食性や接続部材との接続性に優れる金属から成るものであり、例えば、厚さ0.5〜5μm程度のニッケ
ルめっき層と0.1〜3μm程度の金めっき層とが、あるいは厚さ1〜10μm程度のニッケ
ルめっき層と0.1〜1μm程度の銀めっき層とが、順次被着される。これによって、導体
層13および配線導体14、ならびに薄膜層15が腐食することを効果的に抑制できるとともに、配線導体14と電子部品2との固着や配線導体14とボンディングワイヤ等の接続部材3との接合や、導体層13、配線導体14、薄膜層15と外部の回路基板の配線との接合を強固にできる。また、電子部品2の搭載となる配線導体14上では、ニッケルめっき層上に、厚さ10〜80μm程度の銅めっき層を被着させておくことにより、電子部品2の熱を良好に放熱させやすくしてもよい。
A plating layer is deposited on the exposed surfaces of the conductor layer 13, the wiring conductor 14, and the thin film layer 15 by an electrolytic plating method. The plating layer is made of a metal having excellent corrosion resistance such as nickel, copper, gold, or silver, and connectivity with a connection member. For example, a nickel plating layer having a thickness of about 0.5 to 5 μm and a gold plating having a thickness of about 0.1 to 3 μm. A nickel plating layer having a thickness of about 1 to 10 μm and a silver plating layer having a thickness of about 0.1 to 1 μm are sequentially deposited. As a result, the conductor layer 13, the wiring conductor 14, and the thin film layer 15 can be effectively prevented from corroding, and the connection between the wiring conductor 14 and the electronic component 2 and the connection member 3 such as the wiring conductor 14 and the bonding wire can be reduced. And the bonding of the conductor layer 13, the wiring conductor 14, and the thin film layer 15 to the wiring of the external circuit board can be strengthened. Further, on the wiring conductor 14 on which the electronic component 2 is to be mounted, a copper plating layer having a thickness of about 10 to 80 μm is deposited on the nickel plating layer, so that the heat of the electronic component 2 can be dissipated well. It may be easier.

配線基板1の上面には、電子部品2が搭載されることによって電子装置を作製できる。配線基板1に搭載される電子部品2は、ICチップやLSIチップ等の半導体素子,発光素子,水晶振動子や圧電振動子等の圧電素子および各種センサ等である。例えば、電子部品2がフリップチップ型の半導体素子である場合には、半導体素子は、はんだバンプや金バンプまたは導電性樹脂(異方性導電樹脂等)等の接続部材3を介して、半導体素子の電極と配線導体14とが電気的および機械的に接続されることによって配線基板1に搭載される。また、例えば電子部品2がワイヤボンディング型の半導体素子である場合には、半導体素子は、接合部材によって電子部品搭載領域に固定された後、ボンディングワイヤ等の接続部材3を介して半導体素子の電極と配線導体14とが電気的に接続されることによって
配線基板1に搭載される。また、配線基板1には、複数の電子部品2を搭載しても良いし、必要に応じて、抵抗素子や容量素子等の小型の電子部品を搭載しても良い。また、電子部品2は必要に応じて、樹脂やガラス等からなる封止材4、樹脂やガラス、セラミックス、金属等からなる蓋体等により封止される。
An electronic device can be manufactured by mounting the electronic component 2 on the upper surface of the wiring board 1. The electronic component 2 mounted on the wiring board 1 is a semiconductor element such as an IC chip or an LSI chip, a light emitting element, a piezoelectric element such as a crystal vibrator or a piezoelectric vibrator, and various sensors. For example, when the electronic component 2 is a flip-chip type semiconductor element, the semiconductor element is connected to the semiconductor element via a connection member 3 such as a solder bump, a gold bump, or a conductive resin (anisotropic conductive resin). These electrodes and the wiring conductor 14 are mounted on the wiring board 1 by being electrically and mechanically connected. For example, when the electronic component 2 is a wire bonding type semiconductor element, the semiconductor element is fixed to the electronic component mounting region by a bonding member, and then the electrode of the semiconductor element is connected via a connection member 3 such as a bonding wire. And the wiring conductor 14 are mounted on the wiring substrate 1 by being electrically connected. In addition, a plurality of electronic components 2 may be mounted on the wiring board 1, or small electronic components such as a resistance element and a capacitive element may be mounted as necessary. Further, the electronic component 2 is sealed with a sealing material 4 made of resin, glass, or the like, a lid made of resin, glass, ceramics, metal, or the like, as necessary.

本実施形態の配線基板1によれば、上下方向に延びたキャスタレーション部12を有する絶縁層11aを含んでおり、キャスタレーション部12が上下方向に延びた溝12aを有している絶縁基体11と、絶縁層11aの主面に設けられた配線導体14と、溝12aに入り込むようにキャスタレーション部12に設けられており、配線導体14に接続された導体13とを備えていることから、導体層部の少なくとも一部においては十分な厚みを確保することができ、導体層部における断線および導体層部における電気抵抗の増大を抑えることができる。   According to the wiring board 1 of the present embodiment, the insulating substrate 11 includes the insulating layer 11a having the castellation portion 12 extending in the vertical direction, and the castellation portion 12 has the groove 12a extending in the vertical direction. And the wiring conductor 14 provided on the main surface of the insulating layer 11a, and provided in the castellation portion 12 so as to enter the groove 12a, and the conductor 13 connected to the wiring conductor 14, A sufficient thickness can be ensured in at least a part of the conductor layer portion, and disconnection in the conductor layer portion and an increase in electrical resistance in the conductor layer portion can be suppressed.

本実施形態の配線基板1は、導体層13と配線導体14とにタングステンやモリブデン等の金属材料を用い、薄膜層15にチタンタングステン等の金属材料を用いる配線基板に好適に使用され、高精度および信頼性に優れた配線基板とすることができる。例えば、絶縁基板11上に薄膜層15を形成するための金属層を形成した際に、キャスタレーション部12の奥部における金属層は、絶縁基体11の表面の金属層よりも薄く形成されやすい。このため、余分な金属層をエッチングにより除去を行う際に、キャスタレーション部12の奥部における金属層が絶縁基体11の表面よりも先に除去された後、導体層13をエッチングにより除去してキャスタレーション部12の奥部における導体層13の厚みが薄くなったとしても、溝12a内での導体層13と配線導体14との電気的接続が保持されるので、導体層部における断線および導体層部における電気抵抗の増大を抑えることができる。   The wiring board 1 of this embodiment is suitably used for a wiring board using a metal material such as tungsten or molybdenum for the conductor layer 13 and the wiring conductor 14 and using a metal material such as titanium tungsten for the thin film layer 15, and has high accuracy. And it can be set as the wiring board excellent in reliability. For example, when a metal layer for forming the thin film layer 15 is formed on the insulating substrate 11, the metal layer at the back of the castellation portion 12 is easily formed thinner than the metal layer on the surface of the insulating base 11. For this reason, when removing the excess metal layer by etching, the conductor layer 13 is removed by etching after the metal layer at the back of the castellation portion 12 is removed before the surface of the insulating base 11. Even if the thickness of the conductor layer 13 in the deep part of the castellation part 12 is reduced, the electrical connection between the conductor layer 13 and the wiring conductor 14 in the groove 12a is maintained. An increase in electrical resistance in the layer portion can be suppressed.

本実施形態の電子装置によれば、上記構成の配線基板1と、配線基板1に搭載された電子部品2とを有していることから、電気的信頼性および電気的特性に関して向上されている。   According to the electronic device of the present embodiment, since the wiring board 1 having the above-described configuration and the electronic component 2 mounted on the wiring board 1 are provided, the electrical reliability and the electrical characteristics are improved. .

(第2の実施形態)
次に、本発明の第2の実施形態による電子装置について、図6を参照しつつ説明する。
(Second Embodiment)
Next, an electronic device according to a second embodiment of the present invention will be described with reference to FIG.

本発明の第2の実施形態における電子装置において、上記した第1の実施形態の電子装置と異なる点は、図6に示された例のように、キャスタレーション部12が複数の溝12aを有する点、薄膜層15が絶縁基体11の電子部品2の搭載面と同じ主面に設けられている点である。このような場合には、配線基板1の上面側で外部の回路基板に接合できるので、配線基板1の下面側の全面に絶縁基体11よりも熱伝導率の高い部材を接合して配線基板1の放熱性を向上できる。絶縁基体11よりも熱伝導率の高い材料としては、例えば、銅(Cu),銅−タングステン(Cu−W)またはアルミニウム(Al)等の金属材料が挙げられる。また、絶縁基体11が酸化アルミニウム質焼結体からなる場合、窒化アルミニウム質焼結体からなる絶縁材料等が挙げられる。   The electronic device according to the second embodiment of the present invention differs from the electronic device according to the first embodiment described above in that the castellation section 12 has a plurality of grooves 12a as in the example shown in FIG. The thin film layer 15 is provided on the same main surface as the mounting surface of the electronic component 2 of the insulating base 11. In such a case, since it can be bonded to an external circuit board on the upper surface side of the wiring board 1, a member having a higher thermal conductivity than the insulating base 11 is bonded to the entire lower surface side of the wiring board 1. Can improve heat dissipation. Examples of the material having higher thermal conductivity than the insulating base 11 include metal materials such as copper (Cu), copper-tungsten (Cu-W), and aluminum (Al). When the insulating base 11 is made of an aluminum oxide sintered body, an insulating material made of an aluminum nitride sintered body can be used.

また、平面透視において絶縁基体11の内部からキャスタレーション部12に導出される配線導体14の幅を複数の溝12a全体に重なるように幅広に形成しておくと、導体層13と配線導体14との接続を良好なものとすることができるとともに、溝12a間の段差等の発生を抑制して、信頼性に優れた配線基板とすることができる。   In addition, when the width of the wiring conductor 14 led out from the inside of the insulating base 11 to the castellation portion 12 in plan view is formed so as to overlap the whole of the plurality of grooves 12a, the conductor layer 13 and the wiring conductor 14 In addition, it is possible to make the wiring board excellent in reliability by suppressing the occurrence of a step between the grooves 12a.

なお、絶縁基体11は、図6に示された例のように凹部16を含んでいる上面を有していてもよい。このような凹部16は、セラミックグリーンシートにレーザー加工や金型による打ち抜き加工等によって、凹部16となる貫通孔を複数のセラミックグリーンシートに形成し、これらのセラミックグリーンシートを、貫通孔を形成していないセラミックグリーンシートに積層することで形成できる。また、絶縁基体11の厚みが薄い場合には、凹部16用の
貫通孔は、セラミックグリーンシートを積層した後、レーザー加工や金型による打ち抜き加工等によって形成すると精度よく加工できるので好ましい。
Note that the insulating substrate 11 may have an upper surface including the recess 16 as in the example shown in FIG. Such recesses 16 are formed in a plurality of ceramic green sheets through holes that become the recesses 16 by laser processing or punching with a mold on the ceramic green sheets, and these ceramic green sheets are formed as through holes. It can be formed by laminating the ceramic green sheets. In addition, when the insulating substrate 11 is thin, it is preferable that the through hole for the recess 16 is formed by laser processing or punching with a mold after laminating ceramic green sheets, because it can be processed with high accuracy.

凹部16が発光素子を搭載する為の空間である場合には、図6に示された例のように、凹部16の内側面と凹部16の底面とのなす角度θは鈍角であって、特に110度〜145度が好ましい。角度θをこのような範囲とすると、凹部15となる貫通孔の内側面を打ち抜き加工で安定かつ効率よく形成することが容易であり、この配線基板1を用いた発光装置を小型化しやすい。また、発光素子が発した光を外部に向かって良好に放射できる。このような角度θの内側面を有する凹部16は、パンチの径とダイスの穴の径とのクリアランスを大きく設定した打ち抜き金型を用いてセラミックグリーンシートを打ち抜くことによって形成される。すなわち、打ち抜き金型のパンチの径に対してダイスの穴の径のクリアランスを大きく設定しておくことで、セラミックグリーンシートを主面側から他方主面側に向けて打ち抜く際にグリーンシートがパンチとの接触面の縁からダイスの穴との接触面の縁に向けて剪断されて、貫通孔の径が主面側から他方主面側に広がるように形成される。このとき、セラミックグリーンシートの厚み等に応じてパンチの径とダイスの穴の径とのクリアランスを設定することで、セラミックグリーンシートに形成される貫通孔の内側面の角度を調節できる。このような打ち抜き方法は、打ち抜き加工のみで、凹部16の内側面と凹部16の底面とのなす角度θを所望の角度にできることから、生産性が高い。   When the recess 16 is a space for mounting a light emitting element, the angle θ formed by the inner surface of the recess 16 and the bottom surface of the recess 16 is an obtuse angle, as in the example shown in FIG. 110 degrees to 145 degrees is preferable. When the angle θ is in such a range, it is easy to stably and efficiently form the inner surface of the through hole that becomes the recess 15 by punching, and the light emitting device using the wiring substrate 1 can be easily downsized. In addition, the light emitted from the light emitting element can be emitted well toward the outside. The concave portion 16 having the inner surface with such an angle θ is formed by punching the ceramic green sheet using a punching die in which the clearance between the punch diameter and the die hole diameter is set large. In other words, by setting the clearance of the die hole diameter larger than the punch diameter of the punching die, the green sheet is punched when the ceramic green sheet is punched from the main surface side to the other main surface side. Is formed so that the diameter of the through hole spreads from the main surface side to the other main surface side by shearing from the edge of the contact surface to the edge of the contact surface with the die hole. At this time, the angle of the inner surface of the through hole formed in the ceramic green sheet can be adjusted by setting the clearance between the diameter of the punch and the diameter of the die hole according to the thickness of the ceramic green sheet. Such a punching method is highly productive because the angle θ formed by the inner surface of the recess 16 and the bottom surface of the recess 16 can be set to a desired angle only by punching.

また、パンチの径とダイスの穴の径とのクリアランスが小さい打ち抜き金型による加工によって角度θが約90度の貫通孔を形成した後に、貫通孔の内側面に円錐台形状または角錐台形状の型を押し当てることでも、上述のような一方の主面側から他方の主面側に広がる角度θを有する貫通孔を形成してもよい。このような場合には、凹部16の内側面と凹部15の底面とのなす角度θをより精度よく調整できる。   In addition, after forming a through hole having an angle θ of about 90 degrees by processing with a punching die having a small clearance between the diameter of the punch and the diameter of the die, a truncated cone shape or a truncated pyramid shape is formed on the inner surface of the through hole. A through-hole having an angle θ extending from one main surface side to the other main surface side as described above may be formed by pressing the mold. In such a case, the angle θ formed by the inner surface of the recess 16 and the bottom surface of the recess 15 can be adjusted with higher accuracy.

配線基板1が、例えば発光素子の搭載される凹部16を含んだ上面を有する絶縁基体11を有する場合には、凹部15の内壁面に発光素子が発する光を反射させるための反射層が設けてられていてもよい。反射層は、例えば凹部16の内壁面に設けられた金属導体層と金属導体層上に被着されためっき層とを有している。金属導体層は、導体層13および配線導体14と同様の材料および方法によって形成することができる。   When the wiring substrate 1 has an insulating base 11 having an upper surface including a recess 16 on which the light emitting element is mounted, for example, a reflection layer for reflecting light emitted from the light emitting element is provided on the inner wall surface of the recess 15. It may be done. The reflective layer has, for example, a metal conductor layer provided on the inner wall surface of the recess 16 and a plating layer deposited on the metal conductor layer. The metal conductor layer can be formed by the same material and method as the conductor layer 13 and the wiring conductor 14.

例えば、配線基板1に発光素子を搭載する場合には、金属導体層の最表面には銀めっき層を被着させ、導体層13および配線導体14の最表面には金めっき層を被着させることが好ましい。金めっき層は、銀めっき層と比較して、電子部品2や接続部材3、外部の回路基板の配線との接合性に優れており、銀めっき層は、金めっき層と比較して光に対する反射率が高いためである。また、配線導体14と金属導体層の最表面を銀と金との合金めっき層として、例えば、銀と金との全率固溶の合金めっき層としてもよい。   For example, when a light emitting element is mounted on the wiring board 1, a silver plating layer is deposited on the outermost surface of the metal conductor layer, and a gold plating layer is deposited on the outermost surfaces of the conductor layer 13 and the wiring conductor 14. It is preferable. Compared with the silver plating layer, the gold plating layer is superior in bonding properties to the electronic component 2, the connection member 3, and the wiring of the external circuit board. The silver plating layer is more resistant to light than the gold plating layer. This is because the reflectance is high. Further, the outermost surfaces of the wiring conductor 14 and the metal conductor layer may be an alloy plating layer of silver and gold, for example, an alloy plating layer that is a solid solution of silver and gold.

(第3の実施形態)
次に、本発明の第3の実施形態による電子装置について、図7および図8を参照しつつ説明する。
(Third embodiment)
Next, an electronic device according to a third embodiment of the present invention will be described with reference to FIGS.

本発明の第3の実施形態における電子装置において、上記した実施形態の電子装置と異なる点は、図7および図8に示された例のように、キャスタレーション部12の内壁面が平面視で波形に形成された複数の溝12aを有している点、導体層13が配線基板1の外壁から離間している点、絶縁基体11の上面および下面に薄膜層15が設けられている点である。   The electronic device according to the third embodiment of the present invention differs from the electronic device according to the above-described embodiment in that the inner wall surface of the castellation portion 12 is seen in a plan view as in the examples shown in FIGS. In the point which has the several groove | channel 12a formed in the waveform, the conductor layer 13 is spaced apart from the outer wall of the wiring board 1, and the thin film layer 15 is provided in the upper surface and lower surface of the insulation base | substrate 11. is there.

このような配線基板1では、特に小型の配線基板において、導体層13と配線導体14との接続を良好なものとすることができる。   In such a wiring board 1, the connection between the conductor layer 13 and the wiring conductor 14 can be improved particularly in a small-sized wiring board.

また、平面透視において絶縁基体11の内部からキャスタレーション部12に導出される配線導体14の幅を複数の溝12a全体に重なるように幅広に形成しておくと、導体層13と配線導体14との接続を良好なものとすることができる。   In addition, when the width of the wiring conductor 14 led out from the inside of the insulating base 11 to the castellation portion 12 in plan view is formed so as to overlap the whole of the plurality of grooves 12a, the conductor layer 13 and the wiring conductor 14 Connection can be made good.

本発明は、上述の実施の形態の例に限定されるものではなく、種々の変更は可能である。また、図7および図8に示された例のように、配線基板1は、電子部品搭載層17や中央端子18等の配線以外の導体を備えていても構わない。例えば、これらの導体は、上述の配線導体14および薄膜層15と同様の材料および方法により製作することができ、露出する表面には、導体層13および配線導体14ならびに薄膜層15と同様のめっき層が被着されている。電子部品搭載層17は、例えば、電子部品2の搭載用に用いられ、中央端子18は、例えば、導体層13と同様に、外部の回路基板との接合に用いられる。   The present invention is not limited to the above-described embodiments, and various modifications can be made. Further, as in the example shown in FIGS. 7 and 8, the wiring board 1 may include conductors other than wiring such as the electronic component mounting layer 17 and the central terminal 18. For example, these conductors can be manufactured by the same material and method as the above-described wiring conductor 14 and thin film layer 15, and the exposed surface is plated by the same method as the conductor layer 13, wiring conductor 14 and thin film layer 15. The layer is applied. The electronic component mounting layer 17 is used, for example, for mounting the electronic component 2, and the central terminal 18 is used for bonding to an external circuit board, for example, like the conductor layer 13.

また、配線基板1は、絶縁基体に貫通孔を形成し、この貫通孔に、電子部品2が搭載される絶縁基体11よりも放熱性の優れた金属部材を嵌合させて絶縁基体と接合させた配線基板1や、絶縁基体11の内部に、絶縁基体11よりも放熱性の優れた金属部材を平面視で電子部品2が搭載される領域と重なる領域に埋設させた配線基板1であってもよい。   Further, the wiring board 1 has a through hole formed in the insulating base, and a metal member having better heat dissipation than the insulating base 11 on which the electronic component 2 is mounted is fitted into the through hole and joined to the insulating base. In the wiring board 1 or the insulating substrate 11, a metal member having better heat dissipation than the insulating substrate 11 is embedded in a region overlapping the region where the electronic component 2 is mounted in plan view. Also good.

また、配線基板1は多数個取り配線基板の形態で製作されていてもよい。   Further, the wiring board 1 may be manufactured in the form of a multi-piece wiring board.

1・・・・配線基板
11・・・・絶縁基体
11a・・・絶縁層
12・・・・キャスタレーション部
12a・・・溝
13・・・・導体層
14・・・・配線導体
15・・・・薄膜層
16・・・・凹部
17・・・・電子部品搭載層
18・・・・中央端子層
2・・・・電子部品
3・・・・接続部材
4・・・・封止材
1 ... Wiring board
11 ... Insulating substrate
11a ... Insulating layer
12 ... Castellation part
12a ... Groove
13 ... Conductor layer
14 ... Wiring conductor
15 ... Thin film layer
16 ... Recess
17 ... Electronic component mounting layer
18 ... Central terminal layer 2 ... Electronic component 3 ... Connection member 4 ... Sealing material

Claims (4)

上下方向に延びたキャスタレーション部を有する絶縁層を含んでおり、前記キャスタレーション部が上下方向に延びた溝部を有している絶縁基体と、
前記絶縁層の主面に設けられた配線導体と、
前記溝部に入り込むように前記キャスタレーション部に設けられており、前記配線導体に接続された導体層部とを備えていることを特徴とする配線基板。
Including an insulating layer having a castellation portion extending in the vertical direction, the castellation portion having a groove portion extending in the vertical direction;
A wiring conductor provided on the main surface of the insulating layer;
A wiring board comprising: a conductor layer portion provided in the castellation portion so as to enter the groove portion and connected to the wiring conductor.
前記溝部が複数の前記溝を有しており、前記導体層部が前記複数の溝に設けられた導体層を有していることを特徴とする請求項1記載の配線基板。   The wiring board according to claim 1, wherein the groove portion includes a plurality of the grooves, and the conductor layer portion includes a conductor layer provided in the plurality of grooves. 平面視において、前記キャスタレーション部の内面は、前記複数の溝による波形の形状を有していることを特徴とする請求項2記載の配線基板。   3. The wiring board according to claim 2, wherein an inner surface of the castellation portion has a corrugated shape by the plurality of grooves when seen in a plan view. 請求項1に記載の配線基板と、
該配線基板に搭載された電子部品とを備えていることを特徴とする電子装置。
The wiring board according to claim 1;
An electronic device comprising: an electronic component mounted on the wiring board.
JP2012285341A 2012-12-27 2012-12-27 Wiring board and electronic device Pending JP2014127678A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012285341A JP2014127678A (en) 2012-12-27 2012-12-27 Wiring board and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012285341A JP2014127678A (en) 2012-12-27 2012-12-27 Wiring board and electronic device

Publications (1)

Publication Number Publication Date
JP2014127678A true JP2014127678A (en) 2014-07-07

Family

ID=51406923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012285341A Pending JP2014127678A (en) 2012-12-27 2012-12-27 Wiring board and electronic device

Country Status (1)

Country Link
JP (1) JP2014127678A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016047755A1 (en) * 2014-09-26 2016-03-31 京セラ株式会社 Wiring board, electronic device and electronic module
JP2016092018A (en) * 2014-10-29 2016-05-23 京セラ株式会社 Wiring board, electronic device and electronic module
JP2016096329A (en) * 2014-11-14 2016-05-26 インテル・コーポレーション Heat removal from multiple optical devices
JP2017063093A (en) * 2015-09-24 2017-03-30 京セラ株式会社 Wiring board, electronic device, and electronic module
EP3176818A4 (en) * 2014-07-29 2018-05-02 KYOCERA Corporation Wiring board, electronic device, and electronic module
WO2020100899A1 (en) * 2018-11-14 2020-05-22 株式会社村田製作所 Electronic component and electronic component module provided with same
JP2021158322A (en) * 2020-03-30 2021-10-07 京セラ株式会社 Mounting board, electronic device, and electronic module
EP4053893A4 (en) * 2019-10-31 2023-11-15 Kyocera Corporation Wiring board, electronic device, and electronic module

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1070364A (en) * 1996-08-28 1998-03-10 Kyocera Corp Ceramic board, manufacture thereof and split circuit board
JPH11177235A (en) * 1997-12-08 1999-07-02 Cmk Corp Manufacture of printed wiring board
JP2000196240A (en) * 1998-12-24 2000-07-14 Kyocera Corp Stacked circuit board
JP2002232099A (en) * 2001-01-31 2002-08-16 Kyocera Corp Ceramic circuit board
JP2005303149A (en) * 2004-04-14 2005-10-27 Kyocera Corp Ceramic substrate, method for manufacturing the same, and electronic component using the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1070364A (en) * 1996-08-28 1998-03-10 Kyocera Corp Ceramic board, manufacture thereof and split circuit board
JPH11177235A (en) * 1997-12-08 1999-07-02 Cmk Corp Manufacture of printed wiring board
JP2000196240A (en) * 1998-12-24 2000-07-14 Kyocera Corp Stacked circuit board
JP2002232099A (en) * 2001-01-31 2002-08-16 Kyocera Corp Ceramic circuit board
JP2005303149A (en) * 2004-04-14 2005-10-27 Kyocera Corp Ceramic substrate, method for manufacturing the same, and electronic component using the same

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3176818A4 (en) * 2014-07-29 2018-05-02 KYOCERA Corporation Wiring board, electronic device, and electronic module
WO2016047755A1 (en) * 2014-09-26 2016-03-31 京セラ株式会社 Wiring board, electronic device and electronic module
JPWO2016047755A1 (en) * 2014-09-26 2017-06-22 京セラ株式会社 Wiring board, electronic device and electronic module
JP2016092018A (en) * 2014-10-29 2016-05-23 京セラ株式会社 Wiring board, electronic device and electronic module
JP2016096329A (en) * 2014-11-14 2016-05-26 インテル・コーポレーション Heat removal from multiple optical devices
JP2017063093A (en) * 2015-09-24 2017-03-30 京セラ株式会社 Wiring board, electronic device, and electronic module
WO2020100899A1 (en) * 2018-11-14 2020-05-22 株式会社村田製作所 Electronic component and electronic component module provided with same
CN113016065A (en) * 2018-11-14 2021-06-22 株式会社村田制作所 Electronic component and electronic component module provided with same
US11948854B2 (en) 2018-11-14 2024-04-02 Murata Manufacturing Co., Ltd. Electronic component and electronic component module including the same
EP4053893A4 (en) * 2019-10-31 2023-11-15 Kyocera Corporation Wiring board, electronic device, and electronic module
JP2021158322A (en) * 2020-03-30 2021-10-07 京セラ株式会社 Mounting board, electronic device, and electronic module

Similar Documents

Publication Publication Date Title
JP6133854B2 (en) Wiring board and electronic device
JP6298163B2 (en) Wiring board, electronic device and electronic module
JP2014127678A (en) Wiring board and electronic device
JP6140834B2 (en) Wiring board and electronic device
JP5678085B2 (en) Wiring board, electronic device and multi-piece wiring board
JP6194104B2 (en) Wiring board, electronic device and electronic module
JP6133901B2 (en) Wiring board, electronic device and light emitting device
JP6030370B2 (en) Wiring board and electronic device
JP5855822B2 (en) Multiple wiring board
JP6271882B2 (en) Wiring board and electronic device
JP6166194B2 (en) Wiring board, electronic device and electronic module
JP6325346B2 (en) Wiring board, electronic device and electronic module
JP6224473B2 (en) Wiring board, electronic device and electronic module
JP6306474B2 (en) Wiring board, electronic device and electronic module
JP6140831B2 (en) Light emitting element mounting package and light emitting device
JP6267068B2 (en) Wiring board, electronic device and electronic module
JP6258768B2 (en) Wiring board and electronic device
JP6030419B2 (en) Wiring board and electronic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170107

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170620