JP2014127678A - Wiring board and electronic device - Google Patents
Wiring board and electronic device Download PDFInfo
- Publication number
- JP2014127678A JP2014127678A JP2012285341A JP2012285341A JP2014127678A JP 2014127678 A JP2014127678 A JP 2014127678A JP 2012285341 A JP2012285341 A JP 2012285341A JP 2012285341 A JP2012285341 A JP 2012285341A JP 2014127678 A JP2014127678 A JP 2014127678A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- layer
- wiring board
- wiring
- conductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 160
- 239000000919 ceramic Substances 0.000 description 35
- 239000000758 substrate Substances 0.000 description 27
- 229910052751 metal Inorganic materials 0.000 description 17
- 239000002184 metal Substances 0.000 description 17
- 238000007747 plating Methods 0.000 description 17
- 239000010409 thin film Substances 0.000 description 17
- 238000000034 method Methods 0.000 description 14
- 238000004080 punching Methods 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 12
- 239000010949 copper Substances 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 8
- 229910052737 gold Inorganic materials 0.000 description 8
- 239000010931 gold Substances 0.000 description 8
- 239000011347 resin Substances 0.000 description 8
- 229920005989 resin Polymers 0.000 description 8
- 229910052709 silver Inorganic materials 0.000 description 8
- 239000004332 silver Substances 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 238000010304 firing Methods 0.000 description 6
- 238000007650 screen-printing Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 239000007769 metal material Substances 0.000 description 5
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 5
- 238000007639 printing Methods 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 239000011572 manganese Substances 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000007733 ion plating Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 239000003566 sealing material Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000007767 bonding agent Substances 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- BRPQOXSCLDDYGP-UHFFFAOYSA-N calcium oxide Chemical compound [O-2].[Ca+2] BRPQOXSCLDDYGP-UHFFFAOYSA-N 0.000 description 1
- 239000000292 calcium oxide Substances 0.000 description 1
- ODINCKMPIJJUCX-UHFFFAOYSA-N calcium oxide Inorganic materials [Ca]=O ODINCKMPIJJUCX-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- SBYXRAKIOMOBFF-UHFFFAOYSA-N copper tungsten Chemical compound [Cu].[W] SBYXRAKIOMOBFF-UHFFFAOYSA-N 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000000395 magnesium oxide Substances 0.000 description 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 1
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052863 mullite Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000004645 polyester resin Substances 0.000 description 1
- 229920001225 polyester resin Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 238000010008 shearing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- BFKJFAAPBSQJPD-UHFFFAOYSA-N tetrafluoroethene Chemical group FC(F)=C(F)F BFKJFAAPBSQJPD-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は、配線基板および電子装置に関するものである。 The present invention relates to a wiring board and an electronic device.
例えば電子部品の実装に用いられる配線基板は、絶縁層を含む絶縁基体と、絶縁層の主面(すなわち、絶縁基体の主面または内層)に設けられた配線導体と、絶縁層の側面に設けられた導体層部とを有している。絶縁層は、上下方向に延びたキャスタレーション部を有しており、導体層部は、キャスタレーション部に設けられている。例えば絶縁基体がセラミックスから成る場合、キャスタレーション部の導体層部は、セラミックグリーンシートに導体ペーストを塗布して焼成することによって形成される(例えば、特許文献1参照。)。 For example, a wiring board used for mounting electronic components is provided on an insulating substrate including an insulating layer, a wiring conductor provided on the main surface of the insulating layer (that is, the main surface or the inner layer of the insulating substrate), and a side surface of the insulating layer. And a conductor layer portion formed. The insulating layer has a castellation portion extending in the vertical direction, and the conductor layer portion is provided in the castellation portion. For example, when the insulating substrate is made of ceramics, the conductor layer portion of the castellation portion is formed by applying a conductor paste to a ceramic green sheet and firing it (see, for example, Patent Document 1).
上述した配線基板は、近年の電子装置の小型化によって、製造の効率化の観点等から、多数個取り配線基板を分割することによって製造される場合がある。多数個取り配線基板とは、複数の配線基板領域が縦横に配列されているものである。 The above-described wiring board may be manufactured by dividing a multi-piece wiring board from the viewpoint of manufacturing efficiency due to the recent miniaturization of electronic devices. A multi-cavity wiring board is one in which a plurality of wiring board regions are arranged vertically and horizontally.
キャスタレーション部における導体層部については、絶縁層の主面における配線導体に比べて、十分な厚みに形成することが困難な場合がある。導体層部が十分な厚みを有していない場合、導体層部における断線、または導体層部における電気抵抗の増大が懸念される。 About the conductor layer part in a castellation part, it may be difficult to form in sufficient thickness compared with the wiring conductor in the main surface of an insulating layer. When the conductor layer portion does not have a sufficient thickness, there is a concern about disconnection in the conductor layer portion or an increase in electrical resistance in the conductor layer portion.
なお、配線基板が例えば多数個取り配線基板を分割することによって製造され、絶縁基体が例えばセラミックスから成る場合、キャスタレーション部の導体層部は、例えばセラミックグリーンシートに設けられた貫通孔の内面に導体ペーストを塗布して焼成することによって形成されることがあり、この形成方法においては、貫通孔の奥方まで導体層部を十分な厚みで形成することが困難な場合がある。 In addition, when the wiring board is manufactured by dividing, for example, a multi-piece wiring board and the insulating base is made of ceramics, for example, the conductor layer part of the castellation part is formed on the inner surface of the through hole provided in the ceramic green sheet, for example. The conductive layer may be formed by applying a conductive paste and firing. In this forming method, it may be difficult to form the conductive layer portion with a sufficient thickness to the depth of the through hole.
本発明の一つの態様によれば、配線基板は、絶縁層を有する絶縁基体と、絶縁層の主面に設けられた配線導体と、配線導体に接続された導体層部とを含んでいる。絶縁基体は、上下方向に延びたキャスタレーション部を有する絶縁層を含んでおり、キャスタレーション部が上下方向に延びた溝部を有している。導体層部は、溝部に入り込むようにキャスタレーション部に設けられている。 According to one aspect of the present invention, the wiring board includes an insulating base having an insulating layer, a wiring conductor provided on the main surface of the insulating layer, and a conductor layer portion connected to the wiring conductor. The insulating base includes an insulating layer having a castellation portion extending in the vertical direction, and the castellation portion has a groove portion extending in the vertical direction. The conductor layer portion is provided in the castellation portion so as to enter the groove portion.
本発明の他の態様によれば、電子装置は、上記構成の配線基板と、配線基板に搭載された電子部品とを含んでいる。 According to another aspect of the present invention, an electronic device includes the wiring board having the above configuration and an electronic component mounted on the wiring board.
本発明の一つの態様による配線基板において、キャスタレーション部が上下方向に延びた溝部を有しているとともに、導体層部が溝部に入り込むようにキャスタレーション部に設けられていることによって、導体層部の少なくとも一部においては十分な厚みを確保す
ることができ、導体層部における断線および導体層部における電気抵抗の増大を抑えることができる。
In the wiring board according to one aspect of the present invention, the castellation portion has a groove portion extending in the vertical direction, and the conductor layer portion is provided in the castellation portion so as to enter the groove portion. A sufficient thickness can be ensured in at least a part of the portion, and disconnection in the conductor layer portion and an increase in electric resistance in the conductor layer portion can be suppressed.
本発明の他の態様による電子装置は、上記構成の配線基板を有していることによって、電気的信頼性および電気的特性に関して向上されている。 An electronic device according to another aspect of the present invention is improved in terms of electrical reliability and electrical characteristics by including the wiring board having the above configuration.
本発明のいくつかの例示的な実施形態について、添付の図面を参照しつつ説明する。 Several exemplary embodiments of the present invention will be described with reference to the accompanying drawings.
(第1の実施形態)
本発明の第1の実施形態における電子装置は、図1および図2に示されているように、配線基板1と、配線基板1の上面に設けられた電子部品2とを含んでいる。電子装置は、例えば電子部品モジュールを構成する回路基板上に実装される。
(First embodiment)
The electronic device according to the first embodiment of the present invention includes a
配線基板1は、上下方向に延びたキャスタレーション部12を有する絶縁基体11と、キャスタレーション部に設けられた導体層部(導体層13)と、導体層13に電気的に接続された絶縁基体11の表面および内部に設けられた配線導体14とを有している。キャスタレーション部12が上下方向に延びた溝部(溝12a)を有しており、導体層13は溝12a内に入り込んでいる。図1および図2において、電子装置は仮想のxyz空間におけるxy平面に実装されている。図2〜図5において、上方向とは、仮想のz軸の正方向のことをいう。
The
絶縁基体11は、複数の絶縁層11aからなり、電子部品2の搭載領域を含む上面を有しており、平面視において矩形の板状の形状を有している。絶縁基体11は、電子部品2を支持するための支持体として機能し、上面中央部の搭載領域上に電子部品2が低融点ろう材または導電性樹脂等の接合剤を介して接着され固定される。
The
絶縁基体11は、例えば、酸化アルミニウム質焼結体(アルミナセラミックス),窒化アルミニウム質焼結体,ムライト質焼結体またはガラスセラミックス焼結体等のセラミックスを用いることができる。
As the
絶縁基体11が、樹脂材料を用いて作製される場合は、例えば、エポキシ樹脂,ポリイミド樹脂,アクリル樹脂,フェノール樹脂,ポリエステル樹脂、または四フッ化エチレン樹
脂を始めとするフッ素系樹脂等を用いることができる。
When the
絶縁基体11が、例えば酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウム,酸化珪素,酸化マグネシウムおよび酸化カルシウム等の原料粉末に適当な有機バインダーおよび溶剤等を添加混合して泥漿状とし、これをドクターブレード法やカレンダーロール法等によってシート状に成形してセラミックグリーンシートを得て、しかる後、セラミックグリーンシートに適当な打ち抜き加工を施すとともにこれを複数枚積層し、高温(約1600℃)で焼成することによって製作される。
If the
キャスタレーション部12は、絶縁基体11の側面に設けられている。キャスタレーション部12は、絶縁基体11の一方主面から他方主面にかけて設けられていても良いし、図2に示す例のように、絶縁基体11の側面の途中から主面にかけて設けられていても構わない。このようなキャスタレーション部12は、絶縁基体11用のセラミックグリーンシートのいくつかに、レーザー加工や金型による打ち抜き加工等によって、キャスタレーション部12となる貫通孔を形成しておくことにより形成される。
The
導体層13は、キャスタレーション部12の内面に設けられており、配線導体14は、絶縁基体11の表面および内部に設けられている。配線導体14の一部は、キャスタレーション部12に導出されており、導体層13に電気的に接続されている。導体層13および配線導体14は、配線基板1に搭載された電子部品2と外部の回路基板とを電気的に接続するためのものである。配線導体14は、絶縁基体11の表面または内部に設けられた配線導体と、絶縁基体11を構成する絶縁層を貫通して上下に位置する配線導体同士を電気的に接続する貫通導体とを含んでいる。
The
導体層13および配線導体14は、タングステン(W),モリブデン(Mo),マンガン(Mn),銀(Ag)または銅(Cu)等の金属材料を用いることができる。例えば、絶縁基体11が酸化アルミニウム質焼結体から成る場合であれば、W,MoまたはMn等の高融点金属粉末に適当な有機バインダーおよび溶媒等を添加混合して得た導体ペーストを、絶縁基体11となるセラミックグリーンシートに予めスクリーン印刷法によって所定のパターンに印刷塗布して、絶縁基体11となるセラミックグリーンシートと同時に焼成することによって、絶縁基体11の所定位置に被着形成される。配線導体14が貫通導体である場合は、金型やパンチングによる打ち抜き加工やレーザー加工によってグリーンシートに貫通孔を形成して、この貫通孔に印刷法によって配線導体14用の導体ペーストを充填しておくことによって形成される。導体層13は、キャスタレーション部12となる貫通孔の内面となる領域に、導体層13用の導体ペーストを印刷塗布しておくことによって形成される。
For the
薄膜層15は、絶縁基体11の配線導体14と重なるように設けられている。薄膜層15は、タングステン(W),モリブデン(Mo),チタン(Ti),銅(Cu)等の金属材料を用いることができる。薄膜層15は、複数層からなり、例えば、TiW(チタンタングステン)等のTi合金から成り、その厚みは例えば0.01〜0.5μmと、Cu(銅)から成り、そ
の厚みは例えば1.0〜100.0μmとを有する。
The
薄膜層15は、例えばイオンプレーティング法、スパッタ法、蒸着法等の従来周知の薄膜形成方法を用いて形成される。例えば、絶縁基板11の表面にイオンプレーティング法、スパッタ法、蒸着法等により金属層を形成する。その後、フォトリソグラフィ法によりレジストパターンを形成し、余分な金属層をウェットエッチング法を用いて除去して形成する。
The
溝12aは、キャスタレーション部12に上下方向に延びて設けられており、導体層13は、溝12aに入り込むように設けられている。溝12aの領域において、導体層13は、他の領域
と比較して厚く形成されており、少なくとも平面透視において配線導体14と直接接して重なるように配置されている。このように、キャスタレーション部12の内面の導体層13の厚みを部分的に厚くすると、例えば、導体層13の厚みをキャスタレーション部12の内面で全体的に厚く形成する場合と比較して、キャスタレーション部12の形状や導体層13の形状等を良好なものとして形成できるので、配線基板を小型で高精度のものとすることができるとともに、外部の回路基板との接合を良好なものとすることができる。また、平面透視において絶縁基体11の内部からキャスタレーション部12に導出される配線導体14の幅を溝12aの幅よりも大きくして重なるように形成しておくと、導体層13と配線導体14との接続を良好なものとすることができる。
The groove 12a is provided in the
キャスタレーション部12および溝12aへの導体層13の形成は、例えば、以下の製造方法により製作できる。
Formation of the
第1の製造方法は、図3(a)に示された例のように、絶縁基体11用のセラミックグリーンシート111に、溝12aを有するキャスタレーション部12となる貫通孔112を形成する。そして、図3(b)に示された例のように、この貫通孔112の内面となる領域に、導体層13用の導体ペーストをスクリーン印刷法によって溝112に入り込むようにキャスタレーション部12となる貫通孔112の内面に塗布印刷する。そして、配線導体14用の導体ペーストの
印刷や他のセラミックグリーンシートとの積層等を行い、導体層13用の導体ペーストと配線導体14用の導体ペーストとが接続された絶縁基体11となるセラミック生成形体し、このセラミック成形体を焼成することにより、図3(c)に示された例のように、キャスタレーション部12が連結した絶縁基体11を形成する。さらに、図3(d)に示された例のように、キャスタレーション部12となる穴112bを分断することにより、溝12aを有するキャ
スタレーション部12に導体層13が形成された配線基板1を製作することができる。
In the first manufacturing method, as in the example shown in FIG. 3A, the through-
次に、第2の製造方法は、図4(a)に示された例のように、絶縁基体11用のセラミックグリーンシート111に、溝12aとなる補助貫通孔112aを形成する。そして、図4(b)に示された例のように、導体層13用の導体ペーストをスクリーン印刷法によって補助貫通孔112aの内面に印刷塗布する。そして、図4(c)に示された例のように、第1貫通孔112aを分断し、絶縁基体11用のセラミックグリーンシート111に、溝12a内に充填された
導体層13用の導体ペーストが露出するとともに、溝12aを有するキャスタレーション部12となる貫通孔112を形成する。そして、図4(d)に示された例のように、この貫通孔112の内面となる領域に、導体層13用の導体ペーストをスクリーン印刷法によって溝12aの内面に塗布された導体層13用の導体ペーストを覆うように、キャスタレーション部12となる貫通孔112の内面に塗布印刷する。その後、配線導体14用の導体ペーストの印刷や他のセ
ラミックグリーンシートとの積層等を行い、導体層13用の導体ペーストと配線導体14用の導体ペーストとが接続された絶縁基体11となるセラミック生成形体し、このセラミック成形体を焼成することにより、図4(e)に示された例のように、キャスタレーション部12が連結した絶縁基体11を形成する。さらに、図4(f)に示された例のように、キャスタレーション部12となる穴112bを分断することにより、溝12aを有するキャスタレーショ
ン部12に導体層13が形成された配線基板1を製作することができる。
Next, in the second manufacturing method, as in the example shown in FIG. 4A, the auxiliary through hole 112a to be the groove 12a is formed in the ceramic
第3の製造方法は、図5(a)に示された例のように、絶縁基体11用のセラミックグリーンシート111に、溝12aとなる補助貫通孔112aを形成する。そして、図5(b)に示された例のように、導体層13用の導体ペーストをスクリーン印刷法によって補助貫通孔112
aの内面に充填する。そして、図5(c)に示された例のように、第1貫通孔112aを分
断し、絶縁基体11用のセラミックグリーンシート111に、溝12a内に充填された導体層13
用の導体ペーストが露出するとともに、溝12aを有するキャスタレーション部12となる貫通孔112を形成する。そして、図5(d)に示された例のように、この貫通孔112の内面となる領域に、導体層13用の導体ペーストをスクリーン印刷法によって溝12aに充填された
導体層13用の導体ペーストを覆うように、キャスタレーション部12となる貫通孔112の内
面に塗布印刷する。その後、配線導体14用の導体ペーストの印刷や他のセラミックグリーンシートとの積層等を行い、導体層13用の導体ペーストと配線導体14用の導体ペーストとが接続された絶縁基体11となるセラミック生成形体し、このセラミック成形体を焼成することにより、図5(e)に示された例のように、キャスタレーション部12が連結した絶縁基体11を形成する。さらに、図5(f)に示された例のように、このセラミック生成形体を焼成した後、キャスタレーション部12となる穴112bを分断することにより、溝12aを
有するキャスタレーション部12に導体層13が形成された配線基板1を製作することができる。
In the third manufacturing method, as in the example shown in FIG. 5A, the auxiliary through hole 112a to be the groove 12a is formed in the ceramic
Fill the inner surface of a. Then, as in the example shown in FIG. 5C, the first through-hole 112a is divided, and the
The conductive paste for use is exposed, and a through-
第1の製造方法は、平面視における溝12aの長さ(キャスタレーション部12から絶縁基体11の中央部側への長さ)が導体層13の厚みよりも小さい場合に好適に使用できる。例えば、溝12aの長さが5μm〜50μmの場合に用いられる。
The first manufacturing method can be suitably used when the length of the groove 12 a in plan view (the length from the
なお、第1の製造方法においては、キャスタレーション部12の内面に導体層13を形成する際に、溝12a内に入り込むように一体的に形成するので、効率よく形成できるとともに、絶縁基体11と導体層13との接合や導体層13同士の剥がれ等も起こりにくいので、後述するような複数の溝12aを形成する場合等に好ましい。また、溝12aを小さくして形成するので小型の配線基板にも好適に用いることができる。
In the first manufacturing method, when the
第3の製造方法は、平面視における溝12aの長さ(キャスタレーション部から絶縁基体11の中央部側への長さ)が導体層13の厚みよりも大きい場合に好適に使用できる。例えば、溝12aの長さが50μm〜200μmの場合に用いられる。
The third manufacturing method can be suitably used when the length of the groove 12a in plan view (the length from the castellation portion to the central portion of the insulating base 11) is larger than the thickness of the
なお、第3の製造方法は、平面視におけるキャスタレーション部12の大きさが小さい場合やキャスタレーション部12の深さが深く、導体層13の表面に薄膜層15を形成する際の金属層がより形成されにくい場合や、薄膜層15の厚みを厚く形成する場合等に好適に使用される。
In the third manufacturing method, when the size of the
導体層13および配線導体14、ならびに薄膜層15の露出する表面には、電解めっき法によってめっき層が被着される。めっき層は、ニッケル,銅,金または銀等の耐食性や接続部材との接続性に優れる金属から成るものであり、例えば、厚さ0.5〜5μm程度のニッケ
ルめっき層と0.1〜3μm程度の金めっき層とが、あるいは厚さ1〜10μm程度のニッケ
ルめっき層と0.1〜1μm程度の銀めっき層とが、順次被着される。これによって、導体
層13および配線導体14、ならびに薄膜層15が腐食することを効果的に抑制できるとともに、配線導体14と電子部品2との固着や配線導体14とボンディングワイヤ等の接続部材3との接合や、導体層13、配線導体14、薄膜層15と外部の回路基板の配線との接合を強固にできる。また、電子部品2の搭載となる配線導体14上では、ニッケルめっき層上に、厚さ10〜80μm程度の銅めっき層を被着させておくことにより、電子部品2の熱を良好に放熱させやすくしてもよい。
A plating layer is deposited on the exposed surfaces of the
配線基板1の上面には、電子部品2が搭載されることによって電子装置を作製できる。配線基板1に搭載される電子部品2は、ICチップやLSIチップ等の半導体素子,発光素子,水晶振動子や圧電振動子等の圧電素子および各種センサ等である。例えば、電子部品2がフリップチップ型の半導体素子である場合には、半導体素子は、はんだバンプや金バンプまたは導電性樹脂(異方性導電樹脂等)等の接続部材3を介して、半導体素子の電極と配線導体14とが電気的および機械的に接続されることによって配線基板1に搭載される。また、例えば電子部品2がワイヤボンディング型の半導体素子である場合には、半導体素子は、接合部材によって電子部品搭載領域に固定された後、ボンディングワイヤ等の接続部材3を介して半導体素子の電極と配線導体14とが電気的に接続されることによって
配線基板1に搭載される。また、配線基板1には、複数の電子部品2を搭載しても良いし、必要に応じて、抵抗素子や容量素子等の小型の電子部品を搭載しても良い。また、電子部品2は必要に応じて、樹脂やガラス等からなる封止材4、樹脂やガラス、セラミックス、金属等からなる蓋体等により封止される。
An electronic device can be manufactured by mounting the
本実施形態の配線基板1によれば、上下方向に延びたキャスタレーション部12を有する絶縁層11aを含んでおり、キャスタレーション部12が上下方向に延びた溝12aを有している絶縁基体11と、絶縁層11aの主面に設けられた配線導体14と、溝12aに入り込むようにキャスタレーション部12に設けられており、配線導体14に接続された導体13とを備えていることから、導体層部の少なくとも一部においては十分な厚みを確保することができ、導体層部における断線および導体層部における電気抵抗の増大を抑えることができる。
According to the
本実施形態の配線基板1は、導体層13と配線導体14とにタングステンやモリブデン等の金属材料を用い、薄膜層15にチタンタングステン等の金属材料を用いる配線基板に好適に使用され、高精度および信頼性に優れた配線基板とすることができる。例えば、絶縁基板11上に薄膜層15を形成するための金属層を形成した際に、キャスタレーション部12の奥部における金属層は、絶縁基体11の表面の金属層よりも薄く形成されやすい。このため、余分な金属層をエッチングにより除去を行う際に、キャスタレーション部12の奥部における金属層が絶縁基体11の表面よりも先に除去された後、導体層13をエッチングにより除去してキャスタレーション部12の奥部における導体層13の厚みが薄くなったとしても、溝12a内での導体層13と配線導体14との電気的接続が保持されるので、導体層部における断線および導体層部における電気抵抗の増大を抑えることができる。
The
本実施形態の電子装置によれば、上記構成の配線基板1と、配線基板1に搭載された電子部品2とを有していることから、電気的信頼性および電気的特性に関して向上されている。
According to the electronic device of the present embodiment, since the
(第2の実施形態)
次に、本発明の第2の実施形態による電子装置について、図6を参照しつつ説明する。
(Second Embodiment)
Next, an electronic device according to a second embodiment of the present invention will be described with reference to FIG.
本発明の第2の実施形態における電子装置において、上記した第1の実施形態の電子装置と異なる点は、図6に示された例のように、キャスタレーション部12が複数の溝12aを有する点、薄膜層15が絶縁基体11の電子部品2の搭載面と同じ主面に設けられている点である。このような場合には、配線基板1の上面側で外部の回路基板に接合できるので、配線基板1の下面側の全面に絶縁基体11よりも熱伝導率の高い部材を接合して配線基板1の放熱性を向上できる。絶縁基体11よりも熱伝導率の高い材料としては、例えば、銅(Cu),銅−タングステン(Cu−W)またはアルミニウム(Al)等の金属材料が挙げられる。また、絶縁基体11が酸化アルミニウム質焼結体からなる場合、窒化アルミニウム質焼結体からなる絶縁材料等が挙げられる。
The electronic device according to the second embodiment of the present invention differs from the electronic device according to the first embodiment described above in that the
また、平面透視において絶縁基体11の内部からキャスタレーション部12に導出される配線導体14の幅を複数の溝12a全体に重なるように幅広に形成しておくと、導体層13と配線導体14との接続を良好なものとすることができるとともに、溝12a間の段差等の発生を抑制して、信頼性に優れた配線基板とすることができる。
In addition, when the width of the
なお、絶縁基体11は、図6に示された例のように凹部16を含んでいる上面を有していてもよい。このような凹部16は、セラミックグリーンシートにレーザー加工や金型による打ち抜き加工等によって、凹部16となる貫通孔を複数のセラミックグリーンシートに形成し、これらのセラミックグリーンシートを、貫通孔を形成していないセラミックグリーンシートに積層することで形成できる。また、絶縁基体11の厚みが薄い場合には、凹部16用の
貫通孔は、セラミックグリーンシートを積層した後、レーザー加工や金型による打ち抜き加工等によって形成すると精度よく加工できるので好ましい。
Note that the insulating
凹部16が発光素子を搭載する為の空間である場合には、図6に示された例のように、凹部16の内側面と凹部16の底面とのなす角度θは鈍角であって、特に110度〜145度が好ましい。角度θをこのような範囲とすると、凹部15となる貫通孔の内側面を打ち抜き加工で安定かつ効率よく形成することが容易であり、この配線基板1を用いた発光装置を小型化しやすい。また、発光素子が発した光を外部に向かって良好に放射できる。このような角度θの内側面を有する凹部16は、パンチの径とダイスの穴の径とのクリアランスを大きく設定した打ち抜き金型を用いてセラミックグリーンシートを打ち抜くことによって形成される。すなわち、打ち抜き金型のパンチの径に対してダイスの穴の径のクリアランスを大きく設定しておくことで、セラミックグリーンシートを主面側から他方主面側に向けて打ち抜く際にグリーンシートがパンチとの接触面の縁からダイスの穴との接触面の縁に向けて剪断されて、貫通孔の径が主面側から他方主面側に広がるように形成される。このとき、セラミックグリーンシートの厚み等に応じてパンチの径とダイスの穴の径とのクリアランスを設定することで、セラミックグリーンシートに形成される貫通孔の内側面の角度を調節できる。このような打ち抜き方法は、打ち抜き加工のみで、凹部16の内側面と凹部16の底面とのなす角度θを所望の角度にできることから、生産性が高い。
When the
また、パンチの径とダイスの穴の径とのクリアランスが小さい打ち抜き金型による加工によって角度θが約90度の貫通孔を形成した後に、貫通孔の内側面に円錐台形状または角錐台形状の型を押し当てることでも、上述のような一方の主面側から他方の主面側に広がる角度θを有する貫通孔を形成してもよい。このような場合には、凹部16の内側面と凹部15の底面とのなす角度θをより精度よく調整できる。
In addition, after forming a through hole having an angle θ of about 90 degrees by processing with a punching die having a small clearance between the diameter of the punch and the diameter of the die, a truncated cone shape or a truncated pyramid shape is formed on the inner surface of the through hole. A through-hole having an angle θ extending from one main surface side to the other main surface side as described above may be formed by pressing the mold. In such a case, the angle θ formed by the inner surface of the
配線基板1が、例えば発光素子の搭載される凹部16を含んだ上面を有する絶縁基体11を有する場合には、凹部15の内壁面に発光素子が発する光を反射させるための反射層が設けてられていてもよい。反射層は、例えば凹部16の内壁面に設けられた金属導体層と金属導体層上に被着されためっき層とを有している。金属導体層は、導体層13および配線導体14と同様の材料および方法によって形成することができる。
When the
例えば、配線基板1に発光素子を搭載する場合には、金属導体層の最表面には銀めっき層を被着させ、導体層13および配線導体14の最表面には金めっき層を被着させることが好ましい。金めっき層は、銀めっき層と比較して、電子部品2や接続部材3、外部の回路基板の配線との接合性に優れており、銀めっき層は、金めっき層と比較して光に対する反射率が高いためである。また、配線導体14と金属導体層の最表面を銀と金との合金めっき層として、例えば、銀と金との全率固溶の合金めっき層としてもよい。
For example, when a light emitting element is mounted on the
(第3の実施形態)
次に、本発明の第3の実施形態による電子装置について、図7および図8を参照しつつ説明する。
(Third embodiment)
Next, an electronic device according to a third embodiment of the present invention will be described with reference to FIGS.
本発明の第3の実施形態における電子装置において、上記した実施形態の電子装置と異なる点は、図7および図8に示された例のように、キャスタレーション部12の内壁面が平面視で波形に形成された複数の溝12aを有している点、導体層13が配線基板1の外壁から離間している点、絶縁基体11の上面および下面に薄膜層15が設けられている点である。
The electronic device according to the third embodiment of the present invention differs from the electronic device according to the above-described embodiment in that the inner wall surface of the
このような配線基板1では、特に小型の配線基板において、導体層13と配線導体14との接続を良好なものとすることができる。
In such a
また、平面透視において絶縁基体11の内部からキャスタレーション部12に導出される配線導体14の幅を複数の溝12a全体に重なるように幅広に形成しておくと、導体層13と配線導体14との接続を良好なものとすることができる。
In addition, when the width of the
本発明は、上述の実施の形態の例に限定されるものではなく、種々の変更は可能である。また、図7および図8に示された例のように、配線基板1は、電子部品搭載層17や中央端子18等の配線以外の導体を備えていても構わない。例えば、これらの導体は、上述の配線導体14および薄膜層15と同様の材料および方法により製作することができ、露出する表面には、導体層13および配線導体14ならびに薄膜層15と同様のめっき層が被着されている。電子部品搭載層17は、例えば、電子部品2の搭載用に用いられ、中央端子18は、例えば、導体層13と同様に、外部の回路基板との接合に用いられる。
The present invention is not limited to the above-described embodiments, and various modifications can be made. Further, as in the example shown in FIGS. 7 and 8, the
また、配線基板1は、絶縁基体に貫通孔を形成し、この貫通孔に、電子部品2が搭載される絶縁基体11よりも放熱性の優れた金属部材を嵌合させて絶縁基体と接合させた配線基板1や、絶縁基体11の内部に、絶縁基体11よりも放熱性の優れた金属部材を平面視で電子部品2が搭載される領域と重なる領域に埋設させた配線基板1であってもよい。
Further, the
また、配線基板1は多数個取り配線基板の形態で製作されていてもよい。
Further, the
1・・・・配線基板
11・・・・絶縁基体
11a・・・絶縁層
12・・・・キャスタレーション部
12a・・・溝
13・・・・導体層
14・・・・配線導体
15・・・・薄膜層
16・・・・凹部
17・・・・電子部品搭載層
18・・・・中央端子層
2・・・・電子部品
3・・・・接続部材
4・・・・封止材
1 ... Wiring board
11 ... Insulating substrate
11a ... Insulating layer
12 ... Castellation part
12a ... Groove
13 ... Conductor layer
14 ... Wiring conductor
15 ... Thin film layer
16 ... Recess
17 ... Electronic component mounting layer
18 ... Central
Claims (4)
前記絶縁層の主面に設けられた配線導体と、
前記溝部に入り込むように前記キャスタレーション部に設けられており、前記配線導体に接続された導体層部とを備えていることを特徴とする配線基板。 Including an insulating layer having a castellation portion extending in the vertical direction, the castellation portion having a groove portion extending in the vertical direction;
A wiring conductor provided on the main surface of the insulating layer;
A wiring board comprising: a conductor layer portion provided in the castellation portion so as to enter the groove portion and connected to the wiring conductor.
該配線基板に搭載された電子部品とを備えていることを特徴とする電子装置。 The wiring board according to claim 1;
An electronic device comprising: an electronic component mounted on the wiring board.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012285341A JP2014127678A (en) | 2012-12-27 | 2012-12-27 | Wiring board and electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012285341A JP2014127678A (en) | 2012-12-27 | 2012-12-27 | Wiring board and electronic device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014127678A true JP2014127678A (en) | 2014-07-07 |
Family
ID=51406923
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012285341A Pending JP2014127678A (en) | 2012-12-27 | 2012-12-27 | Wiring board and electronic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014127678A (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016047755A1 (en) * | 2014-09-26 | 2016-03-31 | 京セラ株式会社 | Wiring board, electronic device and electronic module |
JP2016092018A (en) * | 2014-10-29 | 2016-05-23 | 京セラ株式会社 | Wiring board, electronic device and electronic module |
JP2016096329A (en) * | 2014-11-14 | 2016-05-26 | インテル・コーポレーション | Heat removal from multiple optical devices |
JP2017063093A (en) * | 2015-09-24 | 2017-03-30 | 京セラ株式会社 | Wiring board, electronic device, and electronic module |
EP3176818A4 (en) * | 2014-07-29 | 2018-05-02 | KYOCERA Corporation | Wiring board, electronic device, and electronic module |
WO2020100899A1 (en) * | 2018-11-14 | 2020-05-22 | 株式会社村田製作所 | Electronic component and electronic component module provided with same |
JP2021158322A (en) * | 2020-03-30 | 2021-10-07 | 京セラ株式会社 | Mounting board, electronic device, and electronic module |
EP4053893A4 (en) * | 2019-10-31 | 2023-11-15 | Kyocera Corporation | Wiring board, electronic device, and electronic module |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1070364A (en) * | 1996-08-28 | 1998-03-10 | Kyocera Corp | Ceramic board, manufacture thereof and split circuit board |
JPH11177235A (en) * | 1997-12-08 | 1999-07-02 | Cmk Corp | Manufacture of printed wiring board |
JP2000196240A (en) * | 1998-12-24 | 2000-07-14 | Kyocera Corp | Stacked circuit board |
JP2002232099A (en) * | 2001-01-31 | 2002-08-16 | Kyocera Corp | Ceramic circuit board |
JP2005303149A (en) * | 2004-04-14 | 2005-10-27 | Kyocera Corp | Ceramic substrate, method for manufacturing the same, and electronic component using the same |
-
2012
- 2012-12-27 JP JP2012285341A patent/JP2014127678A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1070364A (en) * | 1996-08-28 | 1998-03-10 | Kyocera Corp | Ceramic board, manufacture thereof and split circuit board |
JPH11177235A (en) * | 1997-12-08 | 1999-07-02 | Cmk Corp | Manufacture of printed wiring board |
JP2000196240A (en) * | 1998-12-24 | 2000-07-14 | Kyocera Corp | Stacked circuit board |
JP2002232099A (en) * | 2001-01-31 | 2002-08-16 | Kyocera Corp | Ceramic circuit board |
JP2005303149A (en) * | 2004-04-14 | 2005-10-27 | Kyocera Corp | Ceramic substrate, method for manufacturing the same, and electronic component using the same |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3176818A4 (en) * | 2014-07-29 | 2018-05-02 | KYOCERA Corporation | Wiring board, electronic device, and electronic module |
WO2016047755A1 (en) * | 2014-09-26 | 2016-03-31 | 京セラ株式会社 | Wiring board, electronic device and electronic module |
JPWO2016047755A1 (en) * | 2014-09-26 | 2017-06-22 | 京セラ株式会社 | Wiring board, electronic device and electronic module |
JP2016092018A (en) * | 2014-10-29 | 2016-05-23 | 京セラ株式会社 | Wiring board, electronic device and electronic module |
JP2016096329A (en) * | 2014-11-14 | 2016-05-26 | インテル・コーポレーション | Heat removal from multiple optical devices |
JP2017063093A (en) * | 2015-09-24 | 2017-03-30 | 京セラ株式会社 | Wiring board, electronic device, and electronic module |
WO2020100899A1 (en) * | 2018-11-14 | 2020-05-22 | 株式会社村田製作所 | Electronic component and electronic component module provided with same |
CN113016065A (en) * | 2018-11-14 | 2021-06-22 | 株式会社村田制作所 | Electronic component and electronic component module provided with same |
US11948854B2 (en) | 2018-11-14 | 2024-04-02 | Murata Manufacturing Co., Ltd. | Electronic component and electronic component module including the same |
EP4053893A4 (en) * | 2019-10-31 | 2023-11-15 | Kyocera Corporation | Wiring board, electronic device, and electronic module |
JP2021158322A (en) * | 2020-03-30 | 2021-10-07 | 京セラ株式会社 | Mounting board, electronic device, and electronic module |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6133854B2 (en) | Wiring board and electronic device | |
JP6298163B2 (en) | Wiring board, electronic device and electronic module | |
JP2014127678A (en) | Wiring board and electronic device | |
JP6140834B2 (en) | Wiring board and electronic device | |
JP5678085B2 (en) | Wiring board, electronic device and multi-piece wiring board | |
JP6194104B2 (en) | Wiring board, electronic device and electronic module | |
JP6133901B2 (en) | Wiring board, electronic device and light emitting device | |
JP6030370B2 (en) | Wiring board and electronic device | |
JP5855822B2 (en) | Multiple wiring board | |
JP6271882B2 (en) | Wiring board and electronic device | |
JP6166194B2 (en) | Wiring board, electronic device and electronic module | |
JP6325346B2 (en) | Wiring board, electronic device and electronic module | |
JP6224473B2 (en) | Wiring board, electronic device and electronic module | |
JP6306474B2 (en) | Wiring board, electronic device and electronic module | |
JP6140831B2 (en) | Light emitting element mounting package and light emitting device | |
JP6267068B2 (en) | Wiring board, electronic device and electronic module | |
JP6258768B2 (en) | Wiring board and electronic device | |
JP6030419B2 (en) | Wiring board and electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150615 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160531 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170107 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170620 |