JP2013080742A - 半導体パッケージ、配線基板ユニット、及び電子機器 - Google Patents

半導体パッケージ、配線基板ユニット、及び電子機器 Download PDF

Info

Publication number
JP2013080742A
JP2013080742A JP2011218619A JP2011218619A JP2013080742A JP 2013080742 A JP2013080742 A JP 2013080742A JP 2011218619 A JP2011218619 A JP 2011218619A JP 2011218619 A JP2011218619 A JP 2011218619A JP 2013080742 A JP2013080742 A JP 2013080742A
Authority
JP
Japan
Prior art keywords
package substrate
package
semiconductor package
disposed
leg
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011218619A
Other languages
English (en)
Other versions
JP5899768B2 (ja
Inventor
Manabu Watanabe
真名武 渡邊
Kenji Fukusono
健治 福園
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2011218619A priority Critical patent/JP5899768B2/ja
Priority to US13/593,733 priority patent/US8933558B2/en
Publication of JP2013080742A publication Critical patent/JP2013080742A/ja
Application granted granted Critical
Publication of JP5899768B2 publication Critical patent/JP5899768B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】パッケージ基板において、発熱体と伝熱体とを接合する接合材に加わる応力を低減し、発熱体と伝熱体との接合部の破損を抑制する技術を提供する。
【解決手段】半導体パッケージは、配線基板と冷却部材との間に配置される半導体パッケージにおいて、パッケージ基板と、パッケージ基板上に実装される発熱体と、パッケージ基板上に実装され、発熱体の周辺に設けられるチップ部品と、発熱体と金属接合材を介して接合される本体部と、本体部からパッケージ基板まで延伸すると共に先端がパッケージ基板に接着される脚部とを有する伝熱体と、を備え、脚部は、パッケージ基板の隅部に配置される第１脚部と、パッケージ基板上における第１脚部の内側であって且つ発熱体とチップ部品との間に配置される第２脚部とを有する。
【選択図】図１１

Description

本発明は、半導体パッケージ、配線基板ユニット、及び電子機器に関する。
近年、電子機器におけるＣＰＵ（Central Processing Unit）等の高機能化、高速化に伴い、半導体チップの発熱量が増加する傾向にある。半導体チップがそのまま大型のシステムボードに実装されることは少なく、パッケージ基板と呼ばれる小さな基板に実装されることが一般的である。パッケージ基板上に半導体チップが搭載されたものは、半導体パッケージと呼ばれる。この半導体パッケージは、例えばシステムボード或いはマザーボードと呼ばれるプリント配線板に搭載される。
上記のような形態で、半導体パッケージをプリント配線板に実装する場合、半導体パッケージの上部にはヒートシンク等の放熱機構が搭載され、半導体チップからの熱を大気中へ放出させる。ここで、半導体パッケージ側には、半導体チップの表面と接触するヒートスプレッダが設けられている。このように、半導体チップとヒートシンクとの間にヒートスプレッダを配置することにより、半導体チップの熱をヒートシンクへ効率的に伝達させる技術が提案されている。ヒートスプレッダには、パッケージ基板に向かって延びる脚部が設けられている。脚部の先端は、例えば樹脂などの接着剤を用いてパッケージ基板に接着される。
上述した半導体パッケージでは、半導体チップとヒートスプレッダとの間が接合材により接合される場合がある。この半導体チップとヒートスプレッダとを接合する接合材として、例えば半田等の金属接合材が使用される。
特開２０１０−２０５９１９号公報 特開２００５−１２１２７号公報 特開２００３−６０１３２号公報
上記のように、半導体チップとヒートスプレッダとを接合する接合材として、金属接合材を使用する場合、パッケージ基板上にヒートスプレッダを装着する工程で、加熱して金属接合材を一旦溶融させる必要がある。この加熱によって、パッケージ基板が変形する。そのため、硬化後の金属接合材に応力が生じてしまい、金属接合材が破損する虞がある。また、半導体パッケージが電子機器に組み込まれた後の稼働時にも同様の問題が生じる。例えば、電子機器の電源がオン、オフするたびに、温度上昇と温度下降とが繰り返し起こるため、その都度パッケージ基板が変形し、金属接合材に応力が作用する。本件は、上記のようなパッケージ基板において、半導体チップとヒートスプレッダとを接合する接合材に加わる応力を低減し、半導体チップとヒートスプレッダとの接合部の破損を抑制することを目的とする。また、上記のようなパッケージ基板が搭載された配線基板ユニット或いは電子機器において、半導体チップとヒートスプレッダとを接合する接合材に加わる応力を低減し、半導体チップとヒートスプレッタとの接合部の破損を抑制することを目的とする。
本件の一観点による半導体パッケージは、配線基板と冷却部材との間に配置される半導体パッケージにおいて、パッケージ基板と、前記パッケージ基板上に実装される発熱体と、前記パッケージ基板上に実装され、前記発熱体の周辺に設けられるチップ部品と、前記発熱体と金属接合材を介して接合される本体部と、前記本体部から前記パッケージ基板まで延伸すると共に先端が前記パッケージ基板に接着される脚部とを有する伝熱体と、を備え、前記脚部は、前記パッケージ基板の隅部に配置される第１脚部と、前記パッケージ基板上における前記第１脚部の内側であって且つ前記発熱体と前記チップ部品との間に配置される第２脚部とを有する。
本件によれば、パッケージ基板において、発熱体と伝熱体とを接合する接合材に加わる応力を低減し、発熱体と伝熱体との接合部の破損を抑制することができる。
図１は、比較例の第１態様に係る配線基板ユニットの断面図である。 図２は、比較例の第１態様に係るヒートスプレッダを下方から眺めた外観斜視図である。 図３は、比較例の第１態様に係る半導体パッケージの接合工程を示す図である。 図４は、接合工程の除熱過程において、比較例の第１態様に係るパッケージ基板に生じる変形を概念的に示す図である。 図５は、比較例の第２態様に係る配線基板ユニットの断面図である。 図６は、比較例の第２態様に係るヒートスプレッダを下方から眺めた外観斜視図である。 図７は、第１実施例に係る電子機器の外観斜視図である。 図８は、第１実施例に係る配線基板ユニットの上面図である。 図９は、図８におけるＡ−Ａ矢視断面図である。 図１０は、第１実施例に係る配線基板ユニットの外観斜視図である。 図１１は、第１実施例に係る配線基板ユニットの水平断面図である。 図１２は、第１実施例に係るヒートスプレッダを下方から眺めた外観斜視図である。 図１３は、図１１におけるＢ−Ｂ矢視断面図である。 図１４は、第１実施例に係る半導体パッケージの側面図である。 図１５は、検証に用いた第１実施例に係る半導体パッケージを説明する説明図である。 図１６は、第１変形例に係る半導体パッケージを説明する説明図である。 図１７は、第２変形例に係る半導体パッケージを説明する説明図である。 図１８は、第３変形例に係る半導体パッケージを説明する説明図である。
＜比較例＞
図１は、比較例の第１態様に係る配線基板ユニット２０の断面図である。配線基板ユニット２０は、プリント配線板であるメインボード２１を備える。メインボード２１には、例えば、樹脂基板が用いられている。メインボード２１の表面には、ＬＳＩ、ＣＰＵ等といった半導体パッケージ２２が、例えばＢＧＡ（Ball Grid Array）実装方式によって実装されている。
半導体パッケージ２２は、例えば、樹脂基板を用いたパッケージ基板２３と、パッケージ基板２３上に実装された半導体チップ２４と、ヒートスプレッダ２５とを備える。ヒートスプレッダ２５は、半導体チップ２４を封止するリッドとしての役割と伝熱部材としての役割を有する。図２は、比較例の第１態様に係るヒートスプレッダ２５を下方から眺め
た外観斜視図である。ヒートスプレッダ２５の上面には、放熱部材であるヒートシンク２６が配置されている。ヒートシンク２６は、ボルト２７及びナット２８等を含む締結部材２９によって、半導体パッケージ２２に係るヒートスプレッダ２５の上面に押し付けられる態様で、メインボード２１に固定されている。
ヒートスプレッダ２５は、半導体チップ２４の上部に配置される本体部２５Ａと、本体部２５Ａからパッケージ基板２３まで延伸する脚部２５Ｂと、半導体チップ２４を収容する収容凹部２５Ｃと、を有する。脚部２５Ｂの先端面は、例えば熱硬化性樹脂を介して、パッケージ基板２３に接着されている。
ヒートシンク２６のベースプレート２６Ａは、ヒートスプレッダ２５より外側に広がる輪郭を有している。ヒートスプレッダ２５とベースプレート２６Ａとの間には、例えば、熱伝導シート等の熱伝導材料が挟まれている。ベースプレート２６Ａの四隅には、締結部材２９のボルト２７を挿通させる貫通孔が設けられている。ボルト２７の一端側は、メインボード２１の裏面側に配置されたボルスタープレート３０に連結されている。ボルト２７の他端側には、ナット２８及びスプリング３１が装着されており、ナット２８を締め付けることでスプリング３１が圧縮される。そして、スプリング３１の復元力によって、ベースプレート２６Ａがヒートスプレッダ２５に押し付けられることで、ヒートシンク２６及び半導体パッケージ２２のメインボード２１に対する固定度が高められる。
半導体チップ２４とヒートスプレッダ２５との接合は、半田等の金属接合材３２を介して接合されている。また、パッケージ基板２３の表面には、半導体チップ２４の周囲にチップ部品３３が実装されている。図３は、半導体パッケージ２２の製造時に、金属接合材３２による半導体チップ２４とヒートスプレッダ２５との接合、及び、熱硬化性樹脂２５Ｄによるヒートスプレッダ２５とパッケージ基板２３との接合を行う接合工程を示す図である。接合工程では、例えば、金属接合材３２の融点以上、且つ熱硬化性樹脂２５Ｄが硬化する硬化温度以上の温度となるように、半導体パッケージ２２を加熱しつつ、ヒートスプレッダ２５とパッケージ基板２３とを挟み込むようにプレスする。その結果、熱硬化性樹脂２５Ｄが硬化することで、ヒートスプレッダ２５における脚部２５Ｂの先端面が、パッケージ基板２３表面に接合（接着）される。また、溶融した金属接合材３２が、除熱と共に冷えて凝固することによって、半導体チップ２４及びヒートスプレッダ２５が互いに接合される。
樹脂基板であるパッケージ基板２３は、接合工程による加熱過程において膨張し、その後の除熱過程で収縮する。半導体チップ２４は、例えば、シリコンを原材料としており、樹脂基板に比べて相対的に熱膨張率が小さい。そのため、接合工程において半導体チップ２４が膨張、収縮する度合いは、パッケージ基板２３に比べて顕著に軽減される。つまり、パッケージ基板２３のうち、上部に半導体チップ２４が実装される領域Ａと、当該領域Ａ及び脚部に挟まれた領域Ｂとでは、パッケージ基板２３の拘束条件が相違することになる。
図４は、接合工程の除熱過程において、比較例の第１態様に係るパッケージ基板２３に生じる変形を概念的に示す図である。接合工程の除熱過程では、温度の低下とともにパッケージ基板２３が収縮する。その際、領域Ａでは、パッケージ基板２３の上面側が、熱膨張率の小さな半導体チップによって拘束されるため、下面側に比べて収縮変形量が小さくなる。その結果、パッケージ基板２３の平面全体では、上面側に凸の反りが生じる。この状態で、金属接合材３２が硬化（凝固）すると、パッケージ基板２３に反りが生じた状態で、半導体チップ２４の上面とヒートスプレッダ２５が接合される。
第１態様に係る配線基板ユニット２０が電子機器に組み込まれた場合、電源をオン、オ
フする度に、半導体チップ２４の発熱及びその停止が繰り返され、半導体チップ２４に係る発熱量が変動する。そうすると、半導体チップ２４の温度も変動し、例えば、半導体パッケージ２２の製造時に生じたパッケージ基板２３の反りを元に戻す方向、或いは、逆に反りを助長する方向への変形が、繰り返し起こる。その結果、金属接合材３２に応力が作用して、金属接合材３２が破損する場合がある。尚、金属接合材３２の破損とは、金属接合材３２が、半導体チップ２４表面、或いはヒートスプレッダ２５表面から剥離する現象等も含まれる。
接合工程の除熱過程では、半導体チップ２４とヒートスプレッダ２５との間に介在する金属接合材３２が硬化した後も、パッケージ基板２３の収縮変形が継続される場合がある。第１態様に係るヒートスプレッダ２５は、脚部２５Ｂがパッケージ基板２３の外周部近傍に接合されている。そのため、脚部２５Ｂ同士のスパンが大きく確保されることによって、パッケージ基板２３における領域Ｂの存在領域が広くなる。パッケージ基板２３の領域Ｂは、半導体チップ２４による拘束を受けないため、接合工程の収縮変形量が大きくなり易い。その結果、硬化した金属接合材３２への応力集中が起こり、金属接合材３２が破損する場合がある。
図５は、比較例の第２態様に係る配線基板ユニット２０´の断面図である。図６は、比較例の第２態様に係るヒートスプレッダ２５´を下方から眺めた外観斜視図である。第２態様に係るヒートスプレッダ２５´は、第１態様に係るヒートスプレッダ２５に比べて、脚部２５Ｂ同士のスパンが小さい。これによれば、パッケージ基板２３における領域Ｂが、第１態様のパッケージ基板２３（図３を参照）に比べて小さくなる。よって、接合工程の除熱過程における、金属接合材３２への応力集中の緩和が期待できる。
しかしながら、第２態様に係るヒートスプレッダ２５´は、本体部２５Ａが脚部２５Ｂの外側に向かって大きく張り出している。このような、いわゆる片持ち梁形式のヒートスプレッダ２５´では、以下の理由により、締結部材２９の締め付けに起因する金属接合材３２への応力集中が起こり易くなる。即ち、ヒートシンク２６におけるベースプレート２６Ａの四隅に形成されるボルト２７の貫通孔は、半導体パッケージ２２の輪郭よりも外側に位置する。そのため、締結部材２９のナット２８を締め付けることにより、ベースプレート２６Ａが撓む。これにより、ヒートスプレッダ２５´のうち、本体部２５Ａの張り出し部がベースプレート２６Ａに押圧され、下方に向かって撓む。その結果、ヒートスプレッダ２５´は、全体として上側に凸となるように、本体部２５Ａが変形することになる。
第２態様に係るヒートスプレッダ２５´は、第１態様に係るヒートスプレッダ２５に比べて、脚部２５Ｂ同士のスパンが小さいため、本体部２５Ａが撓む際の曲率半径が小さく（きつく）なる。その結果、第２態様に係るヒートスプレッダ２５´は、締結部材２９の締め付けに因る金属接合材３２への応力集中が起こり易くなる。このようにして、金属接合材３２に応力が集中した状態の半導体パッケージ２２が電子機器に組み込まれると、電源のオン、オフの切り替えによって半導体チップ２４の温度が変動する。その結果、金属接合部３２に更なる応力が作用し、金属接合部３２が破損する虞がある。
上記課題を解決するための実施形態に係る半導体パッケージ、配線基板ユニット、及び配線基板ユニットを備える電子機器を、図面を参照して、以下に説明する。以下の実施例の構成は例示であり、実施形態に係る半導体パッケージ、配線基板ユニット、及び電子機器は実施例の構成に限定されない。
＜第１実施例＞
図７は、第１実施例に係る電子機器１の外観斜視図である。図８は、第１実施例に係る配線基板ユニットの上面図である。図９は、図８におけるＡ−Ａ矢視断面図である。図１
０は、第１実施例に係る配線基板ユニットの外観斜視図である。
図７に示す符号１は、例えば、サーバー，メインフレーム等の電子機器１である。電子機器１は、筐体１１を備え、この筐体１１の内部には図８及び図９等に示す配線基板ユニット２が収容される。配線基板ユニット２は、メインボード３、半導体パッケージ４、ボルスタープレート５、締結部材６、ヒートシンク７等を備える。メインボード３には、例えば、樹脂基板が用いられている。メインボード３の表面には、半導体パッケージ４が実装されている。
半導体パッケージ４は、パッケージ基板４１、半導体チップ４２、チップ部品４３、ヒートスプレッダ８等を備える。半導体パッケージ４とメインボード３との間の接続構造は、例えばＢＧＡ（Ball Grid Array）実装方式が採用されている。パッケージ基板４１は、概ね矩形状の輪郭を有しており、例えば、ガラスエポキシ多層基板によって形成されている。パッケージ基板４１の下面（裏面）には、複数の端子バンプ４４、すなわちボールグリッドアレイが配置されている。半導体パッケージ４は、この端子バンプ４４を介して、メインボード３の表面（上面）に電気的に接合される。端子バンプ４４としては、例えば、半田ボールを用いることができる。また、半田ボールには、例えば、錫、銀、銅などの合金を用いた無鉛半田を好適に適用することができる。半導体チップ４２は、発熱体の一例として挙げられる。
パッケージ基板４１の表面（上面）には、半導体チップ４２の他、例えば、チップキャパシタやチップ抵抗等といったチップ部品４３が実装されている。尚、半導体チップ４２やチップ部品４３は、例えば、フリップチップ接続等によって、パッケージ基板４１の端子と電気的に接続することができる。
半導体パッケージ４のヒートスプレッダ８は、半導体チップ４２を封止するリッド（キャップ）としての役割と、稼働により発熱する半導体チップ４２の熱をヒートシンク７に伝熱する役割と、を有する部材である。ヒートスプレッダ８は、半導体チップ４２の上部に配置される本体部８１と、本体部８１の下面（裏面）からパッケージ基板４１まで延伸（垂下）する脚部８２と、半導体チップ４２を収容する収容凹部８３と、を有する。脚部８２の先端面は、熱硬化性樹脂９を介してパッケージ基板４１と一体に接着（接合）されている。但し、ヒートスプレッダ８の脚部８２とパッケージ基板４１の表面とを接着する接着材（剤）は、熱硬化性樹脂に限られない。
収容凹部８３は、ヒートスプレッダ８に係る本体部８１の下面、脚部８２の内面、及び、パッケージ基板４１の上面（表面）によって存在領域が画定されており、本実施例では、箱型形状として形成されている。但し、収容凹部８３の形状は箱型形状に限られず、その他の形状を採用してもよい。ヒートスプレッダ８は、例えば、銅やアルミニウムといった、熱伝導性（伝熱性）の優れた金属材料を用いることができる。ヒートスプレッダ８は、伝熱体の一例である。
ヒートスプレッダ８の本体部８１は、主として、半導体チップ４２の熱を、ヒートシンク７側に伝熱させるために機能する部位である。本体部８１は、半導体チップ４２の上面よりも大きな輪郭を有しており、半導体チップ４２から伝えられた熱を、本体部８１の平面方向に分散させつつヒートシンク７に伝熱する。近年では、電子機器１におけるＣＰＵ等の高機能化、高速化に伴い、発熱体としての半導体チップ４２の発熱量が増加傾向にある。半導体パッケージ４では、半導体チップ４２の上面と、ヒートスプレッダ８の本体部８１の下面（裏面）とを、熱抵抗の少ない金属接合材４５を介して熱的に接合する。これにより、半導体チップ４２からヒートスプレッダ８への伝熱性の向上を図っている。本実施例において、金属接合材４５の一例として半田を使用しているが、これには限定されな
い。ヒートスプレッダ８の脚部８２の形状、機能等については、後述する。
なお、金属接合材４５による半導体チップ４２とヒートスプレッダ８との接合、及び、熱硬化性樹脂９によるヒートスプレッダ８とパッケージ基板４１との接合を行う接合工程は、上記比較例において述べたものと同様である。接合工程では、例えば、金属接合材４５の融点以上、且つ熱硬化性樹脂９が硬化する硬化温度以上の温度となるように、半導体パッケージ４を加熱しつつ、ヒートスプレッダ８とパッケージ基板４１とを挟み込むようにプレスする熱プレス処理が行われる。熱プレス処理に際しては、例えば、ヒートスプレッダ８における本体部８１下面と半導体チップ４２上面との間に金属接合材４５である半田を配置する。また、ヒートスプレッダ８における脚部８２下面（先端面）とパッケージ基板４１上面との間に熱硬化性樹脂９を配置した状態で仮固定する。この状態の半導体パッケージ４に対して、例えば真空式熱プレス装置によって、所定の加熱条件、加圧条件下において熱プレスを行う。
図８及び図９に示すように、ヒートシンク７は、ベースプレート７１及び複数枚の放熱フィン７２を有している。ベースプレート７１は、ヒートスプレッダ８の上部に載置される、メインボード３の平面方向に広がる板状部材である。ベースプレート７１は、ヒートスプレッダ８の本体部８１よりも外側に広がる輪郭を有する。ヒートスプレッダ８の本体部８１とベースプレート７１との間には、熱伝導シート等の熱伝導材料が挟まれることで、双方が熱的に接触している。
放熱フィン７２は、ベースプレート７１に固着された薄板状の放熱板である。各放熱フィン７２は、ベースプレート７１の上面から、垂直方向に立ちあがるように立設されている。また、個々の放熱フィン７２は、相互に平行に配列されており、隣接する放熱フィン７２同士の間には、同一方向に伸びる通気路が区画形成される。ベースプレート７１、及び放熱フィン７２等は、例えば、アルミニウムや銅といった金属材料を用いることができる。
以上のように、半導体パッケージ４は、メインボード３とヒートシンク７との間に配置され、半導体チップ４２及びヒートスプレッダ８と、ヒートスプレッダ８及びヒートシンク７とは、相互に熱接触して設けられる。半導体チップ４２の熱は、金属接合材４５、ヒートスプレッダ８を介して、ヒートシンク７に伝達される。ヒートシンク７のベースプレート７１に伝達された熱は、複数の放熱フィン７２から大気中に放射される。
ヒートシンク７におけるベースプレート７１の四隅には締結部材６が配置されている。締結部材６は、半導体パッケージ４の上面、即ち、ヒートスプレッダ８にヒートシンク７を押し付けつつ、ヒートシンク７をメインボード３に対して固定する部材である。締結部材６は、ボルト６１、スプリング６２、及びナット６３を有する。締結部材６は、半導体パッケージ４における配置領域の外側領域に配置されている。ヒートシンク７のベースプレート７１における四隅には、ボルト６１を挿通させる貫通孔７１Ａが設けられている。メインボード３の下面（裏面）側には、締結部材６を固定するためのボルスタープレート５が配置されている（図９を参照）。ボルスタープレート５には、例えば、打ち込みネジ等の固定具５Ａを介して、ボルト６１の基端側が一体的に固定されている。
メインボード３には、ベースプレート７１と同様に、ボルト６１を挿通させる貫通孔３Ａが設けられている。メインボード３には、ベースプレート７１に設けられている各貫通孔７１Ａに対応する位置に、合わせて４個の貫通孔３Ａが設けられている。ボルト６１は、例えば、メインボード３の裏側から、上下方向に整合して設けられた貫通孔３Ａ、貫通孔７１Ａに順次、挿通させられる。図９に示すように、貫通孔３Ａ及び貫通孔７１Ａに挿通された、ボルト６１の先端側は、ベースプレート７１の上面から突出しており、スプリ
ング６２及びナット６３が装着されている。
ナット６３を締め付けることによって、スプリング６２が圧縮される。その結果、圧縮されたスプリング６２の復元力によって、ベースプレート７１とボルスタープレート５との間隔を狭める方向に、スプリング６２からベースプレート７１とボルスタープレート５とに押圧力が作用する。これにより、ヒートシンク７のベースプレート７１が、ヒートスプレッダ８の上面に押し付けられ、ヒートシンク７及び半導体パッケージ４が、メインボード３に固定される。
ボルスタープレート５は、第１プレートの一例である。また、ベースプレート７１は、第２プレートの一例である。ヒートシンク７は、冷却部材の一例である。なお、本実施例では、半導体パッケージ４を冷却する冷却部材の一例として、空冷式のヒートシンク７を採用しているが、他の機構を適用してもよい。例えば、ベースプレート７１に冷却液を循環させる流路が形成された、いわゆる液冷式の冷却機構を適用してもよい。
次に、ヒートスプレッダ８の詳細構造について、説明する。図１１は、第１実施例に係る配線基板ユニット２の水平断面図である。図１１は、半導体パッケージ４において、ヒートスプレッダ８の脚部８２、半導体チップ４２、及びチップ部品４３等を通る高さで切断した断面を示す。また、図１１には、メインボード３の輪郭位置を破線で示している。図１２は、第１実施例に係るヒートスプレッダ８を下方（即ち、収容凹部８３側）から眺めた外観斜視図である。また、図１３は、図１１におけるＢ−Ｂ矢視断面図である。図１４は、第１実施例に係る半導体パッケージ４の側面図である。図１４においては、半導体パッケージ４以外の構成の図示を割愛している。また、図１４は、図１１中に示す矢印Ｃ方向から半導体パッケージ４を眺めた場合の側面図である。以下、図１１〜図１４を参照して、本実施例に係るヒートスプレッダ８の詳細について説明する。
ヒートスプレッダ８の脚部８２は、パッケージ基板４１の隅部（ここでは、四隅）に配置される第１脚部８２Ａと、第１脚部８２Ａよりも内側、即ち、半導体チップ４２に近い部位に設けられる第２脚部８２Ｂと、を有する。第１脚部８２Ａは、半導体チップ４２と、締結部材６との間に設けられる。例えば、図１１に示すように、第１脚部８２Ａは、半導体チップ４２の隅部（角部）と締結部材６とを結ぶ仮想線上の何れかの位置に配置されている。即ち、第１脚部８２Ａは、半導体チップ４２と締結部材６とによって挟まれる、パッケージ基板４１上の平面位置に配置される。
ここで、チップ部品４３は、矩形状を有する半導体チップ４２の周辺に設けられている。より具体的には、半導体チップ４２の各辺（側面）に沿うようにして、複数のチップ部品４３が並べて設けられている。ヒートスプレッダ８の第２脚部８２Ｂは、第１脚部８２Ａよりもパッケージ基板４１における内側であって、且つ、半導体チップ４２の周辺に設けられるチップ部品４３と半導体チップ４２との間に設けられている。更に、第２脚部８２Ｂは、半導体チップ４２の各辺に沿った４つの線状の壁体が相互に連結することによって、環状に形成されている。但し、後述する変形例に示すように、上記した第１脚部８２Ａ及び第２脚部８２Ｂの形状、配置態様については、種々の変更を加えることができる。
本実施例に係るヒートスプレッダ８によれば、パッケージ基板４１上において、第２脚部８２Ｂを、チップ部品４３と半導体チップ４２との間に配置することにより、半導体チップ４２の近くに配置するようにした。そのため、図３に示した比較例の第１態様に係る配線基板ユニット２０と比較して、領域Ｂが形成される範囲を狭めることができる（図１３を参照）。より詳しくは、半導体パッケージ４の製造時（特に、接合工程における除熱過程）に収縮変形が大きくなり易い、半導体チップ４２による拘束を受けない領域Ｂが形成される範囲を、狭くすることができる。即ち、半導体パッケージ４の製造時において、
パッケージ基板４１に反り生じる度合いが軽減される。その結果、硬化後における金属接合材４５への応力集中が起こり難くなり、金属接合材４５の破損を抑制できる。従って、半導体パッケージ４の製造時における信頼性が低下することを抑制することができる。
また、半導体パッケージ４が電子機器１に組み込まれた後の稼動時には、上述したように、電源をオン、オフする度に、半導体チップ４２の温度が上下変動する。これに対して、本実施例に係る半導体パッケージ４は、ヒートスプレッダ８の第２脚部８２Ｂが半導体チップ４２の近傍に配置されている。これによれば、第２脚部８２Ｂが、本体部８１とパッケージ基板４１との距離を保持する機能を発揮する。
従って、半導体パッケージ４の稼動時に、半導体チップ４２とヒートスプレッダ８との間に熱膨張差が生じたとしても、その影響を軽減することが可能となる。半導体チップ４２の近傍に配置される第２脚部８２Ｂが、本体部８１とパッケージ基板４１との間の垂直距離を保持するため、金属接合材４５に大きな応力が掛かることを抑制できる。
一方、ヒートスプレッダ８における脚部８２同士のスパンを小さくするだけでは、比較例の第２態様で述べたように、その背反として、締結部材６の締め付けに起因する金属接合材４５への応力集中が起こり易くなる。これに対して、本実施例では、締結部材６の締め付け力が作用するパッケージ基板４１の隅部において、半導体チップ４２と締結部材６との間に第１脚部８２Ａを配置することで、上記不具合を解消するようにした。
ここで、締結部材６はメインボード３の平面内において、パッケージ基板４１の輪郭よりも外側の領域、且つ、パッケージ基板４１の対角同士を結ぶ延長上に配置されている。従って、締結部材６の締め付け力は、ヒートシンク７におけるベースプレート７１を介して、本体部８１の隅部に伝達される。本実施例では、締結部材６の締め付け力が作用する本体部８１の隅部に対応させて、パッケージ基板４１の隅部に第１脚部８２Ａを配置するようにした。これにより、パッケージ基板４１の隅部同士を結ぶ対角方向において、脚部８２同士のスパンを大きく確保することができる。その結果、締結部材６の締め付け力によってヒートスプレッダ８の本体部８１が撓む際の、曲率半径を大きく（緩やかに）することができる。従って、締結部材６の締め付けに起因する、硬化後における金属接合材４５への応力集中を緩和することができる。
更に、ヒートスプレッダ８は、パッケージ基板４１の隅部において、本体部８１が脚部８２の外側に張り出すことを抑える構造としたので、本体部８１がベースプレート７１に押圧された際に、本体部８１を撓み難くすることができる。これにより、ヒートスプレッダ８と半導体チップ４２とを接合する金属接合材４５への応力集中を緩和することができる。従って、電子機器１の電源のオン、オフを切り替える度に半導体チップ４２の温度が変動し、半導体チップ４２とヒートスプレッダ８との間に熱膨張差が生じたとしても、半導体チップ４２とヒートスプレッダ８との接合部の破損を抑制できる。よって、半導体パッケージ４の稼動時における信頼性が低下することを抑制できる。
以上のように、本実施例に係るヒートスプレッダ８は、第２脚部８２Ｂを、第１脚部８２Ａの内側であって且つチップ部品４３と半導体チップ４２との間に配置したので、半導体パッケージ４の製造時における金属接合材４５の破損を抑制できる。更に、第１脚部８２Ａを、パッケージ基板４１の隅部に配置したので、第２脚部８２Ｂのスパンを小さくしたことに起因する不都合が生じることを抑制できる。即ち、締結部材６の締め付け力に起因して本体部８１が撓む際の曲率半径を緩やかにすることができ、且つ、パッケージ基板４１の隅部において本体部８１の側方への張り出しを無くすことにより、本体部８１を撓み難くすることができる。これにより、半導体パッケージ４の稼働時においても、金属接合材４５に大きな応力が掛かることを抑制し、金属接合材４５の破損を防ぐことができる
。よって、本実施例に係る半導体パッケージ４によれば、製造時及び稼動時の双方において、半導体パッケージ４に係る品質の信頼性を担保することができる。
また、本実施例に係るヒートスプレッダ８では、半導体チップ４２と締結部材６との間に挟まれた位置に第１脚部８２Ａを配置した。そのため、締結部材６の締め付けによる影響が顕著となる箇所において、第１脚部８２Ａ同士のスパンを充分に確保できる。これにより、金属接合材４５に作用する応力を低減させる効果が、より一層顕著なものとなる。したがって、半導体チップ４２とヒートスプレッダ８との接合部の破損を、より一層良好に抑制することができる。
また、本実施例に係る半導体パッケージ４において、第１脚部８２Ａをパッケージ基板４１の隅部に配置させたことは、以下の点でも有利である。即ち、パッケージ基板４１における外周部のうち、各辺における中央部の表面を、チップ部品４３を実装するためのスペースとして利用することができる。これにより、チップ部品４３を、半導体チップ４２の各辺（各側面）に沿って、対向して配置することが可能となる。
ここで、パッケージ基板４１に実装される半導体チップ４２とチップ部品４３とは、例えば、パッケージ基板４１に形成される配線層を介して電気的に接続されている。本実施例では、パッケージ基板４１の表面において、チップ部品４３を半導体チップ４２の各辺に沿って対向配置することができるので、上記配線層が複雑な形状となることを回避できる。つまり、パッケージ基板４１の配線層の配線距離を短くすることができ、且つ、配線層を形成する導体パターンの形状も単純な形状にすることができる。その結果、半導体パッケージ４の製造コストの低減、及び製品の信頼性の向上を図ることができる。
〈検証〉
第１実施例に係る配線基板ユニット２（半導体パッケージ４）について、金属接合材４５に作用する応力の低減効果の検証を行った。検証を行った半導体パッケージ４の詳細について、図１５に示す。図１５は、検証に用いた第１実施例に係る半導体パッケージ４を説明する説明図である。図１５における左図は、第１実施例に係る半導体パッケージ４の平面形状及び各寸法を示す図である。図１５における右図は、第１実施例に係るヒートスプレッダ８の立面形状及び各寸法を示す図である。本検証に用いた第１実施例に係る半導体パッケージ４は、半導体チップ４２のサイズを縦１６．５ｍｍ×横１１．０ｍｍとし、パッケージ基板４１のサイズを縦４０．０ｍｍ×横４０．０ｍｍとした。
ヒートスプレッダ８の脚部８２の各寸法については、第１脚部８２Ａのサイズを縦８．２５ｍｍ×横１１．０ｍｍとした。また、第２脚部８２Ｂについては、幅（Ｌ２）３．０ｍｍとし、ロの字型に環状配置した。また、半導体チップ４２の各辺（各側面）と第２脚部８２Ｂとの離れ寸法（Ｌ１）を３．０ｍｍとした。ヒートスプレッダ８の周囲には、パッケージ基板４１の外形に対して幅０．５ｍｍの余白領域を設けた。また、ヒートスプレッダ８の全高を３．１２５ｍｍとした。また、本体部８１のうち、第２脚部８２Ｂよりも外側の張り出し部の厚さを２．０ｍｍとし、第２脚部の内側領域における厚さを２．５ｍｍとした。
本検証において、第１実施例に係る半導体パッケージ４と対比する対象として、比較例の第１態様に係る半導体パッケージ２２（図１、２等を参照）と、比較例の第２態様に係る半導体パッケージ２２（図５、６等を参照）を用いた。以下、第１態様に係る半導体パッケージ２２を「比較例１」と称し、第２態様に係る半導体パッケージ２２を「比較例２」と称する。比較例１及び比較例２に係る半導体チップ及びパッケージ基板の形状、各寸法は、第１実施例と同様である。
比較例１に係るヒートスプレッダは、幅３．０ｍｍの脚部を外周部にロの字型に配置した。比較例２に係るヒートスプレッダは、本体部の短辺方向（縦方向）における幅が１１．０ｍｍ、本体部の長辺方向（横方向）における幅が８．２５ｍｍとなる張り出し部が本体部の外周部に形成されるように、幅３．０ｍｍの脚部をロの字型に配置した。
以上の条件下において上記検証を行ったところ、第１実施例では、半導体チップ及びヒートスプレッダを接合する金属接合材に作用する応力が、比較例１に比べて２１．５％低減され、比較例２に比べて１１．９％低減されるという結果を得た。
＜変形例＞
次に、本実施形態に係る変形例について説明する。図１６は、第１変形例に係る半導体パッケージ４Ａを説明する説明図である。第１実施例と同一の構成要素については、第１実施例と同一の符号を付し、その説明を省略する。
第１実施例においては、ヒートスプレッダ８の第１脚部８２Ａと第２脚部８２Ｂとが一体に連結されている構造を例に説明したが、これに限られない。第１変形例に係るヒートスプレッダ８は、第１脚部８２Ａと第２脚部８２Ｂとが、独立して設けられている。より詳しくは、第１変形例においては、第２脚部８２Ｂは、第１脚部８２Ａとは独立した、概略ロの字型の環状壁体として形成されている。そして、矩形状の第１脚部８２Ａが、パッケージ基板４１の四隅の各々に、第２脚部８２Ｂとは独立した状態で第２脚部８２Ｂの外側に配置されている。
このように、第１脚部８２Ａ及び第２脚部８２Ｂが互いに離反していても、第１実施例において述べたものと同様な機能を発揮し、半導体チップ４２とヒートスプレッダ８とを接合する金属接合材の破損を抑制できる。なお、第１脚部８２Ａ及び第２脚部８２Ｂは本体部８１を介して連結されており、全体としては一個のヒートスプレッダ８として形成されている。
更に、第１変形例に係る半導体パッケージ４Ａは、ヒートスプレッダ８における第１脚部８２Ａが配置される領域に、パッケージ基板４１の外縁部４６が含まれている。即ち、パッケージ基板４１の隅部のうち、パッケージ基板４１の輪郭を形成する外縁部４６の上部に、ヒートスプレッダ８の第１脚部８２Ａが配置されている。パッケージ基板４１の平面方向において、ヒートスプレッダ８における第１脚部８２Ａを、パッケージ基板４１の外縁部４６に至るまで形成させることで、締結部材６の締め付けに因るヒートスプレッダ８の撓みに対する抵抗力がより一層大きくなる。これは、ヒートスプレッダ８における第１脚部８２Ａ同士のスパンを増大させると、締結部材６の締め付けによってヒートスプレッダ８の本体部８１が撓む際の曲率半径を緩やかにできるからである。本変形例に係る半導体パッケージ４Ａでは、ヒートスプレッダ８における第１脚部８２Ａを配置する領域に、パッケージ基板４１の外縁部４６を含ませることによって、金属接合材４５の破損がより一層起こり難くなる。
図１７は、第２変形例に係る半導体パッケージ４Ｂを説明する説明図である。第１実施例と同一の構成要素については、第１実施例と同一の符号を付し、その説明を省略する。図１７に示すように、第２変形例に係る半導体パッケージ４Ｂは、ヒートスプレッダ８の第２脚部８２Ｂの形状が、第１実施例と相違する。第２変形例に係る第２脚部８２Ｂは、図１７に示すように、複数の柱状体を有する。図示のように、ヒートスプレッダ８の第２脚部８２Ｂは、環状に設けられていなくてもよい。つまり、パッケージ基板４１は、半導体チップ４２側とチップ部品４３側の各領域が第２脚部８２Ｂによって区画されていなくてもよい。
ヒートスプレッダ８の第２脚部８２Ｂは、第１脚部８２Ａの内側であって、チップ部品４３と半導体チップ４２との間に配置されていれば、半導体パッケージ４Ｂの製造時及び稼動時において、金属接合材４５への応力集中を緩和することができる。また、第２脚部８２Ｂをパッケージ基板４１の内側に設けることに起因する、締結部材６を締め付けた際にヒートスプレッダ８が撓み易くなるという不都合は、第１実施例と同様に、第１脚部８２Ａの働きによって解消することができる。また、本変形例において、第２脚部８２Ｂを形成する柱状体の設置数は、図１７に示す例に限定されるものではなく、適宜変更することができる。
図１８は、第３変形例に係る半導体パッケージ４Ｃを説明する説明図である。上述までの構成例と同一の構成要素については、同一の符号を付し、その説明を省略する。図１８に示すように、第３変形例に係る半導体パッケージ４Ｃは、半導体チップ４２の輪郭に沿って形成される壁体を有する。より具体的には、半導体チップ４２の各辺（各面）に沿って対向するように、４つの壁体が配置されている。そして、ヒートスプレッダ８の第２脚部８２Ｂを形成する各壁体は、半導体チップ４２の側面に対向して設けられるチップ部品４３と半導体チップ４２との間を遮蔽するように設けられている。
ところで、接合工程において半導体パッケージ４Ｃが加熱されると、金属接合材４５を形成する半田が溶融した際に、チップ部品４３側に流れ込む虞がある。これに対して、本変形例に係る半導体パッケージ４Ｃでは、チップ部品４３と半導体チップ４２との間を遮蔽するように、ヒートスプレッダ８の第２脚部８２Ｂを設けるようにした。そのため、金属接合材４５を形成する溶融状態の半田が、チップ部品４３側に向かって流れ込もうとしても、第２脚部８２Ｂによって遮蔽されているため、半田がチップ部品４３まで到達することがない。従って、溶融した半田によってチップ部品４３の端子がショートする等といった不具合を防ぐことができる。
なお、チップ部品４３に関するショート不良の抑制効果は、ヒートスプレッダ８の第２脚部８２Ｂを環状に形成した、第１実施例に係る半導体パッケージ４においても得ることができる。更に、ヒートスプレッダ８の第２脚部８２Ｂを環状に配置することで、半導体チップ４２とチップ部品４３との間に隙間が生じないので、チップ部品４３のショート不良を、より確実に防ぐことができる。従って、電子機器１に関する性能及び品質の信頼性を高めることができる。
また、第１実施例に係る配線基板ユニット２においては、締結部材６の設置数を４個とする例を説明したが、これに限られず、他の設置数であってもよい。例えば、締結部材６を３個以下とする場合、メインボード３の何れかの隅部に締結部材６が設置されない場合がある。このような場合、パッケージ基板４１の隅部のうち、締結部材６が設置されないメインボード３の隅部と対応する箇所には、ヒートスプレッダ８の第１脚部８２Ａを配置しなくてもよい。もっとも、締結部材６の有無に関わらず、パッケージ基板４１の隅部に、ヒートスプレッダ８の第１脚部８２Ａを配置してもよい。
また、第１実施例では、半導体パッケージ４とメインボード３との間の接続構造を、ＢＧＡ実装方式としたが、これに代えて、ＬＧＡ実装方式、或いはＰＧＡ実装方式等を採用してもよい。また、実施形態においては、電子機器の一例としてパーソナルコンピュータを挙げて説明したが、これに限定されるものではない。実施形態に係る半導体パッケージ、配線基板ユニットは、例えば、サーバコンピュータ等といった他の電子機器に広く適用できる。また、以上の各実施形態は、可能な限りこれらを組み合わせて実施することができる。
１ 電子機器
２ 配線基板ユニット
３ メインボード
４ 半導体パッケージ
５ ボルスタープレート
６ 締結部材
７ ヒートシンク
８ ヒートスプレッダ
９ 熱硬化性樹脂
４１ パッケージ基板
４２ 半導体チップ
４３ チップ部品
４５ 金属接合材
７１ ベースプレート
８１ 本体部
８２ 脚部
８２Ａ 第１脚部
８２Ｂ 第２脚部

Claims (11)

  1. 配線基板と冷却部材との間に配置される半導体パッケージにおいて、
    パッケージ基板と、
    前記パッケージ基板上に実装される発熱体と、
    前記パッケージ基板上に実装され、前記発熱体の周辺に設けられるチップ部品と、
    前記発熱体と金属接合材を介して接合される本体部と、前記本体部から前記パッケージ基板まで延伸すると共に先端が前記パッケージ基板に接着される脚部とを有する伝熱体と、
    を備え、
    前記脚部は、
    前記パッケージ基板の隅部に配置される第１脚部と、
    前記パッケージ基板上における前記第１脚部の内側であって且つ前記発熱体と前記チップ部品との間に配置される第２脚部と
    を有することを特徴とする半導体パッケージ。
  2. 前記半導体パッケージは、前記半導体パッケージの輪郭よりも外側に配置される締結部材によって、前記配線基板と前記冷却部材との間に挟まれており、
    前記第１脚部は、前記発熱体と前記締結部材との間の位置に配置されることを特徴とする請求項１に記載の半導体パッケージ。
  3. 前記第２脚部は、前記発熱体の輪郭に沿って形成されることを特徴とする請求項１又は２に記載の半導体パッケージ。
  4. 前記第２脚部は、環状に形成されていることを特徴とする請求項３に記載の半導体パッケージ。
  5. 前記パッケージ基板上に前記第１脚部が配置される領域に、前記パッケージ基板の外縁部が含まれることを特徴とする請求項１から４の何れか一項に記載の半導体パッケージ。
  6. 第１プレートと、
    前記第１プレート上に配置された配線基板と、
    前記配線基板の表面に実装される半導体パッケージと、
    前記半導体パッケージ上に配置され、前記半導体パッケージより外側に広がる輪郭を有する第２プレートを有する冷却部材と、
    前記半導体パッケージの輪郭よりも外側に配置され、前記第１プレートと前記第２プレートとの間隔を狭めるように前記第１プレート及び前記第２プレートに圧力を加える締結部材と、
    を備え、
    前記半導体パッケージは、
    パッケージ基板と、
    前記パッケージ基板上に実装される発熱体と、
    前記パッケージ基板上に実装され、前記発熱体の周辺に設けられるチップ部品と、
    前記発熱体と金属接合材を介して接合される本体部と、前記本体部から前記パッケージ基板まで延伸すると共に先端が前記パッケージ基板に接着される脚部とを有する伝熱体と、
    を有し、
    前記脚部は、
    前記パッケージ基板の隅部に配置される第１脚部と、
    前記パッケージ基板上における前記第１脚部の内側であって且つ前記発熱体と前記チッ
    プ部品との間に配置される第２脚部と
    を有することを特徴とする配線基板ユニット。
  7. 前記第１脚部は、前記発熱体と前記締結部材との間の位置に配置されることを特徴とする請求項６に記載の配線基板ユニット。
  8. 前記第２脚部は、前記発熱体の輪郭に沿って形成されることを特徴とする請求項６又は７に記載の配線基板ユニット。
  9. 前記第２脚部は、環状に形成されていることを特徴とする請求項８に記載の配線基板ユニット。
  10. 前記パッケージ基板上に前記第１脚部が配置される領域に、前記パッケージ基板の外縁部が含まれることを特徴とする請求項６から９の何れか一項に記載の配線基板ユニット。
  11. 請求項６から１０の何れか一項に記載の配線基板ユニットを備える電子機器。
JP2011218619A 2011-09-30 2011-09-30 半導体パッケージ、配線基板ユニット、及び電子機器 Expired - Fee Related JP5899768B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011218619A JP5899768B2 (ja) 2011-09-30 2011-09-30 半導体パッケージ、配線基板ユニット、及び電子機器
US13/593,733 US8933558B2 (en) 2011-09-30 2012-08-24 Semiconductor package, wiring board unit, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011218619A JP5899768B2 (ja) 2011-09-30 2011-09-30 半導体パッケージ、配線基板ユニット、及び電子機器

Publications (2)

Publication Number Publication Date
JP2013080742A true JP2013080742A (ja) 2013-05-02
JP5899768B2 JP5899768B2 (ja) 2016-04-06

Family

ID=47992396

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011218619A Expired - Fee Related JP5899768B2 (ja) 2011-09-30 2011-09-30 半導体パッケージ、配線基板ユニット、及び電子機器

Country Status (2)

Country Link
US (1) US8933558B2 (ja)
JP (1) JP5899768B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130134574A1 (en) * 2011-11-25 2013-05-30 Fujitsu Semiconductor Limited Semiconductor device and method for fabricating the same
WO2021145096A1 (ja) * 2020-01-16 2021-07-22 株式会社デンソー 電子機器

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9047060B2 (en) * 2013-08-16 2015-06-02 Adlink Technology Inc. Heating element and circuit module stack structure
JP6197619B2 (ja) 2013-12-09 2017-09-20 富士通株式会社 電子装置及び電子装置の製造方法
JP2016225413A (ja) * 2015-05-28 2016-12-28 株式会社ジェイテクト 半導体モジュール
US10128723B2 (en) 2015-07-07 2018-11-13 Milwaukee Electric Tool Corporation Printed circuit board spacer
US9668335B1 (en) * 2016-02-22 2017-05-30 Arris Enterprises Llc Heat sink fastener and corresponding systems and methods
US10624240B2 (en) * 2016-04-29 2020-04-14 Hewlett Packard Enterprise Development Lp First and second shields for thermal isolation
JP6649854B2 (ja) * 2016-07-21 2020-02-19 レノボ・シンガポール・プライベート・リミテッド 電子機器
CN115632035A (zh) * 2017-10-27 2023-01-20 伊姆西Ip控股有限责任公司 用于双侧散热器的固定装置和相关联的散热系统
CN113544844A (zh) * 2020-12-28 2021-10-22 英诺赛科(苏州)科技有限公司 半导体封装及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59231841A (ja) * 1983-06-14 1984-12-26 Mitsubishi Electric Corp 半導体装置
US20080128897A1 (en) * 2006-12-05 2008-06-05 Tong Wa Chao Heat spreader for a multi-chip package
JP2010205919A (ja) * 2009-03-03 2010-09-16 Fujitsu Ltd プリント基板ユニット

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3056960B2 (ja) * 1993-12-27 2000-06-26 株式会社東芝 半導体装置及びｂｇａパッケージ
US5604978A (en) * 1994-12-05 1997-02-25 International Business Machines Corporation Method for cooling of chips using a plurality of materials
KR100245971B1 (ko) * 1995-11-30 2000-03-02 포만 제프리 엘 중합접착제를 금속에 접착시키기 위한 접착력 촉진층을 이용하는 히트싱크어셈블리 및 그 제조방법
US6362516B1 (en) * 1997-04-03 2002-03-26 Motorola, Inc. Electronic apparatus
JP2003060132A (ja) 2001-08-16 2003-02-28 Oki Electric Ind Co Ltd 基板構造、半導体装置及びその製造方法
JP2005012127A (ja) 2003-06-20 2005-01-13 Denso Corp 電子制御装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59231841A (ja) * 1983-06-14 1984-12-26 Mitsubishi Electric Corp 半導体装置
US20080128897A1 (en) * 2006-12-05 2008-06-05 Tong Wa Chao Heat spreader for a multi-chip package
JP2010205919A (ja) * 2009-03-03 2010-09-16 Fujitsu Ltd プリント基板ユニット

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130134574A1 (en) * 2011-11-25 2013-05-30 Fujitsu Semiconductor Limited Semiconductor device and method for fabricating the same
WO2021145096A1 (ja) * 2020-01-16 2021-07-22 株式会社デンソー 電子機器

Also Published As

Publication number Publication date
JP5899768B2 (ja) 2016-04-06
US20130083488A1 (en) 2013-04-04
US8933558B2 (en) 2015-01-13

Similar Documents

Publication Publication Date Title
JP5899768B2 (ja) 半導体パッケージ、配線基板ユニット、及び電子機器
JP5983032B2 (ja) 半導体パッケージ及び配線基板ユニット
US5786635A (en) Electronic package with compressible heatsink structure
US20060249852A1 (en) Flip-chip semiconductor device
US20140239488A1 (en) Electronic component unit and fixing structure
JP2004172489A (ja) 半導体装置およびその製造方法
KR20090088956A (ko) 프린트 기판 유닛 및 반도체 패키지
US8508031B2 (en) Electronic device and method of producing the same
US9570373B1 (en) Near-chip compliant layer for reducing perimeter stress during assembly process
CN108346630B (zh) 散热型封装结构
JP2014002971A (ja) コンタクト装置、ソケット装置及び電子装置
US20210111093A1 (en) Heterogeneous Lid Seal Band for Structural Stability in Multiple Integrated Circuit (IC) Device Modules
JP5381175B2 (ja) 半導体装置及び半導体装置の製造方法
US7888790B2 (en) Bare die package with displacement constraint
JP6323672B2 (ja) 半導体装置及びその製造方法
JP2021114491A (ja) 電子機器
US7787257B2 (en) Printed wiring board unit
JP2015056540A (ja) 半導体装置及びその製造方法
JP6060527B2 (ja) 半導体パッケージ
JP5120320B2 (ja) パッケージ構造、それを搭載したプリント基板、並びに、かかるプリント基板を有する電子機器
TWI743557B (zh) 功率元件封裝結構
JP2017126668A (ja) 半導体パッケージ
JP2005019692A (ja) 半導体装置及びその製造方法
JP2008306032A (ja) 半導体パッケージ
JP4343209B2 (ja) プリント配線基板ユニット

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140603

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160222

R150 Certificate of patent or registration of utility model

Ref document number: 5899768

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees