JP2013077263A - Layout pattern generation device and program - Google Patents
Layout pattern generation device and program Download PDFInfo
- Publication number
- JP2013077263A JP2013077263A JP2011218094A JP2011218094A JP2013077263A JP 2013077263 A JP2013077263 A JP 2013077263A JP 2011218094 A JP2011218094 A JP 2011218094A JP 2011218094 A JP2011218094 A JP 2011218094A JP 2013077263 A JP2013077263 A JP 2013077263A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- layout pattern
- standard
- layout
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、レイアウトパタン生成装置及びプログラムに係り、特に、半導体装置のレイアウトパタンを生成するレイアウトパタン生成装置及びプログラムに関する。 The present invention relates to a layout pattern generation apparatus and program, and more particularly to a layout pattern generation apparatus and program for generating a layout pattern of a semiconductor device.
一般に、LSI設計において、LSIのレイアウトが作図基準通りに作成されているかを確認するために、作図基準を違反しているレイアウト箇所に対してエラーをレポートするデザインルールチェック(以降DRCと表記する)を実施している。 In general, in LSI design, a design rule check that reports an error to a layout location that violates the drawing standard (hereinafter referred to as DRC) to confirm whether the LSI layout is created according to the drawing standard. Has been implemented.
DRCは、チェックの規則や手順が記述された検証ルールを入力とし、それに従ってレイアウト内の作図基準に違反している箇所を検出し報告する。 The DRC receives a verification rule describing a check rule or procedure, and detects and reports a location that violates the drawing standard in the layout according to the input.
DRCは、作図基準を違反している全てのレイアウトについて正確に検出し報告する必要があるが、違反していないレイアウトについては何も報告されるべきではなく、その正確性は入力である検証ルールに記述された規則や手順に依存する。 DRC needs to accurately detect and report on all layouts that violate the drawing criteria, but nothing should be reported for non-violating layouts, and its accuracy is an input validation rule Depends on the rules and procedures described in.
検証ルールに正しい規則や手順が記述されているかどうかを確認するためには、作図基準違反が存在しないレイアウトパタン(以降、OKパタンと表記する)に対してDRCを実施して違反箇所が報告されない事、及び作図基準違反が存在するレイアウトパタン(以降NGパタンと表記する)に対してDRCを実施して違反箇所と違反内容が報告される事を確認する必要がある。 In order to confirm whether the correct rule or procedure is described in the verification rule, DRC is performed on a layout pattern (hereinafter referred to as “OK pattern”) that does not have a violation of the drawing standard, and no violation is reported. In addition, it is necessary to confirm that the violation part and the content of the violation are reported by performing DRC on the layout pattern (hereinafter referred to as NG pattern) where the drawing standard violation exists.
また、NGパタンについては、実際のレイアウトの複雑な組み合わせに対して作図基準違反を正確に検出することを確認するために、実際のレイアウトデータ内で想定されるレイアウトパタンの組み合わせの全てをNGパタンとして作成する必要がある。 As for the NG pattern, in order to confirm that the violation of the drawing standard is accurately detected for the complex combination of the actual layout, all the combinations of the layout patterns assumed in the actual layout data are determined as the NG pattern. Need to be created as.
また、一般的にひとつのプロセスに対する作図基準の項目は複数存在するため、作図基準の各項目についてOKパタンとNGパタンのレイアウト(以降OKパタンとNGパタンを合わせて検証パタンと表記する)を作成し、検証パタンに対してDRCを実行しその結果を確認する事で検証ルールの妥当性を確認する必要がある。 In general, there are multiple plotting standard items for a single process, so create an OK pattern and NG pattern layout for each plotting standard item (hereinafter, the OK pattern and NG pattern will be referred to as the verification pattern). Then, it is necessary to confirm the validity of the verification rule by executing DRC on the verification pattern and confirming the result.
ここで、LSIレイアウト検証ルールのミスをチェックするためのテストデータを自動的に生成する技術が知られている(特許文献1、2)。
Here, a technique for automatically generating test data for checking an error in an LSI layout verification rule is known (
しかしながら、ひとつのプロセスに対する作図基準の項目の数が非常に多いため、作図装置を用いた手作業による検証パタンの作成には非常に多くの時間を要する、という問題がある。 However, since the number of drawing standard items for one process is very large, there is a problem that it takes a very long time to create a verification pattern manually using a drawing device.
また、レイアウトデータで想定されるレイアウトパタンであるにもかかわらずNGパタンとして作成しなかった場合には、DRCによる作図違反の検出漏れを確認する事ができず、作図基準違反が存在するレイアウトデータが不良品として流出してしまう、という問題がある。 In addition, when the layout pattern is assumed as the layout data but is not created as an NG pattern, it is not possible to confirm the detection failure of the drafting violation by the DRC, and the layout data in which the drafting standard violation exists. Will be leaked as a defective product.
また、上記特許文献1、2に記載の技術では、検証ルールからパタンを自動的に生成しているため、生成されたパタンを用いても、検証ルール自体の妥当性を正しく確認することができない、という問題がある。
In addition, in the techniques described in
本発明は、上記の問題点を解決するためになされたもので、デザインルールチェックの妥当性を正しく確認するために用いるレイアウトパタンを簡易に生成することができるレイアウトパタン生成装置及びプログラムを提供することを目的とする。 The present invention has been made to solve the above-described problems, and provides a layout pattern generation apparatus and program that can easily generate a layout pattern used to correctly confirm the validity of a design rule check. For the purpose.
上記の目的を達成するために本発明に係るレイアウトパタン生成装置は、半導体装置のレイアウトパタンについて予め定められた作図基準を満足するように生成された基準レイアウトパタンの入力を受け付けるパタン入力手段と、前記基準レイアウトパタンに対して、作図基準を満足している部分を基準箇所として指定する入力を受け付ける基準指定手段と、前記基準レイアウトパタンの前記基準箇所に対して、所定の変更を加えることにより、前記作図基準を満足しないレイアウトパタンを生成する生成手段と、を含んで構成されている。 In order to achieve the above object, a layout pattern generation device according to the present invention includes a pattern input unit that receives an input of a reference layout pattern generated so as to satisfy a predetermined drawing standard for a layout pattern of a semiconductor device; By applying a predetermined change to the reference location of the reference layout pattern, reference specifying means for receiving an input that specifies a portion that satisfies the drawing standard as a reference location for the reference layout pattern, Generating means for generating a layout pattern that does not satisfy the drawing standard.
本発明に係るプログラムは、コンピュータを、半導体装置のレイアウトパタンについて予め定められた作図基準を満足するように生成された基準レイアウトパタンの入力を受け付けるパタン入力手段、前記基準レイアウトパタンに対して、作図基準を満足している部分を基準箇所として指定する入力を受け付ける基準指定手段、及び前記基準レイアウトパタンの前記基準箇所に対して、所定の変更を加えることにより、前記作図基準を満足しないレイアウトパタンを生成する生成手段として機能させるためのプログラムである。 The program according to the present invention draws a computer on a pattern input unit for receiving an input of a reference layout pattern generated so as to satisfy a predetermined drawing standard for a layout pattern of a semiconductor device, and drawing the reference layout pattern. A reference designating unit that accepts an input designating a portion that satisfies the standard as a standard location, and a layout pattern that does not satisfy the drawing standard by adding a predetermined change to the standard location of the standard layout pattern. It is a program for making it function as a production | generation means to produce | generate.
本発明によれば、パタン入力手段によって、半導体装置のレイアウトパタンについて予め定められた作図基準を満足するように生成された基準レイアウトパタンの入力を受け付ける。基準指定手段によって、前記基準レイアウトパタンに対して、作図基準を満足している部分を基準箇所として指定する入力を受け付ける。 According to the present invention, an input of a reference layout pattern generated so as to satisfy a predetermined drawing standard for a layout pattern of a semiconductor device is received by a pattern input unit. The reference designating unit accepts an input for designating a portion satisfying the drawing standard as a standard location for the standard layout pattern.
そして、生成手段によって、前記基準レイアウトパタンの前記基準箇所に対して、所定の変更を加えることにより、前記作図基準を満足しないレイアウトパタンを生成する。 Then, the generation unit generates a layout pattern that does not satisfy the drawing standard by making a predetermined change to the reference location of the reference layout pattern.
このように、基準レイアウトパタンに対して指定された、作図基準を満足する基準箇所について変更を加えることにより、作図基準を満足しないレイアウトパタンを生成することができるため、デザインルールチェックの妥当性を正しく確認するために用いるレイアウトパタンを簡易に生成することができる。 In this way, it is possible to generate layout patterns that do not satisfy the drawing standards by making changes to the reference points that satisfy the drawing standards specified for the reference layout pattern. A layout pattern used for correct confirmation can be generated easily.
以上説明したように、本発明のレイアウトパタン生成装置及びプログラムによれば、基準レイアウトパタンに対して指定された、作図基準を満足する基準箇所について変更を加えることにより、作図基準を満足しないレイアウトパタンを生成することができるため、デザインルールチェックの妥当性を正しく確認するために用いるレイアウトパタンを簡易に生成することができる、という効果が得られる。 As described above, according to the layout pattern generation apparatus and program of the present invention, the layout pattern that does not satisfy the drawing standard is changed by changing the reference point that satisfies the drawing standard specified for the reference layout pattern. Therefore, the layout pattern used for correctly confirming the validity of the design rule check can be easily generated.
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、検証パタンを生成すると共に、検証ルールが妥当であるか否かを確認するための検証ルールテスト装置に本発明を適用した場合を例に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. An example in which the present invention is applied to a verification rule test apparatus for generating a verification pattern and checking whether a verification rule is valid will be described.
図1に示すように、第1の実施の形態に係る検証ルールテスト装置10は、制御部12と、記憶部14と、入力部16と、表示部18とを備えるコンピュータで構成されている。制御部12は、CPUや当該CPUと他の構成要素との間のインターフェイス部等を備えており、検証ルールテスト装置10の動作を統括的に制御する。記憶部14は、ハードディスクや、フレキシブルディスク等の検証ルールテスト装置10に着脱可能な記憶媒体を備えており、検証ルールテスト装置10に、レイアウト検証用ルールファイルのテストを実行させるためのテストプログラムを記憶している。入力部16は、キーボード等で構成されており、検証ルールテスト装置10のユーザからのデータ入力を受け付ける。表示部18は、液晶表示装置等から構成されており、各種情報を表示する。
As illustrated in FIG. 1, the verification
制御部12は、記憶部14からテストプログラムを読み出して実行する。これにより、検証ルールテスト装置10の内部には複数の機能ブロックが形成される。図2はこれらの機能ブロックを示す図である。図2に示されるように、検証ルールテスト装置10は、検証ルール入力部20、検証ルール格納部22、図形入力部24、OKパタン格納部26、基準位置指定部28、基準位置格納部30、検証パタン生成部32、検証パタン格納部34、ルール判定部36、エラー図形格納部38、及び図形表示部40を備えている。なお、ルール判定部36が、検証手段の一例であり、図形表示部40が、検証結果出力手段の一例である。
The
検証ルール入力部20は、ユーザが作図基準書を見ながら作成した、DRCがレイアウトデータのチェックを行う際の規則や手順を、レイアウト検証用ルールファイルとして受け付ける。検証ルール格納部22は、入力されたレイアウト検証用ルールファイルを格納する。設計工程にてDRCを実行する場合は、検証ルール格納部22に格納された規則や手順に従いDRCが実施される。
The verification
作図基準書は、プロセス毎に存在するレイアウトパタンの作図基準書であり、各作図層の基準値が記載されている文書である。一般的に、作図基準書には、プロセスのマスク工程に対応する全ての作図層について、幅の最小値や、間隔の最小値、図形間の余裕の最小値等、レイアウトを作成する際に守らなくてはならない作図上の値(作図基準)が全て記載されている。作図基準の記述例を図3に示す。 The drawing reference book is a drawing reference book for a layout pattern that exists for each process, and is a document in which the reference value of each drawing layer is described. In general, the drawing standard document is used when creating a layout for all drawing layers corresponding to the mask process of the process, such as the minimum width, minimum spacing, and minimum margin between figures. All the values (drawing standard) on drawing that are necessary are described. A description example of the drawing standard is shown in FIG.
図形入力部24は、表示部18に図形を表示すると共に、ユーザが作図基準書を見ながら入力部16を操作することにより、作図基準書内の全ての基準項目について、基準値通りのOKパタンを作成させて、作成されたOKパタンの入力を受け付ける。例えば、作図基準の項目として、レイヤAの幅が2.0μm、レイヤAとBの間隔が0.5μm、レイヤAとCの余裕が1.0μmであることが定められている場合、図4に示すように、作図基準の各項目を満足するようなレイアウトパタンが作成される。
The
OKパタン格納部26は、入力されたOKパタンを格納する。
The OK
基準位置指定部28は、表示部18に入力されたOKパタンの図形を表示すると共に、ユーザが入力部16を操作することにより、作図基準書内の1つの基準項目について基準値を満足するように作成されている部分を、基準箇所として指定する共に、基準項目に該当する作図レイヤの名称、作図基準の種類、及び作図基準の数値を指定する入力を受け付ける。
The reference
例えば、図5(A)〜(C)に示すように、OKパタンに対して作図基準を満足する位置を示す目印(以降マーカーと表記する)を1対配置することにより、基準箇所を1つ指定する。本実施の形態では、便宜的にマーカーの形を矢印とする。当該マーカーは、OKパタンのどの端部について作図基準を満たしているのかを意味する規則を持つ。例えば、矢印の最も長い辺が、作図基準を満たしているパタンの端部を示すとのルールとする。また、マーカーは、どのレイヤに対する基準を示しているかの情報を持つことができる。また、上記図5(A)〜(C)に示すように複数の基準項目がある場合には、基準項目毎に、1つのマーカーを配置したOKパタンが得られる。 For example, as shown in FIGS. 5A to 5C, one reference point is provided by arranging a pair of marks (hereinafter referred to as markers) indicating positions that satisfy the drawing standard with respect to the OK pattern. specify. In the present embodiment, the shape of the marker is an arrow for convenience. The marker has a rule that means which end part of the OK pattern satisfies the drawing standard. For example, the rule is that the longest side of the arrow indicates the end of the pattern that satisfies the drawing criteria. In addition, the marker can have information indicating which layer is the reference. Further, when there are a plurality of reference items as shown in FIGS. 5A to 5C, an OK pattern in which one marker is arranged for each reference item is obtained.
上記図5(A)では、レイヤAの幅が2.0μmであるという作成基準の項目を満足する位置に、マーカーが配置された場合を示しており、マーカーには、指定対象レイヤの名称として、「レイヤA」という情報が与えられる。 FIG. 5A shows a case where a marker is arranged at a position that satisfies the creation criterion item that the width of the layer A is 2.0 μm. , Information "Layer A" is given.
上記図5(B)では、レイヤAとBの間隔が0.5μmであるという作成基準の項目を満足する位置に、マーカーが配置された場合を示しており、左側のマーカーには、指定対象レイヤの名称として、「レイヤA」との情報が与えられ、右側のマーカーには、指定対象レイヤの名称として、「レイヤB」との情報が与えられる。 FIG. 5B shows a case where a marker is placed at a position that satisfies the creation criterion item that the distance between layers A and B is 0.5 μm. Information “Layer A” is given as the name of the layer, and information “Layer B” is given as the name of the designation target layer to the right marker.
上記図5(C)では、レイヤAとCの余裕が1.0μmであるという作成基準の項目を満足する位置に、マーカーが配置された場合を示しており、上側のマーカーには、指定対象レイヤの名称として、「レイヤA」との情報が与えられ、下側のマーカーには、指定対象レイヤの名称として、「レイヤC」との情報が与えられる。 FIG. 5C shows a case where a marker is arranged at a position satisfying the creation criterion item that the margin of layers A and C is 1.0 μm. Information “Layer A” is given as the name of the layer, and information “Layer C” is given as the name of the designation target layer to the lower marker.
基準位置格納部30は、基準箇所が指定された基準項目毎に、入力された基準箇所の位置(マーカーの配置)を、OKパタンと共に格納する。
The reference
検証パタン生成部32は、基準位置格納部30に格納された、全ての基準箇所の各々について、OKパタンとマーカーを元に、全てのバリエーションのNGパタンを生成する。
The verification
NGパタンは、まずOKパタンと、OKパタンに付与されているマーカーとを1つの単位として、それを複製し、複製したレイアウトパタンにて、マーカーが示す、作図基準を満たしている端部をもつ図形のうち、マーカーが情報として持っている作図レイヤと同じレイヤで描かれた図形に対し、マーカーが示す端部(マーカーの最も長い辺)に対して直交する方向に当該端部を移動させて、NGパタンのバリエーションを生成する。 The NG pattern is duplicated using the OK pattern and the marker assigned to the OK pattern as one unit, and has an end that satisfies the drawing criteria indicated by the marker in the duplicated layout pattern. For a figure drawn on the same layer as the drawing layer that the marker has as information, move the end in the direction perpendicular to the end indicated by the marker (the longest side of the marker). , A variation of the NG pattern is generated.
端部を移動させる場合の移動量のバリエーションは、1作図単位だけ右(上)へ移動、1作図単位だけ左(下)へ移動、2つのマーカーが示す端部が重なるだけ移動、及び2つのマーカーの位置関係が逆転するだけ移動の4種類である。よって1つのOKパタンに対して、最大4つのバリエーションのNGパタンを生成する。 Variations in the amount of movement when moving the end are moved to the right (up) by one drawing unit, moved to the left (down) by one drawing unit, moved so that the ends indicated by the two markers overlap, and two There are four types of movement as the marker positional relationship is reversed. Therefore, a maximum of four variations of NG patterns are generated for one OK pattern.
上記図5(C)の例に対してNGパタンを生成した場合のバリエーションを図6(A)〜(D)に示す。なお、マーカーが付与された端部を移動してレイアウトのバリエーションを作成する場合、1対のマーカーの内どちらか一方のマーカーが配置された辺(端部)を有する図形のみを動かせばよい。ここでは、レイヤCをレイヤ情報として持つ下側のマーカーが示す端部を有するレイヤCの図形を移動する場合の例を示す。 Variations when an NG pattern is generated for the example of FIG. 5C are shown in FIGS. When a layout variation is created by moving an end portion to which a marker is attached, it is only necessary to move a figure having a side (end portion) on which one of a pair of markers is arranged. Here, an example in which a figure of layer C having an end indicated by a lower marker having layer C as layer information is moved is shown.
図6(A)では、レイヤCの上端を1作図単位だけ上に移動させ、レイヤAとCの余裕が、作図基準値より1作図グリッドだけ小さいレイアウトをNGパタンとして生成する。なお、上側のマーカーはレイヤ情報として「レイヤA」を持つため、レイヤAの図形の端部がマーカーに合わせて移動する事はない。下側のマーカーはレイヤ情報として「レイヤA」を持つため、「レイヤD」の上端がマーカーに合わせて移動する事はない。 In FIG. 6A, the upper end of the layer C is moved up by one drawing unit, and a layout in which the margins of the layers A and C are smaller by one drawing grid than the drawing reference value is generated as an NG pattern. Since the upper marker has “layer A” as the layer information, the end of the layer A figure does not move along with the marker. Since the lower marker has “layer A” as layer information, the upper end of “layer D” does not move in accordance with the marker.
図6(B)では、レイヤCの上端を1作図単位だけ下に移動させ、レイヤAとCの余裕が、作図基準値より1作図グリッドだけ大きいレイアウトをNGパタンとして生成する。なお、上側のマーカーはレイヤ情報として「レイヤA」を持つため、レイヤAの図形の端部がマーカーに合わせて移動する事はない。下側のマーカーはレイヤ情報として「レイヤA」を持つため、「レイヤD」の上端がマーカーに合わせて移動する事はない。 In FIG. 6B, the upper end of layer C is moved downward by one drawing unit, and a layout in which the margins of layers A and C are larger by one drawing grid than the drawing reference value is generated as an NG pattern. Since the upper marker has “layer A” as the layer information, the end of the layer A figure does not move along with the marker. Since the lower marker has “layer A” as layer information, the upper end of “layer D” does not move in accordance with the marker.
図6(C)では、レイヤCの上端を、上側のマーカーの位置まで移動させ、レイヤAとレイヤCの位置が一致するレイアウト(レイヤAとCの余裕が0となるレイアウト)をNGパタンとして生成する。 In FIG. 6C, the upper end of the layer C is moved to the position of the upper marker, and the layout in which the positions of the layers A and C match (the layout in which the margins of the layers A and C are 0) is set as the NG pattern. Generate.
図6(D)では、レイヤCの上端を、上側のマーカーの位置よりさらに1作図単位だけ上に移動させ、レイヤAとレイヤCの位置関係を逆転させたレイアウトをNGパタンとして生成する。 In FIG. 6D, the upper end of the layer C is further moved upward by one drawing unit from the position of the upper marker, and a layout in which the positional relationship between the layers A and C is reversed is generated as an NG pattern.
検証パタン生成部32は、上記と同様に、基準位置格納部30に格納された、全ての基準箇所の各々について、図7〜図9に示すように、OKパタンとマーカーを元に、全てのバリエーションのNGパタンを生成する。
As shown above, the verification
全ての基準項目の各々について、検証パタン生成部32で生成されたNGパタンの全てのバリエーションは、検証パタン格納部34に格納される。また、対応するOKパタンについても、検証パタン格納部34に格納される。
For each of all reference items, all variations of the NG pattern generated by the verification
ルール判定部36は、DRCを実施して、LSI設計工程において、LSIのレイアウトデータが作図基準書通りに作成されているかどうかを、検証ルール格納部22に記述された規則や手順に則ってチェックする。ルール判定部36は、検証ルール格納部22の手順に従い、検証パタン格納部34に格納された全ての検証パタン(OKパタン及びNGパタン)について作図基準違反の有無をチェックし、作図基準に違反しているパタンの位置をエラー図形としてエラー図形格納部38に格納する。
The
図形表示部40は、検証パタン格納部34に格納された全ての検証パタン(OKパタン及びNGパタン)とエラー図形格納部38に格納されたDRCのエラー図形を重ねて、表示部18に表示させる。
The
ユーザは、表示部18に表示された検証パタンの内、OKパタンとNGパタン、及びエラー図形を確認する事により、検証ルール格納部22のレイアウト検証用ルールファイルの内容の妥当性を確認することができる。
The user confirms the validity of the contents of the rule file for layout verification in the verification
すなわち、図形表示部40により表示された検証パタンの内、OKパタンの位置にDRCのエラー図形が表示されておらず、かつNGパタンの作図基準違反の位置にDRCのエラー図形が表示されている場合(以降、検証ルールと検証パタンの一致と表記する)は、DRCを実施する際の規則と手順、すなわち検証ルール格納部22に格納された内容が正しいことを確認できる。
That is, among the verification patterns displayed by the
検証ルールと検証パタンの一致が取れていない場合は、検証ルール格納部22に格納されたDRCの規則や手順を修正し、再度、ルール判定部36により、検証パタン格納部34の検証パタンに対してDRCを実施して、図形表示部40により表示された結果を確認する。最終的に検証ルールと検証パタンの一致が取れるまで、レイアウト検証用ルールファイルの修正及びDRCの実施を繰り返す。
If the verification rule does not match the verification pattern, the DRC rules and procedures stored in the verification
次に、本実施の形態に係る検証ルールテスト装置10の作用について説明する。まず、ユーザが、作図基準書を見ながら入力部16を操作して、レイアウト検証用ルールファイルを作成し、検証ルールテスト装置10に入力する。入力されたレイアウト検証用ルールファイルは、検証ルール格納部22に格納される。そして、制御部12においてテストプログラムが実行されることにより、図10に示す処理ルーチンが実行される。
Next, the operation of the verification
ステップ100で、OKパタンの図形入力処理を行う。表示部18に、レイアウトパタンの作成画面を表示すると共に、ユーザによる入力部16の操作により作成されたOKパタンの入力を受け付ける。ステップ102では、上記ステップ100で入力されたOKパタンを、OKパタン格納部26に格納する。
In
次のステップ104では、基準箇所の指定処理を行う。表示部18に、入力されたOKパタンを表示すると共に、基準項目毎に、ユーザによる入力部16の操作により指定されたマーカーの配置を受け付ける。ステップ106では、上記ステップ104で指定されたマーカーの配置を、OKパタンと共に基準位置格納部30に格納する。
In the
そして、ステップ108において、基準項目毎に、OKパタンを、NGパタンのバリエーションの数だけ複製し、上記ステップ106で指定されたマーカーの配置に基づいて、複製されたそれぞれのOKパタンに対して所定の変更を加えて、全てのバリエーションのNGパタンを生成し、生成されたNGパタンを、OKパタンと共に検証パタン格納部34に格納する。
In
次のステップ110では、検証ルール格納部22から、レイアウト検証用ルールファイルを読みこみ、ステップ112において、上記ステップ110で読み込んだレイアウト検証用ルールファイルに従って、検証パタン格納部34に格納された全てのOKパタン及びNGパタンに対して、DRCを実施する。
In the
そして、ステップ114において、上記ステップ112でのDRCの結果に基づいて、作図基準に違反しているパタンの位置をエラー図形としてエラー図形格納部38に格納する。
In
次のステップ116では、検証パタン格納部34に格納された全てのOKパタン及びNGパタンと、エラー図形格納部38に格納されたエラー図形とを重ねて、表示部18に表示させて、処理ルーチンを終了する。
In the
ユーザは、表示部18の表示により、検証ルールと検証パタンとが一致しているか否かを確認し、検証ルールと検証パタンの一致が取れていない場合には、ユーザは、検証ルール格納部22に格納されたレイアウト検証用ルールファイルの規則や手順を修正する。
The user confirms whether or not the verification rule and the verification pattern match with the display on the
以上説明したように、第1の実施の形態に係る検証ルールテスト装置によれば、入力されたOKパタンに対して指定された、作図基準を満足する基準箇所について、所定の変更を加えることにより、NGパタンを生成することができるため、デザインルールチェックの妥当性を正しく確認するために用いる検証パタンを簡易に生成することができる。 As described above, according to the verification rule test apparatus according to the first embodiment, by making a predetermined change with respect to a reference location that satisfies the drawing criteria specified for the input OK pattern. Since an NG pattern can be generated, a verification pattern used to correctly confirm the validity of the design rule check can be easily generated.
また、作図基準通りに描かれたOKパタンを入力とする。一般的に、作図レイヤ名や作図基準値はプロセスによって変化するが、それらをOKパタンとして入力するため、検証ルールテスト装置の汎用性を高めることができ、その結果として、検証パタンを生成するための時間の短縮を図ることができる。 Also, an OK pattern drawn according to the drawing standard is input. Generally, the drawing layer name and the drawing reference value vary depending on the process. However, since these are input as OK patterns, the versatility of the verification rule test apparatus can be improved, and as a result, a verification pattern is generated. Can be shortened.
また、LSIのレイアウト検証を行う場合において、LSIのレイアウトパタンにおける作図基準を満足する部分及び作図基準の数値を指定することにより、レイアウトデータで想定される全てのパタンをNGパタンとして発生させることができる。このため、作図基準の各項目に対してDRCがエラーを正常に検出できるかどうかを確認するために必要なNGパタンの作成の漏れを防ぐことができ、商品設計における設計基準違反の検出洩れによる不良品の流出を防止することができる。 Also, when LSI layout verification is performed, by designating a portion that satisfies the drawing standard in the LSI layout pattern and the numerical value of the drawing standard, all patterns assumed in the layout data can be generated as NG patterns. it can. For this reason, it is possible to prevent the generation of NG patterns necessary for confirming whether DRC can normally detect an error for each item of the drawing standard, and it is due to the detection failure of the design standard violation in the product design. The outflow of defective products can be prevented.
また、OKパタンが複雑なレイアウトパタンであっても、特定レイヤのNGパタンのバリエーションを生成する事が可能である。このため、チェックしたい基準に対して、複雑な前提条件(複雑な多数の認識レイヤで囲まれている場合や、周辺の作図基準が一定の値である事が前提となっている場合等)がある作図基準であっても、作図基準通りのレイアウトパタンを作成して入力することにより、容易に検証パタンを作成することができる。 Even if the OK pattern is a complicated layout pattern, it is possible to generate a variation of the NG pattern of a specific layer. For this reason, complex preconditions (such as when surrounded by a large number of complex recognition layers or when the surrounding drawing standards are constant values) are required for the standard to be checked. Even with a certain drawing standard, a verification pattern can be easily created by creating and inputting a layout pattern according to the drawing standard.
なお、上記の実施の形態では、OKパタンを作成して入力する場合を例に説明したが、これに限定されるものではなく、例えば、レイアウトデータをOKパタンとして使用するようにしてもよい。例えば、プロセス開発時のTEGのデータをそのままOKパタンとして使用してもよい。この場合には、検証パタンを生成するための時間をさらに短縮することができる。 In the above embodiment, the case where an OK pattern is created and input has been described as an example. However, the present invention is not limited to this. For example, layout data may be used as an OK pattern. For example, TEG data at the time of process development may be used as it is as an OK pattern. In this case, the time for generating the verification pattern can be further shortened.
次に、第2の実施の形態について説明する。なお、第1の実施の形態と同様の構成となる部分については、同一符号を付して説明を省略する。 Next, a second embodiment will be described. In addition, about the part which becomes the structure similar to 1st Embodiment, the same code | symbol is attached | subjected and description is abbreviate | omitted.
第2の実施の形態では、ユーザが、作成基準における作図層の相対位置関係を守って作成したレイアウトを入力する点と、検証ルールテスト装置がOKパタンを生成している点とが、第1の実施の形態と異なっている。 In the second embodiment, the first point is that the user inputs a layout created while keeping the relative positional relationship of the drawing layers in the creation standard, and the point that the verification rule test apparatus generates an OK pattern. This is different from the embodiment.
図11に示すように、第2の実施の形態に係る検証ルールテスト装置210は、検証ルール入力部20、検証ルール格納部22、図形入力部24、トポロジ格納部226、基準位置指定部28、基準位置格納部30、検証パタン生成部32、検証パタン格納部34、ルール判定部36、エラー図形格納部38、及び図形表示部40を備えている。
As shown in FIG. 11, the verification
図形入力部24は、表示部18にレイアウトパタンの作成画面を表示すると共に、ユーザが作図基準書を見ながら入力部16を操作することにより、作図基準書に定義された全ての基準項目について、基準書に記載されている各作図レイヤの相対位置関係を守ったレイアウトパタン(以降、トポロジと称する)を作成させて、作成されたトポロジの入力を受け付ける。トポロジを作成する場合は、基準書の各項目が示す作図レイヤの相対位置関係のみを満足する様に作成するが、作図基準の数値を満足する必要はない。作成したトポロジの例を図12に示す。なお、上記図12の例では、作図基準の項目として、レイヤAの幅が2.0μm、レイヤAとBの間隔が0.5μm、レイヤAとCの余裕が1.0μmであることが定められている。
The
トポロジ格納部226は、図形入力部24によって作成された、作図基準書の各基準項目が示す相対位置関係を満足するトポロジを格納する。
The
基準位置指定部28は、トポロジ格納部226に格納されたトポロジのレイアウトを表示部18に表示し、トポロジにおいて、作図基準書の項目が示す作図基準を満足すべき部分を基準箇所として指定すると共に、当該基準箇所における作図基準の種類及び作図基準の値を指定する入力を受け付ける。
The reference
例えば、トポロジ格納部226に格納された全てのトポロジに対し、表示部18に表示されたトポロジにおいて、入力部16を操作して、対応する作図基準の項目に該当する位置を示すマーカーを配置する。マーカーの意味と用途は、上記の第1の実施の形態と同じであるが、加えて、作図基準の数値を指定する事により、基準値を情報として持つことができる。作図基準における、レイヤAとCの余裕が1.0μmであるという項目について、上記図12のトポロジに対してマーカーを配置した例を図13に示す。
For example, for all the topologies stored in the
上記図13の例では、指定対象レイヤの名称として、上側のマーカーには「レイヤA」、下側のマーカーには「レイヤB」との情報が与えられる。また、マーカーには、それが示す位置の作図基準値が1.0μmであるとの情報が与えられる。 In the example of FIG. 13, as the name of the designation target layer, information “layer A” is given to the upper marker and “layer B” is given to the lower marker. The marker is given information that the drawing reference value at the position indicated by the marker is 1.0 μm.
トポロジに対して指定した各マーカーの情報は、それぞれトポロジと合わせて基準位置格納部30に格納される。
Information on each marker designated for the topology is stored in the reference
検証パタン生成部32は、基準位置格納部30に格納された全てのトポロジについて、それぞれのトポロジが持つマーカーの配置と情報に従い、以下のように、OKパタンとNGパタンを生成する。
The verification
まず、検証パタン生成部32は、トポロジとマーカーを複製し、マーカーの長辺と一致する図形の内、マーカーが持つレイヤ名と同じ図形について、その間隔が基準値となるよう図形の端部を移動し、これをOKパタンとする。作成されたOKパタンの例を、図14に示す。
First, the verification
次に、検証パタン生成部32は、OKパタンとマーカーの位置及び情報を元に、全てのバリエーションのNGパタンを生成する。マーカーの情報を元にNGパタンを生成する方法は、上記の第1の実施の形態と同様であるため、説明を省略する。作成されたOKパタンと全てのバリエーションのNGパタンは、検証パタン格納部34に格納される。
Next, the verification
次に、本実施の形態に係る検証ルールテスト装置210の作用について説明する。まず、ユーザが、作図基準書を見ながら入力部16を操作して、レイアウト検証用ルールファイルを作成し、検証ルールテスト装置10に入力する。入力されたレイアウト検証用ルールファイルは、検証ルール格納部22に格納される。そして、制御部12においてテストプログラムが実行されることにより、図15に示す処理ルーチンが実行される。なお、第1の実施の形態と同様の処理については、同一符号を付して詳細な説明を省略する。
Next, the operation of the verification
まず、ステップ250で、トポロジの図形入力処理を行う。表示部18に、レイアウトの作成画面を表示すると共に、ユーザによる入力部16の操作により作成されたトポロジの入力を受け付ける。ステップ252では、上記ステップ250で入力されたトポロジを、トポロジ格納部226に格納する。
First, in
次のステップ254では、基準箇所の指定処理を行う。表示部18に、入力されたトポロジを表示すると共に、基準項目毎に、ユーザによる入力部16の操作により指定された、当該基準項目を満足すべき部分におけるマーカーの配置と、基準項目の種類及び基準値との入力を受け付ける。
In the
そして、ステップ256において、上記ステップ254で入力されたマーカーの配置を、トポロジと共に基準位置格納部30に格納する。
In
そして、ステップ258において、基準項目毎に、上記ステップ254で入力されたマーカーの配置に基づいて、トポロジの基準箇所に対して、入力された基準値を満たすように変更を加えて、指定された基準項目を満足するOKパタンを生成する。
Then, in
次のステップ108では、基準項目毎に、上記ステップ258で当該基準項目について生成されたOKパタンを、NGパタンのバリエーションの数だけ複製し、上記ステップ254で入力されたマーカーの配置に基づいて、複製されたそれぞれのOKパタンに対して所定の変更を加えて、全てのバリエーションのNGパタンを生成し、生成されたNGパタンを、OKパタンと共に検証パタン格納部34に格納する。
In the
次のステップ110では、検証ルール格納部22から、レイアウト検証用ルールファイルを読みこみ、ステップ112において、上記ステップ110で読み込んだレイアウト検証用ルールファイルに従って、検証パタン格納部34に格納された全てのOKパタン及びNGパタンに対して、DRCを実施する。
In the
そして、ステップ114において、上記ステップ112でのDRCの結果に基づいて、作図基準に違反しているパタンの位置をエラー図形としてエラー図形格納部38に格納する。
In
次のステップ116では、検証パタン格納部34に格納された全てのOKパタン及びNGパタンと、エラー図形格納部38に格納されたエラー図形とを重ねて、表示部18に表示させて、処理ルーチンを終了する。
In the
以上説明したように、第2の実施の形態に係る検証ルールテスト装置によれば、トポロジレイアウトを入力とするため、レイアウトの構造が類似するプロセスであれば、作図基準が異なるプロセスであっても、トポロジレイアウトを使用する事ができる。そのため、作成したトポロジレイアウトの汎用性を高めることができ、検証ルールテスト装置の汎用性を高めることができる。結果として検証パタンを生成するための時間の短縮を図ることができる。 As described above, according to the verification rule test apparatus according to the second embodiment, the topology layout is used as an input. , Topology layout can be used. Therefore, the versatility of the created topology layout can be enhanced, and the versatility of the verification rule test apparatus can be enhanced. As a result, the time for generating the verification pattern can be shortened.
次に、第3の実施の形態について説明する。なお、第3の実施の形態に係る検証ルールテスト装置の構成は、第1の実施の形態と同様の構成であるため、同一符号を付して説明を省略する。 Next, a third embodiment will be described. Since the configuration of the verification rule test apparatus according to the third embodiment is the same as that of the first embodiment, the same reference numerals are given and description thereof is omitted.
第3の実施の形態では、作図基準の基準値として、最小値又は最大値が指定されている点と、基準値の種類に応じてNGパタンのバリエーションが変わる点とが、第1の実施の形態と異なっている。 In the third embodiment, the point that the minimum value or the maximum value is designated as the reference value for the drawing reference, and the variation of the NG pattern according to the type of the reference value is that of the first embodiment. It is different from the form.
第3の実施の形態に係る検証ルールテスト装置では、図形入力部24によって、ユーザが作図基準書を見ながら入力部16を操作することにより、作図基準書内の全ての基準項目について、作図基準を満足するOKパタンを作成させて、作成されたOKパタンの入力を受け付ける。例えば、作図基準の項目として、図形の幅の最小値が定められている場合、図形の幅が最小値となるレイアウトパタンがOKパタンとして作成される。作図基準の項目として、図形の幅の最大値が定められている場合、図形の幅が最大値となるレイアウトパタンがOKパタンとして作成される。作図基準の項目として、図形の幅の最小値及び最大値が定められている場合、図形の幅が最小値又は最大値となるレイアウトパタンがOKパタンとして作成される。
In the verification rule test apparatus according to the third embodiment, the
また、基準位置指定部28は、表示部18に入力されたOKパタンの図形を表示すると共に、ユーザが入力部16を操作することにより、作図基準書内の1つの基準項目について作図基準を満足するように作成されている部分を、基準箇所として指定する共に、作図レイヤの名称、作図基準の種類、作図基準の数値、及び基準値の種類(最小値、最大値、最小値及び最大値)を指定した入力を受け付ける。
In addition, the reference
検証パタン生成部32は、基準位置格納部30に格納された、全ての基準箇所の各々について、OKパタンとマーカーを元に、全てのバリエーションのNGパタンを生成する。
The verification
基準箇所に対して、作図基準の種類として、図形の幅が指定され、基準値の種類として、最小値が指定された場合には、レイアウトデータ内で想定される違反レイアウトは最小幅以下の幅のパタンである。よって、検証パタン生成部32は、基準の最小幅と同じ幅を持つ図形を有するOKパタン(図16(A)参照)に基づいて、基準の最小幅よりも1作図単位だけ小さい幅を持つ図形を有するNGパタン(図16(B)参照)を生成する。
If the figure width is specified as the drawing reference type for the reference location and the minimum value is specified as the reference value type, the expected violation layout in the layout data is the width less than the minimum width. The pattern. Therefore, the verification
また、基準箇所に対して、作図基準の種類として、図形の幅が指定され、基準値の種類として、最大値が指定された場合には、検証パタン生成部32は、基準の最大幅と同じ幅を持つ図形を有するOKパタン(図17(A)参照)に基づいて、基準の最大幅よりも1作図単位だけ大きい幅を持つ図形を有するNGパタン(図17(B)参照)を生成する。
Further, when the figure width is specified as the drawing reference type and the maximum value is specified as the reference value type for the reference location, the verification
また、基準箇所に対して、作図基準の種類として、図形の幅が指定され、基準値の種類として、最小値及び最大値が指定された場合には、検証パタン生成部32は、基準の最大幅と同じ幅を持つ図形を有するOKパタン(図18(A)参照)に基づいて、基準の最大幅よりも1作図単位だけ大きい幅を持つ図形を有するNGパタン(図18(C)参照)を生成すると共に、基準の最小幅よりも1作図単位だけ小さい幅を持つ図形を有するNGパタン(図18(B)参照)を生成する。
In addition, when the figure width is specified as the drawing reference type and the minimum value and the maximum value are specified as the reference value type for the reference location, the verification
また、基準箇所に対して、作図基準の種類として、図形間の間隔が指定され、基準値の種類として、最小値が指定された場合には、検証パタン生成部32は、基準の最小値と同じ間隔を持つ図形を有するOKパタン(図19(A)参照)に基づいて、NGパタンを生成する。ここで、レイアウトデータ内で想定される違反レイアウトの種類は、2つの図形の間隔が最小間隔より1作図単位だけ小さいパタン(図19(B)参照)、2つの図形が接触している(図形間の間隔=0)パタン(図19(C)参照)(以降、TOUCH図形と表記する)、2つの図形の辺の相対位置が逆転して重なっている(図形間の間隔<0)パタン(図19(D)参照)(以降、OVERLAP図形と表記する)の3種類であるため、3種類のパタンがNGパタンとして生成される。
When the interval between figures is specified as the drawing reference type for the reference location and the minimum value is specified as the reference value type, the verification
同様に、基準箇所に対して、作図基準の種類として、図形間の間隔が指定され、基準値の種類として、最大値が指定された場合には、検証パタン生成部32は、基準の最大値と同じ間隔を持つ図形を有するOKパタン(図20(A)参照)に基づいて、2つの図形の間隔が最大間隔より1作図単位だけ大きいパタン(図20(B)参照)、TOUCH図形(図20(C)参照)、OVERLAP図形(図20(D)参照)の3種類を、NGパタンとして生成する。
Similarly, when the interval between figures is specified as the drawing reference type for the reference location and the maximum value is specified as the reference value type, the verification
同様に、基準箇所に対して、作図基準の種類として、図形間の間隔が指定され、基準値の種類として、最小値及び最大値が指定された場合には、検証パタン生成部32は、基準の最大値と同じ間隔を持つ図形を有するOKパタン(図21(A)参照)に基づいて、2つの図形の間隔が最小間隔より1作図単位だけ小さいパタン(図21(B)参照)、2つの図形の間隔が最大間隔より1作図単位だけ大きいパタン(図21(C)参照)、TOUCH図形(図21(D)参照)、OVERLAP図形(図21(E)参照)の4種類を、NGパタンとして生成する。
Similarly, when the interval between figures is specified as the drawing reference type and the minimum value and the maximum value are specified as the reference value type for the reference location, the verification
また、基準箇所に対して、作図基準の種類として、図形間の余裕が指定され、基準値の種類として、最小値が指定された場合には、検証パタン生成部32は、基準の最小値と同じ余裕を持つ図形を有するOKパタン(図22(A)参照)に基づいて、NGパタンを生成する。ここで、レイアウトデータ内で想定される違反レイアウトの種類は、2つの図形の余裕が最小余裕より1作図単位だけ小さいパタン(図22(B)参照)、2つの図形が接触している(余裕=0)パタン(TOUCH図形)(図22(C)参照)、2つの図形の辺の相対位置が逆転している(余裕<0)パタン(OVERLAP図形)(図22(D)参照)の3種類であるため、3種類のパタンがNGパタンとして生成される。
In addition, when a margin between figures is specified as the drawing reference type for the reference location, and the minimum value is specified as the reference value type, the verification
同様に、基準箇所に対して、作図基準の種類として、図形間の余裕が指定され、基準値の種類として、最大値が指定された場合には、検証パタン生成部32は、基準の最大値と同じ余裕を持つ図形を有するOKパタン(図23(A)参照)に基づいて、2つの図形の余裕が最大余裕より1作図単位だけ大きいパタン(図23(B)参照)、TOUCH図形(図23(C)参照)、OVERLAP図形(図23(D)参照)の3種類を、NGパタンとして生成する。
Similarly, when a margin between figures is specified as the type of drawing reference for the reference location and the maximum value is specified as the type of reference value, the verification
同様に、基準箇所に対して、作図基準の種類として、図形間の余裕が指定され、基準値の種類として、最小値及び最大値が指定された場合には、検証パタン生成部32は、基準の最大値と同じ余裕を持つ図形をOKパタン(図24(A)参照)として、2つの図形の余裕が最小余裕より1作図単位だけ小さいパタン(図24(B)参照)、2つの図形の余裕が最大余裕より1作図単位だけ大きいパタン(図24(C)参照)、TOUCH図形(図24(D)参照)、OVERLAP図形(図24(E)参照)の4種類を、NGパタンとして生成する。
Similarly, when the margin between figures is specified as the drawing reference type for the reference location and the minimum value and the maximum value are specified as the reference value type, the verification
なお、第3の実施の形態に係る検証ルールテスト装置の他の構成及び作用については、第1の実施の形態と同様であるため、説明を省略する。 The other configuration and operation of the verification rule test apparatus according to the third embodiment are the same as those in the first embodiment, and thus the description thereof is omitted.
このように、第3の実施の形態に係る検証ルールテスト装置によれば、基準箇所の指定と共に、作図基準の種類及び値を入力とし、作図基準の種類に応じて、全てのバリエーションのNGパタンを生成することができ、作図基準の各項目に対してDRCがエラーを正常に検出できるかどうかを確認するために必要なNGパタンの作成の漏れを防ぐことができる。 As described above, according to the verification rule test apparatus according to the third embodiment, the type of the drawing reference and the value are input together with the designation of the reference point, and NG patterns of all variations are input according to the type of the drawing reference. Can be generated, and it is possible to prevent omission of creation of an NG pattern necessary for confirming whether DRC can normally detect an error for each item of the drawing standard.
なお、上述した第2の実施の形態に、本実施の形態におけるNGパタンの生成方法を適用してもよい。 Note that the NG pattern generation method in the present embodiment may be applied to the second embodiment described above.
また、本願明細書中において、プログラムが予めインストールされている実施形態として説明したが、当該プログラムをCDROM等の記憶媒体に格納して提供することも可能である。 In the present specification, the embodiment has been described in which the program is installed in advance. However, the program may be provided by being stored in a storage medium such as a CDROM.
10、210 検証ルールテスト装置
12 制御部
14 記憶部
16 入力部
18 表示部
20 検証ルール入力部
22 検証ルール格納部
26 OKパタン格納部
28 基準位置指定部
30 基準位置格納部
32 検証パタン生成部
34 検証パタン格納部
36 ルール判定部
38 エラー図形格納部
40 図形表示部
226 トポロジ格納部
10, 210 Verification
Claims (8)
前記基準レイアウトパタンに対して、作図基準を満足している部分を基準箇所として指定する入力を受け付ける基準指定手段と、
前記基準レイアウトパタンの前記基準箇所に対して、所定の変更を加えることにより、前記作図基準を満足しないレイアウトパタンを生成する生成手段と、
を含むレイアウトパタン生成装置。 Pattern input means for receiving an input of a reference layout pattern generated so as to satisfy a predetermined drawing standard for a layout pattern of a semiconductor device;
A reference designating unit that accepts an input for designating a portion that satisfies the drawing standard as a standard location for the standard layout pattern;
Generating means for generating a layout pattern that does not satisfy the drawing standard by adding a predetermined change to the reference location of the reference layout pattern;
A layout pattern generation device including:
前記入力されたレイアウトパタンに対して、前記半導体装置のレイアウトパタンについて予め定められた作図基準を満足すべき部分を基準箇所として指定すると共に、前記作図基準を満足するための前記基準箇所における基準値を指定する入力を受け付ける基準指定手段と、
前記レイアウトパタンの前記基準箇所に対して、前記作図基準を満足するように、前記基準値に基づいて変更を加えることにより、基準レイアウトパタンを生成すると共に、前記基準レイアウトパタンの前記基準箇所に対して、所定の変更を加えることにより、前記作図基準を満足しないレイアウトパタンを生成する生成手段と、
を含むレイアウトパタン生成装置。 Pattern input means for receiving an input of a layout pattern of a semiconductor device;
For the input layout pattern, a portion that should satisfy a drawing standard determined in advance for the layout pattern of the semiconductor device is designated as a reference position, and a reference value at the reference position for satisfying the drawing standard A standard designating means for accepting input for designating,
A reference layout pattern is generated by changing the reference location of the layout pattern based on the reference value so as to satisfy the drawing standard, and the reference location of the reference layout pattern Generating means for generating a layout pattern that does not satisfy the drawing standard by making a predetermined change;
A layout pattern generation device including:
前記レイアウト検証用ルールファイルを用いて、前記基準レイアウトパタンを検証すると共に、前記生成手段によって生成されたレイアウトパタンを検証する検証手段と、
前記検証手段による検証結果を出力する検証結果出力手段と、
を更に含む請求項1又は2記載のレイアウトパタン生成装置。 Rule storage means for storing a layout verification rule file created in advance according to the drawing standard and used for verifying a layout pattern of a semiconductor device;
Verifying the reference layout pattern using the layout verification rule file, and verifying means for verifying the layout pattern generated by the generating means;
Verification result output means for outputting a verification result by the verification means;
The layout pattern generation apparatus according to claim 1, further comprising:
前記生成手段は、前記作図基準で定められた図形の幅に関する基準に反するように、前記基準レイアウトパタンの前記基準箇所における図形の幅を変更したレイアウトパタンを生成する請求項4記載のレイアウトパタン生成装置。 The drawing standard defines a standard for the width of a drawing,
5. The layout pattern generation according to claim 4, wherein the generation unit generates a layout pattern in which a width of a figure at the reference location of the reference layout pattern is changed so as to violate a reference related to a figure width defined by the drawing reference. apparatus.
前記生成手段は、前記作図基準で定められた図形間の間隔に関する基準に反するように、前記基準レイアウトパタンの基準箇所における図形間の間隔を変更したレイアウトパタン、前記基準レイアウトパタンの基準箇所における図形間の間隔をゼロにしたレイアウトパタン、及び前記基準レイアウトパタンの基準箇所において間隔を有する2つの図形が重なるように変更したレイアウトパタンを生成する請求項4記載のレイアウトパタン生成装置。 The drawing standard defines a standard for the interval between drawings,
The generation means includes a layout pattern in which an interval between figures at a reference position of the reference layout pattern is changed so as to violate a reference regarding an interval between figures determined by the drawing reference, and a figure at a reference position of the reference layout pattern. The layout pattern generation apparatus according to claim 4, wherein a layout pattern in which an interval between them is zero and a layout pattern that is changed so that two figures having an interval overlap at a reference location of the reference layout pattern are generated.
前記生成手段は、前記作図基準で定められた図形間の余裕に関する基準に反するように、前記基準レイアウトパタンの基準箇所における図形間の余裕を変更したレイアウトパタン、前記基準レイアウトパタンの基準箇所における図形間の余裕をゼロにしたレイアウトパタン、及び前記基準レイアウトパタンの基準箇所において余裕を有する2つの図形の相対位置関係が逆になるように変更したレイアウトパタンを生成する請求項4記載のレイアウトパタン生成装置。 The drawing standard defines a standard for a margin between drawings,
The generating means includes a layout pattern in which a margin between figures at a reference location of the reference layout pattern is changed so as to violate a standard regarding a margin between graphics determined by the drawing standard, and a graphic at a reference location of the reference layout pattern. 5. A layout pattern generation according to claim 4, wherein a layout pattern in which a margin between them is zero and a layout pattern in which a relative positional relationship between two figures having a margin at a reference location of the reference layout pattern is reversed are generated. apparatus.
半導体装置のレイアウトパタンについて予め定められた作図基準を満足するように生成された基準レイアウトパタンの入力を受け付けるパタン入力手段、
前記基準レイアウトパタンに対して、作図基準を満足している部分を基準箇所として指定する入力を受け付ける基準指定手段、及び
前記基準レイアウトパタンの前記基準箇所に対して、所定の変更を加えることにより、前記作図基準を満足しないレイアウトパタンを生成する生成手段
として機能させるためのプログラム。 Computer
Pattern input means for receiving an input of a reference layout pattern generated so as to satisfy a predetermined drawing standard for a layout pattern of a semiconductor device;
With respect to the reference layout pattern, a reference designating unit that accepts an input that designates a portion that satisfies a drawing standard as a reference location, and a predetermined change to the reference location of the reference layout pattern, A program for functioning as generation means for generating a layout pattern that does not satisfy the drawing standard.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011218094A JP2013077263A (en) | 2011-09-30 | 2011-09-30 | Layout pattern generation device and program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011218094A JP2013077263A (en) | 2011-09-30 | 2011-09-30 | Layout pattern generation device and program |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013077263A true JP2013077263A (en) | 2013-04-25 |
Family
ID=48480653
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011218094A Pending JP2013077263A (en) | 2011-09-30 | 2011-09-30 | Layout pattern generation device and program |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013077263A (en) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06290235A (en) * | 1993-04-01 | 1994-10-18 | Mitsubishi Electric Corp | Device for generating lsi layout verification test data |
JP2003163144A (en) * | 2001-11-28 | 2003-06-06 | Ricoh Co Ltd | Test pattern forming apparatus |
JP2006350420A (en) * | 2005-06-13 | 2006-12-28 | Renesas Technology Corp | Device for testing rule file for layout verification and test method and test program |
JP2007086979A (en) * | 2005-09-21 | 2007-04-05 | Ricoh Co Ltd | Test pattern editing device |
JP2011060194A (en) * | 2009-09-14 | 2011-03-24 | Ricoh Co Ltd | Design rule check verification device and design rule check verification method |
JP2012064032A (en) * | 2010-09-16 | 2012-03-29 | Ricoh Co Ltd | Layout data error determination method, layout data error determination device, layout data creation device, layout data error determination program |
-
2011
- 2011-09-30 JP JP2011218094A patent/JP2013077263A/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06290235A (en) * | 1993-04-01 | 1994-10-18 | Mitsubishi Electric Corp | Device for generating lsi layout verification test data |
JP2003163144A (en) * | 2001-11-28 | 2003-06-06 | Ricoh Co Ltd | Test pattern forming apparatus |
JP2006350420A (en) * | 2005-06-13 | 2006-12-28 | Renesas Technology Corp | Device for testing rule file for layout verification and test method and test program |
JP2007086979A (en) * | 2005-09-21 | 2007-04-05 | Ricoh Co Ltd | Test pattern editing device |
JP2011060194A (en) * | 2009-09-14 | 2011-03-24 | Ricoh Co Ltd | Design rule check verification device and design rule check verification method |
JP2012064032A (en) * | 2010-09-16 | 2012-03-29 | Ricoh Co Ltd | Layout data error determination method, layout data error determination device, layout data creation device, layout data error determination program |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8661371B1 (en) | Method and apparatus for fixing double patterning color-seeding violations | |
US9047437B2 (en) | Method, system and software for accessing design rules and library of design features while designing semiconductor device layout | |
JP5665128B2 (en) | Static analysis support device, static analysis support method, and program | |
JP2006350420A (en) | Device for testing rule file for layout verification and test method and test program | |
JP5814603B2 (en) | Test specification creation support apparatus, method and program | |
JP5293521B2 (en) | Design rule check verification apparatus and design rule check verification method | |
JP6768961B2 (en) | Integrated circuit design system and method | |
JP5740882B2 (en) | Layout data error determination method, layout data error determination device, layout data creation device, and layout data error determination program | |
JP5116906B1 (en) | PLC design equipment | |
JP2013077263A (en) | Layout pattern generation device and program | |
US20130124928A1 (en) | Method and apparatus for the display of multiple errors on a human-machine interface | |
US20230018768A1 (en) | Methods and systems for printed circuit board physical outline estimation and approval | |
JP5743663B2 (en) | Test support system, test support method, and program | |
JP5402936B2 (en) | GUI evaluation system, GUI evaluation method, and GUI evaluation program | |
JP5251639B2 (en) | Design verification equipment for semiconductor devices | |
JP2007086979A (en) | Test pattern editing device | |
JP5300992B2 (en) | Related test item presentation device | |
JP5020003B2 (en) | Reticle verification system and program | |
JP7112506B2 (en) | Design support device, design support method and program | |
US11900033B2 (en) | Methods and systems for printed circuit board component placement and approval | |
JP2017162429A (en) | Information processing device and method, and program | |
JP6968245B2 (en) | Integrated circuit design system and method | |
JP2008304716A (en) | System and program for designing reticle | |
JP2006317529A (en) | Pattern layout method, its apparatus, and its program | |
JP5370257B2 (en) | Verification support program, verification support apparatus, and verification support method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140829 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150903 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150908 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151109 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160322 |