JP7112506B2 - Design support device, design support method and program - Google Patents
Design support device, design support method and program Download PDFInfo
- Publication number
- JP7112506B2 JP7112506B2 JP2020551677A JP2020551677A JP7112506B2 JP 7112506 B2 JP7112506 B2 JP 7112506B2 JP 2020551677 A JP2020551677 A JP 2020551677A JP 2020551677 A JP2020551677 A JP 2020551677A JP 7112506 B2 JP7112506 B2 JP 7112506B2
- Authority
- JP
- Japan
- Prior art keywords
- design
- unit
- error
- drc
- image data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Image Analysis (AREA)
Description
本発明は、設計支援装置、設計支援方法およびプログラムに関する。 The present invention relates to a design support device, a design support method, and a program.
回路素子が配置されたプリント回路基板等の基板は、CAD(Computer Aided Design)装置を用いて設計されうる。CAD装置は、典型的にはデザインルールチェック(DRC;Design Rule Check)機能を有し、このデザインルールチェック機能によって、設計された基板がデザインルールを満たしているかどうかがチェックされる。しかし、デザインルールチェック機能は、許容可能な部分についてもエラーとして判定を行うことがある。このようなエラーは、疑似エラーと呼ばれる。DRC機能によって判定されたエラーが疑似エラーであるかどうか、即ち無視してもよいエラーであるかどうかは、設計者が個別に判断する必要がある。 A substrate such as a printed circuit board on which circuit elements are arranged can be designed using a CAD (Computer Aided Design) device. A CAD device typically has a design rule check (DRC) function, and this design rule check function checks whether the designed board satisfies the design rules. However, the design rule check function may also judge an allowable part as an error. Such errors are called spurious errors. Whether an error determined by the DRC function is a spurious error, ie, an error that can be ignored, must be determined individually by the designer.
特許文献1には、疑似エラーデータをライブラリーサーバーに登録する機能を有する疑似エラー登録方法が記載されている。
DRC機能によって提供されるエラーの個数は、例えば、数百あるいは数千といった膨大な個数となりうる。このような膨大な個数のエラーのそれぞれが疑似エラーであるかどうかを設計者が個別に判断する作業は、設計者にとって非常に煩わしい。また、この煩わしい作業の中で、本来は修正すべき真のエラーを疑似エラーであると誤って判断することによって、真のエラーを見逃してしまうという危険性がある。 The number of errors provided by the DRC function can be enormous, for example hundreds or thousands. It is very troublesome for the designer to individually determine whether each of such a huge number of errors is a pseudo error. In addition, there is a risk of overlooking a true error by erroneously judging a true error that should be corrected as a pseudo error during this troublesome work.
本発明は、デザインルールチェックによって判定されたエラーが真のエラーであるかどうかを確認する作業を効率化するために有利な技術を提供することを目的とする。 SUMMARY OF THE INVENTION It is an object of the present invention to provide an advantageous technique for improving the efficiency of checking whether an error determined by a design rule check is a true error.
本発明の第1の側面は、回路素子が配置された基板の設計データに対してデザインルールチェックを行う設計支援装置に係り、前記設計支援装置は、幾何学的な計算によって前記設計データに対してデザインルールチェックを行う第1DRC部と、前記第1DRC部によってエラーであると判定された部分がセンタリングされた画像データを前記設計データから生成する生成部と、ディープラーニングを経た人工知能によって前記画像データに対してデザインルールチェックを行う第2DRC部と、前記第2DRC部によるデザインルールチェックの結果を示す第1情報を表示部に表示させる表示制御部と、を備える。 A first aspect of the present invention relates to a design support device that performs a design rule check on design data of a board on which circuit elements are arranged, wherein the design support device performs geometrical calculations on the design data. a first DRC unit that performs a design rule check using the first DRC unit; a generation unit that generates image data in which a portion determined to be an error by the first DRC unit is centered from the design data; A second DRC section that performs a design rule check on data, and a display control section that causes a display section to display first information indicating a result of the design rule check by the second DRC section.
本発明の第2の側面は、回路素子が配置された基板の設計データに対してデザインルールチェックを行う設計支援装置に係り、前記設計支援装置は、幾何学的な計算によって前記設計データに対してデザインルールチェックを行う第1DRC部と、前記第1DRC部によってエラーであると判定された部分を含む画像データを前記設計データから生成する生成部と、ディープラーニングを経た人工知能によって前記画像データに対してデザインルールチェックを行う第2DRC部と、前記第2DRC部によるデザインルールチェックの結果を示す第1情報を表示部に表示させる表示制御部と、を備え、前記生成部は、前記エラーの対象となったオブジェクト以外のオブジェクトを含まないように前記画像データを生成する。 A second aspect of the present invention relates to a design support device that performs a design rule check on design data of a board on which circuit elements are arranged, wherein the design support device performs geometrical calculations on the design data. a first DRC unit that performs a design rule check using the first DRC unit; a generation unit that generates image data including a portion determined to be an error by the first DRC unit from the design data; a second DRC unit that performs a design rule check against the error; and a display control unit that causes a display unit to display first information indicating the result of the design rule check by the second DRC unit. The image data is generated so as not to include objects other than the object that has become.
本発明の第3の側面は、回路素子が配置された基板の設計データに対してデザインルールチェックを行うようにコンピュータによって実行される設計支援方法に係り、前記設計支援方法は、幾何学的な計算によって前記設計データに対してデザインルールチェックを行う第1DRC工程と、前記第1DRC工程でエラーであると判定された部分がセンタリングされた画像データを前記設計データから生成する生成工程と、ディープラーニングを経た人工知能によって前記画像データに対してデザインルールチェックを行う第2DRC工程と、前記第2DRC工程におけるデザインルールチェックの結果を示す第1情報を表示部に表示させる表示制御工程と、を含む。 A third aspect of the present invention relates to a computer-implemented design support method for performing a design rule check on design data of a board on which circuit elements are arranged, the design support method comprising: a first DRC step of performing a design rule check on the design data by calculation; a generation step of generating from the design data image data in which a portion determined to be an error in the first DRC step is centered; and deep learning. a second DRC step of performing a design rule check on the image data by an artificial intelligence that has undergone the above; and a display control step of causing a display unit to display first information indicating the result of the design rule check in the second DRC step.
本発明の第4の側面は、回路素子が配置された基板の設計データに対してデザインルールチェックを行うようにコンピュータによって実行される設計支援方法に係り、前記設計支援方法は、幾何学的な計算によって前記設計データに対してデザインルールチェックを行う第1DRC工程と、前記第1DRC工程でエラーであると判定された部分を含む画像データを前記設計データから生成する生成工程と、ディープラーニングを経た人工知能によって前記画像データに対してデザインルールチェックを行う第2DRC工程と、前記第2DRC工程におけるデザインルールチェックの結果を示す第1情報を表示部に表示させる表示制御工程と、含み、前記生成工程では、前記エラーの対象となったオブジェクト以外のオブジェクトを含まないように前記画像データを生成する。 A fourth aspect of the present invention relates to a computer-implemented design support method for performing a design rule check on design data of a board on which circuit elements are arranged, the design support method comprising: A first DRC step of performing a design rule check on the design data by calculation, a generation step of generating image data including a portion determined to be an error in the first DRC step from the design data, and deep learning. a second DRC step of performing a design rule check on the image data by artificial intelligence; and a display control step of causing a display unit to display first information indicating the result of the design rule check in the second DRC step; Then, the image data is generated so as not to include objects other than the error target object.
本発明の第5の側面は、コンピュータに前記第3の側面又は前記第4の側面に係る設計支援方法を実行させるためのコンピュータプログラムを対象とする。 A fifth aspect of the present invention is directed to a computer program for causing a computer to execute the design support method according to the third aspect or the fourth aspect.
本発明の第6の側面は、コンピュータに前記第3の側面又は前記第4の側面に係る設計支援方法を実行させるためのコンピュータプログラムを格納したコンピュータ可読メモリを対象とする。 A sixth aspect of the present invention is directed to a computer-readable memory storing a computer program for causing a computer to execute the design support method according to the third aspect or the fourth aspect.
本発明によれば、デザインルールチェックによって判定されたエラーが真のエラーであるかどうかを確認する作業を効率化するために有利な技術が提供される。 According to the present invention, an advantageous technique is provided for improving the efficiency of checking whether an error determined by a design rule check is a true error.
以下、添付図面を参照しながら本発明をその好適な実施形態を通して説明する。 The present invention will now be described through its preferred embodiments with reference to the accompanying drawings.
図1には、本発明の好適な実施形態の設計支援装置1の構成が示されている。設計支援装置1は、回路素子が配置された基板(例えば、プリント回路基板)の設計データに対してデザインルールチェック(DRC)を行うDRC機能を有する。設計支援装置1は、回路素子が配置された基板を編集する基板編集機能を有しうる。設計支援装置1は、例えば、メモリ101、CPU102、表示部103および入力部104を備えるコンピュータ100によって構成されうる。
FIG. 1 shows the configuration of a
メモリ101は、1又は複数のメモリデバイスで構成されうる。該複数のメモリデバイスは、1種類のメモリデバイスで構成されてもよいし、複数種類のメモリデバイスで構成されてもよい。メモリ101には、設計支援プログラム110が格納されうる。設計支援プログラム110は、コンピュータによって読み込まれ、コンピュータによって実行される形式で記述されたコンピュータプログラムである。設計支援プログラム110を格納したメモリ101は、コンピュータ可読メモリの一例である。設計支援プログラム110は、コンピュータ100から分離可能なメモリに格納されてもよい。設計支援プログラム110は、通信回線を介してコンピュータ100に提供され、メモリ101に格納されてもよい。
設計支援プログラム110は、例えば、第1DRC部111、生成部112、第2DRC部113、表示制御部114、エラー編集部115、ティーチング部116および基板編集部117をそれぞれ構成するサブプログラムを含みうる。設計支援装置1は、第1DRC部111、生成部112、第2DRC部113、表示制御部114、エラー編集部115、ティーチング部116および基板編集部117を備える装置として理解されうる。一例において、エラー編集部115、ティーチング部116および基板編集部117は、任意的な構成要素である。メモリ101は、第1DRC部111および第2DRC部113から提供されるエラーデータ120、および、基板編集部117から提供される設計データ130を格納しうる。
The
設計支援プログラム110によって実行される動作は、設計支援方法として理解され、該設計支援方法は、例えば、第1DRC部111、生成部112、第2DRC部113および表示制御部114にそれぞれ対応する第1DRC工程、生成工程、第2DRC工程および表示制御工程を含みうる。あるいは、該設計支援方法は、第1DRC部111、生成部112、第2DRC部113、表示制御部114、エラー編集部115、ティーチング部116および基板編集部117にそれぞれ対応する第1DRC工程、生成工程、第2DRC工程、表示制御工程、エラー編集工程、ティーチング工程および基板編集工程を含みうる。
The operations performed by the
CPU102は、設計支援プログラム110に従って動作し、コンピュータ100を設計支援装置1として動作させる。表示部103は、設計支援プログラム110の実行によって生成される設計データ130を視覚化したデータを表示(ユーザ(設計者)に提供)するユーザインターフェースを構成する。入力部104は、ユーザ(設計者)からの指示を取り込むユーザインターフェースを構成する。入力部104は、例えば、キーボードおよびポインティングデバイス(例えば、マウス)を含みうる。
The
第1DRC部111は、幾何学的な計算によって基板の設計データ130に対してデザインルールチェック(DRC)を行う。幾何学的な計算は、例えば、2つのオブジェクト(例えば、ラインと端子、または、ラインとライン)間の距離の計算、オブジェクトの寸法(例えば、太さ、長さ)の計算等を含みうる。生成部112は、例えば、第1DRC部111によってエラーであると判定された部分がセンタリングされた画像データを設計データ130から生成しうる。あるいは、生成部112は、第1DRC部111によってエラーであると判定された部分を含む画像データを設計データ130から生成しうる。
The
第2DRC部113は、ディープラーニングを経た人工知能によって、生成部112によって生成された画像データに対してデザインルールチェックを行って、そのデザインルールチェックの結果を示す第1情報を出力しうる。表示制御部114は、第2DRC部113によるデザインルールチェックの結果を示す第1情報を表示部103(の表示画面)に表示させうる。
The
エラー編集部115は、複数のエラー情報を含むリストから設計者(ユーザ)によって選択されたエラー情報を除外しうる。ティーチング部116は、生成部112が生成した画像データを加工した加工画像データを生成しうる。そして、ティーチング部116は、該加工画像データによって示される構成が第2DRC部113によるデザインルールチェックによってエラーであると判定されるべきかどうかを示す教師情報と該加工画像データとを、学習データとして、第2DRC部113に提供しうる。基板編集部117は、入力部104を操作するユーザ(設計者)からの指示にしたがって基板の設計データを編集しうる。
The
図2には、設計支援装置1の動作(設計支援方法)が例示的に示されている。第1DRC部111は、基板の設計データ130を取り込んで、幾何学的な計算によって設計データ130に対してデザインルールチェックを行って、そのデザインルールチェックの結果を第1DRCデータ202として出力しうる。第1DRCデータ202は、例えば、第1DRC部111によってエラーであると判定された部分の位置を示す情報を含みうる。第1DRCデータ202は、エラーデータ120の一部を構成しうる。
FIG. 2 exemplarily shows the operation of the design support apparatus 1 (design support method). The
生成部112は、第1DRC部111によってエラーであると判定された部分を含む画像データを設計データ130から生成しうる。一例において、生成部112は、第1DRC部111によってエラーであると判定された部分がセンタリングされた画像データを設計データ130から生成しうる。第2DRC部113は、ディープラーニングを経た人工知能によって、生成部112によって生成された画像データ203に対してデザインルールチェックを行って、そのデザインルールチェックの結果を示す第1情報を含む第2DRCデータ204を出力しうる。第2DRC部113は、第1情報に加えて、第1DRC部111によるエラーの判定結果が妥当である可能性を示す第2情報を出力してもよく、この場合、第2DRCデータ204は、第1情報および第2情報を含みうる。
The
表示制御部114は、エラーデータ120を表示部103に表示させる。ここで、表示制御部114は、エラーデータ120をスクロール可能に表示部103に表示させうる。表示制御部114は、例えば、複数のエラー情報を含むリストの形式でエラーデータ120を表示部103に表示させうる。各エラー情報は、第1DRC部111によってエラーであると判定された部分を特定する特定情報を含みうる。あるいは、各エラー情報は、第1DRC部111によってエラーであると判定された部分を特定する特定情報、および、第2DRC部113によるデザインルールチェックの結果を示す第1情報を含みうる。あるいは、各エラー情報は、第1DRC部111によってエラーであると判定された部分を特定する特定情報、第2DRC部113によるデザインルールチェックの結果を示す第1情報を表示部103、および、第1DRC部111によるエラーの判定結果が妥当である可能性を示す第2情報を含みうる。
The
エラー編集部115は、複数のエラー情報を含むリストからユーザ(設計者)によって選択されたエラー情報を除外しうる。ここで、リストから除外されるエラー情報は、ユーザ(設計者)によって疑似エラーであると判定されたエラー情報であろう。
The
図3および図4には、生成部112による画像データ203の生成方法が例示されている。ここでは、端子(パッド)311とそれに接続された配線パターン312との間隔が第1DRC部111によって実行されるデザインルールチェックにおいて、ザインルールによって規定された最小間隔を満たさない例に基づいて画像データ203の生成方法を例示的に説明する。まず、工程S31において、生成部112は、設計データ130から、第1DRC部111によってエラーであると判定された部分(端子311とそれに接続された配線パターン312との間のエラー箇所を含む部分)を含む部分設計データ301を切り出しうる。
3 and 4 illustrate a method of generating the
次に、工程S32において、生成部112は、予め定められたセンタリング基準を中心として部分設計データ301をセンタリングし、画像データ302を生成しうる。この例では、端子とそれに接続された配線パターンとの間隔に関してエラーがある場合において、センタリング基準は、その端子の中心とされる。生成部112は、センタリングの際に、端子311等のオブジェクトが所定のサイズとなるように、部分設計データ301を変倍してもよい。この例では、端子311が所定のサイズとなるように、部分設計データ301が拡大されている。なお、本発明の1つの実施形式は、センタリングを含みうるが、他の実施形式は、センタリングを含まない。
Next, in step S<b>32 , the
次に、工程S33において、生成部112は、エラーを構成しているオブジェクトと同層のオブジェクト以外のオブジェクトを削除し、画像データ303を生成しうる。次に、工程S34において、生成部112は、残っているオブジェクトのうちエラーを構成しているオブジェクト以外のオブジェクトを削除し、画像データ304を生成しうる。次に、工程S35において、生成部112は、第1DRC部111によるデザインルールチェックにおいて考慮しない部分がある場合に、その部分を除去し、画像データ305を生成しうる。この例では、配線パターン312が端子311の側から3つの直線要素を有し、端子311の側から数えて3つ目以降の直線要素は、第1DRC部111によるデザインルールチェックにおいて考慮されない。よって、3つ目以降の直線要素が除去されうる。次に、工程S36において、生成部112は、画像データ305を二値化し、画像データ203を生成しうる。画像データ203は、典型的にはビットマップデータ(ラスターデータ)でありうる。以上のようにして、生成部112は、エラーの対象となったオブジェクト以外のオブジェクトを含まないように画像データ203を生成しうる。
Next, in step S<b>33 , the
図3または図4を参照しながら例示的に説明したように、第2DRC部113によるデザインルールチェックの結果(第1情報)を表示部103に表示することによって、ユーザである設計者は、その結果に基づいて、第1DRC部111によるデザインルールチェックの妥当性を判断することができる。これにより、第1DRC部111によるデザインルールチェックによって判定されたエラーが真のエラーであるかどうかを確認する作業を効率化することができる。
As exemplified with reference to FIG. 3 or 4, by displaying the result (first information) of the design rule check by the
図5には、表示制御部114が表示部103の表示画面(表示スクリーン)1031に表示させる情報の一例が示されている。表示制御部114が表示部103の表示画面(表示スクリーン)1031に表示させる情報は、複数のエラー情報を含むリスト500でありうる。リスト500を構成する複数のエラー情報の各々は、第1DRC部111によってエラーであると判定された部分の情報である。各エラー情報は、第1DRC部111によってエラーであると判定された部分を特定する特定情報を含みうる。該特定情報は、例えば、個々のエラーを識別するための識別子(ID)501、および、エラーである判定された部分を示す画像データ502の少なくとも一方を含みうる。画像データ502は、前述の画像データ203に対応し、生成部112によって生成されうる。
FIG. 5 shows an example of information displayed on the display screen (display screen) 1031 of the
各エラー情報は、ディープラーニングを経た人工知能によってデザインルールチェックを行う第2DRC部113による判定結果を示す第1情報(AI判定結果)503を含みうる。第1情報503は、エラーがあることを示す「ERROR]またはエラーがないことを示す「OK」でありうる。各エラー情報は、第1DRC部111によるエラーの判定結果が妥当である可能性を示す第2情報(エラー確率)504を含みうる。第2情報504は、第2DRC部113が実行するデザインルールチェックにおいて、第1情報503とともに第2DRC部113によって提供されうる。各エラー情報は、第2DRC部113によるエラーの判定結果の信頼性を示す第3情報(信頼性)505を含みうる。一例において、第2情報(エラー確率)504が判定基準値(例えば、0.5)を上回る場合は、第1情報(AI判定結果)503はERRORとされ、第2情報(エラー確率)504が判定基準値(例えば、0.5)を下回る場合は、第1情報(AI判定結果)503はOKとされうる。また、一例において、第2情報(エラー確率)504が所定範囲(例えば、0.4~0.6)に属する場合には、第3情報505は、信頼性が低く、この場合には、警告(「Warining」)が表示され、第2情報(エラー確率)504が所定範囲(例えば、0.4~0.6)外である場合には、第3情報505は、信頼性が高い。
Each error information can include first information (AI judgment result) 503 indicating the judgment result by the
エラー編集部115は、設計者(ユーザ)によって選択されたエラー情報をリスト500から除外しうる。エラー編集部115は、例えば、入力部104の操作によって、リスト500を構成する複数のエラー情報から少なくとも1つのエラー情報が選択され、削除することが指定された場合に、選択された当該少なくとも1つのエラー情報をリスト500から削除しうる。エラー情報の選択は、例えば、入力部104を構成するマウス等によってリスト500中の識別子501又は行が選択することによってなされうる。
The
図6には、表示制御部114が表示部103の表示画面(表示スクリーン)1031に表示させる情報の他の例が示されている。図6の例において、識別子(ID)501、画像データ502、第1情報(AI判定結果)503、第2情報(エラー確率)504、第3情報(信頼性)505は、図5の例と同様である。図6の例では、表示制御部114は、リスト500(エラーデータ120)を構成する複数のエラー情報を第2情報(エラー確率)504に基づいてグループ分けし、複数のエラー情報をグループごとに表示部103の表示画面1031に表示させうる。各エラー情報は、グループ分けされたグループを示す第4情報(グループ情報)506を含みうる。図6には、グループG1、G2、G3が例示されている。また、グループを示す第4情報は、図6における太線によって例示されるように、グラフィカルな情報であってもよい。
FIG. 6 shows another example of information displayed on the display screen (display screen) 1031 of the
エラー編集部115は、リスト500(エラーデータ120)からユーザ(設計者)によって選択されたグループに属するエラー情報を除外するように構成されうる。エラー編集部115は、例えば、入力部104の操作によって、リスト500を構成する複数のグループから少なくとも1つのグループが選択され、削除することが指定された場合に、選択された当該グループ(に属するエラー情報)をリスト500から削除しうる。このような処理は、リスト500から疑似エラーを除去する作業を効率化するために有利である。
The
例えば、入力部104を構成するマウス等によってリスト500中のグループが選択されると、その選択されたグループの扱いを設計者に選択されるメニュー510が表示されうる。そして、ボタン511がクリックされると、エラー編集部115は、選択されたグループ(に属するエラー情報)をエラーとして確定する。これは、当該選択されたグループ(に属するエラー情報)が疑似エラーではなく、真のエラーであるとユーザ(設計者)によって判断され、そのように扱われることを意味する。一方、ボタン512がクリックされると、エラー編集部115は、選択されたグループ(に属するエラー情報)をリスト500から削除する。これは、当該選択されたグループ(に属するエラー情報)が疑似エラーであるとユーザ(設計者)によって判断され、そのように扱われることを意味する。
For example, when a group in the
図7には、ティーチング部116によって学習データを生成する処理を制御するためのユーザインターフェースの一例が示されている。ユーザインターフェース710は、例えば、図5又は図6に示されたようなリスト500において、いずれかの画像データ502が選択され、設計者による不図示のメニューの操作等によって、学習データ生成コマンドが発行されることに応じて起動されうる。図7において、画像データ711は、ユーザ(設計者)によって選択されたエラー情報に含まれる画像データであり、オリジナルの学習データである。図7の例では、画像データ711を含むエラー情報は、第2DRC部113による判定結果がOKである例(即ち、第1DRC部111はエラーであると判定したが、第2DRC部113はエラーではない(即ち、疑似エラーである)と判定した例)である。
FIG. 7 shows an example of a user interface for controlling processing for generating learning data by the
ボタン712がクリックされると、ティーチング部116は、生成オプションメニュー713を表示画面1031に表示する。生成オプションメニュー713は、例えば、オリジナルの学習データである画像データ711の加工方法をユーザ(設計者)に指定させる加工方法メニューを含みうる。図7の例では、加工方法メニューは、オリジナルの学習データである画像データ711を90°右回転させて派生の学習データ(派生データ)を生成することの指示、オリジナルの学習データである画像データ711を180°右回転させて派生の学習データ(派生データ)を生成することの指示、オリジナルの学習データである画像データ711を270°右回転させて派生の学習データ(派生データ)を生成することの指示を含む。チェックボックスをチェックすることは、当該指示をアクティブにすることを意味する。
When
生成オプションメニュー713は、例えば、派生の学習データ(派生データ)についての教師情報として、オリジナルの学習データである画像データ711についての第2DRC部113による判定結果(第1情報)を維持するかどうかを選択するための機能を有していてもよい。この機能は、図7に例示されるように、チェックボックスを含みうる。チェックボックスをチェックすることは、オリジナルの学習データである画像データ711についての第2DRC部113による判定結果(第1情報)を派生の学習データについても維持すること意味する。
For example, the
ティーチング部116は、以上のような設定にしたがってオリジナルの学習データから複数の派生の学習データ(加工画像データ)を生成し、教師情報とともに、学習データとして、第2DRC部113に提供する。第2DRC部113は、このようにしてティーチング部116から提供された学習データに基づいてディープラーニングによる学習を行う。
図8には、ティーチング部116によって学習データを生成する処理を制御するためのユーザインターフェースの一例が示されている。ユーザインターフェース720は、例えば、図5又は図6に示されたようなリスト500において、いずれかの画像データ502が選択され、設計者による不図示のメニューの操作等によって、学習データ生成コマンドが発行されることに応じて起動されうる。図8において、学習データ730は、設計者によって選択されたエラー情報に含まれる画像データに対応するオリジナルの学習データである。図8の例では、オリジナルの学習データ730は、3つの要素731、732、733を含み、ティーチング部116は、要素731、732、733のそれぞれのパラメータを設定することによって複数の派生の学習データを生成しうる。なお、図8には示されていないが、教師情報は、例えば、オリジナルの学習データ730における第2DRC部113による判定結果に従って決定されてもよいし、任意に定められてもよい。
FIG. 8 shows an example of a user interface for controlling processing for generating learning data by the
要素731は、端子(パッド)であり、「形状」のパタメータ、「範囲」のパラメータ、「ピッチ」のパラメータを設定可能である。「形状」のパラメータとしては、例えば、矩形、円または長円を設定可能である。「範囲」のパラメータは、端子の大きさを指定する。「範囲」のパラメータとしては、例えば、最小値および最大値を設定可能である。「範囲」のパラメータは、X方向およびY方向の双方に対して設定されてもよい。「ピッチ」のパラメータは、最小値および最大値で指定される範囲における端子の大きさの変化幅である。ティーチング部116は、設定された形状を有する要素731を最小値および最大値で指定される範囲を設定されたピッチで変化させながら複数の要素731の生成しうる。
The
要素732は、要素731としての端子に接続される配線パターンの一部分を構成し、端子に直接接続される要素である。要素732は、「引出位置」のパラメータ、「太さの範囲」のパタメータ、「太さのピッチ」のパラメータ、「長さの範囲」のパラメータ、「長さのピッチ」のパラメータを設定可能である。「引出位置」のパラメータは、例えば、端子としての要素731からの引出位置を定めるパラメータであり、例えば、要素731の中心を通る直線に対するオフセット値でありうる。「太さの範囲」のパラメータとしては、例えば、最小値および最大値を設定可能である。「太さのピッチ」のパラメータは、最小値および最大値で指定される太さの範囲における太さの変化幅である。「長さの範囲」のパラメータとしては、例えば、最小値および最大値を設定可能である。「長さのピッチ」のパラメータは、最小値および最大値で指定される長さの範囲における長さの変化幅である。
The
要素733は、要素731としての端子に接続される配線パターンの他の一部分を構成し、端子に要素732を介して接続される要素である。要素733は、「引出角度」のパラメータ、「太さの範囲」のパタメータ、「太さのピッチ」のパラメータ、「長さの範囲」のパラメータ、「長さのピッチ」のパラメータを設定可能である。「引出角度」のパラメータは、例えば、要素732からの引出角度を定めるパラメータである。「太さの範囲」のパラメータとしては、例えば、最小値および最大値を設定可能である。「太さのピッチ」のパラメータは、最小値および最大値で指定される太さの範囲における太さの変化幅である。「長さの範囲」のパラメータとしては、例えば、最小値および最大値を設定可能である。「長さのピッチ」のパラメータは、最小値および最大値で指定される長さの範囲における長さの変化幅である。
ここで、基板編集部117は、ユーザからの指示に従って、設定された編集ルールによる制約の下で、基板を編集しうる。ティーチング部は、当該制約の下で、パラメータ値を変更するように構成されうる。当該編集ルールは、例えば、グリッド、配線方向(配線パターンが延びる方向)、配線の太さ(最小太さ、最大太さ)、および、端子の形状、の少なくとも1つを規定するルールを含みうる。グリッドは、編集のための最小単位を提供し、例えば、上記の各種のピッチは、設定されたグリッドに従って(例えば、グリッドと同じ値に)自動で設定されうる。このようにして、設定された編出ルールにしたがってパラメータ値を変更しながら学習データを生成することにより、無駄な学習データの生成を減らし、第2DRC部113に効率的に学習を行わせるために有利である。
Here, the
ティーチング部116は、以上のような設定にしたがってオリジナルの学習データから複数の派生の学習データ(加工画像データ)を生成し、教師情報とともに、学習データとして、第2DRC部113に提供する。第2DRC部113は、このようにしてティーチング部116から提供された学習データに基づいてディープラーニングによる学習を行う。
ティーチング部116によってオリジナルのデータから複数の学習データを生成し、第2DRC部113に提供することによって、第2DRC部113にディープラーニングによる学習を行わせるために要する学習データの準備作業を効率化することができる。
By generating a plurality of learning data from the original data by the
Claims (19)
幾何学的な計算によって前記設計データに対してデザインルールチェックを行う第1DRC部と、
前記第1DRC部によってエラーであると判定された部分がセンタリングされた画像データを前記設計データから生成する生成部と、
ディープラーニングを経た人工知能によって前記画像データに対してデザインルールチェックを行う第2DRC部と、
前記第2DRC部によるデザインルールチェックの結果を示す第1情報を表示部に表示させる表示制御部と、
を備えることを特徴とする設計支援装置。 A design support device for performing a design rule check on design data of a board on which circuit elements are arranged,
a first DRC unit that performs a design rule check on the design data by geometric calculation;
a generation unit for generating image data in which a portion determined to be an error by the first DRC unit is centered from the design data;
a second DRC unit that performs a design rule check on the image data by artificial intelligence that has undergone deep learning;
a display control unit that causes a display unit to display first information indicating a result of the design rule check by the second DRC unit;
A design support device comprising:
ことを特徴とする請求項1に記載の設計支援装置。 The generation unit generates the image data so as not to include objects other than the object that is the target of the error.
2. The design support device according to claim 1, characterized by:
前記表示制御部は、前記第1情報とともに前記可能性を示す第2情報を前記表示部に表示させる、
ことを特徴とする請求項1又は2に記載の設計支援装置。 The second DRC unit generates second information indicating the possibility that the error determination result by the first DRC unit is valid,
The display control unit causes the display unit to display second information indicating the possibility together with the first information.
3. The design support device according to claim 1, wherein:
ことを特徴とする請求項3に記載の設計支援装置。 The display control unit causes the display unit to display a list including a plurality of pieces of error information, and each error information includes specific information for specifying a portion determined to be an error, and the first error information corresponding to the specific information. information, and said second information corresponding to said specific information;
4. The design support device according to claim 3, characterized by:
ことを特徴とする請求項4に記載の設計支援装置。 further comprising an error editor that excludes error information selected by the user from the list;
5. The design support device according to claim 4, characterized in that:
ことを特徴とする請求項4に記載の設計支援装置。 The display control unit groups the plurality of error information based on the second information, and causes the display unit to display the plurality of error information for each group.
5. The design support device according to claim 4, characterized in that:
ことを特徴とする請求項6に記載の設計支援装置。 further comprising an error editor that excludes error information belonging to a group selected by the user from the list;
7. The design support device according to claim 6, characterized by:
ことを特徴とする請求項1乃至7のいずれか1項に記載の設計支援装置。 processing the image data to generate processed image data, and the processed image data together with teacher information indicating whether or not the configuration indicated by the processed image data should be determined to be an error by the design rule check by the second DRC unit; as learning data to the second DRC unit, further comprising a teaching unit that provides
8. The design support device according to any one of claims 1 to 7, characterized by:
ことを特徴とする請求項8に記載の設計支援装置。 The teaching unit generates the processed image data by rotating the image data.
9. The design support device according to claim 8, characterized by:
ことを特徴とする請求項8に記載の設計支援装置。 The teaching unit generates the processed image data by changing a parameter value indicating characteristics of the image data.
9. The design support device according to claim 8, characterized by:
ことを特徴とする請求項10に記載の設計支援装置。 The teaching unit changes the parameter values according to instructions from the user.
11. The design support device according to claim 10, characterized by:
前記ティーチング部は、前記制約の下で、前記パラメータ値を変更する、
ことを特徴とする請求項10又は11に記載の設計支援装置。 further comprising a board editing unit that edits the board according to an instruction from a user and under the constraints of set editing rules;
The teaching unit changes the parameter value under the constraint,
12. The design support device according to claim 10, wherein:
ことを特徴とする請求項12に記載の設計支援装置。 The editing rule includes a rule that defines at least one of a grid, wiring direction, wiring thickness, and terminal shape.
13. The design support device according to claim 12, characterized by:
幾何学的な計算によって前記設計データに対してデザインルールチェックを行う第1DRC部と、
前記第1DRC部によってエラーであると判定された部分を含む画像データを前記設計データから生成する生成部と、
ディープラーニングを経た人工知能によって前記画像データに対してデザインルールチェックを行う第2DRC部と、
前記第2DRC部によるデザインルールチェックの結果を示す第1情報を表示部に表示させる表示制御部と、を備え、
前記生成部は、前記エラーの対象となったオブジェクト以外のオブジェクトを含まないように前記画像データを生成する、
ことを特徴とする設計支援装置。 A design support device for performing a design rule check on design data of a board on which circuit elements are arranged,
a first DRC unit that performs a design rule check on the design data by geometric calculation;
a generation unit that generates image data including a portion determined to be an error by the first DRC unit from the design data;
a second DRC unit that performs a design rule check on the image data by artificial intelligence that has undergone deep learning;
a display control unit that causes a display unit to display first information indicating a result of the design rule check by the second DRC unit;
wherein the generation unit generates the image data so as not to include objects other than the error target object;
A design support device characterized by:
ことを特徴とする請求項14に記載の設計支援装置。 The generation unit generates the image data such that the portion is centered.
15. The design support device according to claim 14, characterized by:
幾何学的な計算によって前記設計データに対してデザインルールチェックを行う第1DRC工程と、
前記第1DRC工程でエラーであると判定された部分がセンタリングされた画像データを前記設計データから生成する生成工程と、
ディープラーニングを経た人工知能によって前記画像データに対してデザインルールチェックを行う第2DRC工程と、
前記第2DRC工程におけるデザインルールチェックの結果を示す第1情報を表示部に表示させる表示制御工程と、
を含むことを特徴とする設計支援方法。 A computer-implemented design support method for performing a design rule check on design data of a board on which circuit elements are arranged, comprising:
a first DRC step of performing a design rule check on the design data by geometric calculation;
a generating step of generating image data in which a portion determined to be an error in the first DRC step is centered from the design data;
a second DRC step of performing a design rule check on the image data by artificial intelligence that has undergone deep learning;
a display control step of displaying, on a display unit, first information indicating the result of the design rule check in the second DRC step;
A design support method comprising:
幾何学的な計算によって前記設計データに対してデザインルールチェックを行う第1DRC工程と、
前記第1DRC工程でエラーであると判定された部分を含む画像データを前記設計データから生成する生成工程と、
ディープラーニングを経た人工知能によって前記画像データに対してデザインルールチェックを行う第2DRC工程と、
前記第2DRC工程におけるデザインルールチェックの結果を示す第1情報を表示部に表示させる表示制御工程と、含み、
前記生成工程では、前記エラーの対象となったオブジェクト以外のオブジェクトを含まないように前記画像データを生成する、
ことを特徴とする設計支援方法。 A computer-implemented design support method for performing a design rule check on design data of a board on which circuit elements are arranged, comprising:
a first DRC step of performing a design rule check on the design data by geometric calculation;
a generation step of generating image data including a portion determined to be an error in the first DRC step from the design data;
a second DRC step of performing a design rule check on the image data by artificial intelligence that has undergone deep learning;
a display control step of displaying, on a display unit, first information indicating the result of the design rule check in the second DRC step;
In the generating step, the image data is generated so as not to include objects other than the object for which the error occurred.
A design support method characterized by:
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2018/038851 WO2020079810A1 (en) | 2018-10-18 | 2018-10-18 | Design assistance device, design assistance method, and program |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2020079810A1 JPWO2020079810A1 (en) | 2021-09-09 |
JP7112506B2 true JP7112506B2 (en) | 2022-08-03 |
Family
ID=70283431
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020551677A Active JP7112506B2 (en) | 2018-10-18 | 2018-10-18 | Design support device, design support method and program |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP7112506B2 (en) |
WO (1) | WO2020079810A1 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013175016A (en) | 2012-02-24 | 2013-09-05 | Fujitsu Ltd | Defective place prediction device, defective place prediction program and defective place prediction method |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3019032B2 (en) * | 1997-07-22 | 2000-03-13 | 日本電気株式会社 | Method for checking design rules in layout data of semiconductor integrated circuit and apparatus for implementing the method |
-
2018
- 2018-10-18 WO PCT/JP2018/038851 patent/WO2020079810A1/en active Application Filing
- 2018-10-18 JP JP2020551677A patent/JP7112506B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013175016A (en) | 2012-02-24 | 2013-09-05 | Fujitsu Ltd | Defective place prediction device, defective place prediction program and defective place prediction method |
Also Published As
Publication number | Publication date |
---|---|
JPWO2020079810A1 (en) | 2021-09-09 |
WO2020079810A1 (en) | 2020-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102424907B1 (en) | Automatic generation of test layouts for verifying a DRC deck | |
JP5865734B2 (en) | Area classification apparatus, program therefor, board inspection apparatus, and area classification method | |
CN113436331B (en) | Modeling method and device based on Dynamo | |
JP6066587B2 (en) | Substrate inspection method, inspection program, and inspection apparatus | |
CN103970930A (en) | Automated Design Layout Pattern Correction Based On Context-aware Patterns | |
JP4648386B2 (en) | Design support device, design support method, design support program | |
CN101118571A (en) | Pattern matching system for layout shapes using walsh patterns | |
JP7112506B2 (en) | Design support device, design support method and program | |
US9536018B2 (en) | Computer-implemented method of identifying a group of perforations | |
JP2013097489A (en) | Processor, processing method, processing program and recording medium for point group data | |
JP2005115859A (en) | Automatic design support system, and automatic analysis evaluation method | |
JP2011113529A (en) | Geometry simplification apparatus, geometry simplification method, and program | |
JPH10319571A (en) | Manufacture of mask for exposure and its device | |
US8631375B2 (en) | Via selection in integrated circuit design | |
US20230018768A1 (en) | Methods and systems for printed circuit board physical outline estimation and approval | |
JP2010147322A (en) | Method of creating 3d mounting data of component mounting machine | |
JP7040333B2 (en) | Drawing inspection support device | |
US11900033B2 (en) | Methods and systems for printed circuit board component placement and approval | |
JP2007086979A (en) | Test pattern editing device | |
CN115906760B (en) | Layout design verification result display method and device | |
JP7124259B2 (en) | IT for decision-making work that reflects all of the multiple decision-making materials and requirements | |
JP7113086B2 (en) | Design support device, design support method and program | |
JP5512650B2 (en) | Method and apparatus for detecting non-uniform division of photomask shape | |
EP3002694A1 (en) | Method and computing apparatus for simplifying a geometrical model | |
JP2005025445A (en) | Optimization problem computing device and method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210305 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220407 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220708 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220722 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7112506 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |