JP2013073663A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2013073663A JP2013073663A JP2011214356A JP2011214356A JP2013073663A JP 2013073663 A JP2013073663 A JP 2013073663A JP 2011214356 A JP2011214356 A JP 2011214356A JP 2011214356 A JP2011214356 A JP 2011214356A JP 2013073663 A JP2013073663 A JP 2013073663A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- data
- exclusive
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Logic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
【解決手段】3入力以上の入力端子を含み当該3入力以上の入力端子の論理レベルについて論理演算を行う多入力論理回路(XOR_H)を備え、当該多入力論理回路は、それぞれ2つの入力端子を含み当該2つの入力端子の論理レベルに対して前記論理演算を行う複数の2入力論理回路を含み、当該複数の2入力論理回路は、第1の2入力論理回路(XOR_D61)と当該第1の2入力論理回路よりも占有面積が小さく駆動能力が小さい第2の2入力論理回路(XOR_F61、XOR_F62)とを含み、前記第1の2入力論理回路が前記多入力論理回路の最終段として動作し、前記第2の2入力論理回路が前記第1の2入力論理回路に信号を供給する前段回路の少なくとも一部として動作することを特徴とする。
【選択図】図6
Description
特許文献1には、このような巡回冗長検査機能を備える半導体装置(DRAM)が開示されている。
従って、巡回冗長検査機能を備えるDRAMのライト動作とリード動作との速度の向上には、動作速度と駆動能力とのバランスが調整された多入力排他的論理和回路が必要である。
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
第1の実施形態の説明では、まず図1〜図2を用いて否定排他的論理和回路XNR_C、及び排他的論理和回路XOR_D(第1の2入力論理回路)の構成を説明し、続いて、図3〜図4を用いて否定排他的論理和回路XNR_E、及び排他的論理和回路XOR_F(第2の2入力論理回路)の構成を説明する。そして、図5〜図8を用いて否定排他的論理和回路XNR_G、排他的論理和回路XOR_H、否定排他的論理和回路XNR_I、及び排他的論理和回路XOR_J(多入力排他的論理和回路)の構成を説明する。
否定排他的論理和回路XNR_C(第1の2入力論理回路)は、第1の入力端子TIN1、第2の入力端子TIN2、及び出力端子TOUTを有している。否定排他的論理和回路XNR_Cは、第1の入力端子TIN1に入力される第1入力信号IN1の論理レベル(以下、論理「0」のとき論理レベルをLレベル、論理「1」のとき論理レベルをHレベルとする)が第2の入力端子TIN2に入力される第2入力信号IN2の論理レベルと一致する場合、出力端子TOUTからHレベルの出力信号OUTを出力する。また、否定排他的論理和回路XNR_Cは、第1入力信号IN1の論理レベルが第2入力信号IN2の論理レベルと一致しない場合、Lレベルの出力信号OUTを出力する。
インバータ回路INV11は、PMOSトランジスタP11(P型チャネルMOSトランジスタ)、及びNMOSトランジスタN11(N型チャネルMOSトランジスタ)から構成される。PMOSトランジスタP11において、ソースは電源電圧VDDが供給される電源配線に接続され、ゲートは第1の入力端子TIN1に接続され、ドレインは接続点Nd11に接続される。NMOSトランジスタN11において、ドレインは接続点Nd11に接続され、ゲートは第1の入力端子TIN1に接続され、ソースは電源電圧VSSが供給される電源配線に接続される(接地される)。
インバータ回路INV11は、第1の入力端子TIN1に入力される第1入力信号IN1の論理レベルを反転して、接続点Nd11に出力する。
インバータ回路INV12は、第2の入力端子TIN2に入力される第2入力信号IN2の論理レベルを反転して、接続点Nd12に出力する。
論理回路LGC14は、PMOSトランジスタP14a、PMOSトランジスタP14b、及びNMOSトランジスタN14から構成される。PMOSトランジスタP14aにおいて、ソースは電源電圧VDDが供給される電源配線に接続され、ゲートは接続点Nd11に接続され、ドレインはPMOSトランジスタP14bのソースに接続される。また、PMOSトランジスタP14bにおいて、ソースはPMOSトランジスタP14aのドレインに接続され、ゲートは接続点Nd12に接続され、ドレインは出力端子TOUTに接続される。NMOSトランジスタN14において、ドレインは出力端子TOUTに接続され、ゲートは接続点Nd12に接続され、ソースは接続点Nd11に接続される。
PMOSトランジスタP14a、及びPMOSトランジスタP14bはオフ(非導通)し、また、NMOSトランジスタN13、及びNMOSトランジスタN14はゲート−ソース間の電位差が0Vとなるので、オフする。一方、PMOSトランジスタP13a、及びPMOSトランジスタP13bはオン(導通)するので、否定排他的論理和回路XNR_Cは出力端子TOUTにHレベルの出力信号OUTを出力する。
PMOSトランジスタP13aはオンするが、PMOSトランジスタP13bはオフし、また、PMOSトランジスタP14bはオンするが、PMOSトランジスタP14aはオフする。また、NMOSトランジスタN14はゲート−ソース間の電位差が負となるのでオフする。一方、NMOSトランジスタN13は、ゲート−ソース間の電位差が正となりオンするので、否定排他的論理和回路XNR_Cは出力端子TOUTにLレベルの出力信号OUTを出力する。
PMOSトランジスタP13bはオンするが、PMOSトランジスタP13aはオフし、また、PMOSトランジスタP14aはオンするが、PMOSトランジスタP14bはオフする。また、NMOSトランジスタN13はゲート−ソース間の電位差が負となるのでオフする。一方、NMOSトランジスタN14は、ゲート−ソース間の電位差が正となりオンするので、否定排他的論理和回路XNR_Cは出力端子TOUTにLレベルの出力信号OUTを出力する。
PMOSトランジスタP13a、及びPMOSトランジスタP13bはオフし、また、NMOSトランジスタN13、及びNMOSトランジスタN14はゲート−ソース間の電位差が0Vとなるので、オフする。一方、PMOSトランジスタP14a、及びPMOSトランジスタP14bはオンするので、否定排他的論理和回路XNR_Cは出力端子TOUTにHレベルの出力信号OUTを出力する。
また、否定排他的論理和回路XNR_Cは、図1(a)に示すように、6個のPMOSトランジスタ、及び4個のNMOSトランジスタから構成される。なお、以下、この否定排他的論理和回路XNR_Cを、図1(b)に示す回路シンボルを用いて、図5以降の図面において示す場合がある。
排他的論理和回路XOR_D(第1の2入力論理回路)は、第1の入力端子TIN1、第2の入力端子TIN2、及び出力端子TOUTを有している。排他的論理和回路XOR_Dは、第1の入力端子TIN1に入力される第1入力信号IN1の論理レベルが第2の入力端子TIN2に入力される第2入力信号IN2の論理レベルと一致する場合、出力端子TOUTからLレベルの出力信号OUTを出力する。また、排他的論理和回路XOR_Dは、第1入力信号IN1の論理レベルが第2入力信号IN2の論理レベルと一致しない場合、Hレベルの出力信号OUTを出力する。
インバータ回路INV21は、PMOSトランジスタP21、及びNMOSトランジスタN21から構成される。PMOSトランジスタP21において、ソースは電源電圧VDDが供給される電源配線に接続され、ゲートは第1の入力端子TIN1に接続され、ドレインは接続点Nd21に接続される。NMOSトランジスタN21において、ドレインは接続点Nd21に接続され、ゲートは第1の入力端子TIN1に接続され、ドレインは接地される。
インバータ回路INV21は、第1の入力端子TIN1に入力される第1入力信号IN1の論理レベルを反転して、接続点Nd21に出力する。
インバータ回路INV22は、第2の入力端子TIN2に入力される第2入力信号IN2の論理レベルを反転して、接続点Nd22に出力する。
論理回路LGC24は、PMOSトランジスタP24、NMOSトランジスタN24a、及びNMOSトランジスタN24bから構成される。PMOSトランジスタP24において、ソースは接続点Nd22に接続され、ゲートは接続点Nd21に接続され、ドレインは出力端子TOUTに接続される。また、NMOSトランジスタN24aにおいて、ドレインは出力端子TOUTに接続され、ゲートは接続点Nd21に接続され、ソースはNMOSトランジスタN24bのソースに接続される。NMOSトランジスタN24bにおいて、ドレインはNMOSトランジスタN24aのソースに接続され、ゲートは接続点Nd22に接続され、ソースは接地される。
PMOSトランジスタP23、及びPMOSトランジスタP24はオフし、また、NMOSトランジスタN23a、及びNMOSトランジスタN23bはゲートの電位がLレベルであるのでオフする。一方、NMOSトランジスタN24a、及びNMOSトランジスタN24bはオンするので、排他的論理和回路XOR_Dは出力端子TOUTにLレベルの出力信号OUTを出力する。
NMOSトランジスタN23bはオンするが、NMOSトランジスタN23aはオフし、また、NMOSトランジスタN24aはオンするが、NMOSトランジスタN24bはオフする。また、PMOSトランジスタP24はゲート−ソース間の電位差が正となるのでオフする。一方、PMOSトランジスタP23は、ゲート−ソース間の電位差が負となりオンするので、排他的論理和回路XOR_Dは出力端子TOUTにHレベルの出力信号OUTを出力する。
NMOSトランジスタN23aはオンするが、NMOSトランジスタN23bはオフし、また、NMOSトランジスタN24bはオンするが、NMOSトランジスタN24aはオフする。また、PMOSトランジスタP23はゲート−ソース間の電位差が正となるのでオフする。一方、PMOSトランジスタP24は、ゲート−ソース間の電位差が負となりオンするので、排他的論理和回路XOR_Dは出力端子TOUTにHレベルの出力信号OUTを出力する。
PMOSトランジスタP23、及びPMOSトランジスタP24はいずれもゲート−ソース間の電位差が0Vとなるのでオフし、また、NMOSトランジスタN24a、及びNMOSトランジスタN24bはゲートの電位がLレベルであるのでオフする。一方、NMOSトランジスタN23a、及びNMOSトランジスタN23bはオンするので、排他的論理和回路XOR_Dは出力端子TOUTにLレベルの出力信号OUTを出力する。
また、排他的論理和回路XOR_Dは、図2(a)に示すように、4個のPMOSトランジスタ、及び6個のNMOSトランジスタから構成される。なお、以下、この排他的論理和回路XOR_Dを、図2(b)に示す回路シンボルを用いて、図5以降の図面において示す場合がある。
図3(a)は、否定排他的論理和回路XNR_E(Exclusive−NOR:否定排他的論理和回路)の構成を示す回路図である。
否定排他的論理和回路XNR_E(第2の2入力論理回路)は、第1の入力端子TIN1、第2の入力端子TIN2、及び出力端子TOUTを有している。否定排他的論理和回路XNR_Eは、第1の入力端子TIN1に入力される第1入力信号IN1の論理レベルが第2の入力端子TIN2に入力される第2入力信号IN2の論理レベルと一致する場合、出力端子TOUTからHレベルの出力信号OUTを出力する。また、否定排他的論理和回路XNR_Eは、第1入力信号IN1の論理レベルが第2入力信号IN2の論理レベルと一致しない場合、Lレベルの出力信号OUTを出力する。
インバータ回路INV31は、PMOSトランジスタP31、及びNMOSトランジスタN31から構成される。PMOSトランジスタP31において、ソースは電源電圧VDDが供給される電源配線に接続され、ゲートは第1の入力端子TIN1に接続され、ドレインは接続点Nd31に接続される。NMOSトランジスタN31において、ドレインは接続点Nd31に接続され、ゲートは第1の入力端子TIN1に接続され、ソースは接地される。
インバータ回路INV31は、第1の入力端子TIN1に入力される第1入力信号IN1の論理レベルを反転して、接続点Nd31に出力する。
トランスファーゲート回路33aは、PMOSトランジスタP33、及びNMOSトランジスタN33から構成される。PMOSトランジスタP33において、ソースは第2の入力端子TIN2に接続され、ゲートは接続点Nd31に接続され、ドレインは出力端子TOUTに接続される。また、NMOSトランジスタN33において、ドレインは第2の入力端子TIN2に接続され、ゲートは第1の入力端子TIN1に接続され、ソースは出力端子TOUTに接続される。
まず、インバータ回路INV31は接続点Nd31をHレベルに充電する。また、論理回路LGC32において、PMOSトランジスタP32、及びNMOSトランジスタN32のゲート電位はLレベルとなる。
これにより、トランスファーゲート回路33aにおいて、PMOSトランジスタP33は、ゲート−ソース間の電位差が正となり、オフし、NMOSトランジスタN33はゲート電位がLレベルとなり、オフする。
また、論理回路LGC32において、NMOSトランジスタN32は、ゲート−ソース間の電位差が0Vとなり、オフする。一方、論理回路LGC32において、PMOSトランジスタP32は、ゲート−ソース間の電位差が負となり、オンする。
これにより、否定排他的論理和回路XNR_Eは出力端子TOUTにHレベルの出力信号OUTを出力する。
まず、インバータ回路INV31は接続点Nd31をHレベルに充電する。また、論理回路LGC32において、PMOSトランジスタP32、及びNMOSトランジスタN32のゲート電位はHレベルとなる。
これにより、トランスファーゲート回路33aにおいて、PMOSトランジスタP33はゲート−ソース間の電位差が0Vとなり、オフし、NMOSトランジスタN33はゲート電位がLレベルとなり、オフする。
また、論理回路LGC32において、PMOSトランジスタP32は、ゲート−ソース間の電位差が0Vとなり、オフする。一方、論理回路LGC32において、NMOSトランジスタN32は、ゲート−ソース間の電位差が正となり、オンする。
これにより、否定排他的論理和回路XNR_Eは出力端子TOUTにLレベルの出力信号OUTを出力する。
まず、インバータ回路INV31は接続点Nd31をLレベルに放電する。また、論理回路LGC32において、PMOSトランジスタP32、及びNMOSトランジスタN32のゲート電位はLレベルとなる。
これにより、論理回路LGC32において、PMOSトランジスタP32は、ゲート−ソース間の電位差が0Vとなり、オフし、NMOSトランジスタN32は、ゲート−ソース間の電位差が負となり、オフする。
また、トランスファーゲート回路33aにおいて、PMOSトランジスタP33はゲート−ソース間の電位差が負となる期間オンし、NMOSトランジスタN33はゲート−ソース間の電位差が正となる期間オンする。
これにより、否定排他的論理和回路XNR_Eは出力端子TOUTにLレベルの出力信号OUTを出力する。
まず、インバータ回路INV31は接続点Nd31をLレベルに放電する。また、論理回路LGC32において、PMOSトランジスタP32、及びNMOSトランジスタN32のゲート電位はHレベルとなる。
これにより、論理回路LGC32において、PMOSトランジスタP32は、ゲート−ソース間の電位差が正となり、オフし、NMOSトランジスタN32は、ゲート−ソース間の電位差が0Vとなり、オフする。
また、トランスファーゲート回路33aにおいて、PMOSトランジスタP33はゲート−ソース間の電位差が負となる期間オンし、NMOSトランジスタN33はゲート−ソース間の電位差が正となる期間オンする。
これにより、否定排他的論理和回路XNR_Eは出力端子TOUTにHレベルの出力信号OUTを出力する。
また、否定排他的論理和回路XNR_Eは、図3(a)に示すように、3個のPMOSトランジスタ、及び3個のNMOSトランジスタから構成される。
すなわち、否定排他的論理和回路XNR_E(第2の2入力論理回路)は、図1(a)に示す否定排他的論理和回路XNR_C(第1の2入力論理回路)に比べて、回路を構成するトランジスタ数が少ないため小面積である。しかしながら、否定排他的論理和回路XNR_Eは、トランスファーゲート構造となるトランスファーゲート回路33a、及び論理回路LGC32を有している。このトランスファーゲート構造は、前段(インバータ回路INV31、第2の入力端子TIN2に信号を供給する回路)からの入力信号を、インバータ回路の様にバッファリングせずに通過させる。そのため、否定排他的論理和回路XNR_Eは、否定排他的論理和回路XNR_Cに比べて駆動能力は低い。
なお、以下、この否定排他的論理和回路XNR_Eを、図3(b)に示す回路シンボルを用いて、図5以降の図面において示す場合がある。
排他的論理和回路XOR_F(第2の2入力論理回路)は、第1の入力端子TIN1、第2の入力端子TIN2、及び出力端子TOUTを有している。排他的論理和回路XOR_Fは、第1の入力端子TIN1に入力される第1入力信号IN1の論理レベルが第2の入力端子TIN2に入力される第2入力信号IN2の論理レベルと一致する場合、出力端子TOUTからLレベルの出力信号OUTを出力する。また、排他的論理和回路XOR_Fは、第1入力信号IN1の論理レベルが第2入力信号IN2の論理レベルと一致しない場合、Hレベルの出力信号OUTを出力する。
インバータ回路INV41は、PMOSトランジスタP41、及びNMOSトランジスタN41から構成される。PMOSトランジスタP41において、ソースは電源電圧VDDが供給される電源配線に接続され、ゲートは第1の入力端子TIN1に接続され、ドレインは接続点Nd41に接続される。NMOSトランジスタN41において、ドレインは接続点Nd41に接続され、ゲートは第1の入力端子TIN1に接続され、ソースは接地される。
インバータ回路INV41は、第1の入力端子TIN1に入力される第1入力信号IN1の論理レベルを反転して、接続点Nd41に出力する。
トランスファーゲート回路43aは、PMOSトランジスタP43、及びNMOSトランジスタN43から構成される。PMOSトランジスタP33において、ソースは第2の入力端子TIN2に接続され、ゲートは第1の入力端子TIN1に接続され、ドレインは出力端子TOUTに接続される。また、NMOSトランジスタN43において、ドレインは第2の入力端子TIN2に接続され、ゲートは接続点Nd41に接続され、ソースは出力端子TOUTに接続される。
まず、インバータ回路INV41は接続点Nd41をHレベルに充電する。また、論理回路LGC42において、PMOSトランジスタP42、及びNMOSトランジスタN42のゲート電位はLレベルとなる。
これにより、論理回路LGC32において、PMOSトランジスタP42は、ゲート−ソース間の電位差が0Vとなり、オフし、NMOSトランジスタN42は、ゲート電位がLレベルとなり、オフする。また、トランスファーゲート回路43aにおいて、PMOSトランジスタP43は、ゲート電位がLレベルとなり、オフする。一方、NMOSトランジスタN43はゲート−ソース間の電位差が正となり、オンする。
これにより、排他的論理和回路XOR_Fは出力端子TOUTにLレベルの出力信号OUTを出力する。
まず、インバータ回路INV41は接続点Nd41をHレベルに充電する。また、論理回路LGC42において、PMOSトランジスタP42、及びNMOSトランジスタN42のゲート電位はHレベルとなる。
これにより、論理回路LGC42において、PMOSトランジスタP42は、ゲート−ソース間電位が正となり、オフし、NMOSトランジスタN42は、ゲート−ソース間の電位差が0Vとなり、オフする。
また、トランスファーゲート回路43aにおいて、PMOSトランジスタP43はゲート−ソース間の電位差が負の期間オンし、NMOSトランジスタN43はゲート電位が正の期間オンする。
これにより、排他的論理和回路XOR_Fは出力端子TOUTにHレベルの出力信号OUTを出力する。
まず、インバータ回路INV41は接続点Nd41をLレベルに放電する。また、論理回路LGC42において、PMOSトランジスタP42、及びNMOSトランジスタN42のゲート電位はLレベルとなる。
これにより、トランスファーゲート回路43aにおいて、PMOSトランジスタP43はゲート−ソース間の電位差が正であるのでオフし、NMOSトランジスタN43はゲート電位がLレベルであるのでオフする。また、論理回路LGC42において、NMOSトランジスタN42は、ゲートがLレベルとなり、オフする。一方、PMOSトランジスタP42はゲート電位がLレベルであるのでオンする。
これにより、排他的論理和回路XOR_Fは出力端子TOUTにHレベルの出力信号OUTを出力する。
まず、インバータ回路INV41は接続点Nd41をLレベルに放電する。また、論理回路LGC42において、PMOSトランジスタP42、及びNMOSトランジスタN42のゲート電位はHレベルとなる。
これにより、トランスファーゲート回路43aにおいて、PMOSトランジスタP43はゲート電位がHレベルであるのでオフし、NMOSトランジスタN43はゲート電位がLレベルであるのでオフする。また、論理回路LGC42において、PMOSトランジスタP42はゲート−ソース間の電位差が0Vであるのでオフする。一方、NMOSトランジスタN42は、ゲート−ソース間の電位差が正となり、オンする。
これにより、排他的論理和回路XOR_Fは出力端子TOUTにLレベルの出力信号OUTを出力する。
また、排他的論理和回路XOR_Fは、図4(a)に示すように、3個のPMOSトランジスタ、及び3個のNMOSトランジスタから構成される。
すなわち、排他的論理和回路XOR_F(第2の2入力論理回路)は、図2(a)に示す排他的論理和回路XOR_D(第1の2入力論理回路)に比べて、回路を構成するトランジスタ数が少ないため小面積である。しかしながら、排他的論理和回路XOR_Fは、トランスファーゲート構造となるトランスファーゲート回路43a、及び論理回路LGC42を有している。このトランスファーゲート構造は、前段(インバータ回路INV41、第2の入力端子TIN2に信号を供給する回路)からの入力信号を、インバータ回路の様にバッファリングせずに通過させる。そのため、排他的論理和回路XOR_Fは、排他的論理和回路XOR_Dに比べて駆動能力は低い。
なお、以下、この排他的論理和回路XOR_Eを、図4(b)に示す回路シンボルを用いて、図5以降の図面において示す場合がある。
図5において、3入力以上の入力端子を含み当該3入力以上の入力端子の論理レベルについて論理演算を行う多入力論理回路の一例として、否定排他的論理和回路XNR_G(4入力否定排他的論理和回路)の構成を示す。
否定排他的論理和回路XNR_Gは、否定排他的論理和回路XNR_E51、否定排他的論理和回路XNR_E52、及び否定排他的論理和回路XNR_C51を含んで構成される。
否定排他的論理和回路XNR_E51、否定排他的論理和回路XNR_E52は、それぞれ図3(b)に示す2入力の否定排他的論理和回路XNR_E(第2の2入力論理回路)と同一構成の2入力否定排他的論理和回路である。
また、否定排他的論理和回路XNR_C51は、図1(b)に示す2入力の否定排他的論理和回路XNR_E(第1の2入力論理回路)と同一構成の2入力否定排他的論理和回路である。
否定排他的論理和回路XNR_E51、否定排他的論理和回路XNR_E52の合計2つの出力端子が否定排他的論理和回路XNR_C51の2入力端子と接続されることにより、4入力1出力の否定排他的論理和回路XNR_Gが構成されている。
これにより、否定排他的論理和回路XNR_G(多入力論理回路)は、4入力の論理レベルのうちに偶数個のLレベル(論理「0」)がある場合(すべてLレベル、2つがLレベル、4つ全てがLレベルの場合)、出力端子からHレベル(論理「1」)の出力信号を出力する。また、否定排他的論理和回路XNR_Gは、4入力の論理レベルのうちに奇数個のLレベルがある場合(1つがLレベル、3つがLレベルの場合)、Lレベル(論理「0」)の出力信号を出力する。
この組み合わせを用いることにより、全てを否定排他的論理和回路XNR_Cで構成した場合、30個のMOSトランジスタ(18個のPMOSトランジスタ、12個のNMOSトランジスタ)が必要となるのに対して、構成するMOSトランジスタの個数を22個(12個のPMOSトランジスタ、10個のNMOSトランジスタ)に低減することができる。
図6において、3入力以上の入力端子を含み当該3入力以上の入力端子の論理レベルについて論理演算を行う多入力論理回路の一例として、排他的論理和回路XOR_H(4入力排他的論理和回路)の構成を示す。
排他的論理和回路XOR_Hは、排他的論理和回路XOR_F61、排他的論理和回路XOR_F62、及び排他的論理和回路XOR_D61を含んで構成される。
排他的論理和回路XOR_F61、排他的論理和回路XOR_F62は、それぞれ図4(b)に示す2入力の排他的論理和回路XOR_F(第2の2入力論理回路)と同一構成の2入力排他的論理和回路である。
また、排他的論理和回路XOR_D61は、図2(b)に示す2入力の排他的論理和回路XOR_D(第1の2入力論理回路)と同一構成の2入力排他的論理和回路である。
排他的論理和回路XOR_F61、排他的論理和回路XOR_F62の合計2つの出力端子が排他的論理和回路XOR_D61の2入力端子と接続されることにより、4入力1出力の排他的論理和回路XOR_Hが構成されている。
これにより、排他的論理和回路XOR_H(多入力論理回路)は、4入力の論理レベルのうちに偶数個のLレベル(論理「0」)がある場合(すべてLレベル、2つがLレベル、4つ全てがLレベルの場合)、出力端子からLレベル(論理「0」)の出力信号を出力する。また、否定排他的論理和回路XNR_Hは、4入力の論理レベルのうちに奇数個のLレベルがある場合(1つがLレベル、3つがLレベルの場合)、Hレベル(論理「1」)の出力信号を出力する。
この組み合わせを用いることにより、全てを排他的論理和回路XOR_Dで構成した場合、30個のMOSトランジスタ(12個のPMOSトランジスタ、18個のNMOSトランジスタ)が必要となるのに対して、構成するMOSトランジスタの個数を22個(10個のPMOSトランジスタ、12個のNMOSトランジスタ)に低減することができる。
また、MOSトランジスタの個数を低減しつつ、全てを同じドライビング能力の2入力排他的論理和回路で構成する場合に比べて、最適なドライビング能力を確保し、タイミングを高速化することができる。もちろん、前段の論理回路は、全て第2の2入力論理回路である必要はなく、少なくとも一部が第2の2入力論理回路であって、他に第1の2入力論理回路を含める構成としてもよい。
図7において、3入力以上の入力端子を含み当該3入力以上の入力端子の論理レベルについて論理演算を行う多入力論理回路の一例として、否定排他的論理和回路XNR_I(8入力否定排他的論理和回路)の構成を示す。
否定排他的論理和回路XNR_Iは、否定排他的論理和回路XNR_E71〜否定排他的論理和回路XNR_E76、及び否定排他的論理和回路XNR_C71を含んで構成される。
否定排他的論理和回路XNR_E71〜否定排他的論理和回路XNR_E76は、それぞれ図3(b)に示す2入力の否定排他的論理和回路XNR_E(第2の2入力論理回路)と同一構成の2入力否定排他的論理和回路である。
また、否定排他的論理和回路XNR_C71は、図1(b)に示す2入力の否定排他的論理和回路XNR_C(第1の2入力論理回路)と同一構成の2入力否定排他的論理和回路である。
否定排他的論理和回路XNR_E71、否定排他的論理和回路XNR_E72の合計2つの出力端子が否定排他的論理和回路XNR_E75の2入力端子と接続され、否定排他的論理和回路XNR_E73、否定排他的論理和回路XNR_E74の合計2つの出力端子が否定排他的論理和回路XNR_E76の2入力端子と接続される。また、否定排他的論理和回路XNR_E75、否定排他的論理和回路XNR_E76の合計2つの出力端子が否定排他的論理和回路XNR_C71の2入力端子と接続される。この構成により、8入力1出力の否定排他的論理和回路XNR_Iが構成されている。
これにより、否定排他的論理和回路XNR_I(多入力論理回路)は、8入力の論理レベルのうちに偶数個のLレベル(論理「0」)がある場合(すべてLレベル、2つがLレベル、4つがLレベル、6つがLレベル、8つ全てがLレベルの場合)、出力端子からHレベル(論理「1」)の出力信号を出力する。また、否定排他的論理和回路XNR_Iは、8入力の論理レベルのうちに奇数個のLレベルがある場合(1つがLレベル、3つがLレベル、5つがLレベル、7つがLレベルの場合)、Lレベル(論理「0」)の出力信号を出力する。
この組み合わせを用いることにより、全てを否定排他的論理和回路XNR_Cで構成した場合、70個のMOSトランジスタ(42個のPMOSトランジスタ、28個のNMOSトランジスタ)が必要となるのに対して、構成するMOSトランジスタの個数を46個(24個のPMOSトランジスタ、22個のNMOSトランジスタ)に低減することができる。
排他的論理和回路XOR_Jは、排他的論理和回路XOR_F81〜排他的論理和回路XOR_F86、及び排他的論理和回路XOR_D81を含んで構成される。
排他的論理和回路XOR_F81〜排他的論理和回路XOR_F86は、それぞれ図4(b)に示す2入力の排他的論理和回路XOR_F(第2の2入力論理回路)と同一構成の2入力排他的論理和回路である。
また、排他的論理和回路XOR_D81は、図2(b)に示す2入力の排他的論理和回路XOR_D(第1の2入力論理回路)と同一構成の2入力排他的論理和回路である。
排他的論理和回路XOR_F81、排他的論理和回路XOR_F82の合計2つの出力端子が排他的論理和回路XOR_F85の2入力端子と接続され、排他的論理和回路XOR_F83、排他的論理和回路XOR_F84の合計2つの出力端子が排他的論理和回路XOR_F86の2入力端子と接続される。また、排他的論理和回路XOR_F85、排他的論理和回路XOR_F86の合計2つの出力端子が排他的論理和回路XOR_D81の2入力端子と接続される。この構成により、8入力1出力の排他的論理和回路XOR_Jが構成されている。
これにより、排他的論理和回路XOR_J(多入力論理回路)は、8入力の論理レベルのうちに偶数個のLレベル(論理「0」)がある場合(すべてLレベル、2つがLレベル、4つがLレベル、6つがLレベル、8つ全てがLレベルの場合)、出力端子からLレベル(論理「1」)の出力信号を出力する。また、否定排他的論理和回路XNR_Jは、8入力の論理レベルのうちに奇数個のLレベルがある場合(1つがLレベル、3つがLレベル、5つがLレベル、7つがLレベルの場合)、Hレベル(論理「0」)の出力信号を出力する。
この組み合わせを用いることにより、全てを排他的論理和回路XOR_Dで構成した場合、70個のMOSトランジスタ(28個のPMOSトランジスタ、42個のNMOSトランジスタ)が必要となるのに対して、構成するMOSトランジスタの個数を46個(22個のPMOSトランジスタ、24個のNMOSトランジスタ)に低減することができる。
また、MOSトランジスタの個数を低減しつつ、全てを同じドライビング能力の2入力排他的論理和回路で構成する場合に比べて、最適なドライビング能力を確保し、タイミングを高速化することができる。もちろん、前段の論理回路は、全て第2の2入力論理回路である必要はなく、設計ターゲットの負荷に応じて、少なくとも一部が第2の2入力論理回路であって、他に第1の2入力論理回路を含める構成としてもよい。
続いて、上述した多入力排他的論理和回路を含んで構成される誤り検出符号生成回路を備えた半導体装置(半導体装置10)について説明する。
図9は、本発明を半導体装置10、例えばクロックに同期して動作するSDRAM(シンクロナス・ダイナミック・ランダム・アクセス・メモリ)に適用した場合の半導体装置10の概略構成を示す。なお、図9に示されている各回路ブロックは、全て単結晶シリコンのような1個の半導体チップ上に形成される。各回路ブロックは、例えば、PMOSトランジスタ及びNMOSトランジスタ等の複数のトランジスタで構成される。また、◎印で示されているのは、当該半導体チップに設けられる外部端子としてのパッドであり、図示されている外部端子の他に外部から供給される電源電圧が印加される電源電圧端子が設けられる。
半導体装置10は、メモリセルアレイ11、ロウデコーダ13、カラムデコーダ14、センスアンプ15、制御回路18、データ入出力部19、誤り検出符号生成回路20、データバスインバージョン回路21、及び警告信号出力部22を含んで構成される。
半導体装置10と通信関係にあるホストCPU(メモリコントローラ)は、半導体装置10から送信されるデータとこのCRC符号とを受信し、ホストCPU自身で半導体装置10から送信されるデータに基づいてCRC演算を行う。このホストCPUは、自身が演算したCRC符号と、メモリから送信されたCRC符号との等価性を確認し、半導体装置−ホストCPU間のデータ線路でデータが正常に送信されているか否か(誤送信されていないか否か)を検出できる。
半導体装置10は、通信関係にあるホストCPUから送信されるCRC符号と、メモリ自身が受信したライトデータから生成したCRC符号とについての等価性を確認し、半導体装置10−ホストCPU間のデータ線路で、データが誤送信されたか否かを検出することができる。さらに、本実施形態の半導体装置10は、ALERT_Nとよばれる端子が規格化されており、誤送信が検出されたときは警告信号ALERT_NをLレベル(活性レベル)で出力する。
メモリセルアレイ11(ビット線とワード線とに対応付けられているメモリセルを有するメモリセルアレイ)は、複数のメモリセルが行及び列のマトリックス状に配置された複数のバンクから構成される。図9においてはバンクnを代表として示している。バンクnは、記憶領域であるメモリセルを有している。例えば、バンクnは、ワード線WLとビット線DLの交点にメモリセルMCを有する。
半導体装置10に外部から供給される制御信号としては、クロック信号CK、その論理反転信号/CK、及びクロックイネーブル信号CKEの他に次の制御信号がある。半導体装置10を選択状態にするチップセレクト信号/CS(以下、外部メモリ制御信号CSとする)、行アドレスストローブ信号/RAS(以下、外部メモリ制御信号RASとする)、列アドレスストローブ信号/CAS(以下、外部メモリ制御信号CASとする)、データの書込み動作を指示するライトイネーブル信号/WE(以下、外部メモリ制御信号WEとする)などである。なお、以上の信号のうち符号の前に“/”が付されているものは、ロウレベル(Lレベル)が有効レベルであることを意味している。
コマンドデコーダは、外部メモリ制御信号であるCS信号、RAS信号、CAS信号、及びWE信号をコマンド信号として、内部クロック信号に同期して取り込み、復号する。また、コマンドデコーダは、復号したコマンドに対応して内部コマンド信号、例えば、アクティブコマンド(ACTコマンド)、ライトコマンド(WRITEコマンド)、リードコマンド(READコマンド)、プリチャージコマンド(PREコマンド)それぞれに対応して内部アクティブ信号、内部ライト信号、内部リード信号、内部プリチャージ信号などを生成する。
また、制御回路18は、内部にモードレジスタを備え、このモードレジスタは、外部メモリ制御信号であるCS信号、RAS信号、CAS信号、及びWE信号の活性レベルの組み合わせ入力によりアドレス信号A0〜Anを保持し、テスト動作モードへのエントリなど各動作モードの初期設定を行う。バースト長(BL)もモードレジスタに設定される。
ロウデコーダ13は、ACTコマンドにより活性化された状態で、アドレスバッファにより取り込まれたロウアドレスをデコードし、メモリセルアレイ11内の対応するワード線(例えば上記ワード線WL)を選択する。選択されたワード線に接続される複数のメモリセルは、それぞれのビット線(メモリセルMCであればビット線DL)と接続され、各メモリセルのデータはビット線に読み出される。
センスアンプ15は、ACTコマンドにより活性化され、内部リード信号または内部ライト信号によりビット線に読み出された電圧を増幅し、半導体装置10がメモリセルからのデータを読み出す動作(リード動作)にあるとき、増幅したデータを選択されるカラムスイッチ、及びリードライトバスを介して、リードデータDATA[63:0]をデータ入出力部19、及び誤り検出符号生成回路20に対して出力する。また、センスアンプ15は、半導体装置10がメモリセルへの書き込み動作(ライト動作)にあるとき、誤り検出符号生成回路20の判定結果に基づいてデータ入出力部19が出力するライトデータDATA[63:0]をカラムスイッチ及びリードライトバスを介してメモリセルへ書き込む。
また、誤り検出符号生成回路20は、半導体装置10のライト動作において、制御回路18から入力される制御信号Write CRC Ctrl CLKにより活性化され、データ入出力部19からリードライトバスを介して入力されるライトデータDATA[63:0]、データ入出力部19からDM/DBIバスを介して入力されるデータバスインバージョン信号DBI[7:0]、及びデータ入出力部19からCRC信号線を介して入力されるCRC符号CRC[7:0](巡回冗長符号)に基づいて、メモリセルに書き込むべきデータが正しいか否か(データ入出力部19が受信したデータが正しいデータか否か)を判定し、判定結果を判定結果信号Write CRC Error Flagとして警告信号出力部22に対して出力する。警告信号出力部22は、判定結果信号Write CRC Error Flagが判定結果が否であることを示す場合に警告信号ALERT_NをLレベル(活性レベル)で出力する。
また、データ入出力部19は、ライト動作において外部からデータ入出力端子DQ0〜DQnを介して入力されるメモリセルへ書き込むべきデータ、すなわちライトデータDATA[63:0]を、リードライトバスを介してメモリセルアレイ11と誤り検出符号生成回路20とに供給し、外部のメモリコントローラ(不図示)がCRC演算した結果であるCRC符号CRC[7:0]を、CRC信号線を介して誤り検出符号生成回路20へ供給する。
このように、CRC符号CRC[7:0]の入出力は、データ入出力端子DQ0〜DQnを介して実行される。このため、データ入出力部19は、データ(リードデータ、ライトデータ)をリードライトバスとデータ入出力端子DQとの間でやりとりさせ、CRC符号をCRC信号線(8ビットのデータ伝送線)とデータ入出力端子との間でやり取りするように制御する必要がある。このため、データ入出力端子DQを介して入出力される一連のデータ及びCRC符号のデータのかたまりのうち、どのデータがCRC符号に対応するかを予め設定しておく必要がある。一例として、本実施例では、×8IO構成でデータのバースト長がBL8の場合、データの入出力に続く9ビット目(BL9)がCRC符号に対応する。また、×4IO構成でデータのバースト長がBL8の場合、データの出力に続く9ビット目と10ビット目の2ビットがCRC符号に対応する。このため、データ入出力部19は、FiFo(Furst in Furst out)回路(不図示)を備え、リード時は、CRC信号線からCRC符号CRC[7:0]をリードデータの9,10ビット目に出力するように制御し、また、ライト時にはライトデータの9,10ビット目からCRC符号CRC[7:0]をCRC信号線に供給する。
このデータマスク信号は、ライト動作時にコントローラからライトデータと共にメモリに供給され、対応するライトデータをマスクする信号であり、リード動作時には使用されない信号である。
また、データバスインバージョン信号は、ライト動作時にコントローラからライトデータと共にメモリに供給され、また、リード動作時には、メモリからコントローラへリードデータと共に出力される信号である。データバスインバージョン信号は、送信側のデバイス(例えば、半導体装置10)が出力時に対応するデータ(例えば、リードデータ)を反転したか否かを受信側(例えばコントローラ)に伝える信号である。受信側のデバイスは、データバスインバージョン信号に応じて、受信したデータをそのまま取り込むか反転して取り込むかを切り替える。データバスインバージョン信号は、例えばデータの多数決論理をとり、一部のデータを反転させて伝送路におけるリードデータ、またはライトデータのスウィング回数を減らし、シグナルインテグリティーの改善に寄与する機能を有する。ただし送信側は、上述の通りデータの反転をしたかどうかを送信先に教える必要があり、このデータバスインバージョン信号が用いられる。受信側はデータバスインバージョン信号を用いてデータを復元する。半導体装置10のリード時におけるデータバスインバージョン信号(アドレス論理データ)は、データバスインバージョン回路21で生成される。また、メモリコントローラが送信するライトデータに基づいて生成するデータバスインバージョン信号(アドレスデータ)は、DM/DBI端子を介してデータ入出力部19に入力される。
なお、データマスク信号の機能は、本願とは直接には関係しないため、半導体装置10内部において、データバスインバージョン信号DM/DBI[7:0]とは表さず、データバスインバージョン信号DBI[7:0]と表している。
なお、データマスク信号とデータバスインバージョン信号とは、本実施形態においては共通の端子で入出力を行うため、どちらか一方を排他的に使用するか、又は、どちらも使用しないこととなる。この設定は、制御回路18内のモードセットレジスタに動作モードを設定しておくことで切替えが可能である。
まず、外部からのクロック信号CKの立ち上り時(/CKの立下り時)に、外部メモリ制御信号CS、RASがLレベルであり外部メモリ制御信号CAS、WEがHレベルであるときに、コマンドデコーダ16にACTコマンドが入力される。このとき、コマンドデコーダ16の内部コマンド信号のうち、内部アクティブ信号がLレベルからHレベルへ変化する。この内部アクティブ信号のHレベルへの変化に対応して、半導体装置10の内部でアクティブ動作が行われる。すなわち、ロウデコーダ13及び制御回路18におけるアドレスバッファは、活性化を示す活性非活性制御信号が入力され、活性化される。また、ACTコマンド入力と同時に、外部入力のアドレス信号がアドレスバッファにラッチされる。そして、活性化されたロウデコーダ13は、ラッチされたアドレス信号をデコードし、メモリセルアレイ11のワード線を選択および駆動する。また、ACTコマンド入力により、センスアンプ15、データ入出力部19も、活性化を示す活性非活性制御信号が入力され、活性化される。制御回路18は、内部で活性化を示す活性非活性制御信号をタイミング調整し、センスアンプ15へ出力する。タイミング調整した信号が入力されるセンスアンプ15は、ビット線の電圧を増幅する。
なお、MRSコマンドが供給され、上記テスト動作モードへ移行した半導体装置10に、ACTコマンド、READコマンド等を供給する場合、半導体装置10は供給されるコマンドが指示する上述した動作を行う。
また、このMRSコードは、再びMRSコマンドが供給されるまではモードレジスタに保持される。
図10は、誤り検出符号生成回路20の構成を示すブロック図である。
図10に示す様に、誤り検出符号生成回路20はオア回路101、8ビットCRC符号生成回路102、フリップフロップ回路103、バッファ回路104、遅延回路105、8ビットCRC符号判定回路110(8ビットCRC符号比較回路111、ラッチ回路112、アンド回路113、及び遅延回路114)を含んで構成される。
オア回路101は、制御回路18から入力される制御信号Read CRC Ctrl CLKと制御信号Write CRC Ctrl CLKとの論理和を演算し、演算結果である出力信号を、8ビットCRC符号生成回路102を構成するラッチ回路102aに対して出力する。オア回路101は、制御信号Read CRC Ctrl CLKと制御信号Write CRC Ctrl CLKとのいずれか一方が活性レベル(Hレベル)になると、Hレベルの出力信号をラッチ回路102aに対して出力する。
8ビットCRC符号生成回路102は、ラッチ回路102a、及び72入力排他的論理和回路102bを含んで構成される。
ラッチ回路102aは、リードライトバス、及びDM/DBIバスを介してそれぞれ入力されるデータ(リードデータDATA[63:0]またはライトデータDATA[63:0])、データバスインバージョン信号DBI[7:0]を、オア回路101の出力信号がHレベルになると保持するとともに、保持した信号をデータ信号D[71:0]として72入力排他的論理和回路102bに出力する。
ここで、データ信号D[71:0]は、データ(リードデータDATA[63:0]またはライトデータDATA[63:0])に対応する上位のデータ信号D[71:8]と、データバスインバージョン信号DBI[7:0]に対応するデータ信号D[7:0]から構成される。
72入力排他的論理和回路102bは、ラッチ回路102aから入力されるデータ信号D[71:0]を用いて、XOR演算(排他的論理和演算)し、CRC演算結果として8ビットのCRC論理符号CRC_LOGIC[7:0](巡回冗長論理符号)を生成する(詳細後述)。
遅延回路105は、ラッチ回路102aのラッチ動作、及び72入力排他的論理和回路102bの演算動作に必要となる時間分の遅延時間が設定され、制御信号Read CRC Ctrl CLKを遅延させた信号をフリップフロップ回路103、及びバッファ回路104に出力する。
フリップフロップ回路103は、72入力排他的論理和回路102bの演算結果であるCRC論理符号CRC_LOGIC[7:0]を、遅延された制御信号Read CRC Ctrl CLKが活性レベル(Hレベル)になると保持するとともに、保持した信号をバッファ回路104に出力する。バッファ回路104は、フリップフロップ回路103が保持するCRC論理符号CRC_LOGIC[7:0]を、遅延された制御信号Read CRC Ctrl CLKが活性レベル(Hレベル)になると、CRC符号CRC[7:0]としてデータ入出力部19に対して出力する。データ入出力部19は、リード動作において、このCRC符号CRC[7:0]をデータ入出力端子DQから半導体装置10のリード時のCRC結果(Read CRC result)として出力する。
排他的論理和回路111aは、72入力排他的論理和回路102bの演算結果であるCRC論理符号CRC_LOGIC[7:0]と、バッファ回路104の出力信号であるCRC符号CRC[7:0]とのXOR演算(排他的論理和演算)し、演算結果をオア回路111bに出力する。この排他的論理和回路111aは、例えば8個のXOR回路(排他的論理和回路)から構成され、各々のXOR回路において、CRC論理符号CRC_LOGIC[7:0]の1ビットとCRC符号CRC[7:0]の対応する1ビットとの(例えば、i=0〜7としてCRC論理符号CRC_LOGIC[i]とCRC符号CRC[i]との)排他的論理和を演算し、合計8ビットの出力信号をオア回路111bに出力する。排他的論理和回路111aは、CRC論理符号CRC_LOGIC[7:0]の論理レベルとCRC符号CRC[7:0]の論理レベルとが全て一致する場合、全てLレベルの出力信号を出力する。一方、CRC論理符号CRC_LOGIC[7:0]の論理レベルとCRC符号CRC[7:0]の論理レベルとが一つでも一致しない場合、一致するビットについてはLレベルを出力するが、一致しないビットに対してはHレベルを出力する。
オア回路111bは、排他的論理和回路111aからの8ビットの出力信号を論理和演算し、演算結果をラッチ回路112に対して出力する。従って、8ビットCRC符号比較回路111は、CRC論理符号CRC_LOGIC[7:0]の論理レベルとCRC符号CRC[7:0]の論理レベルとが全て一致する場合、Lレベルの出力信号をラッチ回路112に対して出力し、一つでも一致しない場合、Hレベルの出力信号をラッチ回路112に対して出力する。
ラッチ回路112は、8ビットCRC符号比較回路111の比較結果を、遅延された制御信号Write CRC Ctrl CLKが活性レベル(Hレベル)になると保持するとともに、保持した信号をアンド回路113に出力する。アンド回路113は、ラッチ回路112が保持する8ビットCRC符号比較回路111の比較結果と、遅延された制御信号Write CRC Ctrl CLKとの論理積を演算し、演算結果として判定結果信号Write CRC Error Flagを制御回路18に対して出力する。
すなわち、8ビットCRC符号比較回路111、ラッチ回路112、アンド回路113、及び遅延回路114を含んで構成される8ビットCRC符号判定回路110は、CRC論理符号CRC_LOGIC[7:0]の論理レベルとCRC符号CRC[7:0]の論理レベルとが全て一致する場合、Lレベルの判定結果信号Write CRC Error Flagを警告信号出力部22に対して出力し、一つでも一致しない場合、Hレベルの判定結果信号Write CRC Error Flagを警告信号出力部22に対して出力する。
図11は、72入力排他的論理和回路102bが行う誤り検出符号生成の論理の一例を示す図である。また、図12は、72入力排他的論理和回路102bにおける多入力排他的論理和回路XOR_iの構成を示すブロック図である。
72入力排他的論理和回路102bは8つの多入力排他的論理和回路XOR_i(i=0〜7)を含んで構成される。
図12においては、多入力排他的論理和回路XOR_0について回路構成を詳細に示しているが、他の7つの多入力排他的論理和回路XOR_1〜多入力排他的論理和回路XOR_7各々も多入力排他的論理和回路XOR_0と同様に排他的論理和回路により構成され、図11に示す論理演算を行う。
以下、図11を参照しつつ、多入力排他的論理和回路XOR_iがデータ信号D[71:0]に基づいて演算し、演算結果としてCRC論理符号CRC_LOGIC[i]を出力する回路構成について詳細に説明する。
多入力排他的論理和回路XOR_0は、これらの排他的論理和を演算して、CRC論理符号CRC_LOGIC[0]を生成する。
排他的論理和回路XOR_H121_0〜XOR_H128_0各々は、第1の実施形態において説明した排他的論理和回路XOR_H(4入力排他的論理和回路)である(図6参照)。
また、排他的論理和回路XOR_F121_0、排他的論理和回路XOR_D121_0は、それぞれ、排他的論理和回路XOR_F(第2の2入力論理回路)、排他的論理和回路XOR_D(第1の2入力論理回路)である(それぞれ図4、図2参照)。
また、多入力排他的論理和回路XOR_0において、排他的論理和回路XOR_H132_0は、排他的論理和回路XOR_H(4入力排他的論理和回路)であり、4入力には排他的論理和回路XOR_H124_0の出力、排他的論理和回路XOR_H125_0の出力、排他的論理和回路XOR_H126_0の出力、及び排他的論理和回路XOR_H126_0の出力が入力され、これらの排他的論理和を演算し、演算結果を出力信号として出力する。
また、多入力排他的論理和回路XOR_0において、排他的論理和回路XOR_H133_0は、排他的論理和回路XOR_H(4入力排他的論理和回路)であり、4入力には排他的論理和回路XOR_H127_0の出力、排他的論理和回路XOR_H128_0の出力、排他的論理和回路XOR_F121_0(または排他的論理和回路XOR_D121_0)の出力、及びXOR_F121_0(または排他的論理和回路XOR_D121_0)の出力が入力され、これらの排他的論理和を演算し、演算結果を出力信号として出力する。
この排他的論理和回路XOR_Hは、2つの排他的論理和回路XOR_F(第2の2入力論理回路)と、1つの排他的論理和回路XOR_D(第1の2入力論理回路)とを含んで構成される単位回路部である(図6参照)。
排他的論理和回路XOR_F、排他的論理和回路XOR_Dは、それぞれ2入力端子を含み当該2入力の論理レベルに対して排他的論理和演算(第1の論理演算)を行なう回路であるから、単位回路部各々は2段階の排他的論理和演算を行なうことになる。
従って、本実施形態において、多入力排他的論理和回路XOR_0は、リードライトバス及びDM/DBIバス(バス配線)と、データ入出力部19に接続されるCRC信号線との間に、最大3個の排他的論理和回路XOR_Hを直並列に接続した構成を有するので、6段階(複数段階)の排他的論理和演算をほぼ並列に行うことができる。
また、排他的論理和回路XOR_H121_0〜XOR_H128_O各々における排他的論理和回路XOR_Fは第1段の排他的論理和演算を行ない、排他的論理和回路XOR_H131_0〜XOR_H133_O各々における排他的論理和回路XOR_Fは第3段の排他的論理和演算を行ない、排他的論理和回路XOR_H141_0における排他的論理和回路XOR_Fは第5段の排他的論理和演算を行なう。
つまり、第2段、及び第4段の排他的論理和演算を行なう排他的論理和回路XOR_D(第3の2入力論理回路)は、第1段、第3段、及び第5段の排他的論理和演算を行なう排他的論理和回路XOR_F(第2の2入力論理回路)と協同して、多入力排他的論理和回路XOR_0における6段階の排他的論理和演算のうち最終段を除く前段の排他的論理和演算を行っている。
そして、6段階の排他的論理和演算を行なう多入力排他的論理和回路XOR_0の最終段は、排他的論理和回路XOR_H141_0(単位回路部)を構成する排他的論理和回路XOR_D(第1の2入力論理回路)である。この排他的論理和回路XOR_Dは、最終段の排他的論理和演算を行ない、生成したCRC論理符号CRC_LOGIC[0](符号化データ)を、その出力ノードから、データ入出力部19の入力ノードへと出力している。
多入力排他的論理和回路XOR_1は、これらの排他的論理和を演算して、CRC論理符号CRC_LOGIC[1]を生成する。
多入力排他的論理和回路XOR_2は、これらの排他的論理和を演算して、CRC論理符号CRC_LOGIC[2]を生成する。
多入力排他的論理和回路XOR_3は、これらの排他的論理和を演算して、CRC論理符号CRC_LOGIC[3]を生成する。
多入力排他的論理和回路XOR_4は、これらの排他的論理和を演算して、CRC論理符号CRC_LOGIC[4]を生成する。
多入力排他的論理和回路XOR_5は、これらの排他的論理和を演算して、CRC論理符号CRC_LOGIC[5]を生成する。
多入力排他的論理和回路XOR_6は、これらの排他的論理和を演算して、CRC論理符号CRC_LOGIC[6]を生成する。
多入力排他的論理和回路XOR_7は、これらの排他的論理和を演算して、CRC論理符号CRC_LOGIC[7]を生成する。
また、多入力排他的論理和回路XOR_1は、40ビットのデータ信号が入力されるので、例えば、図12に示す排他的論理和回路XOR_F121_0(または排他的論理和回路XOR_D121_0)に替えて、排他的論理和回路XOR_H129_1、及び排他的論理和回路XOR_H130_1が設けられる。排他的論理和回路XOR_H129_1は、4ビットの入力として、データ信号D[61]、データ信号D[60]、データ信号D[57]、データ信号D[56]が入力される。また、排他的論理和回路XOR_H130_1は、4ビットの入力として、データ信号D[70]、データ信号D[66]、データ信号D[65]、データ信号D[63] が入力される。また、排他的論理和回路XOR_H133_1には、4入力として排他的論理和回路XOR_H127_1の出力、排他的論理和回路XOR_H128_1の出力、排他的論理和回路XOR_H129_1の出力、及び排他的論理和回路XOR_H130_1の出力が入力される。
図13は、半導体装置10のライト動作(8IO入力)のタイミングチャートである。
なお、図13において、データ入出力端子DQに現れる入力信号の変化は、1つのデータ入出力端子DQの入力信号を示している。
時刻t1に、メモリコントローラが半導体装置10にWRITEコマンドを供給する。
なお、メモリコントローラは、DM/DBI端子に、データマスク信号でなくデータバスインバージョン信号を供給するものとする。なお、メモリコントローラは、データマスク信号及びデータバスインバージョン信号を供給しない場合、DM/DBI端子をハイレベル又はロウレベルのどちらか一方の論理レベルに固定する。
また、データ入出力部19は、メモリコントローラからデータ入出力端子DQn(n=0〜7)各々を介してライトデータ(計64ビット)を受け取り、時刻t2〜t3において、リードライトバスを介してライトデータDATA[63:0]を誤り検出符号生成回路20に出力する。さらに、データ入出力部19は、ライトデータのうち9ビット目からメモリコントローラが送信したCRC符号を取り出し、CRC信号線を介して、CRC符号CRC[7:0]を誤り検出符号生成回路20に出力する。
時刻t4において、誤り検出符号生成回路20は、CRC論理符号CRC_LOGIC[7:0]と、データ入出力部19からCRC信号線を介して入力されるCRC符号CRC[7:0]とを比較する。
時刻t5において、誤り検出符号生成回路20は、CRC論理符号CRC_LOGIC[7:0]と、データ入出力部19からCRC信号線を介して入力されるCRC符号CRC[7:0]とが不一致だった場合、判定結果信号Write CRC Error Flagを活性レベル(Hレベル)として警告信号出力部22に対して供給する。
警告信号出力部22は、活性レベルの判定結果信号Write CRC Error Flagを受け取った場合、ALERT_N端子から活性レベル(Lレベル)のアラート信号をコントローラに出力し、コントローラにライトデータ又はデータバスインバージョン信号の再送をリクエストする。
図14は、半導体装置10のリード動作(8IO出力)のタイミングチャートである。なお、図13において、データ入出力端子DQに現れる入力信号の変化は、1つのデータ入出力端子DQの入力信号を示いている。
メモリコントローラが半導体装置10にREADコマンドを供給する。なお、半導体装置10は、DM/DBI端子に、データマスク信号でなくデータバスインバージョン信号を供給するものとする。なお、メモリコントローラは、半導体装置10がデータマスク信号及びデータバスインバージョン信号を供給しない場合、DM/DBI端子をハイレベル又はロウレベルのどちらか一方の論理レベルに固定する。
データバスインバージョン回路21は、メモリセルアレイ11からリードライトバスを介してリードデータDATA[63:0]を受け取り、所定の処理(上記多数決処理)を行い、データバスインバージョン信号DBI[7:0]を生成し、DM/DBIバスを介して誤り検出符号生成回路20、及びデータ入出力部19に供給する。
また、誤り検出符号生成回路20は、時刻t3において、CRC論理符号CRC_LOGIC[7:0]をCRC符号CRC[7:0]として、CRC信号線を介してデータ入出力部19に対して出力する。
データ入出力部19は、データ入出力端子DQn(n=0〜7)各々から8ビットのリードデータ(合計64ビット)を連続して出力し、DM/DBI端子からリードデータのビットのそれぞれに対応するデータバスインバージョン信号(8ビット)をリードデータに同期して出力する(BL1−8)。また、データ入出力部19は、データ入出力端子DQn(n=0〜7)各々から、BL8のリードデータの出力終了後の時刻t4において、BL9のリードデータとしてCRC符号を出力する。
図15は、半導体装置10のライト動作(4IO入力)のタイミングチャートである。図16は、半導体装置10のリード動作(4IO出力)のタイミングチャートである。
図15及び図16に示すように、×4IO構成の場合の動作は、×8IO構成の場合の動作と実質的に同一であるので、相違点のみ説明する。
まず、図15に示すように、データ入出力部19は、メモリコントローラからデータ入出力端子DQn(n=0〜3)各々を介してライトデータ(合計32ビット)を受け取り、時刻t2〜t3において、リードライトバスを介してライトデータDATA[63:0]を誤り検出符号生成回路20に出力する。さらに、データ入出力部19は、ライトデータのうち9、10ビット目からメモリコントローラが送信したCRC符号を取り出し、CRC信号線を介して、CRC符号CRC[7:0]を誤り検出符号生成回路20に出力する。
また、図16に示すように、データ入出力部19は、データ入出力端子DQn(n=0〜3)各々から32ビットのリードデータ(合計32ビット)を連続して出力し、DM/DBI端子からリードデータのビットのそれぞれに対応するデータバスインバージョン信号をリードデータに同期して出力する(BL1−8)。データ入出力部19は、データ入出力端子DQn(n=0〜3)各々から、BL8のリードデータの出力終了後の時刻t4において、BL9、BL10のリードデータ(合計8ビット)としてCRC符号を出力する。
また、本発明の半導体装置の技術思想は、様々な半導体装置に適用することができる。本発明の実施形態においては、主にメモリ(Memory)での実施例を開示したが、これに限られず、メモリ以外の半導体装置、例えば、CPU(Central Processing Unit)、MCU(Micro Control Unit)、DSP(Digital Signal Processor)、ASIC(Application Specific Integrated Circuit)、ASSP(Application Specific Standard Product)等の半導体装置全般に、本発明を適用することができる。
また、このような本発明が適用された半導体装置の製品形態としては、例えば、SOC(システムオンチップ)、MCP(マルチチップパッケージ)やPOP(パッケージオンパッケージ)などが挙げられる。これらの任意の製品形態、パッケージ形態を有する半導体装置に対して本発明を適用することができる。
また、トランジスタは、電界効果トランジスタ(Field Eeffect Transistor;FET)であれば良く、MOS(Metal Oxide Semiconductor)以外にもMIS(Metal-Insulator Semiconductor)、TFT(Thin Film Transistor)等の様々なFETに適用できる。トランジスタ等の様々なFETに適用できる。更に、装置内に一部のバイポーラ型トランジスタを有しても良い。
更に、PMOSトランジスタ(P型チャネルMOSトランジスタ)は、第2導電型のトランジスタ、NMOSトランジスタ(N型チャネルMOSトランジスタ)は、第1導電型のトランジスタの代表例である。
また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせ乃至選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得る各種変形、修正を含むことは勿論である。
Claims (14)
- 3入力以上の入力端子を含み当該3入力以上の入力端子の論理レベルについて論理演算を行う多入力論理回路を備え、当該多入力論理回路は、それぞれ2つの入力端子を含み当該2つの入力端子の論理レベルに対して前記論理演算を行う複数の2入力論理回路を含み、当該複数の2入力論理回路は、第1の2入力論理回路と当該第1の2入力論理回路よりも占有面積が小さく駆動能力が小さい第2の2入力論理回路とを含み、前記第1の2入力論理回路が前記多入力論理回路の最終段として動作し、前記第2の2入力論理回路が前記第1の2入力論理回路に信号を供給する前段回路の少なくとも一部として動作することを特徴とする半導体装置。
- 前記複数の2入力論理回路は、排他的論理和回路または否定排他的論理和回路であることを特徴とする請求項1に記載の半導体装置。
- 前記第2の2入力論理回路の出力段は、当該出力段の前段に位置する回路の出力信号を通過させるトランスファーゲート回路を備えることを特徴とする請求項1または請求項2に記載の半導体装置。
- データを記憶する複数のメモリセルであって、ビット線とワード線とに対応付けられているメモリセルを有するメモリセルアレイと、
前記メモリセルアレイから読み出されたデータ、或いは前記メモリセルアレイへ書き込むデータに基づいて巡回冗長論理符号を生成する誤り検出符号生成回路と、
前記メモリセルアレイから読み出されたデータに前記巡回冗長論理符号を付加してデータ入出力端子を介して半導体装置の外部へリードデータとして出力し、或いは半導体装置の外部からライトデータが入力されて、前記メモリセルアレイへ書き込むデータを前記誤り検出符号生成回路に出力するデータ入出力部と、を備え、
前記誤り検出符号生成回路は、
前記3入力以上の入力端子は、前記メモリセルアレイから読み出されたデータ、及び前記メモリセルアレイへ書き込むデータが入力されることを特徴とする請求項1から請求項3いずれか一項に記載の半導体装置。 - 前記データ入出力部は、半導体装置の外部において前記ライトデータに基づいて生成された巡回冗長符号が入力され、当該巡回冗長符号を前記誤り検出符号生成回路へ出力し、
前記誤り検出符号生成回路が、前記メモリセルアレイへ書き込むデータに基づいて生成した前記巡回冗長論理符号と前記巡回冗長符号とを比較し、比較結果が一致しない場合、前記ライトデータの再送要求を示す再送要求信号を外部へ出力することを特徴とする請求項4に記載の半導体装置。 - 前記メモリセルアレイから読み出されたデータのうち一部のデータの論理レベルを変更し、変更したデータのビット列における位置を示すアドレス論理データを生成するデータバスインバージョン回路を備え、
前記誤り検出符号生成回路は、前記メモリセルアレイから読み出されたデータ、及び前記アドレス論理データに基づいて前記巡回冗長論理符号を生成し、
前記データ入出力部は、前記リードデータとともに前記巡回冗長論理符号を半導体装置の外部へ出力することを特徴とする請求項4または請求項5いずれか一項に記載の半導体装置。 - 前記データ入出力部は、半導体装置の外部において前記ライトデータのうち一部のデータの論理レベルが変更された当該ライトデータのビット列における位置を示すアドレスデータが入力され、当該アドレスデータを前記誤り検出符号生成回路へ出力し、
前記誤り検出符号生成回路が、前記メモリセルアレイへ書き込むデータ、及び前記アドレスデータに基づいて前記巡回冗長論理符号を生成することを特徴とする請求項6に記載の半導体装置。 - メモリセルアレイと、
データ入出力部と、
前記メモリセルアレイと前記データ入出力部との間に配置され、複数のデータを転送するバス配線と、
前記バス配線から前記複数のデータを受け取り、前記複数のデータに対し複数段階の第1の論理演算を行い符号化データを生成し、当該符号化データを前記データ入出力部に供給する符号生成回路と、を備え、
当該符号生成回路は、それぞれ2つの入力端子を含み当該2つの入力端子の論理レベルに対して前記第1の論理演算を行う複数の2入力論理回路を含み、当該複数の2入力論理回路は、第1の2入力論理回路と当該第1の2入力論理回路よりも占有面積が小さく駆動能力が小さい複数の第2の2入力論理回路とを含み、前記第1の2入力論理回路が前記複数段階の前記第1の論理演算のうちの最終段の論理演算を行うように構成され、前記複数の第2の2入力論理回路が前記複数段階の前記第1の論理演算のうちの前記最終段を除く前段の論理演算の一部を行うように構成されることを特徴とする半導体装置。 - 前記データ入出力部は、前記符号化データを受け取る入力ノードを含み、
前記符号生成回路の前記第1の2入力論理回路は、前記データ入出力部の前記入力ノードと接続された出力ノードを含むことを特徴とする請求項8に記載の半導体装置。 - 前記第1の論理演算が、排他的論理和または否定排他的論理和であることを特徴とする請求項8に記載の半導体装置。
- 前記符号生成回路は、それぞれが前記第1の2入力論理回路と実質的に同一の回路構成を含む複数の第3の2入力論理回路を含み、当該複数の第3の2入力論理回路が、前記前段の論理演算を前記複数の第2の2入力論理回路と協同して行うように構成されることを特徴とする請求項8に記載の半導体装置。
- メモリセルアレイと、
データ入出力部と、
前記メモリセルアレイと前記データ入出力部との間に配置され、複数のデータを転送するバス配線と、
前記バス配線から前記複数のデータを受け取り、前記複数のデータに対し複数段階の第1の論理演算を行い符号化データを生成し、当該符号化データを前記データ入出力部に供給する符号生成回路と、を備え、
当該符号生成回路は、それぞれ、第1の2入力論理回路と当該第1の2入力論理回路よりも占有面積が小さく駆動能力が小さい2つの第2の2入力論理回路とを含む複数の単位回路部であって、それぞれ、当該2つの第2の2入力論理回路の出力ノードが当該第1の2入力論理回路の2つの入力端子にそれぞれ接続された前記複数の単位回路部を含み、当該複数の単位回路部が前記複数段階の前記第1の論理演算を行うことを特徴とする半導体装置。 - 前記データ入出力部は、前記符号化データを受け取る入力ノードを含み、
前記符号生成回路の前記複数の単位回路部のうちの1つの単位回路部の前記第1の2入力論理回路の出力ノードが、前記データ入出力部の前記入力ノードに接続されることを特徴とする請求項12に記載の半導体装置。 - 前記符号生成回路の前記複数の単位回路部の各々の前記第1の2入力論理回路及び前記2つの第2の2入力論理回路とが、排他的論理和回路又は否定排他論理和回路であることを特徴とする請求項12に記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011214356A JP2013073663A (ja) | 2011-09-29 | 2011-09-29 | 半導体装置 |
US13/614,756 US20130082736A1 (en) | 2011-09-29 | 2012-09-13 | Semiconductor device including multiple-input logic circuit with operation rate balanced with driving ability |
EP12185199.2A EP2590172A2 (en) | 2011-09-29 | 2012-09-20 | Semiconductor device including multiple-input logic circuit with operation rate balanced with driving ability |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011214356A JP2013073663A (ja) | 2011-09-29 | 2011-09-29 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013073663A true JP2013073663A (ja) | 2013-04-22 |
Family
ID=46888953
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011214356A Withdrawn JP2013073663A (ja) | 2011-09-29 | 2011-09-29 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20130082736A1 (ja) |
EP (1) | EP2590172A2 (ja) |
JP (1) | JP2013073663A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20210165945A1 (en) * | 2018-09-27 | 2021-06-03 | Arm Limited | Multi-Input Logic Circuitry |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9952925B2 (en) | 2016-01-06 | 2018-04-24 | Micron Technology, Inc. | Error code calculation on sensing circuitry |
KR102558044B1 (ko) | 2016-06-14 | 2023-07-20 | 에스케이하이닉스 주식회사 | 비교회로 및 반도체장치 |
KR102457144B1 (ko) * | 2017-04-18 | 2022-10-20 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 메모리 시스템의 동작 방법 |
US10606689B2 (en) * | 2017-04-18 | 2020-03-31 | SK Hynix Inc. | Memory system and operating method thereof |
US11537462B2 (en) * | 2020-09-29 | 2022-12-27 | Micron Technology, Inc. | Apparatuses and methods for cyclic redundancy calculation for semiconductor device |
US11527274B1 (en) * | 2021-05-27 | 2022-12-13 | Microsoft Technology Licensing, Llc | Memory array circuits including word line circuits for improved word line signal timing and related methods |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3217993B2 (ja) * | 1997-07-09 | 2001-10-15 | 沖電気工業株式会社 | パリティチェック回路 |
JP2008041123A (ja) * | 2006-08-01 | 2008-02-21 | Toshiba Corp | 半導体記憶装置 |
JP2009087485A (ja) | 2007-10-01 | 2009-04-23 | Elpida Memory Inc | 半導体装置 |
-
2011
- 2011-09-29 JP JP2011214356A patent/JP2013073663A/ja not_active Withdrawn
-
2012
- 2012-09-13 US US13/614,756 patent/US20130082736A1/en not_active Abandoned
- 2012-09-20 EP EP12185199.2A patent/EP2590172A2/en not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20210165945A1 (en) * | 2018-09-27 | 2021-06-03 | Arm Limited | Multi-Input Logic Circuitry |
US11900039B2 (en) * | 2018-09-27 | 2024-02-13 | Arm Limited | Multi-input logic circuitry |
Also Published As
Publication number | Publication date |
---|---|
EP2590172A2 (en) | 2013-05-08 |
US20130082736A1 (en) | 2013-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6282128B1 (en) | Integrated circuit memory devices having multiple data rate mode capability and methods of operating same | |
US7426683B2 (en) | Semiconductor memory device equipped with error correction circuit | |
JP2013073663A (ja) | 半導体装置 | |
TW201734786A (zh) | 感測電路上之錯誤碼計算 | |
US8862811B2 (en) | Semiconductor device performing burst order control and data bus inversion | |
TWI523032B (zh) | 位址控制電路以及半導體記憶裝置 | |
JPH0522997B2 (ja) | ||
US8687440B2 (en) | Semiconductor memory device | |
US11157354B2 (en) | Dynamic random access memory devices and memory systems having the same | |
US11043246B2 (en) | Memory modules including a mirroring circuit and methods of operating the same | |
JP2013074560A (ja) | 論理回路及びデータ処理システム | |
US6762972B2 (en) | Synchronous semiconductor memory device and method of processing data thereof | |
US5812492A (en) | Control signal generation circuit and semiconductor memory device that can correspond to high speed external clock signal | |
US6400623B2 (en) | Semiconductor memory having parallel test mode | |
US9626128B2 (en) | Semiconductor memory device | |
KR100518604B1 (ko) | 데이터의 독출 간격에 따라 반전 처리 동작을 수행하는반도체 장치의 데이터 반전회로 및 데이터 반전방법 | |
US7480776B2 (en) | Circuits and methods for providing variable data I/O width for semiconductor memory devices | |
JP2013073664A (ja) | 半導体装置 | |
US6967882B1 (en) | Semiconductor memory including static memory | |
US10217495B2 (en) | Memory device including encoded data line-multiplexer | |
US6219283B1 (en) | Memory device with local write data latches | |
US8023357B2 (en) | Address converting circuit and semiconductor memory device using the same | |
CN114694701A (zh) | 半导体存储设备和操作半导体存储设备的方法 | |
JP3284281B2 (ja) | 半導体記憶装置 | |
US7554876B2 (en) | Semiconductor memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130731 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130801 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130905 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20131030 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131213 |
|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20141202 |