JP2013058621A

JP2013058621A - 半導体装置

Info

Publication number: JP2013058621A
Application number: JP2011196261A
Authority: JP
Inventors: Masayuki Iwami; 正之岩見
Original assignee: Advanced Power Device Research Association
Current assignee: Advanced Power Device Research Association
Priority date: 2011-09-08
Filing date: 2011-09-08
Publication date: 2013-03-28

Abstract

【課題】窒化ガリウム系半導体で形成された半導体層を有する半導体素子において、消費電力を増大させず、かつ、大型化することなく、半導体素子の電極に電圧をかけたときに発生する電流コラプス現象を抑制する。
【解決手段】窒化ガリウム系半導体が積層されて形成された半導体素子と、半導体素子に対して積層方向に形成され、外部からのエネルギーの入力なしで半導体素子に光を照射する自己発光体とを備える半導体装置を提供する。
【選択図】図１

Description

本発明は、半導体装置に関する。

窒化ガリウム系半導体を用いた半導体素子では、半導体素子の電極に電圧をかけると、半導体層の抵抗が増大する、電流コラプス現象が知られている（例えば、特許文献１参照）。
特許文献１特開２００８−４７７６７号公報

窒化ガリウム系半導体を用いた半導体素子における電流コラプス現象は、半導体層の表面の欠陥準位、あるいは、半導体層内部の深い準位に電子が捕獲されることによって引き起こされる。そこで、半導体素子が形成された基板上にＬＥＤを形成して、ＬＥＤで発した光を半導体素子の半導体層に照射することが知られている。半導体層に照射した光によって、半導体層の表面の欠陥準位、あるいは、半導体層内部の深い準位に捕獲された電子が解放されるので、電流コラプスが抑制される。しかし、ＬＥＤを発光させる電力が必要であり、ＬＥＤを配置する領域が基板上に必要となる。そこで、より消費電力の低減と、小型化が望まれていた。

本発明の第１の態様においては、窒化ガリウム系半導体が積層されて形成された半導体素子と、半導体素子に対して積層方向に形成され、外部からのエネルギーの入力なしで半導体素子に光を照射する自己発光体とを備える半導体装置を提供する。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

本発明の第１の実施形態に係るＨＦＥＴ（ＨｅｔｅｒｏｓｔｒｕｃｔｕｒｅＦｉｅｌｄ−ＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）の模式的な断面図である。第１の実施形態に係るＨＦＥＴの模式的な上視図である。本発明の第２の実施形態に係るＨＦＥＴの模式的な断面図である。本発明の第３の実施形態に係るショットキーバリアダイオードの模式的な断面図である。第３の実施形態に係るショットキーバリアダイオードの模式的な上視図である。本発明の第４の実施形態に係るショットキーバリアダイオードの模式的な断面図である。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本発明の第１の実施形態に係るＨＦＥＴ１００の模式的な断面図である。ＨＦＥＴ１００は、基板１０２、バッファ層１０４、電子走行層１０６、電子供給層１１０、ソース電極１１２、ドレイン電極１１４、ゲート電極１１６、第１保護膜１１８、第２保護膜１２０、自己発光体１２２、反射層１２６、及び、第３保護膜１２４を備える。

基板１０２は、サファイア基板である。例えば、基板１０２として、直径が２インチ規格で、厚さが５００μｍのサファイア基板を用いる。

バッファ層１０４は、基板１０２上に窒化ガリウム系半導体で形成される。バッファ層１０４は、電子走行層１０６と基板１０２との、格子定数および熱膨張率などの特性差による相互作用を緩衝する。したがって、バッファ層１０４により、電子走行層１０６と基板１０２との間の接合強度が向上する。バッファ層１０４は、例えば、アンドープのＧａＮで形成される。アンドープとは、ｐ型およびｎ型のいずれかの導電性を与えるドーパントを意図的に添加しないで形成された半導体膜であることを表す。

バッファ層１０４は基板１０２上にエピタキシャル成長される。一例として、基板１０２をＭＯＣＶＤ装置に設置してから、ＴＭＧａ（トリメチルガリウム）及びＮＨ_３（アンモニア）が、それぞれ、１４μｍｏｌ／ｍｉｎ及び１２Ｌ／ｍｉｎの流量で、ＭＯＣＶＤ装置のチャンバーに導入されて、バッファ層１０４がアンドープのＧａＮで形成される。バッファ層１０４の厚さは、例えば、３０ｎｍである。バッファ層１０４の成長温度は例えば５５０℃である。

電子走行層１０６は、基板１０２に窒化ガリウム系半導体で形成される。電子走行層１０６は、例えば、アンドープのＧａＮでバッファ層１０４上に形成される。電子走行層１０６はエピタキシャル成長される。一例として、バッファ層１０４が形成された基板１０２をＭＯＣＶＤ装置に設置してから、ＴＭＧａ及びＮＨ_３を、それぞれ、１９μｍｏｌ／ｍｉｎ及び１２Ｌ／ｍｉｎの流量で、ＭＯＣＶＤ装置のチャンバーに導入して、バッファ層１０４上にアンドープのＧａＮで電子走行層１０６が形成される。電子走行層１０６の厚さは、例えば、３０００ｎｍである。例えば、電子走行層１０６の成長温度は１０５０℃で、成長圧力は１００Ｔｏｒｒである。

電子供給層１１０は、電子走行層１０６上に、電子走行層１０６よりバンドギャップが大きい窒化ガリウム系半導体で形成される。電子供給層１１０は、例えば、Ａｌ_ｘＧａ_１−ｘＮ（０＜ｘ≦１）で形成される。Ａｌ_ｘＧａ_１―ｘＮ（０＜ｘ＜１）はＡｌＮとＧａＮとの混晶である。ｘで表される構成比で、電子供給層１１０のバンドギャップ、自発分極及びピエゾ分極が変化する。電子供給層１１０と電子走行層１０６とのヘテロ接合界面の自発分極およびピエゾ分極によって、電子走行層１０６の、電子供給層１１０と電子走行層１０６との界面付近に、２ＤＥＧ１０８（ＴｗｏＤｉｍｅｎｓｉｏｎａｌＥｌｅｃｔｒｏｎＧａｓ）が形成される。

電子供給層１１０はエピタキシャル成長される。一例として、電子走行層１０６が形成された基板１０２をＭＯＣＶＤ装置に設置してから、ＴＭＧａ、ＮＨ_３及びＴＭＡｌ（トリメチルアルミニウム）を、それぞれ、１９μｍｏｌ／ｍｉｎ、１２Ｌ／ｍｉｎ及び１００μｍｏｌ／ｍｉｎの流量で、ＭＯＣＶＤ装置のチャンバーに導入して、電子走行層１０６上にＡｌ_０．２４Ｇａ_０．７６Ｎで電子供給層１１０が形成される。電子供給層１１０の厚さは、例えば、３２ｎｍである。例えば、電子供給層１１０の成長温度は１０５０℃である。基板１０２上に、バッファ層１０４、電子走行層１０６及び電子供給層１１０が、例えば、順次、同一のチャンバー内で連続的に形成されてもよい。

電子供給層１１０上にソース電極１１２、ドレイン電極１１４及びゲート電極１１６が、導電性の材料で形成されて、ソース電極１１２、ドレイン電極１１４及びゲート電極１１６が、電子走行層１０６に電気的に接続される。ソース電極１１２とドレイン電極１１４との間に、ゲート電極１１６が形成される。電子走行層１０６、電子供給層１１０、ソース電極１１２、ドレイン電極１１４、及び、ドレイン電極１１４は、基板１０２の上側に、半導体素子を形成して、電界効果トランジスタとして機能する。

ソース電極１１２、ドレイン電極１１４及びゲート電極１１６のいずれも形成されていない領域で、電子供給層１１０上に第１保護膜１１８が形成される。第１保護膜１１８は絶縁性の物質で形成される。例えば、第１保護膜１１８は、ＳｉＯ_２で形成される。別の例として、第１保護膜１１８はＳｉ_３Ｎ_４で形成されてもよい。

ソース電極１１２、ドレイン電極１１４、ゲート電極１１６及び第１保護膜１１８は、例えば、以下のようにして形成される。電子供給層１１０上に、プラズマＣＶＤ法を用いて、第１保護膜１１８がＳｉＯ_２で形成される。第１保護膜１１８の厚さは、例えば、１００ｎｍである。第１保護膜１１８上にフォトレジストが塗布されてから、フォトリソグラフィ行程を用いて、フォトレジストがパターニングされる。フォトリソグラフィ行程で、ソース電極１１２及びドレイン電極１１４が形成される領域において、フォトレジストに開口が形成される。フォトレジストに開口が形成された領域で、第１保護膜１１８が除去される。第１保護膜１１８は、弗化水素酸系溶液を用いて、ウェットエッチングで除去される。第１保護膜１１８が除去された領域で電子供給層１１０上にソース電極１１２及びドレイン電極１１４が形成される。ソース電極１１２及びソース電極１１２は、例えば、スパッタで形成された、厚さ２５ｎｍのＴｉ層と、厚さ３００ｎｍのＡｌ層とが積層されて形成される。これにより、ソース電極１１２及びドレイン電極１１４は、電子走行層１０６とオーミック接続される。フォトレジストが、剥離液で剥離される。

第１保護膜１１８上にフォトレジストが塗布されてから、フォトリソグラフィ行程を用いて、フォトレジストがパターニングされる。フォトリソグラフィ行程で、ゲート電極１１６が形成される領域において、フォトレジストに開口が形成される。フォトレジストに開口が形成された領域で、第１保護膜１１８が除去される。第１保護膜１１８は、弗化水素酸系溶液を用いて、ウェットエッチングで除去される。第１保護膜１１８が除去された領域で電子供給層１１０上にゲート電極１１６が形成される。ゲート電極１１６は、例えば、スパッタで形成された、厚さ１００ｎｍのＮｉ層と、厚さ２００ｎｍのＡｕ層とが積層されて形成される。これにより、ゲート電極１１６は、電子走行層１０６とショットキー接続される。フォトレジストが、剥離液で剥離される。

ソース電極１１２及びドレイン電極１１４が熱処理される。熱処理によって、ソース電極１１２及びドレイン電極１１４と、電子走行層１０６との間のオーミック接続の特性が改善される。熱処理は、一例として、７００℃で、３０分間行われる。

ゲート電極１１６は、一例として、ゲート長が２μｍで、ゲート幅が２００μｍである。ここで、ゲート長とは、ソース電極１１２とドレイン電極１１４との間をキャリアが流れる方向のゲート電極１１６の長さをいう。ゲート幅とは、ゲート長の方向に垂直で、基板１０２の表面に平行な方向のゲート電極１１６の幅をいう。また、ソース電極１１２とドレイン電極１１４との間の、ソース・ドレイン間距離は、一例として、１５μｍである。ソース・ドレイン間距離とは、ソース電極１１２とドレイン電極１１４との間をキャリアが流れる方向の、ソース電極１１２と、ドレイン電極１１４との間の距離である。ソース電極１１２とゲート電極１１６との距離より、ドレイン電極１１４とゲート電極１１６との距離が広い。これにより、ゲート電極１１６とドレイン電極１１４との間の電界の集中が緩和されるので、電流コラプスが抑制される。

ソース電極１１２、ドレイン電極１１４、ゲート電極１１６、及び、第１保護膜１１８上に、絶縁性の材料で第２保護膜１２０が形成される。第２保護膜１２０は、例えば、ＳｉＯ_２で形成される。一例として、第２保護膜１２０は、常圧ＣＶＤ法を用いて、厚さ１０００ｎｍのＳｉＯ_２で形成される。別の例として、第２保護膜１２０は、Ｓｉ_３Ｎ_４で形成されてもよい。

電子走行層１０６、電子供給層１１０、ソース電極１１２、ドレイン電極１１４、及び、ゲート電極１１６を有して、電界効果トランジスタとして機能する半導体素子に対して積層方向に、自己発光体１２２が形成される。自己発光体１２２は、外部からのエネルギーの入力なしで発光して、当該半導体素子に光を照射する。第１の実施形態に係るＨＦＥＴ１００においては、当該半導体素子の上方に自己発光体１２２が形成される。したがって、基板１０２は、自己発光体１２２が発する光を透過させなくてもよい。自己発光体１２２は、少なくとも、ゲート電極１１６とドレイン電極１１４との間の領域の上方に形成される。これにより、ゲート電極１１６とドレイン電極１１４との間の領域の、電子走行層１０６及び電子供給層１１０に、自己発光体１２２から光が照射される。自己発光体１２２から光が照射されるので、電子走行層１０６と電子供給層１１０との界面の欠陥準位、及び、電子走行層１０６の内部の深い準位に捕獲された電子が解放される。したがって、ＨＦＥＴ１００の電流コラプスが抑制される。

自己発光体１２２は、放射性同位元素と、発光物質とを有する。当該発光物質は、自己発光体１２２が有する放射性同位元素の核壊変に伴う放射線によって発光する。これにより、自己発光体１２２は、外部からのエネルギーの入力がなくても、自発的に発光する。放射性同位元素は、純ベータ核種であることが好ましい。純ベータ核種とは、核壊変によって、ベータ線を放出し、かつ、ベータ線以外の放射線を放出しない核種をいう。例えば、放射性同位元素がガンマ線を放出すると、被曝の可能性があるからである。また、放射性同位元素は、放出するベータ線のエネルギーが、制動エックス線を発生させない程度に低いことが好ましい。制動エックス線が放出されると、被曝の可能性があるからである。

自己発光体１２２が有する放射性同位元素は、^３Ｈ、^１４Ｃ、^１４７Ｐｍ、及び、^６３Ｎｉのいずれかを含む。自己発光体１２２が有する発光物質は、ＺｎＳ、ＺｎＴｅ、ＺｎＳｅ、ＧａＮ、及び、Ｓｉのいずれかを含む。自己発光体１２２から照射される光の波長は３００ｎｍ以上、４５０ｎｍ以下であることが好ましい。３００ｎｍ以上、４５０ｎｍ以下の波長の光は、ＧａＮのバンドギャップ波長である３６５ｎｍに近い波長を有するので、電子走行層１０６と電子供給層１１０との界面の欠陥準位、及び、電子走行層１０６の内部の深い準位に捕獲された電子を解放する効果が高いからである。

一例として、自己発光体１２２が有する放射性同位元素は^３Ｈ（トリチウム）であり、発光物質はＺｎＳである。^３Ｈは、半減期が１２．３年と長く、放出されるベータ線のエネルギーが１８．６ｋｅＶと低いので好ましい。ＺｎＳは、ベータ線による励起で発生した電子とホールの対が再結合するときに発光する。ＺｎＳのバンドギャップは３．４５ｅＶであるので、ＺｎＳは青色に発光する。ただし、自己発光体１２２が有する発光物質はＭｇがドープされたＺｎＳを含んでもよい。ＭｇがドープされたＺｎＳは黄色に発光して、可視領域から紫外領域までの波長の光を含む。したがって、ＭｇがドープされたＺｎＳから照射される光は、電子走行層１０６と電子供給層１１０との界面の欠陥準位、及び、電子走行層１０６の内部の深い準位に捕獲された電子を解放する効果が高く、電流コラプスを抑制する効果が高いので好ましい。

自己発光体１２２は、例えば、発光物質の粉末が分散され、水素の少なくとも一部が^３Ｈで置換された透明な有機樹脂を塗布して形成される。一例として、スクリーン印刷法で、有機樹脂が塗布されて、自己発光体１２２が形成される。当該透明な有機樹脂は、例えば炭化水素系塗料である。ここで透明とは、自己発光体１２２が有する発光物質が発する光の透過率が高いことをいう。自己発光体１２２における^３Ｈの量は、５００ＭＢｑ以下であることが好ましい。^３Ｈの量が５００ＭＢｑを超えると、ベータ線によるリーク電流が発生することがあるからである。

別の例として、自己発光体１２２は、例えば、発光物質の粉末が分散され、炭素の少なくとも一部が^１４Ｃで置換された透明な有機樹脂で形成される。自己発光体１２２における^１４Ｃの量は、例えば、５ＭＢｑ以下である。また、自己発光体１２２は、^１４７Ｐｍ、及び、^６３Ｎｉのいずれかと、発光物質の粉末が分散された、三弗化エチレン樹脂およびテフロン（登録商標）樹脂のいずれかであってもよい。

自己発光体１２２が有する発光物質は、ＺｎＴｅ、ＺｎＳｅ、及び、ＧａＮのいずれかの粉末を含んでもよい。ＺｎＴｅのバンドギャップは２．６７ｅＶである。ＺｎＴｅのバンドギャップは２．２６ｅＶである。ＧａＮのバンドギャップは３．４ｅＶである。ＧａＮは発光効率が高く、ＧａＮから照射される光の波長は電子走行層１０６と電子供給層１１０との界面の欠陥準位、及び、電子走行層１０６の内部の深い準位に捕獲された電子を解放する効果が高く、電流コラプスを抑制する効果が高い。したがって、発光物質としてＧａＮを用いることが好ましい。

別の例として、自己発光体１２２は、^３Ｈを有するシリコンで形成されてもよい。例えば、自己発光体１２２は、非晶質シリコン・トリチウム合金である。第２保護膜１２０上に、トリチウム化シランを用いてグロー放電により非晶質シリコン・トリチウム合金の膜が形成されてから、非晶質シリコン・トリチウム合金の膜をフォトリソグラフィ及びエッチングでパターニングして自己発光体１２２が形成されてもよい。非晶質シリコン・トリチウム合金が有する^３Ｈが放出するベータ線により、Ｓｉから光が放出される。自己発光体１２２は、非晶質シリコン・トリチウム合金に、ドーパントがドープされて形成されてもよい。また、自己発光体１２２は、非晶質シリコン・トリチウム合金と、Ｇｅ、Ｃ、及び、Ｎのいずれかとの合金であってもよい。非晶質シリコン・トリチウム合金にドーパントをドープすること、あるいは、非晶質シリコン・トリチウム合金とＧｅ、Ｃ、及び、Ｎのいずれかとの合金とすることにより、自己発光体１２２から照射される光の波長が調整される。

別の例として、自己発光体１２２は、放射性同位元素及び発光物質とを有するアンプルであってもよい。例えば、パイレックス（登録商標）及び石英のいずれかで形成されたアンプル中に、放射性同位元素及び発光物質が封入されて、自己発光体１２２が形成されてもよい。

自己発光体１２２が照射する光を反射する反射層１２６が、自己発光体１２２に対して、電子走行層１０６、電子供給層１１０、ソース電極１１２、ドレイン電極１１４、及び、ゲート電極１１６を有する半導体素子とは反対側に形成される。反射層１２６は、自己発光体１２２上及び自己発光体１２２の側面に、金属膜で形成される。反射層１２６は、自己発光体１２２上の全面及び側面を覆って形成される。一例として、自己発光体１２２は、スパッタ法を用いて、Ａｌ、Ａｇ及びＮｉのいずれかで形成される。反射層１２６によって、自己発光体１２２が上側及び側面に放出した光が反射されて、電子走行層１０６及び電子供給層１１０に対する光の照射効率が高くなる。

自己発光体１２２の上方に、第３保護膜１２４が絶縁性の物質で形成される。第３保護膜１２４は、例えば、反射層１２６上及び側面に、ポリイミドで形成される。

図２は、第１の実施形態に係るＨＦＥＴ１００の模式的な上視図である。図１は、図２のＩ−Ｉ断面に相当する。ソース電極１１２、ドレイン電極１１４、及び、ゲート電極１１６のそれぞれの一部の上方に、第２保護膜１２０、自己発光体１２２、反射層１２６、及び、第３保護膜１２４が形成される。すなわち、ソース電極１１２、ドレイン電極１１４、及び、ゲート電極１１６のそれぞれの他の一部は、第２保護膜１２０、自己発光体１２２、反射層１２６、及び、第３保護膜１２４から露出して、電極パッドとなる。

ソース電極１１２は、上面から見て、ドレイン電極１１４に向かって突出する突起を有する。ドレイン電極１１４は、上面から見て、ソース電極１１２に向かって突出する突起を有する。ソース電極１１２が有する突起と、ドレイン電極１１４が有する突起とは、上面から見て、互い違いに配置される。ゲート電極１１６は、ソース電極１１２及びドレイン電極１１４が有する突起に沿って形成され、複数の直角に折り曲げられた箇所を有する。これにより、ゲート幅を長くすることができる。

他の例として、基板１０２は、シリコン基板、シリコンカーバイド基板、ＧａＮ基板、ＭｇＯ基板、及び、ＺｎＯ基板のいずれかであってもよい。また、バッファ層１０４は、基板１０２上にＡｌＮとＧａＮとを、交互にそれぞれ複数積層して形成されてもよい。一例として、バッファ層１０４は、膜厚が１００ｎｍのＡｌＮ（窒化アルミニウム）上に、膜厚が５ｎｍ〜４００ｎｍのＧａＮと、膜厚が１ｎｍ〜４０ｎｍのＡｌＮとよりなる積層膜を３層〜２０層有してもよい。バッファ層１０４、電子走行層１０６、及び、電子供給層１１０は、ＨＶＰＥ（ハイドライド気相エピタキシャル成長法）及びＭＢＥ（分子線エピタキシャル成長法）で形成されてもよい。

図３は、本発明の第２の実施形態に係るＨＦＥＴ２００の模式的な断面図である。図３において図１と同一の符号を付した要素は、図１において説明した要素と同一の機能および構成を有する。ＨＦＥＴ２００は、基板１０２、バッファ層１０４、電子走行層１０６、電子供給層１１０、ソース電極１１２、ドレイン電極１１４、ゲート電極１１６、第１保護膜１１８、第２保護膜１２０、自己発光体１２２、反射層１２６、及び、第３保護膜１２４を備える。第２保護膜１２０は、基板１０２の裏面に絶縁性の物質で形成される。一例として、第２保護膜１２０は、常圧ＣＶＤ法を用いて、ＳｉＯ_２で形成される。別の例として、第２保護膜１２０は、Ｓｉ_３Ｎ_４で形成されてもよい。

自己発光体１２２は、基板１０２に対して、半導体素子と反対側に形成される。ここで半導体素子は、電子走行層１０６、電子供給層１１０、ソース電極１１２、ドレイン電極１１４、及び、ゲート電極１１６を有する電界効果トランジスタである。すなわち、自己発光体１２２は、基板１０２の裏面側に形成される。基板１０２は、自己発光体１２２が発する光を透過させる。例えば、基板１０２は、サファイア基板である。第２保護膜１２０の下に自己発光体１２２が形成される。自己発光体１２２の下面及び側面を覆って反射層１２６が形成される。自己発光体１２２及び反射層１２６を覆って第３保護膜１２４が形成される。

電子走行層１０６及び電子供給層１１０に、自己発光体１２２から光が照射される。自己発光体１２２から光が照射されるので、電子走行層１０６と電子供給層１１０との界面の欠陥準位、及び、電子走行層１０６の内部の深い準位に捕獲された電子が解放される。したがって、ＨＦＥＴ２００の電流コラプスが抑制される。

図４は、本発明の第３の実施形態に係るショットキーバリアショットキーバリアダイオード３００の模式的な断面図である。図４において図１と同一の符号を付した要素は、図１において説明した要素と同一の機能および構成を有する。ショットキーバリアダイオード３００は基板１０２、バッファ層１０４、電子走行層１０６、電子供給層１１０、第１保護膜１１８、アノード電極３０２、カソード電極３０４、第２保護膜１２０、自己発光体１２２、反射層１２６、及び、第３保護膜１２４を備える。電子走行層１０６の、電子供給層１１０と電子走行層１０６との界面付近に、２ＤＥＧ１０８が形成される。

電子供給層１１０上にアノード電極３０２及びカソード電極３０４が、導電性の材料で形成されて、アノード電極３０２及びカソード電極３０４が、電子走行層１０６に電気的に接続される。カソード電極３０４は、断面において、アノード電極３０２の両側の領域に形成される。電子走行層１０６、電子供給層１１０、アノード電極３０２及びカソード電極３０４は、基板１０２の上側に、半導体素子を形成して、ダイオードとして機能する。

アノード電極３０２及びカソード電極３０４のいずれもが形成されていない領域で、電子供給層１１０上に第１保護膜１１８が形成される。第１保護膜１１８は絶縁性の物質で形成される。例えば、第１保護膜１１８は、ＳｉＯ_２で形成される。別の例として、第１保護膜１１８はＳｉ_３Ｎ_４で形成されてもよい。

アノード電極３０２、カソード電極３０４及び第１保護膜１１８は、例えば、以下のようにして形成される。電子供給層１１０上に、プラズマＣＶＤ法を用いて、第１保護膜１１８がＳｉＯ_２で形成される。第１保護膜１１８の厚さは、例えば、１００ｎｍである。第１保護膜１１８上にフォトレジストが塗布されてから、フォトリソグラフィ行程を用いて、フォトレジストがパターニングされる。フォトリソグラフィ行程で、カソード電極３０４が形成される領域において、フォトレジストに開口が形成される。フォトレジストに開口が形成された領域で、第１保護膜１１８が除去される。第１保護膜１１８は、弗化水素酸系溶液を用いて、ウェットエッチングで除去される。第１保護膜１１８が除去された領域で電子供給層１１０上にカソード電極３０４が形成される。カソード電極３０４は、例えば、スパッタで形成された、厚さ２５ｎｍのＴｉ層と、厚さ３００ｎｍのＡｌ層とが積層されて形成される。これにより、カソード電極３０４は、電子走行層１０６とオーミック接続される。フォトレジストが、剥離液で剥離される。

第１保護膜１１８上にフォトレジストが塗布されてから、フォトリソグラフィ行程を用いて、フォトレジストがパターニングされる。フォトリソグラフィ行程で、アノード電極３０２が形成される領域において、フォトレジストに開口が形成される。フォトレジストに開口が形成された領域で、第１保護膜１１８が除去される。第１保護膜１１８は、弗化水素酸系溶液を用いて、ウェットエッチングで除去される。第１保護膜１１８が除去された領域で電子供給層１１０上にアノード電極３０２が形成される。アノード電極３０２は、例えば、スパッタで形成された、厚さ１００ｎｍのＮｉ層と、厚さ２００ｎｍのＡｕ層とが積層されて形成される。これにより、アノード電極３０２は、電子走行層１０６とショットキー接続される。フォトレジストが、剥離液で剥離される。

カソード電極３０４が熱処理される。熱処理によって、カソード電極３０４と、電子走行層１０６との間のオーミック接続の特性が改善される。熱処理は、一例として、７００℃で、３０分間行われる。

アノード電極３０２、カソード電極３０４、及び、第１保護膜１１８上に、絶縁性の材料で第２保護膜１２０が形成される。第２保護膜１２０は、例えば、ＳｉＯ_２で形成される。一例として、第２保護膜１２０は、常圧ＣＶＤ法を用いて、厚さ１０００ｎｍのＳｉＯ_２で形成される。別の例として、第２保護膜１２０は、Ｓｉ_３Ｎ_４で形成されてもよい。

電子走行層１０６、電子供給層１１０、アノード電極３０２、及び、カソード電極３０４を有して、電界効果トランジスタとして機能する半導体素子に対して積層方向に、自己発光体１２２が形成される。自己発光体１２２は、外部からのエネルギーの入力なしで発光して、当該半導体素子に光を照射する。第３の実施形態に係るショットキーバリアダイオード３００においては、当該半導体素子の上方に自己発光体１２２が形成される。したがって、基板１０２は、自己発光体１２２が発する光を透過させなくてもよい。自己発光体１２２は、少なくとも、アノード電極３０２とカソード電極３０４との間の領域の上方に形成される。これにより、アノード電極３０２とカソード電極３０４との間の領域の、電子走行層１０６及び電子供給層１１０に、自己発光体１２２から光が照射される。自己発光体１２２から光が照射されるので、電子走行層１０６と電子供給層１１０との界面の欠陥準位、及び、電子走行層１０６の内部の深い準位に捕獲された電子が解放される。したがって、ショットキーバリアダイオード３００の電流コラプスが抑制される。

図５は、第３の実施形態に係るショットキーバリアダイオード３００の模式的な上視図である。図４は、図５のＩＶ−ＩＶ断面に相当する。カソード電極３０４の少なくとも一部、及びアノード電極３０２の上方に、第２保護膜１２０、自己発光体１２２、反射層１２６、及び、第３保護膜１２４が形成される。アノード電極３０２は、上面から見て、直径１６０μｍの円形を有する丸形電極である。アノード電極３０２は、上面から見て、円形の一部から突出した引き出し領域を有する。当該アノード電極の引き出し領域の一部は、アノード電極３０２に配線を電気的に接続するアノード電極用パッド３０６に接続される。アノード電極用パッド３０６は、上面から見て四角形を有する。アノード電極用パッド３０６は、アノード電極３０２と、同様の材料及び構成で形成される。ただし、アノード電極用パッド３０６の上方には、第２保護膜１２０、自己発光体１２２、反射層１２６、及び、第３保護膜１２４が形成されない。カソード電極３０４は、上面から見て、アノード電極３０２の周辺を覆って形成される。ただし、カソード電極３０４は、アノード電極３０２の周辺の一部で形成されず、カソード電極３０４がアノード電極３０２の周辺に形成されない領域で、アノード電極３０２は引き出し領域を有する。アノード電極３０２と、カソード電極３０４との間隔は１０μｍである。

図６は、本発明の第４の実施形態に係るショットキーバリアダイオード４００の模式的な断面図である。図６において、図４と同一の符号を付した要素は、図４において説明した要素と同一の機能及び構成を有する。ショットキーバリアダイオード４００は基板１０２、バッファ層１０４、電子走行層１０６、電子供給層１１０、第１保護膜１１８、アノード電極３０２、カソード電極３０４、第２保護膜１２０、自己発光体１２２、反射層１２６、及び、第３保護膜１２４を備える。電子走行層１０６の、電子供給層１１０と電子走行層１０６との界面付近に、２ＤＥＧ１０８が形成される。第２保護膜１２０は、基板１０２の裏面に絶縁性の物質で形成される。一例として、第２保護膜１２０は、常圧ＣＶＤ法を用いて、ＳｉＯ_２で形成される。別の例として、第２保護膜１２０は、Ｓｉ_３Ｎ_４で形成されてもよい。

自己発光体１２２は、基板１０２に対して、半導体素子と反対側に形成される。ここで半導体素子は、電子走行層１０６、電子供給層１１０、アノード電極３０２、及び、カソード電極３０４を有するダイオードである。すなわち、自己発光体１２２は、基板１０２の裏面側に形成される。基板１０２は、自己発光体１２２が発する光を透過させる。例えば、基板１０２は、サファイア基板である。第２保護膜１２０の下に自己発光体１２２が形成される。自己発光体１２２の下面及び側面を覆って反射層１２６が形成される。自己発光体１２２及び反射層１２６を覆って第３保護膜１２４が形成される。

電子走行層１０６及び電子供給層１１０に、自己発光体１２２から光が照射される。自己発光体１２２から光が照射されるので、電子走行層１０６と電子供給層１１０との界面の欠陥準位、及び、電子走行層１０６の内部の深い準位に捕獲された電子が解放される。したがって、ショットキーバリアダイオード４００の電流コラプスが抑制される。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

特許請求の範囲、明細書、および図面中において示した装置、システム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

１００ＨＦＥＴ、１０２基板、１０４バッファ層、１０６電子走行層、１０８２ＤＥＧ、１１０電子供給層、１１２ソース電極、１１４ドレイン電極、１１６ゲート電極、１１８第１保護膜、１２０第２保護膜、１２２自己発光体、１２４第３保護膜、１２６反射層、２００ＨＦＥＴ、３００ショットキーバリアダイオード、３０２アノード電極、３０４カソード電極、３０６アノード電極用パッド、４００ショットキーバリアダイオード

Claims

窒化ガリウム系半導体が積層されて形成された半導体素子と、
前記半導体素子に対して積層方向に形成され、外部からのエネルギーの入力なしで前記半導体素子に光を照射する自己発光体とを備える
半導体装置。
前記自己発光体は、
放射性同位元素と、
前記放射性同位元素の核崩壊に伴う放射線によって発光する発光物質とを有する
請求項１に記載の半導体装置。
前記放射性同位元素は、^３Ｈ、^１４Ｃ、^１４７Ｐｍ、及び、^６３Ｎｉのいずれかを含む請求項２に記載の半導体装置。
前記発光物質は、ＺｎＳ、ＺｎＴｅ、ＺｎＳｅ、ＧａＮ、及び、Ｓｉのいずれかを含む請求項２または３に記載の半導体装置。
前記半導体素子が上側に形成される基板をさらに備え、
前記自己発光体は、前記半導体素子に対して、前記基板とは反対側に形成された請求項１から４のいずれか一項に記載の半導体装置。
前記基板は、前記自己発光体が発する光を透過させない請求項５に記載の半導体装置。
前記半導体素子が上側に形成される基板をさらに備え、
前記自己発光体は、前記基板に対して、前記半導体素子と反対側に形成された請求項１から４のいずれか一項に記載の半導体装置。
前記基板は、前記自己発光体が発する光を透過させる請求項７に記載の半導体装置。
前記自己発光体が発する光の波長が３００nm以上、４５０ｎｍである請求項１から８のいずれか一項に記載の半導体装置。
前記自己発光体に対して、前記半導体素子と反対側に、前記自己発光体が照射する光を反射する反射層をさらに備える請求項１から９のいずれか一項に記載の半導体装置。
前記半導体素子は、
半導体で形成された半導体層と、
前記半導体層に電気的に接続された第１電極と、
前記半導体層に電気的に接続された第２電極とを有する
請求項１から１０のいずれか一項に記載の半導体装置。
前記第１電極と前記第２電極との間の前記半導体層に、前記自己発光体が発する光が照射される請求項１１に記載の半導体装置。
前記第１電極は前記半導体層にショットキー接続され、
前記第２電極は前記半導体層にオーミック接続される請求項１１または１２に記載の半導体装置。
前記第１電極はゲート電極であり、
前記第２電極はドレイン電極であり、
前記半導体層に電気的に接続されたソース電極をさらに有する請求項１１または１２に記載の半導体装置。
前記半導体層は、
窒化ガリウム系半導体で形成された第１半導体層と、
前記第１半導体層よりバンドギャップが大きい窒化ガリウム系半導体で形成された第２半導体層とを含む請求項１１から１４のいずれか一項に記載の半導体装置。