JP2013045459A - クロック・ネットワーク・メタ合成のためのシステムおよび方法 - Google Patents
クロック・ネットワーク・メタ合成のためのシステムおよび方法 Download PDFInfo
- Publication number
- JP2013045459A JP2013045459A JP2012181928A JP2012181928A JP2013045459A JP 2013045459 A JP2013045459 A JP 2013045459A JP 2012181928 A JP2012181928 A JP 2012181928A JP 2012181928 A JP2012181928 A JP 2012181928A JP 2013045459 A JP2013045459 A JP 2013045459A
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- clock
- clock network
- topology
- network
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003786 synthesis reaction Methods 0.000 title claims abstract description 67
- 238000000034 method Methods 0.000 title claims abstract description 57
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 23
- 230000002194 synthesizing effect Effects 0.000 claims abstract description 5
- 239000000872 buffer Substances 0.000 claims description 329
- 238000004519 manufacturing process Methods 0.000 claims 6
- 238000012986 modification Methods 0.000 description 7
- 230000004048 modification Effects 0.000 description 7
- 230000010365 information processing Effects 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000007792 addition Methods 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000010276 construction Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000012804 iterative process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/396—Clock trees
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】クロック・ネットワークを構築する方法は、クロック・ネットワークについての設計仕様を受け取る段階を含む。本方法はさらに、前記設計仕様に基づいて前記クロック・ネットワークのトポロジーを決定する段階を含む。本方法はさらに、決定されたトポロジーに基づいて前記クロック・ネットワークについての設計パラメータを決定し、前記設計パラメータを含むクロック・ネットワーク合成ツール仕様ファイルを生成することを含む。本方法はまた、前記仕様ファイルを使って、前記クロック・ネットワークが前記決定されたトポロジーを含み、前記クロック・ネットワークがクロック発生器から前記クロック・ネットワークのエンドポイントまでクロック信号を同期的に分配するよう、前記クロック・ネットワークを合成することを含む。
【選択図】図1a
Description
102 クロック
104 エンドポイント
106、108、110、112 バッファ
114、116、118、120 ステージ
122、124、126、128 レベル
200 クロック・ネットワークを設計および/または構築する方法
202 設計仕様を受け取る
204 トポロジーを決定
205 設計パラメータを決定
206 ツール仕様を生成
208 クロック・ネットワークを合成
300 クロック・ネットワーク
302 クロック
304、306、308、310 バッファ
312 エンドポイント
400 クロック・ネットワークのトポロジーを決定する方法
402 バッファのリストを受け取る
404 ファンアウト範囲を受け取る
406 エンドポイントのリストを受け取る
408 エンドポイントをシンクとしてラベル付け
410 リスト内の各バッファ型について、シンクを駆動するためのバッファの構成を決定
412 どのバッファ型が設計上の制約条件に従うかを決定
414 レベルのトポロジーを決定
415 レベルについて設計パラメータを決定
416 レベル内のステージ数≧1
418 レベルについてのバッファを「シンク」とラベル付け
420 偶数個のレベル?
422 クロック・ネットワークのための設計パラメータを決定
424 ツール仕様ファイルを生成
501 バッファのリストに含まれうるバッファ型のバッファ集合
502、504、506 バッファ
508 駆動されうるエンドポイントのエンドポイント集合
510 エンドポイント
512 ワイヤ
600 エンドポイント510を駆動するバッファ502のバッファ構成
700 エンドポイント510を駆動するバッファ504のバッファ構成
720 エンドポイント510を駆動するバッファ504のバッファ構成
800 エンドポイント510を駆動するバッファ506のバッファ構成
802 エンドポイント510を駆動するバッファ506のバッファ構成
804 エンドポイント510を駆動するバッファ506のバッファ構成
Claims (20)
- クロック・ネットワークを構築する方法であって:
クロック・ネットワークについての設計仕様を受け取る段階と;
前記設計仕様に基づいて前記クロック・ネットワークのトポロジーを決定する段階であって、前記トポロジーは、前記クロック・ネットワークの複数のレベル、各レベルについてのバッファ型および各レベルについてのバッファ・ファンアウトのうちの少なくとも一つを示す、段階と;
決定されたトポロジーに基づいて前記クロック・ネットワークについての設計パラメータを決定する段階と;
前記設計パラメータを含むクロック・ネットワーク合成ツール仕様ファイルを生成する段階と;
前記仕様ファイルを使って、前記クロック・ネットワークが前記決定されたトポロジーを含み、前記クロック・ネットワークが前記クロック・ネットワークのクロック発生器からエンドポイントまでクロック信号を同期的に分配するよう、前記クロック・ネットワークを合成する段階とを含む、
方法。 - 前記設計仕様が、前記クロック・ネットワークのファンアウト範囲、前記クロック・ネットワークについてのバッファ型の集合および前記クロック・ネットワークについてのエンドポイントの集合のうちの少なくとも一つを含む、請求項1記載の方法。
- 前記トポロジーがさらに、特定のレベルに含まれる第一のバッファのバッファ型がその特定のレベルに含まれる第二のバッファのバッファ型とほぼ同じであることを示す、請求項1記載の方法。
- 前記トポロジーがさらに、特定のレベルに含まれる第一のバッファのバッファ・ファンアウトがその特定のレベルに含まれる第二のバッファのバッファ・ファンアウトとほぼ同じであることを示す、請求項1記載の方法。
- 前記トポロジーがさらに、前記クロック・ネットワークの前記クロック発生器から各エンドポイントまでの、互いのレプリカである経路を示す、請求項1記載の方法。
- 前記トポロジーがさらに、前記クロック・ネットワークの偶数個のレベルを示す、請求項1記載の方法。
- 前記バッファ型が、前記設計仕様において示されるバッファ型のあらかじめ定義された集合に制約される、請求項1記載の方法。
- 前記トポロジーを決定する段階がさらに、前記設計仕様に基づいて前記クロック・ネットワークの各レベルについてバッファの構成を決定することを含む、請求項1記載の方法。
- 前記設計パラメータが、前記トポロジーによって示されるところの前記クロック・ネットワークの前記複数のレベル、各レベルについてのバッファ型および各レベルに含まれるバッファについてのバッファ・ファンアウトのうちの少なくとも一つを含む、請求項1記載の方法。
- 前記トポロジーが、前記設計仕様によって許容される限り前記クロック信号から遠いところで分割されたクロックツリーを含む、請求項1記載の方法。
- コンピュータ可読媒体および該コンピュータ可読媒体上に担持される、プロセッサによって読み取り可能なコンピュータ実行可能命令とを有する製造物であって、前記命令は、読み取られ実行されたとき、前記プロセッサに:
クロック・ネットワークについての設計仕様を受け取る段階と;
前記設計仕様に基づいて前記クロック・ネットワークのトポロジーを決定する段階であって、前記トポロジーは、前記クロック・ネットワークの複数のレベル、各レベルについてのバッファ型および各レベルについてのバッファ・ファンアウトのうちの少なくとも一つを示す、段階と;
決定されたトポロジーに基づいて前記クロック・ネットワークについての設計パラメータを決定する段階と;
前記設計パラメータを含むクロック・ネットワーク合成ツール仕様ファイルを生成する段階とを実行させるものであり、前記仕様ファイルは、クロック・ネットワーク合成ツールが、前記仕様ファイルを使って、前記決定されたトポロジーを含むよう前記クロック・ネットワークを合成し、前記クロック・ネットワークが前記クロック・ネットワークのクロック発生器からエンドポイントまでクロック信号を同期的に分配するよう構成される、
製造物。 - 前記設計仕様が、前記クロック・ネットワークのファンアウト範囲、前記クロック・ネットワークについてのバッファ型の集合および前記クロック・ネットワークについてのエンドポイントの集合のうちの少なくとも一つを含む、請求項11記載の製造物。
- 前記トポロジーがさらに、特定のレベルに含まれる第一のバッファのバッファ型がその特定のレベルに含まれる第二のバッファのバッファ型とほぼ同じであることを示す、請求項11記載の製造物。
- 前記トポロジーがさらに、特定のレベルに含まれる第一のバッファのバッファ・ファンアウトがその特定のレベルに含まれる第二のバッファのバッファ・ファンアウトとほぼ同じであることを示す、請求項11記載の製造物。
- 前記トポロジーがさらに、前記クロック・ネットワークの前記クロック発生器から各エンドポイントまでの、互いのレプリカである経路を示す、請求項11記載の製造物。
- 前記トポロジーがさらに、前記クロック・ネットワークの偶数個のレベルを示す、請求項11記載の製造物。
- 前記バッファ型が、前記設計仕様において示されるバッファ型のあらかじめ定義された集合に制約される、請求項11記載の製造物。
- 前記プロセッサがさらに、前記設計仕様に基づいて前記クロック・ネットワークの各レベルについてバッファの構成を決定することによって前記トポロジーを決定するようにされる、請求項11記載の製造物。
- 前記設計パラメータが、前記トポロジーによって示されるところの前記クロック・ネットワークの前記複数のレベル、各レベルについてのバッファ型および各レベルに含まれるバッファについてのファンアウトのうちの少なくとも一つを含む、請求項11記載の製造物。
- 前記トポロジーが、前記設計仕様によって許容される限り前記クロック信号から遠いところで分割されたクロックツリーを含む、請求項11記載の製造物。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/214,859 | 2011-08-22 | ||
US13/214,859 US9280628B2 (en) | 2011-08-22 | 2011-08-22 | System and method for clock network meta-synthesis |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013045459A true JP2013045459A (ja) | 2013-03-04 |
JP6127409B2 JP6127409B2 (ja) | 2017-05-17 |
Family
ID=47745552
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012181928A Active JP6127409B2 (ja) | 2011-08-22 | 2012-08-20 | クロック・ネットワーク・メタ合成のためのシステムおよび方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9280628B2 (ja) |
JP (1) | JP6127409B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017122417A1 (ja) * | 2016-01-12 | 2017-07-20 | ソニー株式会社 | 集積回路 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9032356B2 (en) * | 2013-03-06 | 2015-05-12 | Lsi Corporation | Programmable clock spreading |
US10303202B1 (en) * | 2016-08-15 | 2019-05-28 | Altera Corporation | Method and apparatus for performing clock allocation for a system implemented on a programmable device |
US10146899B1 (en) | 2017-11-27 | 2018-12-04 | International Business Machines Corporation | Clock control trees |
US10769345B1 (en) * | 2018-12-20 | 2020-09-08 | Cadence Design Systems, Inc. | Clock tree optimization by moving instances toward core route |
WO2023076746A1 (en) * | 2021-11-01 | 2023-05-04 | The Regents Of The University Of Michigan | Automated circuit topology selection and configuration |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0963292A (ja) * | 1995-08-19 | 1997-03-07 | Sony Corp | クロツク分配方法 |
JPH0969119A (ja) * | 1995-08-31 | 1997-03-11 | Sony Corp | 回路設計装置及び回路設計方法 |
JPH0991055A (ja) * | 1995-09-22 | 1997-04-04 | Sony Corp | クロツク分配方法 |
JPH09185645A (ja) * | 1996-01-08 | 1997-07-15 | Hitachi Ltd | 論理回路の設計方法及びそれを用いた半導体集積回路装置 |
JPH09269847A (ja) * | 1996-04-01 | 1997-10-14 | Matsushita Electric Ind Co Ltd | クロック分配回路およびそのレイアウト設計方法 |
JPH10254577A (ja) * | 1997-03-07 | 1998-09-25 | Seiko Epson Corp | 画像信号処理装置 |
JPH1131747A (ja) * | 1997-07-10 | 1999-02-02 | Toshiba Corp | 半導体集積回路のクロック設計装置及び半導体集積回路の設計方法ならびに半導体集積回路のクロック供給回路網 |
US6367060B1 (en) * | 1999-06-18 | 2002-04-02 | C. K. Cheng | Method and apparatus for clock tree solution synthesis based on design constraints |
JP2003007830A (ja) * | 2001-06-27 | 2003-01-10 | Nec Microsystems Ltd | 半導体集積回路の自動レイアウト方法 |
JP2005004496A (ja) * | 2003-06-12 | 2005-01-06 | Matsushita Electric Ind Co Ltd | 半導体集積回路のレイアウト方法およびレイアウト装置 |
JP2007027841A (ja) * | 2005-07-12 | 2007-02-01 | Nec Electronics Corp | 半導体集積回路の設計装置と方法並びにプログラム |
US20080229266A1 (en) * | 2006-12-14 | 2008-09-18 | International Business Machines Corporation | Design Structure for a Clock Distribution Network, Structure, and Method for Providing Balanced Loading in Integrated Circuit Clock Trees |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6925622B2 (en) * | 2002-09-30 | 2005-08-02 | Freescale Semiconductor, Inc. | System and method for correlated clock networks |
US7082584B2 (en) * | 2003-04-30 | 2006-07-25 | Lsi Logic Corporation | Automated analysis of RTL code containing ASIC vendor rules |
US7096442B2 (en) * | 2003-07-10 | 2006-08-22 | Lsi Logic Corporation | Optimizing IC clock structures by minimizing clock uncertainty |
US7216322B2 (en) * | 2004-09-07 | 2007-05-08 | Chang Gung University | Clock tree synthesis for low power consumption and low clock skew |
US7788613B2 (en) | 2005-07-06 | 2010-08-31 | Fujitsu Limited | Border-enhanced sliding window scheme (SWS) for determining clock timing in a mesh-based clock architecture |
US7725852B2 (en) | 2005-07-06 | 2010-05-25 | Fujitsu Limited | Sliding window scheme (SWS) for determining clock timing in a mesh-based clock architecture |
US7801718B2 (en) | 2006-03-03 | 2010-09-21 | Fujitsu Limited | Analyzing timing uncertainty in mesh-based architectures |
US7802215B2 (en) | 2006-06-06 | 2010-09-21 | Fujitsu Limited | System and method for providing an improved sliding window scheme for clock mesh analysis |
US20080229265A1 (en) * | 2006-12-14 | 2008-09-18 | International Business Machines Corporation | Design Structure for a Clock Distribution Network, Structure, and Method for Providing Balanced Loading in Integrated Circuit Clock Trees |
US7511548B2 (en) * | 2006-12-14 | 2009-03-31 | International Business Machines Corporation | Clock distribution network, structure, and method for providing balanced loading in integrated circuit clock trees |
US8255196B2 (en) | 2008-08-25 | 2012-08-28 | Fujitsu Limited | Constructing a replica-based clock tree |
US8095900B2 (en) * | 2008-09-16 | 2012-01-10 | Cadence Design Systems, Inc. | Achieving clock timing closure in designing an integrated circuit |
-
2011
- 2011-08-22 US US13/214,859 patent/US9280628B2/en active Active
-
2012
- 2012-08-20 JP JP2012181928A patent/JP6127409B2/ja active Active
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0963292A (ja) * | 1995-08-19 | 1997-03-07 | Sony Corp | クロツク分配方法 |
JPH0969119A (ja) * | 1995-08-31 | 1997-03-11 | Sony Corp | 回路設計装置及び回路設計方法 |
JPH0991055A (ja) * | 1995-09-22 | 1997-04-04 | Sony Corp | クロツク分配方法 |
JPH09185645A (ja) * | 1996-01-08 | 1997-07-15 | Hitachi Ltd | 論理回路の設計方法及びそれを用いた半導体集積回路装置 |
JPH09269847A (ja) * | 1996-04-01 | 1997-10-14 | Matsushita Electric Ind Co Ltd | クロック分配回路およびそのレイアウト設計方法 |
JPH10254577A (ja) * | 1997-03-07 | 1998-09-25 | Seiko Epson Corp | 画像信号処理装置 |
JPH1131747A (ja) * | 1997-07-10 | 1999-02-02 | Toshiba Corp | 半導体集積回路のクロック設計装置及び半導体集積回路の設計方法ならびに半導体集積回路のクロック供給回路網 |
US6367060B1 (en) * | 1999-06-18 | 2002-04-02 | C. K. Cheng | Method and apparatus for clock tree solution synthesis based on design constraints |
JP2003007830A (ja) * | 2001-06-27 | 2003-01-10 | Nec Microsystems Ltd | 半導体集積回路の自動レイアウト方法 |
JP2005004496A (ja) * | 2003-06-12 | 2005-01-06 | Matsushita Electric Ind Co Ltd | 半導体集積回路のレイアウト方法およびレイアウト装置 |
JP2007027841A (ja) * | 2005-07-12 | 2007-02-01 | Nec Electronics Corp | 半導体集積回路の設計装置と方法並びにプログラム |
US20080229266A1 (en) * | 2006-12-14 | 2008-09-18 | International Business Machines Corporation | Design Structure for a Clock Distribution Network, Structure, and Method for Providing Balanced Loading in Integrated Circuit Clock Trees |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017122417A1 (ja) * | 2016-01-12 | 2017-07-20 | ソニー株式会社 | 集積回路 |
Also Published As
Publication number | Publication date |
---|---|
US20130055186A1 (en) | 2013-02-28 |
US9280628B2 (en) | 2016-03-08 |
JP6127409B2 (ja) | 2017-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6127409B2 (ja) | クロック・ネットワーク・メタ合成のためのシステムおよび方法 | |
JP4104538B2 (ja) | リコンフィギュラブル回路、リコンフィギュラブル回路を備えた処理装置、リコンフィギュラブル回路における論理回路の機能決定方法、回路生成方法および回路 | |
TWI442314B (zh) | 用以最佳化一積體電路之方法、電腦可讀儲存媒體及資料處理系統 | |
US9875330B2 (en) | Folding duplicate instances of modules in a circuit design | |
US20160233134A1 (en) | Clock tree synthesis for low cost pre-bond testing of 3d integrated circuits | |
CN108140067B (zh) | 用于电路设计优化的方法和系统 | |
CN106095563B (zh) | 灵活的物理功能和虚拟功能映射 | |
US10310994B2 (en) | Asynchronous finite state machines | |
US9319040B2 (en) | Distributing multiplexing logic to remove multiplexor latency on the output path for variable clock cycle, delayed signals | |
JP7297784B2 (ja) | プログラマブル制御回路を用いた選択的なクロック信号の提供 | |
JP2019521454A (ja) | 非同期パイプラインのステージの動作速度の制御 | |
WO2023207079A1 (zh) | 一种区块链中的区块状态同步方法及第一节点 | |
US9773083B1 (en) | Post-placement and pre-routing processing of critical paths in a circuit design | |
US9792395B1 (en) | Memory utilization in a circuit design | |
US9734268B2 (en) | Slack redistribution for additional power recovery | |
US10664561B1 (en) | Automatic pipelining of memory circuits | |
US20130007314A1 (en) | First in first out device and method thereof | |
Takizawa et al. | A design support tool set for asynchronous circuits with bundled-data implementation on FPGAs | |
US20180076803A1 (en) | Clock-distribution device of ic and method for arranging clock-distribution device | |
EP3336727A1 (en) | System and method for defining a programmable logic architecture | |
JP2017532850A (ja) | プログラマブル遅延回路ブロック | |
US9729153B1 (en) | Multimode multiplexer-based circuit | |
US10169271B1 (en) | Direct memory access descriptor | |
US20130342255A1 (en) | Signal delay device and control method | |
US8966432B1 (en) | Reduction of jitter in an integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150512 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160407 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160412 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160530 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20161004 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161222 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20170106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170314 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170327 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6127409 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |