JP2019521454A - 非同期パイプラインのステージの動作速度の制御 - Google Patents
非同期パイプラインのステージの動作速度の制御 Download PDFInfo
- Publication number
- JP2019521454A JP2019521454A JP2019503302A JP2019503302A JP2019521454A JP 2019521454 A JP2019521454 A JP 2019521454A JP 2019503302 A JP2019503302 A JP 2019503302A JP 2019503302 A JP2019503302 A JP 2019503302A JP 2019521454 A JP2019521454 A JP 2019521454A
- Authority
- JP
- Japan
- Prior art keywords
- stage
- completion status
- change
- critical path
- stages
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008859 change Effects 0.000 claims abstract description 33
- 239000000872 buffer Substances 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims description 24
- 230000004044 response Effects 0.000 claims description 10
- 238000012544 monitoring process Methods 0.000 claims description 7
- 230000000977 initiatory effect Effects 0.000 claims description 5
- 238000012545 processing Methods 0.000 description 34
- 238000010586 diagram Methods 0.000 description 16
- 230000008569 process Effects 0.000 description 11
- 230000008901 benefit Effects 0.000 description 9
- 230000001360 synchronised effect Effects 0.000 description 9
- 238000013461 design Methods 0.000 description 7
- 238000001514 detection method Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 3
- 238000011144 upstream manufacturing Methods 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 238000011960 computer-aided design Methods 0.000 description 2
- 238000005265 energy consumption Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002730 additional effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000010606 normalization Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
- G06F9/3869—Implementation aspects, e.g. pipeline latches; pipeline synchronisation and clocking
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
- G06F9/3871—Asynchronous instruction pipeline, e.g. using handshake signals between stages
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Image Processing (AREA)
- Power Sources (AREA)
- Information Transfer Systems (AREA)
- Pipeline Systems (AREA)
Abstract
Description
本発明は、エネルギー省(DOE)により発注された主契約番号DE−AC52−07NA27344、外注番号B609201の下で政府の支援を受けてなされた。政府は本発明において一定の権利を有する。
Claims (15)
- 第1ステージ(112)と、少なくとも1つの第2ステージ(111)と、を備える非同期パイプライン(105)と、
前記第1ステージの動作速度の変更を示す制御信号を前記第1ステージに提供するコントローラ(162)であって、前記変更は、前記第1ステージの完了ステータスと、前記少なくとも1つの第2ステージの少なくとも1つの完了ステータスと、の比較に基づいて決定される、コントローラ(162)と、を備える、
装置(100)。 - 前記少なくとも1つの第2ステージは、前記第1ステージに対する入力データを生成する左側ステージ(111)と、前記第1ステージによって生成された出力データを受信する右側ステージ(113)と、のうち少なくとも1つを備える、
請求項1の装置。 - 前記コントローラは、前記第1ステージに印加される動作電圧の変更を示す制御信号を前記第1ステージに提供するように構成されており、前記動作電圧の変更は、前記第1ステージと前記少なくとも1つの第2ステージとの完了ステータスの比較に基づいて決定される、
請求項1の装置。 - 前記第1ステージの部分間で信号をドライブするための少なくとも1つのバッファ(226)であって、前記コントローラは、前記少なくとも1つのバッファの少なくとも1つのドライブ強度の少なくとも1つの変更を示す制御信号を提供するように構成されており、前記少なくとも1つのドライブ強度の少なくとも1つの変更は、前記第1ステージと前記少なくとも1つの第2ステージとの完了ステータスの比較に基づいて決定される、少なくとも1つのバッファ(226)をさらに備える、
請求項1の装置。 - 前記第1ステージ及び前記少なくとも1つの第2ステージの完了ステータスを決定する複数のモジュール(150,151)をさらに備える、
請求項1の装置。 - 前記複数のモジュールは、前記第1ステージ及び前記少なくとも1つの第2ステージによるタスクの実行の開始に応じて、前記第1ステージ及び前記少なくとも1つの第2ステージによって生成された出力信号を監視することによって、前記第1ステージ及び前記少なくとも1つの第2ステージの完了ステータスを決定する、
請求項5の装置。 - 前記第1ステージのクリティカルパスに対応する第1レプリカクリティカルパス(320)と、
前記少なくとも1つの第2ステージに関連する少なくとも1つの第2レプリカクリティカルパスであって、前記複数のモジュールは、前記第1ステージ及び前記少なくとも1つの第2ステージによるタスクの実行の開始と同時に前記第1レプリカクリティカルパス及び前記少なくとも1つの第2レプリカクリティカルパスに提供された入力信号に応じて、前記第1レプリカクリティカルパス及び前記少なくとも1つの第2レプリカクリティカルパスによって生成された出力信号に基づいて、前記第1ステージ及び前記少なくとも1つの第2ステージの完了ステータスを決定する、少なくとも1つの第2レプリカクリティカルパスと、をさらに備える、
請求項5の装置。 - 異なる命令のタイプ、命令オペコード又は入力データの特性に関する推定完了時間を示す少なくとも1つのルックアップテーブル(235)であって、前記第1ステージ及び前記少なくとも1つの第2ステージの完了ステータスは、前記第1ステージ及び前記少なくとも1つの第2ステージによって実行されたタスクに関連する命令のタイプ、命令オペコード又は入力データの特性のうち少なくとも1つによって示される完了時間に基づいて決定される、少なくとも1つのルックアップテーブル(235)をさらに備える、
請求項1の装置。 - 前記変更は、前記第1ステージ及び前記少なくとも1つの第2ステージ内の所定の位置で決定された部分的な完了ステータスに基づいて決定される、
請求項1の装置。 - 非同期パイプライン(105)の第1ステージ(112)の完了ステータスと、前記非同期パイプラインの少なくとも1つの第2ステージ(111)の少なくとも1つの完了ステータスと、を比較することと、
前記第1ステージの動作速度の変更を示す制御信号を前記第1ステージに提供すること(820)であって、前記変更は前記比較に基づいて決定される、ことと、を含む、
方法。 - 前記少なくとも1つの第2ステージは、前記第1ステージに対する入力データを生成する左側ステージ(111)と、前記第1ステージによって生成された出力データを受信する右側ステージ(113)と、のうち少なくとも1つを備える、
請求項10の方法。 - 前記比較に基づいて、前記第1ステージに印加される動作電圧の変更を決定することをさらに含み、
前記制御信号を提供することは、前記第1ステージに印加される動作電圧の変更を示す制御信号を前記第1ステージに提供することを含む、
請求項10の方法。 - 前記第1ステージの部分間で信号をドライブするための少なくとも1つのバッファによって使用される少なくとも1つのドライブ強度の少なくとも1つの変更を決定することであって、前記少なくとも1つのドライブ強度の少なくとも1つの変更は、前記比較に基づいて決定される、ことをさらに含み、
前記制御信号を提供することは、前記少なくとも1つのバッファの少なくとも1つのドライブ強度の少なくとも1つの変更を示す制御信号を提供することを含む、
請求項10の方法。 - 前記第1ステージ及び前記少なくとも1つの第2ステージに関連する複数のモジュールを使用して、前記第1のスージ及び前記少なくとも1つの第2ステージの完了ステータスを決定することをさらに含む、
請求項10の方法。 - 前記完了ステータスを決定することは、前記第1ステージ及び前記少なくとも1つの第2ステージによるタスクの実行の開始に応じて、前記第1ステージ及び前記少なくとも1つの第2ステージによって生成された出力信号を監視することを含む、
請求項14の方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021092900A JP7465848B2 (ja) | 2016-07-21 | 2021-06-02 | 非同期パイプラインのステージの動作速度の制御 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/216,094 | 2016-07-21 | ||
US15/216,094 US10698692B2 (en) | 2016-07-21 | 2016-07-21 | Controlling the operating speed of stages of an asynchronous pipeline |
PCT/US2017/042981 WO2018017785A2 (en) | 2016-07-21 | 2017-07-20 | Controlling the operating speed of stages of an asynchronous pipeline |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021092900A Division JP7465848B2 (ja) | 2016-07-21 | 2021-06-02 | 非同期パイプラインのステージの動作速度の制御 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2019521454A true JP2019521454A (ja) | 2019-07-25 |
JP2019521454A5 JP2019521454A5 (ja) | 2020-08-27 |
JP6893971B2 JP6893971B2 (ja) | 2021-06-23 |
Family
ID=60988654
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019503302A Active JP6893971B2 (ja) | 2016-07-21 | 2017-07-20 | 非同期パイプラインのステージの動作速度の制御 |
JP2021092900A Active JP7465848B2 (ja) | 2016-07-21 | 2021-06-02 | 非同期パイプラインのステージの動作速度の制御 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021092900A Active JP7465848B2 (ja) | 2016-07-21 | 2021-06-02 | 非同期パイプラインのステージの動作速度の制御 |
Country Status (5)
Country | Link |
---|---|
US (2) | US10698692B2 (ja) |
EP (1) | EP3488340B1 (ja) |
JP (2) | JP6893971B2 (ja) |
KR (2) | KR102266303B1 (ja) |
WO (1) | WO2018017785A2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10503544B2 (en) * | 2016-10-17 | 2019-12-10 | Toyota Jidosha Kabushiki Kaisha | Efficient mapping from task graphs to dynamic system platforms |
KR102309429B1 (ko) * | 2017-03-20 | 2021-10-07 | 현대자동차주식회사 | 차량 및 그 제어 방법 |
US10326452B2 (en) * | 2017-09-23 | 2019-06-18 | Eta Compute, Inc. | Synchronizing a self-timed processor with an external event |
US11334696B2 (en) * | 2017-09-28 | 2022-05-17 | Intel Corporation | Systems and methods for dynamic voltage and frequency scaling in programmable logic devices |
JP2020165713A (ja) * | 2019-03-28 | 2020-10-08 | 株式会社デンソーテン | 検査データ出力装置、表示システムおよび検査データ出力方法 |
US11467845B2 (en) | 2020-10-20 | 2022-10-11 | Micron Technology, Inc. | Asynchronous pipeline merging using long vector arbitration |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04314161A (ja) * | 1991-04-11 | 1992-11-05 | Mitsubishi Electric Corp | 情報処理装置 |
US20020002664A1 (en) * | 1999-01-11 | 2002-01-03 | International Business Machines Corporation | System and method for power optimization in parallel units |
JP2002229690A (ja) * | 2001-01-30 | 2002-08-16 | Hitachi Ltd | 半導体装置 |
US6502202B1 (en) * | 2000-10-06 | 2002-12-31 | Elan Research | Self-adjusting multi-speed pipeline |
JP2005310100A (ja) * | 2004-03-22 | 2005-11-04 | Sharp Corp | データ処理装置 |
JP2006500813A (ja) * | 2002-09-20 | 2006-01-05 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 遅延の予測に基づく適応データ処理スキーム |
WO2007089014A1 (ja) * | 2006-02-03 | 2007-08-09 | National University Corporation Kobe University | デジタルvlsi回路およびそれを組み込んだ画像処理システム |
JP2010020598A (ja) * | 2008-07-11 | 2010-01-28 | Univ Of Tsukuba | ネットワークシステムおよびネットワークシステムにおける電源制御方法 |
JP2010141641A (ja) * | 2008-12-12 | 2010-06-24 | Ricoh Co Ltd | 半導体回路、半導体回路の出力バッファ波形調整方法 |
US20140253189A1 (en) * | 2013-03-08 | 2014-09-11 | Advanced Micro Devices, Inc. | Control Circuits for Asynchronous Circuits |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100239749B1 (ko) | 1997-04-11 | 2000-01-15 | 윤종용 | 그로스 테스트용 tft 소자 제조 방법 및 이를 형성한 액정 표시 장치 구조와 그로스 테스트 장치 및 방법 |
US6182233B1 (en) | 1998-11-20 | 2001-01-30 | International Business Machines Corporation | Interlocked pipelined CMOS |
CA2407491A1 (en) * | 2000-04-25 | 2001-11-01 | The Trustees Of Columbia University In The City Of New York | Circuits and methods for high-capacity asynchronous pipeline processing |
US6369614B1 (en) | 2000-05-25 | 2002-04-09 | Sun Microsystems, Inc. | Asynchronous completion prediction |
US6590424B2 (en) * | 2000-07-12 | 2003-07-08 | The Trustees Of Columbia University In The City Of New York | High-throughput asynchronous dynamic pipelines |
JP2006039754A (ja) * | 2004-07-23 | 2006-02-09 | Canon Inc | 画像処理装置及びその方法 |
JP4261453B2 (ja) | 2004-09-30 | 2009-04-30 | 京セラミタ株式会社 | メモリ制御装置 |
US8677103B1 (en) | 2004-10-20 | 2014-03-18 | Marvell Isreal (M.I.S.L) Ltd. | Asynchronous pipelined data path with data transition |
GB2459652B (en) | 2008-04-28 | 2010-09-22 | Imagination Tech Ltd | Controlling instruction scheduling based on the space in a trace buffer |
JP5720243B2 (ja) | 2010-12-28 | 2015-05-20 | 富士通セミコンダクター株式会社 | プロセッサ検証プログラム |
US20150341032A1 (en) | 2014-05-23 | 2015-11-26 | Advanced Micro Devices, Inc. | Locally asynchronous logic circuit and method therefor |
-
2016
- 2016-07-21 US US15/216,094 patent/US10698692B2/en active Active
-
2017
- 2017-07-20 JP JP2019503302A patent/JP6893971B2/ja active Active
- 2017-07-20 KR KR1020197003111A patent/KR102266303B1/ko active IP Right Grant
- 2017-07-20 KR KR1020217018014A patent/KR102663653B1/ko active IP Right Grant
- 2017-07-20 EP EP17831848.1A patent/EP3488340B1/en active Active
- 2017-07-20 WO PCT/US2017/042981 patent/WO2018017785A2/en unknown
-
2020
- 2020-06-26 US US16/913,146 patent/US11842199B2/en active Active
-
2021
- 2021-06-02 JP JP2021092900A patent/JP7465848B2/ja active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04314161A (ja) * | 1991-04-11 | 1992-11-05 | Mitsubishi Electric Corp | 情報処理装置 |
US20020002664A1 (en) * | 1999-01-11 | 2002-01-03 | International Business Machines Corporation | System and method for power optimization in parallel units |
US6502202B1 (en) * | 2000-10-06 | 2002-12-31 | Elan Research | Self-adjusting multi-speed pipeline |
JP2002229690A (ja) * | 2001-01-30 | 2002-08-16 | Hitachi Ltd | 半導体装置 |
JP2006500813A (ja) * | 2002-09-20 | 2006-01-05 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 遅延の予測に基づく適応データ処理スキーム |
JP2005310100A (ja) * | 2004-03-22 | 2005-11-04 | Sharp Corp | データ処理装置 |
WO2007089014A1 (ja) * | 2006-02-03 | 2007-08-09 | National University Corporation Kobe University | デジタルvlsi回路およびそれを組み込んだ画像処理システム |
JP2010020598A (ja) * | 2008-07-11 | 2010-01-28 | Univ Of Tsukuba | ネットワークシステムおよびネットワークシステムにおける電源制御方法 |
JP2010141641A (ja) * | 2008-12-12 | 2010-06-24 | Ricoh Co Ltd | 半導体回路、半導体回路の出力バッファ波形調整方法 |
US20140253189A1 (en) * | 2013-03-08 | 2014-09-11 | Advanced Micro Devices, Inc. | Control Circuits for Asynchronous Circuits |
Non-Patent Citations (4)
Title |
---|
IK JOON CHANG, SANG PHILL PARK, KAUSHIK ROY: "Exploring Asynchronous Design Techniques for Process-Tolerant and Energy-Efficient Subthreshold Oper", IEEE JOURNAL OF SOLID-STATE CIRCUITS, vol. 45, no. 2, JPN6020048021, 2 February 2010 (2010-02-02), pages 401 - 410, XP011301265, ISSN: 0004406573, DOI: 10.1109/JSSC.2009.2036764 * |
JAYARAM NATARAJAN, SAHIL KAPOOR, DEBESH BHATTA, ABHIJIT CHATTERJEE, ADIT SINGH: ""Timing Variation Adaptive Pipeline Design : Using Probabilistic Activity Completion Sensing With Ba", PROCEEDINGS OF 27TH INTERNATIONAL CONFERENCE ON VLSI DESIGN AND 13TH INTERNATIONAL CONFERENCE ON EMB, JPN6020048018, 5 January 2014 (2014-01-05), pages 122 - 127, XP032563286, ISSN: 0004406571, DOI: 10.1109/VLSID.2014.28 * |
JOSEP CARMONA, JORDI CORTADELLA, MIKE KINSHINEVSKY, ALEXANDER TAUBIN: "Elastic Circuits", IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS, vol. 28, no. 10, JPN6020048024, 18 September 2009 (2009-09-18), pages 1437 - 1455, ISSN: 0004406572 * |
清水雅一,阿部公輝: "局所同期型非同期式回路におけるローカルタイミング信号生成回路の低消費電力設計", 電子情報通信学会技術研究報告, vol. Vol.103,No.480,(DC2003-34〜77), JPN6020048016, 21 November 2003 (2003-11-21), JP, pages 259 - 264, ISSN: 0004406570 * |
Also Published As
Publication number | Publication date |
---|---|
KR102663653B1 (ko) | 2024-05-10 |
EP3488340B1 (en) | 2023-09-06 |
US10698692B2 (en) | 2020-06-30 |
KR102266303B1 (ko) | 2021-06-17 |
KR20210074411A (ko) | 2021-06-21 |
JP7465848B2 (ja) | 2024-04-11 |
WO2018017785A3 (en) | 2018-03-08 |
KR20190022858A (ko) | 2019-03-06 |
US20180024837A1 (en) | 2018-01-25 |
US20210089324A1 (en) | 2021-03-25 |
EP3488340A2 (en) | 2019-05-29 |
US11842199B2 (en) | 2023-12-12 |
EP3488340A4 (en) | 2020-08-19 |
CN109478141A (zh) | 2019-03-15 |
WO2018017785A2 (en) | 2018-01-25 |
JP6893971B2 (ja) | 2021-06-23 |
JP2021166053A (ja) | 2021-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7465848B2 (ja) | 非同期パイプラインのステージの動作速度の制御 | |
JP6561172B2 (ja) | レシプロカル量子論理(rql)回路合成 | |
US8671371B1 (en) | Systems and methods for configuration of control logic in parallel pipelined hardware | |
US8701069B1 (en) | Systems and methods for optimizing allocation of hardware resources to control logic in parallel pipelined hardware | |
US8739101B1 (en) | Systems and methods for reducing logic switching noise in parallel pipelined hardware | |
US9367286B2 (en) | Crossing pipelined data between circuitry in different clock domains | |
JP7297784B2 (ja) | プログラマブル制御回路を用いた選択的なクロック信号の提供 | |
US9110689B2 (en) | Automatic pipeline stage insertion | |
US20150341032A1 (en) | Locally asynchronous logic circuit and method therefor | |
JP5023652B2 (ja) | 回路生成システム、回路生成方法及び回路生成プログラム | |
GB2514392A (en) | Methods for operating and configuring a reconfigurable processor | |
CN109478141B (zh) | 控制异步管线的级的操作速度 | |
Garg | Common path pessimism removal: An industry perspective: Special session: Common path pessimism removal | |
Nag et al. | An autonomous clock gating technique in finite state machines based on registers partitioning | |
Sharmaa | Implementation of an RTL synthesizable asynchronous FIFO for conveying data by avoiding actual data movement via FIFO | |
Xiao et al. | Low latency high throughout circular asynchronous FIFO | |
JP2008181170A (ja) | 非同期式回路の制御回路 | |
JP2009301192A (ja) | シミュレーション装置およびシミュレーション方法 | |
US10083267B1 (en) | Systems and methods for reducing power consumption of latch-based circuits | |
Naresh et al. | Power Reduction with FlipFlop Grouping in Data Driven Clock Gating | |
JP2010113405A (ja) | 半導体集積回路合成装置 | |
Ramachandran et al. | High Speed ALU for High Speed Processor Using C-Element | |
Sharma et al. | Design and Analysis of High Performance RISC Processor using Hyperpipelining Technique | |
Taylor | Null Convention Logic Asynchronous Register Full Path Completion Feedback Loop Using Two Stage Voltage Divider. | |
JP2015172915A (ja) | 情報処理装置、情報処理装置の制御方法及びプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200714 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200714 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20200714 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201120 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20201207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210312 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210511 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210602 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6893971 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |