JP2013041531A - 表示制御装置、その方法及びプログラム並びに回路データ構造 - Google Patents

表示制御装置、その方法及びプログラム並びに回路データ構造 Download PDF

Info

Publication number
JP2013041531A
JP2013041531A JP2011179526A JP2011179526A JP2013041531A JP 2013041531 A JP2013041531 A JP 2013041531A JP 2011179526 A JP2011179526 A JP 2011179526A JP 2011179526 A JP2011179526 A JP 2011179526A JP 2013041531 A JP2013041531 A JP 2013041531A
Authority
JP
Japan
Prior art keywords
information
configuration
display control
additional information
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011179526A
Other languages
English (en)
Other versions
JP5927690B2 (ja
Inventor
Hajime Tomokage
肇 友景
Eiji Kawase
英路 川瀬
Hitoshi Horiuchi
整 堀内
Hiroshi Matsuoka
宏志 松岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KEIREX TECHNOLOGY Inc
YDC CORP
Fukuoka Industry Science and Technology Foundation
Fukuoka University
Original Assignee
KEIREX TECHNOLOGY Inc
YDC CORP
Fukuoka Industry Science and Technology Foundation
Fukuoka University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KEIREX TECHNOLOGY Inc, YDC CORP, Fukuoka Industry Science and Technology Foundation, Fukuoka University filed Critical KEIREX TECHNOLOGY Inc
Priority to JP2011179526A priority Critical patent/JP5927690B2/ja
Publication of JP2013041531A publication Critical patent/JP2013041531A/ja
Application granted granted Critical
Publication of JP5927690B2 publication Critical patent/JP5927690B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

【課題】回路を構成する要素図形の側面情報に、その回路の構造、製造及び/又は検証に関する構成付加情報を関連付けて仮想的に記憶して参照することで、効率的に回路の設計や製造等を行うことができる表示制御装置等を提供する。
【解決手段】3次元回路を構成する要素の構成情報を記憶する回路情報記憶部21と、記憶される構成情報のうち、要素の側面を形成する側面情報に、3次元回路における要素の構造、製造及び/又は検証に関する構成付加情報を関連付けて仮想的に記憶する構成付加情報記憶部22と、回路情報記憶部21及び構成付加情報記憶部22に記憶されている情報に基づいて、3次元回路を表示する表示部24と、表示部24に要素の側面を表示し、その側面の表示に連係して構成付加情報記憶部22に記憶されている構成付加情報を表示する表示制御部23とを備える。
【選択図】図2

Description

本発明は、3次元回路の構成情報を表示する表示制御装置等に関する。
例えば、3次元集積回路やMEMS(Micro−Electro−Mechanical Systems)等の回路設計を行う際に、CADを使用した設計が一般的に行われている。しかしながら、基板の製造工程、チップの3次元の積層順、ボンディングワイヤのボンディング順等は、図形の情報とは別に保持する必要がある。また、2次元CADにおいては、それらの情報を保持することができない。
つまり、基板の製造工程、チップの積層順、ボンディングワイヤのボンディング順等に制約、ノウハウ、注意事項等があるような場合であっても、CADで表示されている情報からは確認することができず、製造者にとって使い勝手が悪いものとなっていた。
このような問題に関連して、例えば特許文献1に示す技術が開示されている。特許文献1に示す技術は、各工程ごとのデータベースを統合して管理することで、各工程間で共通の情報を共有するものである。
特開平10−79435号公報
しかしながら、特許文献1に示す技術は、各工程の技術者が作成した情報を共有化しているに過ぎず、1つのデータベースで設計情報や製造情報が直接関連付けられて記憶されているようなものではない。したがって、複数のデータベースにアクセスして、必要な情報のみを取得するような処理部が必要となり、構成が複雑になると共に、煩雑な処理を行う必要が出てくるという課題を有する。
本発明は、回路を構成する要素図形の側面情報に、その回路の構造、製造及び/又は検証に関する構成付加情報を関連付けて仮想的に記憶することで、3次元表示している場合に構成付加情報を参照することができ、効率的に回路の設計や製造等を行うことができる表示制御装置等を提供する。
本発明に係る表示制御装置は、3次元回路を構成する要素の構成情報を記憶する回路情報記憶手段と、前記回路情報記憶手段に記憶される前記構成情報のうち、前記要素の側面を形成する側面情報に、前記3次元回路における前記要素の構造、製造及び/又は検証に関する構成付加情報を関連付けて仮想的に記憶する構成付加情報記憶手段と、前記回路情報記憶手段及び前記構成付加情報記憶手段に記憶されている情報に基づいて、前記3次元回路を表示する表示手段と、前記表示手段に前記要素の側面を表示し、当該側面の表示に連係して前記構成付加情報記憶手段に記憶されている前記構成付加情報を表示する表示制御手段とを備えるものである。
このように、本発明に係る表示制御装置においては、3次元回路を構成する要素の側面を形成する側面情報に、前記3次元回路の構造、製造及び/又は検証に関する構成付加情報を関連付けて仮想的に記憶し、記憶された構成付加情報に基づいて、前記要素の側面と共に、構成付加情報を表示するため、1つのデータベースで3次元回路の構成に関する付加的な情報を参照することができ、情報管理を効率よく行うことができるという効果を奏する。
また、要素の側面情報に関連付けて構成付加情報を記憶するため、2次元表示されている場合(例えば、上面図等で側面が表示されていない場合)はそれらの情報を参照できず、2次元平面の領域を占有することなく、2次元の設計情報に影響を与えることがないと共に、3次元表示されている場合(例えば、斜視図等で側面が表示されている場合)には、3次元に関する必要な構成付加情報を参照することができ、作業効率を高めて効率的な設計・開発が可能になるという効果を奏する。
本発明に係る表示制御装置は、利用者が前記表示手段の所定の位置を選択指示した場合の位置情報及び選択指示情報を入力する指示入力手段を備え、前記表示制御手段が、前記指示入力手段が入力した情報に応じて、前記入力された位置情報に対応する前記要素を特定し、当該要素の側面情報に関連付けて記憶されている前記構成付加情報記憶手段の構成付加情報を前記表示手段に表示するものである。
このように、本発明に係る表示制御装置においては、利用者からの入力指示に応じて、対応する構成付加情報を表示するため、利用者の使い勝手を向上させて、作業効率を高めて効率的な設計・開発が可能になるという効果を奏する。
本発明に係る表示制御装置は、前記要素にプリント基板を含み、前記構成付加情報記憶手段が、前記プリント基板の側面情報に当該プリント基板の構造、製造及び/又は検証に関する構成付加情報を関連付けて記憶するものである。
このように、本発明に係る表示制御装置においては、プリント基板の側面情報にその構造、製造及び/又は検証に関する構成付加情報を関連付けて記憶して表示するため、プリント基板の構造、製造及び/又は検証に関する情報を参照することができ、作業効率を高めて効率的な設計・開発が可能になるという効果を奏する。
本発明に係る表示制御装置は、前記構成付加情報記憶手段が、前記プリント基板の側面情報に前記プリント基板の製造工程情報、製造装置情報及び/又は製造条件情報を関連付けて記憶するものである。
このように、本発明に係る表示制御装置においては、プリント基板の側面情報に製造工程情報、製造装置情報及び/又は製造条件情報を関連付けて記憶して表示するため、プリント基板の製造工程、製造装置及び/又は製造条件を参照することができ、作業効率を高めて効率的な設計・開発が可能になるという効果を奏する。
本発明に係る表示制御装置は、前記要素に複数のチップを含み、前記構成付加情報記憶手段が、前記チップの側面情報に前記チップの構造、製造及び/又は検証に関する構成付加情報を関連付けて記憶するものである。
このように、本発明に係る表示制御装置においては、チップの側面情報にチップの構造、製造及び/又は検証に関する構成付加情報を関連付けて記憶して表示するため、チップの構造、製造及び/又は検証に関する情報を参照することができ、作業効率を高めて効率的な設計・開発が可能になるという効果を奏する。
本発明に係る表示制御装置は、前記構成付加情報記憶手段が、前記チップの側面情報に前記チップのマウント順を関連付けて記憶するものである。
このように、本発明に係る表示制御装置においては、チップの側面情報にマウント順を関連付けて記憶して表示するため、チップのマウント順を参照することができ、作業効率を高めて効率的な設計・開発が可能になるという効果を奏する。
本発明に係る表示制御装置は、前記要素に複数のボンディングワイヤを含み、前記構成付加情報記憶手段が、前記ボンディングワイヤの側面情報に前記ボンディングワイヤの構造、製造及び/又は検証に関する構成付加情報を関連付けて記憶するものである。
このように、本発明に係る表示制御装置においては、ボンディングワイヤの側面情報にボンディングワイヤの構造、製造及び/又は検証に関する構成付加情報を関連付けて記憶して表示するため、ボンディングワイヤの構造、製造及び/又は検証に関する情報を参照することができ、作業効率を高めて効率的な設計・開発が可能になるという効果を奏する。
本発明に係る表示制御装置は、前記構成付加情報記憶手段が、前記ボンディングワイヤの側面情報に前記ボンディングワイヤのボンディング順及び/又は溶接の正逆情報を関連付けて記憶するものである。
このように、本発明に係る表示制御装置においては、ボンディングワイヤの側面情報にボンディング順及び/又は溶接の正逆を関連付けて記憶して表示するため、ボンディングワイヤのボンディング順及び/又は溶接の正逆を参照することができ、作業効率を高めて効率的な設計・開発が可能になるという効果を奏する。
本発明に係る表示制御装置は、前記要素が複数の側面を有し、前記構成付加情報記憶手段が、各側面ごとに当該各側面に対応する方向の前記構成付加情報を記憶し、前記表示制御手段が、前記各側面ごとに、当該各側面に対応して前記構成付加情報記憶手段に記憶されている前記構成付加情報を、前記表示手段に表示するものである。
このように、本発明に係る表示制御装置においては、前記要素が複数の側面を有し、前記各側面ごとに当該各側面に対応する方向の前記構成情報を関連付けて記憶するため、各要素の側面の方向に応じて、その方向における回路の構成付加情報をそれぞれ保持することができ、3次元回路の構成情報を詳細に参照して効率的な設計・開発が可能になるという効果を奏する。
第1の実施形態に係る表示制御装置のハードウェア構成図である。 第1の実施形態に係る表示制御装置の機能ブロック図である。 第1の実施形態に係る表示制御装置のデータ構造を示す図である。 第1の実施形態に係る表示制御装置における構成付加情報のイメージ図である。 第1の実施形態に係る表示制御装置におけるデータの格納方法を示す図である。 第1の実施形態に係る表示制御装置における基板の構成付加情報を示す図である。 第1の実施形態に係る表示制御装置におけるチップの構成付加情報を示す図である。 第1の実施形態に係る表示制御装置の処理を示すフローチャートである。 第1の実施形態に係る表示制御装置におけるチップのマウント順を示す図である。 第1の実施形態に係る表示制御装置におけるワイヤボンディングの構成付加情報を示す図である。
以下、本発明の実施の形態を説明する。本発明は多くの異なる形態で実施可能である。また、本実施形態の全体を通して同じ要素には同じ符号を付けている。
(本発明の第1の実施形態)
本実施形態に係る表示制御装置について、図1ないし図10を用いて説明する。図1は、本実施形態に係る表示制御装置のハードウェア構成図、図2は、本実施形態に係る表示制御装置の機能ブロック図、図3は、本実施形態に係る表示制御装置のデータ構造を示す図、図4は、本実施形態に係る表示制御装置における構成付加情報のイメージ図、図5は、本実施形態に係る表示制御装置におけるデータの格納方法を示す図、図6は、本実施形態に係る表示制御装置における基板の構成付加情報を示す図、図7は、本実施形態に係る表示制御装置におけるチップの構成付加情報を示す図、図8は、本実施形態に係る表示制御装置の処理を示すフローチャート、図9は、本実施形態に係る表示制御装置におけるチップのマウント順を示す図、図10は、本実施形態に係る表示制御装置におけるワイヤボンディングの構成付加情報を示す図である。
本実施形態に係る表示制御装置は、3次元回路を構成する基板、チップ、ボンディングワイヤ等の側面を形成する側面情報に、3次元回路の構造、製造及び/又は検証に関する情報を関連付けて仮想的に記憶し、記憶されている情報に基づいて、3次元回路を表示するものである。
図1において、表示制御装置1は、CPU10、RAM11、ROM12、ハードディスク(HDとする)13、通信I/F14、及び入出力I/F15を備える。ROM12やHD13には、オペレーティングシステムや各種プログラム(例えば、CADプログラム、回路情報管理プログラム等)が格納されており、必要に応じてRAM11に読み出され、CPU10により各プログラムが実行される。
通信I/F14は、他の装置(例えば、サーバ、上位装置等)と通信を行うためのインタフェースである。入出力I/F15は、キーボードやマウス等の入力機器からの入力を受け付けたり、プリンタやモニタ等にデータを出力するためのインタフェースである。この入出力I/F15は、必要に応じて光磁気ディスク、フロッピーディスク、CD−R、DVD−R等のリムーバブルディスク等に対応したドライブを接続することができる。各処理部はバスを介して接続され、情報のやり取りを行う。
図2において、表示制御装置1は、3次元回路を構成する要素の構成情報を記憶する回路情報記憶部21と、回路情報記憶部21に記憶される構成情報のうち、前記要素の側面を形成する側面情報に、3次元回路における要素の構造、製造及び/又は検証に関する構成付加情報を関連付けて仮想的に記憶する構成付加情報記憶部22と、回路情報記憶部21及び構成付加情報記憶部22に記憶されている情報に基づいて、3次元回路を表示する表示部24と、表示部24に要素の側面を表示すると共に、構成付加情報記憶部22に記憶されている構成付加情報を表示する表示制御部23と、利用者が表示部23の所定の位置を選択指示した場合の位置情報及び選択指示情報を入力する入力指示部25とを備える。
回路情報記憶部21は、回路を構成する要素に関する様々な情報を記憶する記憶部であり、構成付加情報記憶部22は、各要素の側面を形成する側面情報に関連付けて、当該要素の構造、製造及び/又は検証に関する構成付加情報を記憶する記憶部である。この回路情報記憶部21及び構成付加情報記憶部22が記憶する回路情報のデータ構造について、一例を図3に示す。図3に示すように、データ構造は大きく分けて接続情報を格納する記憶部310と、要素のレイアウト情報を格納する記憶部320と、各要素の側面を形成する側面情報に関連付けて仮想的に3次元回路の構成付加情報を格納する記憶部330とを有する。
記憶部310には、ポートに関する情報を格納するポート部311、ネットに関する情報を格納するネット部312、インスタンスに関する情報を格納するインスタンス部313、ポートインスタンスに関する情報を格納するポートインスタンス部314を有する。ポート部311とネット部312との間、及びネット部312とポートインスタンス部314との間には接続関係があり、双方向のポインタで対応付けられている。
記憶部320には、記憶部310に格納された情報のレイアウト情報が記憶されており、ポート部311に対応する端子図形321、ネット部312に対応する配線図形・VIA322、インスタンス部313に対応する部品定義名・部品配置情報323(部品定義325を参照して得られる)を有する。
記憶部330には、記憶部320に格納されたレイアウト情報における各図形の側面情報に関連付けて、3次元回路の構成付加情報が記憶されている。ここでは、形状が四角柱である回路要素の側面を形成する情報に関連付けて、第1面情報331、第2面情報332、第3面情報333及び第4面334のそれぞれの構成付加情報を記憶する、また、形状が円筒形である回路要素の側面を形成する情報に関連付けて、円筒面情報335として構成付加情報が仮想的に記憶されている。
図4に、側面情報に関連付けられた構成付加情報のイメージを示す。図4に示すように、四角柱の側面を形成する側面情報に関連付けて、3次元回路の構成付加情報(図中の斜線部)を格納する。上面と下面を形成する情報には3次元回路の構成情報を格納しないため、2次元の表示態様(例えば、上面図等)で表示されている場合は、それらの情報を参照することができないが、3次元の表示態様(例えば、斜視図等)で表示されている場合は、3次元回路の構成情報を参照することができる。円筒体の場合も同様に、円筒体の側面(円筒面)を形成する情報に関連付けて、3次元回路の構成付加情報を格納する。このとき、上面と下面を形成する情報には3次元回路の構成情報を格納しない。
なお、構成付加情報には、例えば製造工程に関する情報、構造装置に関する情報、製造条件に関する情報、チップのマウント順、ボンディングワイヤのボンディング順、ボンディングワイヤの溶接の正逆情報、検証に必要なチップ等の情報に加え、製造、構造、検証等に関する注意事項、ノウハウ、リフローの順序、リフローの方向等のように、設計以外の工程においても必要となる3次元に関する情報を含むようにしてもよい。
また、図5に示すように、四角柱のような複数の側面を有する場合は、その面ごとに対応する方向における3次元回路の構成付加情報を格納するようにしてもよい。例えば、リフローの方向や隣接するチップの情報等を、その対応する方向の側面情報に記憶することで、より詳細な構成付加情報を記憶して表示することが可能となる。
さらに、ここでは四角柱のそれぞれの側面に構成付加情報を記憶するようにしているが、隣り合う2側面に記憶してもよいし、4側面のうちのいずれか1側面のみに記憶するようにしてもよい。
図2に戻って、表示制御部23は、回路情報記憶部21及び構成付加情報記憶部22の情報に基づいて、表示部24に3次元回路を表示する。このとき、少なくとも3次元回路を構成している要素の側面が表示されている場合に、その表示されている側面の側面情報に関連付けられている構成付加情報を表示する。すなわち、側面が表示されていない場合は、構成付加情報が表示されることはない。
構成付加情報を表示する際には、側面部分に構成付加情報を文字又はイメージで表示してもよいし、利用者がマウス等で行う指示情報に基づいて、マウスポイントの位置に対応する要素の構成付加情報が表示されるようにしてもよい。具体的には、各要素の側面部分にマウスポイント用のシンボルを表示しておき、利用者がそのシンボルをマウスクリックした場合に、その要素の側面に対応する構成付加情報が表示されるようにしてもよい。さらに、詳細はチップの場合の説明で後述するが、構成付加情報の製造工程順にしたがって、各工程順にアニメーション表示するようにしてもよい。
入力指示部25は、利用者からの指示情報を入力する処理を行うものであり、上述したように、マウスクリック等を行った場合に、そのマウスポイントの位置情報と指示情報とを入力して表示制御部23に送る。
次に、構成付加情報を用いた処理について具体例を示して説明する。ここでは、(1)プリント基板、(2)チップ、(3)ボンディングワイヤについて説明する。まず、(1)プリント基板の構成付加情報を用いた処理について説明する。図6に示すように、プリント基板の側面を形成する側面情報に、このプリント基板に関する構成付加情報(図中の斜線部)を各層ごとに仮想的に格納する。ここで格納する構成付加情報の一例としては、各層ごとのプリント基板の製造工程、工程順、各工程ごとの条件、注意事項、製造装置、ノウハウ等である。
表示制御部23は、プリント基板の側面が3次元表示されている状態で、利用者からの指示情報に応じて構成付加情報の表示/非表示を制御する。利用者からの指示情報に依らず、常に側面部分に構成付加情報を表示するようにしてもよい。表示態様としては、上述したように、側面部分に構成付加情報を文字又はイメージで表示してもよいし、構成付加情報の製造工程順にしたがって、各工程順にアニメーション表示するようにしてもよい。
次に、(2)チップの構成付加情報を用いたアニメーション表示の処理について説明する。図7に示すように、複数のチップが積層されてマウントされている3次元回路において、各チップの側面を形成する側面情報に、当該チップに関する構成付加情報を仮想的に格納する。図中の数字は、チップのマウント順を示している。すなわち、組み立ての工程において、番号が小さい順にチップが積層されることを構成付加情報として格納している。
図8に、チップの構成付加情報を用いた処理のフローチャートを示す。まず、表示制御部23が、各チップの配置データを回路情報記憶部21から取得すると共に(S81)、各チップの側面情報に関連付けられている構成付加情報を取得する(S82)。取得した構成付加情報のマウント順をソートする(S83)。マウント順=1のチップを読み込み(S84)、読み込んだチップを配置して表示する(S85)。一つのチップの表示処理が完了すると一旦処理を停止し、利用者からのマウスクリックによる指示に応じて処理を続行する(S86)。最大のマウント回数かどうかを判断し(S87)、最大のマウント回数であれば、処理終了する。最大のマウント回数でなければ、マウント順に1を加算して(S88)S85の処理に戻る。そして、全てのチップが表示されるまでS85以降の処理が繰り返して行われる。
上記処理が行われた場合の表示態様を図9に示す。図9(A)−(D)に示すように、マウント順にしたがって各チップが積層される様子が、アニメーション表示される。組み立て工程の担当者は、例えば、図9の右側にある1層のチップをどのタイミングで積層するかといった情報を容易に参照することができ、作業効率を向上させることが可能となる。
次に、(3)ボンディングワイヤの構成付加情報を用いた処理について説明する。図10に示すように、ボンディングワイヤの側面を形成する側面情報(ここでは、円筒面となる)に、このボンディングワイヤに関する構成付加情報を仮想的に格納する。ここで格納する構成付加情報の一例としては、ボンディングワイヤのボンディング順、溶接の正/逆(チップ側から基板側に溶接又は基板側からチップ側に溶接)等である。図中の数字は、ボンディング順を示している。すなわち、図10の場合は、下から順にボンディングして3番目まで完了したら、次は上から順に2番目までボンディングするといった順序でボンディングを行うことが構成付加情報として格納されている。また、図中の正/逆は、溶接の方向を示しており、「正」のボンディングワイヤについては、チップ側から基板側にボンディングを行い、「逆」のボンディングワイヤについては、基板側からチップ側にボンディングを行うことが、構成付加情報として格納されている。
ボンディングワイヤの場合も、図9に示すチップのマウントと同様に、表示制御部23によりボンディング工程をアニメーション表示することが可能である。具体的には、図8の処理におけるマウント順がボンディング順となり、S85の処理で読み込んだボンディングワイヤを正/逆順に従って表示することで、ボンディングワイヤについてアニメーション表示が可能となる。
なお、チップ及びボンディングワイヤの構成付加情報については、上記で示したマウント順、ボンディング順、溶接の正逆の情報以外にも、基板の場合と同様に、製造工程、各工程ごとの条件、注意事項、製造装置、ノウハウ等が含まれてもよい。
また、表示態様としては、上述したように、側面部分に構成付加情報を文字又はイメージで表示してもよいし、構成付加情報の製造工程順にしたがって、各工程順にアニメーション表示するようにしてもよい。
このように、本実施形態に係る表示制御装置によれば、3次元回路を構成する要素の側面を形成する側面情報に、前記3次元回路の構造、製造及び/又は検証に関する構成付加情報を関連付けて仮想的に記憶し、記憶された構成付加情報に基づいて、前記要素の側面と共に、構成付加情報を表示するため、1つのデータベースで3次元回路の構成に関する付加的な情報を参照することができ、情報管理を効率よく行うことができる。
また、要素の側面情報に関連付けて構成付加情報を記憶するため、2次元表示されている場合はそれらの情報を参照できず、2次元平面の領域を占有することなく、2次元の設計情報に影響を与えることがないと共に、3次元表示されている場合には、3次元に関する必要な構成付加情報を参照することができ、作業効率を高めて効率的な設計・開発が可能になる。
1 表示制御装置
10 CPU
11 RAM
12 ROM
13 HD
14 通信I/F
15 入出力I/F
21 回路情報記憶部
22 構成付加情報記憶部
23 表示制御部
24 表示部
25 入力指示部
311 ポート
312 ネット
313 インスタンス
314 ポートインスタンス
321 端子図形
322 配線図形、VIA
323 部品定義名、部品配置情報
331 第1面
332 第2面
333 第3面
334 第4面
335 円筒面

Claims (12)

  1. 3次元回路を構成する要素の構成情報を記憶する回路情報記憶手段と、
    前記回路情報記憶手段に記憶される前記構成情報のうち、前記要素の側面を形成する側面情報に、前記3次元回路における前記要素の構造、製造及び/又は検証に関する構成付加情報を関連付けて仮想的に記憶する構成付加情報記憶手段と、
    前記回路情報記憶手段及び前記構成付加情報記憶手段に記憶されている情報に基づいて、前記3次元回路を表示する表示手段と、
    前記表示手段に前記要素の側面を表示し、当該側面の表示に連係して前記構成付加情報記憶手段に記憶されている前記構成付加情報を表示する表示制御手段とを備えることを特徴とする表示制御装置。
  2. 請求項1に記載の表示制御装置において、
    利用者が前記表示手段の所定の位置を選択指示した場合の位置情報及び選択指示情報を入力する指示入力手段を備え、
    前記表示制御手段が、前記指示入力手段が入力した情報に応じて、前記入力された位置情報に対応する前記要素を特定し、当該要素の側面情報に関連付けて記憶されている前記構成付加情報記憶手段の構成付加情報を前記表示手段に表示することを特徴とする表示制御装置。
  3. 請求項1又は2に記載の表示制御装置において、
    前記要素にプリント基板を含み、
    前記構成付加情報記憶手段が、前記プリント基板の側面情報に当該プリント基板の構造、製造及び/又は検証に関する構成付加情報を関連付けて記憶することを特徴とする表示制御装置。
  4. 請求項3に記載の表示制御装置において、
    前記構成付加情報記憶手段が、前記プリント基板の側面情報に前記プリント基板の製造工程情報、製造装置情報及び/又は製造条件情報を関連付けて記憶することを特徴とする表示制御装置。
  5. 請求項1ないし4のいずれかに記載の表示制御装置において、
    前記要素に複数のチップを含み、
    前記構成付加情報記憶手段が、前記チップの側面情報に前記チップの構造、製造及び/又は検証に関する構成付加情報を関連付けて記憶することを特徴とする表示制御装置。
  6. 請求項5に記載の表示制御装置において、
    前記構成付加情報記憶手段が、前記チップの側面情報に前記チップのマウント順を関連付けて記憶することを特徴とする表示制御装置。
  7. 請求項1ないし6のいずれかに記載の表示制御装置において、
    前記要素に複数のボンディングワイヤを含み、
    前記構成付加情報記憶手段が、前記ボンディングワイヤの側面情報に前記ボンディングワイヤの構造、製造及び/又は検証に関する構成付加情報を関連付けて記憶することを特徴とする表示制御装置。
  8. 請求項7に記載の表示制御装置において、
    前記構成付加情報記憶手段が、前記ボンディングワイヤの側面情報に前記ボンディングワイヤのボンディング順及び/又は溶接の正逆情報を関連付けて記憶することを特徴とする表示制御装置。
  9. 請求項1ないし8のいずれかに記載の表示制御装置において、
    前記要素が複数の側面を有し、
    前記構成付加情報記憶手段が、各側面ごとに当該各側面に対応する方向の前記構成付加情報を記憶し、
    前記表示制御手段が、前記各側面ごとに、当該各側面に対応して前記構成付加情報記憶手段に記憶されている前記構成付加情報を、前記表示手段に表示することを特徴とする表示制御装置。
  10. コンピュータが、
    3次元回路を構成する要素の構成情報を記憶し、
    記憶される前記構成情報のうち、前記要素の側面を形成する側面情報に、前記3次元回路における前記要素の構造、製造及び/又は検証に関する構成付加情報を関連付けて仮想的に記憶し、
    記憶されている前記情報に基づいて、前記要素の側面を表示し、当該側面の表示に連係して前記構成付加情報を表示することを特徴とする表示制御方法。
  11. 3次元回路を構成する要素の構成情報を記憶する回路情報記憶手段、
    前記回路情報記憶手段に記憶される前記構成情報のうち、前記要素の側面を形成する側面情報に、前記3次元回路における前記要素の構造、製造及び/又は検証に関する構成付加情報を関連付けて仮想的に記憶する構成付加情報記憶手段、
    前記回路情報記憶手段及び前記構成付加情報記憶手段に記憶されている情報に基づいて、前記3次元回路を表示する表示手段、
    前記表示手段に前記要素の側面を表示し、当該側面の表示に連係して前記構成付加情報記憶手段に記憶されている前記構成付加情報を表示する表示制御手段としてコンピュータを機能させる表示制御プログラム。
  12. 3次元回路を構成する要素の形状に関する図形情報と、
    前記図形情報に含まれる前記要素の側面情報に関連付けられ、前記3次元回路における前記要素の構造、製造及び/又は検証に関する構成付加情報とを含み、
    前記図形情報及び前記構成付加情報に基づいて、前記3次元回路の回路構成を特定することを特徴とする回路データ構造。
JP2011179526A 2011-08-19 2011-08-19 表示制御装置、その方法及びプログラム Active JP5927690B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011179526A JP5927690B2 (ja) 2011-08-19 2011-08-19 表示制御装置、その方法及びプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011179526A JP5927690B2 (ja) 2011-08-19 2011-08-19 表示制御装置、その方法及びプログラム

Publications (2)

Publication Number Publication Date
JP2013041531A true JP2013041531A (ja) 2013-02-28
JP5927690B2 JP5927690B2 (ja) 2016-06-01

Family

ID=47889839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011179526A Active JP5927690B2 (ja) 2011-08-19 2011-08-19 表示制御装置、その方法及びプログラム

Country Status (1)

Country Link
JP (1) JP5927690B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016170477A (ja) * 2015-03-11 2016-09-23 学校法人福岡大学 3次元回路情報記憶装置及び製造装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000011012A (ja) * 1998-06-22 2000-01-14 Yokogawa Digital Computer Kk プリント基板の3次元表示装置
JP2001282879A (ja) * 2000-01-27 2001-10-12 Fujitsu Ltd 設計支援装置、記録媒体、および、プログラム
JP2003044544A (ja) * 2001-08-02 2003-02-14 Incs Inc 型加工支援装置及び型加工支援プログラム
JP2003088919A (ja) * 2001-09-13 2003-03-25 Amada Co Ltd 加工属性情報リンク方法及びそのシステム
JP2011154712A (ja) * 2001-02-20 2011-08-11 Canon Inc 情報処理装置、方法およびプログラム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000011012A (ja) * 1998-06-22 2000-01-14 Yokogawa Digital Computer Kk プリント基板の3次元表示装置
JP2001282879A (ja) * 2000-01-27 2001-10-12 Fujitsu Ltd 設計支援装置、記録媒体、および、プログラム
JP2011154712A (ja) * 2001-02-20 2011-08-11 Canon Inc 情報処理装置、方法およびプログラム
JP2003044544A (ja) * 2001-08-02 2003-02-14 Incs Inc 型加工支援装置及び型加工支援プログラム
JP2003088919A (ja) * 2001-09-13 2003-03-25 Amada Co Ltd 加工属性情報リンク方法及びそのシステム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016170477A (ja) * 2015-03-11 2016-09-23 学校法人福岡大学 3次元回路情報記憶装置及び製造装置

Also Published As

Publication number Publication date
JP5927690B2 (ja) 2016-06-01

Similar Documents

Publication Publication Date Title
KR102035559B1 (ko) 3d 구조들과 관련된 전자 소자 디자인을 가능하게 하는 배열 및 방법
CN104700962B (zh) 用于制造电线束的方法
US8525849B2 (en) Designing support method, designing support equipment, program and computer-readable storage medium
JP4809121B2 (ja) パーツカタログ作成方法およびパーツカタログ作成装置およびプログラム
JP5639907B2 (ja) 設計支援装置、方法およびプログラム
JP2005216179A5 (ja)
WO2007130180A1 (en) Visual workflow process notation and layout
CN104169818A (zh) 定序程序生成装置
US7383092B2 (en) Information processing apparatus and method, and program
US8149239B2 (en) Image processing apparatus, image processing method, and storage medium storing a program for causing an image processing apparatus to execute an image processing method
KR20170135703A (ko) 표시 제어 방법, 표시 제어 장치 및 기록 매체
EP2073133A1 (en) Electric information processing method for cad system, device thereof, program, and computer-readable storage medium
JP5927690B2 (ja) 表示制御装置、その方法及びプログラム
JP6040982B2 (ja) 電源系統ツリー設計支援システム及び電源系統ツリー設計方法
JP2017010394A (ja) 回路設計支援プログラム、回路設計支援方法、および情報処理装置
JP4084168B2 (ja) 設計製造データ管理システム及びプログラム
JP2009193489A (ja) 作業手順書作成システム
JP2008277497A (ja) 半導体集積回路の設計装置、半導体集積回路の設計方法、半導体装置の製造方法および半導体装置
JP2012003426A (ja) 設計支援装置および設計支援方法
JP5397901B2 (ja) 回路情報管理装置、その方法、及びプログラム
JP2014170347A (ja) 広域監視制御装置
JP6596554B2 (ja) 回路設計方法及びプログラム
JP6414846B2 (ja) 回路設計装置及びプログラム
JP6372168B2 (ja) プログラム、情報処理装置および表示方法
CN117724714A (zh) 工作流创建方法、装置、电子设备和计算机可读存储介质

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140916

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150721

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20150730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20150730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160407

R150 Certificate of patent or registration of utility model

Ref document number: 5927690

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250