JP2013037508A - 制御装置及び方法 - Google Patents
制御装置及び方法 Download PDFInfo
- Publication number
- JP2013037508A JP2013037508A JP2011172668A JP2011172668A JP2013037508A JP 2013037508 A JP2013037508 A JP 2013037508A JP 2011172668 A JP2011172668 A JP 2011172668A JP 2011172668 A JP2011172668 A JP 2011172668A JP 2013037508 A JP2013037508 A JP 2013037508A
- Authority
- JP
- Japan
- Prior art keywords
- saving state
- memory
- power saving
- memory block
- data storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3215—Monitoring of peripheral devices
- G06F1/3225—Monitoring of peripheral devices of memory devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3275—Power saving in memory, e.g. RAM, cache
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Memory System (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Power Sources (AREA)
Abstract
【解決手段】記憶装置300において電力制御が行われる単位のメモリブロック毎に省電力状態への遷移が禁止されているか否かを表すデータを格納する第1のデータ格納部220と、あるプログラムのスレッド毎に、省電力状態にあるメモリブロックへのアクセスが要求された回数を格納する第2のデータ格納部230と、演算処理装置100から受信したメモリ要求のアクセス先を含むメモリブロックが省電力状態となっている場合には第2のデータ格納部においてメモリ要求の要求元スレッドについての回数を増加させ、増加後の回数が所定の閾値を超えた場合には第1のデータ格納部においてメモリ要求のアクセス先を含むメモリブロックについて省電力状態への遷移が禁止されていることを表すデータを設定する制御部とを有する。
【選択図】図4
Description
図4に、本技術の実施の形態の構成例を示す。図4は、コンピュータの一部を示しており、制御装置200は、中央演算装置100及び主記憶装置300と接続されている。中央演算処理装置100では1つのプログラムについての複数のスレッド(例えばスレッドA及びB)を実行している。主記憶装置300は、電力制御の単位であるメモリブロック(例えばメモリブロックA乃至D)が複数含まれている。すなわち、メモリブロック毎に、通常状態(又は通常モードとも呼ぶ)から省電力状態(又は省電力モード、若しくは低消費電力状態又は低消費電力モードとも呼ぶ)への遷移などの電力制御が行われる。なお、各メモリブロックについてのアドレスの範囲については制御装置200が管理しているものとする。
本技術の第2の実施の形態における構成例を図7に示す。本実施の形態におけるプロセッサ装置1000は、中央演算処理装置(CPU:Central Processing Unit)1100と、メモリアクセスコントローラ(MAC:Memory Access Controller)1200とを有する。CPU1100には、キャッシュも含まれているものとする。また、プロセッサ装置1000は、主記憶装置1500に接続されている。本実施の形態では、主記憶装置1500は、1又は複数のDIMMを含む。DIMMは、1又は複数のランク(Rank)を含む。例えば、DIMMが両面実装の場合、1面が1ランクとなる場合もある。
記憶装置において電力制御が行われる単位のメモリブロックに対応させて省電力状態への遷移が禁止されているか否かを表すデータを格納する第1のデータ格納部と、
あるプログラムのスレッドに対応させて、前記省電力状態にあるメモリブロックへのアクセスが要求された回数を格納する第2のデータ格納部と、
演算処理装置から受信したメモリ要求のアクセス先を含むメモリブロックが前記省電力状態となっている場合には前記第2のデータ格納部において前記メモリ要求の要求元スレッドについての回数を増加させ、増加後の回数が所定の閾値を超えた場合には前記第1のデータ格納部において前記メモリ要求のアクセス先を含むメモリブロックについて前記省電力状態への遷移が禁止されていることを表すデータを設定する第1の制御部と、
を有する制御装置。
前記第1のデータ格納部に格納されているデータに基づき、前記記憶装置の電力制御を実施する第2の制御部
をさらに有する付記1記載の制御装置。
前記第1の制御部が、
前記第1のデータ格納部において前記メモリ要求のアクセス先を含むメモリブロックが前記省電力状態への遷移が禁止されていないことを表すデータが格納されているか判断し、前記省電力状態への遷移が禁止されていないことを表すデータが格納されている場合に処理を実施する
付記1又は2記載の制御装置。
記憶装置において電力制御が行われる単位のメモリブロックのうち、演算処理装置から受信したメモリ要求のアクセス先を含むメモリブロックが省電力状態となっているか判断するステップと、
前記アクセス先アドレスを含むメモリブロックが省電力状態となっている場合には、あるプログラムのスレッドに対応させて前記省電力状態にあるメモリブロックへのアクセスが要求された回数を格納する第1のデータ格納部において、前記メモリ要求の要求元スレッドについての回数を増加させるステップと、
増加後の回数が所定の閾値を超えたか判断するステップと、
増加後の回数が所定の閾値を超えたと判断された場合には、前記メモリブロックに対応させて省電力状態への遷移が禁止されているか否かを表すデータを格納する第2のデータ格納部において、前記メモリ要求のアクセス先を含むメモリブロックについて前記省電力状態への遷移が禁止されていることを表すデータを設定するステップと、
を含む制御方法。
200 制御装置
210 第1制御部
220 第1データ格納部
230 第2データ格納部
240 第2制御部
300 主記憶装置
1000 プロセッサ装置
1100 CPU
1200 MAC
1210 MRQ
1220 スケジューラ
1230 モードレジスタ
1240 メモリ
1241 管理テーブル
1250 比較器
Claims (4)
- 記憶装置において電力制御が行われる単位のメモリブロックに対応させて省電力状態への遷移が禁止されているか否かを表すデータを格納する第1のデータ格納部と、
あるプログラムのスレッドに対応させて、前記省電力状態にあるメモリブロックへのアクセスが要求された回数を格納する第2のデータ格納部と、
演算処理装置から受信したメモリ要求のアクセス先を含むメモリブロックが前記省電力状態となっている場合には前記第2のデータ格納部において前記メモリ要求の要求元スレッドについての回数を増加させ、増加後の回数が所定の閾値を超えた場合には前記第1のデータ格納部において前記メモリ要求のアクセス先を含むメモリブロックについて前記省電力状態への遷移が禁止されていることを表すデータを設定する第1の制御部と、
を有する制御装置。 - 前記第1のデータ格納部に格納されているデータに基づき、前記記憶装置の電力制御を実施する第2の制御部
をさらに有する請求項1記載の制御装置。 - 前記第1の制御部が、
前記第1のデータ格納部において前記メモリ要求のアクセス先を含むメモリブロックが前記省電力状態への遷移が禁止されていないことを表すデータが格納されているか判断し、前記省電力状態への遷移が禁止されていないことを表すデータが格納されている場合に処理を実施する
請求項1又は2記載の制御装置。 - 記憶装置において電力制御が行われる単位のメモリブロックのうち、演算処理装置から受信したメモリ要求のアクセス先を含むメモリブロックが省電力状態となっているか判断するステップと、
前記アクセス先アドレスを含むメモリブロックが省電力状態となっている場合には、あるプログラムのスレッドに対応させて前記省電力状態にあるメモリブロックへのアクセスが要求された回数を格納する第1のデータ格納部において、前記メモリ要求の要求元スレッドについての回数を増加させるステップと、
増加後の回数が所定の閾値を超えたか判断するステップと、
増加後の回数が所定の閾値を超えたと判断された場合には、前記メモリブロックに対応させて省電力状態への遷移が禁止されているか否かを表すデータを格納する第2のデータ格納部において、前記メモリ要求のアクセス先を含むメモリブロックについて前記省電力状態への遷移が禁止されていることを表すデータを設定するステップと、
を含む制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011172668A JP5699847B2 (ja) | 2011-08-08 | 2011-08-08 | 制御装置及び方法 |
US13/525,776 US8788856B2 (en) | 2011-08-08 | 2012-06-18 | Control apparatus and method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011172668A JP5699847B2 (ja) | 2011-08-08 | 2011-08-08 | 制御装置及び方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013037508A true JP2013037508A (ja) | 2013-02-21 |
JP5699847B2 JP5699847B2 (ja) | 2015-04-15 |
Family
ID=47678289
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011172668A Expired - Fee Related JP5699847B2 (ja) | 2011-08-08 | 2011-08-08 | 制御装置及び方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8788856B2 (ja) |
JP (1) | JP5699847B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018041257A (ja) * | 2016-09-07 | 2018-03-15 | シャープ株式会社 | メモリ制御装置、電子機器、メモリの制御方法、および制御プログラム |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6415253B2 (ja) * | 2014-11-10 | 2018-10-31 | キヤノン株式会社 | 画像形成システム、該システムにおける画像形成装置の制御方法、及びプログラム |
JP6690829B2 (ja) * | 2015-08-28 | 2020-04-28 | 国立大学法人 東京大学 | 計算機システム、省電力化方法及び計算機 |
CN110456987B (zh) * | 2019-08-06 | 2023-02-24 | 暨南大学 | 一种基于自适应页管理的数据存储磁盘节能方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH096490A (ja) * | 1995-06-20 | 1997-01-10 | Hitachi Ltd | マイクロコンピュータ、及びデータ処理装置 |
JPH09214623A (ja) * | 1996-01-30 | 1997-08-15 | Canon Inc | データ通信装置 |
US20050138442A1 (en) * | 2003-12-22 | 2005-06-23 | International Business Machines Corporation | Method and system for energy management in a simultaneous multi-threaded (SMT) processing system including per-thread device usage monitoring |
JP2008225859A (ja) * | 2007-03-13 | 2008-09-25 | Fujitsu Ltd | Sramシステムおよびsramシステムの制御方法 |
WO2010019119A1 (en) * | 2008-08-13 | 2010-02-18 | Hewlett-Packard Development Company, L.P. | Dynamic utilization of power-down modes in multi-core memory modules |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08234872A (ja) | 1995-02-23 | 1996-09-13 | Fuji Xerox Co Ltd | 情報処理装置 |
US8010764B2 (en) * | 2005-07-07 | 2011-08-30 | International Business Machines Corporation | Method and system for decreasing power consumption in memory arrays having usage-driven power management |
JP4839749B2 (ja) | 2005-09-20 | 2011-12-21 | 日本電気株式会社 | コンピュータ、携帯端末装置、電力制御方法、電力制御プログラム |
WO2010109675A1 (en) * | 2009-03-24 | 2010-09-30 | Hitachi, Ltd. | Storage system |
US8812889B2 (en) * | 2010-05-05 | 2014-08-19 | Broadcom Corporation | Memory power manager |
-
2011
- 2011-08-08 JP JP2011172668A patent/JP5699847B2/ja not_active Expired - Fee Related
-
2012
- 2012-06-18 US US13/525,776 patent/US8788856B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH096490A (ja) * | 1995-06-20 | 1997-01-10 | Hitachi Ltd | マイクロコンピュータ、及びデータ処理装置 |
JPH09214623A (ja) * | 1996-01-30 | 1997-08-15 | Canon Inc | データ通信装置 |
US20050138442A1 (en) * | 2003-12-22 | 2005-06-23 | International Business Machines Corporation | Method and system for energy management in a simultaneous multi-threaded (SMT) processing system including per-thread device usage monitoring |
JP2008225859A (ja) * | 2007-03-13 | 2008-09-25 | Fujitsu Ltd | Sramシステムおよびsramシステムの制御方法 |
WO2010019119A1 (en) * | 2008-08-13 | 2010-02-18 | Hewlett-Packard Development Company, L.P. | Dynamic utilization of power-down modes in multi-core memory modules |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018041257A (ja) * | 2016-09-07 | 2018-03-15 | シャープ株式会社 | メモリ制御装置、電子機器、メモリの制御方法、および制御プログラム |
Also Published As
Publication number | Publication date |
---|---|
US8788856B2 (en) | 2014-07-22 |
JP5699847B2 (ja) | 2015-04-15 |
US20130042120A1 (en) | 2013-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11287871B2 (en) | Operating point management in multi-core architectures | |
US8245070B2 (en) | Method for optimizing voltage-frequency setup in multi-core processor systems | |
US8656196B2 (en) | Hardware automatic performance state transitions in system on processor sleep and wake events | |
US8190863B2 (en) | Apparatus and method for heterogeneous chip multiprocessors via resource allocation and restriction | |
US20100162256A1 (en) | Optimization of application power consumption and performance in an integrated system on a chip | |
US9037883B2 (en) | Apparatus, method, and system for improved power delivery performance with a dynamic voltage pulse scheme | |
US10102031B2 (en) | Bandwidth/resource management for multithreaded processors | |
US20130007494A1 (en) | Managing processor-state transitions | |
US9904350B2 (en) | Control device and computer program product | |
US20090249347A1 (en) | Virtual multiprocessor, system lsi, mobile phone, and control method for virtual multiprocessor | |
JP2014167700A (ja) | 計算機、メモリ管理方法およびプログラム | |
JP5699847B2 (ja) | 制御装置及び方法 | |
JP2014016782A (ja) | 情報処理装置およびプログラム | |
US8484418B2 (en) | Methods and apparatuses for idle-prioritized memory ranks | |
US20120254526A1 (en) | Routing, security and storage of sensitive data in random access memory (ram) | |
JP4620768B2 (ja) | 複数のコアを含むプロセッサを有するコンピュータ・システムの制御 | |
EP2808758B1 (en) | Reduced Power Mode of a Cache Unit | |
JP2007172322A (ja) | 分散処理型マルチプロセッサシステム、制御方法、マルチプロセッサ割り込み制御装置及びプログラム | |
US20160342354A1 (en) | Saving the Architectural State of a Computing Device using Sectors | |
US9411663B2 (en) | Conditional notification mechanism | |
US10884477B2 (en) | Coordinating accesses of shared resources by clients in a computing device | |
JP5932261B2 (ja) | メモリ制御装置、メモリ制御方法 | |
JP2010113414A (ja) | マルチコアシステム、スレッドスケジューリング方法、プログラム、記憶媒体 | |
JP2014186615A (ja) | 情報処理装置及び動作周波数/動作電圧制御方法 | |
JP2016151917A (ja) | 情報処理装置、情報処理制御方法および情報処理装置制御プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140404 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141016 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141028 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150120 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150202 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5699847 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |