JP2013031907A - Electronic apparatus, method for manufacturing the same, and oscillator - Google Patents
Electronic apparatus, method for manufacturing the same, and oscillator Download PDFInfo
- Publication number
- JP2013031907A JP2013031907A JP2011169836A JP2011169836A JP2013031907A JP 2013031907 A JP2013031907 A JP 2013031907A JP 2011169836 A JP2011169836 A JP 2011169836A JP 2011169836 A JP2011169836 A JP 2011169836A JP 2013031907 A JP2013031907 A JP 2013031907A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electronic device
- surrounding wall
- functional element
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Micromachines (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
Description
本発明は、電子装置およびその製造方法、並びに発振器に関する。 The present invention relates to an electronic device, a manufacturing method thereof, and an oscillator.
一般に、MEMS(Micro Electro Mechanical Systems)等の機能素子を、基板上に設けられた空洞部に配置してなる電子装置が知られている。マイクロ振動子、マイクロセンサー、マイクロアクチュエーター等のMEMSは、微小な構造体が振動、変形、その他の動作が可能となる状態で配置される必要があるため、空洞部内に動作可能な状態で収容される。空洞部内は、減圧状態に保たれ、これにより機能素子の動作精度の向上を図ることができる。 2. Description of the Related Art Generally, an electronic device is known in which functional elements such as MEMS (Micro Electro Mechanical Systems) are arranged in a cavity provided on a substrate. MEMS such as micro vibrators, micro sensors, and micro actuators need to be placed in a state in which a minute structure can be vibrated, deformed, or otherwise operated, and thus are housed in an operable state in a cavity. The The inside of the cavity is kept in a reduced pressure state, whereby the operation accuracy of the functional element can be improved.
例えば特許文献1には、基板上に機能素子を形成し、その上に層間絶縁層を形成した後、機能素子周辺の層間絶縁層をエッチングして空洞部を形成し、機能素子をリリースさせる方法が記載されている。機能素子のリリース工程では、機能素子の周囲に形成された包囲壁がエッチングストッパーとなり、例えば、空洞部と外気とが連通することを抑制している。
For example,
層間絶縁層は、例えば酸化シリコン層から構成されるが、酸化シリコン層は、機能素子のリリース工程において、エッチング速度が大きい。そのため、空洞部を画成する包囲壁の内面の一部に酸化シリコン層が露出していると、リリース工程において該酸化シリコン層のエッチングが進行し、空洞部と外気とが連通して空洞部内の圧力が上昇することがあった。これにより、機能素子の動作精度が悪化し、信頼性が低下することがあった。特に、機能素子に接続された配線層の上に酸化シリコン層が形成されている場合は、課題となることがある。 The interlayer insulating layer is composed of, for example, a silicon oxide layer, and the silicon oxide layer has a high etching rate in the functional element release process. Therefore, if the silicon oxide layer is exposed at a part of the inner surface of the surrounding wall that defines the cavity, the etching of the silicon oxide layer proceeds in the release process, and the cavity and the outside air communicate with each other to form the interior of the cavity. The pressure may increase. As a result, the operation accuracy of the functional element deteriorates, and the reliability may be lowered. In particular, when a silicon oxide layer is formed on a wiring layer connected to a functional element, there may be a problem.
本発明のいくつかの態様に係る目的の1つは、高い信頼性を有する電子装置およびその製造方法を提供することにある。また、本発明のいくつかの態様に係る目的の1つは、上記の電子装置を有する発振器を提供することにある。 An object of some aspects of the present invention is to provide an electronic device having high reliability and a method for manufacturing the same. Another object of some aspects of the present invention is to provide an oscillator having the electronic device described above.
本発明に係る電子装置は、
基板と、
前記基板の上方に形成された機能素子と、
前記機能素子が配置された空洞部を画成する包囲壁と、
前記基板の上方に形成され、前記機能素子に接続された配線層と、
を含み、
前記配線層は、前記基板と前記包囲壁との間を通って、前記包囲壁の外側まで延出され、
前記包囲壁は、
窒化シリコン層と、
金属層およびシリコン層の少なくとも1層である導電層と、を有し、
前記配線層と前記導電層との間には、前記窒化シリコン層が配置されている。
An electronic device according to the present invention includes:
A substrate,
A functional element formed above the substrate;
An enclosing wall that defines a cavity in which the functional element is disposed;
A wiring layer formed above the substrate and connected to the functional element;
Including
The wiring layer passes between the substrate and the surrounding wall and extends to the outside of the surrounding wall,
The surrounding wall is
A silicon nitride layer;
A conductive layer that is at least one of a metal layer and a silicon layer,
The silicon nitride layer is disposed between the wiring layer and the conductive layer.
このような電子装置によれば、配線層と包囲壁の導電層との間には、窒化シリコン層が形成されている。窒化シリコン層は、空洞部を形成するためのリリース工程において、エッチング速度が酸化シリコン層よりも小さい。そのため、空洞部の一部が酸化シリコン層によって画成されている場合に比べて、リリース工程において、包囲壁がエッチングされることを抑制することができる。特に、リリース工程において、機能素子に接続された配線層上にエッチングされやすい酸化シリコン層が形成されていると、配線層に沿ってエッチングが進行し、空洞部と外気とが連通して空洞部内の圧力が上昇することがある。本発明に係る電子装置では、このような問題を回避することができ、高い信頼性を有することができる。さらに、本発明に係る電子装置では、窒化シリコン層によって、配線層と包囲壁の導電層との短絡を防止することができる。 According to such an electronic device, the silicon nitride layer is formed between the wiring layer and the conductive layer of the surrounding wall. The silicon nitride layer has an etching rate smaller than that of the silicon oxide layer in the release process for forming the cavity. Therefore, it is possible to suppress the surrounding wall from being etched in the release process as compared with the case where a part of the cavity is defined by the silicon oxide layer. In particular, in the release process, if a silicon oxide layer that is easily etched is formed on the wiring layer connected to the functional element, the etching proceeds along the wiring layer, and the cavity and the outside air communicate with each other in the cavity. The pressure may increase. The electronic device according to the present invention can avoid such a problem and can have high reliability. Furthermore, in the electronic device according to the present invention, a short circuit between the wiring layer and the conductive layer of the surrounding wall can be prevented by the silicon nitride layer.
なお、本発明に係る記載では、「上方」という文言を、例えば、「特定のもの(以下、「A」という)の「上方」に他の特定のもの(以下、「B」という)を形成する」などと用いる場合に、A上に直接Bを形成するような場合と、A上に他のものを介してBを形成するような場合とが含まれるものとして、「上方」という文言を用いている。 In the description according to the present invention, the word “upper” is used, for example, “specifically” (hereinafter referred to as “A”) is formed above another specific thing (hereinafter referred to as “B”). The word “above” is used to include the case where B is formed directly on A and the case where B is formed on A via another object. Used.
本発明に係る電子装置において、
前記金属層は、アルミニウム層、チタン層、または、アルミニウム層およびチタン層の積層体であってもよい。
In the electronic device according to the present invention,
The metal layer may be an aluminum layer, a titanium layer, or a laminate of an aluminum layer and a titanium layer.
このような電子装置によれば、アルミニウム層、チタン層、または、アルミニウム層およびチタン層の積層体は、ガスを発生し難いので、空洞部内を減圧状態に保ちやすくすることができる。 According to such an electronic device, the aluminum layer, the titanium layer, or the stacked body of the aluminum layer and the titanium layer hardly generates gas, so that the inside of the cavity can be easily maintained in a reduced pressure state.
本発明に係る電子装置において、
前記窒化シリコン層は、前記機能素子を囲んでいてもよい。
In the electronic device according to the present invention,
The silicon nitride layer may surround the functional element.
このような電子装置によれば、高い信頼性を有することができる。 Such an electronic device can have high reliability.
本発明に係る電子装置の製造方法は、
基板の上方に、機能素子、および該機能素子に接続された配線層を形成する工程と、
前記機能素子および前記配線層を覆うように、前記基板の上方に層間絶縁層を形成する工程と、
前記層間絶縁層をパターニングして、前記機能素子を囲む開口部を形成する工程と、
前記開口部内に包囲壁を形成する工程と、
前記包囲壁に囲まれた前記層間絶縁層をエッチングして、空洞部を形成する工程と、
を含み、
前記配線層は、前記基板と前記包囲壁との間を通って、前記包囲壁の外側まで延出して形成され、
前記包囲壁は、
前記空洞部を形成する工程におけるエッチング速度が、前記層間絶縁層よりも小さい絶縁層と、
金属層およびシリコン層の少なくとも1層である導電層と、を含んで形成され、
前記配線層と前記導電層との間には、前記絶縁層が形成されている。
An electronic device manufacturing method according to the present invention includes:
Forming a functional element and a wiring layer connected to the functional element above the substrate;
Forming an interlayer insulating layer above the substrate so as to cover the functional element and the wiring layer;
Patterning the interlayer insulating layer to form an opening surrounding the functional element;
Forming a surrounding wall in the opening;
Etching the interlayer insulating layer surrounded by the surrounding wall to form a cavity;
Including
The wiring layer passes between the substrate and the surrounding wall and extends to the outside of the surrounding wall.
The surrounding wall is
An insulating layer whose etching rate in the step of forming the cavity is smaller than that of the interlayer insulating layer;
A conductive layer that is at least one of a metal layer and a silicon layer,
The insulating layer is formed between the wiring layer and the conductive layer.
このような電子装置の製造方法によれば、高い信頼性を有する電子装置を得ることができる。 According to such an electronic device manufacturing method, an electronic device having high reliability can be obtained.
本発明に係る電子装置の製造方法において、
前記絶縁層は、窒化シリコン層であってもよい。
In the method for manufacturing an electronic device according to the present invention,
The insulating layer may be a silicon nitride layer.
このような電子装置の製造方法によれば、高い信頼性を有する電子装置を得ることができる。 According to such an electronic device manufacturing method, an electronic device having high reliability can be obtained.
本発明に係る発振器は、
本発明に係る電子装置と、
前記電子装置の前記配線層と電気的に接続された回路部と、を含む。
The oscillator according to the present invention is
An electronic device according to the present invention;
And a circuit portion electrically connected to the wiring layer of the electronic device.
このような発振器によれば、高い信頼性を有することができる。 Such an oscillator can have high reliability.
以下、本発明の好適な実施形態について、図面を参照しながら説明する。 Preferred embodiments of the present invention will be described below with reference to the drawings.
1. 電子装置
まず、本実施形態に係る電子装置について、図面を参照しながら説明する。図1は、本実施形態に係る電子装置100を模式的に示す断面図である。図2は、本実施形態に係る電子装置100を模式的に示す断面図である。図3は、本実施形態に係る電子装置100を模式的に示す平面図である。なお、図1は図3のI−I線断面図であり、図2は図3のII−II線断面図である。
1. Electronic Device First, an electronic device according to the present embodiment will be described with reference to the drawings. FIG. 1 is a cross-sectional view schematically showing an
電子装置100は、図1〜図3に示すように、基板10と、機能素子20と、第1配線層30と、第2配線層32と、包囲壁40と、を含む。さらに、電子装置100は、第1被覆層50と、第2被覆層54と、層間絶縁層60,62,64と、パッシベーション層70と、を含むことができる。なお、図3では、便宜上、第1被覆層50、第2被覆層54、層間絶縁層60,62,64、およびパッシベーション層70の図示を省略している。
As shown in FIGS. 1 to 3, the
基板10は、図1および図2に示すように、支持基板12と、第1下地層14と、第2下地層16と、を有することができる。
As shown in FIGS. 1 and 2, the
支持基板12としては、シリコン基板等の半導体基板を用いることができる。支持基板12として、セラミックス基板、ガラス基板、サファイア基板、ダイヤモンド基板、合成樹脂基板などの各種の基板を用いてもよい。
As the
第1下地層14は、支持基板12上に形成されている。第1下地層14としては、例えば、トレンチ絶縁層、LOCOS(local oxidation of silicon)絶縁層、セミリセスLOCOS絶縁層を用いることができる。第1下地層14は、機能素子20と、他の素子(例えばトランジスター、図示せず)と、を電気的に分離することができる。
The
第2下地層16は、第1下地層14上に形成されている。第2下地層16としては、例えば、窒化シリコン層を用いることができる。第2下地層16は、空洞部1を形成するリリース工程において、エッチングストッパー層として機能することができる。
The
機能素子20は、空洞部1に収容されている。図示の例では、機能素子20は、第2下地層16上に形成された第1電極22と、第1電極22と間隔を空けて形成された第2電極24と、を有する振動子である。第2電極24は、第2下地層16上に形成された支持部24aと、支持部24aから延出し第1電極22に対向して配置された梁部24bと、を有することできる。すなわち、機能素子20は、片持ち梁型のMEMS振動子であるといえる。第1電極22および第2電極24の材質としては、例えば、所定の不純物をドーピングすることにより導電性が付与された多結晶シリコンが挙げられる。
The
なお、機能素子20は、図示の例に限定されず、例えば、梁部の両端部が固定された両持ち梁型の振動子でもよい。また、機能素子20は、第2電極が、支持部と、支持部から互い反対方向に延出する第1梁部および第2梁部と、を有し、第1梁部および第2梁部の各々に対向して、第1電極が形成された振動子であってもよい。また、機能素子20は、例えば、振動子以外の、水晶振動子、SAW(弾性表面波)素子、加速度センサー、ジャイロスコープ、マイクロアクチュエーターなどの各種の機能素子であってもよい。すなわち、電子装置100は、空洞部1に収容されうる任意の機能素子を備えることができる。
The
第1配線層30は、例えば、機能素子20の第1電極22に接続されている。第1配線層30は、第1電極22と一体的に形成されていてもよい。第2配線層32は、例えば、機能素子20の第2電極24に接続されている。第2配線層32は、第2電極24と一体的に形成されていてもよい。第1配線層30および第2配線層32は、基板10と包囲壁40との間を通って、包囲壁40の外側まで延出されている。第1配線層30および第2配線層32の材質としては、例えば、所定の不純物をドーピングすることにより導電性が付与された多結晶シリコンが挙げられる。
For example, the
第1配線層30および第2配線層32は、電源部(図示せず)と電気的に接続されている。配線層30,32を介して、第1電極22と第2電極24との間に電圧が印加されると、梁部24bは、電極22,24間に発生する静電力により、基板10の厚み方向に振動することができる。
The
包囲壁40は、機能素子20が配置された空洞部1を画成することができる。包囲壁40は、第2下地層16上であって、空洞部1の周囲に形成されている。包囲壁40は、図3に示すように、基板10の厚み方向からの平面視において(以下、単に「平面視において」ともいう)、機能素子20を囲む平面形状を有する。包囲壁40によって画成される空洞部1の平面形状は、機能素子20を収容する形状であれば特に限定されず、例えば、円形状、多角形状などの任意の形状であるが、図示の例では四角形である。
The surrounding
包囲壁40は、窒化シリコン層と、金属層およびシリコン層の少なくとも1層である導電層と、を有する。包囲壁40は、窒化シリコン層と、金属層およびシリコン層の少なくとも1層である導電層と、からなっていてもよい。包囲壁40は、例えば、図1に示すように、窒化シリコン層42および金属層44,46からなる第1部分40aと、図2に示すように、シリコン層43および金属層44,46からなる第2部分40bと、によって構成されている。
The surrounding
第1部分40aは、第1配線層30および第2配線層32の上に形成されている。第1部分40aは、図3に示すように平面視において、第1配線層30および第2配線層32を跨いで形成されていてもよい。第1部分40aの最下層は、図1に示すように、窒化シリコン層42であり、窒化シリコン層42上に金属層44が形成され、金属層44上に金属層46が形成されている。第1配線層30と金属層44との間には、窒化シリコン層42が配置されている。同様に、第2配線層32と金属層44との間には、窒化シリコン層42が配置されている。すなわち、窒化シリコン層42によって、配線層30,32と金属層44とは、絶縁されている。金属層44としては、例えば、アルミニウム層、チタン層、または、アルミニウム層およびチタン層の積層体を用いることができる。
The
第2部分40bは、第2下地層16上に形成されている。第2部分40bの最下層は、図2に示すように、シリコン層43であり、シリコン層43上に金属層44が形成され、金属層44上に金属層46が形成されている。シリコン層43の材質は、より具体意的には、所定の不純物をドーピングすることにより導電性が付与された多結晶シリコンである。シリコン層43は、第2電極24および第2配線32と同じ工程で形成されることができる。第2部分40bを構成する金属層44,46は、それぞれ第1部分40aを構成する金属層44,46と連続している。
The
なお、図示の例では、包囲壁40は、2層の金属層44,46を有しているが、金属層の数は特に限定されず、1層でもよいし、3層以上でもよい。
In the illustrated example, the surrounding
第1被覆層50は、図1および図2に示すように、空洞部1を上方から覆って形成されている。第1被覆層50は、例えば、金属層46と一体的に形成され、金属層46と同じ材質から構成されている。第1被覆層50には、空洞部1に連通する貫通孔52が形成されている。貫通孔52の数は、特に限定されない。貫通孔52を通して、空洞部1内を減圧状態にすることができる。
As shown in FIGS. 1 and 2, the
包囲壁40の金属層44,46および第1被覆層50には、一定の電位(例えば接地電位)が与えられることが望ましい。これにより、金属層44,46および第1被覆層50を、電磁シールドとして機能させることができる。そのため、機能素子20を、外部と電気的に遮蔽することができる。これにより、機能素子20は、より安定した特性を有することができる。
It is desirable that a constant potential (for example, ground potential) is applied to the metal layers 44 and 46 and the
第2被覆層54は、第1被覆層50上に形成されている。第2被覆層54としては、例えば、アルミニウム層、チタン層、または、アルミニウム層およびチタン層の積層体を用いることができる。第1被覆層50および第2被覆層54は、空洞部1を上方から覆って、空洞部1を封止する封止部材として機能することができる。
The
以上のように、空洞部1は、第2下地層16と、包囲壁40と、被覆層50,54と、によって、画成されている。
As described above, the
層間絶縁層60,62,64は、図1および図2に示すように、第2下地層16上であって、包囲壁40の外側に形成されている。図示の例では、第2下地層16側から、層間絶縁層60,62,64の順で積層されている。図示の例では、電子装置100は、3層の層間絶縁層60,62,64を有しているが、その数は特に限定されず、例えば、金属層の数によって適宜変更されることができる。層間絶縁層60,62,64としては、例えば、酸化シリコン層を用いることができる。
As shown in FIGS. 1 and 2, the
パッシベーション層70は、第2被覆層54が形成されている領域を避けて、層間絶縁層64上に形成されている。パッシベーション層70としては、例えば、窒化シリコン層を用いることができる。
The
本実施形態に係る電子装置100は、例えば、以下の特徴を有する。
The
電子装置100によれば、第1配線層30と包囲壁40の金属層44との間、および第2配線層32と包囲壁40の金属層44との間には、窒化シリコン層42が形成されている。窒化シリコン層は、空洞部1を形成するためのリリース工程において、エッチング速度が酸化シリコン層よりも小さい。そのため、空洞部の一部が酸化シリコン層によって画成されている場合に比べて、リリース工程において、包囲壁40がエッチングされることを抑制することができる。特に、リリース工程において、機能素子に接続された配線層上にエッチングされやすい酸化シリコン層が形成されていると、配線層に沿ってエッチングが進行し、空洞部と外気とが連通して空洞部内の圧力が上昇することがある。本実施形態に係る電子装置100では、このような問題を回避することができ、高い信頼性を有することができる。さらに、電子装置100では、空洞部1を区画する、第2下地層16と、包囲壁40と、被覆層50とは、酸化シリコン層を有しておらず、酸化シリコン層よりもリリース工程におけるエッチング速度が小さい材料で形成されている。そのため、いっそう高い信頼性を有することができる。
According to the
さらに、酸化シリコン層には、水分や有機物が含まれやすく、長時間経過すると、空洞部内に酸化シリコン層の水分や有機物がガスとして揮発拡散し、空洞部内の圧力が上昇することがある。電子装置100では、上記のように、空洞部1を区画する部材は酸化シリコン層を有していないので、このような問題を回避することができ、高い信頼性を有することができる。
Furthermore, the silicon oxide layer easily contains moisture and organic matter, and after a long time, the moisture and organic matter in the silicon oxide layer volatilize and diffuse as gas in the cavity, and the pressure in the cavity may increase. In the
さらに、窒化シリコン層42によって、配線層30,32と包囲壁40の金属層44との間を絶縁し、配線層30,32と金属層44との短絡を防止することができる。例えば、配線層と金属層とが電気的に接続すると、第1電極と第2電極とが短絡し、機能素子は動作することができない。
Furthermore, the
電子装置100によれば、金属層44,46としては、アルミニウム層、チタン層、または、アルミニウム層およびチタン層の積層体を用いることができる。このような層は、ガスを発生し難く、空洞部1内を減圧状態に保ちやすくすることができる。
According to the
2. 電子装置の製造方法
次に、本実施形態に係る電子装置の製造方法について、図面を参照しながら説明する。図4〜図9は、本実施形態に係る電子装置100の製造工程を模式的に示す断面図であって、図1に対応するものである。
2. Next, a method for manufacturing an electronic device according to the present embodiment will be described with reference to the drawings. 4 to 9 are cross-sectional views schematically showing the manufacturing process of the
図4に示すように、支持基板12上に、第1下地層14および第2下地層16をこの順で形成して、基板10を得る。第1下地層14は、例えば、STI(shallow trench isolation)法、LOCOS法により形成される。第2下地層16は、例えば、CVD(Chemical Vapor Deposition)法、スパッタ法により形成される。
As shown in FIG. 4, the
図5に示すように、第2下地層16上に、第1電極22、および第1電極22に接続された第1配線層30を形成する。第1電極22および第1配線層30は、一体的に形成されることができる。より具体的には、第1電極22および第1配線層30は、CVD法やスパッタ法などによって成膜された後、フォトリソグラフィー技術およびエッチング技術によってパターニングされることにより形成される。第1電極22および第1配線層30が多結晶シリコンからなる場合は、導電性を付与するために所定の不純物をドーピングする。
As shown in FIG. 5, the
次に、熱酸化処理を行うことにより、第1電極22を覆う犠牲層23を形成する。犠牲層23は、図5に示すように、第1配線層30を覆っていてもよい。
Next, a
次に、犠牲層23上に第2電極24を形成し、さらに、第2下地層16上に第2配線層32を形成する。第2電極24および第2配線層32は、一体的に形成されることができる。第2電極24および第2配線層32は、例えば、第1電極22および第1配線層30と同様の成膜処理およびパターニング処理により形成される。第2電極24および第2配線層32が多結晶シリコンからなる場合、導電性を付与するために所定の不純物をドーピングする。なお、第2電極24および第2配線層32を形成する工程において、図2に示すように、包囲壁40のシリコン層43を形成してもよい。
Next, the
図6に示すように、基板10の上方に層間絶縁層60を形成する。層間絶縁層60は、例えば、CVD法や塗布(スピンコート)法などで形成することができる。層間絶縁層60を形成した後に、層間絶縁層60の表面を平坦化する処理を行ってもよい。次に、層間絶縁層60をパターニングして、平面視において機能素子20を囲むように、開口部61を形成する。
As shown in FIG. 6, an
次に、開口部61内に、窒化シリコン層42および金属層44を、この順で形成する。窒化シリコン層42は、包囲壁40の第1部分40aとなる配線層30,32上に形成される。窒化シリコン層42は、例えば、CVD法、スパッタ法などによって成膜された後、パターニングされることによって形成される。金属層44は、例えば、スパッタ法、めっき法などによって成膜された後、パターニングされることによって形成される。
Next, the
図7に示すように層間絶縁層60上に層間絶縁層62を形成する。層間絶縁層62は、例えば、層間絶縁層60と同じ方法で形成される。次に、層間絶縁層62をパターニングして、金属層44が露出するように、開口部63を形成する。
As shown in FIG. 7, an
次に、開口部63内に、金属層46を形成し、さらに、機能素子20の上方に、第1被覆層50を形成する。金属層46および第1被覆層50は、一体的に形成されることができる。金属層46および第1被覆層50は、例えば、金属層44と同じ方法で形成される。以上の工程により、包囲壁40を形成することができる。次に、第1被覆層50をパターニングして、貫通孔52を形成する。
Next, the
図8に示すように、層間絶縁層62上に層間絶縁層64を形成する。層間絶縁層64は、例えば、層間絶縁層60と同じ方法で形成される。次に、層間絶縁層64をパターニングして、機能素子20の上方に開口部65を形成する。
As shown in FIG. 8, an
次に、層間絶縁層64を覆うように、パッシベーション層70を形成する。パッシベーション層70は、例えば、CVD法やスパッタ法などによって成膜された後、パターニングされることによって形成される。
Next, a
図9に示すように、貫通孔52を通して、包囲壁40に囲まれた層間絶縁層60,62および犠牲層23をエッチングして、空洞部1を形成する(リリース工程)。エッチングは、例えば、フッ化水素酸や緩衝フッ酸(フッ化水素酸とフッ化アンモニウムとの混合液)などを用いたウェットエッチングによって行われる。
As shown in FIG. 9, the
上述のとおり、窒化シリコン層は、リリース工程におけるエッチング速度が酸化シリコン層よりも小さい。そのため、空洞部の一部が酸化シリコン層によって画成されている場合に比べて、リリース工程において、包囲壁40がエッチングされることを抑制することができる。なお、リリース工程におけるエッチング速度が酸化シリコン層よりも小さければ、窒化シリコン層42の代わりに、別の絶縁層を用いていてもよい。
As described above, the silicon nitride layer has a lower etching rate in the release process than the silicon oxide layer. Therefore, it is possible to suppress the surrounding
図1に示すように、第1被覆層50上に第2被覆層54を形成する。これにより、貫通孔52を閉鎖することができ、空洞部1を封止することができる。第2被覆層54は、例えば、スパッタ法、CVD法などの気相成長法により形成することができる。これにより、空洞部1を減圧状態のまま封止することができる。
As shown in FIG. 1, a
以上の工程により、本実施形態に係る電子装置100を製造することができる。
The
電子装置100の製造方法によれば、上述のとおり、高い信頼性を有する電子装置100を得ることができる。
According to the method for manufacturing the
3. 電子装置の変形例
次に、本実施形態の変形例に係る電子装置について、図面を参照しながら説明する。図10は、本実施形態の変形例に係る電子装置200を模式的に示す断面図である。図11は、本実施形態の変形例に係る電子装置200を模式的に示す平面図である。なお、図10は、図11のX−X線断面図である。また、図11では、便宜上、第1被覆層50、第2被覆層54、層間絶縁層60,62,64、およびパッシベーション層70の図示を省略している。以下、本実施形態の変形例に係る電子装置200において、本実施形態に係る電子装置100の構成部材と同様の機能を有する部材については同一の符号を付し、その詳細な説明を省略する。
3. Next, an electronic device according to a modification of the present embodiment will be described with reference to the drawings. FIG. 10 is a cross-sectional view schematically showing an
電子装置100の例では、図1〜図3に示すように、包囲壁40の第1部分40aは、窒化シリコン層42を有していたが、包囲壁40の第2部分40bは、窒化シリコン層を有していなかった。これに対し、電子装置200では、図10および図11に示すように、第2部分40bも窒化シリコン層42を有している。
In the example of the
第2部分40bの窒化シリコン層42は、第1部分40aの窒化シリコン層42と連続している。すなわち、窒化シリコン層42は、図11に示すように平面視において、機能素子20を囲んでいる。第2部分40bでは、窒化シリコン層42は、シリコン層43と金属層44との間に形成されている。
The
電子装置200によれば、電子装置100と同様に、高い信頼性を有することができる。
According to the
4. 発振器
次に、本実施形態の発振器について、図面を参照しながら説明する。図12は、本実施形態に係る発振器600を示す回路図である。
4). Oscillator Next, the oscillator of this embodiment will be described with reference to the drawings. FIG. 12 is a circuit diagram showing an
発振器600は、図12に示すように、本発明に係る電子装置(例えば電子装置100)と、反転増幅回路610と、を含んで構成されている。
As shown in FIG. 12, the
電子装置100は、第1配線層30に電気的に接続された第1端子100aと、第2配線層32に電気的に接続された第2端子100bと、を有することができる。電子装置100の第1端子100aは、反転増幅回路610の入力端子610aと少なくとも交流的に接続する。電子装置100の第2端子100bは、反転増幅回路610の出力端子610bと少なくとも交流的に接続する。
The
反転増幅回路610は、所望の発振条件が満たされるように、複数のインバーター(反転回路)や増幅回路を組み合わせて構成されていてもよい。図12に示す例では、反転増幅回路610は、入力端子610aから出力端子610bに向かって順に、インバーター612、インバーター614、インバーター616が直列に接続されて構成されている。
The inverting
発振器600は、反転増幅回路610に対する帰還抵抗を含んで構成されていてもよい。図12に示す例では、インバーター612の入力端子と出力端子とが抵抗620を介して接続され、インバーター614の入力端子と出力端子とが抵抗622を介して接続され、インバーター616の入力端子と出力端子とが抵抗624を介して接続されている。
The
発振器600は、反転増幅回路610の入力端子610aと基準電位(接地電位)との間に接続された第1キャパシター630と、反転増幅回路610の出力端子610bと基準電位(接地電位)との間に接続された第2キャパシター632と、を含んで構成されている。これにより、電子装置100とキャパシター630,632とで共振回路を構成する発振回路とすることができる。発振器600は、この発振回路で得られた発振信号fを出力する。
The
発振器600を構成するトランジスターやキャパシター等の素子(図示せず)は、例えば、基板10上に(図1参照)形成されていてもよい。これにより、電子装置100と反増幅回路610をモノリシックに形成することができる。
Elements (not shown) such as transistors and capacitors constituting the
発振器600を構成するトランジスター等の素子を基板10上に形成する場合、発振器600を構成するトランジスター等の素子を、上述した電子装置100を形成する工程と同一の工程で形成してもよい。具体的には、犠牲層23を形成する工程において(図5参照)、トランジスターのゲート絶縁層を形成してもよい。さらに、第2電極30を形成する工程において(図5参照)、トランジスターのゲート電極を形成してもよい。このように、電子装置100の製造工程と発振器600を構成するトランジスター等の素子の製造工程を共通化することで、製造工程の簡素化を図ることができる。
When an element such as a transistor constituting the
発振器600によれば、信頼性の高い電子装置100を含む。そのため、発振器600は、高い信頼性を有することができる。
The
なお、発振器600は、図13に示すように、さらに、分周回路640を有していてもよい。分周回路640は、発振回路の出力信号Voutを分周し、発振信号fを出力する。これにより、発振器600は、例えば、出力信号Voutの周波数よりも低い周波数の出力信号を得ることができる。
Note that the
なお、上述した実施形態および変形例は一例であって、これらに限定されるわけではない。例えば、各実施形態および各変形例を適宜組み合わせることも可能である。 In addition, embodiment mentioned above and a modification are examples, Comprising: It is not necessarily limited to these. For example, it is possible to appropriately combine each embodiment and each modification.
本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。 The present invention includes configurations that are substantially the same as the configurations described in the embodiments (for example, configurations that have the same functions, methods, and results, or configurations that have the same objects and effects). In addition, the invention includes a configuration in which a non-essential part of the configuration described in the embodiment is replaced. In addition, the present invention includes a configuration that exhibits the same operational effects as the configuration described in the embodiment or a configuration that can achieve the same object. Further, the invention includes a configuration in which a known technique is added to the configuration described in the embodiment.
1 空洞部、10 基板、12 支持基板、14 第1下地層、16 第2下地層、
20 機能素子、22 第1電極、23 犠牲層、24 第2電極、24a 支持部、
24b 梁部、30 第1配線層、32 第2配線層、40 包囲壁、
40a 第1部分、40b 第2部分、42 窒化シリコン層、43 シリコン層、
44,46 金属層、50 第1被覆層、52 貫通孔、54 第2被覆層、
60 層間絶縁層、61 開口部、62 層間絶縁層、63 開口部、
64 層間絶縁層、65 開口部、70 パッシベーション層、100 電子装置、
100a 第1端子、100b 第2端子、200 電子装置、600 発振器、
610 反転増幅回路、610a 入力端子、610b 出力端子、
612,614,616 インバーター、620,622,624 抵抗、
630 第1キャパシター、632 第2キャパシター、640 分周回路
DESCRIPTION OF
20 functional elements, 22 1st electrode, 23 sacrificial layer, 24 2nd electrode, 24a support part,
24b beam portion, 30 first wiring layer, 32 second wiring layer, 40 surrounding wall,
40a first part, 40b second part, 42 silicon nitride layer, 43 silicon layer,
44, 46 metal layer, 50 first coating layer, 52 through-hole, 54 second coating layer,
60 interlayer insulation layers, 61 openings, 62 interlayer insulation layers, 63 openings,
64 interlayer insulation layers, 65 openings, 70 passivation layers, 100 electronic devices,
100a first terminal, 100b second terminal, 200 electronic device, 600 oscillator,
610 inverting amplifier circuit, 610a input terminal, 610b output terminal,
612, 614, 616 inverter, 620, 622, 624 resistance,
630 First capacitor, 632 Second capacitor, 640 Frequency divider
Claims (6)
前記基板の上方に形成された機能素子と、
前記機能素子が配置された空洞部を画成する包囲壁と、
前記基板の上方に形成され、前記機能素子に接続された配線層と、
を含み、
前記配線層は、前記基板と前記包囲壁との間を通って、前記包囲壁の外側まで延出され、
前記包囲壁は、
窒化シリコン層と、
金属層およびシリコン層の少なくとも1層である導電層と、を有し、
前記配線層と前記導電層との間には、前記窒化シリコン層が配置されている、電子装置。 A substrate,
A functional element formed above the substrate;
An enclosing wall that defines a cavity in which the functional element is disposed;
A wiring layer formed above the substrate and connected to the functional element;
Including
The wiring layer passes between the substrate and the surrounding wall and extends to the outside of the surrounding wall,
The surrounding wall is
A silicon nitride layer;
A conductive layer that is at least one of a metal layer and a silicon layer,
The electronic device, wherein the silicon nitride layer is disposed between the wiring layer and the conductive layer.
前記金属層は、アルミニウム層、チタン層、または、アルミニウム層およびチタン層の積層体である、電子装置。 In claim 1,
The said metal layer is an electronic device which is an aluminum layer, a titanium layer, or a laminated body of an aluminum layer and a titanium layer.
前記窒化シリコン層は、前記機能素子を囲んでいる、電子装置。 In claim 1 or 2,
The electronic device, wherein the silicon nitride layer surrounds the functional element.
前記機能素子および前記配線層を覆うように、前記基板の上方に層間絶縁層を形成する工程と、
前記層間絶縁層をパターニングして、前記機能素子を囲む開口部を形成する工程と、
前記開口部内に包囲壁を形成する工程と、
前記包囲壁に囲まれた前記層間絶縁層をエッチングして、空洞部を形成する工程と、
を含み、
前記配線層は、前記基板と前記包囲壁との間を通って、前記包囲壁の外側まで延出して形成され、
前記包囲壁は、
前記空洞部を形成する工程におけるエッチング速度が、前記層間絶縁層よりも小さい絶縁層と、
金属層およびシリコン層の少なくとも1層である導電層と、を含んで形成され、
前記配線層と前記導電層との間には、前記絶縁層が形成されている、電子装置の製造方法。 Forming a functional element and a wiring layer connected to the functional element above the substrate;
Forming an interlayer insulating layer above the substrate so as to cover the functional element and the wiring layer;
Patterning the interlayer insulating layer to form an opening surrounding the functional element;
Forming a surrounding wall in the opening;
Etching the interlayer insulating layer surrounded by the surrounding wall to form a cavity;
Including
The wiring layer passes between the substrate and the surrounding wall and extends to the outside of the surrounding wall.
The surrounding wall is
An insulating layer whose etching rate in the step of forming the cavity is smaller than that of the interlayer insulating layer;
A conductive layer that is at least one of a metal layer and a silicon layer,
The method for manufacturing an electronic device, wherein the insulating layer is formed between the wiring layer and the conductive layer.
前記絶縁層は、窒化シリコン層である、電子装置の製造方法。 In claim 4,
The method for manufacturing an electronic device, wherein the insulating layer is a silicon nitride layer.
前記電子装置の前記配線層と電気的に接続された回路部と、を含む、発振器。 An electronic device according to any one of claims 1 to 3,
An oscillator comprising: a circuit portion electrically connected to the wiring layer of the electronic device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011169836A JP2013031907A (en) | 2011-08-03 | 2011-08-03 | Electronic apparatus, method for manufacturing the same, and oscillator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011169836A JP2013031907A (en) | 2011-08-03 | 2011-08-03 | Electronic apparatus, method for manufacturing the same, and oscillator |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013031907A true JP2013031907A (en) | 2013-02-14 |
Family
ID=47788239
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011169836A Withdrawn JP2013031907A (en) | 2011-08-03 | 2011-08-03 | Electronic apparatus, method for manufacturing the same, and oscillator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013031907A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014086447A (en) * | 2012-10-19 | 2014-05-12 | Seiko Epson Corp | Electronic apparatus and manufacturing method of the same |
-
2011
- 2011-08-03 JP JP2011169836A patent/JP2013031907A/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014086447A (en) * | 2012-10-19 | 2014-05-12 | Seiko Epson Corp | Electronic apparatus and manufacturing method of the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8912031B2 (en) | Electronic device, electronic apparatus, and method of manufacturing electronic device | |
US8796845B2 (en) | Electronic device covered by multiple layers and method for manufacturing electronic device | |
JP2011218462A (en) | Mems device | |
KR20140118771A (en) | Electronic device, method for producing the same, and oscillator | |
JP6060569B2 (en) | Manufacturing method of electronic device | |
JP5773153B2 (en) | Electronic device, method for manufacturing the same, and oscillator | |
JP2011218463A (en) | Method for manufacturing electronic device | |
JP2014057125A (en) | Electronic device, method of manufacturing the same, and oscillator | |
JP2011177824A (en) | Method of manufacturing electronic device | |
JP2013031907A (en) | Electronic apparatus, method for manufacturing the same, and oscillator | |
JP2011182210A (en) | Electronic device | |
JP2013123779A (en) | Electronic device and oscillator | |
JP2014073551A (en) | Electronic apparatus and manufacturing method of the same | |
JP2014192798A (en) | Electronic device, method of manufacturing the same, and oscillator | |
US8432232B2 (en) | MEMS device and oscillator | |
JP5601463B2 (en) | MEMS vibrator, oscillator, and method for manufacturing MEMS vibrator | |
JP2012146893A (en) | Semiconductor device | |
JP2012119821A (en) | Electronic device, electronic apparatus, and manufacturing method of the electronic device | |
JP2013038530A (en) | Mems vibrator and oscillator | |
JP2014037032A (en) | Electronic device and method for manufacturing the same | |
JP2011177846A (en) | Electronic device | |
JP2014041076A (en) | Electronic apparatus and method of manufacturing the same, and oscillator | |
JP2013131962A (en) | Electronic device, method of manufacturing the same, and oscillator | |
JP2013131887A (en) | Manufacturing method of mems vibrator and manufacturing method of electronic device | |
JP2014184512A (en) | Manufacturing method of electronic device, electronic device, and oscillator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20141007 |