JP2013021032A - Sensor element array and manufacturing process of the same, and imaging apparatus - Google Patents

Sensor element array and manufacturing process of the same, and imaging apparatus Download PDF

Info

Publication number
JP2013021032A
JP2013021032A JP2011151199A JP2011151199A JP2013021032A JP 2013021032 A JP2013021032 A JP 2013021032A JP 2011151199 A JP2011151199 A JP 2011151199A JP 2011151199 A JP2011151199 A JP 2011151199A JP 2013021032 A JP2013021032 A JP 2013021032A
Authority
JP
Japan
Prior art keywords
pixel
active layer
pixels
bump
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011151199A
Other languages
Japanese (ja)
Other versions
JP5708321B2 (en
Inventor
Kazuo Ozaki
一男 尾▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2011151199A priority Critical patent/JP5708321B2/en
Publication of JP2013021032A publication Critical patent/JP2013021032A/en
Application granted granted Critical
Publication of JP5708321B2 publication Critical patent/JP5708321B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To provide a sensor element array which improves its sensitivity while achieving one bump per one pixel.SOLUTION: A sensor element array comprises: first to fourth pixels 10A to 10D arranged in groups of two in long and width and having a structure where a first active layer 8 for a first wavelength band and a second active layer 9 for a second wavelength band are laminated; a first bump 6A electrically connected to the first active layer of the first pixel 10A and the first active layer of the second pixel 10B; a second bump 6B electrically connected to the second active layer of the second pixel; a third bump 6C electrically connected to the second active layer of the first pixel and the second active layer of the third pixel 10C; and a fourth bump 6D electrically connected to the first active layer of the fourth pixel 10D, in which each of the first to fourth bumps is provided above one of the first to fourth pixels, respectively.

Description

本発明は、センサ素子アレイ及びその製造方法、撮像装置に関する。   The present invention relates to a sensor element array, a manufacturing method thereof, and an imaging apparatus.

従来、撮像装置に備えられ、2種類の波長帯に対する2つの活性層を積層した構造を有する複数の画素を二次元に配列したセンサ素子アレイを有するイメージセンサがある。
例えば、2種類の波長帯に感度を有する構造を持つ量子井戸型赤外線フォトディテクタ(2波長QWIP;Quantum Well Infrared Photodetector)によって各画素を構成した赤外線焦点面アレイ(IRFPA;Infrared focal plane array)を有する赤外線イメージセンサがある。
2. Description of the Related Art Conventionally, there is an image sensor that is provided in an imaging apparatus and has a sensor element array in which a plurality of pixels having a structure in which two active layers for two types of wavelength bands are stacked are two-dimensionally arranged.
For example, an infrared having an infrared focal plane array (IRFPA) in which each pixel is constituted by a quantum well infrared photodetector (two-wavelength QWIP) having a structure having sensitivity in two types of wavelength bands. There is an image sensor.

このようなIRFPA100の各画素を構成する2波長QWIPは、例えば図21に示すように、下部コンタクト層101、下部活性層102、中間コンタクト層103、上部活性層104、上部コンタクト層105を順に積層させた構造になっている。ここでは、下部活性層102は、一の波長帯(波長2)に対して感度を持つ活性層であり、上部活性層104は、他の波長帯(波長1)に対して感度を持つ活性層である。また、下部コンタクト層101、中間コンタクト層103、上部コンタクト層105は、n−GaAs層である。なお、2波長QWIPを赤外線検知素子ともいう。   For example, as shown in FIG. 21, the two-wavelength QWIP constituting each pixel of the IRFPA 100 is formed by sequentially laminating a lower contact layer 101, a lower active layer 102, an intermediate contact layer 103, an upper active layer 104, and an upper contact layer 105. The structure is Here, the lower active layer 102 is an active layer having sensitivity to one wavelength band (wavelength 2), and the upper active layer 104 is an active layer having sensitivity to another wavelength band (wavelength 1). It is. The lower contact layer 101, the intermediate contact layer 103, and the upper contact layer 105 are n-GaAs layers. The two-wavelength QWIP is also referred to as an infrared detection element.

また、これらの3つのコンタクト層101、103、105のそれぞれに接続されるように、1画素当たり3つのバンプ106(金属バンプ;例えばInバンプ)が設けられている。そして、中間コンタクト層103に接続されたバンプ106を介して上部及び下部活性層102、104にバイアスをかけるようになっている。また、下部コンタクト層101に接続されたバンプ106から下部活性層102からの出力信号を取り出し、上部コンタクト層105に接続されたバンプ106から上部活性層104からの出力信号を取り出すようになっている。   Further, three bumps 106 (metal bumps; for example, In bumps) are provided per pixel so as to be connected to each of the three contact layers 101, 103, and 105. The upper and lower active layers 102 and 104 are biased through bumps 106 connected to the intermediate contact layer 103. Further, an output signal from the lower active layer 102 is taken out from the bump 106 connected to the lower contact layer 101, and an output signal from the upper active layer 104 is taken out from the bump 106 connected to the upper contact layer 105. .

さらに、このような2波長QWIPを備えるIRFPA100は、図22に示すように、フリップチップボンディング(FCB:Flip Chip Bonding)によって、信号処理回路チップ107(例えばSi信号処理回路チップ)に電気的かつ機械的に接続される。つまり、IRFPA100に複数の画素として備えられる2波長QWIPは、1画素当たり3つ設けられたバンプ106を介して、信号処理回路チップ107に備えられる複数の素子のそれぞれに電気的かつ機械的に接続されている。   Furthermore, as shown in FIG. 22, the IRFPA 100 having such a two-wavelength QWIP is electrically and mechanically connected to a signal processing circuit chip 107 (for example, Si signal processing circuit chip) by flip chip bonding (FCB). Connected. That is, the two-wavelength QWIP provided as a plurality of pixels in the IRFPA 100 is electrically and mechanically connected to each of the plurality of elements provided in the signal processing circuit chip 107 via the bumps 106 provided for each pixel. Has been.

特開平9−107121号公報JP-A-9-107121

ところで、IRFPAの大規模化(多画素化)が進み、画素の数が多くなると、画素サイズを小さくする微細化が必要となり、バンプ間隔(バンプピッチ)が狭くなる。そうすると、図23に示すように、FCB時にバンプ106がずれて隣接するバンプ同士が接触し、ショートによる不良が発生しやすくなる。
このため、IRFPAの大規模化に対応するためには、1画素当たりのバンプ数を減らす必要がある。なお、バンプ間隔を変えずに(素子サイズを変えずに)大規模化することも考えられるが、この場合、チップサイズが大型化してしまうため、後述のような種々の問題が生じることになるため、現実的ではない。
By the way, as IRFPA increases in scale (multiple pixels) and the number of pixels increases, it is necessary to make the pixel size smaller, and the bump interval (bump pitch) becomes narrower. Then, as shown in FIG. 23, the bumps 106 are displaced during FCB, and adjacent bumps come into contact with each other, and a defect due to a short circuit is likely to occur.
For this reason, in order to cope with the large scale of IRFPA, it is necessary to reduce the number of bumps per pixel. Although it is conceivable to increase the scale without changing the bump interval (without changing the element size), in this case, since the chip size is increased, various problems as described later arise. So it's not realistic.

そこで、図24に示すように、下部コンタクト層101を全画素に共通とし、中間コンタクト層103を上下に分割し、これらの間に絶縁層108を設け、絶縁層108の上側の中間コンタクト層103Aと下部コンタクト層101とを配線109によって接続する。そして、下部コンタクト層101を介して下部活性層102にバイアスをかけるとともに、下部コンタクト層101、配線109、中間コンタクト層103Aを介して、上部活性層104にバイアスをかける。そして、絶縁層108の下側の中間コンタクト層103Bに配線110を介して接続されたバンプ106から下部活性層102からの出力信号を取り出し、上部コンタクト層105に接続されたバンプ106から上部活性層104からの出力信号を取り出す。これにより、バイアスをかけるためのバンプを設けずに、1画素当たり2つのバンプ106を設ければ良くなり、1画素当たりのバンプ数を減らすことが可能である。なお、ここでは、絶縁層108はi−GaAs層である。   Therefore, as shown in FIG. 24, the lower contact layer 101 is common to all pixels, the intermediate contact layer 103 is divided into upper and lower parts, an insulating layer 108 is provided therebetween, and the intermediate contact layer 103A above the insulating layer 108 is provided. And the lower contact layer 101 are connected by a wiring 109. Then, the lower active layer 102 is biased through the lower contact layer 101 and the upper active layer 104 is biased through the lower contact layer 101, the wiring 109, and the intermediate contact layer 103A. Then, an output signal from the lower active layer 102 is extracted from the bump 106 connected to the intermediate contact layer 103B below the insulating layer 108 via the wiring 110, and the upper active layer is extracted from the bump 106 connected to the upper contact layer 105. The output signal from 104 is taken out. Accordingly, it is only necessary to provide two bumps 106 per pixel without providing a bump for biasing, and the number of bumps per pixel can be reduced. Here, the insulating layer 108 is an i-GaAs layer.

また、図25に示すように、下部コンタクト層101を全画素に共通とし、全画素につながっている表面側の配線111を上部コンタクト層105に接続することで、上部及び下部活性層102、104にバイアスをかけることも考えられる。この場合、中間コンタクト層103に配線112を介して接続されたバンプ106から、下部活性層102からの出力信号を取り出すとともに、上部活性層104からの出力信号を取り出す。これにより、1画素当たり1つのバンプ106を設ければ良くなり、1画素当たりのバンプ数をさらに減らすことが可能である。   Further, as shown in FIG. 25, the lower contact layer 101 is common to all the pixels, and the surface side wiring 111 connected to all the pixels is connected to the upper contact layer 105, so that the upper and lower active layers 102, 104 are connected. It may be possible to bias the. In this case, an output signal from the lower active layer 102 and an output signal from the upper active layer 104 are taken out from the bump 106 connected to the intermediate contact layer 103 via the wiring 112. Accordingly, it is only necessary to provide one bump 106 per pixel, and the number of bumps per pixel can be further reduced.

しかしながら、このようにして1画素当たりのバンプ数を1つに減らす場合、バイアスを切り替えることによって、上部活性層104からの出力信号と下部活性層102からの出力信号とを交互に取り出すことになるため、感度上不利にならざるを得ない。つまり、上部及び下部活性層102、104からの出力信号を取り出す際の積分時間を半分程度しか取ることができなくなるため、感度上不利にならざるを得ない。   However, when the number of bumps per pixel is reduced to one in this way, the output signal from the upper active layer 104 and the output signal from the lower active layer 102 are alternately extracted by switching the bias. Therefore, it must be disadvantageous in terms of sensitivity. In other words, only about half of the integration time for taking out the output signals from the upper and lower active layers 102 and 104 can be taken, which is disadvantageous in terms of sensitivity.

そこで、1画素1バンプを実現しながら、感度を向上させたい。   Therefore, it is desirable to improve sensitivity while realizing 1 pixel 1 bump.

本センサ素子アレイは、第1波長帯に対する第1活性層と第2波長帯に対する第2活性層とを積層した構造を有し、縦横2つずつ配列された第1〜第4画素と、第1画素の第1活性層と第2画素の第1活性層とに電気的に接続された第1バンプと、第2画素の第2活性層に電気的に接続された第2バンプと、第1画素の第2活性層と第3画素の第2活性層とに電気的に接続された第3バンプと、第4画素の第1活性層に電気的に接続された第4バンプとを備え、第1〜第4バンプは、第1〜第4画素の上方にそれぞれ1つずつ設けられていることを要件とする。   The sensor element array has a structure in which a first active layer for the first wavelength band and a second active layer for the second wavelength band are stacked, and the first to fourth pixels arranged in two vertical and horizontal directions, A first bump electrically connected to a first active layer of one pixel and a first active layer of a second pixel; a second bump electrically connected to a second active layer of a second pixel; A third bump electrically connected to the second active layer of one pixel and the second active layer of the third pixel; and a fourth bump electrically connected to the first active layer of the fourth pixel. The first to fourth bumps are required to be provided one above the first to fourth pixels, respectively.

本撮像装置は、上記センサ素子アレイと、センサ素子アレイに少なくとも前記第1〜第4バンプを含む複数のバンプを介して接続された信号処理回路チップと、信号処理回路チップに接続された制御演算部とを備え、制御演算部は、第1バンプを介して第1画素及び第2画素の第1活性層から読み出された2画素分の出力信号を、第2画素の前記第2活性層から読み出された出力信号と第1画素の第2活性層から読み出された出力信号との比率に基づいて分配して、第1画素の第1活性層からの出力信号及び第2画素の第1活性層からの出力信号を求め、かつ、第3バンプを介して第1画素及び第3画素の第2活性層から読み出された2画素分の出力信号を、第1画素の第1活性層から読み出された出力信号と第3画素の第1活性層から読み出された出力信号との比率に基づいて分配して、第1画素の第2活性層からの出力信号及び第3画素の第2活性層からの出力信号を求めるように構成されていることを要件とする。   The imaging apparatus includes the sensor element array, a signal processing circuit chip connected to the sensor element array via a plurality of bumps including at least the first to fourth bumps, and a control operation connected to the signal processing circuit chip. And the control calculation unit outputs an output signal for two pixels read from the first active layer of the first pixel and the second pixel via the first bump to the second active layer of the second pixel. Distribution based on the ratio of the output signal read from the second active layer of the first pixel and the output signal from the first active layer of the first pixel and the second pixel An output signal from the first active layer is obtained, and an output signal for two pixels read from the second active layer of the first pixel and the third pixel through the third bump is used as the first pixel of the first pixel. The output signal read from the active layer and read from the first active layer of the third pixel The output signal from the second active layer of the first pixel and the output signal from the second active layer of the third pixel are distributed based on the ratio to the output signal generated. And

本センサ素子アレイは、一の波長帯に対する下部活性層の上方に他の波長帯に対する上部活性層を積層した構造を有する複数の画素と、下部活性層を2画素分の大きさに分断し、上部活性層を1画素分の大きさに分断する複数の分離溝と、1画素分の大きさを有する複数の上部活性層のうち、2画素分の大きさを有する下部活性層が延びる方向に直交する方向に隣接する2つの上部活性層をそれぞれ電気的に接続する複数の配線と、2画素分の大きさを有する複数の下部活性層のそれぞれに接続されるバンプが、2画素分の大きさを有する複数の下部活性層のそれぞれの上方に、下部活性層が延びる方向に直交する方向で互いに1画素分ずれて並び、かつ、配線によって接続された隣接する2つの上部活性層のそれぞれに接続されるバンプが、配線によって接続された隣接する2つの上部活性層のそれぞれの上方に、下部活性層が延びる方向で互いに1画素分ずれて並ぶように、複数の画素の上方にそれぞれ1つずつ設けられた複数のバンプとを備えることを要件とする。   In this sensor element array, a plurality of pixels having a structure in which an upper active layer for another wavelength band is stacked above a lower active layer for one wavelength band, and the lower active layer are divided into two pixel sizes, Among the plurality of isolation trenches for dividing the upper active layer into a size for one pixel and the plurality of upper active layers having a size for one pixel, the lower active layer having a size for two pixels extends in the extending direction. A plurality of wirings electrically connecting two upper active layers adjacent to each other in the orthogonal direction and a bump connected to each of a plurality of lower active layers having a size corresponding to two pixels have a size corresponding to two pixels. Above each of the plurality of lower active layers having a thickness, arranged in a direction perpendicular to the direction in which the lower active layer extends and shifted by one pixel from each other and connected to each of the two adjacent upper active layers connected by wiring The bump to be connected A plurality of pixels each provided above each of the plurality of pixels so as to be shifted from each other by one pixel in the extending direction of the lower active layer above each of the two adjacent upper active layers connected by the wiring. It is a requirement to have a bump.

本センサ素子アレイの製造方法は、一の波長帯に対する下部活性層の上方に他の波長帯に対する上部活性層を積層させ、下部活性層を2画素分の大きさに分断し、上部活性層を1画素分の大きさに分断する複数の分離溝を形成し、1画素分の大きさを有する複数の上部活性層のうち、2画素分の大きさを有する下部活性層が延びる方向に直交する方向に隣接する2つの上部活性層をそれぞれ配線によって電気的に接続し、2画素分の大きさを有する複数の下部活性層のそれぞれに接続されるバンプが、2画素分の大きさを有する複数の下部活性層のそれぞれの上方に、下部活性層が延びる方向に直交する方向で互いに1画素分ずれて並び、かつ、配線によって接続された隣接する2つの上部活性層のそれぞれに接続されるバンプが、配線によって接続された隣接する2つの上部活性層のそれぞれの上方に、下部活性層が延びる方向で互いに1画素分ずれて並ぶように、各画素の上方にそれぞれ1つずつバンプを形成することを要件とする。   In the manufacturing method of the sensor element array, an upper active layer for another wavelength band is stacked above a lower active layer for one wavelength band, the lower active layer is divided into two pixel sizes, and the upper active layer is divided. A plurality of separation grooves that are divided into a size for one pixel are formed, and among a plurality of upper active layers having a size for one pixel, the lower active layer having a size for two pixels is orthogonal to the extending direction. A plurality of bumps connected to each of a plurality of lower active layers each having a size corresponding to two pixels are electrically connected to each other by two wirings adjacent to each other in the direction. Bumps that are arranged above each of the lower active layers of the first active layer and are shifted by one pixel in the direction perpendicular to the direction in which the lower active layer extends and connected to each of the two adjacent upper active layers connected by the wiring However, due to wiring It is necessary to form one bump above each pixel above each of two adjacent upper active layers connected to each other so as to be shifted by one pixel from each other in the direction in which the lower active layer extends. And

したがって、本センサ素子アレイ及びその製造方法、撮像装置によれば、1画素1バンプを実現しながら、感度を向上させることができるという利点がある。   Therefore, according to the sensor element array, the manufacturing method thereof, and the imaging device, there is an advantage that the sensitivity can be improved while realizing one pixel and one bump.

(A)、(B)は、本実施形態のセンサ素子アレイの構成を示す模式図である。(A), (B) is a schematic diagram which shows the structure of the sensor element array of this embodiment. (A)、(B)は、本実施形態のセンサ素子アレイの構成を示す模式図である。(A), (B) is a schematic diagram which shows the structure of the sensor element array of this embodiment. 本実施形態の撮像装置の構成を示す模式図である。It is a schematic diagram which shows the structure of the imaging device of this embodiment. (A)〜(C)は、本実施形態の撮像装置に備えられる制御演算部における処理を説明するための図である。(A)-(C) are the figures for demonstrating the process in the control calculating part with which the imaging device of this embodiment is equipped. 本実施形態の撮像装置に備えられる制御演算部における処理を示すフローチャートである。It is a flowchart which shows the process in the control calculating part with which the imaging device of this embodiment is equipped. 2波長QWIPによって各画素が構成された赤外線検知素子アレイにおける各画素からの出力信号の強度分布を示す図である。It is a figure which shows intensity distribution of the output signal from each pixel in the infrared rays detection element array in which each pixel was comprised by 2 wavelength QWIP. 本実施形態の撮像装置に備えられる制御演算部における、隣接する4つの画素に均等な光が入射した場合の各画素の各活性層からの出力信号の演算例を示す図である。It is a figure which shows the example of a calculation of the output signal from each active layer of each pixel in the control calculating part with which the imaging device of this embodiment is provided, when equal light injects into four adjacent pixels. 本実施形態の撮像装置に備えられる制御演算部における、隣接する4つの画素に均等な光が入射した場合の各画素の各活性層からの出力信号の演算例を示す図である。It is a figure which shows the example of a calculation of the output signal from each active layer of each pixel in the control calculating part with which the imaging device of this embodiment is provided, when equal light injects into four adjacent pixels. 本実施形態の撮像装置に備えられる制御演算部における、隣接する4つの画素の中に入射光が無い画素が存在する場合の各画素の各活性層からの出力信号の演算例を示す図である。It is a figure which shows the example of a calculation of the output signal from each active layer of each pixel in the case of the pixel which does not have incident light in four adjacent pixels in the control calculating part with which the imaging device of this embodiment is equipped. . 本実施形態の撮像装置に備えられる制御演算部における、隣接する4つの画素の中に入射光が無い画素が存在する場合の各画素の各活性層からの出力信号の演算例を示す図である。It is a figure which shows the example of a calculation of the output signal from each active layer of each pixel in the case of the pixel which does not have incident light in four adjacent pixels in the control calculating part with which the imaging device of this embodiment is equipped. . 本実施形態の撮像装置に備えられる制御演算部における、隣接する4つの画素で入射光が比較的滑らかに変化する場合の各画素の各活性層からの出力信号の演算例を示す図である。It is a figure which shows the example of a calculation of the output signal from each active layer of each pixel in case the incident light changes comparatively smoothly in four adjacent pixels in the control calculating part with which the imaging device of this embodiment is provided. 本実施形態の撮像装置に備えられる制御演算部における、隣接する4つの画素で入射光が比較的滑らかに変化する場合の各画素の各活性層からの出力信号の演算例を示す図である。It is a figure which shows the example of a calculation of the output signal from each active layer of each pixel in case the incident light changes comparatively smoothly in four adjacent pixels in the control calculating part with which the imaging device of this embodiment is provided. 本実施形態の撮像装置におけるターゲットの輪郭部分における空間分解能について説明するための図である。It is a figure for demonstrating the spatial resolution in the outline part of the target in the imaging device of this embodiment. 1画素3バンプの場合のバンプの配置を示す模式図である。It is a schematic diagram which shows arrangement | positioning of the bump in the case of 1 pixel 3 bump. 1画素2バンプの場合のバンプの配置を示す模式図である。It is a schematic diagram which shows arrangement | positioning of the bump in the case of 1 pixel 2 bumps. (A)〜(C)は、本実施形態のセンサ素子アレイの具体的な構造を示す模式図であって、(A)は平面図、(B)は(A)のX−Y線に沿う断面図、(C)は(A)のY−Z線に沿う断面図である。(A)-(C) are the schematic diagrams which show the specific structure of the sensor element array of this embodiment, Comprising: (A) is a top view, (B) follows the XY line of (A). Sectional drawing and (C) are sectional drawings which follow the YZ line of (A). 本実施形態のセンサ素子アレイの動作を説明するための模式図である。It is a schematic diagram for demonstrating operation | movement of the sensor element array of this embodiment. (A)、(B)は、本実施形態のセンサ素子アレイの変形例の構成を示す模式図である。(A), (B) is a schematic diagram which shows the structure of the modification of the sensor element array of this embodiment. (A)、(B)は、本実施形態のセンサ素子アレイの変形例の構成を示す模式図である。(A), (B) is a schematic diagram which shows the structure of the modification of the sensor element array of this embodiment. (A)、(B)は、本実施形態のセンサ素子アレイの変形例の構成を示す模式図である。(A), (B) is a schematic diagram which shows the structure of the modification of the sensor element array of this embodiment. 従来の1画素3バンプのIRFPAの構成を示す模式的断面図である。It is typical sectional drawing which shows the structure of the conventional 1 pixel 3 bump IRFPA. IRFPAと信号処理回路チップとのフリップチップボンディングを示す模式的断面図である。It is a typical sectional view showing flip chip bonding of IRFPA and a signal processing circuit chip. 従来の1画素3バンプのIRFPAと信号処理回路チップとをフリップチップボンディングする場合の課題を説明するための模式的断面図である。It is typical sectional drawing for demonstrating the subject at the time of flip chip bonding of IRFPA and signal processing circuit chip of the conventional 1 pixel 3 bump. 1画素2バンプのIRFPAの構成を示す模式的断面図である。It is a typical sectional view showing composition of IRFPA of 1 pixel 2 bump. 1画素1バンプのIRFPAの構成を示す模式的断面図である。It is typical sectional drawing which shows the structure of IRFPA of 1 pixel 1 bump.

以下、図面により、本発明の実施の形態にかかるセンサ素子アレイ及びその製造方法、撮像装置について、図1〜図17を参照しながら説明する。
本実施形態にかかる撮像装置は、例えば赤外線撮像装置である。図3に示すように、本赤外線撮像装置1は、赤外線イメージセンサ2と、信号処理及び各種制御を行なう制御演算部3と、撮像された画像を表示するモニタ4とを備える。
Hereinafter, a sensor element array, a manufacturing method thereof, and an imaging apparatus according to an embodiment of the present invention will be described with reference to FIGS.
The imaging device according to the present embodiment is, for example, an infrared imaging device. As shown in FIG. 3, the infrared imaging device 1 includes an infrared image sensor 2, a control calculation unit 3 that performs signal processing and various controls, and a monitor 4 that displays a captured image.

ここで、赤外線イメージセンサ2は、複数の赤外線検知素子(画素)を備える赤外線検知素子アレイ5と、赤外線検知素子アレイ5にバンプ6を介して接続され、信号処理回路を含む信号処理回路チップ7とを備える。
このうち、赤外線検知素子アレイ5は、赤外線の入射量に応じて光電流を発生する赤外線検知素子によって構成される複数の画素10が二次元に配列されている二次元赤外線検知素子アレイである(図14参照)。
Here, the infrared image sensor 2 includes an infrared detection element array 5 having a plurality of infrared detection elements (pixels), and a signal processing circuit chip 7 connected to the infrared detection element array 5 via bumps 6 and including a signal processing circuit. With.
Among these, the infrared detection element array 5 is a two-dimensional infrared detection element array in which a plurality of pixels 10 constituted by infrared detection elements that generate a photocurrent according to the amount of incident infrared rays are two-dimensionally arranged ( (See FIG. 14).

また、赤外線検知素子アレイ5は、異なる波長帯に対して感度を有する2つの多重量子井戸(MQW;Multi Quantum Well)層を赤外線吸収層として用いた量子井戸型赤外線フォトディテクタによって各画素を構成した量子井戸型赤外線検知素子アレイである。つまり、赤外線検知素子アレイ5に備えられる各赤外線検知素子、即ち、各画素は、2種類の波長帯に対して感度を有する2波長QWIPによって構成されている。そして、2波長QWIPは、第1波長帯に対する第1MQW層8と第2波長帯に対する第2MQW層9とを積層した構造を有する(図14参照)。なお、第1MQW層8を、第1活性層、表面側活性層、上部活性層ともいう。また、第2MQW層9を、第2活性層、基板側活性層、下部活性層ともいう。また、第1波長帯に含まれる波長を波長1ともいい、第2波長帯に含まれる波長を波長2ともいう。   The infrared detection element array 5 includes a quantum well infrared detector that uses two multiple quantum well (MQW) layers having sensitivity to different wavelength bands as infrared absorption layers. This is a well-type infrared detection element array. That is, each infrared detection element, that is, each pixel provided in the infrared detection element array 5 is configured by two-wavelength QWIP having sensitivity to two types of wavelength bands. The two-wavelength QWIP has a structure in which a first MQW layer 8 for the first wavelength band and a second MQW layer 9 for the second wavelength band are stacked (see FIG. 14). The first MQW layer 8 is also referred to as a first active layer, a surface side active layer, and an upper active layer. The second MQW layer 9 is also referred to as a second active layer, a substrate side active layer, and a lower active layer. The wavelength included in the first wavelength band is also referred to as wavelength 1, and the wavelength included in the second wavelength band is also referred to as wavelength 2.

なお、赤外線検知素子アレイ5を、センサ素子アレイ、センサアレイ、(二次元)検知素子アレイ、(二次元)撮像素子アレイ、(二次元)受光素子アレイ、量子型赤外線検知素子アレイ、二次元素子アレイ、(二次元二波長)赤外線焦点面アレイ(IRFPA)、又は、QWIP焦点面アレイ(QWIP−FPA)ともいう。また、赤外線検知素子を、量子型赤外線検知素子、受光素子、センサ素子、フォトセンサ、QWIP素子、2波長QWIP素子、2波長素子、QWIP、又は、2波長QWIPともいう。   The infrared detection element array 5 includes a sensor element array, a sensor array, a (two-dimensional) detection element array, a (two-dimensional) imaging element array, a (two-dimensional) light-receiving element array, a quantum infrared detection element array, and a two-dimensional element. Also referred to as an array, a (two-dimensional two-wavelength) infrared focal plane array (IRFPA), or a QWIP focal plane array (QWIP-FPA). The infrared detection element is also referred to as a quantum infrared detection element, a light receiving element, a sensor element, a photosensor, a QWIP element, a two-wavelength QWIP element, a two-wavelength element, QWIP, or a two-wavelength QWIP.

信号処理回路チップ7は、各画素10から出力される電気信号が入力され、これを増幅する入力回路、入力回路の出力を外部に読み出す読出回路等の信号処理回路を備える。ここで、読出回路は、赤外線が入射して各赤外線検知素子に流れた電流量に応じた出力電圧を順次読み出す回路である。これをROIC(readout integrated circuit)ともいう。なお、入力回路と読出回路をまとめて読出回路と呼んでも良い。本実施形態では、信号処理回路チップ7は、例えばSi系の半導体材料によって形成されている。なお、信号処理回路チップ7は、信号処理回路アレイ又は信号読出回路チップともいう。   The signal processing circuit chip 7 is provided with a signal processing circuit such as an input circuit that receives an electric signal output from each pixel 10 and amplifies the electric signal, and a reading circuit that reads the output of the input circuit to the outside. Here, the readout circuit is a circuit that sequentially reads out the output voltage corresponding to the amount of current that has flowed through each infrared detection element when infrared rays are incident. This is also called ROIC (readout integrated circuit). Note that the input circuit and the readout circuit may be collectively referred to as a readout circuit. In the present embodiment, the signal processing circuit chip 7 is made of, for example, a Si-based semiconductor material. The signal processing circuit chip 7 is also referred to as a signal processing circuit array or a signal reading circuit chip.

そして、赤外線検知素子アレイ5と信号処理回路チップ7とは、各画素10に設けられた複数のバンプ6(金属バンプ;例えばInバンプ)を介して接続されている。つまり、異なる材料からなる赤外線検知素子アレイ5と信号処理回路チップ7とが、ハイブリッド接続された構造になっている。ここでは、複数のバンプ6は各画素10の上方に一つずつ設けられており、これらのバンプ6を介して、各画素10が対応する信号処理回路チップ7中の各セルに別個に電気的に接続されている。これにより、第1活性層8及び第2活性層9からの出力信号は、バンプ6を介して、信号処理回路チップ7中の各セルへ取り出されるようになっている。   The infrared detection element array 5 and the signal processing circuit chip 7 are connected via a plurality of bumps 6 (metal bumps; for example, In bumps) provided in each pixel 10. That is, the infrared detection element array 5 and the signal processing circuit chip 7 made of different materials are hybridly connected. Here, each of the plurality of bumps 6 is provided above each pixel 10, and each of the cells in the signal processing circuit chip 7 corresponding to each pixel 10 is electrically connected to each pixel 10 via these bumps 6. It is connected to the. As a result, output signals from the first active layer 8 and the second active layer 9 are extracted to each cell in the signal processing circuit chip 7 via the bumps 6.

また、本実施形態では、上述のように構成される赤外線検知素子アレイ5及び信号処理回路チップ7を含む赤外線イメージセンサ2は、赤外線が入射しうる窓を有する真空容器11(検知器容器)内に設けられている。そして、赤外線イメージセンサ2は、冷却系(冷凍機)12に接続されたコールドヘッド13に取り付けられて冷却されるようになっている。つまり、本赤外線イメージセンサ2は、冷却型赤外線イメージセンサである。また、真空容器11の窓にはレンズ14が取り付けられており、撮像対象(ターゲット)からの赤外線は、レンズ14によって赤外線検知素子アレイ5上に結像するようになっている。   Further, in the present embodiment, the infrared image sensor 2 including the infrared detection element array 5 and the signal processing circuit chip 7 configured as described above is in a vacuum container 11 (detector container) having a window through which infrared rays can enter. Is provided. The infrared image sensor 2 is attached to a cold head 13 connected to a cooling system (refrigerator) 12 to be cooled. That is, the infrared image sensor 2 is a cooling infrared image sensor. A lens 14 is attached to the window of the vacuum vessel 11, and infrared rays from the imaging target (target) are imaged on the infrared detection element array 5 by the lens 14.

また、上述の赤外線イメージセンサ2に備えられる信号処理回路チップ7には制御演算部3が接続されている。つまり、信号処理回路チップ7から真空容器11の外部へ出力配線15が引き出され、この出力配線15を介して信号処理回路チップ7と制御演算部3(外部装置)とが接続されている。そして、信号処理回路チップ7からの出力信号は、制御演算部3へ送られ、制御演算部3で信号処理されるようになっている。   In addition, a control calculation unit 3 is connected to the signal processing circuit chip 7 provided in the infrared image sensor 2 described above. That is, the output wiring 15 is drawn out from the signal processing circuit chip 7 to the outside of the vacuum container 11, and the signal processing circuit chip 7 and the control arithmetic unit 3 (external device) are connected via the output wiring 15. Then, an output signal from the signal processing circuit chip 7 is sent to the control calculation unit 3 and is subjected to signal processing by the control calculation unit 3.

ここで、制御演算部3は、コンピュータやコントローラによって構成される。この制御演算部3は、駆動回路や信号処理回路を含み、赤外線検知素子アレイ5に含まれる各素子を駆動するための電力や駆動パルス等を出力するとともに、各素子からの出力信号の処理を行ない、モニタ4へ画像信号を出力するようになっている。
ところで、本実施形態では、1画素1バンプを実現しながら、感度を向上させるために、赤外線検知素子アレイ5を以下のように構成し、この構成に応じて、制御演算部3において以下のような処理を行なうようにしている。
Here, the control calculation unit 3 is configured by a computer or a controller. The control calculation unit 3 includes a drive circuit and a signal processing circuit, outputs power and drive pulses for driving each element included in the infrared detection element array 5, and processes output signals from each element. The image signal is output to the monitor 4.
By the way, in this embodiment, in order to improve sensitivity while realizing 1 pixel 1 bump, the infrared detection element array 5 is configured as follows, and in the control calculation unit 3 according to this configuration, the following is performed. I'm trying to do the right thing.

まず、本赤外線検知素子アレイ5では、図1(A)、(B)に示すように、隣接する4つの画素、即ち、縦横2つずつ配列された第1〜第4画素10A〜10Dにおいて、第1〜第4画素10A〜10Dの上方に第1〜第4バンプ6A〜6Dがそれぞれ1つずつ設けられている。つまり、本赤外線検知素子アレイ5の各画素10を構成する2波長QWIPは1画素1バンプの2波長QWIPである。   First, in this infrared detection element array 5, as shown in FIGS. 1A and 1B, in four adjacent pixels, that is, in the first to fourth pixels 10A to 10D arranged in two vertical and horizontal directions, The first to fourth bumps 6A to 6D are respectively provided above the first to fourth pixels 10A to 10D. That is, the two-wavelength QWIP constituting each pixel 10 of the infrared detection element array 5 is the two-wavelength QWIP of one pixel and one bump.

なお、ここでは、隣接する4つの画素10A〜10Dは、正方形状に配置されている。また、図1(A)は、横方向に2画素分の第1活性層8が電気的に接続されている状態を模式的に示しており、図1(B)は、縦方向に2画素分の第2活性層9が電気的に接続されている状態を模式的に示しており、実際には、これらが積層された状態になっている。
そして、第1バンプ6Aは、第1画素10Aの第1活性層8と第2画素10Bの第1活性層8とに電気的に接続されている。また、第2バンプ6Bは、第2画素10Bの第2活性層9と第4画素10Dの第2活性層9とに電気的に接続されている。また、第3バンプ6Cは、第1画素10Aの第2活性層9と第3画素10Cの第2活性層9とに電気的に接続されている。また、第4バンプ6Dは、第3画素10Cの第1活性層8と第4画素10Dの第1活性層8とに電気的に接続されている。
Here, the four adjacent pixels 10A to 10D are arranged in a square shape. 1A schematically shows a state in which the first active layer 8 for two pixels is electrically connected in the horizontal direction, and FIG. 1B shows two pixels in the vertical direction. The state in which the second active layer 9 is electrically connected is schematically shown, and in reality, these are laminated.
The first bump 6A is electrically connected to the first active layer 8 of the first pixel 10A and the first active layer 8 of the second pixel 10B. The second bump 6B is electrically connected to the second active layer 9 of the second pixel 10B and the second active layer 9 of the fourth pixel 10D. The third bump 6C is electrically connected to the second active layer 9 of the first pixel 10A and the second active layer 9 of the third pixel 10C. The fourth bump 6D is electrically connected to the first active layer 8 of the third pixel 10C and the first active layer 8 of the fourth pixel 10D.

このように、隣接する4つの第1〜第4画素10A〜10Dにおいて、第1活性層8は、横方向に第1画素10Aと第2画素10Bの2画素分が電気的に接続されており、また、横方向に第3画素10Cと第4画素10Dの2画素分が電気的に接続されている。そして、第1画素10Aと第2画素10Bとで電気的に接続されている第1活性層8に第1バンプ6Aが電気的に接続されており、第3画素10Cと第4画素10Dとで電気的に接続されている第1活性層8に第4バンプ6Dが電気的に接続されている。   Thus, in the four adjacent first to fourth pixels 10A to 10D, the first active layer 8 is electrically connected to the two pixels of the first pixel 10A and the second pixel 10B in the lateral direction. In addition, two pixels of the third pixel 10C and the fourth pixel 10D are electrically connected in the horizontal direction. The first bump 6A is electrically connected to the first active layer 8 electrically connected to the first pixel 10A and the second pixel 10B, and the third pixel 10C and the fourth pixel 10D are connected to each other. The fourth bump 6D is electrically connected to the first active layer 8 that is electrically connected.

また、隣接する4つの第1〜第4画素10A〜10Dにおいて、第2活性層9は、縦方向に第1画素10Aと第3画素10Cの2画素分が電気的に接続されており、また、縦方向に第2画素10Bと第4画素10Dの2画素分が電気的に接続されている。そして、第1画素10Aと第3画素10Cとで電気的に接続されている第2活性層9に第3バンプ6Cが電気的に接続されており、第2画素10Bと第4画素10Dとで電気的に接続されている第2活性層9に第2バンプ6Bが電気的に接続されている。   In the four adjacent first to fourth pixels 10A to 10D, the second active layer 9 is electrically connected to two pixels of the first pixel 10A and the third pixel 10C in the vertical direction, and The two pixels of the second pixel 10B and the fourth pixel 10D are electrically connected in the vertical direction. The third bump 6C is electrically connected to the second active layer 9 electrically connected to the first pixel 10A and the third pixel 10C, and the second pixel 10B and the fourth pixel 10D are connected to each other. The second bump 6B is electrically connected to the second active layer 9 that is electrically connected.

ここでは、隣接する4つの画素10A〜10Dでは、縦方向に2画素分が電気的に接続されている2つの第2活性層9の直上に、横方向に2画素分が電気的に接続されている2つの第1活性層8が配置されている。
これを赤外線検知素子アレイ5の全体で見ると、2種類の波長帯に対する2つの活性層8、9のうちの一方の第1活性層8は、図2(A)に示すように、横方向に2画素分が電気的に接続されたものが二次元に配列された構造になっている。また、2種類の波長帯に対する2つの活性層8、9のうちの他方の第2活性層9は、図2(B)に示すように、縦方向に2画素分が電気的に接続されたものが二次元に配列された構造になっている。なお、図2(A)は、横方向に2画素分が電気的に接続された複数の第1活性層8が縦方向及び横方向にそろえて二次元に配列された状態を模式的に示している。また、図2(B)は、縦方向に2画素分が電気的に接続された複数の第2活性層9が縦方向及び横方向にそろえて二次元に配列された状態を模式的に示している。実際には、これらは積層された状態になっている。
Here, in the adjacent four pixels 10A to 10D, two pixels are electrically connected in the horizontal direction immediately above the two second active layers 9 in which two pixels are electrically connected in the vertical direction. Two first active layers 8 are arranged.
When this is seen as a whole of the infrared detection element array 5, as shown in FIG. 2A, one of the two active layers 8 and 9 for the two wavelength bands is in the horizontal direction. The two pixels are electrically connected to each other in a two-dimensional arrangement. Also, the other second active layer 9 out of the two active layers 8 and 9 for the two types of wavelength bands is electrically connected for two pixels in the vertical direction as shown in FIG. Things are arranged in two dimensions. 2A schematically shows a state in which a plurality of first active layers 8 in which two pixels are electrically connected in the horizontal direction are arranged two-dimensionally in the vertical and horizontal directions. ing. FIG. 2B schematically shows a state in which a plurality of second active layers 9 in which two pixels are electrically connected in the vertical direction are arranged two-dimensionally in the vertical and horizontal directions. ing. In practice, they are in a stacked state.

そして、横方向に2画素分が電気的に接続されている複数の第1活性層8のそれぞれに電気的に接続されるバンプ6が、図2(A)に示すように、横方向に2画素分が電気的に接続されている第1活性層8のそれぞれの上方に、縦方向で互いに1画素分ずれて並び、かつ、縦方向に2画素分が電気的に接続されている複数の第2活性層9のそれぞれに電気的に接続されるバンプ6が、図2(B)に示すように、縦方向に2画素分が電気的に接続されている第2活性層9のそれぞれの上方に、横方向で互いに1画素分ずれて並ぶように、複数のバンプ6が各画素10の上方にそれぞれ1つずつ設けられている。   Then, as shown in FIG. 2A, bumps 6 electrically connected to each of the plurality of first active layers 8 to which two pixels are electrically connected in the horizontal direction are two in the horizontal direction. Above each of the first active layers 8 to which pixels are electrically connected, a plurality of pixels are arranged so as to be shifted from each other by one pixel in the vertical direction, and two pixels are electrically connected in the vertical direction. As shown in FIG. 2B, the bumps 6 electrically connected to each of the second active layers 9 are respectively connected to each of the second active layers 9 in which two pixels are electrically connected in the vertical direction. A plurality of bumps 6 are provided above each pixel 10 so as to be shifted upward by one pixel in the horizontal direction.

このような構造になっているため、2画素分が電気的に接続されている複数の活性層8、9のそれぞれから1つのバンプ6を介して読み出される出力信号は、2画素分の出力信号となる。
つまり、隣接する4つの第1〜第4画素10A〜10Dでは、第1バンプ6Aを介して、第1画素10A及び第2画素10Bの第1活性層8からの2画素分の出力信号が出力されることになる。また、第2バンプ6Bを介して、第2画素10B及び第4画素10Dの第2活性層9からの2画素分の出力信号が出力されることになる。また、第3バンプ6Cを介して、第1画素10A及び第3画素10Cの第2活性層9からの2画素分の出力信号が出力されることになる。また、第4バンプ6Dを介して、第3画素10C及び第4画素10Dの第1活性層8からの2画素分の出力信号が出力されることになる。
Due to such a structure, an output signal read out from each of the plurality of active layers 8 and 9 electrically connected to two pixels through one bump 6 is an output signal for two pixels. It becomes.
That is, in the four adjacent first to fourth pixels 10A to 10D, output signals for two pixels from the first active layer 8 of the first pixel 10A and the second pixel 10B are output via the first bump 6A. Will be. Further, output signals for two pixels from the second active layer 9 of the second pixel 10B and the fourth pixel 10D are output via the second bump 6B. Further, output signals for two pixels from the second active layer 9 of the first pixel 10A and the third pixel 10C are output via the third bump 6C. In addition, output signals for two pixels from the first active layer 8 of the third pixel 10C and the fourth pixel 10D are output via the fourth bump 6D.

このため、このような構成に応じて、制御演算部3において以下のような処理を行なうようになっている。
つまり、制御演算部3は、第1バンプ6Aを介して第1画素10A及び第2画素10Bの第1活性層8から読み出された2画素分の出力信号を、第1画素10A及び第3画素10Cの第2活性層9から読み出された出力信号と第2画素10B及び第4画素10Dの第2活性層9から読み出された出力信号との比率に基づいて分配して、第1画素10Aの第1活性層8からの出力信号及び第2画素10Bの第1活性層8からの出力信号を求めるようになっている。
For this reason, in accordance with such a configuration, the control arithmetic unit 3 performs the following processing.
That is, the control calculation unit 3 outputs the output signals for two pixels read from the first active layer 8 of the first pixel 10A and the second pixel 10B via the first bump 6A to the first pixel 10A and the third pixel 10A. Based on the ratio of the output signal read from the second active layer 9 of the pixel 10C and the output signal read from the second active layer 9 of the second pixel 10B and the fourth pixel 10D, the first signal is distributed. An output signal from the first active layer 8 of the pixel 10A and an output signal from the first active layer 8 of the second pixel 10B are obtained.

また、制御演算部3は、第2バンプ6Bを介して第2画素10B及び第4画素10Dの第2活性層9から読み出された2画素分の出力信号を、第1画素10A及び第2画素10Bの第1活性層8から読み出された出力信号と第3画素10C及び第4画素10Dの第1活性層8から読み出された出力信号との比率に基づいて分配して、第2画素10Bの第2活性層9からの出力信号及び第4画素10Dの第2活性層9からの出力信号を求めるようになっている。   Further, the control calculation unit 3 outputs the output signals for two pixels read from the second active layer 9 of the second pixel 10B and the fourth pixel 10D via the second bump 6B to the first pixel 10A and the second pixel 10D. Based on the ratio between the output signal read from the first active layer 8 of the pixel 10B and the output signal read from the first active layer 8 of the third pixel 10C and the fourth pixel 10D, the second signal is distributed. An output signal from the second active layer 9 of the pixel 10B and an output signal from the second active layer 9 of the fourth pixel 10D are obtained.

また、制御演算部3は、第3バンプ6Cを介して第1画素10A及び第3画素10Cの第2活性層9から読み出された2画素分の出力信号を、第1画素10A及び第2画素10Bの第1活性層8から読み出された出力信号と第3画素10C及び第4画素10Dの第1活性層8から読み出された出力信号との比率に基づいて分配して、第1画素10Aの第2活性層9からの出力信号及び第3画素10Cの第2活性層9からの出力信号を求めるようになっている。   Further, the control calculation unit 3 outputs the output signals for two pixels read from the second active layer 9 of the first pixel 10A and the third pixel 10C via the third bump 6C to the first pixel 10A and the second pixel 10C. Based on the ratio between the output signal read from the first active layer 8 of the pixel 10B and the output signal read from the first active layer 8 of the third pixel 10C and the fourth pixel 10D, the first signal is distributed. An output signal from the second active layer 9 of the pixel 10A and an output signal from the second active layer 9 of the third pixel 10C are obtained.

また、制御演算部3は、第4バンプ6Dを介して第3画素10C及び第4画素10Dの第1活性層8から読み出された2画素分の出力信号を、第1画素10A及び第3画素10Cの第2活性層9から読み出された出力信号と第2画素10B及び第4画素10Dの第2活性層9から読み出された出力信号との比率に基づいて分配して、第3画素10Cの第1活性層8からの出力信号及び第4画素10Dの第1活性層8からの出力信号を求めるようになっている。   Further, the control calculation unit 3 outputs the output signals for two pixels read from the first active layer 8 of the third pixel 10C and the fourth pixel 10D via the fourth bump 6D to the first pixel 10A and the third pixel 10D. Based on the ratio between the output signal read from the second active layer 9 of the pixel 10C and the output signal read from the second active layer 9 of the second pixel 10B and the fourth pixel 10D, the third signal is distributed. An output signal from the first active layer 8 of the pixel 10C and an output signal from the first active layer 8 of the fourth pixel 10D are obtained.

このように、一方の活性層からの2画素分の出力信号、即ち、一方の波長帯の2画素分の出力信号を、一方の活性層に対応する位置に設けられた2つの他方の活性層からの2画素分の出力信号、即ち、2つの他方の波長帯の2画素分の出力信号の比率で分配して、各画素10の各活性層8、9からの出力信号を求めるようになっている。
つまり、電気的に接続されている2つの画素10の第1活性層8からバンプ6を介して読み出される2画素分の出力信号を、第1活性層8の一方の側の下方の位置に設けられた第2活性層9から読み出された出力信号と第1活性層8の他方の側の下方の位置に設けられた第2活性層9から読み出された出力信号との比率に基づいて分配して、2つの画素10のうちの一方の画素10の第1活性層8からの出力信号及び他方の画素10の第1活性層8からの出力信号を求めるようになっている。
In this way, the output signal for two pixels from one active layer, that is, the output signal for two pixels in one wavelength band, is supplied to the other two active layers provided at positions corresponding to the one active layer. Output signals from the active layers 8 and 9 of each pixel 10 are obtained by distributing the output signals for two pixels from the pixel, that is, the ratio of the output signals for two pixels in the other two wavelength bands. ing.
That is, an output signal for two pixels read from the first active layer 8 of the two electrically connected pixels 10 through the bump 6 is provided at a position below one side of the first active layer 8. Based on the ratio between the output signal read from the second active layer 9 and the output signal read from the second active layer 9 provided at the lower position on the other side of the first active layer 8 The output signal from the first active layer 8 of one of the two pixels 10 and the output signal from the first active layer 8 of the other pixel 10 are obtained by distribution.

同様に、電気的に接続されている2つの画素10の第2活性層9からバンプ6を介して読み出される2画素分の出力信号を、第2活性層9の一方の側の上方の位置に設けられた第1活性層8から読み出された出力信号と第2活性層の他方の側の上方の位置に設けられた第1活性層8から読み出された出力信号との比率に基づいて分配して、2つの画素10のうちの一方の画素10の第2活性層9からの出力信号及び他方の画素10の第2活性層9からの出力信号を求めるようになっている。   Similarly, an output signal for two pixels read out from the second active layer 9 of the two electrically connected pixels 10 via the bumps 6 is placed at a position above one side of the second active layer 9. Based on the ratio between the output signal read from the provided first active layer 8 and the output signal read from the first active layer 8 provided at the upper position on the other side of the second active layer. The output signal from the second active layer 9 of one of the two pixels 10 and the output signal from the second active layer 9 of the other pixel 10 are obtained by distribution.

例えば、図4(A)に示すように、隣接する第1〜第4画素10A〜10Dからの出力信号(出力;信号強度)を、それぞれ、UL,UR,DL,DRとする。つまり、隣接する第1〜第4画素10A〜10Dの第1活性層8からの出力信号を、それぞれ、UL1,UR1,DL1,DR1とし、第2活性層9からの出力信号を、それぞれ、UL2,UR2,DL2,DR2とする。また、図4(B)に示すように、電気的に接続されている第1画素10Aと第2画素10Bの第1活性層8からの出力信号をUとし、電気的に接続されている第3画素10Cと第4画素10Dの第1活性層8からの出力信号をDとする。また、図4(C)に示すように、電気的に接続されている第1画素10Aと第3画素10Cの第2活性層9からの出力信号をLとし、電気的に接続されている第2画素10Bと第4画素10Dの第2活性層9からの出力信号をRとする。   For example, as shown in FIG. 4A, output signals (outputs; signal strengths) from adjacent first to fourth pixels 10A to 10D are UL, UR, DL, and DR, respectively. That is, the output signals from the first active layer 8 of the adjacent first to fourth pixels 10A to 10D are UL1, UR1, DL1, and DR1, respectively, and the output signals from the second active layer 9 are UL2 respectively. , UR2, DL2, DR2. Further, as shown in FIG. 4B, the output signal from the first active layer 8 of the first pixel 10A and the second pixel 10B that are electrically connected is U, and the electrically connected first pixel 10A and the second pixel 10B are electrically connected. Assume that D is an output signal from the first active layer 8 of the three pixels 10C and the fourth pixel 10D. Also, as shown in FIG. 4C, the output signal from the second active layer 9 of the first pixel 10A and the third pixel 10C that are electrically connected is L, and the electrically connected first pixel 10A and the third pixel 10C are electrically connected. The output signals from the second active layer 9 of the two pixels 10B and the fourth pixel 10D are R.

この場合、第1画素10Aと第2画素10Bの第1活性層8からの出力信号Uを、第1画素10Aと第3画素10Cの第2活性層9からの出力信号Lと、第2画素10Bと第4画素10Dの第2活性層9からの出力信号Rとの比(L:R)で分配して、第1画素10Aの第1活性層8からの出力信号UL1及び第2画素10Bの第1活性層8からの出力信号UR1を求めるようになっている。   In this case, the output signal U from the first active layer 8 of the first pixel 10A and the second pixel 10B, the output signal L from the second active layer 9 of the first pixel 10A and the third pixel 10C, and the second pixel The output signal UL1 from the first active layer 8 of the first pixel 10A and the second pixel 10B are distributed at a ratio (L: R) of 10B and the output signal R from the second active layer 9 of the fourth pixel 10D. The output signal UR1 from the first active layer 8 is obtained.

また、第3画素10Cと第4画素10Dの第1活性層8からの出力信号Dを、第1画素10Aと第3画素10Cの第2活性層9からの出力信号Lと、第2画素10Bと第4画素10Dの第2活性層9からの出力信号Rとの比(L:R)で分配して、第3画素10Cの第1活性層8からの出力信号DL1及び第4画素10Dの第1活性層8からの出力信号DR1を求めるようになっている。   Further, the output signal D from the first active layer 8 of the third pixel 10C and the fourth pixel 10D, the output signal L from the second active layer 9 of the first pixel 10A and the third pixel 10C, and the second pixel 10B. And the output signal R1 from the second active layer 9 of the fourth pixel 10D (L: R), and the output signal DL1 from the first active layer 8 of the third pixel 10C and the fourth pixel 10D. An output signal DR1 from the first active layer 8 is obtained.

また、第1画素10Aと第3画素10Cの第2活性層9からの出力信号Lを、第1画素10Aと第2画素10Bの第1活性層8からの出力信号Uと、第3画素10Cと第4画素10Dの第1活性層8からの出力信号Dとの比(U:D)で分配して、第1画素10Aの第2活性層9からの出力信号UL2及び第3画素10Cの第2活性層9からの出力信号DL2を求めるようになっている。   Further, the output signal L from the second active layer 9 of the first pixel 10A and the third pixel 10C, the output signal U from the first active layer 8 of the first pixel 10A and the second pixel 10B, and the third pixel 10C. And the output signal D from the first active layer 8 of the fourth pixel 10D (U: D), and the output signal UL2 from the second active layer 9 of the first pixel 10A and the third pixel 10C An output signal DL2 from the second active layer 9 is obtained.

また、第2画素10Bと第4画素10Dの第2活性層9からの出力信号Rを、第1画素10Aと第2画素10Bの第1活性層8からの出力信号Uと、第3画素10Cと第4画素10Dの第1活性層8からの出力信号Dとの比(U:D)で分配して、第2画素10Bの第2活性層9からの出力信号UR2及び第4画素10Dの第2活性層9からの出力信号DR2を求めるようになっている。   Further, the output signal R from the second active layer 9 of the second pixel 10B and the fourth pixel 10D, the output signal U from the first active layer 8 of the first pixel 10A and the second pixel 10B, and the third pixel 10C. And the output signal D from the first active layer 8 of the fourth pixel 10D (U: D), and the output signal UR2 from the second active layer 9 of the second pixel 10B and the fourth pixel 10D. An output signal DR2 from the second active layer 9 is obtained.

このようにして、制御演算部3は、第1〜第4画素10A〜10Dの上方にそれぞれ1つずつ設けられた第1〜第4バンプ6A〜6Dを介してそれぞれ読み出される2画素分の出力信号を分配することで、第1〜第4画素10A〜10Dの第1及び第2活性層8、9からの出力信号を求めるようになっている。つまり、各画素10の上方にそれぞれ1つずつ設けられたバンプ6を介してそれぞれ読み出される2画素分の出力信号を分配(分割・配分)することで、各画素10の第1及び第2活性層8、9からの出力信号、即ち、各画素10の各波長の出力信号を求めるようになっている。   In this way, the control calculation unit 3 outputs two pixels that are respectively read out through the first to fourth bumps 6A to 6D provided one above the first to fourth pixels 10A to 10D. By distributing the signals, output signals from the first and second active layers 8 and 9 of the first to fourth pixels 10A to 10D are obtained. In other words, by distributing (dividing / distributing) the output signals for two pixels that are read out via the bumps 6 provided one above each pixel 10, the first and second activations of each pixel 10 are obtained. The output signals from the layers 8 and 9, that is, the output signals of the respective wavelengths of the respective pixels 10 are obtained.

具体的には、制御演算部3は、以下のような手順で、信号処理(演算処理)を行なうようになっている。
つまり、図5に示すように、まず、制御演算部3は、各バンプ6を介して、電気的に接続されている2つの画素10の第1及び第2活性層8、9から、それぞれ、2画素分の出力信号を読み出す(ステップS10)。
Specifically, the control calculation unit 3 performs signal processing (calculation processing) in the following procedure.
That is, as shown in FIG. 5, first, the control calculation unit 3 starts from the first and second active layers 8 and 9 of the two pixels 10 electrically connected via the bumps 6, respectively. An output signal for two pixels is read (step S10).

例えば、隣接する4つの第1〜第4画素10A〜10Dにおいて、制御演算部3は、第1バンプ6Aを介して、第1画素10A及び第2画素10Bの第1活性層8から2画素分の出力信号を読み出す。また、制御演算部3は、第2バンプ6Bを介して、第2画素10B及び第4画素10Dの第2活性層9から2画素分の出力信号を読み出す。また、制御演算部3は、第3バンプ6Cを介して、第1画素10A及び第3画素10Cの第2活性層9から2画素分の出力信号を読み出す。また、制御演算部3は、第4バンプ6Dを介して、第3画素10C及び第4画素10Dの第1活性層8から2画素分の出力信号を読み出す。   For example, in the four adjacent first to fourth pixels 10A to 10D, the control calculation unit 3 has two pixels from the first active layer 8 of the first pixel 10A and the second pixel 10B via the first bump 6A. Read the output signal. In addition, the control calculation unit 3 reads output signals for two pixels from the second active layer 9 of the second pixel 10B and the fourth pixel 10D via the second bump 6B. In addition, the control calculation unit 3 reads output signals for two pixels from the second active layer 9 of the first pixel 10A and the third pixel 10C via the third bump 6C. In addition, the control calculation unit 3 reads output signals for two pixels from the first active layer 8 of the third pixel 10C and the fourth pixel 10D via the fourth bump 6D.

次に、制御演算部3は、読み出された2画素分の出力信号を分配する比率(分割比)を計算する(ステップS20)。
例えば、隣接する4つの第1〜第4画素10A〜10Dにおいて、制御演算部3は、第1画素10A及び第2画素10Bの第1活性層8から読み出された2画素分の出力信号を分配する比率として、第2画素10B及び第4画素10Dの第2活性層9から読み出された出力信号と第1画素10A及び第3画素10Cの第2活性層9から読み出された出力信号との比率を計算する。
Next, the control calculation unit 3 calculates a ratio (division ratio) for distributing the read output signals for two pixels (step S20).
For example, in the four adjacent first to fourth pixels 10A to 10D, the control calculation unit 3 outputs the output signals for two pixels read from the first active layer 8 of the first pixel 10A and the second pixel 10B. As the distribution ratio, the output signal read from the second active layer 9 of the second pixel 10B and the fourth pixel 10D and the output signal read from the second active layer 9 of the first pixel 10A and the third pixel 10C. And calculate the ratio.

また、制御演算部3は、第2画素10B及び第4画素10Dの第2活性層9から読み出された2画素分の出力信号を分配する比率として、第1画素10A及び第2画素10Bの第1活性層8から読み出された出力信号と第3画素10C及び第4画素10Dの第1活性層8から読み出された出力信号との比率を計算する。
また、制御演算部3は、第1画素10A及び第3画素10Cの第2活性層9から読み出された2画素分の出力信号を分配する比率として、第1画素10A及び第2画素10Bの第1活性層8から読み出された出力信号と第3画素10C及び第4画素10Dの第1活性層8から読み出された出力信号との比率を計算する。
Further, the control calculation unit 3 distributes the output signals for the two pixels read from the second active layer 9 of the second pixel 10B and the fourth pixel 10D as the ratio of the first pixel 10A and the second pixel 10B. A ratio between the output signal read from the first active layer 8 and the output signal read from the first active layer 8 of the third pixel 10C and the fourth pixel 10D is calculated.
In addition, the control calculation unit 3 distributes the output signals for the two pixels read from the second active layer 9 of the first pixel 10A and the third pixel 10C as the ratio of the first pixel 10A and the second pixel 10B. A ratio between the output signal read from the first active layer 8 and the output signal read from the first active layer 8 of the third pixel 10C and the fourth pixel 10D is calculated.

また、制御演算部3は、第3画素10C及び第4画素10Dの第1活性層8から読み出された2画素分の出力信号を分配する比率として、第1画素10A及び第3画素10Cの第2活性層9から読み出された出力信号と第2画素10B及び第4画素10Dの第2活性層9から読み出された出力信号との比率を計算する。
このように、制御演算部3は、電気的に接続されている2つの画素10の第1活性層8から読み出された2画素分の出力信号を分配する比率として、第1活性層8の一方の側の下方の位置に設けられた第2活性層9から読み出された出力信号と第1活性層8の他方の側の下方の位置に設けられた第2活性層9から読み出された出力信号との比率を計算する。
In addition, the control calculation unit 3 determines the ratio of the output signals for the two pixels read from the first active layer 8 of the third pixel 10C and the fourth pixel 10D as the ratio of the first pixel 10A and the third pixel 10C. The ratio between the output signal read from the second active layer 9 and the output signal read from the second active layer 9 of the second pixel 10B and the fourth pixel 10D is calculated.
As described above, the control arithmetic unit 3 determines the ratio of the output signals for the two pixels read from the first active layer 8 of the two electrically connected pixels 10 as the ratio of the first active layer 8. The output signal read from the second active layer 9 provided at the lower position on one side and the second active layer 9 provided at the lower position on the other side of the first active layer 8 are read. Calculate the ratio to the output signal.

同様に、制御演算部3は、電気的に接続されている2つの画素10の第2活性層9から読み出された2画素分の出力信号を分配する比率として、第2活性層9の一方の側の上方の位置に設けられた第1活性層8から読み出された出力信号と第2活性層9の他方の側の上方の位置に設けられた第1活性層8から読み出された出力信号との比率を計算する。
次に、制御演算部3は、上述のようにして求められた比率に基づいて、読み出された2画素分の出力信号を分割し、電気的に接続されている2つの画素10の第1及び第2活性層8、9に配分することで、1画素分の出力信号、即ち、各画素10の第1及び第2活性層8、9からの出力信号を求める(ステップS30)。
Similarly, the control calculation unit 3 uses one of the second active layers 9 as a ratio for distributing output signals for two pixels read from the second active layer 9 of the two pixels 10 that are electrically connected. The output signal read from the first active layer 8 provided at a position above the first active layer 8 and the output signal read from the first active layer 8 provided at a position above the second active layer 9 on the other side Calculate the ratio to the output signal.
Next, the control calculation unit 3 divides the read output signal for two pixels based on the ratio obtained as described above, and the first of the two pixels 10 that are electrically connected to each other. Then, the output signals for one pixel, that is, the output signals from the first and second active layers 8 and 9 of each pixel 10 are obtained by allocating to the second active layers 8 and 9 (step S30).

例えば、隣接する4つの第1〜第4画素10A〜10Dにおいて、制御演算部3は、第1画素10A及び第2画素10Bの第1活性層8から読み出された2画素分の出力信号を、第2画素10B及び第4画素10Dの第2活性層9から読み出された出力信号と第1画素10A及び第3画素10Cの第2活性層9から読み出された出力信号との比率に基づいて分配して、第1画素10Aの第1活性層8からの出力信号及び第2画素10Bの第1活性層8からの出力信号を求める。   For example, in the four adjacent first to fourth pixels 10A to 10D, the control calculation unit 3 outputs the output signals for two pixels read from the first active layer 8 of the first pixel 10A and the second pixel 10B. The ratio of the output signal read from the second active layer 9 of the second pixel 10B and the fourth pixel 10D to the output signal read from the second active layer 9 of the first pixel 10A and the third pixel 10C. Based on this, an output signal from the first active layer 8 of the first pixel 10A and an output signal from the first active layer 8 of the second pixel 10B are obtained.

また、制御演算部3は、第2画素10B及び第4画素10Dの第2活性層9から読み出された2画素分の出力信号を、第1画素10A及び第2画素10Bの第1活性層8から読み出された出力信号と第3画素10C及び第4画素10Dの第1活性層8から読み出された出力信号との比率に基づいて分配して、第2画素10Bの第2活性層9からの出力信号及び第4画素10Dの第2活性層9からの出力信号を求める。   Further, the control calculation unit 3 outputs the output signals for two pixels read from the second active layer 9 of the second pixel 10B and the fourth pixel 10D to the first active layer of the first pixel 10A and the second pixel 10B. The second active layer of the second pixel 10B is distributed based on the ratio of the output signal read from the output signal 8 and the output signal read from the first active layer 8 of the third pixel 10C and the fourth pixel 10D. 9 and the output signal from the second active layer 9 of the fourth pixel 10D.

また、制御演算部3は、第1画素10A及び第3画素10Cの第2活性層9から読み出された2画素分の出力信号を、第1画素10A及び第2画素10Bの第1活性層8から読み出された出力信号と第3画素10C及び第4画素10Dの第1活性層8から読み出された出力信号との比率に基づいて分配して、第1画素10Aの第2活性層9からの出力信号及び第3画素10Cの第2活性層9からの出力信号を求める。   Further, the control calculation unit 3 outputs the output signals for two pixels read from the second active layer 9 of the first pixel 10A and the third pixel 10C to the first active layer of the first pixel 10A and the second pixel 10B. The second active layer of the first pixel 10A is distributed based on the ratio of the output signal read from the output signal 8 and the output signal read from the first active layer 8 of the third pixel 10C and the fourth pixel 10D. 9 and the output signal from the second active layer 9 of the third pixel 10C.

また、制御演算部3は、第3画素10C及び第4画素10Dの第1活性層8から読み出された2画素分の出力信号を、第1画素10A及び第3画素10Cの第2活性層9から読み出された出力信号と第2画素10B及び第4画素10Dの第2活性層9から読み出された出力信号との比率に基づいて分配して、第3画素10Cの第1活性層8からの出力信号及び第4画素10Dの第1活性層8からの出力信号を求める。   In addition, the control calculation unit 3 outputs the output signals for two pixels read from the first active layer 8 of the third pixel 10C and the fourth pixel 10D to the second active layer of the first pixel 10A and the third pixel 10C. The first active layer of the third pixel 10C is distributed based on the ratio between the output signal read from the output signal 9 and the output signal read from the second active layer 9 of the second pixel 10B and the fourth pixel 10D. 8 and the output signal from the first active layer 8 of the fourth pixel 10D.

このように、制御演算部3は、電気的に接続されている2つの画素10の第1活性層8から読み出された2画素分の出力信号を、第1活性層8の一方の側の下方の位置に設けられた第2活性層9から読み出された出力信号と第1活性層8の他方の側の下方の位置に設けられた第2活性層9から読み出された出力信号との比率に基づいて分配して、2つの画素10のうちの一方の画素10の第1活性層8からの出力信号及び他方の画素10の第1活性層8からの出力信号を求める。   As described above, the control calculation unit 3 outputs the output signals for two pixels read from the first active layer 8 of the two electrically connected pixels 10 on one side of the first active layer 8. An output signal read from the second active layer 9 provided at a lower position and an output signal read from the second active layer 9 provided at a lower position on the other side of the first active layer 8 And the output signal from the first active layer 8 of one of the two pixels 10 and the output signal from the first active layer 8 of the other pixel 10 are obtained.

同様に、電気的に接続されている2つの画素10の第2活性層9から読み出された2画素分の出力信号を、第2活性層9の一方の側の上方の位置に設けられた第1活性層8から読み出された出力信号と第2活性層9の他方の側の下方の位置に設けられた第1活性層8から読み出された出力信号との比率に基づいて分配して、2つの画素10のうちの一方の画素10の第2活性層9からの出力信号及び他方の画素10の第2活性層9からの出力信号を求める。   Similarly, output signals for two pixels read from the second active layer 9 of the two pixels 10 that are electrically connected are provided at a position above one side of the second active layer 9. The distribution is based on the ratio between the output signal read from the first active layer 8 and the output signal read from the first active layer 8 provided at the lower position on the other side of the second active layer 9. Thus, an output signal from the second active layer 9 of one of the two pixels 10 and an output signal from the second active layer 9 of the other pixel 10 are obtained.

次に、制御演算部3は、上述のようにして求められた各画素10の第1及び第2活性層8、9からの出力信号に基づいて、モニタ4へ信号を出力して、モニタ4に画像を表示させる(ステップS40)。
ここで、2波長QWIPによって各画素10が構成された赤外線検知素子アレイ5の場合、同じターゲットを見ると、各画素10からの出力信号の強度分布は図6に示すようになり、同一画素の各活性層8、9からの出力信号の信号強度、即ち、各波長1、2の信号強度は、互いに比例関係にある。
Next, the control calculation unit 3 outputs a signal to the monitor 4 based on the output signals from the first and second active layers 8 and 9 of each pixel 10 obtained as described above, and the monitor 4 The image is displayed on (Step S40).
Here, in the case of the infrared detection element array 5 in which each pixel 10 is configured by two wavelengths QWIP, when looking at the same target, the intensity distribution of the output signal from each pixel 10 is as shown in FIG. The signal strengths of the output signals from the active layers 8 and 9, that is, the signal strengths of the wavelengths 1 and 2 are proportional to each other.

そこで、上述のように、電気的に接続されている2つの画素10の一方の活性層から読み出された2画素分の出力信号を各画素10の出力信号に分配する際の比率として、それらの画素10の他方の活性層から読み出される出力信号の比率を用いるようにしている(図4参照)。
この場合、隣接する4つの画素10A〜10Dで出力信号(出力;信号強度)の差が小さい場合、即ち、出力信号の変化が少ない場合は、以下のように、大きな誤差無く分配することが可能である。
Therefore, as described above, as the ratio when distributing the output signals for two pixels read from one active layer of the two pixels 10 that are electrically connected to the output signals of each pixel 10, The ratio of output signals read from the other active layer of the pixel 10 is used (see FIG. 4).
In this case, when the difference between the output signals (outputs; signal strength) between the four adjacent pixels 10A to 10D is small, that is, when the change of the output signal is small, distribution can be performed without a large error as follows. It is.

まず、隣接する4つの画素10A〜10Dに均等な光が入射した場合について、図7、図8を参照しながら説明する。
隣接する4つの画素に均等な光が入射した場合、図7の左側半分に示すように、各画素10A〜10Dの第1活性層8(上層;波長1)からの出力信号UL1,UR1,DL1,DR1は等しくなり、第2活性層9(下層;波長2)からの出力信号UL2,UR2,DL2,DR2は等しくなるはずである。ここでは、UL1、UR1、DL1、DR1として、それぞれ、「1」、「1」、「1」、「1」という値が得られ、UL2、UR2、DL2、DR2として、それぞれ、「0.5」、「0.5」、「0.5」、「0.5」という値が得られる。
First, a case where uniform light is incident on four adjacent pixels 10A to 10D will be described with reference to FIGS.
When equal light enters four adjacent pixels, as shown in the left half of FIG. 7, output signals UL1, UR1, DL1 from the first active layer 8 (upper layer; wavelength 1) of each pixel 10A to 10D. , DR1 are equal and the output signals UL2, UR2, DL2, DR2 from the second active layer 9 (lower layer; wavelength 2) should be equal. Here, values of “1”, “1”, “1”, and “1” are obtained as UL1, UR1, DL1, and DR1, respectively, and values of “0.5” are obtained as UL2, UR2, DL2, and DR2, respectively. "," 0.5 "," 0.5 ", and" 0.5 "are obtained.

これに対し、上述のように構成する場合(図4参照)、隣接する4つの画素10A〜10Dにおいて、第1画素10Aと第2画素10Bの第1活性層8は横方向に電気的に接続されている。このため、第1画素10Aの第1活性層8からの出力UL1と第2画素10Bの第1活性層8からの出力UR1とを足した値(UL1+UR1)が、第1画素10Aと第2画素10Bの第1活性層8からの出力Uとして得られる。ここでは、図7の右側半分に示すように、UL1、UR1は、いずれも「1」という値であるため、出力Uとして「2」という値が得られる。   On the other hand, when configured as described above (see FIG. 4), in the four adjacent pixels 10A to 10D, the first active layer 8 of the first pixel 10A and the second pixel 10B is electrically connected in the lateral direction. Has been. Therefore, the value (UL1 + UR1) obtained by adding the output UL1 from the first active layer 8 of the first pixel 10A and the output UR1 from the first active layer 8 of the second pixel 10B is the first pixel 10A and the second pixel. As an output U from the first active layer 8 of 10B. Here, as shown in the right half of FIG. 7, since UL1 and UR1 both have a value of “1”, a value of “2” is obtained as the output U.

同様に、第3画素10Cと第4画素10Dの第1活性層8は横方向に電気的に接続されている。このため、第3画素10Cの第1活性層8からの出力DL1と第4画素10Dの第1活性層8からの出力DR1とを足した値(DL1+DR1)が、第3画素10Cと第4画素10Dの第1活性層8からの出力Dとして得られる。ここでは、図7の右側半分に示すように、DL1、DR1は、いずれも、「1」という値であるため、出力Dとして「2」という値が得られる。   Similarly, the first active layer 8 of the third pixel 10C and the fourth pixel 10D is electrically connected in the lateral direction. Therefore, the value (DL1 + DR1) obtained by adding the output DL1 from the first active layer 8 of the third pixel 10C and the output DR1 from the first active layer 8 of the fourth pixel 10D is the third pixel 10C and the fourth pixel. As an output D from the first active layer 8 of 10D. Here, as shown in the right half of FIG. 7, DL1 and DR1 both have a value of “1”, so that a value of “2” is obtained as the output D.

また、第1画素10Aと第3画素10Cの第2活性層9は縦方向に電気的に接続されている。このため、第1画素10Aの第2活性層9からの出力UL2と第3画素10Cの第2活性層9からの出力DL2とを足した値(UL2+DL2)が、第1画素10Aと第3画素10Cの第2活性層9からの出力Lとして得られる。ここでは、図7の右側半分に示すように、UL2、DL2は、いずれも「0.5」という値であるため、出力Lとして「1」という値が得られる。   The second active layer 9 of the first pixel 10A and the third pixel 10C is electrically connected in the vertical direction. Therefore, a value (UL2 + DL2) obtained by adding the output UL2 from the second active layer 9 of the first pixel 10A and the output DL2 from the second active layer 9 of the third pixel 10C is the first pixel 10A and the third pixel. As an output L from the second active layer 9 of 10C. Here, as shown in the right half of FIG. 7, UL2 and DL2 both have a value of “0.5”, and thus a value of “1” is obtained as the output L.

同様に、第2画素10Bと第4画素10Dの第2活性層9は縦方向に電気的に接続されている。このため、第2画素10Bの第2活性層9からの出力UR2と第4画素10Dの第2活性層9からの出力DR2とを足した値(UR2+DR2)が、第2画素10Bと第4画素10Dの第2活性層9からの出力Rとして得られる。ここでは、図7の右側半分に示すように、UR2、DR2は、いずれも、「0.5」という値であるため、出力Rとして「1」という値が得られる。   Similarly, the second active layer 9 of the second pixel 10B and the fourth pixel 10D is electrically connected in the vertical direction. Therefore, a value (UR2 + DR2) obtained by adding the output UR2 from the second active layer 9 of the second pixel 10B and the output DR2 from the second active layer 9 of the fourth pixel 10D is the second pixel 10B and the fourth pixel. It is obtained as an output R from the 10D second active layer 9. Here, as shown in the right half of FIG. 7, since both UR2 and DR2 have a value of “0.5”, a value of “1” is obtained as the output R.

このため、出力Uとして得られた「2」という値を、出力Lとして得られた「1」という値と出力Rとして得られた「1」という値との比(1:1)で分配して、第1画素10Aの第1活性層8からの出力UL1、第2画素10Bの第1活性層8からの出力UR1として、それぞれ、「1」という値が得られる。
同様に、出力Dとして得られた「2」という値を、出力Lとして得られた「1」という値と出力Rとして得られた「1」という値との比(1:1)で分配して、第3画素10Cの第1活性層8からの出力DL1、第4画素10Dの第1活性層8からの出力DR1として、それぞれ、「1」という値が得られる。
Therefore, the value “2” obtained as the output U is distributed in a ratio (1: 1) between the value “1” obtained as the output L and the value “1” obtained as the output R. Thus, a value of “1” is obtained as the output UL1 from the first active layer 8 of the first pixel 10A and the output UR1 from the first active layer 8 of the second pixel 10B.
Similarly, the value “2” obtained as the output D is distributed in a ratio (1: 1) between the value “1” obtained as the output L and the value “1” obtained as the output R. Thus, a value of “1” is obtained as the output DL1 from the first active layer 8 of the third pixel 10C and the output DR1 from the first active layer 8 of the fourth pixel 10D.

また、出力Lとして得られた「1」という値を、出力Uとして得られた「2」という値と出力Dとして得られた「2」という値との比(1:1)で分配して、第1画素10Aの第2活性層9からの出力UL2、第3画素10Cの第2活性層9からの出力DL2として、それぞれ、「0.5」という値が得られる。
同様に、出力Rとして得られた「1」という値を、出力Uとして得られた「2」という値と出力Dとして得られた「2」という値との比(1:1)で分配して、第2画素10Bの第2活性層9からの出力UR2、第4画素10Dの第2活性層9からの出力DR2として、それぞれ、「0.5」という値が得られる。
Also, the value “1” obtained as the output L is distributed by the ratio (1: 1) between the value “2” obtained as the output U and the value “2” obtained as the output D. A value of “0.5” is obtained as the output UL2 from the second active layer 9 of the first pixel 10A and the output DL2 from the second active layer 9 of the third pixel 10C.
Similarly, the value “1” obtained as the output R is distributed in a ratio (1: 1) between the value “2” obtained as the output U and the value “2” obtained as the output D. Thus, a value of “0.5” is obtained as the output UR2 from the second active layer 9 of the second pixel 10B and the output DR2 from the second active layer 9 of the fourth pixel 10D.

このように、隣接する4つの画素10A〜10Dに均等な光が入射した場合は、2画素分の出力を正確に分配することができ、本来得られるはずの出力が得られる。
ここで、図8はこの結果をグラフ化したものである。図8中、横軸は隣接する4つの画素10A〜10Dから本来得られるはずの出力信号の値を表しており、縦軸は上述のような演算処理によって求められた出力信号の値を表している。
As described above, when uniform light is incident on the four adjacent pixels 10A to 10D, the output of two pixels can be accurately distributed, and an output that should originally be obtained can be obtained.
Here, FIG. 8 is a graph of this result. In FIG. 8, the horizontal axis represents the value of the output signal that should be originally obtained from the four adjacent pixels 10 </ b> A to 10 </ b> D, and the vertical axis represents the value of the output signal obtained by the arithmetic processing as described above. Yes.

上述の場合、両者は一致するため、当然ながら、傾きが「1」の直線上にのる。
次に、隣接する4つの画素10A〜10Dの中に入射光が無い画素(出力信号の値が「0」の画素)が存在する場合について、図9、図10を参照しながら説明する。
隣接する4つの画素10A〜10Dの中に入射光が無い画素が存在する場合、各画素10の各活性層8、9からの出力信号(出力;信号強度)は図9の左側半分に示すようになるはずである。ここでは、UL1、UR1、DL1、DR1として、それぞれ、「1」、「0」、「0」、「1」という値が得られ、UL2、UR2、DL2、DR2として、それぞれ、「0.5」、「0」、「0」、「0.5」という値が得られる。
In the above-described case, both coincide with each other, and therefore, the slope is on a straight line having a slope of “1”.
Next, a case where there is a pixel without incident light (a pixel whose output signal value is “0”) among the four adjacent pixels 10 </ b> A to 10 </ b> D will be described with reference to FIGS. 9 and 10.
When there is a pixel without incident light among the four adjacent pixels 10A to 10D, output signals (output; signal intensity) from the active layers 8 and 9 of each pixel 10 are as shown in the left half of FIG. Should be. Here, values of “1”, “0”, “0”, and “1” are obtained as UL1, UR1, DL1, and DR1, respectively, and values of “0.5” are obtained as UL2, UR2, DL2, and DR2, respectively. ”,“ 0 ”,“ 0 ”,“ 0.5 ”.

しかしながら、上述のように構成する場合(図4参照)、上述のような演算処理によって求められる出力信号の値は、図9の右側半分に示すように、4つの画素10A〜10Dでならされてしまい、均一な値となってしまう。ここでは、UL1、UR1、DL1、DR1として、それぞれ、「0.5」、「0.5」、「0.5」、「0.5」という値が得られてしまい、UL2、UR2、DL2、DR2として、それぞれ、「0.25」、「0.25」、「0.25」、「0.25」という値が得られてしまう。   However, when configured as described above (see FIG. 4), the value of the output signal obtained by the arithmetic processing as described above is adjusted by the four pixels 10A to 10D as shown in the right half of FIG. Therefore, it becomes a uniform value. Here, values of “0.5”, “0.5”, “0.5”, and “0.5” are obtained as UL1, UR1, DL1, and DR1, respectively, and UL2, UR2, DL2 And DR2, values of “0.25”, “0.25”, “0.25”, and “0.25” are obtained, respectively.

このため、これをグラフ化した場合、図10に示すように、傾きが「1」の直線上にのらない。
次に、隣接する4つの画素10A〜10Dで入射光が比較的滑らかに変化する場合について、図11、図12を参照しながら説明する。
隣接する4つの画素10A〜10Dで入射光が比較的滑らかに変化する場合、各画素10の各活性層8、9からの出力信号(出力;信号強度)は図11の左側半分に示すようになるはずである。ここでは、UL1、UR1、DL1、DR1として、それぞれ、「1」、「0.8」、「0.5」、「0.3」という値が得られ、UL2、UR2、DL2、DR2として、それぞれ、「0.5」、「0.4」、「0.25」、「0.15」という値が得られる。
For this reason, when this is graphed, as shown in FIG. 10, it does not fall on a straight line with an inclination of “1”.
Next, a case where incident light changes relatively smoothly in the four adjacent pixels 10A to 10D will be described with reference to FIGS.
When incident light changes relatively smoothly in the four adjacent pixels 10A to 10D, the output signals (outputs; signal strength) from the active layers 8 and 9 of each pixel 10 are as shown in the left half of FIG. Should be. Here, values of “1”, “0.8”, “0.5”, and “0.3” are obtained as UL1, UR1, DL1, and DR1, respectively, and as UL2, UR2, DL2, and DR2, The values “0.5”, “0.4”, “0.25”, and “0.15” are obtained, respectively.

しかしながら、上述のように構成する場合(図4参照)、上述のような演算処理によって求められる出力信号の値は、図11の右側半分に示すように、比較的良好なものとなる。ここでは、UL1、UR1、DL1、DR1として、それぞれ、「1.0385」、「0.7615」、「0.4615」、「0.3385」という値が得られ、UL2、UR2、DL2、DR2として、それぞれ、「0.5192」、「0.3808」、「0.2308」、「0.1692」という値が得られる。   However, when configured as described above (see FIG. 4), the value of the output signal obtained by the arithmetic processing as described above is relatively good as shown in the right half of FIG. Here, values of “1.0385”, “0.7615”, “0.4615”, “0.3385” are obtained as UL1, UR1, DL1, DR1, respectively, and UL2, UR2, DL2, DR2 are obtained. As a result, values of “0.5192”, “0.3808”, “0.2308”, and “0.1692” are obtained, respectively.

このため、これをグラフ化した場合、図12に示すように、傾きが「1」の直線上にほぼのることになる。
したがって、例えば図13に示すようなターゲットを見た場合、例えば輪郭線は4画素分に広がって見えてしまうようなことが起こる。しかし、それ以外の信号が大きく変動しない領域では、良好な近似値が得られる。
For this reason, when this is graphed, as shown in FIG. 12, it almost falls on a straight line having an inclination of “1”.
Therefore, for example, when the target as shown in FIG. 13 is viewed, for example, the contour line may appear to spread over four pixels. However, a good approximate value can be obtained in a region where other signals do not vary greatly.

このように、1画素1バンプとし、画素サイズを1/4にして、4倍の画素数に多画素化することで、空間分解能(解像度)は完全に4倍とまではいかないが、信号が滑らかに変動する領域を見ている限りにおいてはほぼ4倍にすることができ、輪郭部分においても、多画素化前の空間分解能は補償される。
また、上述のように構成することで、1画素1バンプを実現することができる。また、1画素1バンプとすることで、1画素3バンプの場合(図14参照)と同じバンプピッチで、画素サイズを1/4にし、チップサイズを大きくすることなく画素数を4倍に多画素化することが可能となる。また、1画素1バンプにしても、バイアスを切り替えることによって第1活性層8からの信号と第2活性層9からの信号とを交互に読み出す必要がないため、感度を向上させることができる。
In this way, by using one bump per pixel, making the pixel size ¼, and increasing the number of pixels to four times the number of pixels, the spatial resolution (resolution) does not reach four times, but the signal is As long as the smoothly changing area is viewed, the area can be increased by about 4 times, and the spatial resolution before the multi-pixel conversion is compensated for in the outline portion.
Moreover, 1 pixel 1 bump is realizable by comprising as mentioned above. Also, by using 1 bump per pixel, with the same bump pitch as in the case of 3 bumps per pixel (see FIG. 14), the pixel size is reduced to 1/4, and the number of pixels is quadrupled without increasing the chip size. Pixelization is possible. Further, even if one pixel has one bump, it is not necessary to alternately read out the signal from the first active layer 8 and the signal from the second active layer 9 by switching the bias, so that the sensitivity can be improved.

つまり、1画素1バンプの場合、バンプピッチ(バンプの中心間距離)が同じであれば、1画素3バンプの場合(図14参照)と比較して画素サイズを1/4にすることができる。これにより、同じサイズの赤外線検知素子アレイ5で画素数を4倍にすることができる。なお、1画素2バンプの場合(図15参照)と比較しても画素サイズを1/2にすることができ、これにより、同じサイズの赤外線検知素子アレイ5で画素数を2倍にすることができる。   That is, in the case of 1 pixel 1 bump, if the bump pitch (bump center distance) is the same, the pixel size can be reduced to 1/4 compared to the case of 1 pixel 3 bump (see FIG. 14). . Thereby, the number of pixels can be quadrupled with the infrared detecting element array 5 of the same size. In addition, the pixel size can be halved as compared with the case of one pixel and two bumps (see FIG. 15), thereby doubling the number of pixels with the infrared detecting element array 5 of the same size. Can do.

但し、同じサイズの赤外線検知素子アレイ5で画素数を4倍にすることができても、ターゲットの境界線付近などの出力信号の差が大きい領域では空間分解能が落ちるため、撮像された画像の全体にわたって空間分解能がそのまま4倍とはならない。しかしながら、出力信号の差が小さい領域では空間分解能はほぼ4倍になる。
また、1画素1バンプとし、画素サイズを1/4に小さくすることで画素数を4倍に多画素化する場合、チップサイズは小さいままで、バンプピッチも変わらないため、赤外線検知素子アレイ5を製造する上で大きな優位性を持つ。つまり、画素サイズを変えずに画素数を4倍にすると、チップサイズは長さで2倍、面積で4倍に増大する。このため、ウェハ内のチップ数が減少したり、フォトリソグラフィのショットサイズの制限を受けるなど、製造プロセス上の不利益を被ることになる。また、FCBでも必要加重の増大や傾きに対する許容度の減少等、困難さを増すことになる。これらの点を考慮すると、多少空間分解能を犠牲にしても、バンプ数を1つに減らして、画素サイズを1/4に小さくすることで、チップサイズを大きくせず、バンプピッチも変えないで画素数を4倍に多画素化する方が有利であると言える。
However, even if the number of pixels can be quadrupled with the same size of the infrared detection element array 5, the spatial resolution decreases in a region where the output signal difference is large, such as near the boundary line of the target. The spatial resolution is not 4 times as it is throughout. However, in the region where the difference between the output signals is small, the spatial resolution is almost quadrupled.
Further, when one pixel is set to one bump and the pixel size is reduced to ¼ to increase the number of pixels by four times, the chip size remains small and the bump pitch does not change. Has a great advantage in manufacturing. That is, if the number of pixels is increased by a factor of 4 without changing the pixel size, the chip size increases by a factor of 2 in length and a factor of 4 in area. For this reason, there are disadvantages in the manufacturing process such as a reduction in the number of chips in the wafer and a limitation on the shot size of photolithography. FCB also increases the difficulty, such as an increase in required weight and a decrease in tolerance for tilt. Considering these points, even if some spatial resolution is sacrificed, by reducing the number of bumps to one and reducing the pixel size to 1/4, the chip size is not increased and the bump pitch is not changed. It can be said that it is more advantageous to increase the number of pixels by four times.

例えば、画素サイズ縦約40μm×横約40μmの画素を縦に256個、横に256個配列した赤外線検知素子アレイ5では、1画素3バンプの場合、バンプの最小ピッチは約20μmとなる。このバンプピッチの大きさは、FCBを行なうことを考慮すると、ほぼ限界に近い数字である。また、チップサイズを変えずに画素を縦に512個、横に512個配列して画素数を4倍にした赤外線検知素子アレイ5では、バンプピッチはさらに小さくなり、FCBを行なうにはほぼ不可能な数字となる。一方、画素サイズを変えないで、即ち、バンプピッチを変えないで、縦に512個、横に512個配列して多画素化した場合、有効画素部分の面積だけで約20.5mm角となり、画素周辺部分を加えると約22mm角よりも小さくなることはない。このサイズは、露光装置によっては1ショットの限界を超えている。仮に露光が可能であったとしても、チップサイズが大きいため、ウェハ内に形成できるチップ数が限られてしまう。また、チップサイズが長さで2倍になると、FCBのアライメント時に許容される傾きの量は1/2になり、非常に厳しいアライメント精度が要求されることになる。このため、上述のように、1画素当たりのバンプ数を1つに減らして、画素サイズを小さくする(長さで1/2、面積で1/4)ことで、チップサイズを大きくせず、バンプピッチも変えないで画素数を4倍に多画素化する方が有利である。   For example, in the infrared detection element array 5 in which 256 pixels having a pixel size of about 40 μm x about 40 μm are arranged vertically and 256 horizontally, the minimum pitch of the bumps is about 20 μm in the case of 3 bumps per pixel. The size of the bump pitch is a number close to the limit in consideration of performing FCB. In addition, in the infrared detecting element array 5 in which 512 pixels are arranged vertically and 512 pixels are arranged without changing the chip size and the number of pixels is quadrupled, the bump pitch is further reduced, which is almost impossible to perform FCB. Possible number. On the other hand, without changing the pixel size, that is, without changing the bump pitch, if 512 pixels are arranged vertically and 512 pixels are arranged in a multi-pixel configuration, the area of the effective pixel portion alone is about 20.5 mm square, When the pixel peripheral part is added, it does not become smaller than about 22 mm square. This size exceeds the limit of one shot depending on the exposure apparatus. Even if exposure is possible, since the chip size is large, the number of chips that can be formed in the wafer is limited. Further, when the chip size is doubled in length, the amount of inclination allowed at the time of FCB alignment is halved, and very strict alignment accuracy is required. For this reason, as described above, the number of bumps per pixel is reduced to one and the pixel size is reduced (1/2 in length and 1/4 in area), so that the chip size is not increased. It is advantageous to increase the number of pixels by four times without changing the bump pitch.

次に、本実施形態の赤外線検知素子アレイ5の具体的な構造(素子構造)について、図16を参照しながら説明する。
本実施形態では、赤外線検知素子アレイ5は、図16に示すように、二次元に配列された複数の画素10(赤外線検知素子)と、複数の画素10を分離する複数の分離溝20、21とを備える。
Next, a specific structure (element structure) of the infrared detection element array 5 of the present embodiment will be described with reference to FIG.
In the present embodiment, as shown in FIG. 16, the infrared detection element array 5 includes a plurality of pixels 10 (infrared detection elements) arranged two-dimensionally and a plurality of separation grooves 20 and 21 that separate the plurality of pixels 10. With.

ここでは、各画素10は、半導体基板(図示せず)上に、下部コンタクト層22、一の波長帯の赤外線を吸収する第2MQW層(下部活性層)9、中間コンタクト層23、他の波長帯の赤外線を吸収する第1MQW層(上部活性層)8、上部コンタクト層24を順に積層した構造になっている。つまり、一の波長帯に対する下部活性層9の上方に他の波長帯に対する上部活性層8が積層された構造になっている。また、半導体積層構造の表面全体を覆うようにパッシベーション膜(絶縁膜)25が形成されている。   Here, each pixel 10 includes, on a semiconductor substrate (not shown), a lower contact layer 22, a second MQW layer (lower active layer) 9 that absorbs infrared light in one wavelength band, an intermediate contact layer 23, and other wavelengths. It has a structure in which a first MQW layer (upper active layer) 8 and an upper contact layer 24 that absorb the infrared rays of the band are sequentially laminated. That is, the upper active layer 8 for the other wavelength band is stacked above the lower active layer 9 for the one wavelength band. Further, a passivation film (insulating film) 25 is formed so as to cover the entire surface of the semiconductor multilayer structure.

例えば、半導体基板は、GaAs基板である。また、下部コンタクト層22、中間コンタクト層23、上部コンタクト層24は、GaAsコンタクト層である。つまり、本実施形態では、赤外線検知素子アレイ5は、例えばGaAs系の半導体材料によって形成されている。また、パッシベーション膜25は、SiN膜等である。
さらに、各画素10の表面側に、パッシベーション膜25を介して、各画素10の上方に一つずつバンプ6(金属バンプ;バンプ電極;ここではInバンプ)が形成されている。
For example, the semiconductor substrate is a GaAs substrate. The lower contact layer 22, the intermediate contact layer 23, and the upper contact layer 24 are GaAs contact layers. That is, in the present embodiment, the infrared detection element array 5 is formed of, for example, a GaAs semiconductor material. The passivation film 25 is a SiN film or the like.
Further, bumps 6 (metal bumps; bump electrodes; here, In bumps) are formed above each pixel 10 on the surface side of each pixel 10 with a passivation film 25 interposed therebetween.

複数の分離溝20、21として、縦方向に延びる複数の分離溝21(第1分離溝)と、これに直交する横方向に延びる複数の分離溝20(第2分離溝)とが設けられている。なお、縦方向を、下部活性層9が延びる方向ともいい、横方向を、下部活性層9が延びる方向に直交する方向ともいう。
そして、縦方向の分離溝21は、1画素分の間隔をあけて平行に設けられている。この縦方向の分離溝21は、下部コンタクト層22まで分断する深さを有する。つまり、縦方向の分離溝21は、積層された2つの活性層8、9の両者を分断する深さを有する。
As the plurality of separation grooves 20, 21, a plurality of separation grooves 21 (first separation grooves) extending in the vertical direction and a plurality of separation grooves 20 (second separation grooves) extending in the lateral direction perpendicular thereto are provided. Yes. The vertical direction is also referred to as a direction in which the lower active layer 9 extends, and the horizontal direction is also referred to as a direction orthogonal to the direction in which the lower active layer 9 extends.
The vertical separation grooves 21 are provided in parallel with an interval of one pixel. The vertical separation groove 21 has a depth that divides up to the lower contact layer 22. That is, the vertical separation groove 21 has a depth that divides both the stacked two active layers 8 and 9.

また、横方向の分離溝20は、1画素分の間隔をあけて平行に設けられている。この横方向の分離溝20としては、下部コンタクト層22まで分断する深さを有する分離溝20Aと中間コンタクト層23の表面に達する深さを有する分離溝20Bとが交互に設けられている。つまり、横方向の分離溝20としては、積層された2つの活性層8、9の両者を分断する深さを有する分離溝20Aと、積層された2つの活性層8、9のうちの1つのみを分断する深さを有する分離溝20Bとが、交互に設けられている。   Further, the horizontal separation grooves 20 are provided in parallel with an interval of one pixel. As the lateral separation grooves 20, separation grooves 20 </ b> A having a depth that divides up to the lower contact layer 22 and separation grooves 20 </ b> B having a depth reaching the surface of the intermediate contact layer 23 are alternately provided. That is, as the lateral separation groove 20, the separation groove 20 </ b> A having a depth that divides both of the two stacked active layers 8 and 9 and one of the two stacked active layers 8 and 9. Separation grooves 20B having a depth to divide only the film are provided alternately.

このような縦方向の分離溝21と横方向の分離溝20とを設けることで、下部活性層9としての第1MQW層を2画素分の大きさに分断し、上部活性層8としての第2MQW層を1画素分の大きさに分断するようにしている。つまり、下部活性層9を2画素分の大きさに分断し、上部活性層8を1画素分の大きさに分断する複数の分離溝20、21が設けられている。   By providing such a vertical separation groove 21 and a horizontal separation groove 20, the first MQW layer as the lower active layer 9 is divided into the size of two pixels, and the second MQW as the upper active layer 8 is divided. The layer is divided into the size of one pixel. That is, a plurality of separation grooves 20 and 21 are provided that divide the lower active layer 9 into two pixels and divide the upper active layer 8 into one pixel.

これにより、縦方向に延び、2画素分の大きさを有する複数の下部活性層9と、1画素分の大きさを有する複数の上部活性層8とが設けられることになる。
この場合、上部コンタクト層24は1画素分の大きさに分断され、1画素分の大きさを有する複数の上部コンタクト層24となる。また、中間コンタクト層23は2画素分の大きさに分断され、2画素分の大きさを有する複数の中間コンタクト層23となる。
As a result, a plurality of lower active layers 9 extending in the vertical direction and having a size corresponding to two pixels and a plurality of upper active layers 8 having a size corresponding to one pixel are provided.
In this case, the upper contact layer 24 is divided into a size corresponding to one pixel and becomes a plurality of upper contact layers 24 having a size corresponding to one pixel. Further, the intermediate contact layer 23 is divided into a size corresponding to two pixels, and becomes a plurality of intermediate contact layers 23 having a size corresponding to two pixels.

また、ここでは、下部コンタクト層22は上下に分割されており、これらの間に絶縁層26が設けられている。
この場合、絶縁層26の上側の下部コンタクト層(第2下部コンタクト層)22Aは2画素分の大きさに分断され、2画素分の大きさを有する複数の第2下部コンタクト層22Aとなる。
Here, the lower contact layer 22 is divided into upper and lower portions, and an insulating layer 26 is provided therebetween.
In this case, the lower contact layer (second lower contact layer) 22A on the upper side of the insulating layer 26 is divided into a size corresponding to two pixels to form a plurality of second lower contact layers 22A having a size corresponding to two pixels.

これに対し、絶縁層26の下側の下部コンタクト層(第1下部コンタクト層)22Bは、分離溝20、21によって分断されておらず、全画素10でつながっている。つまり、第1下部コンタクト層22Bは、全画素10に共通のコンタクト層(共通電極層)である。そして、第1下部コンタクト層22Bは、各画素10から素子外周部まで延びており、バンプを介して、素子外周部に設けられた信号処理回路チップ7のバイアス供給部に接続されている。また、第1下部コンタクト層22Bは、配線27(パッド28を含む;引き出し配線)を介して、各画素10の中間コンタクト層23に電気的に接続されている。これにより、各画素10に備えられる上部及び下部活性層8、9のそれぞれに、第1下部コンタクト層22B、配線27(パッドを含む)、中間コンタクト層23を介して、バイアス電圧が印加されるようになっている。なお、配線27を、金属配線又は配線金属ともいう。また、パッド28を、コンタクト金属又はコンタクト電極ともいう。   On the other hand, the lower contact layer (first lower contact layer) 22B on the lower side of the insulating layer 26 is not divided by the isolation grooves 20 and 21, and is connected to all the pixels 10. That is, the first lower contact layer 22B is a contact layer (common electrode layer) common to all the pixels 10. The first lower contact layer 22B extends from each pixel 10 to the device outer periphery, and is connected to a bias supply unit of the signal processing circuit chip 7 provided on the device outer periphery through a bump. The first lower contact layer 22B is electrically connected to the intermediate contact layer 23 of each pixel 10 via a wiring 27 (including a pad 28; a lead wiring). Accordingly, a bias voltage is applied to the upper and lower active layers 8 and 9 provided in each pixel 10 via the first lower contact layer 22B, the wiring 27 (including the pad), and the intermediate contact layer 23. It is like that. The wiring 27 is also referred to as metal wiring or wiring metal. The pad 28 is also referred to as a contact metal or a contact electrode.

具体的には、正方形状に隣接して配置されている4つの第1〜第4画素10A〜10Dにおいて、対角線上に、即ち、第1画素10Aの分離溝20、21に面している角部及び第4画素10Dの分離溝20、21に面している角部に、バイアス電圧を印加するための配線27(パッド28を含む)が設けられている。つまり、第1画素10Aの分離溝20、21に面している角部及び第4画素10Dの分離溝20、21に面している角部にコンタクト穴33を設けることによって露出した中間コンタクト層23の表面にパッド28が設けられている。また、これらの角部の近傍の分離溝20、21が交差する部分の底面、即ち、絶縁層26の開口部によって露出している第1下部コンタクト層22Bの表面にパッド28が設けられている。そして、これらのパッド28は、これらの角部に沿ってパッシベーション膜25を挟んで設けられた配線27によって電気的に接続されている。   Specifically, in the four first to fourth pixels 10A to 10D arranged adjacent to each other in a square shape, corners facing diagonally, that is, the separation grooves 20 and 21 of the first pixel 10A. Wirings 27 (including pads 28) for applying a bias voltage are provided at corners facing the separation grooves 20 and 21 of the first and fourth pixels 10D. That is, the intermediate contact layer exposed by providing the contact holes 33 at the corners facing the separation grooves 20 and 21 of the first pixel 10A and the corners facing the separation grooves 20 and 21 of the fourth pixel 10D. A pad 28 is provided on the surface 23. A pad 28 is provided on the bottom surface of the portion where the separation grooves 20 and 21 in the vicinity of these corners intersect, that is, on the surface of the first lower contact layer 22B exposed by the opening of the insulating layer 26. . These pads 28 are electrically connected by wiring 27 provided along these corners with the passivation film 25 interposed therebetween.

なお、これに限られるものではなく、複数の画素10の全てが接続されるように表面側に配線を形成するようにしても良い。そして、各画素10の上側に設けられている上部活性層8に金属配線を介してバイアス電圧が印加される一方、各画素10の下側に設けられている下部活性層9に下部コンタクト層22を介してバイアス電圧が印加されるようにしても良い。なお、配線を表面配線、金属配線又は配線金属ともいう。   However, the present invention is not limited to this, and wiring may be formed on the surface side so that all of the plurality of pixels 10 are connected. A bias voltage is applied to the upper active layer 8 provided on the upper side of each pixel 10 via a metal wiring, while the lower contact layer 22 is applied to the lower active layer 9 provided on the lower side of each pixel 10. A bias voltage may be applied via the. The wiring is also referred to as surface wiring, metal wiring, or wiring metal.

また、上述のように、上部活性層8は1画素分の大きさを有するものとなるため、1画素分の大きさを有する複数の上部活性層8のうち、横方向に隣接する2つの上部活性層8をそれぞれ配線29(パッド30を含む)によって電気的に接続するようにしている。なお、横方向を、2画素分の大きさを有する下部活性層9が延びる方向に直交する方向ともいう。また、配線29を、金属配線、表面配線又は配線金属ともいう。また、パッド30を、コンタクト金属又はコンタクト電極ともいう。   Further, as described above, since the upper active layer 8 has a size corresponding to one pixel, two upper portions adjacent to each other in the horizontal direction among the plurality of upper active layers 8 having a size corresponding to one pixel. The active layers 8 are electrically connected to each other by wirings 29 (including pads 30). The horizontal direction is also referred to as a direction orthogonal to the direction in which the lower active layer 9 having a size for two pixels extends. The wiring 29 is also referred to as metal wiring, surface wiring, or wiring metal. The pad 30 is also referred to as a contact metal or a contact electrode.

この場合、隣接する4つの第1〜第4画素10A〜10Dにおいて、縦方向に延び、2画素分の大きさを有する2つの下部活性層9が、それぞれ、第1画素10Aと第3画素10Cの2画素分を電気的に接続する活性層、及び、第2画素10Bと第4画素10Dの2画素分を電気的に接続する活性層となる。そして、これらの下部活性層9のそれぞれに、下部コンタクト層22及び配線31(パッド32を含む)を介して電気的に接続され、第2画素10B及び第3画素10Cの上方に設けられたバンプ6が、それぞれ、第2バンプ6B、第3バンプ6Cとなる。なお、配線31を、金属配線又は配線金属ともいう。また、パッド32を、コンタクト金属又はコンタクト電極ともいう。   In this case, in the four adjacent first to fourth pixels 10A to 10D, the two lower active layers 9 extending in the vertical direction and having the size of two pixels are respectively the first pixel 10A and the third pixel 10C. These are an active layer that electrically connects the two pixels, and an active layer that electrically connects the two pixels of the second pixel 10B and the fourth pixel 10D. The bumps are electrically connected to the lower active layer 9 via the lower contact layer 22 and the wiring 31 (including the pad 32), and are provided above the second pixel 10B and the third pixel 10C. 6 are the second bump 6B and the third bump 6C, respectively. The wiring 31 is also referred to as metal wiring or wiring metal. The pad 32 is also referred to as a contact metal or a contact electrode.

また、隣接する4つの第1〜第4画素10A〜10Dにおいて、横方向に隣接し、配線29(パッド30を含む)によって接続された2つの上部活性層8が、第1画素10Aと第2画素10Bの2画素分を電気的に接続する活性層、及び、第3画素10Cと第4画素10Dの2画素分を電気的に接続する活性層となる。そして、これらの上部活性層8のそれぞれに、上部コンタクト層24及び配線29(パッド30を含む)を介して電気的に接続され、第1画素10A及び第4画素10Dの上方に設けられたバンプ6が、それぞれ、第1バンプ6A、第4バンプ6Dとなる。   In the four adjacent first to fourth pixels 10A to 10D, two upper active layers 8 that are adjacent in the horizontal direction and connected by the wiring 29 (including the pad 30) are connected to the first pixel 10A and the second pixel 10A. The active layer electrically connects two pixels of the pixel 10B and the active layer electrically connects two pixels of the third pixel 10C and the fourth pixel 10D. The bumps are electrically connected to the upper active layer 8 via the upper contact layer 24 and the wiring 29 (including the pad 30), and are provided above the first pixel 10A and the fourth pixel 10D. 6 are the first bump 6A and the fourth bump 6D, respectively.

具体的には、正方形状に隣接して配置されている4つの第1〜第4画素10A〜10Dにおいて、対角線上に、即ち、第2画素10Bの分離溝20、21に面している角部及び第3画素10Cの分離溝20、21に面している角部に、それぞれ、2画素分の大きさを有する下部活性層9から表面側に信号を引き出すための配線31(パッド32を含む;引き出し配線)が設けられている。つまり、第2画素10Bの分離溝20、21に面している角部及び第3画素10Cの分離溝20、21に面している角部にコンタクト穴34を設けることによって露出した第2下部コンタクト層22Aの表面にパッド32が設けられている。そして、これらのパッド32は、これらの角部に沿ってパッシベーション膜25を挟んで設けられた配線31によって、それぞれ、第2画素10Bの上方に設けられた第2バンプ6B及び第3画素10Cの上方に設けられた第3バンプ6Cに電気的に接続されている。   Specifically, in the four first to fourth pixels 10A to 10D arranged adjacent to each other in a square shape, corners facing diagonally, that is, the separation grooves 20 and 21 of the second pixel 10B. And a wiring 31 (pad 32 for drawing a signal to the surface side from the lower active layer 9 having a size of two pixels, respectively, at corners facing the separation grooves 20 and 21 of the first pixel 10C and the third pixel 10C. Including: lead-out wiring). That is, the second lower portion exposed by providing the contact holes 34 at the corners facing the separation grooves 20 and 21 of the second pixel 10B and the corners facing the separation grooves 20 and 21 of the third pixel 10C. A pad 32 is provided on the surface of the contact layer 22A. These pads 32 are respectively connected to the second bumps 6B and the third pixels 10C provided above the second pixels 10B by the wirings 31 provided along the corners with the passivation film 25 interposed therebetween. It is electrically connected to the third bump 6C provided above.

また、正方形状に隣接して配置されている4つの第1〜第4画素10A〜10Dにおいて、横方向に隣接し、分離溝21によって分離されている第1画素10Aの上部活性層8と第2画素10Bの上部活性層8とを電気的に接続するための配線29(パッド30を含む)が、第1画素10A、第2画素10B及びこれらの間の分離溝21の上方に設けられている。つまり、第1画素10Aの上部コンタクト層24と第2画素10Bの上部コンタクト層24のそれぞれの表面にパッド30が設けられている。そして、これらのパッド30は、パッシベーション膜25を挟んで設けられた配線29によって電気的に接続されている。また、この配線29は、第1画素10Aの上方に設けられた第1バンプ6Aに電気的に接続されている。   Further, in the four first to fourth pixels 10A to 10D arranged adjacent to each other in a square shape, the upper active layer 8 and the first active layer 8 of the first pixel 10A adjacent to each other in the lateral direction and separated by the separation groove 21 are arranged. A wiring 29 (including a pad 30) for electrically connecting the upper active layer 8 of the two pixels 10B is provided above the first pixel 10A, the second pixel 10B, and the separation groove 21 between them. Yes. That is, the pads 30 are provided on the surfaces of the upper contact layer 24 of the first pixel 10A and the upper contact layer 24 of the second pixel 10B. These pads 30 are electrically connected by a wiring 29 provided with the passivation film 25 interposed therebetween. The wiring 29 is electrically connected to the first bump 6A provided above the first pixel 10A.

同様に、正方形状に隣接して配置されている4つの第1〜第4画素10A〜10Dにおいて、横方向に隣接し、分離溝21によって分離されている第3画素10Cの上部活性層8と第4画素10Dの上部活性層8とを電気的に接続するための配線29(パッド30を含む)が、第3画素10C、第4画素10D及びこれらの間の分離溝21の上方に設けられている。つまり、第3画素10Cの上部コンタクト層24と第4画素10Dの上部コンタクト層24のそれぞれの表面にパッド30が設けられている。そして、これらのパッド30は、パッシベーション膜25を挟んで設けられた配線29によって電気的に接続されている。また、この配線29は、第4画素10Dの上方に設けられた第4バンプ6Dに電気的に接続されている。   Similarly, in the four first to fourth pixels 10 </ b> A to 10 </ b> D arranged adjacent to each other in a square shape, the upper active layer 8 of the third pixel 10 </ b> C adjacent in the lateral direction and separated by the separation groove 21 A wiring 29 (including a pad 30) for electrically connecting the upper active layer 8 of the fourth pixel 10D is provided above the third pixel 10C, the fourth pixel 10D, and the separation groove 21 between them. ing. That is, the pads 30 are provided on the surfaces of the upper contact layer 24 of the third pixel 10C and the upper contact layer 24 of the fourth pixel 10D. These pads 30 are electrically connected by a wiring 29 provided with the passivation film 25 interposed therebetween. The wiring 29 is electrically connected to the fourth bump 6D provided above the fourth pixel 10D.

このようにして、2画素分の大きさを有する2つの下部活性層9から、1つの配線31及びバンプ6B、6Cを介して、2画素分の信号を取り出し、2画素分が配線によって電気的に接続された2つの上部活性層8から、1つの配線29及びバンプ6A、6Dを介して、2画素分の信号を取り出すことができるようになっている。
つまり、隣接する4つの画素10(第1〜第4画素10A〜10D)において、それぞれの画素10の上方に1つずつバンプ6(第1〜第4バンプ6A〜6D)を設け、これらのバンプ6をそれぞれ2画素分が電気的に接続された上部活性層8及び下部活性層9に電気的に接続している。これにより、2画素分が電気的に接続された上部活性層8及び下部活性層9から、それぞれのバンプ6を介して、2画素分の信号(光電流信号)を取り出すことができるようになっている。
In this way, signals for two pixels are taken out from the two lower active layers 9 having a size for two pixels through one wiring 31 and bumps 6B and 6C, and the two pixels are electrically connected by the wiring. Signals for two pixels can be extracted from the two upper active layers 8 connected to each other through one wiring 29 and bumps 6A and 6D.
That is, in the four adjacent pixels 10 (first to fourth pixels 10A to 10D), one bump 6 (first to fourth bumps 6A to 6D) is provided above each pixel 10, and these bumps are provided. 6 are electrically connected to an upper active layer 8 and a lower active layer 9 in which two pixels are electrically connected. As a result, a signal (photocurrent signal) for two pixels can be extracted from the upper active layer 8 and the lower active layer 9 to which two pixels are electrically connected via the respective bumps 6. ing.

なお、下部コンタクト層22を上下に分割し、これらの間に絶縁層26を設けるのに代えて、中間コンタクト層23を上下に分割し、これらの間に絶縁層を設け、絶縁層の上側の中間コンタクト層と下部コンタクト層とを配線によって接続するようにしても良い(図24参照)。この場合、下部活性層9からの信号を読み出すためにバンプに接続するための配線は、絶縁層の下側の中間コンタクト層に接続すれば良い。   Instead of dividing the lower contact layer 22 vertically and providing the insulating layer 26 therebetween, the intermediate contact layer 23 is divided vertically and an insulating layer is provided between them. The intermediate contact layer and the lower contact layer may be connected by wiring (see FIG. 24). In this case, the wiring for connecting to the bump for reading the signal from the lower active layer 9 may be connected to the intermediate contact layer below the insulating layer.

このように構成される赤外線検知素子アレイ5は、全体として見ると、2画素分の大きさを有する複数の下部活性層9のそれぞれに接続されるバンプ6が、2画素分の大きさを有する複数の下部活性層9のそれぞれの上方に、下部活性層9が延びる方向に直交する方向で互いに1画素分ずれて並び、かつ、配線29によって接続された隣接する2つの上部活性層8のそれぞれに接続されるバンプ6が、配線29によって接続された隣接する2つの上部活性層8のそれぞれの上方に、下部活性層9が延びる方向で互いに1画素分ずれて並ぶように、複数のバンプ6が各画素10の上方にそれぞれ1つずつ設けられたものとなる(図2参照)。   In the infrared detection element array 5 configured as described above, when viewed as a whole, the bumps 6 connected to each of the plurality of lower active layers 9 having a size for two pixels have a size for two pixels. Above each of the plurality of lower active layers 9, each of the two adjacent upper active layers 8 that are shifted by one pixel in the direction orthogonal to the extending direction of the lower active layer 9 and that are connected by the wiring 29. The plurality of bumps 6 are arranged so that the bumps 6 connected to the two upper active layers 8 adjacent to each other connected by the wiring 29 are shifted by one pixel in the extending direction of the lower active layer 9. Is provided above each pixel 10 (see FIG. 2).

ところで、上述のように構成される赤外線検知素子アレイ5では、隣接する4つの第1〜第4画素10A〜10Dにおいて、以下のように動作する。
つまり、図17に示すように、まず、第1下部コンタクト層22B及び配線27を介して、第1画素10Aと第3画素10Cとでつながっている中間コンタクト層23及び第2画素10Bと第4画素10Dとでつながっている中間コンタクト層23のそれぞれにバイアス電圧が供給される。
By the way, in the infrared detection element array 5 configured as described above, the four first to fourth pixels 10A to 10D adjacent to each other operate as follows.
That is, as shown in FIG. 17, first, the intermediate contact layer 23 and the second pixel 10B connected to the first pixel 10A and the third pixel 10C via the first lower contact layer 22B and the wiring 27 are connected to the fourth pixel. A bias voltage is supplied to each of the intermediate contact layers 23 connected to the pixel 10D.

そして、これらの中間コンタクト層23を介して、1画素分の大きさを有する第1〜第4画素10A〜10Dの上部活性層8のそれぞれにバイアス電圧が印加される。また、これらの中間コンタクト層23を介して、2画素分の大きさを有する下部活性層9、即ち、第1画素10Aと第3画素10Cとでつながっている下部活性層9及び第2画素10Bと第4画素10Dとでつながっている下部活性層9のそれぞれにバイアス電圧が印加される。   A bias voltage is applied to each of the upper active layers 8 of the first to fourth pixels 10 </ b> A to 10 </ b> D having a size corresponding to one pixel through the intermediate contact layer 23. Further, the lower active layer 9 having a size corresponding to two pixels, that is, the lower active layer 9 and the second pixel 10B connected by the first pixel 10A and the third pixel 10C through the intermediate contact layer 23. A bias voltage is applied to each of the lower active layers 9 connected to the fourth pixel 10D.

また、2画素分が配線29によって電気的に接続されている第1画素10A及び第2画素10Bの上部活性層8から、第1バンプ6Aを介して、2画素分の信号を取り出す。また、2画素分が配線29によって電気的に接続されている第3画素10C及び第4画素10Dの上部活性層8から、第4バンプ6Dを介して、2画素分の信号を取り出す。また、第1画素10Aと第3画素10Cとでつながっている下部活性層9から、第3バンプ6Cを介して、2画素分の信号を取り出す。また、第2画素10Bと第4画素10Dとでつながっている下部活性層9から、第2バンプ6Bを介して、2画素分の信号を取り出す。   Further, a signal for two pixels is taken out from the upper active layer 8 of the first pixel 10A and the second pixel 10B, in which two pixels are electrically connected by the wiring 29, via the first bump 6A. Further, a signal for two pixels is taken out from the upper active layer 8 of the third pixel 10C and the fourth pixel 10D in which two pixels are electrically connected by the wiring 29 via the fourth bump 6D. Further, signals for two pixels are taken out from the lower active layer 9 connected by the first pixel 10A and the third pixel 10C through the third bump 6C. Further, signals for two pixels are taken out from the lower active layer 9 connected by the second pixel 10B and the fourth pixel 10D through the second bump 6B.

次に、上述のように構成される赤外線検知素子アレイ5及びこれを備える赤外線イメージセンサ2の製造方法について、図16を参照しながら説明する。
まず、例えばGaAs基板などの半導体基板(図示せず)上に、n−GaAs第1下部コンタクト層22B、i−GaAs絶縁層26、n−GaAs第2下部コンタクト層22A、下部活性層9、n−GaAs中間コンタクト層23、上部活性層8、n−GaAs上部コンタクト層24を成長させる。これにより、各画素(赤外線検知素子)10を構成する半導体積層構造(ウェハ構造)が形成される。このようにして、一の波長帯に対する下部活性層9の上方に他の波長帯に対する上部活性層8を積層させる。
Next, a method of manufacturing the infrared detection element array 5 configured as described above and the infrared image sensor 2 including the same will be described with reference to FIG.
First, on a semiconductor substrate (not shown) such as a GaAs substrate, an n-GaAs first lower contact layer 22B, an i-GaAs insulating layer 26, an n-GaAs second lower contact layer 22A, a lower active layer 9, n A GaAs intermediate contact layer 23, an upper active layer 8, and an n-GaAs upper contact layer 24 are grown. Thereby, a semiconductor laminated structure (wafer structure) constituting each pixel (infrared detecting element) 10 is formed. In this manner, the upper active layer 8 for the other wavelength band is stacked above the lower active layer 9 for the one wavelength band.

次に、例えばドライエッチングによって、各画素10を分離する分離溝20、21を形成する。つまり、複数の画素10が形成されるように分離溝20、21を形成する。ここでは、n−GaAs上部コンタクト層24の表面からi−GaAs絶縁層26の表面まで延びる分離溝20A、21、及び、n−GaAs上部コンタクト層24の表面からn−GaAs中間コンタクト層23の表面まで延びる分離溝20Bを形成する。   Next, separation grooves 20 and 21 for separating the pixels 10 are formed by, for example, dry etching. That is, the separation grooves 20 and 21 are formed so that the plurality of pixels 10 are formed. Here, the isolation grooves 20A and 21 extending from the surface of the n-GaAs upper contact layer 24 to the surface of the i-GaAs insulating layer 26, and the surface of the n-GaAs intermediate contact layer 23 from the surface of the n-GaAs upper contact layer 24 A separation groove 20 </ b> B extending to is formed.

このようにして、下部活性層9を2画素分の大きさに分断し、上部活性層8を1画素分の大きさに分断する複数の分離溝20、21を形成する。これにより、二次元に配列された複数の画素10が形成される。
ここでは、隣接する4つの第1〜第4画素10A〜10Dにおいて、下部活性層9は、縦方向に第1画素10Aと第3画素10Cの2画素分がつながっており、また、縦方向に第2画素10Bと第4画素10Dの2画素分がつながっている。つまり、隣接する4つの第1〜第4画素10A〜10Dにおいて、上部活性層8は、横方向に第1画素10Aと第2画素10Bの2画素分が電気的に接続されており、また、横方向に第3画素10Cと第4画素10Dの2画素分が電気的に接続されている。
In this way, the lower active layer 9 is divided into two pixels, and a plurality of isolation grooves 20 and 21 are formed to divide the upper active layer 8 into one pixel. Thereby, a plurality of pixels 10 arranged two-dimensionally are formed.
Here, in the four adjacent first to fourth pixels 10A to 10D, the lower active layer 9 is connected in the vertical direction to two pixels of the first pixel 10A and the third pixel 10C, and in the vertical direction. Two pixels of the second pixel 10B and the fourth pixel 10D are connected. That is, in the four adjacent first to fourth pixels 10A to 10D, the upper active layer 8 is electrically connected to two pixels of the first pixel 10A and the second pixel 10B in the horizontal direction, Two pixels of the third pixel 10C and the fourth pixel 10D are electrically connected in the horizontal direction.

また、隣接する4つの画素10A〜10Dのそれぞれの角部に、例えばドライエッチングによって、コンタクト穴33、34を形成する。ここでは、また、正方形状に隣接して配置される4つの画素10A〜10Dの一方の対角線上に位置する角部に、n−GaAs上部コンタクト層24の表面からn−GaAs中間コンタクト層23の表面まで延びるコンタクト穴33を形成する。また、正方形状に隣接して配置される4つの画素10A〜10Dの他方の対角線上に位置する角部に、n−GaAs上部コンタクト層24の表面からn−GaAs第2下部コンタクト層22Aの表面まで延びるコンタクト穴34を形成する。   Further, contact holes 33 and 34 are formed at the corners of the four adjacent pixels 10A to 10D, for example, by dry etching. Here, the n-GaAs intermediate contact layer 23 extends from the surface of the n-GaAs upper contact layer 24 to a corner located on one diagonal line of the four pixels 10A to 10D arranged adjacent to each other in a square shape. A contact hole 33 extending to the surface is formed. Further, from the surface of the n-GaAs upper contact layer 24 to the surface of the n-GaAs second lower contact layer 22A at the corner located on the other diagonal line of the four pixels 10A to 10D arranged adjacent to each other in a square shape. A contact hole 34 extending to the upper end is formed.

次に、例えばプラズマCVD(Chemical Vapor Deposition)法によって、分離溝20、21及びコンタクト穴33、34の中を含む表面全体を覆うように、パッシベーション膜25を形成する。
次に、隣接する4つの画素10A〜10Dの一方の対角線上に位置するコンタクト穴33の底面、即ち、n−GaAs中間コンタクト層23の表面上に形成されたパッシベーション膜25の一部を例えばドライエッチングによって除去した後、例えば蒸着によってコンタクト電極28を形成する。また、隣接する4つの画素10A〜10Dの一方の対角線上に位置するコンタクト穴33の近傍の分離溝20、21が交差する部分の底面、即ち、n−GaAs第1下部コンタクト層22Bの表面上に形成されたi−GaAs絶縁層26及びパッシベーション膜25の一部を例えばドライエッチングによって除去した後、例えば蒸着によってコンタクト電極28を形成する。また、各画素10の表面上に形成されたパッシベーション膜25の一部を例えばドライエッチングによって除去した後、例えば蒸着によってコンタクト電極30を形成する。
Next, the passivation film 25 is formed so as to cover the entire surface including the separation grooves 20 and 21 and the contact holes 33 and 34 by, for example, plasma CVD (Chemical Vapor Deposition).
Next, a part of the passivation film 25 formed on the bottom surface of the contact hole 33 positioned on one diagonal line of the adjacent four pixels 10A to 10D, that is, on the surface of the n-GaAs intermediate contact layer 23 is dried, for example. After removal by etching, the contact electrode 28 is formed, for example, by vapor deposition. Further, the bottom surface of the portion where the separation grooves 20 and 21 near the contact hole 33 located on one diagonal line of the four adjacent pixels 10A to 10D intersect, that is, on the surface of the n-GaAs first lower contact layer 22B. After removing a part of the i-GaAs insulating layer 26 and the passivation film 25 formed by, for example, dry etching, the contact electrode 28 is formed by, for example, vapor deposition. Further, after removing a part of the passivation film 25 formed on the surface of each pixel 10 by, for example, dry etching, the contact electrode 30 is formed by, for example, vapor deposition.

次に、隣接する2つの画素10の表面上に形成された2つのコンタクト電極30を電気的に接続する配線29を形成する。ここでは、1画素分の大きさを有する複数の上部活性層8のうち、2画素分の大きさを有する下部活性層9が延びる方向に直交する方向に隣接する2つの上部活性層8をそれぞれ配線29によって電気的に接続する。特に、隣接する4つの第1〜第4画素10A〜10Dにおいて、上部活性層8は、横方向に第1画素10Aと第2画素10Bの2画素分を配線29によって電気的に接続し、また、横方向に第3画素10Cと第4画素10Dの2画素分を配線29によって電気的に接続する。ここでは、例えば配線金属をスパッタリングし、例えばイオンミリングによって不要部分を除去して、配線29を形成する。   Next, a wiring 29 that electrically connects the two contact electrodes 30 formed on the surfaces of the two adjacent pixels 10 is formed. Here, two upper active layers 8 adjacent to each other in a direction orthogonal to a direction in which the lower active layer 9 having a size of two pixels extends among the plurality of upper active layers 8 having a size of one pixel are respectively illustrated. The wiring 29 is electrically connected. In particular, in the four adjacent first to fourth pixels 10A to 10D, the upper active layer 8 electrically connects two pixels of the first pixel 10A and the second pixel 10B in the lateral direction by the wiring 29, and The two pixels of the third pixel 10C and the fourth pixel 10D are electrically connected by the wiring 29 in the horizontal direction. Here, for example, a wiring metal is sputtered, and unnecessary portions are removed by, for example, ion milling to form the wiring 29.

また、隣接する4つの画素10A〜10Dの一方の対角線上に位置するコンタクト穴33の底面に形成されたコンタクト電極28と、コンタクト穴33の近傍の分離溝20、21が交差する部分の底面に形成されたコンタクト電極28とを電気的に接続する配線27を形成する。ここでは、例えば配線金属をスパッタリングし、例えばイオンミリングによって不要部分を除去して、配線27を形成する。   Further, the contact electrode 28 formed on the bottom surface of the contact hole 33 located on one diagonal line of the four adjacent pixels 10A to 10D and the bottom surface of the portion where the separation grooves 20 and 21 near the contact hole 33 intersect. A wiring 27 that electrically connects the formed contact electrode 28 is formed. Here, for example, a wiring metal is sputtered, and unnecessary portions are removed by, for example, ion milling to form the wiring 27.

次いで、再び、表面全体を覆うようにパッシベーション膜25を形成する。
次に、隣接する4つの画素10A〜10Dの他方の対角線上に位置するコンタクト穴34の底面、即ち、n−GaAs第2下部コンタクト層22Aの表面上に形成されたパッシベーション膜25の一部を例えばドライエッチングによって除去した後、例えば蒸着によってコンタクト電極32を形成する。
Next, a passivation film 25 is formed again so as to cover the entire surface.
Next, a part of the passivation film 25 formed on the bottom surface of the contact hole 34 located on the other diagonal line of the four adjacent pixels 10A to 10D, that is, on the surface of the n-GaAs second lower contact layer 22A is formed. For example, after removing by dry etching, the contact electrode 32 is formed by, for example, vapor deposition.

次に、隣接する4つの画素10A〜10Dの他方の対角線上に位置するコンタクト穴34の底面に形成されたコンタクト電極32の上部から表面上のバンプ6を設ける領域まで延びる配線31を形成する。ここでは、例えば配線金属をスパッタリングし、例えばイオンミリングによって不要部分を除去して、配線31を形成する。
次いで、再び、表面全体を覆うようにパッシベーション膜25を形成する。
Next, a wiring 31 is formed extending from the upper part of the contact electrode 32 formed on the bottom surface of the contact hole 34 located on the other diagonal line of the four adjacent pixels 10A to 10D to the region where the bump 6 on the surface is provided. Here, for example, a wiring metal is sputtered and unnecessary portions are removed by, for example, ion milling to form the wiring 31.
Next, a passivation film 25 is formed again so as to cover the entire surface.

次に、各画素10のバンプ6を設ける領域のパッシベーション膜25を例えばドライエッチングによって除去した後、バンプ6を設ける領域に露出している配線29、31のそれぞれの表面上に、例えば蒸着又はめっきによって、バンプ6を形成する。このようにして、各画素10の上方にそれぞれ1つずつバンプ6を形成する。
ここでは、2画素分の大きさを有する複数の下部活性層9のそれぞれに接続されるバンプ6が、2画素分の大きさを有する複数の下部活性層9のそれぞれの上方に、下部活性層9が延びる方向に直交する方向で互いに1画素分ずれて並び、かつ、配線29によって接続された隣接する2つの上部活性層8のそれぞれに接続されるバンプ6が、配線29によって接続された隣接する2つの上部活性層8のそれぞれの上方に、下部活性層9が延びる方向で互いに1画素分ずれて並ぶように、各画素10の上方にそれぞれ1つずつバンプ6を形成する(図2参照)。
Next, after the passivation film 25 in the region where the bump 6 of each pixel 10 is provided is removed by, for example, dry etching, for example, vapor deposition or plating is performed on each surface of the wirings 29 and 31 exposed in the region where the bump 6 is provided. Thus, the bump 6 is formed. In this way, one bump 6 is formed above each pixel 10.
Here, the bump 6 connected to each of the plurality of lower active layers 9 having a size corresponding to two pixels is disposed above each of the plurality of lower active layers 9 having a size corresponding to two pixels. The bumps 6 are arranged adjacent to each other by one pixel in the direction orthogonal to the extending direction 9 and connected to each of the two adjacent upper active layers 8 connected by the wiring 29. One bump 6 is formed above each pixel 10 above each of the two upper active layers 8 so as to be shifted by one pixel from each other in the direction in which the lower active layer 9 extends (see FIG. 2). ).

特に、隣接する4つの画素、即ち、縦横2つずつ配列された第1〜第4画素10A〜10Dにおいては、第1〜第4画素10A〜10Dの上方に第1〜第4バンプ6A〜6Dがそれぞれ1つずつ形成される。つまり、第1画素10Aの上部活性層8と第2画素10Bの上部活性層8とに電気的に接続される第1バンプ6A、第2画素10Bの下部活性層9と第4画素10Dの下部活性層9とに電気的に接続される第2バンプ6B、第1画素10Aの下部活性層9と第3画素10Cの下部活性層9とに電気的に接続される第3バンプ6C、第3画素10Cの上部活性層8と第4画素10Dの上部活性層8とに電気的に接続される第4バンプ6Dが形成される。   In particular, in the four adjacent pixels, that is, in the first to fourth pixels 10A to 10D arranged in two vertical and horizontal directions, the first to fourth bumps 6A to 6D are disposed above the first to fourth pixels 10A to 10D. Are formed one by one. That is, the first bump 6A electrically connected to the upper active layer 8 of the first pixel 10A and the upper active layer 8 of the second pixel 10B, the lower active layer 9 of the second pixel 10B, and the lower portion of the fourth pixel 10D. Second bump 6B electrically connected to active layer 9, third bump 6C electrically connected to lower active layer 9 of first pixel 10A and lower active layer 9 of third pixel 10C, third bump 6C A fourth bump 6D that is electrically connected to the upper active layer 8 of the pixel 10C and the upper active layer 8 of the fourth pixel 10D is formed.

このように、第1画素10Aと第2画素10Bとで電気的に接続されている上部活性層8に電気的に接続される第1バンプ6A、第2画素10Bと第4画素10Dとで電気的に接続されている下部活性層9に電気的に接続される第2バンプ6B、第1画素10Aと第3画素10Cとで電気的に接続されている下部活性層9に電気的に接続される第3バンプ6C、第3画素10Cと第4画素10Dとで電気的に接続されている上部活性層8に電気的に接続される第4バンプ6Dが形成される。   As described above, the first bump 6A, the second pixel 10B, and the fourth pixel 10D are electrically connected to the upper active layer 8 that is electrically connected to the first pixel 10A and the second pixel 10B. The second bump 6B electrically connected to the lower active layer 9 connected electrically, and the lower active layer 9 electrically connected by the first pixel 10A and the third pixel 10C are electrically connected. The third bump 6C and the fourth bump 6D electrically connected to the upper active layer 8 electrically connected by the third pixel 10C and the fourth pixel 10D are formed.

次に、チップサイズにダイシング(切断)して、複数の画素10が二次元的に配列された赤外線検知素子アレイ5とした後、これをフリップチップボンディング(FCB)によって信号処理回路チップ7に貼り合わせる。このようにして、各画素10を、バンプ6を介して、信号処理回路チップ7に電気的に接続する。
このようにして、本実施形態にかかる赤外線検知素子アレイ5及びこれを備える赤外線イメージセンサ2が完成する。
Next, after dicing (cutting) into a chip size to form an infrared detection element array 5 in which a plurality of pixels 10 are two-dimensionally arranged, this is attached to the signal processing circuit chip 7 by flip chip bonding (FCB). Match. In this way, each pixel 10 is electrically connected to the signal processing circuit chip 7 via the bump 6.
In this way, the infrared detection element array 5 according to the present embodiment and the infrared image sensor 2 including the same are completed.

したがって、本実施形態にかかるセンサ素子アレイ及びその製造方法、撮像装置によれば、1画素1バンプを実現しながら、感度を向上させることができるという利点がある。つまり、1画素1バンプを実現することができる。また、1画素1バンプとすることで、1画素3バンプの場合(図14参照)と同じバンプピッチで、画素サイズを1/4にし、チップサイズを大きくすることなく画素数を4倍に多画素化することが可能となる。また、1画素1バンプにしても、バイアスを切り替えることによって第1活性層8からの信号と第2活性層9からの信号とを交互に読み出す必要がないため、感度を向上させることができる。   Therefore, according to the sensor element array, the manufacturing method thereof, and the imaging apparatus according to the present embodiment, there is an advantage that the sensitivity can be improved while realizing 1 pixel 1 bump. That is, one pixel and one bump can be realized. Also, by using 1 bump per pixel, with the same bump pitch as in the case of 3 bumps per pixel (see FIG. 14), the pixel size is reduced to 1/4, and the number of pixels is quadrupled without increasing the chip size. Pixelization is possible. Further, even if one pixel has one bump, it is not necessary to alternately read out the signal from the first active layer 8 and the signal from the second active layer 9 by switching the bias, so that the sensitivity can be improved.

なお、本発明は、上述した実施形態及び変形例に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
例えば、上述の実施形態では、赤外線検知素子アレイ5を全体で見ると、横方向に2画素分が電気的に接続されている複数の第1活性層8を、縦方向及び横方向にそろえて配置し、縦方向に2画素分が電気的に接続されている複数の第2活性層9を、縦方向及び横方向にそろえて配置し、さらに、縦方向に2画素分が電気的に接続されている2つの第2活性層9の直上に、横方向に2画素分が電気的に接続されている2つの第1活性層8を配置するようにしているが(図2参照)、これに限られるものではなく、ずらして配置しても良い。
Note that the present invention is not limited to the configurations described in the above-described embodiments and modifications, and various modifications can be made without departing from the spirit of the present invention.
For example, in the above-described embodiment, when the infrared detection element array 5 is viewed as a whole, the plurality of first active layers 8 in which two pixels are electrically connected in the horizontal direction are aligned in the vertical direction and the horizontal direction. A plurality of second active layers 9 that are electrically connected in the vertical direction are arranged in the vertical direction and the horizontal direction, and the two pixels are electrically connected in the vertical direction. Two first active layers 8 in which two pixels are electrically connected in the horizontal direction are arranged immediately above the two second active layers 9 (see FIG. 2). It is not limited to this, and may be shifted.

例えば、図18(A)に示すように、横方向に2画素分が電気的に接続されている複数の第1活性層8を、横方向にそろえて配置し、縦方向に1画素分ずらして配置するようにしても良い。ここでは、図18(B)に示すように、縦方向に2画素分が電気的に接続されている複数の第2活性層9は、縦方向及び横方向にそろえて配置する。なお、図18(A)に示したものと図18(B)に示したものは、実際には積層された状態になっている。   For example, as shown in FIG. 18A, a plurality of first active layers 8 in which two pixels are electrically connected in the horizontal direction are arranged in the horizontal direction and shifted by one pixel in the vertical direction. May be arranged. Here, as shown in FIG. 18B, the plurality of second active layers 9 in which two pixels are electrically connected in the vertical direction are arranged in the vertical direction and the horizontal direction. Note that the structure illustrated in FIG. 18A and the structure illustrated in FIG. 18B are actually stacked.

この場合も、上述の実施形態の場合と同様に、図18(A)に示すように、横方向に2画素分が電気的に接続されている複数の第1活性層8のそれぞれに電気的に接続されるバンプ6が、横方向に2画素分が電気的に接続されている第1活性層8のそれぞれの上方に、縦方向で互いに1画素分ずれて並び、かつ、図18(B)に示すように、縦方向に2画素分が電気的に接続されている複数の第2活性層9のそれぞれに電気的に接続されるバンプ6が、縦方向に2画素分が電気的に接続されている第2活性層9のそれぞれの上方に、横方向で互いに1画素分ずれて並ぶように、複数のバンプ6が各画素10の上方にそれぞれ1つずつ設けられる。   In this case as well, as in the case of the above-described embodiment, as shown in FIG. 18A, each of the plurality of first active layers 8 in which two pixels are electrically connected in the horizontal direction is electrically connected. Bumps 6 connected to each other are arranged so as to be shifted by one pixel in the vertical direction above each of the first active layers 8 in which two pixels are electrically connected in the horizontal direction, and FIG. ), The bump 6 electrically connected to each of the plurality of second active layers 9 electrically connected to two pixels in the vertical direction is electrically connected to two pixels in the vertical direction. A plurality of bumps 6 are provided above each pixel 10 above each connected second active layer 9 so as to be shifted by one pixel in the lateral direction.

また、この場合も、隣接する4つの画素、即ち、縦横2つずつ配列された第1〜第4画素10A〜10Dにおいて、第1〜第4画素10A〜10Dの上方に第1〜第4バンプ6A〜6Dがそれぞれ1つずつ設けられる。そして、第1バンプ6Aは、第1画素10Aの第1活性層8と第2画素10Bの第1活性層8とに電気的に接続される。また、第2バンプ6Bは、第2画素10Bの第2活性層9と第4画素10Dの第2活性層9とに電気的に接続される。また、第3バンプ6Cは、第1画素10Aの第2活性層9と第3画素10Cの第2活性層9とに電気的に接続される。また、第4バンプ6Dは、第4画素10Dの第1活性層8と第4画素10Dに隣接する第1〜第4画素10A〜10D以外の画素の第1活性層8とに電気的に接続される。   Also in this case, the first to fourth bumps are located above the first to fourth pixels 10A to 10D in the four adjacent pixels, that is, the first to fourth pixels 10A to 10D arranged in two vertical and horizontal directions. Each of 6A to 6D is provided. The first bump 6A is electrically connected to the first active layer 8 of the first pixel 10A and the first active layer 8 of the second pixel 10B. The second bump 6B is electrically connected to the second active layer 9 of the second pixel 10B and the second active layer 9 of the fourth pixel 10D. The third bump 6C is electrically connected to the second active layer 9 of the first pixel 10A and the second active layer 9 of the third pixel 10C. The fourth bump 6D is electrically connected to the first active layer 8 of the fourth pixel 10D and the first active layer 8 of pixels other than the first to fourth pixels 10A to 10D adjacent to the fourth pixel 10D. Is done.

このように、隣接する4つの第1〜第4画素10A〜10Dにおいて、第1活性層8は、横方向に第1画素10Aと第2画素10Bの2画素分が電気的に接続されており、また、横方向に第3画素10Cとこれに隣接する第1〜第4画素10A〜10D以外の画素の2画素分が電気的に接続されており、横方向に第4画素10Dとこれに隣接する第1〜第4画素10A〜10D以外の画素の2画素分が電気的に接続されている。そして、第1画素10Aと第2画素10Bとで電気的に接続されている第1活性層8に第1バンプ6Aが電気的に接続されており、第4画素10Dとこれに隣接する第1〜第4画素10A〜10D以外の画素とで電気的に接続されている第1活性層8に第4バンプ6Dが電気的に接続されている。   Thus, in the four adjacent first to fourth pixels 10A to 10D, the first active layer 8 is electrically connected to the two pixels of the first pixel 10A and the second pixel 10B in the lateral direction. Further, the third pixel 10C in the horizontal direction and two pixels other than the first to fourth pixels 10A to 10D adjacent thereto are electrically connected, and the fourth pixel 10D and the fourth pixel 10D are connected in the horizontal direction. Two pixels other than the adjacent first to fourth pixels 10A to 10D are electrically connected. The first bump 6A is electrically connected to the first active layer 8 that is electrically connected between the first pixel 10A and the second pixel 10B, and the first pixel adjacent to the fourth pixel 10D. The fourth bump 6D is electrically connected to the first active layer 8 that is electrically connected to pixels other than the fourth pixels 10A to 10D.

また、第2活性層9は、縦方向に第1画素10Aと第3画素10Cの2画素分が電気的に接続されており、また、縦方向に第2画素10Bと第4画素10Dの2画素分が電気的に接続されている。そして、第1画素10Aと第3画素10Cとで電気的に接続されている第2活性層9に第3バンプ6Cが電気的に接続されており、第2画素10Bと第4画素10Dとで電気的に接続されている第2活性層9に第2バンプ6Bが電気的に接続されている。   The second active layer 9 is electrically connected to two pixels of the first pixel 10A and the third pixel 10C in the vertical direction, and 2nd of the second pixel 10B and the fourth pixel 10D in the vertical direction. Pixels are electrically connected. The third bump 6C is electrically connected to the second active layer 9 electrically connected to the first pixel 10A and the third pixel 10C, and the second pixel 10B and the fourth pixel 10D are connected to each other. The second bump 6B is electrically connected to the second active layer 9 that is electrically connected.

この場合、隣接する4つの画素10A〜10Dでは、縦方向に2画素分が電気的に接続されている2つの第2活性層9の直上に、横方向に2画素分が電気的に接続されている1つの第1活性層8及び横方向に2画素分が電気的に接続されている2つの第1活性層9の1画素分が配置されることになる。
このように構成する場合、制御演算部3では、以下のようにして、各画素10の第1活性層8及び第2活性層9からの出力信号UL1,UR1,DL1,DR1,UL2,UR2,DL2,DR2のそれぞれの値(計算値)を求めるようにすれば良い。
In this case, in the adjacent four pixels 10A to 10D, two pixels are electrically connected in the horizontal direction immediately above the two second active layers 9 in which two pixels are electrically connected in the vertical direction. One pixel of one first active layer 8 and two first active layers 9 in which two pixels are electrically connected in the horizontal direction are arranged.
In the case of such a configuration, the control calculation unit 3 outputs the output signals UL1, UR1, DL1, DR1, UL2, UR2, and the like from the first active layer 8 and the second active layer 9 of each pixel 10 as follows. What is necessary is just to obtain | require each value (calculated value) of DL2 and DR2.

ここで、各バンプ6を介して出力される出力信号を、バンプ6に付されたアルファベットと、第1活性層8(波長1)からの出力信号であることを示す数字「1」又は第2活性層9(波長2)からの出力信号であることを示す数字「2」との組み合わせで表すことにする。例えば、バンプAを介して出力される第1活性層8からの出力信号は「A1」である。
UL1=F1×B2/(B2+G2)
UR1=F1×G2/(B2+G2)
DL1=A1×B2/(B2+E2)
DR1=C1×G2/(D2+G2)
UL2=B2×F1/(A1+F1)
UR2=G2×F1/(C1+F1)
DL2=B2×A1/(A1+F1)
DR2=G2×C1/(C1+F1)
ここでは、制御演算部3は、上述の赤外線検知素子アレイ5の構成に応じて、以下のような処理を行なうようになっている。
Here, the output signal output through each bump 6 is an alphabet attached to the bump 6 and a number “1” or second indicating that the output signal is from the first active layer 8 (wavelength 1). It is expressed by a combination with a numeral “2” indicating that it is an output signal from the active layer 9 (wavelength 2). For example, the output signal from the first active layer 8 output via the bump A is “A1”.
UL1 = F1 × B2 / (B2 + G2)
UR1 = F1 × G2 / (B2 + G2)
DL1 = A1 × B2 / (B2 + E2)
DR1 = C1 × G2 / (D2 + G2)
UL2 = B2 × F1 / (A1 + F1)
UR2 = G2 × F1 / (C1 + F1)
DL2 = B2 × A1 / (A1 + F1)
DR2 = G2 × C1 / (C1 + F1)
Here, the control calculation unit 3 performs the following processing in accordance with the configuration of the infrared detection element array 5 described above.

つまり、制御演算部3は、第1バンプ6Aを介して第1画素10A及び第2画素10Bの第1活性層8から読み出された2画素分の出力信号を、第2画素10B及び第4画素10Dの第2活性層9から読み出された出力信号と第1画素10A及び第3画素10Cの第2活性層9から読み出された出力信号との比率に基づいて分配して、第1画素10Aの第1活性層8からの出力信号及び第2画素10Bの第1活性層8からの出力信号を求めるようになっている。   That is, the control calculation unit 3 outputs the output signals for two pixels read from the first active layer 8 of the first pixel 10A and the second pixel 10B via the first bump 6A to the second pixel 10B and the fourth pixel. Based on the ratio of the output signal read from the second active layer 9 of the pixel 10D and the output signal read from the second active layer 9 of the first pixel 10A and the third pixel 10C, the first signal is distributed. An output signal from the first active layer 8 of the pixel 10A and an output signal from the first active layer 8 of the second pixel 10B are obtained.

また、制御演算部3は、第2バンプ6Bを介して第2画素10B及び第4画素10Dの第2活性層9から読み出された2画素分の出力信号を、第1画素10A及び第2画素10Bの第1活性層8から読み出された出力信号と第4画素10D及びこれに隣接する第1〜第4画素10A〜10D以外の画素の第1活性層8から読み出された出力信号との比率に基づいて分配して、第2画素10Bの第2活性層9からの出力信号及び第4画素10Dの第2活性層9からの出力信号を求めるようになっている。   Further, the control calculation unit 3 outputs the output signals for two pixels read from the second active layer 9 of the second pixel 10B and the fourth pixel 10D via the second bump 6B to the first pixel 10A and the second pixel 10D. The output signal read from the first active layer 8 of the pixel 10B and the output signal read from the first active layer 8 of the pixels other than the fourth pixel 10D and the first to fourth pixels 10A to 10D adjacent thereto. And the output signal from the second active layer 9 of the second pixel 10B and the output signal from the second active layer 9 of the fourth pixel 10D are obtained.

また、制御演算部3は、第3バンプ6Cを介して第1画素10A及び第3画素10Cの第2活性層9から読み出された2画素分の出力信号を、第1画素10A及び第2画素10Bの第1活性層8から読み出された出力信号と第3画素10C及びこれに隣接する第1〜第4画素10A〜10D以外の画素の第1活性層8から読み出された出力信号(符号Aで示すバンプからの出力信号)との比率に基づいて分配して、第1画素10Aの第2活性層9からの出力信号及び第3画素10Cの第2活性層9からの出力信号を求めるようになっている。   Further, the control calculation unit 3 outputs the output signals for two pixels read from the second active layer 9 of the first pixel 10A and the third pixel 10C via the third bump 6C to the first pixel 10A and the second pixel 10C. The output signal read from the first active layer 8 of the pixel 10B and the output signal read from the first active layer 8 of the third pixel 10C and the pixels other than the first to fourth pixels 10A to 10D adjacent thereto. Output signal from the second active layer 9 of the first pixel 10A and output signal from the second active layer 9 of the third pixel 10C. Is to ask for.

また、制御演算部3は、第4バンプ6Dを介して第4画素10D及びこれに隣接する第1〜第4画素10A〜10D以外の画素の第1活性層8から読み出された2画素分の出力信号を、第2画素10B及び第4画素10Dの第2活性層9から読み出された出力信号と第2画素10Bに隣接する第1〜第4画素10A〜10D以外の画素及び第4画素に隣接する第1〜第4画素10A〜10D以外の画素の第2活性層9から読み出された出力信号(符号Dで示すバンプからの出力信号)との比率に基づいて分配して、第4画素10Dの第1活性層8からの出力信号を求めるようになっている。   In addition, the control calculation unit 3 includes two pixels read from the first active layer 8 of the pixels other than the fourth pixel 10D and the first to fourth pixels 10A to 10D adjacent thereto via the fourth bump 6D. Output signals read from the second active layer 9 of the second pixel 10B and the fourth pixel 10D, the pixels other than the first to fourth pixels 10A to 10D adjacent to the second pixel 10B, and the fourth pixel. Distributing based on the ratio of the output signal read from the second active layer 9 of the pixels other than the first to fourth pixels 10A to 10D adjacent to the pixel (output signal from the bump indicated by reference sign D), An output signal from the first active layer 8 of the fourth pixel 10D is obtained.

また、制御演算部3は、第1〜第4バンプ6A〜6D以外のバンプ(符号Aで示すもの)を介して第3画素10C及びこれに隣接する第1〜第4画素10A〜10D以外の画素の第1活性層8から読み出された2画素分の出力信号を、第1画素10A及び第3画素10Cの第2活性層9から読み出された出力信号と第1画素10Aに隣接する第1〜第4画素10A〜10D以外の画素及び第3画素10Cに隣接する第1〜第4画素10A〜10D以外の画素の第2活性層9から読み出された出力信号(符号Eで示すバンプからの出力信号)との比率に基づいて分配して、第3画素の第1活性層からの出力信号を求めるようになっている。   In addition, the control calculation unit 3 uses the bumps other than the first to fourth bumps 6A to 6D (shown by the reference symbol A) other than the third pixel 10C and the first to fourth pixels 10A to 10D adjacent thereto. The output signal for two pixels read from the first active layer 8 of the pixel is adjacent to the output signal read from the second active layer 9 of the first pixel 10A and the third pixel 10C and the first pixel 10A. Output signals read from the second active layer 9 of the pixels other than the first to fourth pixels 10A to 10D and the pixels other than the first to fourth pixels 10A to 10D adjacent to the third pixel 10C (indicated by symbol E) The output signal from the first active layer of the third pixel is obtained based on the ratio to the output signal from the bump).

また、例えば図19(B)に示すように、縦方向に2画素分が電気的に接続されている複数の第2活性層9を、縦方向にそろえて配置し、横方向に1画素分ずらして配置するようにしても良い。ここでは、図19(A)に示すように、横方向に2画素分が電気的に接続されている複数の第1活性層8は、縦方向及び横方向にそろえて配置する。なお、図19(A)に示したものと図19(B)に示したものは、実際には積層された状態になっている。   For example, as shown in FIG. 19B, a plurality of second active layers 9 in which two pixels are electrically connected in the vertical direction are arranged in the vertical direction, and one pixel in the horizontal direction. You may make it arrange | position by shifting. Here, as shown in FIG. 19A, the plurality of first active layers 8 in which two pixels are electrically connected in the horizontal direction are arranged in the vertical direction and the horizontal direction. Note that the structure shown in FIG. 19A and the structure shown in FIG. 19B are actually stacked.

この場合も、上述の実施形態の場合と同様に、図19(A)に示すように、横方向に2画素分が電気的に接続されている複数の第1活性層8のそれぞれに電気的に接続されるバンプ6が、横方向に2画素分が電気的に接続されている第1活性層8のそれぞれの上方に、縦方向で互いに1画素分ずれて並び、かつ、図19(B)に示すように、縦方向に2画素分が電気的に接続されている複数の第2活性層9のそれぞれに電気的に接続されるバンプ6が、縦方向に2画素分が電気的に接続されている第2活性層9のそれぞれの上方に、横方向で互いに1画素分ずれて並ぶように、複数のバンプ6が各画素10の上方にそれぞれ1つずつ設けられる。   In this case as well, as in the case of the above-described embodiment, as shown in FIG. 19A, each of the plurality of first active layers 8 in which two pixels are electrically connected in the horizontal direction is electrically connected. Bumps 6 connected to each other are arranged so as to be shifted by one pixel in the vertical direction above each of the first active layers 8 in which two pixels are electrically connected in the horizontal direction, and FIG. ), The bump 6 electrically connected to each of the plurality of second active layers 9 electrically connected to two pixels in the vertical direction is electrically connected to two pixels in the vertical direction. A plurality of bumps 6 are provided above each pixel 10 above each connected second active layer 9 so as to be shifted by one pixel in the lateral direction.

また、この場合も、隣接する4つの画素、即ち、縦横2つずつ配列された第1〜第4画素10A〜10Dにおいて、第1〜第4画素10A〜10Dの上方に第1〜第4バンプ6A〜6Dがそれぞれ1つずつ設けられる。そして、第1バンプ6Aは、第1画素10Aの第1活性層8と第2画素10Bの第1活性層8とに電気的に接続される。また、第2バンプ6Bは、第2画素10Bの第2活性層9と第2画素10Bに隣接する第1〜第4画素10A〜10D以外の画素の第2活性層9とに電気的に接続される。また、第3バンプ6Cは、第1画素10Aの第2活性層9と第3画素10Cの第2活性層9とに電気的に接続される。また、第4バンプ6Dは、第3画素10Cの第1活性層8と第4画素10Dの第1活性層8とに電気的に接続される。   Also in this case, the first to fourth bumps are located above the first to fourth pixels 10A to 10D in the four adjacent pixels, that is, the first to fourth pixels 10A to 10D arranged in two vertical and horizontal directions. Each of 6A to 6D is provided. The first bump 6A is electrically connected to the first active layer 8 of the first pixel 10A and the first active layer 8 of the second pixel 10B. The second bump 6B is electrically connected to the second active layer 9 of the second pixel 10B and the second active layer 9 of pixels other than the first to fourth pixels 10A to 10D adjacent to the second pixel 10B. Is done. The third bump 6C is electrically connected to the second active layer 9 of the first pixel 10A and the second active layer 9 of the third pixel 10C. The fourth bump 6D is electrically connected to the first active layer 8 of the third pixel 10C and the first active layer 8 of the fourth pixel 10D.

このように、隣接する4つの第1〜第4画素10A〜10Dにおいて、第1活性層8は、横方向に第1画素10Aと第2画素10Bの2画素分が電気的に接続されており、また、横方向に第3画素10Cと第4画素10Dの2画素分が電気的に接続されている。そして、第1画素10Aと第2画素10Bとで電気的に接続されている第1活性層8に第1バンプ6Aが電気的に接続されており、第4画素10Dと第3画素10Cとで電気的に接続されている第1活性層8に第4バンプ6Dが電気的に接続されている。   Thus, in the four adjacent first to fourth pixels 10A to 10D, the first active layer 8 is electrically connected to the two pixels of the first pixel 10A and the second pixel 10B in the lateral direction. In addition, two pixels of the third pixel 10C and the fourth pixel 10D are electrically connected in the horizontal direction. The first bump 6A is electrically connected to the first active layer 8 electrically connected to the first pixel 10A and the second pixel 10B, and the fourth pixel 10D and the third pixel 10C are connected to each other. The fourth bump 6D is electrically connected to the first active layer 8 that is electrically connected.

また、第2活性層9は、縦方向に第1画素10Aと第3画素10Cの2画素分が電気的に接続されており、また、縦方向に第2画素10Bとこれに隣接する第1〜第4画素10A〜10D以外の画素の2画素分が電気的に接続されており、縦方向に第4画素10Dとこれに隣接する第1〜第4画素10A〜10D以外の画素の2画素分が電気的に接続されている。そして、第1画素10Aと第3画素10Cとで電気的に接続されている第2活性層9に第3バンプ6Cが電気的に接続されており、第2画素10Bとこれに隣接する第1〜第4画素10A〜10D以外の画素とで電気的に接続されている第2活性層9に第2バンプ6Bが電気的に接続されている。   The second active layer 9 is electrically connected to two pixels of the first pixel 10A and the third pixel 10C in the vertical direction, and the first pixel adjacent to the second pixel 10B in the vertical direction. Two pixels other than the fourth pixels 10A to 10D are electrically connected, and the fourth pixel 10D in the vertical direction and two pixels other than the first to fourth pixels 10A to 10D adjacent to the fourth pixel 10D. Minutes are electrically connected. The third bump 6C is electrically connected to the second active layer 9 that is electrically connected between the first pixel 10A and the third pixel 10C, and the second pixel 10B and the first adjacent to the second pixel 10B. The second bump 6B is electrically connected to the second active layer 9 electrically connected to pixels other than the fourth pixels 10A to 10D.

この場合、隣接する4つの画素10A〜10Dでは、横方向に2画素分が電気的に接続されている2つの第1活性層8の直下に、縦方向に2画素分が電気的に接続されている1つの第2活性層9及び縦方向に2画素分が電気的に接続されている2つの第2活性層9の1画素分が配置されることになる。
このように構成する場合、制御演算部3では、以下のようにして、各画素10の第1活性層8及び第2活性層9からの出力信号UL1,UR1,DL1,DR1,UL2,UR2,DL2,DR2のそれぞれの値(計算値)を求めるようにすれば良い。
In this case, in the adjacent four pixels 10A to 10D, two pixels are electrically connected in the vertical direction immediately below the two first active layers 8 in which two pixels are electrically connected in the horizontal direction. One pixel of one second active layer 9 and two second active layers 9 in which two pixels are electrically connected in the vertical direction is arranged.
In the case of such a configuration, the control calculation unit 3 outputs the output signals UL1, UR1, DL1, DR1, UL2, UR2, and the like from the first active layer 8 and the second active layer 9 of each pixel 10 as follows. What is necessary is just to obtain | require each value (calculated value) of DL2 and DR2.

ここで、各バンプ6を介して出力される出力信号を、バンプ6に付されたアルファベットと、第1活性層8(波長1)からの出力信号であることを示す数字「1」又は第2活性層9(波長2)からの出力信号であることを示す数字「2」との組み合わせで表すことにする。例えば、バンプAを介して出力される第1活性層8からの出力信号は「A1」である。
UL1=F1×J2/(E2+J2)
UR1=F1×E2/(E2+J2)
DL1=I1×J2/(M2+J2)
DR1=I1×M2/(M2+J2)
UL2=J2×F1/(F1+I1)
UR2=E2×F1/(A1+F1)
DL2=J2×I1/(F1+I1)
DR2=M2×I1/(I1+N1)
ここでは、制御演算部3は、上述の赤外線検知素子アレイ5の構成に応じて、以下のような処理を行なうようになっている。
Here, the output signal output through each bump 6 is an alphabet attached to the bump 6 and a number “1” or second indicating that the output signal is from the first active layer 8 (wavelength 1). It is expressed by a combination with a numeral “2” indicating that it is an output signal from the active layer 9 (wavelength 2). For example, the output signal from the first active layer 8 output via the bump A is “A1”.
UL1 = F1 × J2 / (E2 + J2)
UR1 = F1 × E2 / (E2 + J2)
DL1 = I1 × J2 / (M2 + J2)
DR1 = I1 × M2 / (M2 + J2)
UL2 = J2 × F1 / (F1 + I1)
UR2 = E2 × F1 / (A1 + F1)
DL2 = J2 × I1 / (F1 + I1)
DR2 = M2 × I1 / (I1 + N1)
Here, the control calculation unit 3 performs the following processing in accordance with the configuration of the infrared detection element array 5 described above.

つまり、制御演算部3は、第1バンプ6Aを介して第1画素10A及び第2画素10Bの第1活性層8から読み出された2画素分の出力信号を、第1画素10A及び第3画素10Cの第2活性層9から読み出された出力信号と第2画素10B及びこれに隣接する第1〜第4画素10A〜10D以外の画素の第2活性層9から読み出された出力信号との比率に基づいて分配して、第1画素10Aの第1活性層8からの出力信号及び第2画素10Bの第1活性層8からの出力信号を求めるようになっている。   That is, the control calculation unit 3 outputs the output signals for two pixels read from the first active layer 8 of the first pixel 10A and the second pixel 10B via the first bump 6A to the first pixel 10A and the third pixel 10A. The output signal read from the second active layer 9 of the pixel 10C and the output signal read from the second active layer 9 of the pixel other than the second pixel 10B and the first to fourth pixels 10A to 10D adjacent thereto. And the output signal from the first active layer 8 of the first pixel 10A and the output signal from the first active layer 8 of the second pixel 10B are obtained.

また、制御演算部3は、第2バンプ6Bを介して第2画素10B及びこれに隣接する第1〜第4画素10A〜10D以外の画素の第2活性層9から読み出された2画素分の出力信号を、第1画素10A及び第2画素10Bの第1活性層8から読み出された出力信号と第1画素10Aに隣接する第1〜第4画素10A〜10D以外の画素及び第2画素10Bに隣接する第1〜第4画素10A〜10D以外の画素の第1活性層8から読み出された出力信号(符号Aで示すバンプからの出力信号)との比率に基づいて分配して、第2画素10Bの第2活性層9からの出力信号を求めるようになっている。   In addition, the control calculation unit 3 reads two pixels read from the second active layer 9 of the pixels other than the second pixel 10B and the first to fourth pixels 10A to 10D adjacent to the second pixel 10B via the second bump 6B. Output signals read from the first active layer 8 of the first pixel 10A and the second pixel 10B, the pixels other than the first to fourth pixels 10A to 10D adjacent to the first pixel 10A, and the second pixel. Distribution based on the ratio of the output signals (output signals from the bumps indicated by symbol A) read from the first active layer 8 of the pixels other than the first to fourth pixels 10A to 10D adjacent to the pixel 10B. The output signal from the second active layer 9 of the second pixel 10B is obtained.

また、制御演算部3は、第3バンプ6Cを介して第1画素10A及び第3画素10Cの第2活性層9から読み出された2画素分の出力信号を、第1画素10A及び第2画素10Bの第1活性層8から読み出された出力信号と第3画素10C及び第4画素10Dの第1活性層8から読み出された出力信号との比率に基づいて分配して、第1画素10Aの第2活性層9からの出力信号及び第3画素10Cの第2活性層9からの出力信号を求めるようになっている。   Further, the control calculation unit 3 outputs the output signals for two pixels read from the second active layer 9 of the first pixel 10A and the third pixel 10C via the third bump 6C to the first pixel 10A and the second pixel 10C. Based on the ratio between the output signal read from the first active layer 8 of the pixel 10B and the output signal read from the first active layer 8 of the third pixel 10C and the fourth pixel 10D, the first signal is distributed. An output signal from the second active layer 9 of the pixel 10A and an output signal from the second active layer 9 of the third pixel 10C are obtained.

また、制御演算部3は、第4バンプ6Dを介して第3画素10C及び第4画素10Dの第1活性層8から読み出された2画素分の出力信号を、第1画素10A及び第3画素10Cの第2活性層9から読み出された出力信号と第4画素10D及びこれに隣接する第1〜第4画素10A〜10D以外の画素の第2活性層9から読み出された出力信号(符号Mで示すバンプからの出力信号)との比率に基づいて分配して、第3画素10Cの第1活性層8からの出力信号及び第4画素10Dの第1活性層8からの出力信号を求めるようになっている。   Further, the control calculation unit 3 outputs the output signals for two pixels read from the first active layer 8 of the third pixel 10C and the fourth pixel 10D via the fourth bump 6D to the first pixel 10A and the third pixel 10D. The output signal read from the second active layer 9 of the pixel 10C and the output signal read from the second active layer 9 of the pixels other than the fourth pixel 10D and the first to fourth pixels 10A to 10D adjacent thereto. Output signals from the first active layer 8 of the third pixel 10C and output signals from the first active layer 8 of the fourth pixel 10D. Is to ask for.

また、制御演算部3は、第1〜第4バンプ6A〜6D以外のバンプ(符号Mで示すもの)を介して第4画素10D及びこれに隣接する第1〜第4画素10A〜10D以外の画素の第2活性層9から読み出された2画素分の出力信号を、第3画素10C及び第4画素10Dの第1活性層8から読み出された出力信号と第3画素10Cに隣接する第1〜第4画素10A〜10D以外の画素及び第4画素10Dに隣接する第1〜第4画素10A〜10D以外の画素の第1活性層8から読み出された出力信号(符号Nで示すバンプからの出力信号)との比率に基づいて分配して、第4画素10Dの第2活性層9からの出力信号を求めるようになっている。   In addition, the control calculation unit 3 uses the bumps other than the first to fourth bumps 6A to 6D (indicated by the reference symbol M) other than the fourth pixel 10D and the first to fourth pixels 10A to 10D adjacent thereto. The output signals for two pixels read from the second active layer 9 of the pixel are adjacent to the output signals read from the first active layer 8 of the third pixel 10C and the fourth pixel 10D and the third pixel 10C. Output signals read from the first active layer 8 of the pixels other than the first to fourth pixels 10A to 10D and the pixels other than the first to fourth pixels 10A to 10D adjacent to the fourth pixel 10D (indicated by reference numeral N) The output signal from the second active layer 9 of the fourth pixel 10D is obtained based on the ratio to the output signal from the bump).

また、例えば図20(A)に示すように、横方向に2画素分が電気的に接続されている複数の第1活性層8を、横方向にそろえて配置し、縦方向に1画素分ずらして配置し、図20(B)に示すように、縦方向に2画素分が電気的に接続されている複数の第2活性層9を、縦方向にそろえて配置し、横方向に1画素分ずらして配置するようにしても良い。なお、図20(A)に示したものと図20(B)に示したものは、実際には積層された状態になっている。   For example, as shown in FIG. 20A, a plurality of first active layers 8 in which two pixels are electrically connected in the horizontal direction are arranged in the horizontal direction, and one pixel in the vertical direction. As shown in FIG. 20B, a plurality of second active layers 9 in which two pixels are electrically connected in the vertical direction are arranged in the vertical direction, and 1 in the horizontal direction. You may make it arrange | position by shifting by a pixel. Note that the structure shown in FIG. 20A and the structure shown in FIG. 20B are actually stacked.

この場合も、上述の実施形態の場合と同様に、図20(A)に示すように、横方向に2画素分が電気的に接続されている複数の第1活性層8のそれぞれに電気的に接続されるバンプ6が、横方向に2画素分が電気的に接続されている第1活性層8のそれぞれの上方に、縦方向で互いに1画素分ずれて並び、かつ、図20(B)に示すように、縦方向に2画素分が電気的に接続されている複数の第2活性層9のそれぞれに電気的に接続されるバンプ6が、縦方向に2画素分が電気的に接続されている第2活性層9のそれぞれの上方に、横方向で互いに1画素分ずれて並ぶように、複数のバンプ6が各画素10の上方にそれぞれ1つずつ設けられる。   In this case as well, as in the case of the above-described embodiment, as shown in FIG. 20A, each of the plurality of first active layers 8 in which two pixels are electrically connected in the horizontal direction is electrically connected. Bumps 6 connected to each other are arranged so as to be shifted by one pixel in the vertical direction above each of the first active layers 8 in which two pixels are electrically connected in the horizontal direction, and FIG. ), The bump 6 electrically connected to each of the plurality of second active layers 9 electrically connected to two pixels in the vertical direction is electrically connected to two pixels in the vertical direction. A plurality of bumps 6 are provided above each pixel 10 above each connected second active layer 9 so as to be shifted by one pixel in the lateral direction.

また、この場合も、隣接する4つの画素、即ち、縦横2つずつ配列された第1〜第4画素10A〜10Dにおいて、第1〜第4画素10A〜10Dの上方に第1〜第4バンプ6A〜6Dがそれぞれ1つずつ設けられる。そして、第1バンプ6Aは、第1画素10Aの第1活性層8と第2画素10Bの第1活性層8とに電気的に接続される。また、第2バンプ6Bは、第2画素10Bの第2活性層9と第2画素に隣接する第1〜第4画素10A〜10D以外の画素の第2活性層9とに電気的に接続される。また、第3バンプ6Cは、第1画素10Aの第2活性層9と第3画素10Cの第2活性層9とに電気的に接続される。また、第4バンプ6Dは、第4画素10Dの第1活性層8と第4画素10Dに隣接する第1〜第4画素10A〜10D以外の画素の第1活性層8とに電気的に接続される。   Also in this case, the first to fourth bumps are located above the first to fourth pixels 10A to 10D in the four adjacent pixels, that is, the first to fourth pixels 10A to 10D arranged in two vertical and horizontal directions. Each of 6A to 6D is provided. The first bump 6A is electrically connected to the first active layer 8 of the first pixel 10A and the first active layer 8 of the second pixel 10B. The second bump 6B is electrically connected to the second active layer 9 of the second pixel 10B and the second active layer 9 of pixels other than the first to fourth pixels 10A to 10D adjacent to the second pixel. The The third bump 6C is electrically connected to the second active layer 9 of the first pixel 10A and the second active layer 9 of the third pixel 10C. The fourth bump 6D is electrically connected to the first active layer 8 of the fourth pixel 10D and the first active layer 8 of pixels other than the first to fourth pixels 10A to 10D adjacent to the fourth pixel 10D. Is done.

このように、隣接する4つの第1〜第4画素10A〜10Dにおいて、第1活性層8は、横方向に第1画素10Aと第2画素10Bの2画素分が電気的に接続されており、また、横方向に第3画素10Cとこれに隣接する第1〜第4画素10A〜10D以外の画素の2画素分が電気的に接続されており、また、横方向に第4画素10Dとこれに隣接する第1〜第4画素10A〜10D以外の画素の2画素分が電気的に接続されている。そして、第1画素10Aと第2画素10Bとで電気的に接続されている第1活性層8に第1バンプ6Aが電気的に接続されており、第4画素10Dとこれに隣接する第1〜第4画素10A〜10D以外の画素とで電気的に接続されている第1活性層8に第4バンプ6Dが電気的に接続されている。   Thus, in the four adjacent first to fourth pixels 10A to 10D, the first active layer 8 is electrically connected to the two pixels of the first pixel 10A and the second pixel 10B in the lateral direction. Further, the third pixel 10C in the horizontal direction and two pixels other than the first to fourth pixels 10A to 10D adjacent thereto are electrically connected, and the fourth pixel 10D in the horizontal direction is connected to the fourth pixel 10D. Two pixels other than the first to fourth pixels 10A to 10D adjacent thereto are electrically connected. The first bump 6A is electrically connected to the first active layer 8 that is electrically connected between the first pixel 10A and the second pixel 10B, and the first pixel adjacent to the fourth pixel 10D. The fourth bump 6D is electrically connected to the first active layer 8 that is electrically connected to pixels other than the fourth pixels 10A to 10D.

また、第2活性層9は、縦方向に第1画素10Aと第3画素10Cの2画素分が電気的に接続されており、また、縦方向に第2画素10Bとこれに隣接する第1〜第4画素10A〜10D以外の画素の2画素分が電気的に接続されており、縦方向に第4画素10Dとこれに隣接する第1〜第4画素10A〜10D以外の画素の2画素分が電気的に接続されている。そして、第1画素10Aと第3画素10Cとで電気的に接続されている第2活性層9に第3バンプ6Cが電気的に接続されており、第2画素10Bとこれに隣接する第1〜第4画素10A〜10D以外の画素とで電気的に接続されている第2活性層9に第2バンプ6Bが電気的に接続されている。   The second active layer 9 is electrically connected to two pixels of the first pixel 10A and the third pixel 10C in the vertical direction, and the first pixel adjacent to the second pixel 10B in the vertical direction. Two pixels other than the fourth pixels 10A to 10D are electrically connected, and the fourth pixel 10D in the vertical direction and two pixels other than the first to fourth pixels 10A to 10D adjacent to the fourth pixel 10D. Minutes are electrically connected. The third bump 6C is electrically connected to the second active layer 9 that is electrically connected between the first pixel 10A and the third pixel 10C, and the second pixel 10B and the first adjacent to the second pixel 10B. The second bump 6B is electrically connected to the second active layer 9 electrically connected to pixels other than the fourth pixels 10A to 10D.

この場合、隣接する4つの画素10A〜10Dでは、横方向に2画素分が電気的に接続されている1つの第1活性層8及び横方向に2画素分が電気的に接続されている2つの第1活性層8の1画素分の直下に、縦方向に2画素分が電気的に接続されている1つの第2活性層9及び縦方向に2画素分が電気的に接続されている2つの第2活性層9の1画素分が配置されることになる。   In this case, in the adjacent four pixels 10A to 10D, one first active layer 8 in which two pixels are electrically connected in the horizontal direction and two pixels in the horizontal direction are electrically connected 2 Immediately below one pixel of the first active layer 8, one second active layer 9 in which two pixels are electrically connected in the vertical direction and two pixels in the vertical direction are electrically connected. One pixel of the two second active layers 9 is arranged.

このように構成する場合、制御演算部3では、以下のようにして、各画素10の第1活性層8及び第2活性層9からの出力信号UL1,UR1,DL1,DR1,UL2,UR2,DL2,DR2のそれぞれの値(計算値)を求めるようにすれば良い。
ここで、各バンプ6を介して出力される出力信号を、バンプ6に付されたアルファベットと、第1活性層8(波長1)からの出力信号であることを示す数字「1」又は第2活性層9(波長2)からの出力信号であることを示す数字「2」との組み合わせで表すことにする。例えば、バンプAを介して出力される第1活性層8からの出力信号は「A1」である。
UL1=F1×J2/(J2+G2)
UR1=F1×G2/(J2+G2)
DL1=I1×J2/(J2+M2)
DR1=K1×O2/(O2+L2)
UL2=J2×F1/(F1+I1)
UR2=G2×F1/(C1+F1)
DL2=J2×I1/(F1+I1)
DR2=O2×K1/(K1+N1)
ここでは、制御演算部3は、上述の赤外線検知素子アレイ5の構成に応じて、以下のような処理を行なうようになっている。
In the case of such a configuration, the control calculation unit 3 outputs the output signals UL1, UR1, DL1, DR1, UL2, UR2, and the like from the first active layer 8 and the second active layer 9 of each pixel 10 as follows. What is necessary is just to obtain | require each value (calculated value) of DL2 and DR2.
Here, the output signal output through each bump 6 is an alphabet attached to the bump 6 and a number “1” or second indicating that the output signal is from the first active layer 8 (wavelength 1). It is expressed by a combination with a numeral “2” indicating that it is an output signal from the active layer 9 (wavelength 2). For example, the output signal from the first active layer 8 output via the bump A is “A1”.
UL1 = F1 × J2 / (J2 + G2)
UR1 = F1 × G2 / (J2 + G2)
DL1 = I1 × J2 / (J2 + M2)
DR1 = K1 × O2 / (O2 + L2)
UL2 = J2 × F1 / (F1 + I1)
UR2 = G2 × F1 / (C1 + F1)
DL2 = J2 × I1 / (F1 + I1)
DR2 = O2 × K1 / (K1 + N1)
Here, the control calculation unit 3 performs the following processing in accordance with the configuration of the infrared detection element array 5 described above.

つまり、制御演算部3は、第1バンプ6Aを介して第1画素10A及び第2画素10Bの第1活性層8から読み出された2画素分の出力信号を、第1画素10A及び第3画素10Cの第2活性層9から読み出された出力信号と第2画素10B及びこれに隣接する第1〜第4画素10A〜10D以外の画素の第2活性層9から読み出された出力信号との比率に基づいて分配して、第1画素10Aの第1活性層8からの出力信号及び第2画素10Bの第1活性層8からの出力信号を求めるようになっている。   That is, the control calculation unit 3 outputs the output signals for two pixels read from the first active layer 8 of the first pixel 10A and the second pixel 10B via the first bump 6A to the first pixel 10A and the third pixel 10A. The output signal read from the second active layer 9 of the pixel 10C and the output signal read from the second active layer 9 of the pixel other than the second pixel 10B and the first to fourth pixels 10A to 10D adjacent thereto. And the output signal from the first active layer 8 of the first pixel 10A and the output signal from the first active layer 8 of the second pixel 10B are obtained.

また、制御演算部3は、第2バンプ6Bを介して第2画素10B及びこれに隣接する第1〜第4画素10A〜10D以外の画素の第2活性層9から読み出された2画素分の出力信号を、第1画素10A及び第2画素10Bの第1活性層8から読み出された出力信号と第2画素10Bに隣接する第1〜第4画素10A〜10D以外の画素及びこれに隣接する第1〜第4画素10A〜10D以外の画素の第1活性層8から読み出された出力信号(符号Cで示すバンプからの出力信号)との比率に基づいて分配して、第2画素10Bの第2活性層9からの出力信号を求めるようになっている。   In addition, the control calculation unit 3 reads two pixels read from the second active layer 9 of the pixels other than the second pixel 10B and the first to fourth pixels 10A to 10D adjacent to the second pixel 10B via the second bump 6B. Output signals read from the first active layer 8 of the first pixel 10A and the second pixel 10B, pixels other than the first to fourth pixels 10A to 10D adjacent to the second pixel 10B, and Distributing based on the ratio of the output signals read from the first active layer 8 of the pixels other than the first to fourth pixels 10A to 10D adjacent to each other (output signals from the bumps indicated by symbol C), An output signal from the second active layer 9 of the pixel 10B is obtained.

また、制御演算部3は、第3バンプ6Cを介して第1画素10A及び第3画素10Cの第2活性層9から読み出された2画素分の出力信号を、第1画素10A及び第2画素10Bの第1活性層8から読み出された出力信号と第3画素10C及びこれに隣接する第1〜第4画素10A〜10D以外の画素の第1活性層8から読み出された出力信号(符号Iで示すバンプからの出力信号)との比率に基づいて分配して、第1画素10Aの第2活性層9からの出力信号及び第3画素10Cの第2活性層9からの出力信号を求めるようになっている。   Further, the control calculation unit 3 outputs the output signals for two pixels read from the second active layer 9 of the first pixel 10A and the third pixel 10C via the third bump 6C to the first pixel 10A and the second pixel 10C. The output signal read from the first active layer 8 of the pixel 10B and the output signal read from the first active layer 8 of the third pixel 10C and the pixels other than the first to fourth pixels 10A to 10D adjacent thereto. Output signal from the second active layer 9 of the first pixel 10A and output signal from the second active layer 9 of the third pixel 10C. Is to ask for.

また、制御演算部3は、第4バンプ6Dを介して第4画素10D及びこれに隣接する第1〜第4画素10A〜10D以外の画素の第1活性層8から読み出された2画素分の出力信号を、第4画素10D及びこれに隣接する第1〜第4画素10A〜10D以外の画素の第2活性層9から読み出された出力信号(符号Oで示すバンプからの出力信号)と第4画素10Dに隣接する第1〜第4画素10A〜10D以外の画素及び第2画素10Bに隣接する第1〜第4画素10A〜10D以外の画素の第2活性層9から読み出された出力信号(符号Lで示すバンプからの出力信号)との比率に基づいて分配して、第4画素10Dの第1活性層8からの出力信号を求めるようになっている。   In addition, the control calculation unit 3 includes two pixels read from the first active layer 8 of the pixels other than the fourth pixel 10D and the first to fourth pixels 10A to 10D adjacent thereto via the fourth bump 6D. Output signal read from the second active layer 9 of the pixels other than the fourth pixel 10D and the first to fourth pixels 10A to 10D adjacent to the fourth pixel 10D (output signal from the bump indicated by symbol O). And the second active layer 9 of pixels other than the first to fourth pixels 10A to 10D adjacent to the fourth pixel 10D and pixels other than the first to fourth pixels 10A to 10D adjacent to the second pixel 10B. The output signal from the first active layer 8 of the fourth pixel 10D is obtained based on the ratio with the output signal (the output signal from the bump indicated by the symbol L).

また、制御演算部3は、第1〜第4バンプ6A〜6D以外のバンプ(符号Iで示すもの)を介して第3画素10C及びこれに隣接する第1〜第4画素10A〜10D以外の画素の第1活性層8から読み出された2画素分の出力信号を、第1画素10A及び第3画素10Cの第2活性層9から読み出された出力信号と第3画素10Cに隣接する第1〜第4画素10A〜10D以外の画素及びこれに隣接する第1〜第4画素10A〜10D以外の画素の第2活性層9から読み出された出力信号(符号Mで示すバンプからの出力信号)との比率に基づいて分配して、第3画素10Cの第1活性層8からの出力信号を求めるようになっている。   In addition, the control calculation unit 3 uses the bumps other than the first to fourth bumps 6A to 6D (indicated by reference numeral I) other than the third pixel 10C and the first to fourth pixels 10A to 10D adjacent thereto. The output signals for two pixels read from the first active layer 8 of the pixel are adjacent to the output signals read from the second active layer 9 of the first pixel 10A and the third pixel 10C and the third pixel 10C. Output signals read from the second active layer 9 of the pixels other than the first to fourth pixels 10A to 10D and the pixels other than the first to fourth pixels 10A to 10D adjacent thereto (from the bumps indicated by symbol M) The output signal from the first active layer 8 of the third pixel 10C is obtained based on the ratio to the output signal).

また、制御演算部3は、第1〜第4バンプ6A〜6D以外のバンプ(符号Oで示すもの)を介して第4画素10D及びこれに隣接する第1〜第4画素10A〜10D以外の画素の第2活性層9から読み出された2画素分の出力信号を、第4画素10D及びこれに隣接する第1〜第4画素10A〜10D以外の画素の第1活性層8から読み出された出力信号と第3画素10Cに隣接する第1〜第4画素10A〜10D以外の画素及び第4画素10Dに隣接する第1〜第4画素10A〜10D以外の画素の第1活性層8から読み出された出力信号(符号Nで示すバンプからの出力信号)との比率に基づいて分配して、第4画素10Dの第2活性層9からの出力信号を求めるようになっている。   In addition, the control calculation unit 3 uses the bumps other than the first to fourth bumps 6A to 6D (shown by the symbol O) to the fourth pixel 10D and the first to fourth pixels 10A to 10D adjacent to the fourth pixel 10D. The output signals for two pixels read out from the second active layer 9 of the pixel are read out from the first active layer 8 of the pixels other than the fourth pixel 10D and the first to fourth pixels 10A to 10D adjacent thereto. The first active layer 8 of the output signal and the pixels other than the first to fourth pixels 10A to 10D adjacent to the third pixel 10C and the pixels other than the first to fourth pixels 10A to 10D adjacent to the fourth pixel 10D. The output signal from the second active layer 9 of the fourth pixel 10D is obtained based on the ratio with the output signal (output signal from the bump indicated by the symbol N) read out from.

要するに、赤外線検知素子アレイ5は、第1波長帯に対する第1活性層8と第2波長帯に対する第2活性層9とを積層した構造を有し、互いに隣接する第1〜第4画素10A〜10Dと、第1画素10Aの第1活性層8と第2画素10Bの第1活性層8とに電気的に接続された第1バンプ6Aと、第2画素10Bの第2活性層9に電気的に接続された第2バンプ6Bと、第1画素10Aの第2活性層9と第3画素10Cの第2活性層9とに電気的に接続された第3バンプ6Cと、第4画素10Dの第1活性層8に電気的に接続された第4バンプ6Dとを備え、第1〜第4バンプ6A〜6Dが、第1〜第4画素10A〜10Dの上方にそれぞれ1つずつ設けられるように構成すれば良い。   In short, the infrared detection element array 5 has a structure in which the first active layer 8 for the first wavelength band and the second active layer 9 for the second wavelength band are stacked, and the first to fourth pixels 10A to 10A adjacent to each other. 10D, the first bump 6A electrically connected to the first active layer 8 of the first pixel 10A and the first active layer 8 of the second pixel 10B, and the second active layer 9 of the second pixel 10B electrically Connected second bump 6B, third bump 6C electrically connected to second active layer 9 of first pixel 10A and second active layer 9 of third pixel 10C, and fourth pixel 10D. 4th bump 6D electrically connected to the 1st active layer 8 of this, and 1st-4th bump 6A-6D is provided one above each of the 1st-4th pixels 10A-10D. What is necessary is just to comprise.

そして、制御演算部3を、第1バンプ6Aを介して第1画素10A及び第2画素10Bの第1活性層8から読み出された2画素分の出力信号を、第2画素10Bの第2活性層9から読み出された出力信号と第1画素10Aの第2活性層9から読み出された出力信号との比率に基づいて分配して、第1画素10Aの第1活性層8からの出力信号及び第2画素10Bの第1活性層8からの出力信号を求め、かつ、第3バンプ6Cを介して第1画素10A及び第3画素10Cの第2活性層9から読み出された2画素分の出力信号を、第1画素10Aの第1活性層8から読み出された出力信号と第3画素10Cの第1活性層8から読み出された出力信号との比率に基づいて分配して、第1画素10Aの第2活性層9からの出力信号及び第3画素10Cの第2活性層9からの出力信号を求めるように構成すれば良い。   Then, the control calculation unit 3 outputs the output signals for two pixels read from the first active layer 8 of the first pixel 10A and the second pixel 10B via the first bump 6A to the second pixel 10B. Distributing based on the ratio of the output signal read from the active layer 9 and the output signal read from the second active layer 9 of the first pixel 10A, from the first active layer 8 of the first pixel 10A. The output signal and the output signal from the first active layer 8 of the second pixel 10B are obtained, and 2 read out from the second active layer 9 of the first pixel 10A and the third pixel 10C through the third bump 6C. The output signal for pixels is distributed based on the ratio of the output signal read from the first active layer 8 of the first pixel 10A and the output signal read from the first active layer 8 of the third pixel 10C. The output signal from the second active layer 9 of the first pixel 10A and the third pixel 10C It may be configured to determine an output signal from the second active layer 9.

また、上述の実施形態では、活性層8、9に量子井戸層を用いた場合を例に挙げて説明しているが、これに限られるものではなく、例えば、活性層に量子ドット層を用いても良いし、バルク材料や超格子からなる半導体層を用いても良い。
また、上述の実施形態では、赤外線イメージセンサ5を例に挙げて説明しているが、これに限られるものではなく、例えば、可視光の検知に用いるイメージセンサにも本発明を適用することができる。また、撮像装置の構成も上述の実施形態のものに限られるものではない。
In the above-described embodiment, the case where the quantum well layers are used as the active layers 8 and 9 is described as an example. However, the present invention is not limited to this. For example, a quantum dot layer is used as the active layer. Alternatively, a semiconductor layer made of a bulk material or a superlattice may be used.
In the above-described embodiment, the infrared image sensor 5 is described as an example. However, the present invention is not limited to this. For example, the present invention can be applied to an image sensor used for detection of visible light. it can. Further, the configuration of the imaging apparatus is not limited to that of the above-described embodiment.

1 赤外線撮像装置
2 赤外線イメージセンサ
3 制御演算部
4 モニタ
5 赤外線検知素子アレイ
6 バンプ
6A 第1バンプ
6B 第2バンプ
6C 第3バンプ
6D 第4バンプ
7 信号処理回路チップ
8 第1MQW層(第1活性層;上部活性層)
9 第2MQW層(第2活性層;下部活性層)
10 画素(赤外線検知素子)
10A 第1画素
10B 第2画素
10C 第3画素
10D 第4画素
11 真空容器
12 冷却系(冷凍機)
13 コールドヘッド
14 レンズ
15 出力配線
20、20A、20B 分離溝(横方向の分離溝;第2分離溝)
21 分離溝(縦方向の分離溝;第1分離溝)
22 下部コンタクト層
22A 下部コンタクト層(第2下部コンタクト層)
22B 下部コンタクト層(第1下部コンタクト層)
23 中間コンタクト層
24 上部コンタクト層
25 パッシベーション膜(絶縁膜)
26 絶縁層
27 配線
28 パッド
29 配線
30 パッド
31 配線31
32 パッド
33、34 コンタクト穴
DESCRIPTION OF SYMBOLS 1 Infrared imaging device 2 Infrared image sensor 3 Control calculating part 4 Monitor 5 Infrared detection element array 6 Bump 6A 1st bump 6B 2nd bump 6C 3rd bump 6D 4th bump 7 Signal processing circuit chip 8 1st MQW layer (1st activity) Layer; upper active layer)
9 Second MQW layer (second active layer; lower active layer)
10 pixels (infrared detector)
10A 1st pixel 10B 2nd pixel 10C 3rd pixel 10D 4th pixel 11 Vacuum container 12 Cooling system (refrigerator)
13 Cold head 14 Lens 15 Output wiring 20, 20A, 20B Separation groove (lateral separation groove; second separation groove)
21 Separation groove (longitudinal separation groove; first separation groove)
22 Lower contact layer 22A Lower contact layer (second lower contact layer)
22B Lower contact layer (first lower contact layer)
23 intermediate contact layer 24 upper contact layer 25 passivation film (insulating film)
26 Insulating layer 27 Wiring 28 Pad 29 Wiring 30 Pad 31 Wiring 31
32 Pad 33, 34 Contact hole

Claims (8)

第1波長帯に対する第1活性層と第2波長帯に対する第2活性層とを積層した構造を有し、縦横2つずつ配列された第1〜第4画素と、
前記第1画素の前記第1活性層と前記第2画素の前記第1活性層とに電気的に接続された第1バンプと、
前記第2画素の前記第2活性層に電気的に接続された第2バンプと、
前記第1画素の前記第2活性層と前記第3画素の前記第2活性層とに電気的に接続された第3バンプと、
前記第4画素の前記第1活性層に電気的に接続された第4バンプとを備え、
前記第1〜第4バンプは、前記第1〜第4画素の上方にそれぞれ1つずつ設けられていることを特徴とするセンサ素子アレイ。
A first to fourth pixel having a structure in which a first active layer for a first wavelength band and a second active layer for a second wavelength band are stacked, and arranged two by two vertically and horizontally;
A first bump electrically connected to the first active layer of the first pixel and the first active layer of the second pixel;
A second bump electrically connected to the second active layer of the second pixel;
A third bump electrically connected to the second active layer of the first pixel and the second active layer of the third pixel;
A fourth bump electrically connected to the first active layer of the fourth pixel,
The sensor element array according to claim 1, wherein the first to fourth bumps are provided one above the first to fourth pixels, respectively.
前記第2バンプは、さらに前記第4画素の前記第2活性層に電気的に接続されており、
前記第4バンプは、さらに前記第3画素の前記第1活性層に電気的に接続されていることを特徴とする、請求項1に記載のセンサ素子アレイ。
The second bump is further electrically connected to the second active layer of the fourth pixel,
The sensor element array according to claim 1, wherein the fourth bump is further electrically connected to the first active layer of the third pixel.
前記第2バンプは、さらに前記第4画素の前記第2活性層に電気的に接続されており、
前記第4バンプは、さらに前記第4画素に隣接する前記第1〜第4画素以外の画素の第1活性層に電気的に接続されていることを特徴とする、請求項1に記載のセンサ素子アレイ。
The second bump is further electrically connected to the second active layer of the fourth pixel,
2. The sensor according to claim 1, wherein the fourth bump is further electrically connected to a first active layer of a pixel other than the first to fourth pixels adjacent to the fourth pixel. Element array.
前記第2バンプは、さらに前記第2画素に隣接する前記第1〜第4画素以外の画素の第2活性層に電気的に接続されており、
前記第4バンプは、さらに前記第3画素の前記第1活性層に電気的に接続されていることを特徴とする、請求項1に記載のセンサ素子アレイ。
The second bump is further electrically connected to a second active layer of a pixel other than the first to fourth pixels adjacent to the second pixel,
The sensor element array according to claim 1, wherein the fourth bump is further electrically connected to the first active layer of the third pixel.
前記第2バンプは、さらに前記第2画素に隣接する前記第1〜第4画素以外の画素の第2活性層に電気的に接続されており、
前記第4バンプは、さらに前記第4画素に隣接する前記第1〜第4画素以外の画素の第1活性層に電気的に接続されていることを特徴とする、請求項1に記載のセンサ素子アレイ。
The second bump is further electrically connected to a second active layer of a pixel other than the first to fourth pixels adjacent to the second pixel,
2. The sensor according to claim 1, wherein the fourth bump is further electrically connected to a first active layer of a pixel other than the first to fourth pixels adjacent to the fourth pixel. Element array.
第1波長帯に対する第1活性層と第2波長帯に対する第2活性層とを積層した構造を有し、縦横2つずつ配列された第1〜第4画素と、
前記第1画素の前記第1活性層と前記第2画素の前記第1活性層とに電気的に接続された第1バンプと、
前記第2画素の前記第2活性層に電気的に接続された第2バンプと、
前記第1画素の前記第2活性層と前記第3画素の前記第2活性層とに電気的に接続された第3バンプと、
前記第4画素の前記第1活性層に電気的に接続された第4バンプとを備え、
前記第1〜第4バンプが、前記第1〜第4画素の上方にそれぞれ1つずつ設けられているセンサ素子アレイと、
前記センサ素子アレイに少なくとも前記第1〜第4バンプを含む複数のバンプを介して接続された信号処理回路チップと、
前記信号処理回路チップに接続された制御演算部とを備え、
前記制御演算部は、
前記第1バンプを介して前記第1画素及び前記第2画素の前記第1活性層から読み出された2画素分の出力信号を、前記第2画素の前記第2活性層から読み出された出力信号と前記第1画素の前記第2活性層から読み出された出力信号との比率に基づいて分配して、前記第1画素の前記第1活性層からの出力信号及び前記第2画素の前記第1活性層からの出力信号を求め、かつ、前記第3バンプを介して前記第1画素及び前記第3画素の前記第2活性層から読み出された2画素分の出力信号を、前記第1画素の前記第1活性層から読み出された出力信号と前記第3画素の前記第1活性層から読み出された出力信号との比率に基づいて分配して、前記第1画素の前記第2活性層からの出力信号及び前記第3画素の前記第2活性層からの出力信号を求めるように構成されていることを特徴とする、撮像装置。
A first to fourth pixel having a structure in which a first active layer for a first wavelength band and a second active layer for a second wavelength band are stacked, and arranged two by two vertically and horizontally;
A first bump electrically connected to the first active layer of the first pixel and the first active layer of the second pixel;
A second bump electrically connected to the second active layer of the second pixel;
A third bump electrically connected to the second active layer of the first pixel and the second active layer of the third pixel;
A fourth bump electrically connected to the first active layer of the fourth pixel,
A sensor element array in which the first to fourth bumps are provided one above the first to fourth pixels, respectively;
A signal processing circuit chip connected to the sensor element array via a plurality of bumps including at least the first to fourth bumps;
A control operation unit connected to the signal processing circuit chip,
The control calculation unit is
An output signal for two pixels read from the first active layer of the first pixel and the second pixel through the first bump is read from the second active layer of the second pixel. Distributing based on the ratio of the output signal and the output signal read from the second active layer of the first pixel, the output signal from the first active layer of the first pixel and the second pixel An output signal from the first active layer is obtained, and an output signal for two pixels read from the second active layer of the first pixel and the third pixel through the third bump is obtained. Distributing based on the ratio of the output signal read from the first active layer of the first pixel and the output signal read from the first active layer of the third pixel, Output signal from the second active layer and output signal from the second active layer of the third pixel Characterized in that it is configured to determine the imaging device.
一の波長帯に対する下部活性層の上方に他の波長帯に対する上部活性層を積層した構造を有する複数の画素と、
前記下部活性層を2画素分の大きさに分断し、前記上部活性層を1画素分の大きさに分断する複数の分離溝と、
前記1画素分の大きさを有する複数の上部活性層のうち、前記2画素分の大きさを有する下部活性層が延びる方向に直交する方向に隣接する2つの上部活性層をそれぞれ電気的に接続する複数の配線と、
前記2画素分の大きさを有する複数の下部活性層のそれぞれに接続されるバンプが、前記2画素分の大きさを有する複数の下部活性層のそれぞれの上方に、前記下部活性層が延びる方向に直交する方向で互いに1画素分ずれて並び、かつ、前記配線によって接続された隣接する2つの上部活性層のそれぞれに接続されるバンプが、前記配線によって接続された隣接する2つの上部活性層のそれぞれの上方に、前記下部活性層が延びる方向で互いに1画素分ずれて並ぶように、前記複数の画素の上方にそれぞれ1つずつ設けられた複数のバンプとを備えることを特徴とするセンサ素子アレイ。
A plurality of pixels having a structure in which an upper active layer for another wavelength band is stacked above a lower active layer for one wavelength band;
A plurality of isolation grooves that divide the lower active layer into two pixels and divide the upper active layer into one pixel;
Of the plurality of upper active layers having a size corresponding to one pixel, two upper active layers adjacent to each other in a direction orthogonal to a direction in which the lower active layer having a size corresponding to two pixels extends are electrically connected to each other. Multiple wiring to
Bumps connected to each of the plurality of lower active layers having a size corresponding to the two pixels extend in a direction in which the lower active layer extends above each of the plurality of lower active layers having a size corresponding to the two pixels. The bumps connected to each of the two adjacent upper active layers connected by the wiring are arranged adjacent to each other in the direction orthogonal to the two upper active layers connected by the wiring. And a plurality of bumps provided one above each of the plurality of pixels so as to be shifted from each other by one pixel in the extending direction of the lower active layer. Element array.
一の波長帯に対する下部活性層の上方に他の波長帯に対する上部活性層を積層させ、
前記下部活性層を2画素分の大きさに分断し、前記上部活性層を1画素分の大きさに分断する複数の分離溝を形成し、
前記1画素分の大きさを有する複数の上部活性層のうち、前記2画素分の大きさを有する下部活性層が延びる方向に直交する方向に隣接する2つの上部活性層をそれぞれ配線によって電気的に接続し、
前記2画素分の大きさを有する複数の下部活性層のそれぞれに接続されるバンプが、前記2画素分の大きさを有する複数の下部活性層のそれぞれの上方に、前記下部活性層が延びる方向に直交する方向で互いに1画素分ずれて並び、かつ、前記配線によって接続された隣接する2つの上部活性層のそれぞれに接続されるバンプが、前記配線によって接続された隣接する2つの上部活性層のそれぞれの上方に、前記下部活性層が延びる方向で互いに1画素分ずれて並ぶように、各画素の上方にそれぞれ1つずつバンプを形成することを特徴とするセンサ素子アレイの製造方法。
Laminating an upper active layer for another wavelength band above a lower active layer for one wavelength band,
Dividing the lower active layer into two pixels and forming a plurality of isolation grooves to divide the upper active layer into one pixel;
Of the plurality of upper active layers having a size corresponding to one pixel, two upper active layers adjacent to each other in a direction orthogonal to a direction in which the lower active layer having a size corresponding to two pixels extends are electrically connected to each other by wiring. Connected to
Bumps connected to each of the plurality of lower active layers having a size corresponding to the two pixels extend in a direction in which the lower active layer extends above each of the plurality of lower active layers having a size corresponding to the two pixels. The bumps connected to each of the two adjacent upper active layers connected by the wiring are arranged adjacent to each other in the direction orthogonal to the two upper active layers connected by the wiring. A bump is formed above each of the pixels so as to be shifted from each other by one pixel in the direction in which the lower active layer extends.
JP2011151199A 2011-07-07 2011-07-07 SENSOR ELEMENT ARRAY, MANUFACTURING METHOD THEREOF, AND IMAGING DEVICE Expired - Fee Related JP5708321B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011151199A JP5708321B2 (en) 2011-07-07 2011-07-07 SENSOR ELEMENT ARRAY, MANUFACTURING METHOD THEREOF, AND IMAGING DEVICE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011151199A JP5708321B2 (en) 2011-07-07 2011-07-07 SENSOR ELEMENT ARRAY, MANUFACTURING METHOD THEREOF, AND IMAGING DEVICE

Publications (2)

Publication Number Publication Date
JP2013021032A true JP2013021032A (en) 2013-01-31
JP5708321B2 JP5708321B2 (en) 2015-04-30

Family

ID=47692209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011151199A Expired - Fee Related JP5708321B2 (en) 2011-07-07 2011-07-07 SENSOR ELEMENT ARRAY, MANUFACTURING METHOD THEREOF, AND IMAGING DEVICE

Country Status (1)

Country Link
JP (1) JP5708321B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014183084A (en) * 2013-03-18 2014-09-29 Fujitsu Ltd Image pickup device
JP2015142110A (en) * 2014-01-30 2015-08-03 富士通株式会社 Image sensor and manufacturing method therefor
JP2016213255A (en) * 2015-04-30 2016-12-15 富士通株式会社 Image sensor and manufacturing method therefor
JP2018195636A (en) * 2017-05-15 2018-12-06 富士通株式会社 Light receiving element, light receiving device, and imaging device
JP2019160967A (en) * 2018-03-12 2019-09-19 富士通株式会社 Infrared detector, infrared imaging device using the same, and manufacturing method of infrared detector
JP2020009860A (en) * 2018-07-05 2020-01-16 富士通株式会社 Infrared detector, infrared detection device, and manufacturing method for infrared detector

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323744A (en) * 1999-05-07 2000-11-24 Fujitsu Ltd Photosensor and image sensor
US6184538B1 (en) * 1997-10-16 2001-02-06 California Institute Of Technology Dual-band quantum-well infrared sensing array having commonly biased contact layers
JP2001044485A (en) * 1999-07-28 2001-02-16 Fujitsu Ltd Semiconductor image sensor
US6521967B1 (en) * 1999-08-04 2003-02-18 California Institute Of Technology Three color quantum well infrared photodetector focal plane array
WO2010044826A2 (en) * 2008-10-16 2010-04-22 Eastman Kodak Company Image sensor having multiple sensing layers
JP2012104759A (en) * 2010-11-12 2012-05-31 Fujitsu Ltd Infrared image sensor and infrared imaging apparatus

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184538B1 (en) * 1997-10-16 2001-02-06 California Institute Of Technology Dual-band quantum-well infrared sensing array having commonly biased contact layers
JP2000323744A (en) * 1999-05-07 2000-11-24 Fujitsu Ltd Photosensor and image sensor
JP2001044485A (en) * 1999-07-28 2001-02-16 Fujitsu Ltd Semiconductor image sensor
US6521967B1 (en) * 1999-08-04 2003-02-18 California Institute Of Technology Three color quantum well infrared photodetector focal plane array
WO2010044826A2 (en) * 2008-10-16 2010-04-22 Eastman Kodak Company Image sensor having multiple sensing layers
JP2012104759A (en) * 2010-11-12 2012-05-31 Fujitsu Ltd Infrared image sensor and infrared imaging apparatus

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014183084A (en) * 2013-03-18 2014-09-29 Fujitsu Ltd Image pickup device
JP2015142110A (en) * 2014-01-30 2015-08-03 富士通株式会社 Image sensor and manufacturing method therefor
JP2016213255A (en) * 2015-04-30 2016-12-15 富士通株式会社 Image sensor and manufacturing method therefor
JP2018195636A (en) * 2017-05-15 2018-12-06 富士通株式会社 Light receiving element, light receiving device, and imaging device
JP2019160967A (en) * 2018-03-12 2019-09-19 富士通株式会社 Infrared detector, infrared imaging device using the same, and manufacturing method of infrared detector
JP7069865B2 (en) 2018-03-12 2022-05-18 富士通株式会社 Infrared detector, infrared image pickup device using this, and method of manufacturing infrared detector
JP2020009860A (en) * 2018-07-05 2020-01-16 富士通株式会社 Infrared detector, infrared detection device, and manufacturing method for infrared detector
JP7047639B2 (en) 2018-07-05 2022-04-05 富士通株式会社 Manufacturing method of infrared detector, infrared detector and infrared detector

Also Published As

Publication number Publication date
JP5708321B2 (en) 2015-04-30

Similar Documents

Publication Publication Date Title
JP5708321B2 (en) SENSOR ELEMENT ARRAY, MANUFACTURING METHOD THEREOF, AND IMAGING DEVICE
TWI479650B (en) Improved back side illuminated image sensor architecture, and method of making same
JP6123397B2 (en) Imaging device
US8982275B2 (en) Imaging apparatus
US20130028589A1 (en) Compact camera module and method for fabricating the same
JP6645520B2 (en) Imaging device manufacturing method, imaging device, and imaging device
JP2009186475A (en) Imaging detector
US20170309667A1 (en) Rerouting Method and a Structure for Stacked Image Sensors
JP5671849B2 (en) Light receiving element array, hybrid detection device, and optical sensor device
WO2018116523A1 (en) Tdi linear image sensor
JP7116591B2 (en) Imaging device and its manufacturing method
JP2016031993A (en) Solid state image pickup device and camera
JP2008072098A (en) Semiconductor image sensor
JP2015155839A (en) Infrared detector and manufacturing method thereof
JP5141247B2 (en) Image sensor and manufacturing method thereof
KR102609264B1 (en) Sensor unit, radiation detector and sensor unit manufacturing method
JP5811669B2 (en) Image sensor and imaging apparatus
JP6218687B2 (en) Solid-state imaging device and imaging device
WO2020095596A1 (en) Imaging device
WO2016132616A1 (en) Infrared detection device
JP7084803B2 (en) Distance measurement sensor and time of flight sensor
JP2018201061A (en) Solid state image sensor
JP2020077848A (en) Imaging apparatus
WO2014132482A1 (en) Semiconductor photodetection device
JP2011112382A (en) Distance sensor and distance image sensor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140304

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150216

R150 Certificate of patent or registration of utility model

Ref document number: 5708321

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees