JP2013016563A - Semiconductor module and manufacturing method of the same - Google Patents

Semiconductor module and manufacturing method of the same Download PDF

Info

Publication number
JP2013016563A
JP2013016563A JP2011146836A JP2011146836A JP2013016563A JP 2013016563 A JP2013016563 A JP 2013016563A JP 2011146836 A JP2011146836 A JP 2011146836A JP 2011146836 A JP2011146836 A JP 2011146836A JP 2013016563 A JP2013016563 A JP 2013016563A
Authority
JP
Japan
Prior art keywords
wiring board
wiring layer
metal wiring
metal
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011146836A
Other languages
Japanese (ja)
Inventor
Yasuyuki Yanase
康行 柳瀬
Yoshihisa Okayama
芳央 岡山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2011146836A priority Critical patent/JP2013016563A/en
Publication of JP2013016563A publication Critical patent/JP2013016563A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

PROBLEM TO BE SOLVED: To achieve low resistance of a semiconductor module while achieving a low profile of the semiconductor module.SOLUTION: In a semiconductor module, a source electrode 61 and a wiring layer 40a of a semiconductor element 60 mounted on a recess 22 formed in a metal plate 20 are electrically connected by a metal wiring board 50a. The metal wiring board 50a extends linearly from a region overlapping the wiring layer 40a to above the semiconductor element 60. A cross sectional area of the wiring layer 40a and a cross sectional area of the metal wiring board 50a in a cross section orthogonal to a current direction are equal to each other, and a thickness of the metal wiring board 50a is thicker than a thickness of the wiring layer 40a.

Description

本発明は、半導体モジュールおよびその製造方法に関する。   The present invention relates to a semiconductor module and a manufacturing method thereof.

オン抵抗が低く、大電流に対応した半導体モジュールは電源回路やドライバー回路などに広く用いられている。従来の半導体モジュールとして、半導体素子に設けられた大電流用の端子と基板上との端子を導電性のリボンによって接続することで、大電流が流れる接続部の低抵抗化を図る構造が知られている（特許文献１参照）。   Semiconductor modules with low on-resistance and large currents are widely used in power supply circuits and driver circuits. As a conventional semiconductor module, a structure is known in which a high current terminal provided on a semiconductor element and a terminal on a substrate are connected by a conductive ribbon to reduce the resistance of a connection portion through which a large current flows. (See Patent Document 1).

特開２００４−３３６０４３号公報JP 2004-336043 A

従来の半導体モジュールの接続部に用いられる導電性リボンはループ状の形状を有している。このため、ループ部分がかさ高になることが避けられず、半導体モジュールの低背化が困難であった。   The conductive ribbon used for the connection part of the conventional semiconductor module has a loop shape. For this reason, it is inevitable that the loop portion becomes bulky, and it is difficult to reduce the height of the semiconductor module.

本発明はこうした課題に鑑みてなされたものであり、その目的は、半導体モジュールの低背化を図りつつ、低抵抗化を実現する技術の提供にある。   The present invention has been made in view of these problems, and an object of the present invention is to provide a technique for realizing a reduction in resistance while reducing the height of a semiconductor module.

本発明のある態様は、半導体モジュールである。当該半導体モジュールは、凹部が形成された主表面を有する基材と、凹部の周囲の基材の主表面に形成された配線層と、凹部に搭載された半導体素子と、配線層と半導体素子の上面に形成された素子電極とを電気的に接続する金属配線板と、を備え、金属配線板は、配線層に積層されており、配線層の上から半導体素子の上方に直線的に延在していることを特徴とする。   One embodiment of the present invention is a semiconductor module. The semiconductor module includes a base material having a main surface in which a concave portion is formed, a wiring layer formed on the main surface of the base material around the concave portion, a semiconductor element mounted in the concave portion, and a wiring layer and a semiconductor element. A metal wiring board electrically connected to the device electrode formed on the upper surface, the metal wiring board being laminated on the wiring layer, and extending linearly from above the wiring layer to above the semiconductor element It is characterized by that.

上記態様の半導体モジュールによれば、低背化を図りつつ、低抵抗化を実現することができる。   According to the semiconductor module of the above aspect, it is possible to reduce the resistance while reducing the height.

上記態様の半導体モジュールは、配線層と金属配線板との接触面と、半導体素子の上面とが面一であってもよい。電流方向と直交する断面における配線層の断面積と金属配線板の断面積が同等であり、金属配線板の厚さが配線層の厚さより厚くてもよい。配線層と金属配線板との接合、金属配線板と半導体素子の素子電極との接合の少なくとも一方が金属拡散接合であってもよい。   In the semiconductor module of the above aspect, the contact surface between the wiring layer and the metal wiring board may be flush with the upper surface of the semiconductor element. The cross-sectional area of the wiring layer and the cross-sectional area of the metal wiring board in the cross section orthogonal to the current direction are equivalent, and the thickness of the metal wiring board may be larger than the thickness of the wiring layer. At least one of the bonding between the wiring layer and the metal wiring board and the bonding between the metal wiring board and the element electrode of the semiconductor element may be a metal diffusion bonding.

本発明の他の態様は半導体モジュールの製造方法である。当該半導体モジュールの製造方法は、主表面に凹部が形成された基材を用意する工程と、凹部の周囲の基材の主表面に配線層を形成する工程と、凹部に半導体素子を搭載する工程と、配線層と半導体素子の上面に形成された素子電極とを電気的に接続する金属配線板であって、配線層の上から半導体素子の上方に直線的に延在する金属配線板を配置する工程と、配線層と金属配線板との接合および金属配線板と素子電極との接合を並行して実施する工程と、を備えることを特徴とする。   Another embodiment of the present invention is a method for manufacturing a semiconductor module. The manufacturing method of the semiconductor module includes a step of preparing a base material having a recess formed on the main surface, a step of forming a wiring layer on the main surface of the base material around the recess, and a step of mounting a semiconductor element in the recess And a metal wiring board that electrically connects the wiring layer and the device electrode formed on the upper surface of the semiconductor element, and a metal wiring board that linearly extends from above the wiring layer to above the semiconductor element is disposed. And a step of performing the bonding between the wiring layer and the metal wiring board and the bonding between the metal wiring board and the element electrode in parallel.

上記態様の半導体モジュールの製造方法において、配線層と金属配線板との接合および金属配線板と素子電極との接合は、金属拡散接合により接合されてもよい。また、配線層を形成する工程は、凹部から凹部の周囲の基材の主表面に延在する他の配線層を形成する工程を含み、金属配線板を配置する工程は、凹部の周囲の領域において他の配線層の上に他の金属配線板を配置する工程を含み、接合を並行して実施する工程は、他の金属配線板と他の配線層との接合をさらに並行して実施する工程を含んでもよい。   In the semiconductor module manufacturing method of the above aspect, the bonding between the wiring layer and the metal wiring board and the bonding between the metal wiring board and the element electrode may be performed by metal diffusion bonding. The step of forming the wiring layer includes a step of forming another wiring layer extending from the concave portion to the main surface of the base material around the concave portion, and the step of arranging the metal wiring board includes a region around the concave portion. The step of arranging the other metal wiring board on the other wiring layer and performing the joining in parallel performs the joining of the other metal wiring board and the other wiring layer in parallel. A process may be included.

なお、上述した各要素を適宜組み合わせたものも、本件特許出願によって特許による保護を求める発明の範囲に含まれうる。   A combination of the above-described elements as appropriate can also be included in the scope of the invention for which patent protection is sought by this patent application.

本発明によれば、半導体モジュールの低背化を図りつつ、低抵抗化を実現することができる。   According to the present invention, it is possible to reduce the resistance while reducing the height of the semiconductor module.

図１（Ａ）は、実施の形態に係る半導体モジュールの概略構成を示す断面図である。図１（Ｂ）は、実施の形態に係る半導体モジュールの概略構成を示す平面図である。FIG. 1A is a cross-sectional view illustrating a schematic configuration of a semiconductor module according to an embodiment. FIG. 1B is a plan view showing a schematic configuration of the semiconductor module according to the embodiment. 実施の形態に係る半導体モジュールの製造方法を示す工程図である。It is process drawing which shows the manufacturing method of the semiconductor module which concerns on embodiment. 実施の形態に係る半導体モジュールの製造方法を示す工程図である。It is process drawing which shows the manufacturing method of the semiconductor module which concerns on embodiment. 実施の形態に係る半導体モジュールの製造方法を示す工程図である。It is process drawing which shows the manufacturing method of the semiconductor module which concerns on embodiment. 実施の形態に係る半導体モジュールの製造方法を示す工程図である。It is process drawing which shows the manufacturing method of the semiconductor module which concerns on embodiment. 実施の形態に係る半導体モジュールの製造方法を示す工程図である。It is process drawing which shows the manufacturing method of the semiconductor module which concerns on embodiment. 実施の形態に係る半導体モジュールの製造方法を示す工程図である。It is process drawing which shows the manufacturing method of the semiconductor module which concerns on embodiment. 実施の形態に係る半導体モジュールの製造方法を示す工程図である。It is process drawing which shows the manufacturing method of the semiconductor module which concerns on embodiment. 実施の形態に係る半導体モジュールの製造方法を示す工程図である。It is process drawing which shows the manufacturing method of the semiconductor module which concerns on embodiment. 実施の形態に係る半導体モジュールの製造方法を示す工程図である。It is process drawing which shows the manufacturing method of the semiconductor module which concerns on embodiment. 実施の形態に係る半導体モジュールの製造方法を示す工程図である。It is process drawing which shows the manufacturing method of the semiconductor module which concerns on embodiment. 実施の形態に係る半導体モジュールの製造方法に適用される金属接合方法を示す工程図である。It is process drawing which shows the metal joining method applied to the manufacturing method of the semiconductor module which concerns on embodiment. 実施の形態に係る半導体モジュールの製造方法に適用される金属接合方法を示す工程図である。It is process drawing which shows the metal joining method applied to the manufacturing method of the semiconductor module which concerns on embodiment. 変形例に係る半導体モジュールの概略構成を示す断面図である。It is sectional drawing which shows schematic structure of the semiconductor module which concerns on a modification. 図１５（Ａ）乃至図１５（Ｄ）は、変形例に係る半導体モジュールを構成する絶縁層および配線層の製造方法を示す工程図である。15A to 15D are process diagrams showing a method for manufacturing an insulating layer and a wiring layer that constitute a semiconductor module according to a modification.

以下、本発明の実施の形態を図面を参照して説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In all the drawings, the same reference numerals are given to the same components, and the description will be omitted as appropriate.

図１（Ａ）は、実施の形態に係る半導体モジュール１０の概略構成を示す断面図である。図１（Ｂ）は、実施の形態に係る半導体モジュール１０の概略構成を示す平面図である。なお、図１（Ｂ）では、後述する封止樹脂層７０が省略されている。図１（Ａ）は、図１（Ｂ）のＡ−Ａ線に沿った断面図である。   FIG. 1A is a cross-sectional view showing a schematic configuration of a semiconductor module 10 according to the embodiment. FIG. 1B is a plan view showing a schematic configuration of the semiconductor module 10 according to the embodiment. In FIG. 1B, a sealing resin layer 70 described later is omitted. FIG. 1A is a cross-sectional view taken along line AA in FIG.

実施の形態に係る半導体モジュール１０は、金属板２０、絶縁層３０、配線層４０、金属配線板５０、半導体素子６０および封止樹脂層７０を備える。   The semiconductor module 10 according to the embodiment includes a metal plate 20, an insulating layer 30, a wiring layer 40, a metal wiring board 50, a semiconductor element 60, and a sealing resin layer 70.

金属板２０は、絶縁層３０とともに基材の一部をなしている。金属板２０は、放熱性が良好なアルミニウム、銅などの金属で形成されており、後述する半導体素子６０で生じた熱を放熱する機能を担う。金属板２０の厚さは、たとえば、１．５ｍｍである。金属板２０の一方の主表面（素子搭載側の主表面、以下、素子搭載面という）には凹部２２が形成されている。この凹部２２に後述する半導体素子６０が収容されている。凹部２２の深さは、半導体素子６０の厚さにもよるが、たとえば、２００μｍである。   The metal plate 20 forms a part of the base material together with the insulating layer 30. The metal plate 20 is formed of a metal such as aluminum or copper having good heat dissipation, and has a function of radiating heat generated in the semiconductor element 60 described later. The thickness of the metal plate 20 is 1.5 mm, for example. A concave portion 22 is formed on one main surface of the metal plate 20 (main surface on the element mounting side, hereinafter referred to as an element mounting surface). A semiconductor element 60 described later is accommodated in the recess 22. The depth of the recess 22 is, for example, 200 μm although it depends on the thickness of the semiconductor element 60.

絶縁層３０は、金属板２０の素子搭載面の全体を被覆しており、金属板２０に形成された凹部２２に追従して金属板２０を覆っている。絶縁層３０の材料は、絶縁性を有していれば特に限定されないが、エポキシ樹脂が挙げられる。絶縁層３０の厚さは、必要となる絶縁耐圧にもよるが、たとえば、１００μｍである。   The insulating layer 30 covers the entire element mounting surface of the metal plate 20 and covers the metal plate 20 following the recess 22 formed in the metal plate 20. Although the material of the insulating layer 30 will not be specifically limited if it has insulation, An epoxy resin is mentioned. The thickness of the insulating layer 30 is, for example, 100 μm, although it depends on the required withstand voltage.

配線層４０は絶縁層３０の上の所定領域に形成されている。配線層４０の材料としては銅が挙げられる。配線層４０の厚さは、たとえば７０μｍである。本実施の形態では、配線層４０は配線層４０ａ、配線層４０ｂおよび配線層４０ｃで構成されている。配線層４０ａはソース用の配線であり、凹部２２の近傍の絶縁層３０の上に形成されている。配線層４０ｂはドレイン用の配線であり、凹部２２内に形成された絶縁層３０の上から凹部２２の近傍の絶縁層３０の上に延在して形成されている。また、配線層４０ｃはゲート用の配線であり、凹部２２の近傍の絶縁層３０の上に形成されている。   The wiring layer 40 is formed in a predetermined region on the insulating layer 30. An example of the material of the wiring layer 40 is copper. The thickness of the wiring layer 40 is, for example, 70 μm. In the present embodiment, the wiring layer 40 includes a wiring layer 40a, a wiring layer 40b, and a wiring layer 40c. The wiring layer 40 a is a source wiring and is formed on the insulating layer 30 in the vicinity of the recess 22. The wiring layer 40 b is a drain wiring, and is formed to extend from above the insulating layer 30 formed in the recess 22 onto the insulating layer 30 in the vicinity of the recess 22. The wiring layer 40 c is a gate wiring and is formed on the insulating layer 30 near the recess 22.

半導体素子６０は、周知の構造を有する縦型パワーＭＯＳＦＥＴである。半導体素子６０の上面にはソース電極６１およびゲート電極６２が設けられている。また、半導体素子６０の下面にはドレイン電極（図示せず）が設けられている。当該ドレイン電極は凹部２２内に位置する配線層４０ｂと電気的に接続されている。ドレイン電極と配線層４０ｂとは、はんだ接合または後述する金属拡散接合により接続されている。   The semiconductor element 60 is a vertical power MOSFET having a known structure. A source electrode 61 and a gate electrode 62 are provided on the upper surface of the semiconductor element 60. A drain electrode (not shown) is provided on the lower surface of the semiconductor element 60. The drain electrode is electrically connected to the wiring layer 40 b located in the recess 22. The drain electrode and the wiring layer 40b are connected by solder bonding or metal diffusion bonding described later.

金属配線板５０は金属配線板５０ａ、金属配線板５０ｂおよび金属配線板５０ｃで構成されている。金属配線板５０ａの一方の端部は、配線層４０ａの半導体素子６０側の領域上に積層されている。金属配線板５０ａと配線層４０ａとは、はんだ接合または後述する金属拡散接合により接続されている。金属配線板５０ａは配線層４０ａと重畳する領域から半導体素子６０の上方へ直線的に延在している。金属配線板５０ａの他方の端部は半導体素子６０のソース電極６１と電気的に接続されている。金属配線板５０ａの他方の端部とソース電極６１とは、はんだ接合または後述する金属拡散接合により接続されている。   The metal wiring board 50 includes a metal wiring board 50a, a metal wiring board 50b, and a metal wiring board 50c. One end of the metal wiring board 50a is stacked on a region on the semiconductor element 60 side of the wiring layer 40a. The metal wiring board 50a and the wiring layer 40a are connected by solder bonding or metal diffusion bonding described later. The metal wiring board 50a linearly extends upward from the region overlapping the wiring layer 40a above the semiconductor element 60. The other end of the metal wiring board 50 a is electrically connected to the source electrode 61 of the semiconductor element 60. The other end of the metal wiring board 50a and the source electrode 61 are connected by solder bonding or metal diffusion bonding described later.

金属配線板５０ｂの一方の端部は、配線層４０ａの半導体素子６０とは反対側の領域上に積層されている。金属配線板５０ｂと配線層４０ａとは、はんだ接合または後述する金属拡散接合により接続されている。金属配線板５０ｂの他方の端部はＬ字状に屈曲しており、屈曲した先がリード５１ｂとして用いられる。また、金属配線板５０ｃの一方の端部は、凹部２２の近傍の配線層４０ｂの領域上に積層されている。金属配線板５０ｃと配線層４０ｂとは、はんだ接合または後述する金属拡散接合により接続されている。金属配線板５０ｃの他方の端部はＬ字状に屈曲しており、屈曲した先がリード５１ｃとして用いられる。   One end of the metal wiring board 50b is stacked on a region of the wiring layer 40a opposite to the semiconductor element 60. The metal wiring board 50b and the wiring layer 40a are connected by solder bonding or metal diffusion bonding described later. The other end of the metal wiring board 50b is bent in an L shape, and the bent end is used as the lead 51b. Further, one end of the metal wiring board 50 c is laminated on the area of the wiring layer 40 b near the recess 22. The metal wiring board 50c and the wiring layer 40b are connected by solder bonding or metal diffusion bonding described later. The other end of the metal wiring board 50c is bent in an L shape, and the bent end is used as the lead 51c.

金属配線板５０および配線層４０ａ、４０ｂには大電流が流れる。本明細書において、大電流とは、１Ａ以上をいう。電流方向と直交する断面における配線層４０ａの断面積と金属配線板５０ａおよび金属配線板５０ｂの断面積は同等、もしくは、金属配線板５０ａおよび金属配線板５０ｂの断面積の方が配線層４０ａの断面積より大きく、たとえば、金属配線板５０ａおよび金属配線板５０ｂに流れる電流が１０Ａの場合には、金属配線板５０ａおよび金属配線板５０ｂの断面積は０．０３０ｍｍ２である。金属配線板５０ａおよび金属配線板５０ｂの厚さは、０．３〜０．５ｍｍであり、配線層４０ａの厚さより厚くなっている。また、電流方向と直交する断面における配線層４０ｂの断面積と金属配線板５０ｃの断面積は同等、もしくは、金属配線板５０ｃの断面積の方が配線層４０ｂの断面積より大きく、たとえば、金属配線板５０ｃに流れる電流が１０Ａの場合には、金属配線板５０ｃの断面積は０．０３０ｍｍ２である。金属配線板５０ｃの厚さは、０．１〜０．３ｍｍであり、配線層４０ｂの厚さより厚くなっている。 A large current flows through the metal wiring board 50 and the wiring layers 40a and 40b. In this specification, a large current means 1 A or more. The cross-sectional area of the wiring layer 40a and the cross-sectional areas of the metal wiring board 50a and the metal wiring board 50b in the cross-section orthogonal to the current direction are the same, or the cross-sectional areas of the metal wiring board 50a and the metal wiring board 50b are the same. For example, when the current flowing through the metal wiring board 50a and the metal wiring board 50b is 10A, the cross-sectional areas of the metal wiring board 50a and the metal wiring board 50b are 0.030 mm 2 . The thickness of the metal wiring board 50a and the metal wiring board 50b is 0.3 to 0.5 mm, which is larger than the thickness of the wiring layer 40a. In addition, the cross-sectional area of the wiring layer 40b and the cross-sectional area of the metal wiring board 50c in the cross section orthogonal to the current direction are equal, or the cross-sectional area of the metal wiring board 50c is larger than the cross-sectional area of the wiring layer 40b. When the current flowing through the wiring board 50c is 10A, the cross-sectional area of the metal wiring board 50c is 0.030 mm 2 . The thickness of the metal wiring board 50c is 0.1 to 0.3 mm, which is thicker than the thickness of the wiring layer 40b.

金線８０により、半導体素子６０のゲート電極６２と配線層４０ｃとが電気的に接続されている。ゲート電極６２には大電流が流れないため、細線状の金線８０をゲート電極６２と配線層４０ｃとの接続に用いることが可能である。   By the gold wire 80, the gate electrode 62 of the semiconductor element 60 and the wiring layer 40c are electrically connected. Since a large current does not flow through the gate electrode 62, a thin gold wire 80 can be used to connect the gate electrode 62 and the wiring layer 40c.

エポキシ樹脂などの封止樹脂層７０により、配線層４０、金属配線板５０および半導体素子６０が封止されている。なお、リード５１ｂおよびリード５１ｃは、封止樹脂層７０の外部に露出している。   The wiring layer 40, the metal wiring board 50, and the semiconductor element 60 are sealed by a sealing resin layer 70 such as an epoxy resin. The lead 51b and the lead 51c are exposed to the outside of the sealing resin layer 70.

以上説明した半導体モジュール１０によれば、たとえば１０Ａの電流を流す場合には０．０３ｍｍ２程度の大断面積を有する金属配線板５０を大電流が流れる接続部に用いることで、接続部の低抵抗化が図られている。また、金属配線板５０は曲線を描かず、直線的に配線層４０と半導体素子６０上面のソース電極６１とを接続しているため、半導体モジュール１０の低背化を図ることができる。 According to the semiconductor module 10 described above, for example, when a current of 10 A flows, the metal wiring board 50 having a large cross-sectional area of about 0.03 mm 2 is used for the connection portion through which a large current flows, thereby reducing the connection portion. Resistance is achieved. Further, since the metal wiring board 50 does not draw a curve and connects the wiring layer 40 and the source electrode 61 on the upper surface of the semiconductor element 60 in a straight line, the height of the semiconductor module 10 can be reduced.

（半導体モジュールの製造方法）
図２乃至図１１は、実施の形態に係る半導体モジュール１０の製造方法を示す工程図である。図２乃至図１１の各図において、（Ａ）図は、平面図（Ｂ）のＡ−Ａ線に沿った断面図である。以下、図２乃至図１１を参照して、実施の形態に係る半導体モジュール１０の製造方法を説明する。 (Semiconductor module manufacturing method)
2 to 11 are process diagrams showing a method for manufacturing the semiconductor module 10 according to the embodiment. In each of FIGS. 2 to 11, (A) is a cross-sectional view taken along the line AA in the plan view (B). Hereinafter, a method for manufacturing the semiconductor module 10 according to the embodiment will be described with reference to FIGS.

まず、図２に示すように、アルミニウムや銅などの熱伝導性が良好な金属からなる金属板２０を用意する。   First, as shown in FIG. 2, a metal plate 20 made of a metal having good thermal conductivity such as aluminum or copper is prepared.

次に、図３に示すように、周知のフォトリソグラフィ法およびエッチング法を用いて、金属板２０の一方の主表面の所定領域を選択的に除去し、凹部２２を形成する。   Next, as shown in FIG. 3, a predetermined region on one main surface of the metal plate 20 is selectively removed by using a well-known photolithography method and etching method to form a recess 22.

次に、図４に示すように、金属板２０の一方の主表面全体に絶縁層３０および銅箔４１をこの順で積層する。具体的には、銅箔４１と金属板２０との間に絶縁層３０を介在させた状態で、プレスにより銅箔４１を金属板２０の一方の主表面の形状に合わせて変形させ、絶縁層３０および銅箔４１を金属板２０に固着する。   Next, as shown in FIG. 4, the insulating layer 30 and the copper foil 41 are laminated in this order on the entire one main surface of the metal plate 20. Specifically, in a state where the insulating layer 30 is interposed between the copper foil 41 and the metal plate 20, the copper foil 41 is deformed according to the shape of one main surface of the metal plate 20 by pressing, and the insulating layer 30 and the copper foil 41 are fixed to the metal plate 20.

次に、図５に示すように、周知のフォトリソグラフィ法およびエッチング法を用いて、銅箔４１を選択的に除去し、配線層４０を形成する。上述したように、配線層４０は、ソース用の配線層４０ａ、ドレイン用の配線層４０ｂおよびゲート用の配線層４０ｃを含む。   Next, as shown in FIG. 5, the copper foil 41 is selectively removed using a known photolithography method and etching method to form the wiring layer 40. As described above, the wiring layer 40 includes the source wiring layer 40a, the drain wiring layer 40b, and the gate wiring layer 40c.

次に、図６に示すように、凹部２２に配置された配線層４０ｂの上に、半導体素子６０を搭載する。半導体素子６０は、裏面にドレイン電極（図示せず）が形成され、上面にソース電極６１およびゲート電極６２が形成された構造を有する。ドレイン電極と配線層４０ｂとを接合する方法としては、はんだ接合の他、後述する金属接合方法が挙げられる。   Next, as shown in FIG. 6, the semiconductor element 60 is mounted on the wiring layer 40 b disposed in the recess 22. The semiconductor element 60 has a structure in which a drain electrode (not shown) is formed on the back surface, and a source electrode 61 and a gate electrode 62 are formed on the top surface. Examples of a method for joining the drain electrode and the wiring layer 40b include a metal joining method described later in addition to solder joining.

一方、図７に示すように、枠部５１、保持部５２および金属配線板５０からなる金属パターンを用意する。当該金属パターンは、保持部５２により金属配線板５０が枠部５１に固定された形態を有する。このような金属パターンは、たとえば、金属板を打ち抜き加工することにより形成される。このとき、図７（Ａ）の点線円で囲んだ領域を拡大した図７（Ｃ）に示すように、打ち抜き加工により、打ち抜き部の周辺に「バリ」が生じる。そのバリ５３は、打ち抜き面とは反対側（図７において上向き）に突出した形状である。   On the other hand, as shown in FIG. 7, a metal pattern including a frame part 51, a holding part 52, and a metal wiring board 50 is prepared. The metal pattern has a form in which the metal wiring board 50 is fixed to the frame portion 51 by the holding portion 52. Such a metal pattern is formed, for example, by punching a metal plate. At this time, as shown in FIG. 7C in which the region surrounded by the dotted circle in FIG. 7A is enlarged, “burrs” are generated around the punched portion by punching. The burr 53 has a shape protruding to the side opposite to the punched surface (upward in FIG. 7).

次に、図８に示すように、金属配線板５０を含む金属パターンを金属板２０の上面側に設置する。このとき、金属配線板５０ａの長手方向の一方の端部が半導体素子６０のソース電極６１と接し、金属配線板５０ａの長手方向の他方の端部が配線層４０ａに接するように位置決めする。また、金属配線板５０ｂの長手方向の一方の端部が配線層４０ａに接し、金属配線板５０ｃの長手方向の一方の端部が配線層４０ｂに接するように位置決めする。この状態で、金属配線板５０ａの長手方向の一方の端部と半導体素子６０のソース電極６１との接合部、金属配線板５０ａの長手方向の他方の端部と配線層４０ａとの接合部、金属配線板５０ｂの長手方向の一方の端部と配線層４０ａとの接合部、金属配線板５０ｃの長手方向の一方の端部と配線層４０ｂとの接合部を後述する金属接合方法により接合する。なお、打ち抜いた際に生じたバリ５３を図８において上向きになるように金属パターンを半導体素子６０の上に設置することにより、バリ５３が半導体素子６０のソース電極６１やゲート電極６２に押し付けられることなく、金属パターンと半導体素子６０とを接合することができる。このため、半導体素子６０へのダメージを抑制できるとともに、後に形成する封止樹脂層７０にバリ５３が突き刺さる状態になり、金属配線板５０と封止樹脂層７０との密着性を向上させることができる。   Next, as shown in FIG. 8, a metal pattern including the metal wiring board 50 is installed on the upper surface side of the metal plate 20. At this time, positioning is performed such that one end of the metal wiring board 50a in the longitudinal direction is in contact with the source electrode 61 of the semiconductor element 60 and the other end in the longitudinal direction of the metal wiring board 50a is in contact with the wiring layer 40a. Further, positioning is performed such that one end in the longitudinal direction of the metal wiring board 50b is in contact with the wiring layer 40a and one end in the longitudinal direction of the metal wiring board 50c is in contact with the wiring layer 40b. In this state, a joint between one end of the metal wiring board 50a in the longitudinal direction and the source electrode 61 of the semiconductor element 60, a joint between the other end in the longitudinal direction of the metal wiring board 50a and the wiring layer 40a, A joining portion between one end portion in the longitudinal direction of the metal wiring board 50b and the wiring layer 40a and a joining portion between one end portion in the longitudinal direction of the metal wiring board 50c and the wiring layer 40b are joined by a metal joining method described later. . It should be noted that the burr 53 is pressed against the source electrode 61 and the gate electrode 62 of the semiconductor element 60 by placing a metal pattern on the semiconductor element 60 so that the burr 53 generated when punching is directed upward in FIG. The metal pattern and the semiconductor element 60 can be joined without any problem. As a result, damage to the semiconductor element 60 can be suppressed, and the burr 53 can be stuck into the sealing resin layer 70 to be formed later, and the adhesion between the metal wiring board 50 and the sealing resin layer 70 can be improved. it can.

次に、図９に示すように、保持部５２（図８参照）と金属配線板５０との境界部分を切断し、金属配線板５０ａ、５０ｂおよび５０ｃを個片化する。   Next, as shown in FIG. 9, the boundary portion between the holding portion 52 (see FIG. 8) and the metal wiring board 50 is cut, and the metal wiring boards 50a, 50b and 50c are separated into pieces.

次に、図１０に示すように、金属配線板５０ｂの他方の端部をＬ字状に折り曲げ、リード５１ｂとする。同様に、金属配線板５０ｃの他方の端部をＬ字状に折り曲げ、リード５１ｃとする。また、ワイヤボンディング法により、半導体素子６０のゲート電極６２と配線層４０ｃとを金線８０を用いて電気的に接続する。なお、金属配線板５０ｂ、ｃの端部の折り曲げ加工とワイヤボンディングとは順不同である。   Next, as shown in FIG. 10, the other end of the metal wiring board 50b is bent into an L shape to form a lead 51b. Similarly, the other end of the metal wiring board 50c is bent into an L shape to form a lead 51c. Further, the gate electrode 62 of the semiconductor element 60 and the wiring layer 40c are electrically connected using the gold wire 80 by wire bonding. Note that the bending of the end portions of the metal wiring boards 50b and 50c and the wire bonding are in no particular order.

次に、図１１に示すように、ポッディング法、トランスファーモールド法、インジェクションモールド法などを用いて配線層４０、金属配線板５０および半導体素子６０を封止樹脂層７０で封止する。   Next, as shown in FIG. 11, the wiring layer 40, the metal wiring board 50, and the semiconductor element 60 are sealed with a sealing resin layer 70 using a podding method, a transfer molding method, an injection molding method, or the like.

（金属接合方法）
図１２および図１３は、実施の形態に係る半導体モジュール１０の製造方法に適用される金属接合方法を示す工程図である。図１２および図１３を参照して半導体モジュール１０の製造方法に適用される金属接合方法を説明する。以下に説明する第１の被接合部１００と第２の被接合部２００との金属拡散接合は、金属配線板５０ａとソース電極６１との接合、金属配線板５０ａと配線層４０ａとの接合、金属配線板５０ｂと配線層４０ａとの接合、ドレイン電極と配線層４０ｂとの接合、および金属配線板５０ｃと配線層４０ｂとの接合に適用可能である。 (Metal joining method)
12 and 13 are process diagrams showing a metal bonding method applied to the method for manufacturing the semiconductor module 10 according to the embodiment. A metal bonding method applied to the method for manufacturing the semiconductor module 10 will be described with reference to FIGS. The metal diffusion bonding between the first bonded portion 100 and the second bonded portion 200 described below is performed by bonding the metal wiring board 50a and the source electrode 61, bonding the metal wiring board 50a and the wiring layer 40a, The present invention can be applied to the joining between the metal wiring board 50b and the wiring layer 40a, the joining between the drain electrode and the wiring layer 40b, and the joining between the metal wiring board 50c and the wiring layer 40b.

まず、図１２（Ａ）に示すように、第１の被接合部１００および第２の被接合部２００を用意する。第１の被接合部１００は、銅を主成分とする金属からなる第１の基材部１２０と、第１の基材部１２０の接合面側の表面を被覆する第１の被膜部１４０とを有する。また、第２の被接合部２００は、銅を主成分とする金属からなる第２の基材部２２０と、第２の基材部２２０の接合面側の表面を被覆する第２の被膜部２４０とを有する。第１の被膜部１４０および第２の被膜部２４０はともに酸化銅を主成分とする酸化物で形成されている。ここで、「銅を主成分とする」および「酸化銅を主成分とする」という表現中、「主成分とする」は、銅または酸化銅の含有量が５０％よりも大きいことを意味する。   First, as shown in FIG. 12A, a first bonded portion 100 and a second bonded portion 200 are prepared. The 1st to-be-joined part 100 is the 1st base material part 120 which consists of a metal which has copper as a main component, and the 1st film part 140 which coat | covers the surface by the side of the joining surface of the 1st base material part 120, Have The second bonded portion 200 includes a second base material portion 220 made of a metal whose main component is copper, and a second coating portion that covers the surface of the second base material portion 220 on the bonding surface side. 240. Both the first coating portion 140 and the second coating portion 240 are formed of an oxide containing copper oxide as a main component. Here, in the expressions “mainly composed of copper” and “mainly composed of copper oxide”, “mainly composed” means that the content of copper or copper oxide is larger than 50%. .

第１の基材部１２０および第２の基材部２２０は、銅を主成分とする金属で形成されている。第１の被膜部１４０および第２の被膜部２４０は、具体的には、Ｃｕ２Ｏで形成された薄膜状の被膜であり、その厚さは、たとえば、１０ｎｍである。第１の被膜部１４０および第２の被膜部２４０は、意図的に形成された被膜であっても、意図せず形成された被膜であってもよい。本実施の形態では、第１の被膜部１４０および第２の被膜部２４０は、銅が大気中で酸化することにより形成される自然酸化膜である。 The 1st base material part 120 and the 2nd base material part 220 are formed with the metal which has copper as a main component. Specifically, the first film part 140 and the second film part 240 are thin film films formed of Cu 2 O, and the thickness thereof is, for example, 10 nm. The first film part 140 and the second film part 240 may be a film formed intentionally or a film formed unintentionally. In the present embodiment, the first coating part 140 and the second coating part 240 are natural oxide films formed by oxidizing copper in the atmosphere.

次に、図１２（Ｂ）に示すように、第１の被膜部１４０と第２の被膜部２４０との間に、第１の被膜部１４０の酸化銅および第２の被膜部２４０の酸化銅が溶出または溶解する溶液３００を充填する。本実施の形態では、溶液３００はアンモニア水である。第１の被膜部１４０と第２の被膜部２４０との間に溶液３００を充填したときの、第１の被膜部１４０の露出面と第２の被膜部２４０の露出面との距離は、たとえば、１μｍである。   Next, as shown in FIG. 12B, between the first coating portion 140 and the second coating portion 240, the copper oxide of the first coating portion 140 and the copper oxide of the second coating portion 240. Is filled with a solution 300 that elutes or dissolves. In the present embodiment, the solution 300 is aqueous ammonia. The distance between the exposed surface of the first coating portion 140 and the exposed surface of the second coating portion 240 when the solution 300 is filled between the first coating portion 140 and the second coating portion 240 is, for example, 1 μm.

室温で１分程度放置すると、図１２（Ｃ）に示すように、第１の被膜部１４０を構成する酸化銅が溶液３００中に溶出し、第１の被膜部１４０が消失する。また、第２の被膜部２４０を構成する酸化銅が溶液３００中に溶出し、第２の被膜部２４０が消失する。第１の被膜部１４０および第２の被膜部２４０を構成する酸化銅が溶液３００に溶出することにより、第１の被接合部１００の最表面（接合面側の露出面）および第２の被接合部２００の最表面（接合面側の露出面）にそれぞれ第１の基材部１２０および第２の基材部２２０を構成する銅が露出する。また、溶液３００中では、配位子となるアンモニアイオンと銅イオンとにより銅錯体が形成される。本実施の形態では、銅錯体は、［Ｃｕ（ＮＨ３）４］２＋で表される加熱分解性のテトラアンミン銅錯イオンとして存在すると考えられる。なお、アンモニア水は銅に対して不活性であるため、第１の基材部１２０および第２の基材部２２０を構成する銅はアンモニア水と反応せずに残存している。 When left at room temperature for about 1 minute, as shown in FIG. 12C, the copper oxide constituting the first coating part 140 is eluted into the solution 300, and the first coating part 140 disappears. Moreover, the copper oxide which comprises the 2nd film part 240 elutes in the solution 300, and the 2nd film part 240 lose | disappears. The copper oxide constituting the first coating portion 140 and the second coating portion 240 is eluted into the solution 300, whereby the outermost surface (exposed surface on the bonding surface side) of the first bonded portion 100 and the second coated surface. The copper which comprises the 1st base material part 120 and the 2nd base material part 220 is exposed to the outermost surface (joint surface side exposed surface) of the junction part 200, respectively. In the solution 300, a copper complex is formed by ammonia ions and copper ions serving as ligands. In the present embodiment, the copper complex is considered to exist as a thermally decomposable tetraammine copper complex ion represented by [Cu (NH 3 ) 4 ] 2+ . In addition, since ammonia water is inactive with respect to copper, the copper which comprises the 1st base material part 120 and the 2nd base material part 220 remains without reacting with ammonia water.

次に、図１３（Ａ）に示すように、第１の被接合部１００と第２の被接合部２００との間の距離を縮めるように、プレス機を用いて第１の被接合部１００と第２の被接合部２００とを加圧する。加圧時の圧力は、たとえば、１ＭＰａである。   Next, as shown in FIG. 13A, the first bonded portion 100 is used by using a press so as to reduce the distance between the first bonded portion 100 and the second bonded portion 200. And the second bonded portion 200 are pressurized. The pressure at the time of pressurization is 1 MPa, for example.

次に、図１３（Ｂ）に示すように、第１の被接合部１００と第２の被接合部２００とを加圧した状態で２００℃〜３００℃の比較的低温な条件下で加熱することにより溶液３００中の銅以外の成分を除去して銅を析出または再結晶化させる。本実施の形態では、加熱により水分が蒸発するとともに、テトラアンミン銅錯イオンが熱分解してアンモニア成分が蒸発する。これにより、溶液３００において銅の割合が徐々に高まるとともに、プレス機による加圧により第１の被接合部１００の最表面と第２の被接合部２００の最表面との距離が徐々に近づく。   Next, as shown in FIG. 13B, the first bonded portion 100 and the second bonded portion 200 are heated under relatively low temperature conditions of 200 ° C. to 300 ° C. in a pressurized state. By removing components other than copper in the solution 300, copper is deposited or recrystallized. In the present embodiment, the moisture evaporates by heating, and the tetraammine copper complex ions are thermally decomposed to evaporate the ammonia component. Thereby, the ratio of copper gradually increases in the solution 300, and the distance between the outermost surface of the first bonded portion 100 and the outermost surface of the second bonded portion 200 gradually approaches due to pressurization by a press.

次に、図１３（Ｃ）に示すように、溶液３００中の銅以外の成分の除去が完了すると、第１の被接合部１００の最表面と第２の被接合部２００の最表面とが酸化銅由来の銅からなる析出銅５００により接合される。この析出銅５００は、配向性および安定性が優れている。最終的な析出銅５００の厚さは、図１（Ａ）で用意した第１の被膜部１４０の厚さと、第２の被膜部２４０の厚さの和と同程度である。析出銅５００により接合が完了した後、加熱を停止して析出銅５００による接合部分を徐々に室温程度まで冷却する。なお、加熱開始から加熱停止までの時間は、たとえば、１０分間である。冷却完了後、加圧を解除し、第１の被接合部１００と第２の被接合部２００との接合工程が完了する。   Next, as shown in FIG. 13C, when the removal of the components other than copper in the solution 300 is completed, the outermost surface of the first bonded portion 100 and the outermost surface of the second bonded portion 200 are changed. It joins with the precipitation copper 500 which consists of copper derived from copper oxide. This deposited copper 500 is excellent in orientation and stability. The final thickness of the deposited copper 500 is approximately the same as the sum of the thickness of the first coating portion 140 and the thickness of the second coating portion 240 prepared in FIG. After the joining with the deposited copper 500 is completed, the heating is stopped, and the joined portion with the deposited copper 500 is gradually cooled to about room temperature. The time from the start of heating to the stop of heating is, for example, 10 minutes. After the cooling is completed, the pressure is released and the joining process of the first joined part 100 and the second joined part 200 is completed.

以上説明した金属の接続方法によれば、真空装置などの大がかりな設備を用いることなく、比較的低温な条件下で銅同士を接合することができる。具体的には、第１の被膜部１４０および第２の被膜部２４０が溶液３００中に溶出することにより、第１の被接合部１００および第２の被接合部２００の接合面にそれぞれ銅が露出する、言い換えると第１の被接合部１００および第２の被接合部２００の接合面が活性化される。第１の被接合部１００の接合面と、第２の被接合部２００の接合面とが活性化された後、析出銅５００を介して接合される。これにより、第１の被接合部１００の接合面と析出銅５００との間および第２の被接合部２００の接合面と析出銅５００との間にボイドが発生したり副生成物が介在することが抑制されるため、第１の被接合部１００と第２の被接合部２００との接続信頼性を高めることができる。   According to the metal connection method described above, copper can be bonded under relatively low temperature conditions without using a large-scale facility such as a vacuum apparatus. Specifically, when the first coating portion 140 and the second coating portion 240 are eluted in the solution 300, copper is respectively added to the bonding surfaces of the first bonded portion 100 and the second bonded portion 200. The exposed bonding surfaces of the first bonded portion 100 and the second bonded portion 200 are activated. After the bonding surface of the first bonded portion 100 and the bonding surface of the second bonded portion 200 are activated, they are bonded via the precipitated copper 500. As a result, voids or by-products are present between the bonding surface of the first bonded portion 100 and the precipitated copper 500 and between the bonding surface of the second bonded portion 200 and the precipitated copper 500. Therefore, the connection reliability between the first bonded portion 100 and the second bonded portion 200 can be improved.

第１の被接合部１００と第２の被接合部２００との接合を担う析出銅５００として、第１の被接合部１００と第２の被接合部２００の酸化被膜として存在していた酸化銅由来の銅が用いられているため、第１の被接合部１００と第２の被接合部２００とを接合するために、接合材料を別途用意する必要がない。このため、第１の被接合部１００と第２の被接合部２００との接続に要するコストを低減することができる。   Copper oxide which existed as an oxide film of the 1st to-be-joined part 100 and the 2nd to-be-joined part 200 as the precipitation copper 500 which bears joining of the 1st to-be-joined part 100 and the 2nd to-be-joined part 200 Since the derived copper is used, it is not necessary to separately prepare a bonding material in order to bond the first bonded portion 100 and the second bonded portion 200. For this reason, the cost required for the connection between the first bonded portion 100 and the second bonded portion 200 can be reduced.

（金属接合に用いる溶液）
上述した金属の接合方法では、金属接合に用いる溶液としてアンモニア水が用いられているが、銅と錯体を形成する配位子を含む溶液であれば、これに限られず、たとえば、カルボン酸水溶液であってもよい。 (Solution used for metal bonding)
In the metal bonding method described above, ammonia water is used as a solution used for metal bonding, but the solution is not limited to this as long as it contains a ligand that forms a complex with copper. There may be.

カルボン酸水溶液の調製に用いられるカルボン酸としては、酢酸などのモノカルボン酸、また、シュウ酸、マロン酸、コハク酸、グルタル酸、フタル酸、マレイン酸などのジカルボン酸、さらに、酒石酸、クエン酸、乳酸、サリチル酸などのオキシカルボン酸が挙げられる。   Examples of the carboxylic acid used for the preparation of the aqueous carboxylic acid solution include monocarboxylic acids such as acetic acid, dicarboxylic acids such as oxalic acid, malonic acid, succinic acid, glutaric acid, phthalic acid, and maleic acid, and tartaric acid and citric acid. And oxycarboxylic acids such as lactic acid and salicylic acid.

このうち、カルボン酸水溶液は多座配位子となるカルボン酸を有することが好ましい。多座配位子となるカルボン酸を有するカルボン酸水溶液では、カルボン酸と銅がキレートを形成することにより銅錯体の安定性が非常に大きくなる。この結果、接合に必要な温度をより低温化させることができる。なお、酒石酸がキレートを形成することについては、「理化学辞典 第４版（岩波書店）」の第５９３頁に記載されている。また、酒石酸、シュウ酸などがキレートを形成することは「ヘスロップジョーンズ 無機化学（下） 齋藤喜彦 訳」の第６６６頁に記載されている。ここで、キレート化とは、多座配位子によって環が形成されることによって錯体の安定度が非常に大きくなることをいう。   Among these, the carboxylic acid aqueous solution preferably has a carboxylic acid that serves as a polydentate ligand. In a carboxylic acid aqueous solution having a carboxylic acid serving as a multidentate ligand, the stability of the copper complex is greatly increased by forming a chelate between the carboxylic acid and copper. As a result, the temperature required for bonding can be further lowered. The formation of chelates by tartaric acid is described on page 593 of “Rikagaku Dictionary 4th Edition (Iwanami Shoten)”. Also, tartaric acid, oxalic acid and the like form a chelate is described in page 666 of “Heslop Jones Inorganic Chemistry (below) Translated by Yoshihiko Saito”. Here, chelation means that the stability of the complex is greatly increased by forming a ring with a multidentate ligand.

以上説明した金属拡散接合を、金属配線板５０ａとソース電極６１との接合、金属配線板５０ａと配線層４０ａとの接合、金属配線板５０ｂと配線層４０ａとの接合、ドレイン電極と配線層４０ｂとの接合、および金属配線板５０ｃと配線層４０ｂとの接合全てに用いることで、これらの接合を一度のプレス加工で済ますことができる。この結果、半導体モジュール１０の製造時間の短縮および製造コストの低減を図ることができる。なお、これらの接合のうち、金属配線板５０ａとソース電極６１との接合、ドレイン電極と配線層４０ｂとの接合については、はんだによる接合を採用してもよい。この場合、はんだ接合のためのリフロー工程は、他の接合箇所を金属拡散接合するためのプレス加工の後に実施してもよいが、プレス加工時の温度をリフローに必要な温度とすることで、プレス加工とリフロー工程とを同時に行ってもよい。これによれば、接合に要する時間を短縮することができる。なお、その金属配線板５０が配線層４０から半導体素子６０の上方に直線的に延在していることから、金属拡散接合以外の接合においても一度の接合によって複数箇所の接合が可能である。   The metal diffusion bonding described above includes the bonding between the metal wiring board 50a and the source electrode 61, the bonding between the metal wiring board 50a and the wiring layer 40a, the bonding between the metal wiring board 50b and the wiring layer 40a, and the drain electrode and the wiring layer 40b. , And all the junctions between the metal wiring board 50c and the wiring layer 40b, these junctions can be performed by a single press. As a result, the manufacturing time of the semiconductor module 10 can be shortened and the manufacturing cost can be reduced. Of these junctions, the junction between the metal wiring board 50a and the source electrode 61 and the junction between the drain electrode and the wiring layer 40b may be a solder junction. In this case, the reflow process for solder bonding may be performed after press working for metal diffusion bonding of other joint locations, but by setting the temperature during pressing to the temperature necessary for reflow, You may perform a press work and a reflow process simultaneously. According to this, the time required for joining can be shortened. Since the metal wiring board 50 extends linearly from the wiring layer 40 above the semiconductor element 60, a plurality of joints can be joined by one-time joining other than metal diffusion bonding.

図１４は、変形例に係る半導体モジュール１０の概略構成を示す断面図である。変形例に係る半導体モジュール１０は、基材が絶縁層３０のみで形成されている点を除き、上述した実施の形態に係る半導体モジュール１０と同様な構成を有する。変形例に係る半導体モジュール１０では、絶縁層３０がベースとなる絶縁層３０ａと、凹部２２を形成するための絶縁層３０ｂとを有する。言い換えると、絶縁層３０ａに積層された絶縁層３０ｂには凹部２２に対応する開口部が設けられている。この形態によれば、実施の形態の半導体モジュール１０で得られる低背化および低抵抗化という効果の他に半導体モジュール１０の軽量化という効果を得ることができる。   FIG. 14 is a cross-sectional view illustrating a schematic configuration of a semiconductor module 10 according to a modification. The semiconductor module 10 according to the modification has the same configuration as that of the semiconductor module 10 according to the above-described embodiment except that the base material is formed of only the insulating layer 30. In the semiconductor module 10 according to the modification, the insulating layer 30 has an insulating layer 30a based on the insulating layer 30 and an insulating layer 30b for forming the recess 22. In other words, an opening corresponding to the recess 22 is provided in the insulating layer 30b stacked on the insulating layer 30a. According to this embodiment, in addition to the effects of reducing the height and the resistance obtained by the semiconductor module 10 of the embodiment, the effect of reducing the weight of the semiconductor module 10 can be obtained.

図１５（Ａ）乃至図１５（Ｄ）は、変形例に係る半導体モジュール１０を構成する絶縁層３０および配線層４０の製造方法を示す工程図である。図１５（Ａ）乃至図１５（Ｄ）を参照して、変形例に係る半導体モジュール１０を構成する絶縁層３０および配線層４０の製造方法を説明する。   15A to 15D are process diagrams showing a method for manufacturing the insulating layer 30 and the wiring layer 40 that constitute the semiconductor module 10 according to the modification. With reference to FIGS. 15A to 15D, a method for manufacturing the insulating layer 30 and the wiring layer 40 constituting the semiconductor module 10 according to the modification will be described.

まず、図１５（Ａ）に示すように、ベースとなる絶縁層３０ａに開口部を有するようにパターニングされた絶縁層３０ｂを貼り付ける。   First, as shown in FIG. 15A, an insulating layer 30b patterned so as to have an opening is attached to the insulating layer 30a serving as a base.

次に、図１５（Ｂ）に示すように、無電解めっき法により絶縁層３０ａおよび絶縁層３０ｂの露出面にシード層４００を形成する。   Next, as shown in FIG. 15B, a seed layer 400 is formed on the exposed surfaces of the insulating layer 30a and the insulating layer 30b by electroless plating.

次に、図１５（Ｃ）に示すように、電解めっき法によりシード層４００の上にめっきアップ層４０２を形成する。なお、めっきアップ層４０２はレジスト（図示せず）を用いたパターニングにより、配線層形成領域に選択的に形成される。   Next, as shown in FIG. 15C, a plating up layer 402 is formed on the seed layer 400 by electrolytic plating. The plated-up layer 402 is selectively formed in the wiring layer formation region by patterning using a resist (not shown).

次に、図１５（Ｄ）に示すように、全面エッチングを行うことにより、露出しているシード層４００（図１５（Ｃ）参照）を除去し、配線層４０を形成する。   Next, as shown in FIG. 15D, the exposed seed layer 400 (see FIG. 15C) is removed by etching the entire surface, and the wiring layer 40 is formed.

本発明は、上述の各実施の形態に限定されるものではなく、当業者の知識に基づいて各種の設計変更等の変形を加えることも可能であり、そのような変形が加えられた実施の形態も本発明の範囲に含まれうるものである。   The present invention is not limited to the above-described embodiments, and various modifications such as design changes can be added based on the knowledge of those skilled in the art. The form can also be included in the scope of the present invention.

１０ 半導体モジュール、２０ 金属板、３０ 絶縁層、４０ 配線層、５０ 金属配線板、６０ 半導体素子、７０ 封止樹脂層、８０ 金線 DESCRIPTION OF SYMBOLS 10 Semiconductor module, 20 Metal plate, 30 Insulating layer, 40 Wiring layer, 50 Metal wiring board, 60 Semiconductor element, 70 Sealing resin layer, 80 Gold wire

Claims (7)

凹部が形成された主表面を有する基材と、
前記凹部の周囲の前記基材の主表面に形成された配線層と、
前記凹部に搭載された半導体素子と、
前記配線層と前記半導体素子の上面に形成された素子電極とを電気的に接続する金属配線板と、
を備え、
前記金属配線板は、前記配線層に積層されており、前記配線層の上から前記半導体素子の上方に直線的に延在していることを特徴とする半導体モジュール。 A base material having a main surface in which a recess is formed;
A wiring layer formed on the main surface of the base material around the recess,
A semiconductor element mounted in the recess;
A metal wiring board for electrically connecting the wiring layer and an element electrode formed on the upper surface of the semiconductor element;
With
The metal wiring board is laminated on the wiring layer, and linearly extends from above the wiring layer to above the semiconductor element. 前記配線層と前記金属配線板との接触面と、前記半導体素子の上面とが面一である請求項１に記載の半導体モジュール。   The semiconductor module according to claim 1, wherein a contact surface between the wiring layer and the metal wiring board is flush with an upper surface of the semiconductor element. 電流方向と直交する断面における前記配線層の断面積と前記金属配線板の断面積が同等であり、前記金属配線板の厚さが前記配線層の厚さより厚い請求項１または２に記載の半導体モジュール。   3. The semiconductor according to claim 1, wherein a cross-sectional area of the wiring layer and a cross-sectional area of the metal wiring board in a cross-section orthogonal to the current direction are equal, and a thickness of the metal wiring board is larger than a thickness of the wiring layer. module. 前記配線層と前記金属配線板との接合、前記金属配線板と前記半導体素子の素子電極との接合の少なくとも一方が金属拡散接合である請求項１乃至３のいずれか１項に記載の半導体モジュール。   4. The semiconductor module according to claim 1, wherein at least one of bonding between the wiring layer and the metal wiring board and bonding between the metal wiring board and an element electrode of the semiconductor element is metal diffusion bonding. 5. . 主表面に凹部が形成された基材を用意する工程と、
前記凹部の周囲の前記基材の主表面に配線層を形成する工程と、
前記凹部に半導体素子を搭載する工程と、
前記配線層と前記半導体素子の上面に形成された素子電極とを電気的に接続する金属配線板であって、前記配線層の上から前記半導体素子の上方に直線的に延在する金属配線板を配置する工程と、
前記配線層と前記金属配線板との接合および前記金属配線板と前記素子電極との接合を並行して実施する工程と、
を備えることを特徴とする半導体モジュールの製造方法。 Preparing a base material having a recess formed on the main surface;
Forming a wiring layer on the main surface of the base material around the recess;
Mounting a semiconductor element in the recess;
A metal wiring board for electrically connecting the wiring layer and an element electrode formed on the upper surface of the semiconductor element, the metal wiring board extending linearly from above the wiring layer to above the semiconductor element A step of arranging
A step of performing the bonding of the wiring layer and the metal wiring board and the bonding of the metal wiring board and the element electrode in parallel;
A method for manufacturing a semiconductor module, comprising: 前記配線層と前記金属配線板との接合および前記金属配線板と前記素子電極との接合は、金属拡散接合により接合される請求項５に記載の半導体モジュールの製造方法。   The method for manufacturing a semiconductor module according to claim 5, wherein the bonding between the wiring layer and the metal wiring board and the metal wiring board and the element electrode are bonded by metal diffusion bonding. 前記配線層を形成する工程は、前記凹部から前記凹部の周囲の前記基材の主表面に延在する他の配線層を形成する工程を含み、
前記金属配線板を配置する工程は、前記凹部の周囲の領域において前記他の配線層の上に他の金属配線板を配置する工程を含み、
前記接合を並行して実施する工程は、前記他の金属配線板と前記他の配線層との接合をさらに並行して実施する工程を含む、請求項５または６に記載の半導体モジュールの製造方法。 The step of forming the wiring layer includes a step of forming another wiring layer extending from the recess to the main surface of the base material around the recess,
The step of arranging the metal wiring board includes a step of arranging another metal wiring board on the other wiring layer in a region around the recess,
The method of manufacturing a semiconductor module according to claim 5, wherein the step of performing the bonding in parallel includes a step of further performing bonding of the other metal wiring board and the other wiring layer in parallel. .
JP2011146836A 2011-06-30 2011-06-30 Semiconductor module and manufacturing method of the same Withdrawn JP2013016563A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011146836A JP2013016563A (en) 2011-06-30 2011-06-30 Semiconductor module and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011146836A JP2013016563A (en) 2011-06-30 2011-06-30 Semiconductor module and manufacturing method of the same

Publications (1)

Publication Number Publication Date
JP2013016563A true JP2013016563A (en) 2013-01-24

Family

ID=47688972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011146836A Withdrawn JP2013016563A (en) 2011-06-30 2011-06-30 Semiconductor module and manufacturing method of the same

Country Status (1)

Country Link
JP (1) JP2013016563A (en)

Similar Documents

Publication Publication Date Title
JP2967697B2 (en) Lead frame manufacturing method and semiconductor device manufacturing method
KR101297645B1 (en) Semiconductor die package and method for making the same
JP4438489B2 (en) Semiconductor device
US20170092611A1 (en) Porous metallic film as die attach and interconnect
JP2006093255A (en) Power semiconductor module and its manufacturing method
JP6479036B2 (en) Semiconductor device and method of manufacturing the same
US8669652B2 (en) Lead component and method for manufacturing the same, and semiconductor package
JP5930980B2 (en) Semiconductor device and manufacturing method thereof
JP3664045B2 (en) Manufacturing method of semiconductor device
WO2011152423A1 (en) Method for bonding metals
WO2012117478A1 (en) Metal junction structure and metal junction method
WO2018018847A1 (en) Intelligent power module and method for manufacturing same
JP2010097963A (en) Circuit board and method for manufacturing the same, and electronic component module
JP2010010537A (en) Circuit board and method of manufacturing the same, and electronic component module
JP2010098036A (en) Resin case and method of manufacturing the same
US20130083492A1 (en) Power module package and method of manufacturing the same
JP6129090B2 (en) Power module and method for manufacturing power module
JP2010118577A (en) Resin encapsulated semiconductor device and method of manufacturing the same
JP2009164240A (en) Semiconductor device
JP2013016563A (en) Semiconductor module and manufacturing method of the same
CN103779282A (en) Power semiconductor module convenient to install
JP2012160337A (en) Battery module and method for manufacturing battery module
JP5229200B2 (en) Manufacturing method of semiconductor device
JP2007335782A (en) Semiconductor device module and manufacturing method thereof
JP6439489B2 (en) Power module substrate manufacturing method and power module manufacturing method

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140902