JP2013008063A - Electro-optical device and electronic apparatus - Google Patents

Electro-optical device and electronic apparatus Download PDF

Info

Publication number
JP2013008063A
JP2013008063A JP2012216070A JP2012216070A JP2013008063A JP 2013008063 A JP2013008063 A JP 2013008063A JP 2012216070 A JP2012216070 A JP 2012216070A JP 2012216070 A JP2012216070 A JP 2012216070A JP 2013008063 A JP2013008063 A JP 2013008063A
Authority
JP
Japan
Prior art keywords
transistor
region
electrode
pixel electrode
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012216070A
Other languages
Japanese (ja)
Other versions
JP5278584B2 (en
Inventor
Tatsuya Ishii
達也 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2012216070A priority Critical patent/JP5278584B2/en
Publication of JP2013008063A publication Critical patent/JP2013008063A/en
Application granted granted Critical
Publication of JP5278584B2 publication Critical patent/JP5278584B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To perform display with high quality in an electro-optical device such as a liquid crystal device.SOLUTION: On a substrate 10, an electro-optical device comprises: a plurality of data lines 6a and a plurality of scan lines 11a; pixel electrodes 9a formed at each of a plurality of pixels; a transistor 30 for switch-controlling the pixel electrodes 9a; a light shielding section 71 that has a transistor light shielding portion; and a relay electrode 95 that has a first portion overlapped with the transistor light shielding portion and a second portion not overlapped with the transistor light shielding portion. Further, the pixel electrodes 9a and the relay electrode 95 are electrically connected to each other through a first contact hole 86 bored so as to be overlapped with the first portion, and the transistor 30 and the relay electrode 95 are electrically connected to each other through a second contact hole 85 bored so as to be overlapped with the second portion.

Description

本発明は、例えば液晶装置等の電気光学装置、及び該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。   The present invention relates to a technical field of an electro-optical device such as a liquid crystal device, and an electronic apparatus such as a liquid crystal projector including the electro-optical device.

この種の電気光学装置の一例である液晶装置は、例えば投射型表示装置の光変調手段(ライトバルブ)としても多用されている。特に投射型表示装置の場合、光源からの強い光が液晶ライトバルブに入射されるため、この光によって液晶ライトバルブ内の薄膜トランジスタ(TFT:Thin Film Transistor)がリーク電流の増大や誤動作等を生じないよう、入射光を遮る遮光手段としての遮光膜が液晶ライトバルブに内蔵されている。より具体的には、このような遮光膜は、画素毎に画素電極を駆動するために、例えば表示領域において縦横に交差して配線されたデータ線及び走査線、更には画素毎に走査線及びデータ線に電気的に接続されたTFTを含む各種電子素子等を構成する導電膜の少なくとも一部により形成される。このような基板上における遮光膜が形成された領域、即ち基板上において光を透過させない非開口領域には、画素電極とトランジスタとを電気的に接続させるためのコンタクトホールが開孔される。   A liquid crystal device which is an example of this type of electro-optical device is often used as, for example, a light modulation means (light valve) of a projection display device. In particular, in the case of a projection display device, strong light from a light source is incident on a liquid crystal light valve, and this thin film transistor (TFT: Thin Film Transistor) in the liquid crystal light valve does not cause an increase in leakage current or malfunction. As described above, a light shielding film as a light shielding means for blocking incident light is built in the liquid crystal light valve. More specifically, in order to drive the pixel electrode for each pixel, such a light-shielding film is, for example, a data line and a scanning line that are wired vertically and horizontally in the display area, and further, a scanning line and a pixel for each pixel. It is formed of at least a part of a conductive film constituting various electronic elements including TFTs electrically connected to the data line. A contact hole for electrically connecting the pixel electrode and the transistor is formed in a region where the light shielding film is formed on the substrate, that is, a non-opening region where light is not transmitted on the substrate.

例えば特許文献1によれば、トランジスタの上層側に、トランジスタと重なる重畳部分を有する遮光部を配置すると共に、画素電極とトランジスタとを、重畳部分に重なるように開孔されたコンタクトホールによって電気的に接続するという技術が提案されている。   For example, according to Patent Document 1, a light-shielding portion having an overlapping portion overlapping with a transistor is disposed on the upper layer side of the transistor, and the pixel electrode and the transistor are electrically connected by a contact hole opened so as to overlap the overlapping portion. A technique of connecting to the network has been proposed.

特開2008−26773号公報JP 2008-26773 A

しかしながら、上述した技術においては、画素電極とトランジスタとを電気的に接続するコンタクトホールが、データ線と電気的に接続されないように、ある程度の距離をおいて配置されることが求められる。よって、データ線及びコンタクトホールを適切に配置するため、遮光領域を比較的広くしなければならず、結果的に開口領域が狭められてしまうという技術的問題点がある。   However, in the above-described technique, it is required that the contact hole that electrically connects the pixel electrode and the transistor is arranged at a certain distance so as not to be electrically connected to the data line. Therefore, in order to properly arrange the data lines and the contact holes, the light shielding region must be made relatively wide, resulting in a technical problem that the opening region is narrowed.

本発明は上記問題点等に鑑みてなされたものであり、例えば、アクティブマトリクス方式で駆動される液晶装置等の電気光学装置であって、高い開口率を実現しつつ、トランジスタにおける光リーク電流の発生を低減可能な電気光学装置及び電子機器を提供することを課題とする。   The present invention has been made in view of the above-described problems. For example, the present invention is an electro-optical device such as a liquid crystal device driven by an active matrix method, and realizes a high aperture ratio while reducing the light leakage current in a transistor. It is an object of the present invention to provide an electro-optical device and an electronic apparatus that can reduce generation.

本発明の電気光学装置は上記課題を解決するために、基板上に、互いに交差する複数のデータ線及び複数の走査線と、前記複数のデータ線及び前記複数の走査線の交差に対応して規定され、且つ前記基板上の表示領域を構成する複数の画素の各々に形成された画素電極と、前記複数の画素の各々の開口領域を互いに隔てる非開口領域に、前記表示領域における一の方向に沿って形成されており、前記画素電極をスイッチング制御するトランジスタと、前記非開口領域を少なくとも部分的に規定するように、前記画素電極より下層側且つ前記トランジスタより上層側に形成されており、前記基板上で平面的に見て前記トランジスタの少なくとも一部と前記一の方向に沿って重なると共に前記トランジスタより前記一の方向に交わる他の方向の幅が広いトランジスタ遮光部分を有する遮光部と、前記画素電極より下層側且つ前記遮光部及び前記複数のデータ線より上層側に形成されており、前記基板上で平面的に見て前記トランジスタ遮光部分と重なる第1部分及び前記トランジスタ遮光部分と重ならない第2部分を有する中継電極とを備え、前記画素電極と前記中継電極とは、前記基板上で平面的に見て、前記第1部分に重なるように開孔された第1コンタクトホールを介して電気的に接続され、前記トランジスタと中継電極とは、前記基板上で平面的に見て、前記第2部分に重なるように開孔された第2コンタクトホールを介して電気的に接続されている。   In order to solve the above problems, an electro-optical device according to an aspect of the invention corresponds to a plurality of data lines and a plurality of scanning lines intersecting each other on a substrate, and corresponding to the intersection of the plurality of data lines and the plurality of scanning lines. One direction in the display region is defined by a pixel electrode formed on each of the plurality of pixels constituting the display region on the substrate and a non-opening region that separates the opening regions of the plurality of pixels from each other. A transistor for switching control of the pixel electrode, and at least partly defining the non-opening region, and is formed on the lower layer side than the pixel electrode and on the upper layer side of the transistor, The width in the other direction that overlaps at least a part of the transistor along the one direction as viewed in plan on the substrate and intersects the one direction from the transistor A light-shielding portion having a wide transistor light-shielding portion, and formed on a lower layer side than the pixel electrode and on an upper layer side from the light-shielding portion and the plurality of data lines, and overlaps the transistor light-shielding portion when viewed in plan on the substrate. A relay electrode having a first portion and a second portion that does not overlap the transistor light-shielding portion, and the pixel electrode and the relay electrode overlap the first portion when viewed in plan on the substrate. The transistor and the relay electrode are electrically connected through the opened first contact hole, and the transistor and the relay electrode are opened to overlap the second portion when viewed in plan on the substrate. It is electrically connected through a hall.

本発明の電気光学装置によれば、例えば、データ線から画素電極への画像信号の供給が制御される、所謂アクティブマトリクス方式による画像表示が可能となる。より具体的には、各画素は、トランジスタのゲート電極に走査線より走査信号が供給されることにより選択状態となり、トランジスタの半導体層の一方のソースドレイン領域がデータ線と互いに電気的に接続され且つ他方のソースドレイン領域が画素電極と互いに電気的に接続されることにより、トランジスタを介して、画素電極にデータ線から画像信号が供給される。   According to the electro-optical device of the present invention, it is possible to display an image by a so-called active matrix method in which the supply of an image signal from a data line to a pixel electrode is controlled. More specifically, each pixel is in a selected state when a scanning signal is supplied from the scanning line to the gate electrode of the transistor, and one source / drain region of the semiconductor layer of the transistor is electrically connected to the data line. The other source / drain region is electrically connected to the pixel electrode, whereby an image signal is supplied from the data line to the pixel electrode through the transistor.

ここで、本発明に係る「開口領域」とは、実質的に表示光を出射させる画素内の領域であり、例えば、ITO(Indium Tin Oxide)等の透明導電材料からなる画素電極が形成され、光が透過する領域であって、透過率の変更に応じて液晶等の電気光学物質を抜けてきた出射光の階調を変化させることが可能となる領域である。言い換えれば、「開口領域」とは、画素に集光される光が光を透過させない、或いは光透過率が透明電極に比べて相対的に小さい配線、遮光膜、及び各種素子等の遮光体で遮られることがない領域を意味する。他方、本発明に係る「非開口領域」とは、表示に寄与する光が透過しない領域を意味し、例えば画素内に非透明な配線或いは電極、若しくは各種素子等の遮光体が配設されている領域を意味する。更に、「開口率」とは、開口領域及び非開口領域を加えた画素のサイズにおける開口領域の割合を意味する。   Here, the “opening region” according to the present invention is a region in the pixel that substantially emits display light, for example, a pixel electrode made of a transparent conductive material such as ITO (Indium Tin Oxide) is formed, This is a region through which light is transmitted, and is a region in which the gradation of outgoing light that has passed through an electro-optical material such as liquid crystal can be changed in accordance with a change in transmittance. In other words, the “opening region” is a light shielding body such as a wiring, a light shielding film, and various elements in which the light collected on the pixel does not transmit the light or the light transmittance is relatively smaller than that of the transparent electrode. An area that is not obstructed. On the other hand, the “non-opening region” according to the present invention means a region where light contributing to display is not transmitted. For example, a non-transparent wiring or electrode, or a light shielding body such as various elements is arranged in a pixel. Means the area. Further, the “aperture ratio” means the ratio of the opening area in the pixel size including the opening area and the non-opening area.

本発明では、画素電極は、データ線及び走査線の交差に対応して、基板上において表示領域となるべき領域にマトリクス状に複数設けられている。また、各画素で、データ線及び走査線、トランジスタ、及びその他、画素を駆動するための各種構成要素は、非開口領域に形成される。   In the present invention, a plurality of pixel electrodes are provided in a matrix in a region to be a display region on the substrate corresponding to the intersection of the data line and the scanning line. In each pixel, a data line, a scanning line, a transistor, and various other components for driving the pixel are formed in a non-opening region.

本発明では、トランジスタは、表示領域における一の方向に沿って形成される。本発明に係る「一の方向」とは、例えば基板上でマトリクス状に規定された複数の画素の行方向、即ち複数のデータ線が配列される配列方向或いは複数の走査線の各々が延びる方向(即ちX方向)、又は例えば基板上でマトリクス状に規定された複数の画素の列方向、即ち複数の走査線が配列される配列方向或いは複数のデータ線の各々が延びる方向(即ちY方向)を意味する。   In the present invention, the transistor is formed along one direction in the display region. The “one direction” according to the present invention is, for example, the row direction of a plurality of pixels defined in a matrix on the substrate, that is, the direction in which a plurality of data lines are arranged or the direction in which each of a plurality of scanning lines extends. (That is, the X direction) or, for example, the column direction of a plurality of pixels defined in a matrix on the substrate, that is, the direction in which the plurality of scanning lines are arranged or the direction in which each of the plurality of data lines extends (that is, the Y direction). Means.

本発明では特に、遮光部が、各画素において非開口領域を少なくとも部分的に規定するように、画素電極より下層側且つトランジスタより上層側に形成される。更に、遮光部におけるトランジスタ遮光部分は、基板上で平面的に見てトランジスタの少なくとも一部と一の方向に沿って重なる。加えて、トランジスタ遮光部分は、トランジスタより一の方向に交わる他の方向の幅が広い。即ち、トランジスタ遮光部分は、トランジスタの少なくとも一部を覆うように形成される。よって、トランジスタの少なくとも一部に入射する光を効果的に遮光することができ、トランジスタに入射される光の量を低減することが可能となる。これにより、トランジスタにおける光リーク電流の発生を確実に低減することができる。特に、トランジスタにおける、例えば経験的に光リーク電流が発生し易い箇所に対して、トランジスタ遮光部分を重なるように配置し入射される光を遮光することで、より効果的に光リーク電流の発生を低減することが可能となる。   Particularly in the present invention, the light shielding portion is formed on the lower layer side than the pixel electrode and on the upper layer side of the transistor so as to at least partially define the non-opening region in each pixel. Further, the transistor light-shielding portion in the light-shielding portion overlaps at least a part of the transistor along one direction when viewed in plan on the substrate. In addition, the transistor light-shielding portion is wider in the other direction intersecting in one direction than the transistor. That is, the transistor light shielding portion is formed so as to cover at least a part of the transistor. Therefore, light incident on at least part of the transistor can be effectively blocked, and the amount of light incident on the transistor can be reduced. Thereby, generation | occurrence | production of the optical leakage current in a transistor can be reduced reliably. In particular, it is possible to more effectively generate light leakage current by arranging the transistor light-shielding part to overlap the part where the light leakage current is likely to occur empirically, for example, by shielding the incident light. It becomes possible to reduce.

尚、遮光部は、上述したトランジスタ遮光部分以外に、例えば一の方向と交わる他の方向に沿った部分を有するように形成されてもよく、このようなトランジスタ遮光部分以外の部分によって、トランジスタ或いは他の遮光されるべき領域が遮光されるようにすることも可能である。   In addition to the transistor light-shielding portion described above, the light-shielding portion may be formed, for example, to have a portion along another direction intersecting with one direction. Depending on the portion other than the transistor light-shielding portion, It is also possible to block other areas to be shielded from light.

本発明では更に、画素電極より下層側且つ遮光部及び複数のデータ線より上層側に、中継電極が形成されている。中継電極は、基板上で平面的に見て、遮光部におけるトランジスタ遮光部分と重なる第1部分及びトランジスタ遮光部分と重ならない第2部分を有している。即ち、中継電極は、トランジスタ遮光部分に重なる位置から遮光部分に重ならない位置にまで延在している。第2部分は、具体的には、一の方向と交わる他の方向に沿った非開口領域や、一の方向に沿った非開口領域のうちトランジスタ遮光部分と重ならない領域である。   In the present invention, a relay electrode is further formed on the lower layer side than the pixel electrode and on the upper side of the light shielding portion and the plurality of data lines. The relay electrode has a first portion that overlaps the transistor light-shielding portion in the light-shielding portion and a second portion that does not overlap the transistor light-shielding portion when viewed in plan on the substrate. That is, the relay electrode extends from a position overlapping the light shielding portion of the transistor to a position not overlapping the light shielding portion. Specifically, the second portion is a non-opening region along another direction intersecting with one direction, or a region that does not overlap with the transistor light-shielding portion in the non-opening region along one direction.

ここで画素電極と中継電極とは、基板上で平面的に見て、中継電極の第1部分に重なるように開孔された第1コンタクトホールを介して電気的に接続されている。よって、画素電極と中継電極とは、トランジスタ遮光部分と重なる領域において電気的に接続される。また、トランジスタと中継電極とは、基板上で平面的に見て、中継電極の第2部分に重なるように開孔された第2コンタクトホールを介して電気的に接続されている。よって、トランジスタと中継電極とは、少なくとも部分的にトランジスタ遮光部分と重ならない領域を介して電気的に接続される。このため、中継電極とトランジスタとを、例えば中継電極とトランジスタとの間の層に形成された部位に対して電気的な接続を持たせないように接続する場合に、トランジスタ遮光部分を必要以上に広げずに構成することができる。   Here, the pixel electrode and the relay electrode are electrically connected via a first contact hole that is opened so as to overlap the first portion of the relay electrode when viewed in plan on the substrate. Therefore, the pixel electrode and the relay electrode are electrically connected in a region overlapping with the transistor light shielding portion. Further, the transistor and the relay electrode are electrically connected through a second contact hole that is opened so as to overlap the second portion of the relay electrode when viewed in plan on the substrate. Therefore, the transistor and the relay electrode are electrically connected via a region that does not at least partially overlap with the transistor light-shielding portion. For this reason, when connecting the relay electrode and the transistor, for example, so as not to have an electrical connection to the portion formed in the layer between the relay electrode and the transistor, the transistor light-shielding portion is more than necessary. Can be configured without spreading.

具体的には、例えば中継電極とトランジスタとの間にデータ線が形成されている場合、仮に上述した中継電極が形成されていないとすると、データ線と中継電極及びトランジスタ間を電気的に接続するコンタクトホールとは、トランジスタ遮光部分に重なる領域に、互いに距離を置くように形成される。これにより、トランジスタ遮光部分は、トランジスタを遮光するという目的のみならず、上述した部材を配置するための領域を確保する目的で広さが決定される。即ち、遮光には必要とされない部分にまでトランジスタ遮光部分が形成されてしまう。   Specifically, for example, when a data line is formed between a relay electrode and a transistor, if the above-described relay electrode is not formed, the data line is electrically connected between the relay electrode and the transistor. The contact holes are formed so as to be spaced from each other in a region overlapping the transistor light-shielding portion. Thereby, the width of the transistor light-shielding portion is determined not only for the purpose of shielding the transistor but also for the purpose of securing a region for arranging the above-described members. That is, the transistor light-shielding portion is formed even in a portion that is not required for light shielding.

しかるに本発明では特に、上述したように、中継電極はトランジスタ遮光部分と重ならない第2部分を有しており、第2部分に重なるように形成された第2コンタクトホールによって、トランジスタと中継電極とが電気的に接続される。即ち、トランジスタと中継電極とは、少なくとも部分的に、トランジスタ遮光部分と重ならない領域において電気的に接続される。従って、トランジスタ遮光部分の面積を必要以上に広くせずに、トランジスタと中継電極とを電気的に接続することができる。尚、典型的には、画素電極と中継電極とは、第1コンタクトホールを介して直接的に電気的に接続されるが、トランジスタと中継電極とは、第2コンタクトホールに加えて、他のコンタクトホールを介して電気的に接続される。   However, in the present invention, in particular, as described above, the relay electrode has the second portion that does not overlap the transistor light-shielding portion, and the transistor and the relay electrode are formed by the second contact hole formed so as to overlap the second portion. Are electrically connected. That is, the transistor and the relay electrode are electrically connected at least partially in a region that does not overlap with the transistor light-shielding portion. Therefore, the transistor and the relay electrode can be electrically connected without increasing the area of the light shielding portion of the transistor more than necessary. Typically, the pixel electrode and the relay electrode are directly electrically connected via the first contact hole. However, the transistor and the relay electrode are not limited to the second contact hole. Electrical connection is made through a contact hole.

以上説明したように、本発明の電気光学装置によれば、各画素で、光リーク電流の発生を低減しつつ開口率を向上させることができ、その結果、高品質な表示が可能となる。   As described above, according to the electro-optical device of the present invention, the aperture ratio can be improved while reducing the occurrence of light leakage current in each pixel, and as a result, high-quality display is possible.

本発明の電気光学装置の一態様では、前記複数のデータ線は、前記基板上で平面的に見て、前記トランジスタ遮光部分と少なくとも部分的に重なる重畳部分を有しており、前記第1コンタクトホールは、前記基板上で平面的に見て、前記重畳部分と少なくとも部分的に重なるように開孔されている。   In one aspect of the electro-optical device according to the aspect of the invention, the plurality of data lines have an overlapping portion that at least partially overlaps the transistor light-shielding portion when viewed in plan on the substrate, and the first contact The hole is opened so as to at least partially overlap the overlapping portion when viewed in plan on the substrate.

この態様によれば、複数のデータ線は、基板上で平面的に見て、トランジスタ遮光部分と少なくとも部分的に重なる重畳部分を有するように形成される。そして、画素電極と中継電極とを電気的に接続する第1コンタクトホールは、基板上で平面的に見て、上述した重畳部分と少なくとも部分的に重なるように開孔されている。よって、画素電極と中継電極とは、非開口領域において、確実に電気的に接続される。   According to this aspect, the plurality of data lines are formed so as to have an overlapping portion that at least partially overlaps the transistor light-shielding portion when viewed in plan on the substrate. The first contact hole that electrically connects the pixel electrode and the relay electrode is opened so as to at least partially overlap the above-described overlapping portion when viewed in plan on the substrate. Therefore, the pixel electrode and the relay electrode are reliably electrically connected in the non-opening region.

また、トランジスタと中継電極とを電気的に接続する第2コンタクトホールは、上述したように、トランジスタ遮光領域とは重ならない領域に形成されている。よって、データ線と第2コンタクトホールとが互いに電気的に接続されてしまう、或いは互いの距離が近接し過ぎてしまうことによって、装置に不具合が生じてしまうことを効果的に防止することができる。   Further, as described above, the second contact hole that electrically connects the transistor and the relay electrode is formed in a region that does not overlap the transistor light-shielding region. Therefore, it is possible to effectively prevent the device from being defective due to the data line and the second contact hole being electrically connected to each other or being too close to each other. .

本発明の電気光学装置の他の態様では、前記データ線と同層に、且つ前記データ線と電気的に接続されないように形成されると共に、前記トランジスタと電気的に接続された中継層を更に備え、前記第2のコンタクトホールは、前記中継電極と前記中継層とを電気的に接続することで、前記トランジスタと前記中継電極とを電気的に接続している。   In another aspect of the electro-optical device according to the aspect of the invention, a relay layer that is formed in the same layer as the data line and not electrically connected to the data line and electrically connected to the transistor is further provided. And the second contact hole electrically connects the relay electrode and the relay layer, thereby electrically connecting the transistor and the relay electrode.

この態様によれば、データ線と同層(即ち、同一の成膜工程によって形成される層)には、トランジスタと電気的に接続された中継層が備えられている。中継層とトランジスタとは、例えばトランジスタ遮光部分とは重ならない領域に開口されたコンタクトホール等によって電気的に接続されている。また、中継電極と中継層とは、第2コンタクトホールによって互いに電気的に接続されている。これにより、トランジスタと中継電極とが電気的に接続される。   According to this aspect, the relay layer electrically connected to the transistor is provided in the same layer as the data line (that is, a layer formed by the same film forming process). The relay layer and the transistor are electrically connected by, for example, a contact hole opened in a region that does not overlap with the transistor light-shielding portion. Further, the relay electrode and the relay layer are electrically connected to each other through the second contact hole. Thereby, the transistor and the relay electrode are electrically connected.

ここで中継層は、データ線と電気的に接続されないように形成されている。よって、データ線と、中継電極及びトランジスタ間を接続する部材が電気的に接続されてしまうことを防止できる。よって、装置に不具合が生じてしまうことを効果的に防止することができる。   Here, the relay layer is formed so as not to be electrically connected to the data line. Therefore, it is possible to prevent the data line from being electrically connected to the member connecting the relay electrode and the transistor. Therefore, it can prevent effectively that a malfunction will arise in an apparatus.

本発明の電気光学装置の他の態様では、前記中継電極は、透明電極である。   In another aspect of the electro-optical device of the present invention, the relay electrode is a transparent electrode.

この態様によれば、中継電極は、例えばITO等の透明な材料によって構成された透明電極である。よって、例えば中継電極が開口領域にまで延在するような場合であっても、開口率は変化しない。このため、中継電極は、他の配線や電極等を避けつつ好適に配置される。従って、装置構成のレイアウトの自由度を高めつつ、高い開口率を実現できる。   According to this aspect, the relay electrode is a transparent electrode made of a transparent material such as ITO. Therefore, for example, even when the relay electrode extends to the opening region, the aperture ratio does not change. For this reason, the relay electrode is suitably arranged while avoiding other wirings and electrodes. Therefore, a high aperture ratio can be realized while increasing the degree of freedom of the layout of the device configuration.

上述した中継電極が透明電極である態様では、前記中継電極は、前記基板上で平面的に見て、前記開口領域に少なくとも部分的に重なるように形成されており、前記第1コンタクトホールを介して電気的に接続された前記画素電極と蓄積容量を形成しているように構成してもよい。   In the aspect in which the relay electrode described above is a transparent electrode, the relay electrode is formed so as to at least partially overlap the opening region when viewed in plan on the substrate, and the relay electrode is interposed through the first contact hole. A storage capacitor may be formed with the pixel electrode electrically connected.

この場合には、透明電極である中継電極は、基板上で平面的に見て開口領域と少なくとも部分的に重なるように形成される。そして、中継電極と画素電極との間には、例えば誘電体膜が設けられ蓄積容量が形成される。   In this case, the relay electrode, which is a transparent electrode, is formed so as to at least partially overlap the opening region when viewed in plan on the substrate. For example, a dielectric film is provided between the relay electrode and the pixel electrode to form a storage capacitor.

中継電極と画素電極とによって蓄積容量を形成することで、表示特性を向上させることが可能となる。また、上述したように形成される蓄積容量は、例えば開口領域全体で形成されることも可能であるため、非開口領域において形成される蓄積容量と比較して、極めて大きな容量を保持可能とすることができる。よって、効果的に画質を向上させることが可能となる。   By forming a storage capacitor with the relay electrode and the pixel electrode, display characteristics can be improved. In addition, since the storage capacitor formed as described above can be formed, for example, in the entire open region, it can hold a very large capacity compared to the storage capacitor formed in the non-open region. be able to. Therefore, it is possible to effectively improve the image quality.

本発明の電気光学装置の他の態様では、前記中継電極は、前記第1コンタクトホールを介して電気的に接続された前記画素電極とは異なる他の画素電極に対して、所定距離の間隔を有するように形成されている。   In another aspect of the electro-optical device according to the aspect of the invention, the relay electrode may have a predetermined distance from another pixel electrode that is different from the pixel electrode electrically connected through the first contact hole. It is formed to have.

この態様によれば、中継電極と、該中継電極と第1コンタクトホールを介して電気的に接続される画素電極とは異なる他の画素電極とは、所定の間隔を有するように形成されている。即ち、中継電極と電気的に接続されるべきでない画素電極とは、所定距離の間隔を有するように形成される。尚、ここでの「所定距離」とは、容量カップリングを引き起こさない程度の距離を意味している。即ち、中継電極と他の画素電極とが所定距離の間隔を有することで、容量カップリングが発生してしまうことを防止している。容量カップリングを防止することで、装置における不具合を効果的に防止することが可能である。   According to this aspect, the relay electrode and the other pixel electrode different from the pixel electrode electrically connected to the relay electrode via the first contact hole are formed to have a predetermined interval. . That is, the pixel electrode that should not be electrically connected to the relay electrode is formed to have a predetermined distance. Here, the “predetermined distance” means a distance that does not cause capacitive coupling. That is, since the relay electrode and the other pixel electrode have a predetermined distance, it is possible to prevent capacitive coupling from occurring. By preventing capacitive coupling, it is possible to effectively prevent problems in the apparatus.

本発明の電気光学装置の他の態様では、前記トランジスタは、チャネル領域と、前記データ線に電気的に接続されたデータ線側ソースドレイン領域と、前記画素電極に電気的に接続された画素電極側ソースドレイン領域と、前記チャネル領域及び前記データ線側ソースドレイン領域間に形成された第1の接合領域と、前記チャネル領域及び前記画素電極側ソースドレイン領域間に形成された第2の接合領域を有する半導体層を有する。   In another aspect of the electro-optical device of the invention, the transistor includes a channel region, a data line side source / drain region electrically connected to the data line, and a pixel electrode electrically connected to the pixel electrode. Side source / drain region, a first junction region formed between the channel region and the data line side source / drain region, and a second junction region formed between the channel region and the pixel electrode side source / drain region. Having a semiconductor layer.

この態様によれば、トランジスタの半導体層において、第1の接合領域は、チャネル領域とデータ線側ソースドレイン領域との接合部に形成される領域であり、第2の接合領域は、チャネル領域と画素電極側ソースドレイン領域との接合部に形成される領域である。即ち、第1及び第2の接合領域は、例えば、トランジスタが例えばNPN型或いはPNP型トランジスタ(即ち、Nチャネル型或いはPチャネル型トランジスタ)として形成された場合におけるPN接合領域や、トランジスタがLDD構造を有する場合におけるLDD領域(即ち、例えばイオンプランテーション法等の不純物打ち込みによって半導体層に不純物を打ち込んでなる不純物領域)を意味する。   According to this aspect, in the semiconductor layer of the transistor, the first junction region is a region formed at the junction between the channel region and the data line side source / drain region, and the second junction region is the channel region. This is a region formed at the junction with the pixel electrode side source / drain region. That is, the first and second junction regions are, for example, a PN junction region when the transistor is formed as an NPN type or PNP type transistor (ie, an N channel type or P channel type transistor), or the transistor has an LDD structure. Means an LDD region (that is, an impurity region formed by implanting impurities into the semiconductor layer by implanting impurities such as an ion plantation method).

ここで、上述したトランジスタを構成する領域のうち、第1及び第2の接合領域は、光リーク電流が相対的に発生し易い傾向にある。本態様では、遮光部によって、半導体層の第1及び第2の接合領域に入射する光を遮光することが可能である。従って、効果的にトランジスタにおける光リーク電流の発生を低減することが可能となる。   Here, among the regions constituting the above-described transistor, the first and second junction regions tend to generate light leakage current relatively easily. In this aspect, the light incident on the first and second junction regions of the semiconductor layer can be shielded by the light shielding portion. Therefore, it is possible to effectively reduce the occurrence of light leakage current in the transistor.

上述したトランジスタが第1及び第2の接合領域を有する態様では、前記第1及び第2の接合領域は、LDD領域であるように構成してもよい。   In the aspect in which the above-described transistor has the first and second junction regions, the first and second junction regions may be configured as LDD regions.

この場合には、LDD構造を有するトランジスタについて、トランジスタの非動作時において、データ線側ソースドレイン領域及び画素電極側ソースドレイン領域に流れるオフ電流を低減し、且つトランジスタの動作時に流れるオン電流の低下を抑制できる。特に、チャネル領域及び画素電極側ソースドレイン領域間に形成された第2の接合領域は、光リーク電流が発生し易い。よって、第2の接合領域を遮光部によって遮光することで、効果的にオン電流の低下を抑制できる。   In this case, for a transistor having an LDD structure, when the transistor is not operating, the off-current that flows through the data line side source / drain region and the pixel electrode side source / drain region is reduced, and the on-current that flows when the transistor is operating is reduced. Can be suppressed. In particular, the second junction region formed between the channel region and the pixel electrode side source / drain region is liable to generate a light leakage current. Therefore, the second junction region is shielded from light by the light shielding portion, so that a decrease in on-current can be effectively suppressed.

本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置(但し、その各種態様も含む)を具備する。   In order to solve the above problems, an electronic apparatus according to the present invention includes the above-described electro-optical device according to the present invention (including various aspects thereof).

本発明の電子機器によれば、上述した本発明に係る電気光学装置を具備してなるので、高品質な表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置等も実現することも可能である。   According to the electronic apparatus of the present invention, since the electro-optical device according to the present invention described above is provided, a projection display device, a television, a mobile phone, an electronic notebook, and a word processor capable of performing high-quality display. Various electronic devices such as a viewfinder type or a monitor direct view type video tape recorder, a workstation, a videophone, a POS terminal, and a touch panel can be realized. Further, as the electronic apparatus of the present invention, for example, an electrophoretic device such as electronic paper can be realized.

本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。   The operation and other advantages of the present invention will become apparent from the best mode for carrying out the invention described below.

本実施形態に係る電気光学装置の全体構成を示す平面図である。1 is a plan view illustrating an overall configuration of an electro-optical device according to an embodiment. 図1のH−H´線断面図である。It is the HH 'sectional view taken on the line of FIG. 本実施形態に係る電気光学装置の画像表示領域を構成する各種素子、配線等の等価回路図である。FIG. 3 is an equivalent circuit diagram of various elements, wirings, and the like that form an image display area of the electro-optical device according to the embodiment. 第1実施形態に係る電気光学装置における相隣接する複数の画素部の平面図である。FIG. 3 is a plan view of a plurality of adjacent pixel units in the electro-optical device according to the first embodiment. 図4のA−A’線断面図である。FIG. 5 is a cross-sectional view taken along line A-A ′ of FIG. 4. 第2実施形態に係る電気光学装置における相隣接する複数の画素部の平面図である。FIG. 6 is a plan view of a plurality of adjacent pixel units in an electro-optical device according to a second embodiment. 図6のB−B’線断面図である。FIG. 7 is a sectional view taken along line B-B ′ of FIG. 6. 第2実施形態に係る電気光学装置の変形例を示す平面図である。FIG. 10 is a plan view illustrating a modification of the electro-optical device according to the second embodiment. 電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。It is a top view which shows the structure of the projector which is an example of the electronic device to which the electro-optical apparatus is applied.

以下では、本発明の実施形態について図を参照しつつ説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

<電気光学装置>
本実施形態に係る電気光学装置について、図1から図8を参照して説明する。尚、以下の実施形態では、本発明の電気光学装置の一例である駆動回路内蔵型のTFTアクティブマトリクス駆動方式の液晶装置を例にとる。
<Electro-optical device>
The electro-optical device according to this embodiment will be described with reference to FIGS. In the following embodiments, a TFT active matrix driving type liquid crystal device with a built-in driving circuit, which is an example of the electro-optical device of the present invention, is taken as an example.

<第1実施形態>
先ず、本実施形態に係る電気光学装置の全体構成について、図1及び図2を参照して説明する。ここに図1は、本実施形態に係る電気光学装置の全体構成を示す平面図であり、図2は、図1のH−H´線断面図である。
<First Embodiment>
First, the overall configuration of the electro-optical device according to the present embodiment will be described with reference to FIGS. 1 and 2. FIG. 1 is a plan view showing the overall configuration of the electro-optical device according to this embodiment, and FIG. 2 is a cross-sectional view taken along the line HH ′ of FIG.

図1及び図2において、本実施形態に係る電気光学装置では、TFTアレイ基板10と対向基板20とが対向配置されている。TFTアレイ基板10は、例えば石英基板、ガラス基板等の透明基板や、シリコン基板等である。対向基板20は、例えば石英基板、ガラス基板等の透明基板である。TFTアレイ基板10と対向基板20との間には、液晶層50が封入されている。液晶層50は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で所定の配向状態をとる。TFTアレイ基板10と対向基板20とは、複数の画素電極が設けられた画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。   1 and 2, in the electro-optical device according to the present embodiment, a TFT array substrate 10 and a counter substrate 20 are disposed to face each other. The TFT array substrate 10 is, for example, a transparent substrate such as a quartz substrate or a glass substrate, a silicon substrate, or the like. The counter substrate 20 is a transparent substrate such as a quartz substrate or a glass substrate. A liquid crystal layer 50 is sealed between the TFT array substrate 10 and the counter substrate 20. The liquid crystal layer 50 is made of, for example, a liquid crystal in which one or several types of nematic liquid crystals are mixed, and takes a predetermined alignment state between the pair of alignment films. The TFT array substrate 10 and the counter substrate 20 are bonded to each other by a sealing material 52 provided in a sealing region located around the image display region 10a provided with a plurality of pixel electrodes.

シール材52は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてTFTアレイ基板10上に塗布された後、紫外線照射、加熱等により硬化させられたものである。シール材52中には、TFTアレイ基板10と対向基板20との間隔(即ち、基板間ギャップ)を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。尚、ギャップ材を、シール材52に混入されるものに加えて若しくは代えて、画像表示領域10a又は画像表示領域10aの周辺に位置する周辺領域に、配置するようにしてもよい。   The sealing material 52 is made of, for example, an ultraviolet curable resin, a thermosetting resin, or the like for bonding the two substrates, and is applied on the TFT array substrate 10 in the manufacturing process and then cured by ultraviolet irradiation, heating, or the like. It is. In the sealing material 52, a gap material such as glass fiber or glass bead is dispersed for setting the distance between the TFT array substrate 10 and the counter substrate 20 (that is, the inter-substrate gap) to a predetermined value. Note that the gap material may be arranged in the image display region 10a or a peripheral region located around the image display region 10a in addition to or instead of the material mixed in the seal material 52.

シール材52が配置されたシール領域の内側に並行して、画像表示領域10aの額縁領域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。尚、このような額縁遮光膜53の一部又は全部は、TFTアレイ基板10側に内蔵遮光膜として設けられてもよい。   A light-shielding frame light-shielding film 53 that defines the frame area of the image display area 10a is provided on the counter substrate 20 side in parallel with the inside of the seal area where the sealing material 52 is disposed. A part or all of the frame light shielding film 53 may be provided as a built-in light shielding film on the TFT array substrate 10 side.

周辺領域のうち、シール材52が配置されたシール領域の外側に位置する領域には、データ線駆動回路101及び外部回路接続端子102がTFTアレイ基板10の一辺に沿って設けられている。走査線駆動回路104は、この一辺に隣接する2辺に沿い、且つ、額縁遮光膜53に覆われるようにして設けられている。更に、このように画像表示領域10aの両側に設けられた二つの走査線駆動回路104間をつなぐため、TFTアレイ基板10の残る一辺に沿い、且つ、額縁遮光膜53に覆われるようにして複数の配線105が設けられている。   A data line driving circuit 101 and an external circuit connection terminal 102 are provided along one side of the TFT array substrate 10 in a region located outside the sealing region in which the sealing material 52 is disposed in the peripheral region. The scanning line driving circuit 104 is provided along two sides adjacent to the one side so as to be covered with the frame light shielding film 53. Further, in order to connect the two scanning line driving circuits 104 provided on both sides of the image display region 10 a in this way, a plurality of the pixel lines are covered along the remaining side of the TFT array substrate 10 and covered with the frame light shielding film 53. Wiring 105 is provided.

TFTアレイ基板10上には、対向基板20の4つのコーナー部に対向する領域に、両基板間を上下導通材107で接続するための上下導通端子106が配置されている。これらにより、TFTアレイ基板10と対向基板20との間で電気的な導通をとることができる。   On the TFT array substrate 10, vertical conduction terminals 106 for connecting the two substrates with the vertical conduction material 107 are arranged in regions facing the four corner portions of the counter substrate 20. Thus, electrical conduction can be established between the TFT array substrate 10 and the counter substrate 20.

図2において、TFTアレイ基板10上には、駆動素子である画素スイッチング用のTFTや走査線、データ線等の配線が作り込まれた積層構造が形成される。この積層構造の詳細な構成については図2では図示を省略してあるが、この積層構造の上に、ITO等の透明材料からなる画素電極9aが、画素毎に所定のパターンで島状に形成されている。   In FIG. 2, on the TFT array substrate 10, a laminated structure in which pixel switching TFTs as drive elements, wiring lines such as scanning lines and data lines are formed is formed. Although the detailed structure of this laminated structure is not shown in FIG. 2, pixel electrodes 9a made of a transparent material such as ITO are formed in an island shape in a predetermined pattern for each pixel on the laminated structure. Has been.

画素電極9aは、対向電極21に対向するように、TFTアレイ基板10上の画像表示領域10aに形成されている。TFTアレイ基板10における液晶層50の面する側の表面、即ち画素電極9a上には、配向膜16が画素電極9aを覆うように形成されている。   The pixel electrode 9 a is formed in the image display area 10 a on the TFT array substrate 10 so as to face the counter electrode 21. On the surface of the TFT array substrate 10 facing the liquid crystal layer 50, that is, on the pixel electrode 9a, an alignment film 16 is formed so as to cover the pixel electrode 9a.

対向基板20におけるTFTアレイ基板10との対向面上に、遮光膜23が形成されている。遮光膜23は、例えば対向基板20における対向面上に平面的に見て、格子状に形成されている。対向基板20において、遮光膜23によって非開口領域が規定され、遮光膜23によって区切られた領域が、例えばプロジェクタ用のランプや直視用のバックライトから出射された光を透過させる開口領域となる。尚、遮光膜23をストライプ状に形成し、該遮光膜23と、TFTアレイ基板10側に設けられたデータ線等の各種構成要素とによって、非開口領域を規定するようにしてもよい。   A light shielding film 23 is formed on the surface of the counter substrate 20 facing the TFT array substrate 10. For example, the light shielding film 23 is formed in a lattice shape when viewed in plan on the facing surface of the facing substrate 20. In the counter substrate 20, a non-opening area is defined by the light shielding film 23, and an area partitioned by the light shielding film 23 is an opening area that transmits light emitted from, for example, a projector lamp or a direct viewing backlight. The light shielding film 23 may be formed in a stripe shape, and the non-opening region may be defined by the light shielding film 23 and various components such as data lines provided on the TFT array substrate 10 side.

遮光膜23上には、ITO等の透明材料からなる対向電極21が複数の画素電極9aと対向するように形成されている。また遮光膜23上には、画像表示領域10aにおいてカラー表示を行うために、開口領域及び非開口領域の一部を含む領域に、図2には図示しないカラーフィルタが形成されるようにしてもよい。対向基板20の対向面上における、対向電極21上には、配向膜22が形成されている。   On the light shielding film 23, a counter electrode 21 made of a transparent material such as ITO is formed so as to face the plurality of pixel electrodes 9a. Further, in order to perform color display in the image display region 10a, a color filter (not shown in FIG. 2) may be formed on the light shielding film 23 in a region including a part of the opening region and the non-opening region. Good. An alignment film 22 is formed on the counter electrode 21 on the counter surface of the counter substrate 20.

尚、図1及び図2に示したTFTアレイ基板10上には、これらのデータ線駆動回路101、走査線駆動回路104等の駆動回路に加えて、画像信号線上の画像信号をサンプリングしてデータ線に供給するサンプリング回路、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。   1 and 2, on the TFT array substrate 10, in addition to the drive circuits such as the data line drive circuit 101 and the scanning line drive circuit 104, the image signal on the image signal line is sampled to obtain data. Sampling circuit that supplies lines, precharge circuit that supplies pre-charge signals of a predetermined voltage level to multiple data lines in advance of image signals, inspection of quality, defects, etc. of the electro-optical device during production or shipment An inspection circuit or the like may be formed.

次に、本実施形態に係る電気光学装置の画素部の電気的な構成について、図3を参照して説明する。ここに図3は、本実施形態に係る電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。   Next, an electrical configuration of the pixel portion of the electro-optical device according to the present embodiment will be described with reference to FIG. FIG. 3 is an equivalent circuit diagram of various elements, wirings, and the like in a plurality of pixels formed in a matrix forming the image display area of the electro-optical device according to this embodiment.

図3において、画像表示領域10aを構成するマトリクス状に形成された複数の画素の各々には、画素電極9a及び本発明の「トランジスタ」の一例であるTFT30が形成されている。TFT30は、画素電極9aに電気的に接続されており、本実施形態に係る電気光学装置の動作時に画素電極9aをスイッチング制御する。画像信号が供給されるデータ線6aは、TFT30のソースに電気的に接続されている。データ線6aに書き込む画像信号S1、S2、・・・、Snは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線6a同士に対して、グループ毎に供給するようにしてもよい。   In FIG. 3, a pixel electrode 9 a and a TFT 30 which is an example of the “transistor” of the present invention are formed in each of a plurality of pixels formed in a matrix form constituting the image display region 10 a. The TFT 30 is electrically connected to the pixel electrode 9a, and performs switching control of the pixel electrode 9a during the operation of the electro-optical device according to the present embodiment. The data line 6a to which the image signal is supplied is electrically connected to the source of the TFT 30. The image signals S1, S2,..., Sn to be written to the data lines 6a may be supplied line-sequentially in this order, or may be supplied for each group to a plurality of adjacent data lines 6a. May be.

TFT30のゲートには、走査線11aが電気的に接続されており、本実施形態に係る電気光学装置は、所定のタイミングで、走査線11aにパルス的に走査信号G1、G2、・・・、Gmを、この順に線順次で印加するように構成されている。画素電極9aは、TFT30のドレインに電気的に接続されており、スイッチング素子であるTFT30を一定期間だけそのスイッチを閉じることにより、データ線6aから供給される画像信号S1、S2、・・・、Snが所定のタイミングで書き込まれる。画素電極9aを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号S1、S2、・・・、Snは、対向基板に形成された対向電極との間で一定期間保持される。   The scanning line 11a is electrically connected to the gate of the TFT 30, and the electro-optical device according to the present embodiment pulses the scanning signals G1, G2,... To the scanning line 11a at a predetermined timing. Gm is applied in this order in a line sequential manner. The pixel electrode 9a is electrically connected to the drain of the TFT 30, and the image signal S1, S2,... Supplied from the data line 6a is closed by closing the switch of the TFT 30 serving as a switching element for a certain period. Sn is written at a predetermined timing. A predetermined level of image signals S1, S2,..., Sn written in the liquid crystal as an example of the electro-optical material via the pixel electrode 9a is held for a certain period with the counter electrode formed on the counter substrate. The

液晶層50(図2参照)を構成する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストをもつ光が出射される。   The liquid crystal constituting the liquid crystal layer 50 (see FIG. 2) modulates light and enables gradation display by changing the orientation and order of the molecular assembly depending on the applied voltage level. In the normally white mode, the transmittance for incident light is reduced according to the voltage applied in units of each pixel, and in the normally black mode, the light is incident according to the voltage applied in units of each pixel. The transmittance for light is increased, and light having a contrast corresponding to an image signal is emitted from the electro-optical device as a whole.

ここで保持された画像信号がリークすることを防ぐために、画素電極9aと対向電極21(図2参照)との間に形成される液晶容量と並列に蓄積容量70が付加されている。蓄積容量70は、画像信号の供給に応じて各画素電極9aの電位を一時的に保持する保持容量として機能する容量素子である。蓄積容量70の一方の電極は、画素電極9aと並列してTFT30のドレインに電気的に接続され、他方の電極は、定電位となるように、電位固定の容量線300に電気的に接続されている。蓄積容量70によれば、画素電極9aにおける電位保持特性が向上し、コントラスト向上やフリッカの低減といった表示特性の向上が可能となる。   In order to prevent the image signal held here from leaking, a storage capacitor 70 is added in parallel with the liquid crystal capacitor formed between the pixel electrode 9a and the counter electrode 21 (see FIG. 2). The storage capacitor 70 is a capacitive element that functions as a storage capacitor that temporarily holds the potential of each pixel electrode 9a in response to supply of an image signal. One electrode of the storage capacitor 70 is electrically connected to the drain of the TFT 30 in parallel with the pixel electrode 9a, and the other electrode is electrically connected to the capacitor line 300 having a fixed potential so as to have a constant potential. ing. According to the storage capacitor 70, the potential holding characteristic in the pixel electrode 9a is improved, and display characteristics such as contrast improvement and flicker reduction can be improved.

次に、上述の動作を実現する画素部の具体的な構成について、図4及び図5を参照して説明する。ここに図4は、第1実施形態に係る電気光学装置における相隣接する複数の画素部の平面図であり、図5は、図4のA−A’線断面図である。尚、図4及び図5では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。この点については、後の図6以降についても同様である。また、図4及び図5では、電気光学装置のTFTアレイ基板10側における画素の主要な構成のみについて示してあり、以下ではこの構成について特に詳細に説明する。図4では、説明の便宜上、画素毎に設けられるトランジスタを1つのみ示し、他のトランジスタを省略すると共に、図3で示したデータ線に交差するように形成される走査線を省略して図示している。   Next, a specific configuration of the pixel portion that realizes the above-described operation will be described with reference to FIGS. FIG. 4 is a plan view of a plurality of adjacent pixel portions in the electro-optical device according to the first embodiment, and FIG. 5 is a cross-sectional view taken along the line A-A ′ of FIG. 4. In FIGS. 4 and 5, the scale of each layer / member is different for each layer / member to have a size that can be recognized on the drawing. This also applies to the subsequent FIG. 6 and subsequent figures. 4 and 5 show only the main configuration of the pixel on the TFT array substrate 10 side of the electro-optical device, and this configuration will be described in detail below. In FIG. 4, for convenience of explanation, only one transistor is provided for each pixel, the other transistors are omitted, and a scanning line formed so as to intersect the data line shown in FIG. 3 is omitted. Show.

図4或いは図3に示すように、TFTアレイ基板10上の画像表示領域10aは、画素電極9aが夫々設けられた複数の画素によって構成されている。   As shown in FIG. 4 or FIG. 3, the image display area 10a on the TFT array substrate 10 is composed of a plurality of pixels each provided with a pixel electrode 9a.

画素電極9aは、TFTアレイ基板10上に、マトリクス状に複数設けられている。画素電極9aの縦横の境界にそれぞれ沿ってデータ線6a及び走査線11aが設けられている。走査線11aは、図3又は図4中X方向に沿って延びており、データ線6aは、走査線11aと交差するように、同図中Y方向に沿って延びている。走査線11a及びデータ線6aが互いに交差する個所の各々には画素スイッチング用のTFT30が設けられている。   A plurality of pixel electrodes 9 a are provided in a matrix on the TFT array substrate 10. Data lines 6a and scanning lines 11a are provided along the vertical and horizontal boundaries of the pixel electrode 9a. The scanning line 11a extends along the X direction in FIG. 3 or FIG. 4, and the data line 6a extends along the Y direction in the drawing so as to intersect the scanning line 11a. A pixel switching TFT 30 is provided at each of the points where the scanning line 11a and the data line 6a intersect each other.

データ線6a、走査線11a、蓄積容量70、TFT30、中継層90及び中継電極95は、TFTアレイ基板10上で平面的に見て、画素電極9aが配置される各画素の開口領域を規定する非開口領域内に配置されている。   The data line 6a, the scanning line 11a, the storage capacitor 70, the TFT 30, the relay layer 90, and the relay electrode 95 define an opening area of each pixel in which the pixel electrode 9a is disposed when viewed in plan on the TFT array substrate 10. It arrange | positions in a non-opening area | region.

図4及び図5において、TFT30は、半導体層1aと、走査線11aと電気的に接続されたゲート電極3aとを備えている。   4 and 5, the TFT 30 includes a semiconductor layer 1a and a gate electrode 3a electrically connected to the scanning line 11a.

半導体層1aは、例えばポリシリコンからなり、図4中Y方向に沿ったチャネル長を有するチャネル領域1a´、データ線側LDD領域1b及び画素電極側LDD領域1c、並びにデータ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eからなる。即ち、TFT30はLDD構造を有している。尚、データ線側LDD領域1bは、本発明に係る「第1の接合領域」の一例であり、画素電極側LDD領域1cは、本発明に係る「第2の接合領域」の一例である。   The semiconductor layer 1a is made of, for example, polysilicon, and has a channel region 1a ′ having a channel length along the Y direction in FIG. 4, a data line side LDD region 1b, a pixel electrode side LDD region 1c, and a data line side source / drain region 1d. And the pixel electrode side source / drain region 1e. That is, the TFT 30 has an LDD structure. The data line side LDD region 1b is an example of the “first junction region” according to the present invention, and the pixel electrode side LDD region 1c is an example of the “second junction region” according to the present invention.

図4に示すように、データ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eは、チャネル領域1a´を基準として、Y方向に沿ってほぼミラー対称に形成されている。データ線側LDD領域1bは、チャネル領域1a´及びデータ線側ソースドレイン領域1d間に形成されている。画素電極側LDD領域1cは、チャネル領域1a´及び画素電極側ソースドレイン領域1e間に形成されている。データ線側LDD領域1b、画素電極側LDD領域1c、データ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eは、例えばイオンプランテーション法等の不純物打ち込みによって半導体層1aに不純物を打ち込んでなる不純物領域である。データ線側LDD領域1b及び画素電極側LDD領域1cはそれぞれ、データ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eよりも不純物の少ない低濃度な不純物領域として形成される。このような不純物領域によれば、TFT30の非動作時において、ソース領域及びドレイン領域に流れるオフ電流を低減し、且つTFT30の動作時に流れるオン電流の低下を抑制できる。尚、TFT30は、LDD構造を有することが好ましいが、データ線側LDD領域1b、画素電極側LDD領域1cに不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極をマスクとして不純物を高濃度に打ち込んでデータ線側ソースドレイン領域及び画素電極側ソースドレイン領域を形成する自己整合型であってもよい。   As shown in FIG. 4, the data line side source / drain region 1d and the pixel electrode side source / drain region 1e are formed substantially in mirror symmetry along the Y direction with respect to the channel region 1a ′. The data line side LDD region 1b is formed between the channel region 1a 'and the data line side source / drain region 1d. The pixel electrode side LDD region 1c is formed between the channel region 1a 'and the pixel electrode side source / drain region 1e. The data line side LDD region 1b, the pixel electrode side LDD region 1c, the data line side source / drain region 1d, and the pixel electrode side source / drain region 1e are impurities formed by implanting impurities into the semiconductor layer 1a by, for example, ion implantation. It is an area. The data line side LDD region 1b and the pixel electrode side LDD region 1c are formed as low concentration impurity regions with less impurities than the data line side source / drain region 1d and the pixel electrode side source / drain region 1e, respectively. According to such an impurity region, when the TFT 30 is not operating, it is possible to reduce the off current flowing in the source region and the drain region, and to suppress the decrease in the on current flowing when the TFT 30 is operating. The TFT 30 preferably has an LDD structure. However, the TFT 30 may have an offset structure in which no impurity implantation is performed in the data line side LDD region 1b and the pixel electrode side LDD region 1c. A self-alignment type in which the data line side source / drain region and the pixel electrode side source / drain region are formed by implanting the concentration may be used.

図4及び図5において、TFT30のゲート電極3aは、走査線11aの一部として形成されており、例えば導電性ポリシリコンから形成されている。ゲート電極3a及び半導体層1a間は、ゲート絶縁膜2によって電気的に絶縁されている。またゲート電極3aは、図示しないコンタクトホール等によって走査線11aと電気的に接続されている。   4 and 5, the gate electrode 3a of the TFT 30 is formed as a part of the scanning line 11a, and is formed of, for example, conductive polysilicon. The gate electrode 3a and the semiconductor layer 1a are electrically insulated by the gate insulating film 2. The gate electrode 3a is electrically connected to the scanning line 11a through a contact hole (not shown).

走査線11aは、TFTアレイ基板10上において、TFT30より下層側に下地絶縁膜12を介して形成されている。走査線11aは、TFTアレイ基板10側から装置内に入射する戻り光からTFT30のチャネル領域1a´及びその周辺を遮光する。即ち、走査線11aは、下側遮光膜としても機能する。走査線11aは、例えば、チタン(Ti)、クロム(Cr)、タングステン(W)、タンタル(Ta)、モリブデン(Mo)、パラジウム(Pd)等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等からなる。   The scanning line 11 a is formed on the TFT array substrate 10 on the lower layer side of the TFT 30 via the base insulating film 12. The scanning line 11 a shields the channel region 1 a ′ of the TFT 30 and its periphery from the return light that enters the device from the TFT array substrate 10 side. That is, the scanning line 11a also functions as a lower light shielding film. The scanning line 11a includes at least one of refractory metals such as titanium (Ti), chromium (Cr), tungsten (W), tantalum (Ta), molybdenum (Mo), palladium (Pd), for example. It consists of a single metal, an alloy, a metal silicide, a polysilicide, or a laminate of these.

下地絶縁膜12は、走査線11aからTFT30を層間絶縁する機能の他、TFTアレイ基板10の全面に形成されることにより、TFTアレイ基板10の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用TFT30の特性の劣化を防止する機能を有する。   In addition to the function of interlayer insulating the TFT 30 from the scanning line 11a, the base insulating film 12 is formed on the entire surface of the TFT array substrate 10 so that the surface of the TFT array substrate 10 is roughened during polishing, dirt remaining after cleaning, etc. Thus, the pixel switching TFT 30 has a function of preventing deterioration of characteristics.

図5において、TFTアレイ基板10上のTFT30よりも層間絶縁膜41を介して上層側には、蓄積容量70が設けられている。蓄積容量70は、TFTアレイ基板10上において下層側から順次積層された下部容量電極71及び上部容量電極300が誘電体膜75を介して対向配置されることにより形成されている。   In FIG. 5, a storage capacitor 70 is provided on the upper layer side of the TFT 30 on the TFT array substrate 10 via the interlayer insulating film 41. The storage capacitor 70 is formed by disposing a lower capacitor electrode 71 and an upper capacitor electrode 300 sequentially stacked from the lower layer side on the TFT array substrate 10 with a dielectric film 75 therebetween.

下部容量電極71は、TFT30の画素電極側ソースドレイン領域1e及び中継層90に電気的に接続された画素電位側容量電極である。より具体的には、下部容量電極71は、コンタクトホール84を介して中継層90に電気的に接続されると共に、画素電極側ソースドレイン領域1eにコンタクトホール83を介して電気的に接続されており、画素電極側ソースドレイン領域1e及び中継層90間の電気的な接続を中継する。   The lower capacitor electrode 71 is a pixel potential side capacitor electrode that is electrically connected to the pixel electrode side source / drain region 1 e of the TFT 30 and the relay layer 90. More specifically, the lower capacitor electrode 71 is electrically connected to the relay layer 90 via the contact hole 84 and electrically connected to the pixel electrode side source / drain region 1e via the contact hole 83. The electrical connection between the pixel electrode side source / drain region 1e and the relay layer 90 is relayed.

下部容量電極71は、例えば金属又は合金を含んでTFT30の上側に設けられた非透明な金属膜である。下部容量電極71は、後述するようにTFT30を遮光する上側遮光膜(或いは、内蔵遮光膜)としても機能する。下部容量電極71は、Al(アルミニウム)、Ag(銀)等の金属を含んで形成されている。   The lower capacitor electrode 71 is a non-transparent metal film that includes, for example, a metal or an alloy and is provided on the upper side of the TFT 30. The lower capacitor electrode 71 also functions as an upper light shielding film (or a built-in light shielding film) that shields the TFT 30 as described later. The lower capacitor electrode 71 is formed to contain a metal such as Al (aluminum) or Ag (silver).

尚、下部容量電極71は、例えば、Ti(チタン)、Cr(クロム)、W(タングステン)、Ta(タンタル)、Mo(モリブデン)、Pd(パラジウム)等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したものから構成されていてもよい。この場合には、下部容量電極71の上側遮光膜としての機能を一層高めることができる。   The lower capacitor electrode 71 is at least one of refractory metals such as Ti (titanium), Cr (chromium), W (tungsten), Ta (tantalum), Mo (molybdenum), and Pd (palladium). It may be composed of a simple metal, an alloy, a metal silicide, a polysilicide, or a laminate of these. In this case, the function of the lower capacitor electrode 71 as the upper light shielding film can be further enhanced.

上部容量電極300は、その構成について詳細な図示を省略するが、TFTアレイ基板10上において、画素電極9aが配置された画像表示領域10a(図1参照)からその周囲に延設されている。上部容量電極300は、定電位源と電気的に接続され、固定電位に維持された固定電位側容量電極である。   Although the detailed illustration of the structure of the upper capacitor electrode 300 is omitted, on the TFT array substrate 10, the upper capacitor electrode 300 extends from the image display region 10a (see FIG. 1) where the pixel electrode 9a is disposed to the periphery thereof. The upper capacitor electrode 300 is a fixed potential side capacitor electrode that is electrically connected to a constant potential source and maintained at a fixed potential.

上部容量電極300も、下部容量電極71と同様に非透明な金属膜である。従って、蓄積容量70は、金属膜−誘電体膜(絶縁膜)−金属膜の3層構造を有する、所謂MIM構造を有している。よって、このような蓄積容量70の構成によれば、一対の上部及び下部容量電極300及び71に供給される各種信号に応じて当該一対の容量電極で消費される消費電力を低減できる。加えて、一対の容量電極のいずれか一方を半導体層により形成する場合と比べて、この一方の電極における導電率を高め、蓄積容量70の保持容量としての機能をより向上させて、高速動作が可能となる。   Similar to the lower capacitor electrode 71, the upper capacitor electrode 300 is also a non-transparent metal film. Therefore, the storage capacitor 70 has a so-called MIM structure having a three-layer structure of metal film-dielectric film (insulating film) -metal film. Therefore, according to such a configuration of the storage capacitor 70, the power consumption consumed by the pair of capacitor electrodes can be reduced according to various signals supplied to the pair of upper and lower capacitor electrodes 300 and 71. In addition, compared with the case where one of the pair of capacitor electrodes is formed of a semiconductor layer, the conductivity of the one electrode is increased, the function as the storage capacitor of the storage capacitor 70 is further improved, and high-speed operation is achieved. It becomes possible.

誘電体膜75aは、例えばHTO(High Temperature Oxide)膜、LTO(Low Temperature Oxide)膜等の酸化シリコン膜、或いは窒化シリコン膜等から構成された単層構造、或いは多層構造を有している。   The dielectric film 75a has a single layer structure or a multilayer structure composed of a silicon oxide film such as an HTO (High Temperature Oxide) film, an LTO (Low Temperature Oxide) film, or a silicon nitride film.

本実施形態では、TFTアレイ基板10側の走査線11aやデータ線6a、蓄積容量70、走査線11aの各種構成要素が遮光性を有する導電膜により形成されることにより、図2を参照して説明した対向基板20側の遮光膜23に加えて、これらTFTアレイ基板10側の各種構成要素によって、各画素において非開口領域が規定される。特に、蓄積容量70の上部及び下部容量電極300及び71は夫々、上述したように金属膜により形成されることにより遮光性を有し、これらによって各画素で非開口領域が部分的に規定される。本実施形態では、このように蓄積容量70を本発明に係る「遮光部」の一例として機能させることにより、各画素を構成する各種構成要素の配置に係る構成をより簡略化することができる。   In this embodiment, the scanning line 11a and data line 6a on the TFT array substrate 10 side, the storage capacitor 70, and the various constituent elements of the scanning line 11a are formed of a light-shielding conductive film, so that FIG. 2 is referred to. In addition to the light shielding film 23 on the counter substrate 20 side described above, a non-opening region is defined in each pixel by various components on the TFT array substrate 10 side. In particular, the upper and lower capacitor electrodes 300 and 71 of the storage capacitor 70 are each made of a metal film as described above to have a light-shielding property, and thereby a non-opening region is partially defined in each pixel. . In the present embodiment, by making the storage capacitor 70 function as an example of the “light-shielding portion” according to the present invention, the configuration relating to the arrangement of various components constituting each pixel can be further simplified.

また、蓄積容量70の下部容量電極71は、平面的に見て、TFTアレイ基板10上で、TFT30の半導体層1aより上層側で、半導体層1aの少なくとも一部とY方向に沿って重なるように配置される部分を有している。より具体的には、平面的に見て、データ線側ソースドレイン領域1dの一部と、図6中Y方向に沿って、該一部からそれよりも同図中下側に配置された、データ線側LDD領域1b、チャネル領域1a’、画素電極側LDD領域1c、及び画素電極側ソースドレイン領域1eを含む半導体層1aの一部に対して重なるように配置される。よって、本実施形態では、TFTアレイ基板10上において、各画素で、半導体層1aの一部に入射する光を下部容量電極71によって遮光することにより、半導体層1aに入射される光の量を低減することが可能となる。これにより、TFT30の半導体層1aにおいて、光リーク電流の発生を低減することができる。   In addition, the lower capacitor electrode 71 of the storage capacitor 70 overlaps at least a part of the semiconductor layer 1a along the Y direction on the TFT array substrate 10 on the upper side of the semiconductor layer 1a of the TFT 30 in plan view. It has a part arranged in. More specifically, as viewed in a plan view, a part of the data line side source / drain region 1d is disposed along the Y direction in FIG. 6 from the part to the lower side in FIG. The data line side LDD region 1b, the channel region 1a ′, the pixel electrode side LDD region 1c, and the pixel electrode side source / drain region 1e are arranged so as to overlap with a part of the semiconductor layer 1a. Therefore, in the present embodiment, on the TFT array substrate 10, in each pixel, the light incident on a part of the semiconductor layer 1a is shielded by the lower capacitor electrode 71, thereby reducing the amount of light incident on the semiconductor layer 1a. It becomes possible to reduce. Thereby, in the semiconductor layer 1a of the TFT 30, generation of light leakage current can be reduced.

ここで特に、本願発明者の研究によれば、TFT30の動作時に、画素電極側LDD領域1cでは、データ線側LDD領域1bに比べて光リーク電流が相対的に発生しやすい傾向にある。本実施形態に係る電気光学装置では、画素電極側LDD領域1cを、データ線6a及び走査線11aが交差する交差領域に配置すると共に、下部容量電極71によっても遮光を行っている。よって、半導体層1aの画素電極側LDD領域1cに入射しようとする光を効果的に遮光することができる。その結果、より効果的にTFT30における光リーク電流の発生を低減することが可能となる。   Here, in particular, according to the study of the present inventor, when the TFT 30 operates, the pixel electrode side LDD region 1c tends to generate a light leakage current relatively more easily than the data line side LDD region 1b. In the electro-optical device according to the present embodiment, the pixel electrode side LDD region 1c is arranged in an intersecting region where the data line 6a and the scanning line 11a intersect, and light is also shielded by the lower capacitor electrode 71. Therefore, it is possible to effectively shield light that is about to enter the pixel electrode side LDD region 1c of the semiconductor layer 1a. As a result, it is possible to more effectively reduce the occurrence of light leakage current in the TFT 30.

図4及び図5において、TFTアレイ基板10上の蓄積容量70よりも層間絶縁膜42を介して上層側には、データ線6a及び同一の導電膜からデータ線6aと同時にパターニングされて形成された中継層90が設けられている。   4 and 5, the data line 6a and the same conductive film are patterned and formed simultaneously with the data line 6a on the upper layer side of the storage capacitor 70 on the TFT array substrate 10 via the interlayer insulating film 42. A relay layer 90 is provided.

データ線6aは、半導体層1aのデータ線側ソースドレイン領域1dに、層間絶縁膜41及び42並びにゲート絶縁膜2を貫通するコンタクトホール81を介して電気的に接続されている。データ線6a及びコンタクトホール81内部は、例えば、Al−Si−Cu、Al−Cu等のAl(アルミニウム)含有材料、又はAl単体、若しくはAl層とTiN層等との多層膜からなる。尚、データ線6aは、TFT30を遮光する機能も有している。   The data line 6a is electrically connected to the data line side source / drain region 1d of the semiconductor layer 1a through a contact hole 81 penetrating the interlayer insulating films 41 and 42 and the gate insulating film 2. The data line 6a and the inside of the contact hole 81 are made of, for example, an Al (aluminum) -containing material such as Al—Si—Cu or Al—Cu, Al alone, or a multilayer film including an Al layer and a TiN layer. The data line 6a also has a function of shielding the TFT 30 from light.

TFTアレイ基板10上のデータ線6a及び中継層90よりも層間絶縁膜43を介して上層側には、中継電極95が設けられている。中継電極95は、例えばITO等によって構成されており、トランジスタ30と重なる領域から走査線11aが配置される方向に沿って延在している。中継電極95は、本発明の「第2コンタクトホール」の一例であるコンタクトホール85によって、中継層90と電気的に接続されている。   A relay electrode 95 is provided on the upper layer side of the data line 6 a on the TFT array substrate 10 and the relay layer 90 via the interlayer insulating film 43. The relay electrode 95 is made of, for example, ITO or the like, and extends from the region overlapping the transistor 30 along the direction in which the scanning line 11a is arranged. The relay electrode 95 is electrically connected to the relay layer 90 through a contact hole 85 which is an example of the “second contact hole” in the present invention.

画素電極9aは、中継電極95より層間絶縁膜44を介して上層側に形成されている。画素電極9aは、本発明の「第1コンタクトホール」の一例であるコンタクトホール86によって、中継電極95と電気的に接続されている。これにより、画素電極9aは、中継電極95、中継層90及び下部容量電極71を介して半導体層1aの画素電極側ソースドレイン領域1eに電気的に接続される。即ち、画素電極9a及びTFT30は電気的に接続される。尚、画素電極9aの上側表面には、ラビング処理等の所定の配向処理が施された配向膜(図示せず)が設けられている。   The pixel electrode 9 a is formed on the upper layer side through the interlayer insulating film 44 from the relay electrode 95. The pixel electrode 9a is electrically connected to the relay electrode 95 through a contact hole 86 which is an example of the “first contact hole” in the present invention. Thereby, the pixel electrode 9a is electrically connected to the pixel electrode side source / drain region 1e of the semiconductor layer 1a via the relay electrode 95, the relay layer 90, and the lower capacitor electrode 71. That is, the pixel electrode 9a and the TFT 30 are electrically connected. Note that an alignment film (not shown) subjected to a predetermined alignment process such as a rubbing process is provided on the upper surface of the pixel electrode 9a.

コンタクトホール86は、図4に示すように、遮光部としての下部容量電極71の中央部分に重なるように形成されている。よって、画素電極9aと中継電極95とを、TFT30に対する遮光領域(所謂、ピンポイント遮光領域)において電気的に接続することができる。また、上述したように、中継電極95と中継層90とは、TFT30から離れた位置(即ち、ピンポイント遮光領域に重ならない領域)において、コンタクトホール85を介して電気的に接続されている。   As shown in FIG. 4, the contact hole 86 is formed so as to overlap the central portion of the lower capacitor electrode 71 as a light shielding portion. Therefore, the pixel electrode 9a and the relay electrode 95 can be electrically connected in a light shielding region (so-called pinpoint light shielding region) with respect to the TFT 30. Further, as described above, the relay electrode 95 and the relay layer 90 are electrically connected via the contact hole 85 at a position away from the TFT 30 (that is, a region that does not overlap the pinpoint light shielding region).

ここで仮に、中継電極95及び中継層90が設けられていないとすると、画素電極9aは、ピンポイント遮光領域において、下部容量電極71と電気的に接続されることが要求される。よって、例えば画素電極9a及び下部容量電極71間に存在するデータ線6a等と接触しないように、データ線6aがコンタクトホールを避けるようにして配置されることが求められてしまう。これにより、下部容量電極71は、TFT30を遮光するという目的のみならず、上述した部材を配置するための領域を確保する目的で広さが決定される。即ち、遮光には必要とされない部分にまで非開口領域が拡大されてしまう。   Here, if the relay electrode 95 and the relay layer 90 are not provided, the pixel electrode 9a is required to be electrically connected to the lower capacitor electrode 71 in the pinpoint light shielding region. Therefore, for example, the data line 6a is required to be arranged so as to avoid the contact hole so as not to contact the data line 6a existing between the pixel electrode 9a and the lower capacitor electrode 71. Accordingly, the width of the lower capacitor electrode 71 is determined not only for the purpose of shielding the TFT 30 but also for the purpose of securing a region for arranging the above-described members. That is, the non-opening area is expanded to a part that is not required for light shielding.

しかるに本実施形態に係る電気光学装置では、上述したように、画素電極9aは、中継電極95及び中継層90を介して、下部容量電極71に電気的に接続される。よって、下部容量電極71の面積を必要以上に広くせずに、画素電極9aとTFT30とを電気的に接続することができる。従って、下部容量電極71と画素電極9aとが重なってしまう領域が増加して、開口率が低下してしまうことを防止することができる。   However, in the electro-optical device according to the present embodiment, as described above, the pixel electrode 9a is electrically connected to the lower capacitor electrode 71 via the relay electrode 95 and the relay layer 90. Therefore, the pixel electrode 9a and the TFT 30 can be electrically connected without increasing the area of the lower capacitor electrode 71 more than necessary. Accordingly, it is possible to prevent the area where the lower capacitor electrode 71 and the pixel electrode 9a overlap and increase the aperture ratio.

以上に説明した画素部の構成は、図4に示すように、各画素部に共通である。そして、TFTアレイ基板10上の画像表示領域10a(図1参照)には、かかる画素部が周期的に形成されていることになる。また、本実施形態に係る電気光学装置では、TFTアレイ基板10上の周辺領域に、図1及び図2を参照して説明したように、走査線駆動回路104及びデータ線駆動回路101等の駆動回路が形成されている。   The configuration of the pixel portion described above is common to each pixel portion as shown in FIG. In the image display region 10a (see FIG. 1) on the TFT array substrate 10, such pixel portions are periodically formed. In the electro-optical device according to the present embodiment, as described with reference to FIGS. 1 and 2, the scanning line driving circuit 104 and the data line driving circuit 101 are driven in the peripheral region on the TFT array substrate 10. A circuit is formed.

以上説明したように、第1実施形態に係る電気光学装置によれば、各画素で、光リーク電流の発生を防止しつつ開口領域のサイズをより大きく確保して開口率を向上させることが可能となり、その結果、高品質な表示を行うことができる。   As described above, according to the electro-optical device according to the first embodiment, it is possible to improve the aperture ratio by ensuring a larger size of the aperture region while preventing the occurrence of light leakage current in each pixel. As a result, high-quality display can be performed.

<第2実施形態>
次に、第2実施形態に係る電気光学装置について、図6から図8を参照して説明する。ここに図6は、第2実施形態に係る電気光学装置における相隣接する複数の画素部の平面図であり、図7は、図6のB−B’線断面図である。また図8は、第2実施形態に係る電気光学装置の変形例を示す平面図である。尚、第2実施形態は、上述の第1実施形態と比べて、トランジスタの構成が異なり、その他の構成については概ね同様である。このため第2実施形態では、第1実施形態と異なる部分について詳細に説明し、その他の重複する部分については適宜説明を省略する。また、図6から図8では、図4及び図5に示した第1実施形態に係る構成要素と同様の構成要素に同一の参照符合を付している。
Second Embodiment
Next, an electro-optical device according to a second embodiment will be described with reference to FIGS. FIG. 6 is a plan view of a plurality of adjacent pixel portions in the electro-optical device according to the second embodiment, and FIG. 7 is a cross-sectional view taken along the line BB ′ of FIG. FIG. 8 is a plan view showing a modification of the electro-optical device according to the second embodiment. The second embodiment is different from the first embodiment in the configuration of the transistors, and the other configurations are substantially the same. Therefore, in the second embodiment, portions different from the first embodiment will be described in detail, and descriptions of other overlapping portions will be omitted as appropriate. 6 to 8, the same reference numerals are assigned to the same components as the components according to the first embodiment shown in FIGS. 4 and 5.

図6及び図7において、第2実施形態に係る電気光学装置では、TFT30が走査線11aの延びる方向(即ち、図中のX方向)に延在するように設けられている。TFT30におけるゲート電極3aは、半導体層1aの脇に設けられたコンタクトホール82を介して、走査線11aと電気的に接続されている。コンタクトホール82は、半導体層1aに対して斜めに入射しようとする光を遮光するという機能も備えている。   6 and 7, in the electro-optical device according to the second embodiment, the TFT 30 is provided so as to extend in the direction in which the scanning line 11a extends (that is, the X direction in the drawing). The gate electrode 3a in the TFT 30 is electrically connected to the scanning line 11a through a contact hole 82 provided on the side of the semiconductor layer 1a. The contact hole 82 also has a function of shielding light that is about to enter the semiconductor layer 1a obliquely.

TFT30より層間絶縁膜41を介して上層側には、データ線6a及び中継層90が形成されている。データ線6aは、コンタクトホール81を介して、TFT30におけるデータ線側ソースドレイン領域1dと電気的に接続されている。また中継層90は、コンタクトホール83を介して、TFT30における画素電極側ソースドレイン領域1eと電気的に接続されている。   A data line 6 a and a relay layer 90 are formed on the upper layer side of the TFT 30 via the interlayer insulating film 41. The data line 6 a is electrically connected to the data line side source / drain region 1 d in the TFT 30 through the contact hole 81. The relay layer 90 is electrically connected to the pixel electrode side source / drain region 1 e of the TFT 30 through the contact hole 83.

データ線6a及び中継層90より層間絶縁膜42を介して上層側には、蓄積容量70が設けられている。蓄積容量70は、上述した第1実施形態と同様に、TFTアレイ基板10上において下層側から順次積層された下部容量電極71及び上部容量電極(容量線)300が誘電体膜75を介して対向配置されることにより形成されている。但し、容量線300は、図6に示すように、図中のY方向で、他の画素における容量線300と電気的に接続されている。これにより、例えば図4で示した第1実施形態に係る電気光学装置のように、コンタクトホール84を避けるために、容量線300が部分的に細く形成されてしまうことを防止することができる。よって、容量線300における抵抗値を十分に低下させることができ、装置の安定した動作を確保することが可能となる。   A storage capacitor 70 is provided above the data line 6 a and the relay layer 90 via the interlayer insulating film 42. As in the first embodiment described above, the storage capacitor 70 has a lower capacitor electrode 71 and an upper capacitor electrode (capacitor line) 300 sequentially stacked from the lower layer side on the TFT array substrate 10 with a dielectric film 75 therebetween. It is formed by arranging. However, as shown in FIG. 6, the capacitor line 300 is electrically connected to the capacitor line 300 in other pixels in the Y direction in the figure. Accordingly, it is possible to prevent the capacitor line 300 from being formed to be partially thin in order to avoid the contact hole 84 as in the electro-optical device according to the first embodiment illustrated in FIG. 4, for example. Therefore, the resistance value in the capacitor line 300 can be sufficiently reduced, and stable operation of the device can be ensured.

下部容量電極71は、本発明に係る「遮光部」としての機能も有しており、TFT30(特に、画素電極側LDD領域1c)に上層側から入射しようとする光を遮光する。これにより、半導体層1aに入射される光の量は低減され、TFT30の半導体層1aにおいて、光リーク電流の発生を低減することができる。   The lower capacitor electrode 71 also has a function as a “light-shielding part” according to the present invention, and shields light that is about to enter the TFT 30 (particularly, the pixel electrode-side LDD region 1c) from the upper layer side. As a result, the amount of light incident on the semiconductor layer 1a is reduced, and generation of light leakage current can be reduced in the semiconductor layer 1a of the TFT 30.

蓄積容量70より層間絶縁膜43を介して上層側には、中継電極95が設けられている。中継電極95は、コンタクトホール85を介して、下部容量電極71と電気的に接続されている。   A relay electrode 95 is provided on the upper layer side of the storage capacitor 70 via the interlayer insulating film 43. The relay electrode 95 is electrically connected to the lower capacitor electrode 71 through the contact hole 85.

中継電極95より層間絶縁膜44を介して上層側には、画素電極9aが設けられている。画素電極9aは、コンタクトホール86を介して、中継電極95と電気的に接続されている。   A pixel electrode 9 a is provided on the upper layer side through the interlayer insulating film 44 from the relay electrode 95. The pixel electrode 9 a is electrically connected to the relay electrode 95 through the contact hole 86.

コンタクトホール86は、図6に示すように、TFT30に対するピンポイント遮光領域に設けられている。また、コンタクトホール85は、TFT30から離れた位置(即ち、ピンポイント遮光領域に重ならない領域)に設けられている。よって、上述した第1実施形態と同様に、下部容量電極71の面積を必要以上に広くせずに、画素電極9aとTFT30とを電気的に接続することができる。従って、下部容量電極71と画素電極9aとが重なってしまう領域が増加して、開口率が低下してしまうことを防止することができる。   As shown in FIG. 6, the contact hole 86 is provided in a pinpoint light shielding region with respect to the TFT 30. The contact hole 85 is provided at a position away from the TFT 30 (that is, a region that does not overlap the pinpoint light shielding region). Therefore, similarly to the first embodiment described above, the pixel electrode 9a and the TFT 30 can be electrically connected without increasing the area of the lower capacitor electrode 71 more than necessary. Accordingly, it is possible to prevent the area where the lower capacitor electrode 71 and the pixel electrode 9a overlap and increase the aperture ratio.

図8において、中継電極95が、例えばITO等の透明な材料によって透明電極として形成されている場合には、画素電極9aと中継電極95とが、開口領域において互いに重なるように形成されてもよい。例えば、図に示すように、中継電極95を開口領域に迂回させるような形状とすれば、中継電極95と図の右下における画素電極9aとの互いの距離を、図6に示す場合と比べて大きくすることができる。これにより、中継電極95と該中継電極95に電気的に接続されるべきでない画素電極9aとの間に容量カップリングが発生してしまうことを防止することができる。よって、装置の動作をより安定させることが可能である。   In FIG. 8, when the relay electrode 95 is formed as a transparent electrode using a transparent material such as ITO, the pixel electrode 9a and the relay electrode 95 may be formed so as to overlap each other in the opening region. . For example, as shown in the figure, if the relay electrode 95 is configured to bypass the opening region, the distance between the relay electrode 95 and the pixel electrode 9a in the lower right of the figure is compared with the case shown in FIG. Can be enlarged. As a result, it is possible to prevent capacitive coupling from occurring between the relay electrode 95 and the pixel electrode 9a that should not be electrically connected to the relay electrode 95. Therefore, it is possible to stabilize the operation of the apparatus.

以上説明したように、第2実施形態に係る電気光学装置によれば、第1実施形態に係る電気光学装置と同様に、各画素で、光リーク電流の発生を防止しつつ開口領域のサイズをより大きく確保して開口率を向上させることが可能となり、その結果、高品質な表示を行うことができる。   As described above, according to the electro-optical device according to the second embodiment, similarly to the electro-optical device according to the first embodiment, the size of the opening region is reduced in each pixel while preventing the occurrence of light leakage current. It is possible to ensure a larger size and improve the aperture ratio, and as a result, high-quality display can be performed.

<電子機器>
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。ここに図9は、プロジェクタの構成例を示す平面図である。以下では、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。
<Electronic equipment>
Next, the case where the liquid crystal device which is the above-described electro-optical device is applied to various electronic devices will be described. FIG. 9 is a plan view showing a configuration example of the projector. Hereinafter, a projector using the liquid crystal device as a light valve will be described.

図9に示されるように、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106及び2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶パネル1110R、1110B及び1110Gに入射される。   As shown in FIG. 9, a projector 1100 includes a lamp unit 1102 made of a white light source such as a halogen lamp. The projection light emitted from the lamp unit 1102 is separated into three primary colors of RGB by four mirrors 1106 and two dichroic mirrors 1108 arranged in the light guide 1104, and serves as a light valve corresponding to each primary color. The light enters the liquid crystal panels 1110R, 1110B, and 1110G.

液晶パネル1110R、1110B及び1110Gの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるR、G、Bの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。このダイクロイックプリズム1112においては、R及びBの光が90度に屈折する一方、Gの光が直進する。従って、各色の画像が合成される結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されることとなる。   The configurations of the liquid crystal panels 1110R, 1110B, and 1110G are the same as those of the liquid crystal device described above, and are driven by R, G, and B primary color signals supplied from the image signal processing circuit. The light modulated by these liquid crystal panels enters the dichroic prism 1112 from three directions. In the dichroic prism 1112, R and B light is refracted at 90 degrees, while G light travels straight. Therefore, as a result of the synthesis of the images of the respective colors, a color image is projected onto the screen or the like via the projection lens 1114.

ここで、各液晶パネル1110R、1110B及び1110Gによる表示像について着目すると、液晶パネル1110Gによる表示像は、液晶パネル1110R、1110Bによる表示像に対して左右反転することが必要となる。   Here, paying attention to the display images by the liquid crystal panels 1110R, 1110B, and 1110G, the display image by the liquid crystal panel 1110G needs to be horizontally reversed with respect to the display images by the liquid crystal panels 1110R and 1110B.

尚、液晶パネル1110R、1110B及び1110Gには、ダイクロイックミラー1108によって、R、G、Bの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。   In addition, since light corresponding to each primary color of R, G, and B is incident on the liquid crystal panels 1110R, 1110B, and 1110G by the dichroic mirror 1108, it is not necessary to provide a color filter.

尚、図9を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。   In addition to the electronic device described with reference to FIG. 9, a mobile personal computer, a mobile phone, a liquid crystal television, a viewfinder type, a monitor direct view type video tape recorder, a car navigation device, a pager, an electronic device Examples include a notebook, a calculator, a word processor, a workstation, a videophone, a POS terminal, and a device equipped with a touch panel. Needless to say, the present invention can be applied to these various electronic devices.

また、本発明は上述の各実施形態で説明した液晶装置以外にも反射型液晶装置(LCOS)、プラズマディスプレイ(PDP)、電界放出型ディスプレイ(FED、SED)、有機ELディスプレイ、デジタルマイクロミラーデバイス(DMD)、電気泳動装置等にも適用可能である。   In addition to the liquid crystal devices described in the above embodiments, the present invention includes a reflective liquid crystal device (LCOS), a plasma display (PDP), a field emission display (FED, SED), an organic EL display, and a digital micromirror device. (DMD), electrophoresis apparatus and the like are also applicable.

本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置、及び該電気光学装置を備えた電子機器もまた本発明の技術的範囲に含まれるものである。   The present invention is not limited to the above-described embodiments, and can be appropriately changed without departing from the spirit or idea of the invention that can be read from the claims and the entire specification. In addition, an electronic apparatus including the electro-optical device is also included in the technical scope of the present invention.

1a…半導体層、1a’…チャネル領域、1b…データ線側LDD領域、1c…画素電極側LDD領域、1d…データ線側ソースドレイン領域、1e…画素電極側ソースドレイン領域、2…ゲート酸化膜、3a…ゲート電極、6a…データ線、9a…画素電極、10…TFTアレイ基板、10a…画像表示領域、11a…走査線、20…対向基板、30…TFT、50…液晶層、70…蓄積容量、71…下部容量電極、75…誘電体膜、101…データ線駆動回路、102…外部回路接続端子、104…走査線駆動回路、300…容量線。   DESCRIPTION OF SYMBOLS 1a ... Semiconductor layer, 1a '... Channel region, 1b ... Data line side LDD region, 1c ... Pixel electrode side LDD region, 1d ... Data line side source / drain region, 1e ... Pixel electrode side source / drain region, 2 ... Gate oxide film 3a ... Gate electrode, 6a ... Data line, 9a ... Pixel electrode, 10 ... TFT array substrate, 10a ... Image display area, 11a ... Scanning line, 20 ... Counter substrate, 30 ... TFT, 50 ... Liquid crystal layer, 70 ... Storage Capacitance 71. Lower capacitance electrode 75. Dielectric film 101. Data line driving circuit 102. External circuit connection terminal 104. Scanning line driving circuit 300.

本発明の電気光学装置は上記課題を解決するために、第1方向に延在するデータ線と、前記データ線と重なるように前記第1方向に延在する半導体層を有するトランジスタと、前記トランジスタに対応して設けられた画素電極と、前記トランジスタの半導体層と電気的に接続された中継層と、前記中継層と前記画素電極とを電気的に接続する中継電極と、前記トランジスタの半導体層と重なるように設けられた遮光部とを備え、前記遮光部は、前記トランジスタの半導体層のチャネル領域と重なる本体部と、前記本体部から前記第1方向に延在し、前記トランジスタの半導体層の前記データ線と電気的に接続された一方のソースドレイン領域と重なる第1延在部と、前記本体部から前記第1延在部とは反対側に延在し、前記トランジスタの半導体層の前記画素電極と電気的に接続された他方のソースドレイン領域と重なり、前記第1延在部よりも前記第1方向の幅が幅広に形成された第2延在部とを有し、前記中継電極と前記画素電極とを電気的に接続する第1コンタクトホールは、前記遮光部の第2延在部と重なるように配置されており、前記中継電極と前記中継層とを電気的に接続する第2コンタクトホールは、前記データ線と当該データ線と隣り合う他のデータ線との間に配置されている
また、前記トランジスタの半導体層は、前記チャネル領域及び前記一方のソースドレイン領域間に形成された第1の接合領域と、前記チャネル領域及び前記他方のソースドレイン領域間に形成された第2の接合領域を有し、前記遮光部の第1延在部は、前記第1の接合領域と重なるように形成されており、前記遮光部の第2延在部は、前記第2の接合領域と重なるように形成されている。
また、前記データ線は、前記トランジスタと少なくとも部分的に重なる重畳部分を有しており、前記第1コンタクトホールは、前記重畳部分と少なくとも部分的に重なるように開孔されている。
また、前記中継層は、前記データ線と同層に、且つ、前記データ線と電気的に接続されないように形成される。
In order to solve the above problems, an electro-optical device of the present invention includes a data line extending in a first direction, a transistor having a semiconductor layer extending in the first direction so as to overlap the data line, and the transistor A relay electrode electrically connected to the semiconductor layer of the transistor, a relay electrode electrically connecting the relay layer and the pixel electrode, and a semiconductor layer of the transistor A light shielding portion provided so as to overlap with the main body, the light shielding portion overlapping a channel region of the semiconductor layer of the transistor, and extending in the first direction from the main body portion, and the semiconductor layer of the transistor A first extension portion overlapping one source / drain region electrically connected to the data line, and extending from the main body portion to the opposite side of the first extension portion, and half of the transistor A second extending portion that overlaps with the other source / drain region electrically connected to the pixel electrode of the body layer and has a width in the first direction wider than the first extending portion. The first contact hole that electrically connects the relay electrode and the pixel electrode is disposed so as to overlap the second extending portion of the light shielding portion, and the relay electrode and the relay layer are electrically connected to each other. The second contact hole connected to is arranged between the data line and another data line adjacent to the data line .
The semiconductor layer of the transistor includes a first junction region formed between the channel region and the one source / drain region, and a second junction formed between the channel region and the other source / drain region. A first extending portion of the light shielding portion is formed so as to overlap with the first bonding region, and a second extending portion of the light shielding portion overlaps with the second bonding region. It is formed as follows.
The data line has an overlapping portion that at least partially overlaps the transistor, and the first contact hole is opened to at least partially overlap the overlapping portion.
The relay layer is formed in the same layer as the data line and is not electrically connected to the data line.

Claims (9)

基板上に、
互いに交差する複数のデータ線及び複数の走査線と、
前記複数のデータ線及び前記複数の走査線の交差に対応して規定され、且つ前記基板上の表示領域を構成する複数の画素の各々に形成された画素電極と、
前記複数の画素の各々の開口領域を互いに隔てる非開口領域に、前記表示領域における一の方向に沿って形成されており、前記画素電極をスイッチング制御するトランジスタと、
前記非開口領域を少なくとも部分的に規定するように、前記画素電極より下層側且つ前記トランジスタより上層側に形成されており、前記基板上で平面的に見て前記トランジスタの少なくとも一部と前記一の方向に沿って重なると共に前記トランジスタより前記一の方向に交わる他の方向の幅が広いトランジスタ遮光部分を有する遮光部と、
前記画素電極より下層側且つ前記遮光部及び前記複数のデータ線より上層側に形成されており、前記基板上で平面的に見て前記トランジスタ遮光部分と重なる第1部分及び前記トランジスタ遮光部分と重ならない第2部分を有する中継電極と
を備え、
前記画素電極と前記中継電極とは、前記基板上で平面的に見て、前記第1部分に重なるように開孔された第1コンタクトホールを介して電気的に接続され、
前記トランジスタと中継電極とは、前記基板上で平面的に見て、前記第2部分に重なるように開孔された第2コンタクトホールを介して電気的に接続されている
ことを特徴とする電気光学装置。
On the board
A plurality of data lines and a plurality of scanning lines intersecting each other;
A pixel electrode defined in correspondence with the intersection of the plurality of data lines and the plurality of scanning lines and formed on each of a plurality of pixels constituting a display region on the substrate;
A non-opening region that separates the opening regions of each of the plurality of pixels from each other along one direction in the display region, and a transistor that performs switching control of the pixel electrode;
The non-opening region is formed on the lower layer side than the pixel electrode and on the upper layer side of the transistor so as to at least partially define the non-opening region. A light-shielding portion having a transistor light-shielding portion that overlaps along the direction of the transistor and is wider in the other direction intersecting the one direction than the transistor;
The first portion overlaps with the transistor light-shielding portion when viewed in plan on the substrate, and is formed on the lower layer side from the pixel electrode and above the light-shielding portion and the plurality of data lines. A relay electrode having a second portion that must not be,
The pixel electrode and the relay electrode are electrically connected through a first contact hole that is opened so as to overlap the first portion when viewed in plan on the substrate,
The transistor and the relay electrode are electrically connected through a second contact hole opened so as to overlap the second portion when viewed in plan on the substrate. Optical device.
前記複数のデータ線は、前記基板上で平面的に見て、前記トランジスタ遮光部分と少なくとも部分的に重なる重畳部分を有しており、
前記第1コンタクトホールは、前記基板上で平面的に見て、前記重畳部分と少なくとも部分的に重なるように開孔されている
ことを特徴とする請求項1に記載の電気光学装置。
The plurality of data lines have an overlapping portion that at least partially overlaps the transistor light-shielding portion when viewed in plan on the substrate,
2. The electro-optical device according to claim 1, wherein the first contact hole is opened so as to at least partially overlap the overlapping portion when viewed in plan on the substrate.
前記データ線と同層に、且つ前記データ線と電気的に接続されないように形成されると共に、前記トランジスタと電気的に接続された中継層を更に備え、
前記第2のコンタクトホールは、前記中継電極と前記中継層とを電気的に接続することで、前記トランジスタと前記中継電極とを電気的に接続している
ことを特徴とする請求項1又は2に記載の電気光学装置。
A relay layer that is formed in the same layer as the data line and not electrically connected to the data line and is electrically connected to the transistor;
The second contact hole electrically connects the transistor and the relay electrode by electrically connecting the relay electrode and the relay layer. The electro-optical device according to 1.
前記中継電極は、透明電極であることを特徴とする請求項1から3のいずれか一項に記載の電気光学装置。   The electro-optical device according to claim 1, wherein the relay electrode is a transparent electrode. 前記中継電極は、前記基板上で平面的に見て、前記開口領域に少なくとも部分的に重なるように形成されており、前記第1コンタクトホールを介して電気的に接続された前記画素電極と蓄積容量を形成していることを特徴とする請求項4に記載の電気光学装置。   The relay electrode is formed so as to at least partially overlap the opening region when viewed in plan on the substrate, and accumulates with the pixel electrode electrically connected through the first contact hole. The electro-optical device according to claim 4, wherein a capacitance is formed. 前記中継電極は、前記第1コンタクトホールを介して電気的に接続された前記画素電極とは異なる他の画素電極に対して、所定距離の間隔を有するように形成されていることを特徴とする請求項1から5のいずれか一項に記載の電気光学装置。   The relay electrode is formed to have a predetermined distance from another pixel electrode different from the pixel electrode electrically connected through the first contact hole. The electro-optical device according to claim 1. 前記トランジスタは、チャネル領域と、前記データ線に電気的に接続されたデータ線側ソースドレイン領域と、前記画素電極に電気的に接続された画素電極側ソースドレイン領域と、前記チャネル領域及び前記データ線側ソースドレイン領域間に形成された第1の接合領域と、前記チャネル領域及び前記画素電極側ソースドレイン領域間に形成された第2の接合領域を有する半導体層を有する
ことを特徴とする請求項1から6のいずれか一項に記載の電気光学装置。
The transistor includes a channel region, a data line side source / drain region electrically connected to the data line, a pixel electrode side source / drain region electrically connected to the pixel electrode, the channel region and the data A semiconductor layer having a first junction region formed between the line-side source / drain regions and a second junction region formed between the channel region and the pixel electrode-side source / drain regions. Item 7. The electro-optical device according to any one of Items 1 to 6.
前記第1及び第2の接合領域は、LDD領域であることを特徴とする請求項7に記載の電気光学装置。   The electro-optical device according to claim 7, wherein the first and second junction regions are LDD regions. 請求項1から8のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。   An electronic apparatus comprising the electro-optical device according to claim 1.
JP2012216070A 2012-09-28 2012-09-28 Electro-optical device and electronic apparatus Active JP5278584B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012216070A JP5278584B2 (en) 2012-09-28 2012-09-28 Electro-optical device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012216070A JP5278584B2 (en) 2012-09-28 2012-09-28 Electro-optical device and electronic apparatus

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008095016A Division JP5223418B2 (en) 2008-04-01 2008-04-01 Electro-optical device and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2013008063A true JP2013008063A (en) 2013-01-10
JP5278584B2 JP5278584B2 (en) 2013-09-04

Family

ID=47675396

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012216070A Active JP5278584B2 (en) 2012-09-28 2012-09-28 Electro-optical device and electronic apparatus

Country Status (1)

Country Link
JP (1) JP5278584B2 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001066631A (en) * 1999-08-25 2001-03-16 Sony Corp Liquid crystal display device and manufacture thereof
JP2004184495A (en) * 2002-11-29 2004-07-02 Seiko Epson Corp Electrooptical apparatus, method of manufacturing the same, and electronic equipment
JP2004191931A (en) * 2002-11-26 2004-07-08 Seiko Epson Corp Electrooptical device, its manufacturing method, and electronic apparatus
JP2007192975A (en) * 2006-01-18 2007-08-02 Seiko Epson Corp Electrooptical apparatus and its manufacturing method
JP2008026773A (en) * 2006-07-25 2008-02-07 Seiko Epson Corp Electro-optical device and electronic apparatus
JP2008070579A (en) * 2006-09-14 2008-03-27 Seiko Epson Corp Substrate for electro-optical device, electro-optical device, and electronic apparatus

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001066631A (en) * 1999-08-25 2001-03-16 Sony Corp Liquid crystal display device and manufacture thereof
JP2004191931A (en) * 2002-11-26 2004-07-08 Seiko Epson Corp Electrooptical device, its manufacturing method, and electronic apparatus
JP2004184495A (en) * 2002-11-29 2004-07-02 Seiko Epson Corp Electrooptical apparatus, method of manufacturing the same, and electronic equipment
JP2007192975A (en) * 2006-01-18 2007-08-02 Seiko Epson Corp Electrooptical apparatus and its manufacturing method
JP2008026773A (en) * 2006-07-25 2008-02-07 Seiko Epson Corp Electro-optical device and electronic apparatus
JP2008070579A (en) * 2006-09-14 2008-03-27 Seiko Epson Corp Substrate for electro-optical device, electro-optical device, and electronic apparatus

Also Published As

Publication number Publication date
JP5278584B2 (en) 2013-09-04

Similar Documents

Publication Publication Date Title
JP4197016B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP6009408B2 (en) Electro-optical device and electronic apparatus
JP4241777B2 (en) Electro-optical device and electronic apparatus
JP2009047967A (en) Electro-optical device and electronic apparatus
JP5223418B2 (en) Electro-optical device and electronic apparatus
JP5018336B2 (en) Electro-optical device and electronic apparatus
JP5909919B2 (en) Electro-optical device and electronic apparatus
JP2008040399A (en) Substrate for electrooptical device, electrooptical device, and electronic apparatus
JP2007304235A (en) Substrate for electro-optical device, electro-optical device, and electronic equipment
JP5186728B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP5055828B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP4967556B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP5278584B2 (en) Electro-optical device and electronic apparatus
JP5028906B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP4591573B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP4984911B2 (en) Electro-optical device and electronic apparatus
JP5343476B2 (en) Electro-optical device and electronic apparatus
JP4395807B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP2009265357A (en) Electro-optical device and electronic device
JP2011180550A (en) Electro-optical device and electronic apparatus
JP2012133170A (en) Electro-optic device and electronic equipment
JP2010079152A (en) Electro-optical device and electronic device
JP2011191476A (en) Electro-optical device and electronic equipment
JP2008116732A (en) Substrate for electro-optical device, electro-optical device, and electronic equipment
JP2010060686A (en) Electrooptical apparatus and method of manufacturing the same, and electronic device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121004

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121004

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130417

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130506

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5278584

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350