JP2011191476A - Electro-optical device and electronic equipment - Google Patents

Electro-optical device and electronic equipment Download PDF

Info

Publication number
JP2011191476A
JP2011191476A JP2010057134A JP2010057134A JP2011191476A JP 2011191476 A JP2011191476 A JP 2011191476A JP 2010057134 A JP2010057134 A JP 2010057134A JP 2010057134 A JP2010057134 A JP 2010057134A JP 2011191476 A JP2011191476 A JP 2011191476A
Authority
JP
Japan
Prior art keywords
control signal
wiring
constant potential
electro
optical device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010057134A
Other languages
Japanese (ja)
Inventor
Kimiya Nagasawa
仁也 長澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2010057134A priority Critical patent/JP2011191476A/en
Publication of JP2011191476A publication Critical patent/JP2011191476A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To display a high-quality image in an electro-optical device such as a liquid crystal device. <P>SOLUTION: The electro-optical device includes: a data line (6a) and a scan line (11) intersecting the data line in a pixel region (10a); and, in a peripheral region in a periphery of the pixel region, a switching element (77) electrically connected to the data line, a control signal wiring line (170) supplying a control signal to the switching element, an image signal wiring line (150) supplying an image signal to the switching element, and a constant potential wiring line (200) where a constant potential is supplied, between the control signal wiring line and the image signal wiring line. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、例えば液晶装置等の電気光学装置、及び該電気光学装置を備えた、例えば液晶プロジェクター等の電子機器の技術分野に関する。   The present invention relates to a technical field of an electro-optical device such as a liquid crystal device and an electronic apparatus such as a liquid crystal projector including the electro-optical device.

この種の電気光学装置として、例えば基板上に、走査線を駆動する走査線駆動回路、データ線を駆動するデータ線駆動回路、及び画像信号をサンプリングするためのサンプリング回路等の各種駆動回路を備えるものがある。   As this type of electro-optical device, for example, a substrate is provided with various driving circuits such as a scanning line driving circuit for driving scanning lines, a data line driving circuit for driving data lines, and a sampling circuit for sampling image signals. There is something.

サンプリング回路には、例えば複数のデータ線に対応する画像信号が一の画像信号配線を介してまとめて供給される。そして、サンプリング回路に供給された画像信号は、供給されるべきデータ線に応じたタイミングでサンプリングスイッチのオンオフが切替えられることで、各データ線へと振り分けられる。   For example, image signals corresponding to a plurality of data lines are collectively supplied to the sampling circuit via one image signal wiring. The image signal supplied to the sampling circuit is distributed to each data line by switching on / off of the sampling switch at a timing according to the data line to be supplied.

上述したようなサンプリング回路では、サンプリングスイッチ間に発生する寄生容量に起因して、表示上の不具合が発生する場合がある。このため、例えば特許文献1では、互いに隣り合うサンプリングスイッチ間に電磁シールドを設けるという技術が提案されている。   In the sampling circuit as described above, display defects may occur due to parasitic capacitance generated between the sampling switches. For this reason, for example, Patent Document 1 proposes a technique of providing an electromagnetic shield between adjacent sampling switches.

特開2005−77484号公報JP 2005-77484 A

しかしながら、サンプリング回路においては、上述したサンプリングスイッチ間だけではなく、サンプリングスイッチに画像信号を供給する画像信号配線と、制御信号を供給する制御信号配線間にも寄生容量が発生する。このため、仮にサンプリングスイッチ間に電磁シールドを設けたとしても、サンプリング回路の他の部位で発生した寄生容量に起因して、表示上の不具合が発生してしまうおそれがある。   However, in the sampling circuit, parasitic capacitance is generated not only between the sampling switches described above, but also between the image signal wiring for supplying the image signal to the sampling switch and the control signal wiring for supplying the control signal. For this reason, even if an electromagnetic shield is provided between the sampling switches, there may be a problem in display due to parasitic capacitance generated in other parts of the sampling circuit.

また、制御信号配線が複数配列される場合、両端に配置された制御信号配線と、その他の制御信号配線とでは、発生する寄生容量の大きさが異なる。即ち、同様に機能する配線であっても、その位置によって寄生容量にばらつきが生じる。従って、複数の配線に対して同様に電磁シールドを設けたとしても、寄生容量のばらつきに起因して、表示上の不具合が発生してしまうおそれがある。   When a plurality of control signal wirings are arranged, the magnitude of the parasitic capacitance generated differs between the control signal wirings arranged at both ends and the other control signal wirings. That is, even if the wiring functions similarly, the parasitic capacitance varies depending on the position. Therefore, even if electromagnetic shields are provided for a plurality of wirings in the same manner, there is a risk that display defects may occur due to variations in parasitic capacitance.

以上のように、特許文献1に係る技術には、サンプリング回路内に発生した寄生容量に起因する不具合を、十分なまでに低減させることができないという技術的問題点がある。   As described above, the technique according to Patent Document 1 has a technical problem that it is not possible to sufficiently reduce defects caused by the parasitic capacitance generated in the sampling circuit.

本発明は、例えば上述した問題点に鑑みなされたものであり、寄生容量に起因する不具合を低減し、高品質な画像を表示することが可能な電気光学装置及び電子機器を提供することを課題とする。   The present invention has been made in view of the above-described problems, for example, and provides an electro-optical device and an electronic apparatus that can reduce defects caused by parasitic capacitance and display a high-quality image. And

本発明の電気光学装置は上記課題を解決するために、画素領域に、データ線と、前記データ線と交差する走査線と、前記画素領域の周囲に位置する周辺領域に、前記データ線に電気的に接続されたスイッチング素子と、前記スイッチング素子に制御信号を供給する制御信号配線と、前記スイッチング素子に画像信号を供給する画像信号配線と、前記制御信号配線と前記画像信号配線との間に、定電位が供給される定電位配線とを備える。   In order to solve the above problems, the electro-optical device of the present invention electrically connects the data lines to the data lines, the data lines, the scanning lines intersecting the data lines, and the peripheral areas located around the pixel areas. Connected switching elements, a control signal wiring for supplying a control signal to the switching elements, an image signal wiring for supplying an image signal to the switching elements, and between the control signal wiring and the image signal wiring And a constant potential wiring to which a constant potential is supplied.

本発明の電気光学装置によれば、例えば基板上に、走査線及びデータ線等の配線や、画素スイッチング用のTFT等が、絶縁膜を介して相互に絶縁されつつ必要に応じて積層されることで画素電極を駆動するための回路が構成され、その上層側に複数の画素電極が設けられている。走査線及びデータ線は、互いに交わるように設けられている。TFTや画素電極は、走査線及びデータ線の交わりに対応するように画素毎に設けられる。   According to the electro-optical device of the present invention, for example, wirings such as scanning lines and data lines, pixel switching TFTs, and the like are laminated on the substrate as necessary while being insulated from each other via an insulating film. Thus, a circuit for driving the pixel electrode is configured, and a plurality of pixel electrodes are provided on the upper layer side. The scanning line and the data line are provided so as to cross each other. The TFT and the pixel electrode are provided for each pixel so as to correspond to the intersection of the scanning line and the data line.

本発明の電気光学装置の動作時には、例えば、走査線を通じて、画素電極に電気的に接続された画素スイッチング用のTFTのスイッチング動作が制御されると共に、データ線を通じて画像信号が供給されることで、該TFTを介して、画素電極に対し画像信号に応じた電圧が印加される。これにより、複数の画素電極が配列された画素領域における画像表示が可能となる。   When the electro-optical device of the present invention operates, for example, the switching operation of the pixel switching TFT electrically connected to the pixel electrode is controlled through the scanning line, and the image signal is supplied through the data line. A voltage corresponding to the image signal is applied to the pixel electrode through the TFT. Thereby, it is possible to display an image in a pixel region in which a plurality of pixel electrodes are arranged.

本発明の電気光学装置では更に、画素領域の周囲に位置する周辺領域に、データ線に電気的に接続するように設けられたスイッチング素子と、スイッチング素子に画像信号を供給する画像信号配線と、スイッチング素子に制御信号を供給する制御信号配線とが設けられている。このような構成によれば、制御信号配線を介して供給される制御信号に応じてスイッチング素子のスイッチング動作が制御されると共に、画像信号配線を介して画像信号が供給されることで、データ線に対し画像信号が供給される。   The electro-optical device of the present invention further includes a switching element provided in a peripheral area located around the pixel area so as to be electrically connected to the data line, an image signal wiring for supplying an image signal to the switching element, Control signal wiring for supplying a control signal to the switching element is provided. According to such a configuration, the switching operation of the switching element is controlled according to the control signal supplied via the control signal wiring, and the image signal is supplied via the image signal wiring, so that the data line Is supplied with an image signal.

より具体的には、画像信号配線は、例えばデータ線の総数に対して少ない本数とされており、複数のデータ線に供給すべき画像信号を、一の画像信号配線によってまとめて供給できるように構成されている。スイッチング素子はデータ線毎に設けられており、各データ線に応じたタイミングでオンオフが切替えられる。これにより、まとめて供給された画像信号は、供給すべきデータ線の各々へと振り分けられる。   More specifically, the number of image signal wirings is smaller than the total number of data lines, for example, so that image signals to be supplied to a plurality of data lines can be supplied together by one image signal wiring. It is configured. A switching element is provided for each data line, and ON / OFF is switched at a timing corresponding to each data line. As a result, the image signals supplied together are distributed to the data lines to be supplied.

本発明では特に、上述した制御信号配線と画像信号配線との間に、定電位が供給される定電位配線が設けられている。この定電位配線は、制御信号配線と画像信号配線との間に発生する寄生容量を低減させるシールドとして機能する。即ち、制御信号配線及び画像信号配線間に定電位配線が介在することによって、寄生容量の発生が抑制される。   In the present invention, in particular, a constant potential wiring to which a constant potential is supplied is provided between the control signal wiring and the image signal wiring described above. This constant potential wiring functions as a shield for reducing the parasitic capacitance generated between the control signal wiring and the image signal wiring. That is, the occurrence of parasitic capacitance is suppressed by interposing the constant potential wiring between the control signal wiring and the image signal wiring.

配線間の寄生容量は、例えば表示画像におけるゴースト等、表示上の不具合の原因となるおそれがある。本発明では、制御信号配線と画像信号配線との間に定電位配線を設けることにより、このような表示上の不具合を好適に防止することができる。尚、定電位配線は、制御信号配線及び画像信号配線間に発生する寄生容量の発生を多少なりとも低減できるような位置に配置されればよく、制御信号配線と画像信号配線との間のスペースに、部分的に設けられるようなものであってもよい。特に、制御信号配線と画像信号配線との距離が近くなる部分に定電位配線を設ければ、効率的に寄生容量の発生を低減することができる。   The parasitic capacitance between the wirings may cause a display defect such as a ghost in the display image. In the present invention, by providing a constant potential wiring between the control signal wiring and the image signal wiring, it is possible to suitably prevent such a display problem. The constant potential wiring may be arranged at a position where the generation of the parasitic capacitance generated between the control signal wiring and the image signal wiring can be reduced to some extent, and the space between the control signal wiring and the image signal wiring. Alternatively, it may be provided partially. In particular, if a constant potential wiring is provided in a portion where the distance between the control signal wiring and the image signal wiring is short, the generation of parasitic capacitance can be efficiently reduced.

以上説明したように、本発明の電気光学装置によれば、配線間の寄生容量を低減することができるため、高品質な画像を表示することが可能である。   As described above, according to the electro-optical device of the present invention, since the parasitic capacitance between the wirings can be reduced, a high-quality image can be displayed.

本発明の電気光学装置の一態様では、前記定電位配線に前記定電位を供給する定電位供給線を備え、前記定電位配線は、前記定電位供給線と複数箇所で互いに電気的に接続される。   In one aspect of the electro-optical device according to the aspect of the invention, a constant potential supply line that supplies the constant potential to the constant potential wiring is provided, and the constant potential wiring is electrically connected to the constant potential supply line at a plurality of locations. The

この態様によれば、定電位配線には、定電位供給線から定電位が供給される。定電位供給線は、典型的には定電位配線より太い配線として設けられる。そして特に、定電位配線と定電位供給線とは、複数箇所で電気的に接続されている。よって、定電位配線の電位が、配線抵抗等によって局所的に変化してしまうことを防止することができる。即ち、定電位配線における電位を、より確実に定電位に保つことができる。従って、定電位配線のシールドとしての機能を、確実に発揮させることが可能となる。   According to this aspect, the constant potential is supplied from the constant potential supply line to the constant potential wiring. The constant potential supply line is typically provided as a wiring thicker than the constant potential wiring. In particular, the constant potential wiring and the constant potential supply line are electrically connected at a plurality of locations. Therefore, it is possible to prevent the potential of the constant potential wiring from locally changing due to wiring resistance or the like. That is, the potential in the constant potential wiring can be more reliably maintained at the constant potential. Therefore, the function as a shield of the constant potential wiring can be surely exhibited.

本発明の電気光学装置の他の態様では、前記定電位配線は、前記定電位として、前記走査線を駆動する走査線駆動回路に供給される電源電位が供給される。   In another aspect of the electro-optical device according to the aspect of the invention, the constant potential wiring is supplied with a power supply potential supplied to a scanning line driving circuit that drives the scanning line as the constant potential.

この態様によれば、画素領域に設けられた走査線は、周辺領域に設けられた走査線駆動回路によって駆動されており、この走査線駆動回路には、走査線の駆動を行うための電源電位が供給されている。そして特に、定電位配線には、定電位として走査線駆動回路に供給される電源電位が供給される。   According to this aspect, the scanning line provided in the pixel region is driven by the scanning line driving circuit provided in the peripheral region, and the scanning line driving circuit includes a power supply potential for driving the scanning line. Is supplied. In particular, the power supply potential supplied to the scanning line driving circuit as a constant potential is supplied to the constant potential wiring.

上述した構成によれば、定電位配線に定電位を供給する手段を別途設ける必要がない。よって、装置構成や製造工程の複雑化や製造コストの増大を防止することが可能である。   According to the configuration described above, it is not necessary to separately provide means for supplying a constant potential to the constant potential wiring. Therefore, it is possible to prevent the apparatus configuration and the manufacturing process from becoming complicated and the manufacturing cost from increasing.

本発明の電気光学装置の他の態様では、前記制御信号配線は、複数並んで設けられており、前記定電位配線は、複数の前記制御信号配線のうち、端に位置する前記制御信号配線に沿うように設けられている。   In another aspect of the electro-optical device according to the aspect of the invention, a plurality of the control signal wirings are provided side by side, and the constant potential wiring is connected to the control signal wiring located at an end of the plurality of control signal wirings. It is provided along.

この態様によれば、制御信号配線は複数並んで設けられており、例えば複数のスイッチング素子に対して互いに異なる制御信号を供給する。このように複数の制御信号配線が設けられる場合、互いに隣り合う制御信号配線間には、少なからず寄生容量が発生してしまう。   According to this aspect, the plurality of control signal wirings are provided side by side, and for example, different control signals are supplied to the plurality of switching elements. When a plurality of control signal wirings are provided in this way, parasitic capacitance is generated between the control signal wirings adjacent to each other.

ここで特に、複数の制御信号配線が並んで設けられる場合には、両端の制御信号配線と、両端以外の制御信号配線とで、発生する寄生容量が互いに異なる値となる。より具体的には、片側にしか制御信号配線が存在しない配線(即ち、両端の制御信号配線)では寄生容量が比較的小さくなり、両側に制御信号配線が存在する配線(即ち、両端以外の制御信号配線)では寄生容量が比較的大きくなる。即ち、各制御信号配線で、発生する寄生容量にばらつきが生じてしまうおそれがある。   Here, in particular, when a plurality of control signal wirings are provided side by side, the parasitic capacitance generated between the control signal wirings at both ends and the control signal wirings other than both ends are different from each other. More specifically, the parasitic capacitance is relatively small in the wiring in which the control signal wiring exists only on one side (that is, the control signal wiring on both ends), and the wiring in which the control signal wiring exists on both sides (that is, control other than the both ends). In the signal wiring), the parasitic capacitance becomes relatively large. That is, there is a possibility that the parasitic capacitance generated in each control signal wiring varies.

しかるに本態様では、複数の前記制御信号配線のうち、端に位置する制御信号配線に沿うように、定電位配線が設けられている。よって、両端に位置する制御信号配線は、一方に制御信号配線、他方に定電位配線が存在する状態となる。即ち、両端の制御信号配線及び両端以外の制御信号配線の周囲の配線状況が互いに近付けられる。従って、寄生容量のばらつきを小さくすることができる。   However, in this aspect, the constant potential wiring is provided along the control signal wiring located at the end among the plurality of control signal wirings. Therefore, the control signal wiring located at both ends is in a state where the control signal wiring exists on one side and the constant potential wiring exists on the other side. That is, the wiring conditions around the control signal wirings at both ends and the control signal wirings other than both ends are brought close to each other. Therefore, variations in parasitic capacitance can be reduced.

寄生容量のばらつきは、例えば系列スジ等の表示上の不具合の原因となる。これに対し本態様では、上述したように、定電位配線を制御信号配線に沿って設けることで、寄生容量のばらつきを小さくすることができる。従って、より高品質な画像を表示することが可能である。   The variation in the parasitic capacitance causes a display defect such as a series stripe. On the other hand, in this aspect, as described above, by providing the constant potential wiring along the control signal wiring, the variation in parasitic capacitance can be reduced. Therefore, it is possible to display a higher quality image.

上述した複数の制御配線を備える態様では、前記定電位配線は、前記端に位置する前記制御信号配線との距離が、互いに隣り合う前記制御信号配線間の距離と同じになるように設けられているように構成してもよい。   In the aspect including the plurality of control wirings described above, the constant potential wiring is provided so that a distance from the control signal wiring located at the end is the same as a distance between the control signal wirings adjacent to each other. You may comprise.

このように構成すれば、両端の制御信号配線及び両端以外の制御信号配線の周囲の配線状況をより近付けることができる。よって、寄生容量のばらつきを更に小さくすることが可能である。   If comprised in this way, the wiring condition around control signal wiring of both ends and control signal wiring other than both ends can be brought closer. Therefore, it is possible to further reduce the variation in parasitic capacitance.

尚、本態様における「同じ」とは、完全に同一の値である場合のみを指すものではなく、定電位配線と端に位置する制御信号配線との距離が、制御信号配線同士の距離に近付けられれば、相応に効果が得られる。   Note that “same” in this aspect does not only refer to completely the same value, but the distance between the constant potential wiring and the control signal wiring located at the end is close to the distance between the control signal wirings. If it is done, the effect is obtained accordingly.

本発明の電気光学装置の他の態様では、前記定電位配線は、前記制御信号配線に前記制御信号が供給される一端とは反対側の他端側に位置する端部から、前記定電位が供給される。   In another aspect of the electro-optical device according to the aspect of the invention, the constant potential wiring may be configured so that the constant potential is supplied from an end located on the other end side opposite to one end to which the control signal is supplied to the control signal wiring. Supplied.

この態様によれば、制御信号配線には、一端から他端側に制御信号が流れるように供給されている。一方で、定電位配線には、制御信号配線の他端側に位置する端部から定電位が供給されている。即ち、制御信号配線と定電位配線とでは、互いに異なる方向から電位が供給されている。   According to this aspect, the control signal wiring is supplied so that the control signal flows from one end to the other end side. On the other hand, a constant potential is supplied to the constant potential wiring from the end located on the other end side of the control signal wiring. That is, the control signal wiring and the constant potential wiring are supplied with potentials from different directions.

上述した構成によれば、制御信号配線における制御信号の電位が比較的変動し易い他端側において、定電位配線は定電位を保持し易くなる。従って、定電位配線のシールドとしての機能をより効率的に発揮させることが可能となる。   According to the configuration described above, the constant potential wiring can easily maintain a constant potential on the other end side where the potential of the control signal in the control signal wiring is relatively likely to fluctuate. Therefore, the function as a shield of the constant potential wiring can be exhibited more efficiently.

本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置(但し、その各種態様も含む)を備える。   In order to solve the above problems, an electronic apparatus according to the present invention includes the above-described electro-optical device according to the present invention (including various aspects thereof).

本発明の電子機器によれば、上述した本発明に係る電気光学装置を具備してなるので、高品質な表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサー、ビューファインダー型又はモニタ直視型のビデオテープレコーダー、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパーなどの電気泳動装置等も実現することも可能である。   According to the electronic apparatus of the present invention, since the electro-optical device according to the present invention described above is included, a projection display device, a television set, a mobile phone, an electronic notebook, a word processor capable of performing high-quality display. Various electronic devices such as a viewfinder type or a monitor direct view type video tape recorder, a workstation, a videophone, a POS terminal, and a touch panel can be realized. In addition, as an electronic apparatus of the present invention, for example, an electrophoretic device such as electronic paper can be realized.

本発明の作用及び他の利得は次に説明する発明を実施するための形態から明らかにされる。   The effect | action and other gain of this invention are clarified from the form for implementing invention demonstrated below.

実施形態に係る電気光学装置の全体構成を示す平面図である。1 is a plan view illustrating an overall configuration of an electro-optical device according to an embodiment. 図1のH−H´線断面図である。It is the HH 'sectional view taken on the line of FIG. 実施形態に係る電気光学装置の画像表示領域に設けられる各種素子、配線等の等価回路図である。FIG. 3 is an equivalent circuit diagram of various elements, wirings, and the like provided in the image display region of the electro-optical device according to the embodiment. 画素部の具体的な構成を透過的に示す平面図である。It is a top view which shows the concrete structure of a pixel part transparently. 図4のA−A´線断面図である。FIG. 5 is a cross-sectional view taken along line AA ′ in FIG. 4. 実施形態に係る電気光学装置の周辺領域の構成を示す平面図である。FIG. 3 is a plan view illustrating a configuration of a peripheral region of the electro-optical device according to the embodiment. 制御信号配線及び定電位配線の具体的な構成を示す部分拡大図である。It is the elements on larger scale which show the concrete structure of a control signal wiring and a constant potential wiring. 比較例に係る電気光学装置において発生する寄生容量を配線毎に示すグラフである。6 is a graph showing parasitic capacitance generated for each wiring in an electro-optical device according to a comparative example. 実施形態に係る電気光学装置において発生する寄生容量を配線毎に示すグラフである。6 is a graph illustrating parasitic capacitance generated in the electro-optical device according to the embodiment for each wiring. 電気光学装置を適用した電子機器の一例たるプロジェクターの構成を示す平面図である。It is a top view which shows the structure of the projector which is an example of the electronic device to which the electro-optical apparatus is applied.

以下では、本発明の実施形態について図を参照しつつ説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

<電気光学装置>
本実施形態に係る電気光学装置について図1から図9を参照して説明する。尚、以下の実施形態では、本発明の電気光学装置の一例として駆動回路内蔵型のTFTアクティブマトリクス駆動方式の液晶装置を挙げて説明する。
<Electro-optical device>
The electro-optical device according to this embodiment will be described with reference to FIGS. In the following embodiments, a TFT active matrix driving type liquid crystal device with a built-in driving circuit will be described as an example of the electro-optical device of the present invention.

先ず、本実施形態に係る電気光学装置の全体構成について、図1及び図2を参照して説明する。ここに図1は、本実施形態に係る電気光学装置の全体構成を示す平面図であり、図2は、図1のH−H´線断面図である。   First, the overall configuration of the electro-optical device according to the present embodiment will be described with reference to FIGS. 1 and 2. FIG. 1 is a plan view showing the overall configuration of the electro-optical device according to this embodiment, and FIG. 2 is a cross-sectional view taken along the line HH ′ of FIG.

図1及び図2において、本実施形態に係る電気光学装置では、TFTアレイ基板10と対向基板20とが対向配置されている。TFTアレイ基板10は、例えば石英基板、ガラス基板等の透明基板や、シリコン基板等である。対向基板20は、例えば石英基板、ガラス基板等の透明基板である。TFTアレイ基板10と対向基板20との間には、液晶層50が封入されている。液晶層50は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、一対の配向膜間で所定の配向状態をとる。   1 and 2, in the electro-optical device according to the present embodiment, a TFT array substrate 10 and a counter substrate 20 are disposed to face each other. The TFT array substrate 10 is, for example, a transparent substrate such as a quartz substrate or a glass substrate, a silicon substrate, or the like. The counter substrate 20 is a transparent substrate such as a quartz substrate or a glass substrate. A liquid crystal layer 50 is sealed between the TFT array substrate 10 and the counter substrate 20. The liquid crystal layer 50 is made of, for example, a liquid crystal in which one or several types of nematic liquid crystals are mixed, and takes a predetermined alignment state between a pair of alignment films.

TFTアレイ基板10と対向基板20とは、複数の画素電極が設けられた画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により、相互に接着されている。   The TFT array substrate 10 and the counter substrate 20 are bonded to each other by a sealing material 52 provided in a sealing region located around the image display region 10a provided with a plurality of pixel electrodes.

シール材52は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてTFTアレイ基板10上に塗布された後、紫外線照射、加熱等により硬化させられたものである。シール材52中には、TFTアレイ基板10と対向基板20との間隔(即ち、基板間ギャップ)を所定値とするためのグラスファイバー或いはガラスビーズ等のギャップ材が散布されている。尚、ギャップ材を、シール材52に混入されるものに加えて若しくは代えて、画像表示領域10a又は画像表示領域10aの周辺に位置する周辺領域に、配置するようにしてもよい。   The sealing material 52 is made of, for example, an ultraviolet curable resin, a thermosetting resin, or the like for bonding the two substrates, and is applied on the TFT array substrate 10 in the manufacturing process and then cured by ultraviolet irradiation, heating, or the like. It is. In the sealing material 52, a gap material such as glass fiber or glass beads for dispersing the distance between the TFT array substrate 10 and the counter substrate 20 (that is, the inter-substrate gap) to a predetermined value is dispersed. Note that the gap material may be arranged in the image display region 10a or a peripheral region located around the image display region 10a in addition to or instead of the material mixed in the seal material 52.

シール材52が配置されたシール領域の内側に並行して、画像表示領域10aの額縁領域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。尚、このような額縁遮光膜53の一部又は全部は、TFTアレイ基板10側に内蔵遮光膜として設けられてもよい。   A light-shielding frame light-shielding film 53 that defines the frame area of the image display area 10a is provided on the counter substrate 20 side in parallel with the inside of the seal area where the sealing material 52 is disposed. A part or all of the frame light shielding film 53 may be provided as a built-in light shielding film on the TFT array substrate 10 side.

周辺領域のうち、シール材52が配置されたシール領域の外側に位置する領域には、サンプリング回路7及び外部回路接続端子102がTFTアレイ基板10の一辺に沿って設けられている。走査線駆動回路104は、この一辺に隣接する2辺に沿い、且つ、額縁遮光膜53に覆われるようにして設けられている。更に、このように画像表示領域10aの両側に設けられた二つの走査線駆動回路104間をつなぐため、TFTアレイ基板10の残る一辺に沿い、且つ、額縁遮光膜53に覆われるようにして複数の配線105が設けられている。   A sampling circuit 7 and an external circuit connection terminal 102 are provided along one side of the TFT array substrate 10 in a region located outside the seal region where the seal material 52 is disposed in the peripheral region. The scanning line driving circuit 104 is provided along two sides adjacent to the one side so as to be covered with the frame light shielding film 53. Further, in order to connect the two scanning line driving circuits 104 provided on both sides of the image display region 10 a in this way, a plurality of the pixel lines are covered along the remaining side of the TFT array substrate 10 and covered with the frame light shielding film 53. Wiring 105 is provided.

TFTアレイ基板10上における対向基板20の4つのコーナー部に対向する領域には、両基板間を上下導通材で接続するための上下導通端子106が配置されている。これらにより、TFTアレイ基板10と対向基板20との間で電気的な導通をとることができる。   In a region facing the four corners of the counter substrate 20 on the TFT array substrate 10, vertical conduction terminals 106 for connecting the two substrates with a vertical conduction material are arranged. Thus, electrical conduction can be established between the TFT array substrate 10 and the counter substrate 20.

図2において、TFTアレイ基板10上には、駆動素子である画素スイッチング用のTFTや走査線、データ線等の配線が作り込まれた積層構造が形成される。この積層構造の詳細な構成については図2では図示を省略してあるが、この積層構造の上に、ITO(Indium Tin Oxide)等の透明材料からなる画素電極9aが、画素毎に所定のパターンで島状に形成されている。尚、画素電極9aをアルミニウム等の反射性を有する材料から構成すれば、反射型の電気光学装置を実現することもできる。   In FIG. 2, on the TFT array substrate 10, a layered structure is formed in which pixel switching TFTs as drive elements, wiring lines such as scanning lines and data lines are formed. Although the detailed configuration of this laminated structure is not shown in FIG. 2, pixel electrodes 9a made of a transparent material such as ITO (Indium Tin Oxide) are provided on the laminated structure with a predetermined pattern for each pixel. It is formed in an island shape. If the pixel electrode 9a is made of a reflective material such as aluminum, a reflective electro-optical device can be realized.

画素電極9aは、対向電極21に対向するように、TFTアレイ基板10上の画像表示領域10aに形成されている。TFTアレイ基板10における液晶層50の面する側の表面、即ち画素電極9a上には、配向膜16が画素電極9aを覆うように形成されている。   The pixel electrode 9 a is formed in the image display area 10 a on the TFT array substrate 10 so as to face the counter electrode 21. On the surface of the TFT array substrate 10 facing the liquid crystal layer 50, that is, on the pixel electrode 9a, an alignment film 16 is formed so as to cover the pixel electrode 9a.

対向基板20におけるTFTアレイ基板10との対向面上には、遮光膜23が形成されている。遮光膜23は、例えば対向基板20における対向面上に平面的に見て、格子状に形成されている。対向基板20において、遮光膜23によって非開口領域が規定され、遮光膜23によって区切られた領域が、例えばプロジェクター用のランプや直視用のバックライトから出射された光を透過させる開口領域となる。尚、遮光膜23をストライプ状に形成し、該遮光膜23と、TFTアレイ基板10側に設けられたデータ線等の各種構成要素とによって、非開口領域を規定するようにしてもよい。   A light shielding film 23 is formed on the surface of the counter substrate 20 facing the TFT array substrate 10. For example, the light shielding film 23 is formed in a lattice shape when viewed in plan on the facing surface of the facing substrate 20. In the counter substrate 20, a non-opening area is defined by the light shielding film 23, and an area partitioned by the light shielding film 23 is an opening area through which light emitted from, for example, a projector lamp or a direct viewing backlight is transmitted. The light shielding film 23 may be formed in a stripe shape, and the non-opening region may be defined by the light shielding film 23 and various components such as data lines provided on the TFT array substrate 10 side.

遮光膜23上には、ITO等の透明材料からなる対向電極21が複数の画素電極9aと対向するように形成されている。また遮光膜23上には、画像表示領域10aにおいてカラー表示を行うために、開口領域及び非開口領域の一部を含む領域に、図2には図示しないカラーフィルターが形成されるようにしてもよい。対向基板20の対向面上における、対向電極21上には、配向膜22が形成されている。   On the light shielding film 23, a counter electrode 21 made of a transparent material such as ITO is formed so as to face the plurality of pixel electrodes 9a. Further, in order to perform color display in the image display area 10a, a color filter (not shown in FIG. 2) may be formed on the light shielding film 23 in an area including a part of the opening area and the non-opening area. Good. An alignment film 22 is formed on the counter electrode 21 on the counter surface of the counter substrate 20.

尚、図1及び図2に示したTFTアレイ基板10上には、上述したサンプリング回路7や走査線駆動回路104等の駆動回路に加えて、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。   In addition to the above-described driving circuits such as the sampling circuit 7 and the scanning line driving circuit 104, on the TFT array substrate 10 shown in FIGS. 1 and 2, precharge signals having a predetermined voltage level are applied to a plurality of data lines. A precharge circuit to be supplied in advance of each image signal, an inspection circuit for inspecting the quality, defects, etc. of the electro-optical device during manufacture or at the time of shipment may be formed.

次に、本実施形態に係る電気光学装置の画素部の電気的な構成について、図3を参照して説明する。ここに図3は、本実施形態に係る電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。   Next, an electrical configuration of the pixel portion of the electro-optical device according to the present embodiment will be described with reference to FIG. FIG. 3 is an equivalent circuit diagram of various elements, wirings, and the like in a plurality of pixels formed in a matrix forming the image display area of the electro-optical device according to this embodiment.

図3において、画像表示領域10aを構成するマトリクス状に形成された複数の画素の各々には、画素電極9a及びTFT30が形成されている。TFT30は、画素電極9aに電気的に接続されており、本実施形態に係る電気光学装置の動作時に画素電極9aをスイッチング制御する。画像信号が供給されるデータ線6aは、TFT30のソースに電気的に接続されている。データ線6aに書き込む画像信号S1、S2、・・・、Snは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線6a同士に対して、グループ毎に供給するようにしてもよい。   In FIG. 3, a pixel electrode 9a and a TFT 30 are formed in each of a plurality of pixels formed in a matrix that forms the image display region 10a. The TFT 30 is electrically connected to the pixel electrode 9a, and performs switching control of the pixel electrode 9a during the operation of the electro-optical device according to the present embodiment. The data line 6a to which the image signal is supplied is electrically connected to the source of the TFT 30. The image signals S1, S2,..., Sn to be written to the data lines 6a may be supplied line-sequentially in this order, or may be supplied for each group to a plurality of adjacent data lines 6a. May be.

TFT30のゲートには、走査線11が電気的に接続されており、本実施形態に係る電気光学装置は、所定のタイミングで、走査線11にパルス的に走査信号G1、G2、・・・、Gmを、この順に線順次で印加するように構成されている。画素電極9aは、TFT30のドレインに電気的に接続されており、スイッチング素子であるTFT30を一定期間だけそのスイッチを閉じることにより、データ線6aから供給される画像信号S1、S2、・・・、Snが所定のタイミングで書き込まれる。画素電極9aを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号S1、S2、・・・、Snは、対向基板に形成された対向電極との間で一定期間保持される。   The scanning line 11 is electrically connected to the gate of the TFT 30, and the electro-optical device according to the present embodiment pulses the scanning signals G 1, G 2,. Gm is applied in this order in a line sequential manner. The pixel electrode 9a is electrically connected to the drain of the TFT 30, and the image signal S1, S2,... Supplied from the data line 6a is closed by closing the switch of the TFT 30 serving as a switching element for a certain period. Sn is written at a predetermined timing. A predetermined level of image signals S1, S2,..., Sn written in the liquid crystal as an example of the electro-optical material via the pixel electrode 9a is held for a certain period with the counter electrode formed on the counter substrate. The

液晶層50(図2参照)を構成する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。例えば、ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストをもつ光が出射される。   The liquid crystal constituting the liquid crystal layer 50 (see FIG. 2) modulates light and enables gradation display by changing the orientation and order of the molecular assembly depending on the applied voltage level. For example, in the normally white mode, the transmittance for incident light is reduced according to the voltage applied in units of each pixel. In the normally black mode, the transmittance is applied in units of each pixel. As a result, the transmittance for incident light is increased, and light having a contrast corresponding to an image signal is emitted from the electro-optical device as a whole.

ここで保持された画像信号がリークすることを防ぐために、画素電極9aと対向電極21(図2参照)との間に形成される液晶容量と並列に蓄積容量70が付加されている。蓄積容量70によれば、画素電極9aにおける電位保持特性が向上し、コントラスト向上やフリッカーの低減といった表示特性の向上が可能となる。   In order to prevent the image signal held here from leaking, a storage capacitor 70 is added in parallel with the liquid crystal capacitor formed between the pixel electrode 9a and the counter electrode 21 (see FIG. 2). According to the storage capacitor 70, the potential holding characteristic of the pixel electrode 9a is improved, and the display characteristics such as improvement of contrast and reduction of flicker can be improved.

次に、上述の動作を実現する画素部の具体的な構成について、図4及び図5を参照して説明する。ここに図4は、画素部の具体的な構成を透過的に示す平面図である。また図5は、図4のA−A’線断面図である。尚、図4及び図5では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。また図4では、説明の便宜上、半導体層より下層側及びデータ線より上層側の各層についての図示を省略している。   Next, a specific configuration of the pixel portion that realizes the above-described operation will be described with reference to FIGS. FIG. 4 is a plan view transparently showing a specific configuration of the pixel portion. FIG. 5 is a cross-sectional view taken along the line A-A ′ of FIG. 4. In FIGS. 4 and 5, the scale of each layer / member is different for each layer / member to have a size that can be recognized on the drawing. In FIG. 4, for convenience of explanation, illustration of each layer on the lower layer side from the semiconductor layer and on the upper layer side from the data line is omitted.

図4及び図5において、TFT30は、半導体層1aと、ゲート電極3bとを含んで構成されている。   4 and 5, the TFT 30 includes the semiconductor layer 1a and the gate electrode 3b.

半導体層1aは、例えばポリシリコンからなり、Y方向に沿ったチャネル長を有するチャネル領域1a’、データ線側LDD領域1b及び画素電極側LDD領域1c並びにデータ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eからなる。即ち、TFT30はLDD構造を有している。   The semiconductor layer 1a is made of, for example, polysilicon, and has a channel region 1a ′ having a channel length along the Y direction, a data line side LDD region 1b, a pixel electrode side LDD region 1c, a data line side source / drain region 1d, and a pixel electrode side. It consists of a source / drain region 1e. That is, the TFT 30 has an LDD structure.

データ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eは、チャネル領域1a’を基準として、Y方向に沿ってほぼミラー対称に形成されている。データ線側LDD領域1bは、チャネル領域1a’及びデータ線側ソースドレイン領域1d間に形成されている。画素電極側LDD領域1cは、チャネル領域1a’及び画素電極側ソースドレイン領域1e間に形成されている。データ線側LDD領域1b、画素電極側LDD領域1c、データ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eは、例えばイオンインプランテーション法等の不純物打ち込みによって半導体層1aに不純物を打ち込んでなる不純物領域である。データ線側LDD領域1b及び画素電極側LDD領域1cはそれぞれ、データ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eよりも不純物の少ない低濃度な不純物領域として形成されている。このような不純物領域によれば、TFT30の非動作時において、ソース領域及びドレイン領域間に流れるオフ電流を低減し、且つTFT30の動作時に流れるオン電流の低下を抑制できる。尚、TFT30は、LDD構造を有することが好ましいが、データ線側LDD領域1b、画素電極側LDD領域1cに不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極をマスクとして不純物を高濃度に打ち込んでデータ線側ソースドレイン領域及び画素電極側ソースドレイン領域を形成する自己整合型であってもよい。   The data line side source / drain region 1d and the pixel electrode side source / drain region 1e are formed substantially in mirror symmetry along the Y direction with respect to the channel region 1a '. The data line side LDD region 1b is formed between the channel region 1a 'and the data line side source / drain region 1d. The pixel electrode side LDD region 1c is formed between the channel region 1a 'and the pixel electrode side source / drain region 1e. The data line side LDD region 1b, the pixel electrode side LDD region 1c, the data line side source / drain region 1d, and the pixel electrode side source / drain region 1e are formed by implanting impurities into the semiconductor layer 1a by an impurity implantation such as an ion implantation method. This is an impurity region. The data line side LDD region 1b and the pixel electrode side LDD region 1c are formed as low concentration impurity regions with less impurities than the data line side source / drain region 1d and the pixel electrode side source / drain region 1e, respectively. According to such an impurity region, when the TFT 30 is not operating, the off-current flowing between the source region and the drain region can be reduced, and a decrease in the on-current flowing when the TFT 30 is operating can be suppressed. The TFT 30 preferably has an LDD structure. However, the TFT 30 may have an offset structure in which no impurity implantation is performed in the data line side LDD region 1b and the pixel electrode side LDD region 1c. A self-alignment type in which the data line side source / drain region and the pixel electrode side source / drain region are formed by implanting the concentration may be used.

ゲート電極3bは、例えば導電性ポリシリコンから形成されており、部分的に半導体層1aのチャネル領域1a’と対向するように形成されている。ゲート電極3b及び半導体層1a間は、ゲート絶縁膜2によって絶縁されている。また、ゲート電極3bと同層には、第1中継層91が形成されている。   The gate electrode 3b is made of, for example, conductive polysilicon, and is formed so as to partially face the channel region 1a 'of the semiconductor layer 1a. The gate electrode 3b and the semiconductor layer 1a are insulated by the gate insulating film 2. A first relay layer 91 is formed in the same layer as the gate electrode 3b.

図5において、TFTアレイ基板10上のTFT30よりも下地絶縁膜12を介して下層側には、走査線11が設けられている。走査線11は、例えば、Ti(チタン)、Cr(クロム)、W(タングステン)、Ta(タンタル)、Mo(モリブデン)、Pd(パラジウム)等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等の遮光性材料からなる。走査線11は、TFTアレイ基板10における裏面反射や、複板式のプロジェクター等で他の液晶装置から発せられ合成光学系を突き抜けてくる光などである、TFTアレイ基板10側から装置内に入射する戻り光から、TFT30のチャネル領域1a’及びその周辺を遮光する下側遮光膜としても機能する。   In FIG. 5, the scanning line 11 is provided on the lower layer side of the TFT 30 on the TFT array substrate 10 through the base insulating film 12. The scanning line 11 includes, for example, at least one of refractory metals such as Ti (titanium), Cr (chromium), W (tungsten), Ta (tantalum), Mo (molybdenum), and Pd (palladium). It is made of a light shielding material such as a simple metal, an alloy, a metal silicide, a polysilicide, or a laminate of these. The scanning line 11 is incident on the TFT array substrate 10 from the TFT array substrate 10 side, such as back-surface reflection on the TFT array substrate 10 or light that is emitted from another liquid crystal device by a multi-plate projector or the like and penetrates the composite optical system. It also functions as a lower light-shielding film that shields the channel region 1a ′ of the TFT 30 and its periphery from the return light.

図4において、走査線11は、コンタクトホール82a及び82bを介してゲート電極3bと電気的に接続されている。これにより、ゲート電極3bには、走査線11によって伝達されるゲート信号が供給される。   In FIG. 4, the scanning line 11 is electrically connected to the gate electrode 3b through contact holes 82a and 82b. Thereby, the gate signal transmitted by the scanning line 11 is supplied to the gate electrode 3b.

図5において下地絶縁膜12は、走査線11からTFT30を層間絶縁する機能の他、TFTアレイ基板10の全面に形成されることにより、TFTアレイ基板10の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用TFT30の特性の劣化を防止する機能を有する。   In FIG. 5, the base insulating film 12 is formed on the entire surface of the TFT array substrate 10 in addition to the function of insulating the TFT 30 from the scanning line 11, so that the surface of the TFT array substrate 10 is rough during polishing or after cleaning. It has a function of preventing deterioration of the characteristics of the pixel switching TFT 30 due to remaining dirt and the like.

TFTアレイ基板10上のTFT30よりも第1層間絶縁膜41を介して上層側には、蓄積容量70が設けられている。蓄積容量70は、下部容量電極71と上部容量電極72が誘電体膜75を介して対向配置されることにより形成されている。   A storage capacitor 70 is provided on the upper layer side of the TFT 30 on the TFT array substrate 10 via the first interlayer insulating film 41. The storage capacitor 70 is formed by arranging a lower capacitor electrode 71 and an upper capacitor electrode 72 to face each other with a dielectric film 75 therebetween.

上部容量電極72は、後述する容量線300を介して定電位源と電気的に接続され、固定電位に維持された固定電位側容量電極である。上部容量電極72は、例えばAl(アルミニウム)、Ag(銀)等の金属又は合金を含んだ非透明な金属膜から形成されており、TFT30を遮光する上側遮光膜(内蔵遮光膜)としても機能する。尚、上部容量電極72は、例えば、Ti、Cr、W、Ta、Mo、Pd等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等から構成されていてもよい。この場合には、上部容量電極72の内臓遮光膜としての機能を高めることができる。   The upper capacitor electrode 72 is a fixed potential side capacitor electrode that is electrically connected to a constant potential source via a capacitor line 300 described later and maintained at a fixed potential. The upper capacitor electrode 72 is formed of a non-transparent metal film containing a metal or alloy such as Al (aluminum) or Ag (silver), for example, and also functions as an upper light shielding film (built-in light shielding film) that shields the TFT 30. To do. The upper capacitor electrode 72 includes, for example, at least one of refractory metals such as Ti, Cr, W, Ta, Mo, and Pd, a single metal, an alloy, a metal silicide, and a polysilicide, which are laminated. You may be comprised from things. In this case, the function of the upper capacitor electrode 72 as a built-in light shielding film can be enhanced.

下部容量電極71は、TFT30の画素電極側ソースドレイン領域1e及び画素電極9aに電気的に接続された画素電位側容量電極である。より具体的には、下部容量電極71は、コンタクトホール83を介して画素電極側ソースドレイン領域1eと電気的に接続されると共に、コンタクトホール84を介して第1中継層91に電気的に接続されている。第1中継層91は、コンタクトホール85を介して第2中継層92に電気的に接続されている。第2中継層92は、コンタクトホール86を介して第3中継層93に電気的に接続されている。第3中継層93は、コンタクトホール87を介して画素電極9aに電気的に接続されている。即ち、下部容量電極71は、第1中継層91、第2中継層92及び第3中継層93と共に、画素電極側ソースドレイン領域1e及び画素電極9a間の電気的な接続を中継する。尚、下部容量電極71は、画素電位側容量電極としての機能の他、上側遮光膜としての上部容量電極71とTFT30との間に配置される、光吸収層或いは遮光膜としての機能も有する。   The lower capacitor electrode 71 is a pixel potential side capacitor electrode electrically connected to the pixel electrode side source / drain region 1e of the TFT 30 and the pixel electrode 9a. More specifically, the lower capacitor electrode 71 is electrically connected to the pixel electrode side source / drain region 1 e through the contact hole 83 and electrically connected to the first relay layer 91 through the contact hole 84. Has been. The first relay layer 91 is electrically connected to the second relay layer 92 through the contact hole 85. The second relay layer 92 is electrically connected to the third relay layer 93 through the contact hole 86. The third relay layer 93 is electrically connected to the pixel electrode 9 a through the contact hole 87. That is, the lower capacitor electrode 71 relays the electrical connection between the pixel electrode side source / drain region 1e and the pixel electrode 9a together with the first relay layer 91, the second relay layer 92, and the third relay layer 93. The lower capacitance electrode 71 has a function as a light absorption layer or a light shielding film disposed between the upper capacitance electrode 71 as an upper light shielding film and the TFT 30 in addition to a function as a pixel potential side capacitance electrode.

誘電体膜75は、例えばHTO(High Temperature Oxide)膜、LTO(Low Temperature Oxide)膜等の酸化シリコン(SiO2)膜、或いは窒化シリコン(SiN)膜等から構成された単層構造、或いは多層構造を有している。   The dielectric film 75 is, for example, a single layer structure or a multilayer structure formed of a silicon oxide (SiO 2) film such as an HTO (High Temperature Oxide) film, an LTO (Low Temperature Oxide) film, or a silicon nitride (SiN) film. have.

TFTアレイ基板10上の蓄積容量70よりも第2層間絶縁膜42を介して上層側には、データ線6a、第2中継層92が設けられている。   A data line 6 a and a second relay layer 92 are provided on the upper layer side of the storage capacitor 70 on the TFT array substrate 10 via the second interlayer insulating film 42.

データ線6aは、半導体層1aのデータ線側ソースドレイン領域1dに、第1層間絶縁膜41、第2層間絶縁膜42及び第3層間絶縁膜43を貫通するコンタクトホール81を介して電気的に接続されている。データ線6a及びコンタクトホール81内部は、例えば、Al−Si−Cu、Al−Cu等のAl(アルミニウム)含有材料、又はAl単体、若しくはAl層とTiN層等との多層膜からなる。データ線6aは、TFT30を遮光する機能も有している。   The data line 6a is electrically connected to the data line side source / drain region 1d of the semiconductor layer 1a through a contact hole 81 penetrating the first interlayer insulating film 41, the second interlayer insulating film 42, and the third interlayer insulating film 43. It is connected. The data line 6a and the inside of the contact hole 81 are made of, for example, an Al (aluminum) -containing material such as Al—Si—Cu or Al—Cu, Al alone, or a multilayer film including an Al layer and a TiN layer. The data line 6a also has a function of shielding the TFT 30 from light.

第2中継層92は、第3層間絶縁膜43上においてデータ線6aと同層に形成されている。データ線6a及び第2中継層92は、例えば金属膜等の導電材料で構成される薄膜を、第3層間絶縁膜43上に薄膜形成法を用いて形成しておき、当該薄膜を部分的に除去、即ちパターニングすることによって相互に離間させた状態で形成される。このように、データ線6a及び第2中継層92を同一工程で形成すれば、装置の製造プロセスを簡便にできる。   The second relay layer 92 is formed on the third interlayer insulating film 43 in the same layer as the data line 6a. For the data line 6a and the second relay layer 92, a thin film made of a conductive material such as a metal film is formed on the third interlayer insulating film 43 by using a thin film forming method, and the thin film is partially formed. It is formed in a state of being separated from each other by removal, that is, patterning. Thus, if the data line 6a and the second relay layer 92 are formed in the same process, the device manufacturing process can be simplified.

TFTアレイ基板10上のデータ線6aよりも第3層間絶縁膜43を介して上層側には、容量線300及び第3中継層93が設けられている。   A capacitor line 300 and a third relay layer 93 are provided on the upper layer side of the data line 6 a on the TFT array substrate 10 via the third interlayer insulating film 43.

容量線300は、例えばアルミニウム等の金属を含んで構成されており、上述したように、上部容量電極に対して固定電位を供給する。一方で、容量線300と同層に形成された第3中継層93は、半導体層1aにおける画素電極側ソースドレイン領域1eと画素電極9aとの電気的導通を中継している。   The capacitor line 300 is configured to include a metal such as aluminum, and supplies a fixed potential to the upper capacitor electrode as described above. On the other hand, the third relay layer 93 formed in the same layer as the capacitor line 300 relays electrical conduction between the pixel electrode side source / drain region 1e and the pixel electrode 9a in the semiconductor layer 1a.

画素電極9aは、容量線300よりも第4層間絶縁膜44を介して上層側に形成されている。画素電極9aは、第3中継層93,第2中継層92,第1中継層、及び下部容量電極71を介して半導体層1aの画素電極側ソースドレイン領域1eに電気的に接続されている。画素電極9aと第3中継層93とを電気的に接続するコンタクトホール87は、第5層間絶縁層45を貫通するように形成された孔部の内壁にITO等の画素電極9aを構成する導電材料が成膜されることによって形成されている。画素電極9aの上側表面には、ラビング処理等の所定の配向処理が施された配向膜が設けられている。   The pixel electrode 9 a is formed on the upper layer side of the capacitor line 300 via the fourth interlayer insulating film 44. The pixel electrode 9a is electrically connected to the pixel electrode side source / drain region 1e of the semiconductor layer 1a via the third relay layer 93, the second relay layer 92, the first relay layer, and the lower capacitor electrode 71. The contact hole 87 that electrically connects the pixel electrode 9a and the third relay layer 93 is a conductive material that constitutes the pixel electrode 9a such as ITO on the inner wall of the hole formed so as to penetrate the fifth interlayer insulating layer 45. It is formed by depositing a material. An alignment film subjected to a predetermined alignment process such as a rubbing process is provided on the upper surface of the pixel electrode 9a.

上述した画素部の構成は各画素部に共通であり、画像表示領域10a(図1参照)には、かかる画素部が周期的に形成されている。   The configuration of the pixel portion described above is common to each pixel portion, and such pixel portions are periodically formed in the image display region 10a (see FIG. 1).

次に、本実施形態に係る電気光学装置の周辺領域(即ち、画像表示領域10aの周囲に位置する領域)の構成について、図6から図9を参照して説明する。ここに図6は、実施形態に係る電気光学装置の周辺領域の構成を示す平面図であり、図7は、制御信号配線及び定電位配線の具体的な構成を示す部分拡大図である。また図8は、比較例に係る電気光学装置において発生する寄生容量を配線毎に示すグラフであり、図9は、本実施形態に係る電気光学装置において発生する寄生容量を配線毎に示すグラフである。   Next, the configuration of the peripheral area of the electro-optical device according to the present embodiment (that is, the area positioned around the image display area 10a) will be described with reference to FIGS. FIG. 6 is a plan view showing a configuration of the peripheral region of the electro-optical device according to the embodiment, and FIG. 7 is a partially enlarged view showing a specific configuration of the control signal wiring and the constant potential wiring. FIG. 8 is a graph showing the parasitic capacitance generated in the electro-optical device according to the comparative example for each wiring, and FIG. 9 is a graph showing the parasitic capacitance generated in the electro-optical device according to the present embodiment for each wiring. is there.

図6において、TFTアレイ基板10の一辺には、複数の外部回路接続端子102が配列されており、外部回路から出力された各種信号が入力される。具体的には、図の右から順に、共通電位LCCOM、制御信号SEL1〜SEL8、画像信号VID1〜VID244、電源電位VSS及びVDD、イネーブル信号ENBY1及びENBY2、転送方向制御信号DIRY、クロック信号の反転信号CLYB、クロック信号CLY、スタート信号DY、共通電位LCCOMが夫々供給される。   In FIG. 6, a plurality of external circuit connection terminals 102 are arranged on one side of the TFT array substrate 10, and various signals output from the external circuit are input. Specifically, in order from the right in the figure, common potential LCCOM, control signals SEL1 to SEL8, image signals VID1 to VID244, power supply potentials VSS and VDD, enable signals ENBY1 and ENBY2, transfer direction control signal DIRY, and an inverted signal of the clock signal CLYB, clock signal CLY, start signal DY, and common potential LCCOM are supplied.

共通電位LCCOMは、容量線300を介して上部容量電極72(図5参照)に供給される。これにより、各画素において蓄積容量70が形成される。   The common potential LCCOM is supplied to the upper capacitor electrode 72 (see FIG. 5) via the capacitor line 300. Thereby, a storage capacitor 70 is formed in each pixel.

制御信号SEL1〜SEL8は、制御信号配線170を介して、サンプリング回路7を構成するサンプリングスイッチ77のゲートへと供給される。サンプリングスイッチ77は、制御信号SEL1〜SEL8に応じてオンオフが切替えられる。   The control signals SEL1 to SEL8 are supplied to the gate of the sampling switch 77 constituting the sampling circuit 7 through the control signal wiring 170. The sampling switch 77 is switched on / off according to the control signals SEL1 to SEL8.

画像信号VID1〜VID224は、画像信号配線150を介して、サンプリング回路7を構成するサンプリングスイッチ77のソースへと供給される。画像信号は、サンプリングスイッチ77がオンとされた場合に、サンプリングスイッチのドレイン側からデータ線6bへと出力される。   The image signals VID <b> 1 to VID <b> 224 are supplied to the source of the sampling switch 77 constituting the sampling circuit 7 via the image signal wiring 150. The image signal is output from the drain side of the sampling switch to the data line 6b when the sampling switch 77 is turned on.

尚、本実施形態に係る電気光学装置では、複数のデータ線6aに対応する画像信号が一の画像信号配線150によってまとめて供給される。まとめて供給された画像信号は、サンプリングスイッチ77のオンオフが切替えられることによって、供給されるべきデータ線6bへと振り分けられる。   In the electro-optical device according to the present embodiment, image signals corresponding to the plurality of data lines 6 a are supplied together by one image signal wiring 150. The image signals supplied together are distributed to the data line 6b to be supplied by switching on / off of the sampling switch 77.

電源電位VSS及びVDD、イネーブル信号ENBY1及びENBY2、転送方向制御信号DIRY、クロック信号の反転信号CLYB、クロック信号CLY、スタート信号DYは、それぞれ走査線駆動回路104へと供給される。   The power supply potentials VSS and VDD, enable signals ENBY1 and ENBY2, transfer direction control signal DIRY, clock signal inversion signal CLYB, clock signal CLY, and start signal DY are supplied to the scanning line drive circuit 104, respectively.

ここで本実施形態では特に、制御信号線170に沿うように定電位配線200a及び200bが設けられている。定電位配線200a及び200bには、走査線駆動回路104に供給される電源電位VSSが、定電位供給線201から供給されている。よって、定電位配線200a及び200bは定電位とされている。更に、定電位配線200aには、定電位供給線202からも電源電位VSSが供給されている。このように複数箇所から定電位が供給されるようにすれば、定電位配線200aにおける配線抵抗等による電位変動を抑制することができる。   Here, particularly in the present embodiment, the constant potential wirings 200 a and 200 b are provided along the control signal line 170. The power supply potential VSS supplied to the scanning line driving circuit 104 is supplied from the constant potential supply line 201 to the constant potential wirings 200a and 200b. Therefore, the constant potential wirings 200a and 200b are set to a constant potential. Further, the power supply potential VSS is also supplied from the constant potential supply line 202 to the constant potential wiring 200a. If constant potentials are supplied from a plurality of locations in this way, potential fluctuation due to wiring resistance or the like in the constant potential wiring 200a can be suppressed.

定電位配線200aは、制御信号配線170とサンプリング回路7周辺の画像信号配線150との間に発生する寄生容量を低減させるシールドとして機能する。定電位配線200bは、制御信号配線170と各サンプリングスイッチ77に対して枝分かれする前の画像信号配線150との間に発生する寄生容量を低減させるシールドとして機能する。   The constant potential wiring 200 a functions as a shield that reduces parasitic capacitance generated between the control signal wiring 170 and the image signal wiring 150 around the sampling circuit 7. The constant potential wiring 200 b functions as a shield that reduces the parasitic capacitance generated between the control signal wiring 170 and the image signal wiring 150 before branching with respect to each sampling switch 77.

配線間に発生する寄生容量は、例えば表示画像におけるゴースト等、表示上の不具合の原因となるおそれがある。これに対し本実施形態に係る電気光学装置では、制御信号配線170と画像信号配線150との間に定電位配線200a及び200bが設けられているため、寄生容量に起因する表示上の不具合を好適に防止することができる。   The parasitic capacitance generated between the wirings may cause a display defect such as a ghost in the display image. On the other hand, in the electro-optical device according to the present embodiment, since the constant potential wirings 200a and 200b are provided between the control signal wiring 170 and the image signal wiring 150, a display defect due to parasitic capacitance is preferable. Can be prevented.

また、定電位配線200a及び200bには、制御信号配線170とは逆方向から定電位が供給されている。具体的には、制御信号SEL1〜8が図の右から左に流れるように供給されるのに対し、定電位VSSは、図の左方向から供給される。このようにすれば、制御信号配線170における制御信号SEL1〜8の電位が比較的変動し易い末端側(即ち、図の左側)において、定電位配線200a及び200bは定電位VSSを保持し易くなる。従って、定電位配線200a及び200bのシールドとしての機能をより効率的に発揮させることが可能となる。   In addition, a constant potential is supplied to the constant potential wirings 200a and 200b from the opposite direction to the control signal wiring 170. Specifically, the control signals SEL1 to SEL8 are supplied so as to flow from the right to the left in the figure, whereas the constant potential VSS is supplied from the left in the figure. In this way, the constant potential wirings 200a and 200b can easily hold the constant potential VSS on the terminal side where the potentials of the control signals SEL1 to SEL1 in the control signal wiring 170 tend to fluctuate relatively easily (that is, on the left side in the drawing). . Therefore, the function as a shield of the constant potential wirings 200a and 200b can be more efficiently exhibited.

図7において、定電位配線200aと制御信号SEL1が供給される制御信号配線170との距離L1は、互いに隣り合う制御信号配線170同士の距離L2と同じになるように設けられている。同様に、定電位配線200bと制御信号SEL8が供給される制御信号配線170との距離L3は、距離L2と同じになるように設けられている。   In FIG. 7, the distance L1 between the constant potential wiring 200a and the control signal wiring 170 to which the control signal SEL1 is supplied is provided to be the same as the distance L2 between the control signal wirings 170 adjacent to each other. Similarly, the distance L3 between the constant potential wiring 200b and the control signal wiring 170 to which the control signal SEL8 is supplied is provided to be the same as the distance L2.

複数の制御信号配線170が並んで設けられる場合、互いに隣り合う制御信号配線170間には、少なからず寄生容量が発生してしまう。ここで仮に、上述した定電位配線200a及び200bが設けられていないとすると、両端の制御信号配線(即ち、制御信号SEL1及びSEL8が供給される配線)と、両端以外の制御信号配線(即ち、制御信号SEL2からSEL7が供給される配線)とでは、発生する寄生容量が互いに異なる値となる。よって、各制御信号配線170で、発生する寄生容量にばらつきが生じてしまうおそれがある。   When a plurality of control signal wirings 170 are provided side by side, parasitic capacitance is generated between the control signal wirings 170 adjacent to each other. If the constant potential wirings 200a and 200b described above are not provided, the control signal wirings at both ends (that is, the wirings to which the control signals SEL1 and SEL8 are supplied) and the control signal wirings other than both ends (that is, the wirings) The generated parasitic capacitances are different from each other in the control signals SEL2 to SEL7. Therefore, the parasitic capacitance generated in each control signal wiring 170 may vary.

具体的には図8に示すように、片側にしか制御信号配線170が存在しない配線(即ち、制御信号SEL1及びSEL8が供給される配線)では寄生容量が比較的小さくなり、両側に制御信号配線が存在する配線(即ち、制御信号SEL2からSEL7が供給される配線)では寄生容量が比較的大きくなる。   Specifically, as shown in FIG. 8, the parasitic capacitance is relatively small in the wiring in which the control signal wiring 170 exists only on one side (that is, the wiring to which the control signals SEL1 and SEL8 are supplied), and the control signal wiring on both sides. The parasitic capacitance is relatively large in the wiring in which the signal exists (that is, the wiring supplied with the control signals SEL2 to SEL7).

しかるに本実施形態に係る電気光学装置では、制御信号配線170の両端に定電位配線200a及び200bが設けられている。よって、制御信号SEL1が供給される制御信号配線170は、一方にSEL2が供給される制御信号配線170、他方に定電位配線200aが存在する状態となる。また、制御信号SEL8が供給される制御信号配線170は、一方にSEL7が供給される制御信号配線170、他方に定電位配線200bが存在する状態となる。即ち、両端の制御信号配線170及び両端以外の制御信号配線170の周囲の配線状況が互いに近付けられる。従って、寄生容量のばらつきを小さくすることができる。   However, in the electro-optical device according to the present embodiment, the constant potential wirings 200 a and 200 b are provided at both ends of the control signal wiring 170. Therefore, the control signal wiring 170 to which the control signal SEL1 is supplied is in a state where the control signal wiring 170 to which SEL2 is supplied on one side and the constant potential wiring 200a on the other side. Further, the control signal wiring 170 to which the control signal SEL8 is supplied is in a state where the control signal wiring 170 to which SEL7 is supplied on one side and the constant potential wiring 200b on the other side exist. That is, the wiring conditions around the control signal wiring 170 at both ends and the control signal wiring 170 other than both ends are brought close to each other. Therefore, variations in parasitic capacitance can be reduced.

具体的には図9に示すように、片側にしか制御信号配線170が存在しない配線(即ち、制御信号SEL1及びSEL8が供給される配線)の寄生容量が大きくされ、グラフは直線に近づく。寄生容量のばらつきを小さくすることにより、例えば系列スジ等の表示上の不具合を抑制することができる。   Specifically, as shown in FIG. 9, the parasitic capacitance of the wiring in which the control signal wiring 170 exists only on one side (that is, the wiring to which the control signals SEL1 and SEL8 are supplied) is increased, and the graph approaches a straight line. By reducing the variation of the parasitic capacitance, it is possible to suppress display defects such as series streaks.

以上説明したように、本実施形態に係る電気光学装置では、配線間に発生する寄生容量が低減されると共にばらつきが小さくされることで、表示上の様々な不具合を抑制することができる。従って、高品質な画像を表示することが可能である。   As described above, in the electro-optical device according to the present embodiment, various problems on display can be suppressed by reducing the parasitic capacitance generated between the wirings and reducing the variation. Therefore, it is possible to display a high quality image.

<電子機器>
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。ここに図10は、プロジェクターの構成例を示す平面図である。以下では、この液晶装置をライトバルブとして用いたプロジェクターについて説明する。
<Electronic equipment>
Next, the case where the liquid crystal device which is the above-described electro-optical device is applied to various electronic devices will be described. FIG. 10 is a plan view showing a configuration example of the projector. Hereinafter, a projector using the liquid crystal device as a light valve will be described.

図10に示されるように、プロジェクター1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106及び2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶パネル1110R、1110B及び1110Gに入射される。   As shown in FIG. 10, a lamp unit 1102 including a white light source such as a halogen lamp is provided inside the projector 1100. The projection light emitted from the lamp unit 1102 is separated into three primary colors of RGB by four mirrors 1106 and two dichroic mirrors 1108 arranged in the light guide 1104, and serves as a light valve corresponding to each primary color. The light enters the liquid crystal panels 1110R, 1110B, and 1110G.

液晶パネル1110R、1110B及び1110Gの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるR、G、Bの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。このダイクロイックプリズム1112においては、R及びBの光が90度に屈折する一方、Gの光が直進する。従って、各色の画像が合成される結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されることとなる。   The configurations of the liquid crystal panels 1110R, 1110B, and 1110G are the same as those of the liquid crystal device described above, and are driven by R, G, and B primary color signals supplied from the image signal processing circuit. The light modulated by these liquid crystal panels enters the dichroic prism 1112 from three directions. In the dichroic prism 1112, R and B light is refracted at 90 degrees, while G light travels straight. Therefore, as a result of the synthesis of the images of the respective colors, a color image is projected onto the screen or the like via the projection lens 1114.

ここで、各液晶パネル1110R、1110B及び1110Gによる表示像について着目すると、液晶パネル1110Gによる表示像は、液晶パネル1110R、1110Bによる表示像に対して左右反転することが必要となる。   Here, paying attention to the display images by the liquid crystal panels 1110R, 1110B, and 1110G, the display image by the liquid crystal panel 1110G needs to be horizontally reversed with respect to the display images by the liquid crystal panels 1110R and 1110B.

尚、液晶パネル1110R、1110B及び1110Gには、ダイクロイックミラー1108によって、R、G、Bの各原色に対応する光が入射するので、カラーフィルターを設ける必要はない。   Since light corresponding to the primary colors R, G, and B is incident on the liquid crystal panels 1110R, 1110B, and 1110G by the dichroic mirror 1108, it is not necessary to provide a color filter.

尚、図10を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビや、ビューファインダー型、モニタ直視型のビデオテープレコーダー、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。   In addition to the electronic device described with reference to FIG. 10, a mobile personal computer, a mobile phone, an LCD TV, a viewfinder type, a monitor direct-view type video tape recorder, a car navigation device, a pager, an electronic device Examples include notebooks, calculators, word processors, workstations, videophones, POS terminals, and devices with touch panels. Needless to say, the present invention can be applied to these various electronic devices.

また、本発明は上述の各実施形態で説明した液晶装置以外にも反射型液晶装置(LCOS)、プラズマディスプレイ(PDP)、電界放出型ディスプレイ(FED、SED)、有機ELディスプレイ、デジタルマイクロミラーデバイス(DMD)、電気泳動装置等にも適用可能である。   In addition to the liquid crystal devices described in the above embodiments, the present invention includes a reflective liquid crystal device (LCOS), a plasma display (PDP), a field emission display (FED, SED), an organic EL display, and a digital micromirror device. (DMD), electrophoresis apparatus and the like are also applicable.

本発明は、上述した実施形態に限られるものではなく、特許請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置、及び該電気光学装置を備えた電子機器もまた本発明の技術的範囲に含まれるものである。   The present invention is not limited to the above-described embodiments, and can be appropriately changed without departing from the spirit or idea of the invention that can be read from the claims and the entire specification, and an electro-optical device with such a change. In addition, an electronic apparatus including the electro-optical device is also included in the technical scope of the present invention.

1a…半導体層、3b…ゲート電極、6a…データ線、7…サンプリング回路、9a…画素電極、10…TFTアレイ基板、10a…画像表示領域、11…走査線、20…対向基板、30…TFT、50…液晶層、70…蓄積容量、77…サンプリングスイッチ、102…外部回路接続端子、104…走査線駆動回路、150…画像信号配線、170…制御信号配線、200a,200b…定電位配線   DESCRIPTION OF SYMBOLS 1a ... Semiconductor layer, 3b ... Gate electrode, 6a ... Data line, 7 ... Sampling circuit, 9a ... Pixel electrode, 10 ... TFT array substrate, 10a ... Image display area, 11 ... Scanning line, 20 ... Counter substrate, 30 ... TFT , 50 ... Liquid crystal layer, 70 ... Storage capacitor, 77 ... Sampling switch, 102 ... External circuit connection terminal, 104 ... Scanning line drive circuit, 150 ... Image signal wiring, 170 ... Control signal wiring, 200a, 200b ... Constant potential wiring

Claims (7)

画素領域に、
データ線と、
前記データ線と交差する走査線と、
前記画素領域の周囲に位置する周辺領域に、
前記データ線に電気的に接続されたスイッチング素子と、
前記スイッチング素子に制御信号を供給する制御信号配線と、
前記スイッチング素子に画像信号を供給する画像信号配線と、
前記制御信号配線と前記画像信号配線との間に、定電位が供給される定電位配線と
を備えることを特徴とする電気光学装置。
In the pixel area,
Data lines,
A scan line intersecting the data line;
In a peripheral region located around the pixel region,
A switching element electrically connected to the data line;
A control signal wiring for supplying a control signal to the switching element;
An image signal wiring for supplying an image signal to the switching element;
An electro-optical device comprising: a constant potential wiring to which a constant potential is supplied between the control signal wiring and the image signal wiring.
前記定電位配線に前記定電位を供給する定電位供給線を備え、
前記定電位配線は、前記定電位供給線と複数箇所で互いに電気的に接続される
ことを特徴とする請求項1に記載の電気光学装置。
A constant potential supply line for supplying the constant potential to the constant potential wiring;
The electro-optical device according to claim 1, wherein the constant potential wiring is electrically connected to the constant potential supply line at a plurality of locations.
前記定電位配線は、前記定電位として、前記走査線を駆動する走査線駆動回路に供給される電源電位が供給されることを特徴とする請求項1又は2に記載の電気光学装置。   The electro-optical device according to claim 1, wherein the constant potential wiring is supplied with a power supply potential supplied to a scanning line driving circuit that drives the scanning line as the constant potential. 前記制御信号配線は、複数並んで設けられており、
前記定電位配線は、複数の前記制御信号配線のうち、端に位置する前記制御信号配線に沿うように設けられている
ことを特徴とする請求項1から3のいずれか一項に記載の電気光学装置。
A plurality of the control signal wirings are provided side by side,
The electric potential according to any one of claims 1 to 3, wherein the constant potential wiring is provided along the control signal wiring located at an end of the plurality of control signal wirings. Optical device.
前記定電位配線は、前記端に位置する前記制御信号配線との距離が、互いに隣り合う前記制御信号配線間の距離と同じになるように設けられていることを特徴とする請求項4に記載の電気光学装置。   The said constant potential wiring is provided so that the distance with the said control signal wiring located in the said end may become the same as the distance between the said adjacent control signal wiring. Electro-optic device. 前記定電位配線は、前記制御信号配線に前記制御信号が供給される一端とは反対側の他端側に位置する端部から、前記定電位が供給されることを特徴とする請求項1から5のいずれか一項に記載の電気光学装置。   The constant potential is supplied to the constant potential wiring from an end located on the other end side opposite to one end to which the control signal is supplied to the control signal wiring. The electro-optical device according to claim 5. 請求項1から6のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。   An electronic apparatus comprising the electro-optical device according to claim 1.
JP2010057134A 2010-03-15 2010-03-15 Electro-optical device and electronic equipment Withdrawn JP2011191476A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010057134A JP2011191476A (en) 2010-03-15 2010-03-15 Electro-optical device and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010057134A JP2011191476A (en) 2010-03-15 2010-03-15 Electro-optical device and electronic equipment

Publications (1)

Publication Number Publication Date
JP2011191476A true JP2011191476A (en) 2011-09-29

Family

ID=44796486

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010057134A Withdrawn JP2011191476A (en) 2010-03-15 2010-03-15 Electro-optical device and electronic equipment

Country Status (1)

Country Link
JP (1) JP2011191476A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11333910B2 (en) 2018-11-20 2022-05-17 Seiko Epson Corporation Electro-optical device with a pre-charge circuit between pre-charge control signal lines

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11333910B2 (en) 2018-11-20 2022-05-17 Seiko Epson Corporation Electro-optical device with a pre-charge circuit between pre-charge control signal lines

Similar Documents

Publication Publication Date Title
JP5782676B2 (en) Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device
JP5423548B2 (en) Electro-optical device and electronic apparatus
JP5724531B2 (en) Electro-optical device and electronic apparatus
JP5532568B2 (en) Electro-optical device and electronic apparatus
JP2009047967A (en) Electro-optical device and electronic apparatus
JP4155317B2 (en) Electro-optical device and electronic apparatus including the same
JP2010039212A (en) Electro-optical device and electronic apparatus
JP2010078942A (en) Electrooptical device and electronic equipment
JP5223418B2 (en) Electro-optical device and electronic apparatus
JP5909919B2 (en) Electro-optical device and electronic apparatus
JP2004004540A (en) Electro-optical device, drive circuit for the same, and electronic apparatus
JP6409894B2 (en) Electro-optical device and electronic apparatus
JP5470894B2 (en) Electro-optical device and electronic apparatus
JP5347412B2 (en) Electro-optical device and electronic apparatus
JP2010067879A (en) Thin-film transistor, electro-optical device, and electronic apparatus
JP6146441B2 (en) Electro-optical device and electronic apparatus
JP2011191476A (en) Electro-optical device and electronic equipment
JP2012155007A (en) Liquid crystal device and electronic apparatus
JP2011180524A (en) Electro-optical device and electronic equipment
JP2011180550A (en) Electro-optical device and electronic apparatus
JP2011221119A (en) Electro-optic device, electronic equipment, and manufacturing method of electro-optic device
JP2009300477A (en) Electro-optical device and electronic apparatus
JP2008180761A (en) Electrooptical device, driving method thereof and electronic equipment
JP5278584B2 (en) Electro-optical device and electronic apparatus
JP5169849B2 (en) Electro-optical device and electronic apparatus

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20130604