JP2012529225A - 予測的オーバードライブ検出のための装置および方法 - Google Patents

予測的オーバードライブ検出のための装置および方法 Download PDF

Info

Publication number
JP2012529225A
JP2012529225A JP2012513949A JP2012513949A JP2012529225A JP 2012529225 A JP2012529225 A JP 2012529225A JP 2012513949 A JP2012513949 A JP 2012513949A JP 2012513949 A JP2012513949 A JP 2012513949A JP 2012529225 A JP2012529225 A JP 2012529225A
Authority
JP
Japan
Prior art keywords
overdrive
amplitude
signal
power amplifier
predistorter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012513949A
Other languages
English (en)
Other versions
JP5319013B2 (ja
Inventor
バーンズ，ビンセント・シィ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xilinx Inc
Original Assignee
Xilinx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xilinx Inc filed Critical Xilinx Inc
Publication of JP2012529225A publication Critical patent/JP2012529225A/ja
Application granted granted Critical
Publication of JP5319013B2 publication Critical patent/JP5319013B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits

Abstract

たとえば無線通信システム内で利用されるパワーアンプ（２０８）用の、効率的な駆動レベル選択のための方法および装置であって、それは、デジタルプレディスト−ション（ＤＰＤ）を利用して駆動レベルを適合的にかつ予測的に選択する。ＤＰＤは、たとえば、指定伝送周波数帯域におけるスペクトルマスクコンプライアンスを維持しながら、パワーアンプの効率を増加する。方法は、まず、伝送されるべき歪みのない波形のピーク振幅を決定し（５０２）、そして、歪みのない信号がプレディストーションされた後（５０８）にパワーアンプ（２０８）によって伝送されるべき最大電力を予測する。その後、パワーアンプ（２０８）の予測された駆動レベルに基づいてオーバードライブメトリックが計算され、それは、プレディストータ（２０２）およびパワーアンプ（２０８）のカスケードが線形的に動作することが予測されるか否かを示す。そして、オーバードライブメトリックは、最適なパワーアンプ性能を保証するために用いられ、それによって、非常に保守的なパワーアンプ設定を用いる必要性を排除する。

Description

発明の分野
本発明の実施形態は、概して、オーバードライブ検出および予測に関し、より特定的には、たとえば、デジタルプレディストーション（digital predistortion：ＤＰＤ）ベースの伝送システムにおいて利用されるような動的オーバードライブ検出および予測に関する。
背景
無線通信時代の到来が、複数のワイヤレス通信プロトコルを定義する多くのエアインターフェース基準の進化をもたらした。このようなワイヤレス通信プロトコルは、第三世代パートナーシッププロジェクト（the third generation partnership project：３ＧＰＰ）によって定められるような基準を支援し、それは、国際電気通信連合（International Telecommunication Union：ＩＴＵ）の国際携帯電話通信２０００（International Mobile Telecommunications 2000）プロジェクトの範囲内における全世界的に適用可能な第三世代（３Ｇ）携帯電話システム仕様を開発することを追求する電気通信協会のグループ間のコラボレーションである。関連する３ＧＰＰ仕様のサンプリングは、例を挙げると、ロングタームエボリューション（ＬＴＥ）仕様、マイクロ波利用アクセスに関する世界的な相互運用（worldwide interoperability for microwave access：ＷｉＭＡＸ）仕様、広帯域符号分割多元接続（wideband code division multiple access：ＷＣＤＭＡ）仕様、および時間分割同期コード分割多元接続（time-division synchronous code-division multiple access：TD-SCDMA）仕様を含む。
３Ｇワイヤレス通信システムは、他の特徴の中で、限定された帯域幅チャンネルで音声、データ、およびマルチメディアサービスを送信するために、複素変調フォーマットを採用している。このようなワイヤレス通信システムは、信頼できる信頼性を有する高性能を提供するが、最終送信段に存在するパワーアンプの線形性に依存している。言い換えれば、ワイヤレス通信システムは、過度な歪みおよび指定伝送周波数外への過度の信号電力漏洩のない複素変調フォーマットを示す信号の振幅を増幅するそれらのパワーアンプに依存している。
隣接伝送チャンネルへの信号電力漏洩は、隣接チャンネル漏洩（adjacent channel leakage：ＡＣＬ）としても知られるが、隣接チャンネル内に大きな歪みを生成し、それらのチャンネルに過度のビットエラーを生成する。結果として、パワーアンプのダイナミックレンジを通して適切なＡＣＬ比（ＡＣＬＲ）を維持することが、ビットエラー比率（ＢＥＲ）を許容限界範囲内維持するために必要とされる重要な要素である。
しかしながら、ＡＣＬＲは、パワーアンプの入力信号に存在する、不完全な同相／直角位相（in-phase/quadrature-phase：Ｉ／Ｑ）変調されたスペクトルによって悪影響を受け得る。ＡＣＬＲは、パワーアンプ自体によって付加され得る、チャンネル外搬送ノイズおよび／または相互変調歪みによっても悪影響を受け得る。特に、パワーアンプが圧縮点に近づくにつれて、結果として生じる帯域外スペクトル成分の電力レベル、または相互変調（ＩＭ）積が、同様に増加する。帯域外スペクトル成分の周波数は、しばしば隣接チャンネルの周波数帯域の範囲内に存在するので、ＡＣＬＲは悪影響を受け得る。
ＷＣＤＭＡシステムについて、ＡＣＬＲは、メインチャンネルにおける総合信号電力に対する隣接チャンネルにおける総合信号電力の比率として定義される。したがって、ＡＣＬＲの増加は、結果として生じるシステム性能の低下を伴う増加したＢＥＲを示す通信システムを表わすことになる。残念ながら、ＷＣＤＭＡシステムは比較的高いピーク対平均電力比、または波高因子を示す通信信号を利用している。その結果、圧縮点近傍で動作するパワーアンプは、相対的に線形領域の範囲で動作していたとしても、増幅される信号の高い波高因子によって、結果としてＡＣＬＲの増加を生じる圧縮点において駆動され得る。
ワイヤレス通信システムのパワーアンプの非線形動作を最小化するために用いられる１つの技術は、予測されるピーク対平均電力比よりも実質的に小さい量に、パワーアンプの駆動レベルを単純に減少することである。しかしながら、そのような信号駆動レベルの低減は、信号駆動レベルの低減がしばしば対応する信号対雑音比（Ｓ／Ｎ比：ＳＮＲ）の減少をもたらすので、無線リンク性能に支障をきたすおそれがある。一方で、ＳＮＲを増加するために信号駆動レベルを増加することは、パワーアンプのゲイン圧縮を引き起こし、それは、パワーアンプによって生成される相互変調積を増加し、それによって、上述のようにＡＣＬＲが増加する。
したがって、ワイヤレス通信システムの最終送信段におけるパワーアンプの適切な駆動レベルを選択することが、ＳＮＲを最大化しながらＡＣＬＲを最小化するために重要である。しかしながら、適切な駆動レベルを選択することは、パワーアンプの圧縮点が時間および温度とともに変化するので、困難なタスクである。さらに、伝送波形のピーク対平均電力比が非常に予測困難になり、それはパワーアンプの駆動レベルの適切な選択をさらに複雑にする。
したがって、ワイヤレス通信システムにおいて利用されるパワーアンプの駆動レベルの適切な選択を容易にする動的かつ予測的な技術を開発するための努力が続けられている。
要約
先行技術の制限を克服するため、および本明細書を読みそして理解することで明らかとなる他の制限を克服するために、本発明のさまざまな実施形態が、ワイヤレス通信システムにおいて利用されるパワーアンプの駆動レベルの動的かつ適合的な選択を容易にする方法および装置を開示する。
本発明の１つの実施形態によれば、予測的オーバードライブ保護のための方法は、プレディストーションされた波形のピーク振幅を決定するステップと、プレディストータによってプレディストーションされた波形に追加されるべきプレディストーション量を決定するステップとを備え得る。方法は、決定されたプレディストーション量がプレディストーションされた波形に追加された後に、パワーアンプによって受信されるべき最大電力振幅を予測するステップをさらに備え得る。方法は、パワーアンプによって伝送されるべき最大電力振幅を予測するステップと、伝送されるべき予測された最大電力振幅およびプレディストーションされた波形のピーク振幅に応答して、オーバードライブメトリックを演算するステップとをさらに備え得る。方法は、容認可能なオーバードライブメトリック演算に応答して、プレディストーションされた波形に決定されたプレディストーション量を追加するステップをさらに備え得る。
この実施形態においては、上記追加されるべきプレディストーション量を決定するステップは、デジタルプレディストータによって適用されるべき拡張係数を演算するステップを含み得る。パワーアンプによって受信されるべき最大電力振幅を予測するステップは、演算された拡張係数に基づいて、複数のルックアップテーブル内に含まれる値を演算するステップを含み得る。パワーアンプによって受信されるべき最大電力振幅を予測するステップは、プレディストーションされた波形の決定されたピーク振幅範を用いて、インデキシングによって各ルックアップテーブル内のルックアップテーブルの値を検索するステップと、各検索された値を周波数回転項と乗算するステップと、プレディストータに含まれる多数のメモリ項にわたって各乗算値を加算するステップと、加算値の逆数をとるステップとをさらに含み得る。
さらに、本実施形態においては、パワーアンプによって受信されるべき最大電力振幅を予測するステップは、逆数をプレディストーションされた波形のピーク振幅と乗算するステップをさらに含み得る。パワーアンプによって伝送されるべき最大電力振幅を予測するステップは、パワーアンプによって受信されるべき予測された最大電力振幅を用いて、インデキシングによって、各ルックアップテーブル内のルックアップテーブル値を検索するステップと、各検索された値を周波数回転項と乗算するステップと、プレディストータに含まれる多数のメモリ項にわたって各乗算値を加算するステップと、加算値の逆数をとるステップとをさらに含み得る。パワーアンプによって伝送されるべき最大電力振幅を予測するステップは、逆数をパワーアンプによって受信されるべき予測された最大電力振幅と乗算するステップをさらに含み得る。オーバードライブメトリックを演算するステップは、伝送されるべき予測された最大電力振幅と、プレディストーションされた波形の決定されたピーク振幅との比率をとるステップを含み得る。容認可能なオーバードライブメトリック演算は、どれの結果が最小しきい値を超えているかの演算を含み得る。容認不可能なオーバードライブメトリック演算は、どれの結果が最小しきい値を超えていないかの演算を含み得る。
本発明の他の実施形態によれば、デジタルプレディストータは、歪んでいない信号を受信するとともに、拡張係数を用いて歪んでいない信号を拡張してプレディストーションされた信号を生成するオーバードライブ検出器を備え得る。デジタルプレディストータは、オーバードライブ検出器に結合され、オーバードライブ検出器から受信したプレディストーションされた信号を伝送する増幅器をさらに備え得る。デジタルプレディストータは、伝送信号を検知するとともに、検知された伝送信号をオーバードライブ検出器へ供給する観測ブロックをさらに備え得る。オーバードライブ検出器は、増幅器のオーバードライブ状態のダイナミックな予測を容易にするメトリックを生成し得る。
本実施形態においては、オーバードライブ検出器は、第１のサンプルセットを記憶する第１の捕捉バッファを含み、第１のサンプルセットは、プレディストーションされた信号のサンプルを含み得る。オーバードライブ検出器は、第２のサンプルセットを記憶する第２の捕捉バッファをさらに含み、第２のサンプルセットは、検出された伝送信号のサンプルを含み得る。オーバードライブ検出器は、第１および第２のサンプルセットを受信し、第１および第２のサンプルセットを振幅、遅延および位相に関して整列して第３のサンプルセットを生成するアライメントブロックをさらに含み得る。オーバードライブ検出器は、第１および第３のサンプルセットを受信し、それに応じて拡張係数を演算する最小二乗推定器をさらに含み得る。オーバードライブ検出器は、拡張係数を受信し、拡張係数から生成されたルックアップテーブル値を提供する変換ブロックをさらに含み得る。オーバードライブ検出器は、歪んでいない信号およびルックアップテーブル値を受信し、増幅器のダイナミックに予測されたオーバードライブ状態に応じて、歪んでいない信号の振幅をプログラム可能に拡張するプレディストータをさらに含み得る。
本発明の他の実施形態によれば、オーバードライブ検出器は、第１のサンプルセットを記憶する第１の捕捉バッファを含み、第１のサンプルセットは、プレディストーションされた信号のサンプルを含み得る。オーバードライブ検出器は、第２のサンプルセットを記憶する第２の捕捉バッファをさらに含み、第２のサンプルセットは、検出された伝送信号のサンプルを含み得る。オーバードライブ検出器は、第１および第２のサンプルセットを受信し、第１および第２のサンプルセットを振幅、遅延および位相に関して整列して第３のサンプルセットを生成するアライメントブロックをさらに含み得る。オーバードライブ検出器は、第１および第３のサンプルセットを受信し、それに応じて拡張係数を演算する最小二乗推定器をさらに含み得る。オーバードライブ検出器は、拡張係数を受信し、拡張係数から生成されたルックアップテーブル値を提供する変換ブロックをさらに含み得る。オーバードライブ検出器は、歪んでいない信号およびルックアップテーブル値を受信し、増幅器のダイナミックに予測されたオーバードライブ状態に応じて、歪んでいない信号の振幅をプログラム可能に拡張するプレディストータをさらに含み得る。
本実施形態においては、プレディストータは、伝送信号を生成する増幅器の非線形性をモデル化し得る。プレディストータは、ルックアップテーブル値および検出された伝送信号に応答して、増幅器の振幅対振幅（amplitude-to-amplitude）特性を生成し、ここで、振幅対振幅特性は、オーバードライブ状態を動的に予測するために利用され得る。
本発明のさまざまな局面および利点が、以下の詳細な説明を見て、そして図面を参照することによって明らかになるであろう。
さまざまな異なるタイプのプログラマブルロジックブロックを含むＦＰＧＡ構造を示す図である。 本発明の一実施形態に従う、図１のＦＰＧＡにおいて実現され得るデジタルプレディストーション構造のブロック図である。 本発明の一実施形態に従う、図２のデジタルプレディストーション構造のオーバードライブ検出ブロックを示す図である。 本発明の一実施形態に従う、図３のオーバードライブ検出ブロックによって予測されるような、図２のデジタルプレディストーション構造のパワーアンプの振幅対振幅特性曲線を示す図である。 本発明の一実施形態に従うオーバードライブ検出を実現する方法を示す図である。
詳細な説明
概して、本発明の１つまたはより多くの実施形態は、ワイヤレス通信システムにおいて利用されるパワーアンプの適切な駆動レベルの、予測的かつ適合的な選択に適用される。１つの実施形態においては、デジタルプレディストーション（ＤＰＤ）は、スペクトルマスク性能を維持しながら、同時に、パワーアンプの駆動レベルを増加することができるようにするために利用される。つまり、言い換えれば、ＤＰＤは、過度の歪みおよび指定伝送周波数範囲外への過度の信号電力漏洩を伴わずに、パワーアンプが複素変調フォーマットを示す信号の振幅を増幅できるようにするために利用される。
別の言い方をすれば、本発明の１つまたはより多くの実施形態は、ＤＰＤを利用して、ワイヤレス通信システムにおいて用いられるパワーアンプの効率を増加する。したがって、ＤＰＤは、動作消費電力の対応する増加を伴わずに、パワーアンプによって、生成される出力電力量を増加することができるようにするために利用され、それによって、パワーアンプの効率を増加する。ＤＰＤは、スペクトルマスクコンプライアンスを、指定伝送周波数帯域範囲内に維持しながら、パワーアンプの効率のそのような増加も可能にする。
結果として、本発明の実施形態に従うＤＰＤの利益を伴わずに動作され得るパワーアンプは、非常に高い圧縮点を示すことが必要とされる。したがって、本発明の実施形態に従うＤＰＤは、所与の出力電力仕様のためにより低コストの増幅器の使用を容易にし、設備費用を低減する。本発明の実施形態に従うＤＰＤは、パワーアンプ効率の増加も容易にし、それによって、運転費用を低減する。
本発明の実施形態に従うＤＰＤは、パワーアンプにおける潜在的なオーバードライブ状態を動的に予測するための方法も提供する。方法は、まず、伝送されるべき波形のピーク振幅を決定し、信号がプレディストーションされた後にパワーアンプによって伝送されるべき最大電力を予測する。その後、オーバードライブメトリックが計算され、それは、ＤＰＤおよびパワーアンプのカスケードが信号ダイナミクスの範囲内で線形動作をもたらすか否かを示す。そして、オーバードライブメトリックは、最適なパワーアンプ性能を保証するために用いられ、それによって、過度の保守的なパワーアンプ駆動設定を用いる必要性を排除する。
１つの実施形態においては、ＤＰＤは、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）のような、プログラマブルロジックデバイス（ＰＬＤ）を用いて実現され得る。さらに、パラメータ推定を伴う予測プレディストーション機能が、ＦＰＧＡに内蔵されるプロセッサを用いて実行され得る。適合プレディストーション機能を実現するために用いられる実行可能コードおよび関連するデータは、ＦＰＧＡに内蔵されるランダムアクセスメモリブロック（ＢＲＡＭ）内に存在し得る。
図１を参照して、たとえば、本発明の１つまたはより多くの実施形態に従うＤＰＤを実現するための適当なハードウェア／ソフトウェア装置を含む代表的なＦＰＧＡ構造が示される。ＦＰＧＡ１００は、多くの数の異なるプログラマブルタイルを含み、それらは、マルチギガビットトランシーバ（ＭＧＴ１０１）、コンフィギュラブルロジックブロック（ＣＬＢ１０２）、ランダムアクセスメモリブロック（ＢＲＡＭ１０３）、入出力ブロック（ＩＯＢ１０４）、設定およびクロックロジック（ＣＯＮＦＩＧ／ＣＬＯＣＫ１０５）、デジタル信号処理ブロック（ＤＳＰ１０６）、特殊入出力ブロック（Ｉ／Ｏ１０７）（たとえば、設定ポートおよびクロックポート）、および、デジタルクロックマネージャ、アナログ−デジタル変換器、システムモニタロジックなどのような他のプログラマブルロジック１０８を含む。いくつかのＦＰＧＡは、専用プロセッサブロック（ＰＲＯＣ１１０）も含み、より詳細に説明されるように、それは、本発明の１つまたはより多くの実施形態のＤＰＤによって必要とされ得るようなソフトウェアベースの機能を実行するために用いられ得る。
いくつかのＦＰＧＡにおいては、各プログラマブルタイルは、プログラマブル相互接続要素（ＩＮＴ１１１）を含み、それは各隣接タイルにおける対応する相互接続要素へおよび相互接続要素からの標準化された接続を有する。したがって、プログラマブル相互接続要素は、ともに、図示されたＦＰＧＡについてのプログラマブル相互接続構造を実現する。プログラマブル相互接続要素（ＩＮＴ１１１）は、図１の上部に含まれる例として示されるように、同じタイル内のプログラマブルロジック要素へおよびプログラマブルロジック要素からの接続も含む。
たとえば、ＣＬＢ１０２は、ユーザロジックに加えて単一のプログラマブル相互接続要素（ＩＮＴ１１１）を実現するようにプログラムされた、コンフィギュラブルロジック要素（ＣＬＥ１１２）を含み得る。ＢＲＡＭ１０３は、１つまたはより多くのプログラマブル相互接続要素に加えて、ＢＲＡＭロジック要素８ＢＲＬ１１３）を含み得る。典型的に、タイル内に含まれる相互接続要素の数は、タイルの高さに依存する。図示された実施形態においては、ＢＲＡＭタイルは、５つのＣＬＢと同じ高さを有するが、他の数（たとえば、４）も用いることができる。ＤＳＰタイル１０６は、適当な数のプログラマブル相互接続要素に加えて、ＤＳＰロジック要素（ＤＳＰＬ１１４）を含み得る。ＩＯＢ１０４は、たとえば、プログラマブル相互接続要素（ＩＮＴ１１１）の１つのインスタンスに加えて、入出力ロジック要素（ＩＯＬ１１５）の２つのインスタンスを含み得る。当業者には明らかであるように、たとえば、Ｉ／Ｏロジック要素１１５に接続される実際のＩ／Ｏパッドは、典型的に、入出力ロジック要素１１５の領域に限定されない。
図示された実施形態においては、（図１においてハッチングで示される）ダイの中央部に近いコラム状領域は、設定、クロックおよび他の制御ロジックのために用いられる。このコラム状領域から伸延する水平領域１０９は、ＧＰＧＡの幅にわたって、クロックおよび設定信号を分配するために用いられる。
図１に示される構造を利用するいくつかのＦＰＧＡは、ＦＰＧＡの大部分を占める通常のコラム状構造を分断する追加のロジックブロックを含む。追加のロジックブロックは、プログラム可能なブロックおよび／または専用ロジックであり得る。たとえば、図１に示されるプロセッサブロックＰＲＯＣ１１０は、ＣＬＢおよびＢＲＡＭのいくつかのコラムにわたる。
図１は、例示的なＧＰＧＡ構造を単に示すことを意図したものであることに注意すべきである。たとえば、コラムにおけるロジックブロックの数、コラムの相対幅、コラムの数および順序、コラムに含まれるロジックブロックの種類、ロジックブロックの相対サイズ、および、図１の上部に含まれる相互接続／ロジック実行例は、単なる例示に過ぎない。たとえば、実際のＦＰＧＡにおいては、ＣＬＢの１つより多い隣接コラムは、典型的に、ＣＬＢが現れるところにはどこでも含まれ、ユーザロジックの効果的な実行を容易にするが、隣接するＣＬＢコラムの数は、ＦＰＧＡの全体サイズとともに変化する。
図２を参照して、本発明の1つの実施形態に従う、図１のＦＰＧＡ１００内に実現され得るＤＰＤ構造のブロック図が示される。動作中、プレディストータブロック２０２は、パワーアンプ（ＰＡ）２０８の逆モデルを実行することによってＰＡ２０８における信号でディストーションの生成を先取りするために、伝送されるべきデータｘ（ｎ）について動作する。要するに、ＰＡ２０８の非線形性は、ＰＡ２０８の振幅対振幅（ＡＭ／ＡＭ）特性、および／または、振幅／位相（ＡＭ／ＰＭ）特性をマッチングしようとする信号ｘ（ｎ）の信号振幅の複素他項関数によってモデル化される。
式（１）は、ＰＡ２０８の非線形効果をモデル化するために用いられる複素他項関数を示す。
ここで、係数ａkqは、パワーアンプ２０８の出力がプレディストーションされたデータシーケンスｘ（ｎ）に酷似するように、パラメータ推定器２１８によって選択される。以下でより詳細に言及されるように、Ｋは他項式の項の数であり、Ｑはプレディストータ２０２において実現されるメモリ項の数である。
ＰＡ２０８の線形効果とＰＡ２０８を駆動する回路、たとえばデジタル−アナログコンバータ（ＤＡＣ）２０４およびアップコンバータ２０６とを分離するために、パラメータ推定は、整列した（aligned）ＰＡ出力ｙ（ｎ）基づいている。アライメント処理はパラメータ推定器２１８において実行され、それは、ｚ（ｎ）に関してｙ0（ｎ）の振幅、遅延、および位相の変動をマッチングする。結果として、プレディストータブロック２０２は、ＰＡ２０８の非線形効果のみをモデル化するように構成される。
信号ｙ0（ｎ）の生成は観測ブロック２１０によって実行され、それは、たとえばヘテロダインミキシング演算を実行し、それによって、ＰＡ２０８からの出力信号がたとえば方向カプラ２２０を用いて検出され、ＰＡ２０８の出力からの出力信号２２２の一部をダウンコンバータ２１２およびアナログ−デジタルコンバータ（ＡＤＣ）２１４に結合する。１つの実施形態においては、観測ブロック２１０のヘテロダインミキシング演算は、信号２２２を、たとえば実数成分のみを有するデジタルベースバンド信号へダウンコンバートし、したがって、信号２２２の全帯域幅が、信号ｙ0（ｎ）によってデジタル的に表されるように、プレディストーションサンプリングレートの２倍で信号２２２をサンプリングする。このような実施形態においては、信号ｙ0（ｎ）は、さらなる処理が実施される前に、２の係数によって縮小（decimated）されるべきである。代替的な実施形態においては、観測ブロック２１０は、それに代えて、信号２２２を、信号２２２のＲＦ周波数に比べてより低い中間周波数（ＩＦ）にダウンコンバートしてもよい。
捕捉バッファ２１６は、伝送されるべきプレディストーションされた信号ｚ（ｎ）を捕捉するため、および、実際に伝送されたベースバンド信号のデジタル表現であるダウンコンバートされサンプリングされた観測信号ｙ0（ｎ）を捕捉するために用いられる。そして、パラメータ推定器２１８は、捕捉バッファ２１６内に含まれるデータについての最小二乗演算を利用することによって、ＰＡ２０８の非線形効果の逆をモデル化するために必要とされる係数を適合的に演算するために用いられる。１つの実施形態においては、その係数の演算は、図１のプロセッサ１１０を通して達成され得る。代替的な実施形態においては、ＦＰＧＡ１００におけるコンフィギュラブルロジックがその代わりに利用されて、その係数を演算してもよい。
以下においてより詳細に言及されるように、パラメータ推定器２１８は、捕捉バッファ２１６およびプレディストータ２０２と結合して、オーバードライブ検出器２１８を実現し、ＰＡ２０８におけるオーバードライブ状態を適合的に予測および／または検出するためにさらに用いられる。特に、アライメント処理がパラメータ推定器２１８において実行され、ｚ（ｎ）に関してｙ0（ｎ）の振幅、遅延、および位相の変動をマッチングする。予測的なソフトメトリックがその後生成され、それは、伝送波形のピークが、いつＰＡ２０８の飽和領域またはゲイン圧縮領域に入るかを示す。
図３を参照して、図２のオーバードライブ検出ブロック２２４の構造が示され、それは他の特徴の中で、式（１）によって示される構造を実現する。１つの実施形態においては、最小二乗推定器３０８において計算される係数が、変換ブロック３１０において利用されて、ルックアップテーブル（ＬＵＴ）値を生成し、各ＬＵＴは、たとえば式（１）において記述される多項式の一部の２５６個の複素サンプルを含む。たとえば、ＬＵＴと独立したＱのトータルが用いられ、それによって、各ＬＵＴは、以下のような式（１ａ）で記述される情報を含む。
そして、プレディストータ２０２は、式（１ａ）の複素ＬＵＴテーブル値の各々と式（１）で記述されるようなｑインデックスによるｙ（ｎ−ｑ）項との積のＱ値にわたる合計をとることによって、ｚ（ｎ）の各値を生成する。
再び式（１）を参照して、たとえば、所与のｙ（ｎ）およびｚ（ｎ）の組、係数ａkqは、最小二乗演算によって見出され得ることを理解することができる。１つの実施形態においては、演算は、離散的特性事象を用いて最小二乗推定器３０８において実行され、それによって、Ｌ個のサンプルのブロックが取得され得るある期間にわたって、ＰＡ２０８の非線形効果に最もよくマッチングする係数ａkqが見出される。一般的に、Ｌ個のサンプルのブロックが取得され得る期間は、スペクトル測定がなされる全体の期間よりも大幅に短くされるべきである。１つの実施形態においては、たとえば、１００ｍｓの最小スペクトル測定走査時間は、Ｌ個のサンプルのブロックが取得され得るたとえば２０μｓの最大期間を生じ得る。
式（２）において、パラメータｕが、以下のように定義され得る。
ｕkq（ｎ）＝ｙ（ｎ−ｑ）｜ｙ（ｎ−ｑ）｜k-1 （２）
ここで、ＵがＬ×ＫＱの行列としてさらに定義され、そのＬ個の行は、すべてのｋ＝０，１，２，…およびｑ＝０，１，２，…について、ｕkq（ｎ），ｎ＝０，１，２，…，Ｌ−１であり得る。式（２）を式（１）と組み合わせることによって、式（３）は、以下のような行列形式で記述することができる。
Ｚ＝ＵＡ （３）
ここで、Ａ＝（ａ10 ａ11 ａ20…ａKQ-1）であり、ｚ＝（ｚ（０） ｚ（１）…ｚ（Ｌ−１））である。式（３）は、Ｕのエルミート転置行列ＵHにより各側の左から掛けることによって解くことができ、以下を与える。
ＶＡ＝Ｗ （４）
ここで、Ｖ＝ＵHＵおよびＷ＝ＵHＺであり、それらはＫＱ×ＫＱの線形系を定め、その解は、サンプリング長さＬにわたるａkq係数についての最良の最小二乗推定である。
捕捉バッファ２１６のＴＸキャプチャブロック３０２は、ＰＡ２０８によって伝送されるべき、プレディストーションされたデータシーケンスｚ（ｎ）のＬ個のサンプルを記憶するように構成される。一方、ＲＸキャプチャブロック３０４は、観測ブロック２１０のＡＤＣ２１４からの、実際に伝送されたデータｙ0（ｎ）の、たとえば２Ｌ個の実数サンプルを記憶するように構成される。結果として、アライメントブロック３０６は、アライメント関数を実行する前に、ＲＸキャプチャブロック３０４から受信されたサンプルを、たとえば２によってまず減少しなければならず、上述のように、伝送データｚ（ｎ）を、振幅、遅延および位相に関してデータブロックｙ0（ｎ）と整列させ、それによって、ＰＡ２０８の非線形効果のみがモデル化され得る。結果として得られる整列されたデータブロックｙ（ｎ）は、その後、アライメントブロック３０６によって、最小二乗推定器３０８へ提供される。
最小二乗推定器３０８は、式（４）の解についての最良の最小二乗推定として、式（１）において提供されるような、係数ａkqを計算する。そして、係数ａkqは、上述のように、各ＬＵＴの内容を計算するために用いられる。プレディストータ２０２は、その後、各インデックスにおいて変換ブロック３１０によって与えられる複素ＬＵＴテーブル値の各々の合計をとることによって、ＰＡ２０８の非線形効果の逆を推定する。
一例として、式（３）のＵ行列が、たとえば、ＲＸキャプチャ３０４からのＱ＝３のメモリ項（ｙ（２），ｙ（１），ｙ（０））を用いて表１に示され、そのエルミート転置行列が、係数ａkqが生成するために用いられ得る。
動作中、オーバードライブ検出器２２４は、ＰＡ２０８の最大駆動レベルを選択するように動作し、スペクトルマスク性能を維持しながら効率を最大化する。つまり、言い換えると、オーバードライブ検出器２２４は、パワーアンプが、過度の歪みおよび指定伝送周波数帯域外への過度の信号電力漏洩を伴わずに、複素変調フォーマットを示す信号の振幅を増幅することを可能にする。
オーバードライブ検出器２２４は、ＰＡ２０８における駆動レベルがいつ最大しきい値を超え、それによって、容認可能なしきい値を超えて指定伝送周波数帯域外に存在する信号電力漏洩を増加するかを動的に検出するようにも動作する。オーバードライブ検出は予測的でもあり、それによって、オーバードライブ状態が生じる前においてオーバードライブ状態の検出を可能とする。最後に、本発明の１つまたはより多くの実施形態に従うオーバードライブ検出は、「ソフト」メトリックを提供し、それは必要に応じてシステム性能を調整するために用いられ得る。
プレディストータ２０２は、変換ブロック３１０によって提供されたＬＵＴデータの適切な処理によって、ＰＡ２０８の振幅対振幅（ＡＭ）特性の推定を提供する。ＡＭ／ＡＭ特性は、式（５）に従ってＬＵＴの内容から直接演算される。
ここで、ＴＸMAG値は、アライメントブロック３０６によって整列された後に、ＲＸキャプチャブロック３０４から取得されるｙ（ｎ）値である。
結果として得られるＡＭ／ＡＭ特性は、一定のベースバンド入力に対してＰＡ２０８によって示され得るように、式（５）を用いて計算されるとともに図４におけるグラフ４０２としてプロットされ、それによって、ＰＡ２０８の非線形性が検査によって観測され得る。つまり、言い換えると、ＰＡ２０８の入力に印加される信号の振幅が増加するにつれて、一旦ＰＡ２０８の圧縮点に到達すると、ＰＡ２０８の予測された出力振幅が減少する。図４のグラフ４０４によって例示されるように、各インデックスにおける複素ＬＵＴの各々の合計を取ることによって、グラフ４０２の逆もプレディストータ２０２により予測され得る。
したがって、グラフ４０２は、式（５）からプレディストータ２０２によって予測されるような、ＰＡ２０８の非線形振幅特性を表わしており、一方、グラフ４０４は、プレディストータ２０２によって予測されるような、ＰＡ２０８の非線形振幅特性の逆を表わしている。したがって、信号ｚ（ｎ）の大きさをグラフ４０２の振幅特性と比較することによって、プレディストータは、信号ｚ（ｎ）に関してＰＡ２０８によって適用されるべき圧縮量を予測し得る。圧縮量が予測されると、プレディストータ２０２は、予測された圧縮と等しい量だけ信号ｚ（ｎ）をプレ増幅して、ＰＡ２０８によってなされる圧縮を均一化し得る。
たとえば、信号ｘ（ｎ）の振幅が、点線４１２によって示されるような、たとえば３７．５の正規化値を示す場合は、図４から検証できるように、グラフ４０２によって予測されるようなＰＡ２０８の非線形振幅特性は、グラフ４０４によって予測されるような逆特性に実質的に等しい。結果として、グラフ４０４の逆特性も、点線４１４によって検証されるように３７．５に等しいので、ＰＡ２０８は信号ｘ（ｎ）に関して圧縮を与えない。したがって、ＰＡ２０８が信号ｘ（ｎ）について振幅圧縮を行なうことを予測しないので、プレディストータ２０２は信号ｘ（ｎ）を増幅しない。
一方、信号ｘ（ｎ）の振幅が、（点線４０６によって示されるような）たとえば９５の正規化値を示す場合は、図４から検証できるように、（点線４０８によって示されるように）逆特性がたとえば１１０の正規化値を示すので、ＰＡ２０８は信号ｘ（ｎ）に関して圧縮が行なわれることが予測される。このような例においては、プレディストータ２０２は、グラフ４０２および４０４を利用して、いつ信号ｘ（ｎ）が９５の正規化値を示すかを予測し、ＰＡ２０８は、１１０−９５＝１５に等しい大きさの正規化圧縮を行なう。結果として、それがプレディストータ２０２によって予想された正規化圧縮の量であるので、プレディストータ２０２は、正規化値１５で信号ｘ（ｎ）の大きさをプレ増幅または拡張する。
プレディストータ２０２が式（１）に関連して上述したようなメモリ項を実行することに注意すべきである。結果として、プレディストータ２０２が無限インパルス応答（finite impulse response：ＦＩＲ）フィルタによって示されるものと同様の特性を示すので、プレディストータ２０２自体が非線形周波数応答を示す。したがって、プレディストータ２０２の非線形周波数応答が考慮されて、オーバードライブ検出器２２４の精度が向上されるはずである。
プレディストータ２０２の周波数選択性を説明するために、式（５）のＬＵＴ項は、式（６）で記述されるような加算に先立って、周波数においてプレ回転（pre-rotated）される。
ここで、ｅ-jφmは、周波数回転項を表わす。周波数回転項によって行なわれる対応する周波数シフトステップサイズは、プレディストータ２０２のサンプリング周波数と式（６）における変数の整数値ｍとに依存する。
１つの実施形態においては、式（６）のＬＵＴ項についてなされる周波数シフトの数は、中央周波数周辺の周波数インクリメントの整数値、たとえば±１０に等しく、それにおいては、ＬＵＴ値は周波数においてプレ回転され、その後加算される。式（６）によって演算された全周波数回転にわたる最大値が、所与の振幅についてＰＡ２０８の予測された振幅特性とされるように採用されるとともに、図４に関連して上述されたようにグラフ４０２にプロットされる。
図５を参照して、本発明の１つの実施形態に従うオーバードライブ検出を実行するための方法が示される。ステップ５０２においては、信号ｘ（ｎ）のピーク振幅が決定され、それによって、信号ｘ（ｎ）は信号ｚ（ｎ）のプレ拡張されたバージョンを表す。たとえば、信号ｘ（ｎ）のピーク振幅は、図４の値４０６によって示されるように、たとえば９５の正規化値と等しくなるように決定され得る。係数ａkqが最小二乗推定器３０８によって生成された後、ステップ５０４にてＬＵＴの内容が演算されるが、プレディストータ２０２には読み込まれない。
次に、ステップ５０６において、適切な周波数プレ回転を用いて、ステップ５０２で決定された振幅におけるすべてのメモリ項を加算することによって、ＰＡの逆変換が演算される。つまり、言い換えると、拡張された信号ｚ（ｎ）のピーク振幅がステップ５０６にて予測され、それは、プレディストータ２０２において新しい係数が可能とされるとＰＡ２０８の入力に提供される最大信号振幅の推定に対応する。そのような推定は、値４０８によって示されるように、たとえば１１０の正規化された値によって例示化される。任意のＰＡ逆数が、式（６）に関連して上述したような適切な周波数プレ回転を用いて、関心の振幅におけるすべてのメモリ項ｑを加算することによって、０と２５５との間の正規化された振幅について計算され得る。
図４の外挿されたデータ値４０８を用いて、ＰＡ２０８によって伝送されるべき（および、観測ブロック２１０によりＲＸMAXESTとして対応して観測されるべき）最大電力が、ステップ５０８にて、式（７）を用いて新しい係数について予測され得る。
ここで、ＴＸMAXESTは、たとえば１１０の正規化された値である図４の値４０８から外挿された値であり、式（７）によって計算された値は、グラフ４０２にプロットされたようなＰＡ２０８のＡＭ／ＡＭ特性に沿った値に対応する。理解できるように、式（７）によって計算された値、たとえばデータ値４１６は、データ値４１６はＰＡ２０８の圧縮点に比較的近接しているので、ＰＡ２０８の飽和領域に近づくＰＡ２０８の動作領域に対応する。
いつオーバードライブ状態が生じ得るかを適合的に予測するために用いられるメトリックは、式（８）で記述される。
ＯＤ＝ＲＸMAXEST／ＴＸMAXPRE （８）
ここで、ＲＸMAXESTは、たとえば、グラフ４０２に沿ったデータ値４１６によって表わされる、式（７）によって計算された値であり、ＴＸMAXPREはステップ５０２にて決定されたようなプレ拡張された信号ｘ（ｎ）のピーク振幅に対応する。そして、式（８）のメトリックが、ステップ５１０にて計算されて、新しい係数がプレディストータ２０２へ読み込まれるべきか否かを判定する。
式（８）のオーバードライブメトリックが１の値と判断した場合は、たとえば、プレディストータ２０２およびＰＡ２０８のカスケードは正しく線形化され、新しい係数（すなわち、新しいＬＵＴ値）がプレディストータ２０２に読み込まれるべきであると予測される。結果として、ステップ５１２にて、新しい係数が使用のために承認され、ステップ５１４にて、プレディストータ２０２内に読み込まれる。
一方、式（８）のオーバードライブメトリックが１の値と判断しないが、その代わりに１より小さいと判断した場合は、プレディストータ２０２およびＰＡ２０８のカスケードは、新しい係数を用いてもＰＡ２０８が完全に線形化されないと予測される。結果として、新しい係数が使用のために承認され得ず、ステップ５１６にて、代替案が採用され得る。
たとえば、ＰＡ２０８がオーバードライブ状態のために完全に線形化されないと予測された場合には、式（８）のオーバードライブメトリックが０と１との間の値を生成し、この場合は、オーバードライブ状態の重大性は、式（８）によって定められたようなオーバードライブメトリックの値に間接的に比例する。たとえば、より小さい値を示すメトリックは、より大きな値とされたオーバードライブメトリックによって示されるオーバードライブ状態に比べて、より重大なオーバードライブ状態であることを示す。結果として、最小しきい値が選択され、式（８）によって計算されるような、最小許容しきい値より小さい大きさを有する任意のオーバーメトリック値が警告状態を生成し、新しい係数がプレディストータ２０２内へ読み込まれないようにされ得る。その代わりに、代替的な解法がステップ５１６にて立案され、それによってＰＡ２０８の駆動レベルが低減されてオーバードライブ状態が抑制され、それによってスペクトル放射障害が防止される。
当業者には、本明細書において開示された記載および発明の実行の考慮から、本発明の他の局面および実施形態が明らかであろう。以下の特許請求の範囲によって示される本発明の真の範囲および精神によって、明細書および図示された実施形態が単なる例として見なされるべきであることが意図される。
発明の分野
本発明の実施形態は、概して、オーバードライブ検出および予測に関し、より特定的には、たとえば、デジタルプレディストーション（digital predistortion：ＤＰＤ）ベースの伝送システムにおいて利用されるような動的オーバードライブ検出および予測に関する。
背景
無線通信時代の到来が、複数のワイヤレス通信プロトコルを定義する多くのエアインターフェース基準の進化をもたらした。このようなワイヤレス通信プロトコルは、第三世代パートナーシッププロジェクト（the third generation partnership project：３ＧＰＰ）によって定められるような基準を支援し、それは、国際電気通信連合（International Telecommunication Union：ＩＴＵ）の国際携帯電話通信２０００（International Mobile Telecommunications 2000）プロジェクトの範囲内における全世界的に適用可能な第三世代（３Ｇ）携帯電話システム仕様を開発することを追求する電気通信協会のグループ間のコラボレーションである。関連する３ＧＰＰ仕様のサンプリングは、例を挙げると、ロングタームエボリューション（ＬＴＥ）仕様、マイクロ波利用アクセスに関する世界的な相互運用（worldwide interoperability for microwave access：ＷｉＭＡＸ）仕様、広帯域符号分割多元接続（wideband code division multiple access：ＷＣＤＭＡ）仕様、および時間分割同期コード分割多元接続（time-division synchronous code-division multiple access：TD-SCDMA）仕様を含む。
３Ｇワイヤレス通信システムは、他の特徴の中で、限定された帯域幅チャンネルで音声、データ、およびマルチメディアサービスを送信するために、複素変調フォーマットを採用している。このようなワイヤレス通信システムは、信頼できる信頼性を有する高性能を提供するが、最終送信段に存在するパワーアンプの線形性に依存している。言い換えれば、ワイヤレス通信システムは、過度な歪みおよび指定伝送周波数外への過度の信号電力漏洩のない複素変調フォーマットを示す信号の振幅を増幅するそれらのパワーアンプに依存している。
以下の文献は対応する米国特許出願および／またはＰＣＴ出願の審査過程において引用されたものである。以下の文献は、本特許出願の審査の促進のために提示したものであって、本願の先行技術（prior art）とされるものではない。
米国特許出願公開第２００２／００６４２３６号明細書 米国特許出願公開第２００３／０１０４７９２号明細書 米国特許第６８８２２１７号明細書
隣接伝送チャンネルへの信号電力漏洩は、隣接チャンネル漏洩（adjacent channel leakage：ＡＣＬ）としても知られるが、隣接チャンネル内に大きな歪みを生成し、それらのチャンネルに過度のビットエラーを生成する。結果として、パワーアンプのダイナミックレンジを通して適切なＡＣＬ比（ＡＣＬＲ）を維持することが、ビットエラー比率（ＢＥＲ）を許容限界範囲内維持するために必要とされる重要な要素である。
しかしながら、ＡＣＬＲは、パワーアンプの入力信号に存在する、不完全な同相／直角位相（in-phase/quadrature-phase：Ｉ／Ｑ）変調されたスペクトルによって悪影響を受け得る。ＡＣＬＲは、パワーアンプ自体によって付加され得る、チャンネル外搬送ノイズおよび／または相互変調歪みによっても悪影響を受け得る。特に、パワーアンプが圧縮点に近づくにつれて、結果として生じる帯域外スペクトル成分の電力レベル、または相互変調（ＩＭ）積が、同様に増加する。帯域外スペクトル成分の周波数は、しばしば隣接チャンネルの周波数帯域の範囲内に存在するので、ＡＣＬＲは悪影響を受け得る。
ＷＣＤＭＡシステムについて、ＡＣＬＲは、メインチャンネルにおける総合信号電力に対する隣接チャンネルにおける総合信号電力の比率として定義される。したがって、ＡＣＬＲの増加は、結果として生じるシステム性能の低下を伴う増加したＢＥＲを示す通信システムを表わすことになる。残念ながら、ＷＣＤＭＡシステムは比較的高いピーク対平均電力比、または波高因子を示す通信信号を利用している。その結果、圧縮点近傍で動作するパワーアンプは、相対的に線形領域の範囲で動作していたとしても、増幅される信号の高い波高因子によって、結果としてＡＣＬＲの増加を生じる圧縮点において駆動され得る。
ワイヤレス通信システムのパワーアンプの非線形動作を最小化するために用いられる１つの技術は、予測されるピーク対平均電力比よりも実質的に小さい量に、パワーアンプの駆動レベルを単純に減少することである。しかしながら、そのような信号駆動レベルの低減は、信号駆動レベルの低減がしばしば対応する信号対雑音比（Ｓ／Ｎ比：ＳＮＲ）の減少をもたらすので、無線リンク性能に支障をきたすおそれがある。一方で、ＳＮＲを増加するために信号駆動レベルを増加することは、パワーアンプのゲイン圧縮を引き起こし、それは、パワーアンプによって生成される相互変調積を増加し、それによって、上述のようにＡＣＬＲが増加する。
したがって、ワイヤレス通信システムの最終送信段におけるパワーアンプの適切な駆動レベルを選択することが、ＳＮＲを最大化しながらＡＣＬＲを最小化するために重要である。しかしながら、適切な駆動レベルを選択することは、パワーアンプの圧縮点が時間および温度とともに変化するので、困難なタスクである。さらに、伝送波形のピーク対平均電力比が非常に予測困難になり、それはパワーアンプの駆動レベルの適切な選択をさらに複雑にする。
したがって、ワイヤレス通信システムにおいて利用されるパワーアンプの駆動レベルの適切な選択を容易にする動的かつ予測的な技術を開発するための努力が続けられている。
要約
先行技術の制限を克服するため、および本明細書を読みそして理解することで明らかとなる他の制限を克服するために、本発明のさまざまな実施形態が、ワイヤレス通信システムにおいて利用されるパワーアンプの駆動レベルの動的かつ適合的な選択を容易にする方法および装置を開示する。
本発明の１つの実施形態によれば、予測的オーバードライブ保護のための方法は、プレディストーションされた波形のピーク振幅を決定するステップと、プレディストータによってプレディストーションされた波形に追加されるべきプレディストーション量を決定するステップとを備え得る。方法は、決定されたプレディストーション量がプレディストーションされた波形に追加された後に、パワーアンプによって受信されるべき最大電力振幅を予測するステップをさらに備え得る。方法は、パワーアンプによって伝送されるべき最大電力振幅を予測するステップと、伝送されるべき予測された最大電力振幅およびプレディストーションされた波形のピーク振幅に応答して、オーバードライブメトリックを演算するステップとをさらに備え得る。方法は、容認可能なオーバードライブメトリック演算に応答して、プレディストーションされた波形に決定されたプレディストーション量を追加するステップをさらに備え得る。
この実施形態においては、上記追加されるべきプレディストーション量を決定するステップは、デジタルプレディストータによって適用されるべき拡張係数を演算するステップを含み得る。パワーアンプによって受信されるべき最大電力振幅を予測するステップは、演算された拡張係数に基づいて、複数のルックアップテーブル内に含まれる値を演算するステップを含み得る。パワーアンプによって受信されるべき最大電力振幅を予測するステップは、プレディストーションされた波形の決定されたピーク振幅範を用いて、インデキシングによって各ルックアップテーブル内のルックアップテーブルの値を検索するステップと、各検索された値を周波数回転項と乗算するステップと、プレディストータに含まれる多数のメモリ項にわたって各乗算値を加算するステップと、加算値の逆数をとるステップとをさらに含み得る。
さらに、本実施形態においては、パワーアンプによって受信されるべき最大電力振幅を予測するステップは、逆数をプレディストーションされた波形のピーク振幅と乗算するステップをさらに含み得る。パワーアンプによって伝送されるべき最大電力振幅を予測するステップは、パワーアンプによって受信されるべき予測された最大電力振幅を用いて、インデキシングによって、各ルックアップテーブル内のルックアップテーブル値を検索するステップと、各検索された値を周波数回転項と乗算するステップと、プレディストータに含まれる多数のメモリ項にわたって各乗算値を加算するステップと、加算値の逆数をとるステップとをさらに含み得る。パワーアンプによって伝送されるべき最大電力振幅を予測するステップは、逆数をパワーアンプによって受信されるべき予測された最大電力振幅と乗算するステップをさらに含み得る。オーバードライブメトリックを演算するステップは、伝送されるべき予測された最大電力振幅と、プレディストーションされた波形の決定されたピーク振幅との比率をとるステップを含み得る。容認可能なオーバードライブメトリック演算は、どれの結果が最小しきい値を超えているかの演算を含み得る。容認不可能なオーバードライブメトリック演算は、どれの結果が最小しきい値を超えていないかの演算を含み得る。
本発明の他の実施形態によれば、デジタルプレディストータは、歪んでいない信号を受信するとともに、拡張係数を用いて歪んでいない信号を拡張してプレディストーションされた信号を生成するオーバードライブ検出器を備え得る。デジタルプレディストータは、オーバードライブ検出器に結合され、オーバードライブ検出器から受信したプレディストーションされた信号を伝送する増幅器をさらに備え得る。デジタルプレディストータは、伝送信号を検知するとともに、検知された伝送信号をオーバードライブ検出器へ供給する観測ブロックをさらに備え得る。オーバードライブ検出器は、増幅器のオーバードライブ状態のダイナミックな予測を容易にするメトリックを生成し得る。
本実施形態においては、オーバードライブ検出器は、第１のサンプルセットを記憶する第１の捕捉バッファを含み、第１のサンプルセットは、プレディストーションされた信号のサンプルを含み得る。オーバードライブ検出器は、第２のサンプルセットを記憶する第２の捕捉バッファをさらに含み、第２のサンプルセットは、検出された伝送信号のサンプルを含み得る。オーバードライブ検出器は、第１および第２のサンプルセットを受信し、第１および第２のサンプルセットを振幅、遅延および位相に関して整列して第３のサンプルセットを生成するアライメントブロックをさらに含み得る。オーバードライブ検出器は、第１および第３のサンプルセットを受信し、それに応じて拡張係数を演算する最小二乗推定器をさらに含み得る。オーバードライブ検出器は、拡張係数を受信し、拡張係数から生成されたルックアップテーブル値を提供する変換ブロックをさらに含み得る。オーバードライブ検出器は、歪んでいない信号およびルックアップテーブル値を受信し、増幅器のダイナミックに予測されたオーバードライブ状態に応じて、歪んでいない信号の振幅をプログラム可能に拡張するプレディストータをさらに含み得る。
本発明の他の実施形態によれば、オーバードライブ検出器は、第１のサンプルセットを記憶する第１の捕捉バッファを含み、第１のサンプルセットは、プレディストーションされた信号のサンプルを含み得る。オーバードライブ検出器は、第２のサンプルセットを記憶する第２の捕捉バッファをさらに含み、第２のサンプルセットは、検出された伝送信号のサンプルを含み得る。オーバードライブ検出器は、第１および第２のサンプルセットを受信し、第１および第２のサンプルセットを振幅、遅延および位相に関して整列して第３のサンプルセットを生成するアライメントブロックをさらに含み得る。オーバードライブ検出器は、第１および第３のサンプルセットを受信し、それに応じて拡張係数を演算する最小二乗推定器をさらに含み得る。オーバードライブ検出器は、拡張係数を受信し、拡張係数から生成されたルックアップテーブル値を提供する変換ブロックをさらに含み得る。オーバードライブ検出器は、歪んでいない信号およびルックアップテーブル値を受信し、増幅器のダイナミックに予測されたオーバードライブ状態に応じて、歪んでいない信号の振幅をプログラム可能に拡張するプレディストータをさらに含み得る。
本実施形態においては、プレディストータは、伝送信号を生成する増幅器の非線形性をモデル化し得る。プレディストータは、ルックアップテーブル値および検出された伝送信号に応答して、増幅器の振幅対振幅（amplitude-to-amplitude）特性を生成し、ここで、振幅対振幅特性は、オーバードライブ状態を動的に予測するために利用され得る。
本発明のさまざまな局面および利点が、以下の詳細な説明を見て、そして図面を参照することによって明らかになるであろう。
さまざまな異なるタイプのプログラマブルロジックブロックを含むＦＰＧＡ構造を示す図である。 本発明の一実施形態に従う、図１のＦＰＧＡにおいて実現され得るデジタルプレディストーション構造のブロック図である。 本発明の一実施形態に従う、図２のデジタルプレディストーション構造のオーバードライブ検出ブロックを示す図である。 本発明の一実施形態に従う、図３のオーバードライブ検出ブロックによって予測されるような、図２のデジタルプレディストーション構造のパワーアンプの振幅対振幅特性曲線を示す図である。 本発明の一実施形態に従うオーバードライブ検出を実現する方法を示す図である。
詳細な説明
概して、本発明の１つまたはより多くの実施形態は、ワイヤレス通信システムにおいて利用されるパワーアンプの適切な駆動レベルの、予測的かつ適合的な選択に適用される。１つの実施形態においては、デジタルプレディストーション（ＤＰＤ）は、スペクトルマスク性能を維持しながら、同時に、パワーアンプの駆動レベルを増加することができるようにするために利用される。つまり、言い換えれば、ＤＰＤは、過度の歪みおよび指定伝送周波数範囲外への過度の信号電力漏洩を伴わずに、パワーアンプが複素変調フォーマットを示す信号の振幅を増幅できるようにするために利用される。
別の言い方をすれば、本発明の１つまたはより多くの実施形態は、ＤＰＤを利用して、ワイヤレス通信システムにおいて用いられるパワーアンプの効率を増加する。したがって、ＤＰＤは、動作消費電力の対応する増加を伴わずに、パワーアンプによって、生成される出力電力量を増加することができるようにするために利用され、それによって、パワーアンプの効率を増加する。ＤＰＤは、スペクトルマスクコンプライアンスを、指定伝送周波数帯域範囲内に維持しながら、パワーアンプの効率のそのような増加も可能にする。
結果として、本発明の実施形態に従うＤＰＤの利益を伴わずに動作され得るパワーアンプは、非常に高い圧縮点を示すことが必要とされる。したがって、本発明の実施形態に従うＤＰＤは、所与の出力電力仕様のためにより低コストの増幅器の使用を容易にし、設備費用を低減する。本発明の実施形態に従うＤＰＤは、パワーアンプ効率の増加も容易にし、それによって、運転費用を低減する。
本発明の実施形態に従うＤＰＤは、パワーアンプにおける潜在的なオーバードライブ状態を動的に予測するための方法も提供する。方法は、まず、伝送されるべき波形のピーク振幅を決定し、信号がプレディストーションされた後にパワーアンプによって伝送されるべき最大電力を予測する。その後、オーバードライブメトリックが計算され、それは、ＤＰＤおよびパワーアンプのカスケードが信号ダイナミクスの範囲内で線形動作をもたらすか否かを示す。そして、オーバードライブメトリックは、最適なパワーアンプ性能を保証するために用いられ、それによって、過度の保守的なパワーアンプ駆動設定を用いる必要性を排除する。
１つの実施形態においては、ＤＰＤは、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）のような、プログラマブルロジックデバイス（ＰＬＤ）を用いて実現され得る。さらに、パラメータ推定を伴う予測プレディストーション機能が、ＦＰＧＡに内蔵されるプロセッサを用いて実行され得る。適合プレディストーション機能を実現するために用いられる実行可能コードおよび関連するデータは、ＦＰＧＡに内蔵されるランダムアクセスメモリブロック（ＢＲＡＭ）内に存在し得る。
図１を参照して、たとえば、本発明の１つまたはより多くの実施形態に従うＤＰＤを実現するための適当なハードウェア／ソフトウェア装置を含む代表的なＦＰＧＡ構造が示される。ＦＰＧＡ１００は、多くの数の異なるプログラマブルタイルを含み、それらは、マルチギガビットトランシーバ（ＭＧＴ１０１）、コンフィギュラブルロジックブロック（ＣＬＢ１０２）、ランダムアクセスメモリブロック（ＢＲＡＭ１０３）、入出力ブロック（ＩＯＢ１０４）、設定およびクロックロジック（ＣＯＮＦＩＧ／ＣＬＯＣＫ１０５）、デジタル信号処理ブロック（ＤＳＰ１０６）、特殊入出力ブロック（Ｉ／Ｏ１０７）（たとえば、設定ポートおよびクロックポート）、および、デジタルクロックマネージャ、アナログ−デジタル変換器、システムモニタロジックなどのような他のプログラマブルロジック１０８を含む。いくつかのＦＰＧＡは、専用プロセッサブロック（ＰＲＯＣ１１０）も含み、より詳細に説明されるように、それは、本発明の１つまたはより多くの実施形態のＤＰＤによって必要とされ得るようなソフトウェアベースの機能を実行するために用いられ得る。
いくつかのＦＰＧＡにおいては、各プログラマブルタイルは、プログラマブル相互接続要素（ＩＮＴ１１１）を含み、それは各隣接タイルにおける対応する相互接続要素へおよび相互接続要素からの標準化された接続を有する。したがって、プログラマブル相互接続要素は、ともに、図示されたＦＰＧＡについてのプログラマブル相互接続構造を実現する。プログラマブル相互接続要素（ＩＮＴ１１１）は、図１の上部に含まれる例として示されるように、同じタイル内のプログラマブルロジック要素へおよびプログラマブルロジック要素からの接続も含む。
たとえば、ＣＬＢ１０２は、ユーザロジックに加えて単一のプログラマブル相互接続要素（ＩＮＴ１１１）を実現するようにプログラムされた、コンフィギュラブルロジック要素（ＣＬＥ１１２）を含み得る。ＢＲＡＭ１０３は、１つまたはより多くのプログラマブル相互接続要素に加えて、ＢＲＡＭロジック要素８ＢＲＬ１１３）を含み得る。典型的に、タイル内に含まれる相互接続要素の数は、タイルの高さに依存する。図示された実施形態においては、ＢＲＡＭタイルは、５つのＣＬＢと同じ高さを有するが、他の数（たとえば、４）も用いることができる。ＤＳＰタイル１０６は、適当な数のプログラマブル相互接続要素に加えて、ＤＳＰロジック要素（ＤＳＰＬ１１４）を含み得る。ＩＯＢ１０４は、たとえば、プログラマブル相互接続要素（ＩＮＴ１１１）の１つのインスタンスに加えて、入出力ロジック要素（ＩＯＬ１１５）の２つのインスタンスを含み得る。当業者には明らかであるように、たとえば、Ｉ／Ｏロジック要素１１５に接続される実際のＩ／Ｏパッドは、典型的に、入出力ロジック要素１１５の領域に限定されない。
図示された実施形態においては、（図１においてハッチングで示される）ダイの中央部に近いコラム状領域は、設定、クロックおよび他の制御ロジックのために用いられる。このコラム状領域から伸延する水平領域１０９は、ＧＰＧＡの幅にわたって、クロックおよび設定信号を分配するために用いられる。
図１に示される構造を利用するいくつかのＦＰＧＡは、ＦＰＧＡの大部分を占める通常のコラム状構造を分断する追加のロジックブロックを含む。追加のロジックブロックは、プログラム可能なブロックおよび／または専用ロジックであり得る。たとえば、図１に示されるプロセッサブロックＰＲＯＣ１１０は、ＣＬＢおよびＢＲＡＭのいくつかのコラムにわたる。
図１は、例示的なＧＰＧＡ構造を単に示すことを意図したものであることに注意すべきである。たとえば、コラムにおけるロジックブロックの数、コラムの相対幅、コラムの数および順序、コラムに含まれるロジックブロックの種類、ロジックブロックの相対サイズ、および、図１の上部に含まれる相互接続／ロジック実行例は、単なる例示に過ぎない。たとえば、実際のＦＰＧＡにおいては、ＣＬＢの１つより多い隣接コラムは、典型的に、ＣＬＢが現れるところにはどこでも含まれ、ユーザロジックの効果的な実行を容易にするが、隣接するＣＬＢコラムの数は、ＦＰＧＡの全体サイズとともに変化する。
図２を参照して、本発明の1つの実施形態に従う、図１のＦＰＧＡ１００内に実現され得るＤＰＤ構造のブロック図が示される。動作中、プレディストータブロック２０２は、パワーアンプ（ＰＡ）２０８の逆モデルを実行することによってＰＡ２０８における信号でディストーションの生成を先取りするために、伝送されるべきデータｘ（ｎ）について動作する。要するに、ＰＡ２０８の非線形性は、ＰＡ２０８の振幅対振幅（ＡＭ／ＡＭ）特性、および／または、振幅／位相（ＡＭ／ＰＭ）特性をマッチングしようとする信号ｘ（ｎ）の信号振幅の複素他項関数によってモデル化される。
式（１）は、ＰＡ２０８の非線形効果をモデル化するために用いられる複素他項関数を示す。
ここで、係数ａkqは、パワーアンプ２０８の出力がプレディストーションされたデータシーケンスｘ（ｎ）に酷似するように、パラメータ推定器２１８によって選択される。以下でより詳細に言及されるように、Ｋは他項式の項の数であり、Ｑはプレディストータ２０２において実現されるメモリ項の数である。
ＰＡ２０８の線形効果とＰＡ２０８を駆動する回路、たとえばデジタル−アナログコンバータ（ＤＡＣ）２０４およびアップコンバータ２０６とを分離するために、パラメータ推定は、整列した（aligned）ＰＡ出力ｙ（ｎ）基づいている。アライメント処理はパラメータ推定器２１８において実行され、それは、ｚ（ｎ）に関してｙ0（ｎ）の振幅、遅延、および位相の変動をマッチングする。結果として、プレディストータブロック２０２は、ＰＡ２０８の非線形効果のみをモデル化するように構成される。
信号ｙ0（ｎ）の生成は観測ブロック２１０によって実行され、それは、たとえばヘテロダインミキシング演算を実行し、それによって、ＰＡ２０８からの出力信号がたとえば方向カプラ２２０を用いて検出され、ＰＡ２０８の出力からの出力信号２２２の一部をダウンコンバータ２１２およびアナログ−デジタルコンバータ（ＡＤＣ）２１４に結合する。１つの実施形態においては、観測ブロック２１０のヘテロダインミキシング演算は、信号２２２を、たとえば実数成分のみを有するデジタルベースバンド信号へダウンコンバートし、したがって、信号２２２の全帯域幅が、信号ｙ0（ｎ）によってデジタル的に表されるように、プレディストーションサンプリングレートの２倍で信号２２２をサンプリングする。このような実施形態においては、信号ｙ0（ｎ）は、さらなる処理が実施される前に、２の係数によって縮小（decimated）されるべきである。代替的な実施形態においては、観測ブロック２１０は、それに代えて、信号２２２を、信号２２２のＲＦ周波数に比べてより低い中間周波数（ＩＦ）にダウンコンバートしてもよい。
捕捉バッファ２１６は、伝送されるべきプレディストーションされた信号ｚ（ｎ）を捕捉するため、および、実際に伝送されたベースバンド信号のデジタル表現であるダウンコンバートされサンプリングされた観測信号ｙ0（ｎ）を捕捉するために用いられる。そして、パラメータ推定器２１８は、捕捉バッファ２１６内に含まれるデータについての最小二乗演算を利用することによって、ＰＡ２０８の非線形効果の逆をモデル化するために必要とされる係数を適合的に演算するために用いられる。１つの実施形態においては、その係数の演算は、図１のプロセッサ１１０を通して達成され得る。代替的な実施形態においては、ＦＰＧＡ１００におけるコンフィギュラブルロジックがその代わりに利用されて、その係数を演算してもよい。
以下においてより詳細に言及されるように、パラメータ推定器２１８は、捕捉バッファ２１６およびプレディストータ２０２と結合して、オーバードライブ検出器２１８を実現し、ＰＡ２０８におけるオーバードライブ状態を適合的に予測および／または検出するためにさらに用いられる。特に、アライメント処理がパラメータ推定器２１８において実行され、ｚ（ｎ）に関してｙ0（ｎ）の振幅、遅延、および位相の変動をマッチングする。予測的なソフトメトリックがその後生成され、それは、伝送波形のピークが、いつＰＡ２０８の飽和領域またはゲイン圧縮領域に入るかを示す。
図３を参照して、図２のオーバードライブ検出ブロック２２４の構造が示され、それは他の特徴の中で、式（１）によって示される構造を実現する。１つの実施形態においては、最小二乗推定器３０８において計算される係数が、変換ブロック３１０において利用されて、ルックアップテーブル（ＬＵＴ）値を生成し、各ＬＵＴは、たとえば式（１）において記述される多項式の一部の２５６個の複素サンプルを含む。たとえば、ＬＵＴと独立したＱのトータルが用いられ、それによって、各ＬＵＴは、以下のような式（１ａ）で記述される情報を含む。
そして、プレディストータ２０２は、式（１ａ）の複素ＬＵＴテーブル値の各々と式（１）で記述されるようなｑインデックスによるｙ（ｎ−ｑ）項との積のＱ値にわたる合計をとることによって、ｚ（ｎ）の各値を生成する。
再び式（１）を参照して、たとえば、所与のｙ（ｎ）およびｚ（ｎ）の組、係数ａkqは、最小二乗演算によって見出され得ることを理解することができる。１つの実施形態においては、演算は、離散的特性事象を用いて最小二乗推定器３０８において実行され、それによって、Ｌ個のサンプルのブロックが取得され得るある期間にわたって、ＰＡ２０８の非線形効果に最もよくマッチングする係数ａkqが見出される。一般的に、Ｌ個のサンプルのブロックが取得され得る期間は、スペクトル測定がなされる全体の期間よりも大幅に短くされるべきである。１つの実施形態においては、たとえば、１００ｍｓの最小スペクトル測定走査時間は、Ｌ個のサンプルのブロックが取得され得るたとえば２０μｓの最大期間を生じ得る。
式（２）において、パラメータｕが、以下のように定義され得る。
ｕkq（ｎ）＝ｙ（ｎ−ｑ）｜ｙ（ｎ−ｑ）｜k-1 （２）
ここで、ＵがＬ×ＫＱの行列としてさらに定義され、そのＬ個の行は、すべてのｋ＝０，１，２，…およびｑ＝０，１，２，…について、ｕkq（ｎ），ｎ＝０，１，２，…，Ｌ−１であり得る。式（２）を式（１）と組み合わせることによって、式（３）は、以下のような行列形式で記述することができる。
Ｚ＝ＵＡ （３）
ここで、Ａ＝（ａ10 ａ11 ａ20…ａKQ-1）であり、ｚ＝（ｚ（０） ｚ（１）…ｚ（Ｌ−１））である。式（３）は、Ｕのエルミート転置行列ＵHにより各側の左から掛けることによって解くことができ、以下を与える。
ＶＡ＝Ｗ （４）
ここで、Ｖ＝ＵHＵおよびＷ＝ＵHＺであり、それらはＫＱ×ＫＱの線形系を定め、その解は、サンプリング長さＬにわたるａkq係数についての最良の最小二乗推定である。
捕捉バッファ２１６のＴＸキャプチャブロック３０２は、ＰＡ２０８によって伝送されるべき、プレディストーションされたデータシーケンスｚ（ｎ）のＬ個のサンプルを記憶するように構成される。一方、ＲＸキャプチャブロック３０４は、観測ブロック２１０のＡＤＣ２１４からの、実際に伝送されたデータｙ0（ｎ）の、たとえば２Ｌ個の実数サンプルを記憶するように構成される。結果として、アライメントブロック３０６は、アライメント関数を実行する前に、ＲＸキャプチャブロック３０４から受信されたサンプルを、たとえば２によってまず減少しなければならず、上述のように、伝送データｚ（ｎ）を、振幅、遅延および位相に関してデータブロックｙ0（ｎ）と整列させ、それによって、ＰＡ２０８の非線形効果のみがモデル化され得る。結果として得られる整列されたデータブロックｙ（ｎ）は、その後、アライメントブロック３０６によって、最小二乗推定器３０８へ提供される。
最小二乗推定器３０８は、式（４）の解についての最良の最小二乗推定として、式（１）において提供されるような、係数ａkqを計算する。そして、係数ａkqは、上述のように、各ＬＵＴの内容を計算するために用いられる。プレディストータ２０２は、その後、各インデックスにおいて変換ブロック３１０によって与えられる複素ＬＵＴテーブル値の各々の合計をとることによって、ＰＡ２０８の非線形効果の逆を推定する。
一例として、式（３）のＵ行列が、たとえば、ＲＸキャプチャ３０４からのＱ＝３のメモリ項（ｙ（２），ｙ（１），ｙ（０））を用いて表１に示され、そのエルミート転置行列が、係数ａkqが生成するために用いられ得る。
動作中、オーバードライブ検出器２２４は、ＰＡ２０８の最大駆動レベルを選択するように動作し、スペクトルマスク性能を維持しながら効率を最大化する。つまり、言い換えると、オーバードライブ検出器２２４は、パワーアンプが、過度の歪みおよび指定伝送周波数帯域外への過度の信号電力漏洩を伴わずに、複素変調フォーマットを示す信号の振幅を増幅することを可能にする。
オーバードライブ検出器２２４は、ＰＡ２０８における駆動レベルがいつ最大しきい値を超え、それによって、容認可能なしきい値を超えて指定伝送周波数帯域外に存在する信号電力漏洩を増加するかを動的に検出するようにも動作する。オーバードライブ検出は予測的でもあり、それによって、オーバードライブ状態が生じる前においてオーバードライブ状態の検出を可能とする。最後に、本発明の１つまたはより多くの実施形態に従うオーバードライブ検出は、「ソフト」メトリックを提供し、それは必要に応じてシステム性能を調整するために用いられ得る。
プレディストータ２０２は、変換ブロック３１０によって提供されたＬＵＴデータの適切な処理によって、ＰＡ２０８の振幅対振幅（ＡＭ）特性の推定を提供する。ＡＭ／ＡＭ特性は、式（５）に従ってＬＵＴの内容から直接演算される。
ここで、ＴＸMAG値は、アライメントブロック３０６によって整列された後に、ＲＸキャプチャブロック３０４から取得されるｙ（ｎ）値である。
結果として得られるＡＭ／ＡＭ特性は、一定のベースバンド入力に対してＰＡ２０８によって示され得るように、式（５）を用いて計算されるとともに図４におけるグラフ４０２としてプロットされ、それによって、ＰＡ２０８の非線形性が検査によって観測され得る。つまり、言い換えると、ＰＡ２０８の入力に印加される信号の振幅が増加するにつれて、一旦ＰＡ２０８の圧縮点に到達すると、ＰＡ２０８の予測された出力振幅が減少する。図４のグラフ４０４によって例示されるように、各インデックスにおける複素ＬＵＴの各々の合計を取ることによって、グラフ４０２の逆もプレディストータ２０２により予測され得る。
したがって、グラフ４０２は、式（５）からプレディストータ２０２によって予測されるような、ＰＡ２０８の非線形振幅特性を表わしており、一方、グラフ４０４は、プレディストータ２０２によって予測されるような、ＰＡ２０８の非線形振幅特性の逆を表わしている。したがって、信号ｚ（ｎ）の大きさをグラフ４０２の振幅特性と比較することによって、プレディストータは、信号ｚ（ｎ）に関してＰＡ２０８によって適用されるべき圧縮量を予測し得る。圧縮量が予測されると、プレディストータ２０２は、予測された圧縮と等しい量だけ信号ｚ（ｎ）をプレ増幅して、ＰＡ２０８によってなされる圧縮を均一化し得る。
たとえば、信号ｘ（ｎ）の振幅が、点線４１２によって示されるような、たとえば３７．５の正規化値を示す場合は、図４から検証できるように、グラフ４０２によって予測されるようなＰＡ２０８の非線形振幅特性は、グラフ４０４によって予測されるような逆特性に実質的に等しい。結果として、グラフ４０４の逆特性も、点線４１４によって検証されるように３７．５に等しいので、ＰＡ２０８は信号ｘ（ｎ）に関して圧縮を与えない。したがって、ＰＡ２０８が信号ｘ（ｎ）について振幅圧縮を行なうことを予測しないので、プレディストータ２０２は信号ｘ（ｎ）を増幅しない。
一方、信号ｘ（ｎ）の振幅が、（点線４０６によって示されるような）たとえば９５の正規化値を示す場合は、図４から検証できるように、（点線４０８によって示されるように）逆特性がたとえば１１０の正規化値を示すので、ＰＡ２０８は信号ｘ（ｎ）に関して圧縮が行なわれることが予測される。このような例においては、プレディストータ２０２は、グラフ４０２および４０４を利用して、いつ信号ｘ（ｎ）が９５の正規化値を示すかを予測し、ＰＡ２０８は、１１０−９５＝１５に等しい大きさの正規化圧縮を行なう。結果として、それがプレディストータ２０２によって予想された正規化圧縮の量であるので、プレディストータ２０２は、正規化値１５で信号ｘ（ｎ）の大きさをプレ増幅または拡張する。
プレディストータ２０２が式（１）に関連して上述したようなメモリ項を実行することに注意すべきである。結果として、プレディストータ２０２が無限インパルス応答（finite impulse response：ＦＩＲ）フィルタによって示されるものと同様の特性を示すので、プレディストータ２０２自体が非線形周波数応答を示す。したがって、プレディストータ２０２の非線形周波数応答が考慮されて、オーバードライブ検出器２２４の精度が向上されるはずである。
プレディストータ２０２の周波数選択性を説明するために、式（５）のＬＵＴ項は、式（６）で記述されるような加算に先立って、周波数においてプレ回転（pre-rotated）される。
ここで、ｅ-jφmは、周波数回転項を表わす。周波数回転項によって行なわれる対応する周波数シフトステップサイズは、プレディストータ２０２のサンプリング周波数と式（６）における変数の整数値ｍとに依存する。
１つの実施形態においては、式（６）のＬＵＴ項についてなされる周波数シフトの数は、中央周波数周辺の周波数インクリメントの整数値、たとえば±１０に等しく、それにおいては、ＬＵＴ値は周波数においてプレ回転され、その後加算される。式（６）によって演算された全周波数回転にわたる最大値が、所与の振幅についてＰＡ２０８の予測された振幅特性とされるように採用されるとともに、図４に関連して上述されたようにグラフ４０２にプロットされる。
図５を参照して、本発明の１つの実施形態に従うオーバードライブ検出を実行するための方法が示される。ステップ５０２においては、信号ｘ（ｎ）のピーク振幅が決定され、それによって、信号ｘ（ｎ）は信号ｚ（ｎ）のプレ拡張されたバージョンを表す。たとえば、信号ｘ（ｎ）のピーク振幅は、図４の値４０６によって示されるように、たとえば９５の正規化値と等しくなるように決定され得る。係数ａkqが最小二乗推定器３０８によって生成された後、ステップ５０４にてＬＵＴの内容が演算されるが、プレディストータ２０２には読み込まれない。
次に、ステップ５０６において、適切な周波数プレ回転を用いて、ステップ５０２で決定された振幅におけるすべてのメモリ項を加算することによって、ＰＡの逆変換が演算される。つまり、言い換えると、拡張された信号ｚ（ｎ）のピーク振幅がステップ５０６にて予測され、それは、プレディストータ２０２において新しい係数が可能とされるとＰＡ２０８の入力に提供される最大信号振幅の推定に対応する。そのような推定は、値４０８によって示されるように、たとえば１１０の正規化された値によって例示化される。任意のＰＡ逆数が、式（６）に関連して上述したような適切な周波数プレ回転を用いて、関心の振幅におけるすべてのメモリ項ｑを加算することによって、０と２５５との間の正規化された振幅について計算され得る。
図４の外挿されたデータ値４０８を用いて、ＰＡ２０８によって伝送されるべき（および、観測ブロック２１０によりＲＸMAXESTとして対応して観測されるべき）最大電力が、ステップ５０８にて、式（７）を用いて新しい係数について予測され得る。
ここで、ＴＸMAXESTは、たとえば１１０の正規化された値である図４の値４０８から外挿された値であり、式（７）によって計算された値は、グラフ４０２にプロットされたようなＰＡ２０８のＡＭ／ＡＭ特性に沿った値に対応する。理解できるように、式（７）によって計算された値、たとえばデータ値４１６は、データ値４１６はＰＡ２０８の圧縮点に比較的近接しているので、ＰＡ２０８の飽和領域に近づくＰＡ２０８の動作領域に対応する。
いつオーバードライブ状態が生じ得るかを適合的に予測するために用いられるメトリックは、式（８）で記述される。
ＯＤ＝ＲＸMAXEST／ＴＸMAXPRE （８）
ここで、ＲＸMAXESTは、たとえば、グラフ４０２に沿ったデータ値４１６によって表わされる、式（７）によって計算された値であり、ＴＸMAXPREはステップ５０２にて決定されたようなプレ拡張された信号ｘ（ｎ）のピーク振幅に対応する。そして、式（８）のメトリックが、ステップ５１０にて計算されて、新しい係数がプレディストータ２０２へ読み込まれるべきか否かを判定する。
式（８）のオーバードライブメトリックが１の値と判断した場合は、たとえば、プレディストータ２０２およびＰＡ２０８のカスケードは正しく線形化され、新しい係数（すなわち、新しいＬＵＴ値）がプレディストータ２０２に読み込まれるべきであると予測される。結果として、ステップ５１２にて、新しい係数が使用のために承認され、ステップ５１４にて、プレディストータ２０２内に読み込まれる。
一方、式（８）のオーバードライブメトリックが１の値と判断しないが、その代わりに１より小さいと判断した場合は、プレディストータ２０２およびＰＡ２０８のカスケードは、新しい係数を用いてもＰＡ２０８が完全に線形化されないと予測される。結果として、新しい係数が使用のために承認され得ず、ステップ５１６にて、代替案が採用され得る。
たとえば、ＰＡ２０８がオーバードライブ状態のために完全に線形化されないと予測された場合には、式（８）のオーバードライブメトリックが０と１との間の値を生成し、この場合は、オーバードライブ状態の重大性は、式（８）によって定められたようなオーバードライブメトリックの値に間接的に比例する。たとえば、より小さい値を示すメトリックは、より大きな値とされたオーバードライブメトリックによって示されるオーバードライブ状態に比べて、より重大なオーバードライブ状態であることを示す。結果として、最小しきい値が選択され、式（８）によって計算されるような、最小許容しきい値より小さい大きさを有する任意のオーバーメトリック値が警告状態を生成し、新しい係数がプレディストータ２０２内へ読み込まれないようにされ得る。その代わりに、代替的な解法がステップ５１６にて立案され、それによってＰＡ２０８の駆動レベルが低減されてオーバードライブ状態が抑制され、それによってスペクトル放射障害が防止される。
当業者には、本明細書において開示された記載および発明の実行の考慮から、本発明の他の局面および実施形態が明らかであろう。以下の特許請求の範囲によって示される本発明の真の範囲および精神によって、明細書および図示された実施形態が単なる例として見なされるべきであることが意図される。

Claims (15)

  1. 予測的オーバードライブ保護のための方法であって、
    プレディストーションされた波形のピーク振幅を決定するステップと、
    プレディストータによって前記プレディストーションされた波形に追加されるべきプレディストーション量を決定するステップと、
    前記決定されたプレディストーション量が前記プレディストーションされた波形に追加された後に、パワーアンプによって受信されるべき最大電力振幅を予測するステップと、
    前記パワーアンプによって伝送されるべき最大電力振幅を予測するステップと、
    伝送されるべき前記予測された最大電力振幅および前記プレディストーションされた波形の前記ピーク振幅に応答して、オーバードライブメトリックを演算するステップと、
    容認可能なオーバードライブメトリック演算に応答して、前記プレディストーションされた波形に前記決定されたプレディストーション量を追加するステップとを備える、方法。
  2. 前記追加されるべきプレディストーション量を決定するステップは、
    デジタルプレディストータによって適用されるべき拡張係数を演算するステップを含む、請求項１に記載の方法。
  3. 前記パワーアンプによって受信されるべき最大電力振幅を予測するステップは、
    前記演算された拡張係数に基づいて、複数のルックアップテーブル内に含まれる値を演算するステップを含む、請求項１または２に記載の方法。
  4. 前記パワーアンプによって受信されるべき最大電力振幅を予測するステップは、
    前記プレディストーションされた波形の前記決定されたピーク振幅を用いて、インデキシングによって、各ルックアップテーブル内の前記ルックアップテーブルの値を検索するステップと、
    各検索された値を、周波数回転項と乗算するステップと、
    前記プレディストータに含まれる多数のメモリ項にわたって各乗算値を加算するステップと、
    前記加算値の逆数をとるステップとをさらに含む、請求項３に記載の方法。
  5. 前記パワーアンプによって受信されるべき最大電力振幅を予測するステップは、
    前記逆数を前記プレディストーションされた波形の前記決定されたピーク振幅と乗算するステップをさらに含む、請求項４に記載の方法。
  6. 前記パワーアンプによって伝送されるべき最大電力振幅を予測するステップは、
    前記パワーアンプによって受信されるべき前記予測された最大電力振幅を用いて、インデキシングによって、各ルックアップテーブル内の前記ルックアップテーブル値を検索するステップと、
    各検索された値を、周波数回転項と乗算するステップと、
    前記プレディストータに含まれる多数のメモリ項にわたって各乗算値を加算するステップと、
    前記加算値の逆数をとるステップとをさらに含む、請求項３に記載の方法。
  7. 前記パワーアンプによって伝送されるべき最大電力振幅を予測するステップは、
    前記逆数を、前記パワーアンプによって受信されるべき前記予測された最大電力振幅と乗算するステップをさらに含む、請求項４〜６のいずれか１項に記載の方法。
  8. 前記オーバードライブメトリックを演算するステップは、
    伝送されるべき前記予測された最大電力振幅と、前記プレディストーションされた波形の前記決定されたピーク振幅との比率をとるステップを含む、請求項１〜７のいずれか１項に記載の方法。
  9. デジタルプレディストータであって、
    歪んでいない信号を受信するとともに、拡張係数を用いて前記歪んでいない信号を拡張してプレディストーションされた信号を生成するオーバードライブ検出器と、
    前記オーバードライブ検出器に結合され、前記オーバードライブ検出器から受信した前記プレディストーションされた信号を伝送する増幅器と、
    前記伝送信号を検知するとともに、前記検知された伝送信号を前記オーバードライブ検出器へ提供する観測ブロックとを備え、
    前記オーバードライブ検出器は、メトリックを生成して、前記増幅器のオーバードライブ状態のダイナミックな予測を容易にする、デジタルプレディストータ。
  10. 前記オーバードライブ検出器は、第１のサンプルセットを記憶する第１の捕捉バッファを含み、
    前記第１のサンプルセットは、前記プレディストーションされた信号のサンプルを含む、請求項９に記載のデジタルプレディストータ。
  11. 前記オーバードライブ検出器は、第２のサンプルセットを記憶する第２の捕捉バッファをさらに含み、
    前記第２のサンプルセットは、前記検出された伝送信号のサンプルを含む、請求項１０に記載のデジタルプレディストータ。
  12. 前記オーバードライブ検出器は、前記第１および第２のサンプルセットを受信するとともに、前記第１および第２のサンプルセットを振幅、遅延および位相に関して整列して第３のサンプルセットを生成するアライメントブロックをさらに含む、請求項１１に記載のデジタルプレディストータ。
  13. 前記オーバードライブ検出器は、前記第１および第３のサンプルセットを受信するとともに、それに応じて前記拡張係数を演算する最小二乗推定器をさらに含む、請求項１２に記載のデジタルプレディストータ。
  14. 前記オーバードライブ検出器は、前記拡張係数を受信するとともに、前記拡張係数から生成されたルックアップテーブル値を提供する変換ブロックをさらに含む、請求項９〜１３のいずれか１項に記載のデジタルプレディストータ。
  15. 前記オーバードライブ検出器は、前記歪んでいない信号および前記ルックアップテーブル値を受信するとともに、前記増幅器の前記ダイナミックに予測されたオーバードライブ状態に応じて、前記歪んでいない信号の振幅をプログラム可能に拡張するプレディストータをさらに含む、請求項１４に記載のデジタルプレディストータ。
JP2012513949A 2009-06-04 2010-04-23 予測的オーバードライブ検出のための装置および方法 Active JP5319013B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/477,990 2009-06-04
US12/477,990 US8737523B2 (en) 2009-06-04 2009-06-04 Apparatus and method for predictive over-drive detection
PCT/US2010/032155 WO2010141160A1 (en) 2009-06-04 2010-04-23 Apparatus and method for predictive over-drive detection

Publications (2)

Publication Number Publication Date
JP2012529225A true JP2012529225A (ja) 2012-11-15
JP5319013B2 JP5319013B2 (ja) 2013-10-16

Family

ID=42556441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012513949A Active JP5319013B2 (ja) 2009-06-04 2010-04-23 予測的オーバードライブ検出のための装置および方法

Country Status (6)

Country Link
US (1) US8737523B2 (ja)
EP (1) EP2438678B1 (ja)
JP (1) JP5319013B2 (ja)
KR (1) KR101339611B1 (ja)
CN (1) CN102460958B (ja)
WO (1) WO2010141160A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8285770B1 (en) * 2008-08-29 2012-10-09 Xilinx, Inc. Method of and circuit for generating parameters for a predistortion circuit in an integrated circuit using a matrix
US8229025B1 (en) 2008-08-29 2012-07-24 Xilinx, Inc. Method of and circuit for accepting a sample of an input signal to be used to calculate parameters for a predistortion circuit in an integrated circut
JP5212316B2 (ja) * 2009-09-03 2013-06-19 富士通株式会社 無線通信装置及び無線通信方法
CN102082752B (zh) * 2010-02-25 2014-03-19 电信科学技术研究院 一种数字预失真处理方法及设备
GB2483290B (en) 2010-09-03 2015-07-22 Nvidia Technology Uk Ltd Transmitting a signal from a power amplifier
CN103765766B (zh) * 2011-08-30 2017-01-18 Dsp集团有限公司 使用预失真的放大器线性化
CN103858337B (zh) 2011-09-22 2017-05-03 大力系统有限公司 用于增加多信道宽带通信系统中数字预失真的带宽的系统和方法
US8837633B2 (en) 2011-10-21 2014-09-16 Xilinx, Inc. Systems and methods for digital processing based on active signal channels of a communication system
US8913689B2 (en) 2012-09-24 2014-12-16 Dali Systems Co. Ltd. Wide bandwidth digital predistortion system with reduced sampling rate
US9112649B2 (en) * 2012-10-11 2015-08-18 Qualcomm Incorporated Method and apparatus for predicting signal characteristics for a nonlinear power amplifier
CN103051574B (zh) * 2013-01-16 2016-05-11 大唐移动通信设备有限公司 数字预失真处理方法及系统
KR102048235B1 (ko) * 2013-04-10 2019-11-25 삼성전자주식회사 무선 통신 시스템에서 디지털 전치 왜곡 장치 및 방법
US9172334B2 (en) * 2013-05-09 2015-10-27 King Fahd University Of Petroleum And Minerals Digital predistortion system and method with extended correction bandwidth
US9036734B1 (en) * 2013-07-22 2015-05-19 Altera Corporation Methods and apparatus for performing digital predistortion using time domain and frequency domain alignment
US9590567B2 (en) 2015-07-02 2017-03-07 Xilinx, Inc. Moving mean and magnitude dual path digital predistortion
US9338039B1 (en) 2015-08-26 2016-05-10 Xilinx, Inc. Efficient signal classification in digital pre-distortion systems
US9787335B1 (en) * 2016-05-23 2017-10-10 Kmw Inc. Method and apparatus for determining validity of samples for digital pre-distortion apparatus
US9866269B1 (en) 2016-11-17 2018-01-09 Xilinx, Inc. Method of and circuit for predistortion for a power amplifier
US11356066B1 (en) 2020-06-17 2022-06-07 Xilinx, Inc. Digital communications circuits and systems
US11563453B1 (en) 2021-04-23 2023-01-24 Xilinx, Inc. Time constant tracking for digital pre-distortion
WO2023070438A1 (en) * 2021-10-28 2023-05-04 Telefonaktiebolaget Lm Ericsson (Publ) Digital predistortion method and digital predistortion apparatus

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10150393A (ja) * 1996-11-19 1998-06-02 Matsushita Electric Ind Co Ltd 送信装置
JP2001284980A (ja) * 2000-04-03 2001-10-12 Toyo Commun Equip Co Ltd プリディストーション型非線形歪み補償回路およびこれを用いたディジタル送信機
JP2002026665A (ja) * 2000-07-07 2002-01-25 Sony Corp 歪補償装置および歪補償方法
JP2003168931A (ja) * 2001-12-04 2003-06-13 Nec Corp 歪補償回路
US6587514B1 (en) * 1999-07-13 2003-07-01 Pmc-Sierra, Inc. Digital predistortion methods for wideband amplifiers
JP2004312344A (ja) * 2003-04-07 2004-11-04 Hitachi Kokusai Electric Inc 歪補償装置
JP2005203925A (ja) * 2004-01-14 2005-07-28 Hitachi Kokusai Electric Inc 歪補償増幅装置
US20060012426A1 (en) * 2004-07-14 2006-01-19 Raytheon Company Performing remote power amplifier linearization
WO2006033256A1 (ja) * 2004-09-21 2006-03-30 Hitachi Kokusai Electric Inc. 歪補償増幅装置
WO2007046370A1 (ja) * 2005-10-17 2007-04-26 Hitachi Kokusai Electric Inc. 非線形歪検出方法及び歪補償増幅装置
WO2009016686A1 (ja) * 2007-07-31 2009-02-05 Fujitsu Limited 歪補償装置および方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1171422C (zh) * 1996-11-19 2004-10-13 松下电器产业株式会社 发信装置
US5867065A (en) 1997-05-07 1999-02-02 Glenayre Electronics, Inc. Frequency selective predistortion in a linear transmitter
US6275685B1 (en) * 1998-12-10 2001-08-14 Nortel Networks Limited Linear amplifier arrangement
US6798843B1 (en) 1999-07-13 2004-09-28 Pmc-Sierra, Inc. Wideband digital predistortion linearizer for nonlinear amplifiers
WO2001008320A1 (fr) * 1999-07-28 2001-02-01 Fujitsu Limited Procede et appareil pour compensation de distorsion de dispositif radio
JP4183364B2 (ja) * 1999-12-28 2008-11-19 富士通株式会社 歪補償装置
US6751447B1 (en) * 1999-12-30 2004-06-15 Samsung Electronics Cop., Ltd. Adaptive digital pre-distortion circuit using output reference signal and method of operation
US6570444B2 (en) * 2000-01-26 2003-05-27 Pmc-Sierra, Inc. Low noise wideband digital predistortion amplifier
US6934341B2 (en) * 2000-08-29 2005-08-23 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for plurality signal generation
US6903604B2 (en) * 2001-06-07 2005-06-07 Lucent Technologies Inc. Method and apparatus for modeling and estimating the characteristics of a power amplifier
US6794936B2 (en) 2001-07-03 2004-09-21 Lucent Technologies Inc. Equalizer system and method for predistortion
US7203247B2 (en) * 2001-07-23 2007-04-10 Agere Systems Inc. Digital predistortion technique for WCDMA wireless communication system and method of operation thereof
US20030063686A1 (en) 2001-07-25 2003-04-03 Giardina Charles Robert System and method for predistorting a signal using current and past signal samples
US7058369B1 (en) * 2001-11-21 2006-06-06 Pmc-Sierra Inc. Constant gain digital predistortion controller for linearization of non-linear amplifiers
US7085330B1 (en) * 2002-02-15 2006-08-01 Marvell International Ltd. Method and apparatus for amplifier linearization using adaptive predistortion
JP2003273659A (ja) * 2002-03-15 2003-09-26 Hitachi Kokusai Electric Inc 歪補償増幅装置
US7269231B2 (en) 2002-05-31 2007-09-11 Lucent Technologies Inc. System and method for predistorting a signal using current and past signal samples
JP2004032609A (ja) * 2002-06-28 2004-01-29 Nec Corp 非線形歪み補償回路
US6882217B1 (en) 2002-09-27 2005-04-19 3Com Corporation Cubic spline predistortion, algorithm and training, for a wireless LAN system
US6998909B1 (en) 2004-02-17 2006-02-14 Altera Corporation Method to compensate for memory effect in lookup table based digital predistorters
US7113036B2 (en) * 2004-04-15 2006-09-26 Agere Systems Inc. Method and apparatus for adaptive digital predistortion using nonlinear and feedback gain parameters
US7336716B2 (en) * 2004-06-30 2008-02-26 Intel Corporation Power amplifier linearization methods and apparatus using predistortion in the frequency domain
US7151405B2 (en) 2004-07-14 2006-12-19 Raytheon Company Estimating power amplifier non-linearity in accordance with memory depth
US7288993B2 (en) * 2005-01-25 2007-10-30 Analog Devices, Inc. Small signal amplifier with large signal output boost stage
EP1746720B1 (en) 2005-07-21 2008-04-16 Alcatel Lucent Adaptive Digital Pre-Distortion System
US7729446B2 (en) * 2006-12-01 2010-06-01 Texas Instruments Incorporated System and method for digitally correcting a non-linear element using a multiply partitioned architecture for predistortion
US7801245B2 (en) 2006-12-28 2010-09-21 Alcatel-Lucent Usa Inc. Increased reliability of data captures for signal predistortion
US7627293B2 (en) 2006-12-28 2009-12-01 Alcatel-Lucent Usa Inc. Strategic predistortion function selection
US7809080B2 (en) 2006-12-28 2010-10-05 Alcatel-Lucent Usa Inc. Strategically selecting data captures for signal predistortion
JP2009111958A (ja) * 2007-11-01 2009-05-21 Hitachi Kokusai Electric Inc プリディストータ
US7746167B1 (en) 2008-08-29 2010-06-29 Xilinx, Inc. Method of and circuit for adapting parameters for a predistortion circuit in an integrated circuit
US7737779B2 (en) 2008-08-29 2010-06-15 Xilinx, Inc. Method of and circuit for reducing distortion in a power amplifier
US8285770B1 (en) 2008-08-29 2012-10-09 Xilinx, Inc. Method of and circuit for generating parameters for a predistortion circuit in an integrated circuit using a matrix
US8229025B1 (en) 2008-08-29 2012-07-24 Xilinx, Inc. Method of and circuit for accepting a sample of an input signal to be used to calculate parameters for a predistortion circuit in an integrated circut
US7741906B1 (en) 2008-08-29 2010-06-22 Xilinx, Inc. Method of and circuit for generating parameters for a predistortion circuit in an integrated circuit

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10150393A (ja) * 1996-11-19 1998-06-02 Matsushita Electric Ind Co Ltd 送信装置
US6587514B1 (en) * 1999-07-13 2003-07-01 Pmc-Sierra, Inc. Digital predistortion methods for wideband amplifiers
JP2001284980A (ja) * 2000-04-03 2001-10-12 Toyo Commun Equip Co Ltd プリディストーション型非線形歪み補償回路およびこれを用いたディジタル送信機
JP2002026665A (ja) * 2000-07-07 2002-01-25 Sony Corp 歪補償装置および歪補償方法
JP2003168931A (ja) * 2001-12-04 2003-06-13 Nec Corp 歪補償回路
JP2004312344A (ja) * 2003-04-07 2004-11-04 Hitachi Kokusai Electric Inc 歪補償装置
JP2005203925A (ja) * 2004-01-14 2005-07-28 Hitachi Kokusai Electric Inc 歪補償増幅装置
US20060012426A1 (en) * 2004-07-14 2006-01-19 Raytheon Company Performing remote power amplifier linearization
WO2006033256A1 (ja) * 2004-09-21 2006-03-30 Hitachi Kokusai Electric Inc. 歪補償増幅装置
WO2007046370A1 (ja) * 2005-10-17 2007-04-26 Hitachi Kokusai Electric Inc. 非線形歪検出方法及び歪補償増幅装置
WO2009016686A1 (ja) * 2007-07-31 2009-02-05 Fujitsu Limited 歪補償装置および方法

Also Published As

Publication number Publication date
US8737523B2 (en) 2014-05-27
KR20120025508A (ko) 2012-03-15
EP2438678A1 (en) 2012-04-11
WO2010141160A1 (en) 2010-12-09
CN102460958B (zh) 2014-12-10
US20100308910A1 (en) 2010-12-09
EP2438678B1 (en) 2014-12-10
JP5319013B2 (ja) 2013-10-16
CN102460958A (zh) 2012-05-16
KR101339611B1 (ko) 2013-12-10

Similar Documents

Publication Publication Date Title
JP5319013B2 (ja) 予測的オーバードライブ検出のための装置および方法
US20230370937A1 (en) Method and system for baseband predistortion linearization in multi-channel wideband communication systems
US9385664B2 (en) CDMA/OFDM linearity compliant wireless communication amplifier
US8081711B2 (en) Predistortion methods and apparatus for polar modulation transmitters
US7679439B2 (en) Predistorter
JP6542120B2 (ja) ワイヤレス通信システムにおける広帯域デジタルプリディストーションのために周波数が広く離間している信号を整合させるための方法及びシステム
US20200382147A1 (en) Predistortion Circuit, Method For Generating A Predistorted Baseband Signal, Control Circuit For A Predistortion Circuit, Method To Determine Parameters For A Predistortion Circuit, And Apparatus And Method For Predistorting A Baseband Signal
US20160036471A1 (en) Methods for Computing Predistortion Values for Wireless Systems
US20140029658A1 (en) Analog/Digital Co-Design Methodology to Achieve High Linearity and Low Power Dissipation in a Radio Frequency (RF) Receiver
JP6720697B2 (ja) 歪補償回路、歪補償方法及び送信装置
Wang Compact Digital Predistortion for Multi-band and Wide-band RF Transmitters
Aschbacher et al. A fast algorithm for digital pre-distortion of nonlinear power amplifiers

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130606

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130710

R150 Certificate of patent or registration of utility model

Ref document number: 5319013

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250