JP2012525093A - 遠隔で再構成可能な電力増幅器システムおよび方法 - Google Patents

Abstract

電力増幅器システムを遠隔で監視し、同システムと通信し、そして同システムを再構成するためのシステムおよび方法に関する。デジタル構成要素または電力増幅器システムの他の通信可能な部分との遠隔通信を可能にするための通信リンクが、現場に配置されたＰＡシステムに設けられる。通信リンクにより、ＰＡの動作パラメータが、インターネット、イーサネット、無線、ＷｉＦｉ、ＷｉＭＡＸ、携帯電話、ＬＡＮ、ＷＡＮ、Ｂｌｕｅｔｏｏｔｈなどの任意の適当な有線または無線接続を通じて監視され、ウェブサーバや他のコンピュータメインフレームなどの遠隔端末に送り返され得る。本発明を実施することにより、ｃＭｏｂｉｌｅオペレータおよび／または他のサービスプロバイダの無線ネットワークのメンテナンスおよびＰＡの交換に関する顕著な事業費および資本経費を低減することができる。
【選択図】図４

Description

関連出願の相互参照

[001]本出願は、すべての目的でその全体が参照により本明細書に組み込まれる、２００９年４月２４日に出願された米国特許仮出願第６１／１７２，６４２号明細書の利益を主張するものである。

[002]本発明は、複素変調技術を用いる無線通信システムに関する。より詳細には、本発明は、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）や特定用途向け集積回路（ＡＣＩＣ）などのマイクロプロセッサまたは他の同様のデジタル構成要素を収容する単一およびマルチキャリア電力増幅器システムに関する。

[003]広帯域符号分割アクセス（ＷＣＤＭＡ）や直交周波数分割多重（ＯＦＤＭ）などの複素変調技術を用いる広帯域移動体通信システムは、大きなピーク対平均電力比（ＰＡＰＲ）を有し、基地局の電力増幅器（ＰＡ）の高線形性を必要とする。従来のフィードフォワード線形電力増幅器（ＦＦＬＰＡ）は、電力効率が不十分であるにもかかわらず、その優れた線形性能のために広く利用されている。この不十分な効率を克服するために、デジタル信号プロセッサの近年の進歩のおかげで、デジタル・ベースバンド・プリディストーション（ＰＤ）が実証されている。さらに、ドハティ電力増幅器（ＤＰＡ）もまた、電力効率を最大限にするために、これらの線形化システムに適用されている。温度などの環境変化に起因する増幅器の線形性能の変化、ならびにメモリ効果から生じる増幅器の出力信号の非対称ひずみが補償される必要もある。

[004]従来の高出力増幅器（ＨＰＡ）、ＦＦＬＰＡ、およびＤＰＡは、数カ月から数年の平均故障間隔（ＭＴＢＦ）で頻繁に故障することが知られている。低出力での効率は、エネルギーの大部分が熱の形で放散されることを意味する。大抵の電子構成要素は熱損傷を受けやすいことが知られているので、従来のＰＡシステムによって生成されるこうした顕著な熱ヒートが通常ＰＡ故障の主要因の１つであるとされる。

[005]故障したＰＡは通常、関連する基地局、リピータ、または他の伝送システムの機能を停止させることになる。典型的な携帯電話事業者またはサービスプロバイダの収益は携帯電話事業者またはサービスプロバイダの音声および／またはデータ量に依存するので、故障したＰＡは、損失収益および問題のある無線ネットワークの信頼性の点で、そのＰＡの携帯電話事業者に対する費用がかさむ可能性がある。現在、従来のＰＡシステムは、システムの故障を信号で知らせる光、音声指示器、ディスプレイなどの局所アラーム機能を有する。携帯電話事業者は、携帯電話事業者の無線ネットワーク内で故障が発見されてから技術者を派遣して故障したＰＡを交換することにより、かかる故障に対処しなければならないことが多い。場合によっては、携帯電話事業者は、基地局またはネットワークの休止時間の「数秒」で無線ネットワーク技術者の経歴実績を判断することになる。そのような場合、ネットワーク技術者は通常、故障したＰＡシステムが発見されたらすぐにそのＰＡシステムを交換するために、現金払い賞与金で奨励される。他の場合、一部の携帯電話事業者は、たとえＰＡシステムが完璧に機能していたとしても、予想される製品寿命よりもかなり前にすべてのＰＡシステムを交換するというプリエンプティブポリシーを実行する。このポリシーは、もちろん無駄が多くかつ非効率となりうる。

[006]ＰＡの故障は別として、移動体通信の急速な進歩は、変調スキームの進化、通信機器ファームウェアの更新、無線周波数フロントエンドシステムの増強などの移動体通信システムの急速な変化をも引き起こしている。従来のデジタルベースバンドＰＤシステムは通常、ＰＡＰＲ、エラーベクトル振幅（ｅｒｒｏｒ ｖｅｃｔｏｒ ｍａｇｎｉｔｕｄｅ）（ＥＶＭ）、隣接チャネル電力比（ＡＣＰＲ）、動作無線周波数、帯域幅などの仕様の特定の組で、ＣＤＭＡ、ＣＤＭＡ２０００ ＥＶＤＯ、ＵＭＢ、ＯＦＤＭ、ＷＣＤＭＡ、ＴＤＳ−ＣＤＭＡ、ＧＳＭ、ＥＤＧＥなどの特定の無線変調スキームに適合させられる。通常、仕様の更新または変更があれば、デジタルベースバンドＰＤシステムの更新を、場合によってはＰＡシステム全体の大規模な交換を必要とする。そのような更新および変更を行うことのコスト高および労働集約性は、資本設備アップグレードのコストを大幅に押し上げてきており、一般大衆の間のエンドユーザのための携帯電話事業者の無線ネットワークに最先端の無線技術を展開したいという携帯電話事業者の要望を減じている。

[007]したがって、電力増幅器の性能を遠隔で監視するとともに、電力増幅器が故障するであろうときに先行指示または予測を行う必要性が依然として存在する。無線ネットワークに既に展開されている電力増幅器がアップグレードされるかまたはソフトウェアの更新、特に遠隔で管理されるソフトウェアの更新によって増強されるのを可能にする必要性も依然として存在する。こうした特徴は、無線ネットワークのメンテナンスおよびＰＡ交換に関する携帯電話事業者の顕著な事業費および資本経費を節約するはずである。そのような手はずが存在すれば、携帯電話事業者は、携帯電話事業者の既存の資本投資を維持しながら、一般的なエンドユーザのために最新の無線技術を展開することもできるはずである。

[008]したがって、本発明は上記の問題に鑑みてなされており、本発明の目的は、遠隔で電力増幅器と通信するとともに電力増幅器システムを監視しアップグレードするための効率的かつ効果的な方法を提供することである。上記目的を達成するために、本発明によれば、インターネット、イーサネット、無線、ＷｉＦｉ、ＷｉＭＡＸ、携帯電話、ローカル・エリア・ネットワーク（ＬＡＮ）、広域ネットワーク（ＷＡＮ）、Ｂｌｕｅｔｏｏｔｈ（ブルートゥース）などの遠隔接続性（まとめて「リモートメディア（Ｒｅｍｏｔｅ Ｍｅｄｉａ）」）が、電力増幅器システムに追加される。

[009]本発明は、本明細書に添付されかつ本明細書に組み込まれる、付属書Ａに開示されているようなデジタル信号処理やデジタルＰＤなどのソフトウェア無線（ｓｏｆｔｗａｒｅ−ｄｅｆｉｎｅｄ ｒａｄｉｏ：ＳＤＲ）能力を有する任意の電力増幅器システムに適用することができる。一実施形態では、通信リンクが、ＰＡシステムのマイクロプロセッサ（または他のデジタル構成要素）と遠隔コンピュータ端末または指令センターとの間にリモートメディアによって確立される。この実施形態によれば、ＰＡシステム内のマイクロプロセッサ（またはデジタルセンサなどの他のデジタル構成要素）は、ＰＡシステムが機能する動作条件、例えば、温度、利得、電流、電圧、時間、時間遅延、同相および／または直交ベースバンド信号（Ｉ信号およびＱ信号）、ＰＡ振幅−振幅（ＡＭ−ＡＭ）曲線および／または振幅−位相（ＡＭ−ＰＭ）曲線の係数、ＰＤルックアップテーブルおよび／またはアルゴリズムの係数、周波数、帯域幅、トランジスタ接合部温度、非線形性、および他の明確な物理的特性を測定するよう構成される。一実施形態では、マイクロプロセッサによって測定された値は、リアルタイムまたは非リアルタイムで記録され、処理されかつ／または伝送され、そしてマイクロプロセッサのオンボードメモリまたは外部メモリに保存することができる。ＴＣＰ／ＩＰなどの任意の適当なネットワークプロトコル、および標準マイクロプロセッサのインタフェース機能が、マイクロプロセッサ（または他のデジタル構成要素）および遠隔システムの間で情報を送信したり受信したりするために実行される。次いで、ＰＡのマイクロプロセッサは、監視されたデータをウェブサーバやコンピューティングメインフレームなどの遠隔ホストに伝えて、ＰＡシステム内のマイクロプロセッサから収集されたデータを合成、要約、監視、表示、評価、計算、コンピュータ処理、更新、比較、送信、ダイレクト、リダイレクト、ダウンロード、アップロードなどを行う。

[0010]より具体的には、不合格になるＰＡシステムは異常な電流特性を示すことが知られている。Ｐｏｗｅｒ ＰＣ（パワーピーシー）やＭｉｃｏｂｌａｚｅ（マイクロプレイズ）などのプロセッサを組み込んだフィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）または特定用途向け集積回路（ＡＳＩＣ）が、リモートメディアへのまたはリモートメディアからのデータの流れを制御する。標準ネットワークプロトコルに関しては、Ｅｔｈｅｒｎｅｔ ＭＡＣ（イーサネットＭＡＣ）が、ＴＣＰ／ＩＰネットワークを用いてパケットを送受信するために使用することができる。電力増幅器に対する遠隔通信を確立するとともに、エンドユーザまたは自動管理プログラムがＰＡの状態を監視できるようにするために、ウェブサーバなどのコンピュータ・ネットワーク・サーバ、すなわちホストが使用されうる。ＰＡシステムのソフトウェアを遠隔アップグレードする場合、遠隔サーバは、リモートメディアを介してソフトウェアパッチまたは全く新しいオペレーティングシステムもしくはカーネルをマイクロプロセッサへアップロードし、ＰＡシステムの遠隔リスタートまたはリブートを実行し、それによってシステムを遠隔でアップグレードすることができる。

[0011]本発明のさらなる目的および利点は、添付図面に関連してなされる以下の詳細な説明からより十分に理解することができる。

基地局およびリピータアプリケーション向けの遠隔で監視可能かつ再構成可能な電力増幅器システムのブロック図である。 本発明の電力増幅器と通信する方法のフローチャートである。 本発明の別の実施形態による、基地局およびリピータアプリケーション向けの遠隔で再構成可能なデジタル・ハイブリッド・モード電力増幅器システムを示すブロック図である。 遠隔で再構成可能なデジタル・ハイブリッド・モード電力増幅器システムの別の実施形態を示すブロック図である。

[0016]本発明は、ＰＡシステム内のマイクロプロセッサによるデジタル動作能力を有する電力増幅器システムに標準ネットワークプロトコルおよびインタフェース手順を適用する。特に、本発明は、ＰＡの性能の向上に対応するために、システムオペレータにシステムオペレータのネットワーク内のＰＡｓを遠隔で再構成する能力を提供する。遠隔接続により、携帯電話事業者および／またはサービスプロバイダからの要望通りにアップグレード、調整、および／または変更を行うことが可能になる。遠隔接続により、電力増幅器の性能を遠隔監視することも可能になる。本発明によって提供される方法は、以後、遠隔で再構成可能な電力増幅器（ＲＲＰＡ）システムと称される。

[0017]次に、本発明によるＲＲＰＡシステムの好ましい実施形態について、添付図面を参照しながら詳細に説明する。

[0018]図１を参照すると、本発明のよるＲＲＰＡシステムの一実施形態がブロック図の形でこの図に示されている。基地局アプリケーション向けのＲＲＰＡシステムは、入力でマルチキャリアデジタル信号３００を受け取り、出力でＲＦ信号３５０を生成する。一実施形態では、ＲＲＰＡシステムは、ＦＰＧＡベースのデジタルサブシステム３１０、アップコンバータサブシステム３２０、および電力増幅器サブシステム３３０を備える。サブシステム３１０はＦＰＧＡベースである必要はなく、その用語は本明細書において単に明瞭かつ簡単にするために用いられることが当業者によって理解される。

[0019]一実施形態では、ＦＰＧＡベースのデジタルサブシステム３１０は、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、デジタル・アナログ・コンバータ（ＤＡＣ）、アナログ・デジタル・コンバータ（ＡＤＣ）、および位相ロックループ（ＰＬＬ）を備える。ＦＰＧＡサブシステム３１０では、波高率低減（ＣＦＲ）、デジタルフィルタリングおよびプリディストーション（ＰＤ）が実行され、ＦＰＧＡサブシステム３１０はＳＤＲ能力がある。ＦＰＧＡサブシステム内への入力／出力３４０は、ウェブサーバまたは他のネットワークサーバとすることができる遠隔ホスト（図示せず）、および他の適切なホスティングシステムとの双方向通信を可能にする。フィードバックサブシステム３５０は、ＦＰＧＡサブシステム３１０に、温度、利得、電流、電圧、時間、時間遅延、同相および／または直交ベースバンド信号（Ｉ信号およびＱ信号）、ＰＡ振幅−振幅（ＡＭ−ＡＭ）曲線および／または振幅−位相（ＡＭ−ＰＭ）曲線の係数、ＰＤルックアップテーブルおよび／またはアルゴリズムの係数、周波数、帯域幅、トランジスタ接合部温度、非線形性、および他の明確な物理的特性などのＰＡの動作特性に関するデータを与える。

[0020]図２は、ホストと本発明による電力増幅器との間の通信を管理する方法をフローチャートの形で示す。ステップ６００で、ホスト／ウェブサーバがＰＡと通信できるようにするために、ローカルＧＵＩがホストで起動される。次いで、ステップ６０５で、ＰＡソフトウェアが更新される必要があるかどうかを判定するために、チェックが行われる。そうでない場合、プロセスはステップ６１０に進み、ＰＡの性能が修正される必要があるかどうかを判定するために、チェックが行われる。ステップ６０５または６１０のどちらかで答えがイエスの場合、プロセスはステップ６１５に進み、適切なソフトウェアがサーバから通信リンク３４０を経由してＰＡにアップロードされる。

[0021]ステップ６０５とステップ６１０の両方で答えがノーの場合、プロセスはステップ６２０へジャンプし、サーバがＰＡの性能を監視する。特に６２５に示されているように、サーバは、リンク３４０を介してＰＡ性能のデータを収集する。このＰＡの性能のデータは、特定の実行に応じて、ＰＡのＡＣＰＲ、温度、利得、電流、電圧、時間、時間遅延、同相および／または直交ベースバンド信号（Ｉ信号およびＱ信号）、ＰＡ振幅−振幅（ＡＭ−ＡＭ）曲線および／または振幅−位相（ＡＭ−ＰＭ）曲線の係数、ＰＤルックアップテーブルおよび／またはアルゴリズムの係数、周波数、帯域幅、トランジスタ接合部温度、非線形性、および他の明確な物理的特性を含むことができる。次いで、ステップ６３０で、ＰＡが適切に動作しているかどうかを判定するためにチェックが行われる。ＰＡが適切に動作している場合、プロセスはステップ６２０にループバックし、監視が継続する。答えがノーの場合、ステップ６３５で、重い故障が発生しているかどうかを判定するためにチェックが行われる。そうでない場合、プロセスはステップ６１０にループバックして、ＰＡから受け取られたデータに従ってＰＡの性能を修正するのを判定する。重い故障が発生している場合、ステップ６４０で、修理／交換を行うよう警報信号が送られる。別法としてまたは警報信号６４０に加えて、ＰＡの故障モードに応じて、電力増幅器は、ステップ６４５に示されているように、少なくとも修理または交換を行うことができるようになるまで限定された機能を与えるように遠隔で再構成することができる。当業者は、ステップ６４０および６４５は、順番に行われても実質的に同時に行われてもよく、どちらも必ずしも他方に依存しないことを理解する。

[0022]次に図３および図４を参照すると、遠隔で再構成可能なデジタル・ハイブリッド・モード電力増幅器システムの２つの代替実施形態がブロック図の形で示されている。このような電力増幅器システムは、本発明の一実施形態による基地局およびリピータアプリケーション向けの使用に特に適している。それぞれの場合、ＦＰＧＡベースのサブシステム、ＰＡサブシステム、およびフィードバックサブシステムが、それぞれ１０３／２０３、１０４／２０４、および１０５／２０５として示されている。図３では、マルチチャネル入力が示されており、遠隔接続１４０が遠隔サーバ（図示せず）にＩ／Ｏリンクを与える。図４では、ＲＦ入力２０１がダウンコンバータ２０６に入力を与え、この場合にも遠隔サーバに対する双方向リンクが遠隔接続２４０に設けられる。どちらの場合も、フィードバックサブシステムが、ＦＰＧＡベースのサブシステムにＰＡの性能を特徴づける適切なデータを与えるように構成されのを理解することができる。

[0023]その結果、本発明の遠隔で再構成可能なＤＨＭＰＡシステムはインターネットを含む任意の適当なリンクを介して遠隔ホストと通信し、それによって、実施形態に応じて、性能監視、故障検出の早期警報、ソフトウェアのアップグレード、サービスプロバイダの仕様への再構成可能性（すなわち、キャリアの数、キャリアの変調、キャリアの周波数、波高率低減、エラーベクトル振幅、ＡＣＰＲなど）などの能力を与えることを理解することができる。

[0024]本発明について好ましい実施形態を参照しながら説明してきたが、本発明は、その実施形態の詳細な説明に限定されないことが理解される。様々な代替実施形態および変形実施形態が上述の説明で提案されており、他の実施形態が当業者には思いつく。したがって、すべてのそのような代替実施形態および変形形態は、添付の特許請求の範囲に定義される本発明の範囲内に包含されることを意図している。

[0025]本明細書には、次頁から始まる付属書Ａが添付されている。本件の特許請求の範囲は付属書Ａの図面に従う。本件の図１〜図４は、本件の特許請求の範囲に従う。

［付属書Ａ］
［発明の名称］デジタル・ハイブリッド・モード電力増幅器システム
［明細書］

［関連出願］
[001]本出願は、２００８年１月２８日に出願されたＰｏｗｅｒ Ａｍｐｌｉｆｉｅｒ Ｔｉｍｅ−Ｄｅｌａｙ Ｉｎｖａｒｉａｎｔ Ｐｒｅｄｉｓｔｏｒｔｉｏｎ Ｍｅｔｈｏｄｓ ａｎｄ Ａｐｐａｒａｔｕｓという名称の米国特許出願第１２／０２１，２４１号明細書の一部継続出願であり、米国特許出願第１２／０２１，２４１号明細書は、２００７年４月３０日に出願されたＨｉｇｈ Ｅｆｆｉｃｉｅｎｃｙ Ｌｉｎｅａｒｉｚａｔｉｏｎ Ｐｏｗｅｒ Ａｍｐｌｉｆｉｅｒ Ｆｏｒ Ｗｉｒｅｌｅｓｓ Ｃｏｍｍｕｎｉｃａｔｉｏｎという名称の米国特許出願第１１／７９９，２３９号明細書の一部継続出願であり、米国特許出願第１１／７９９，２３９号明細書は、２００５年１０月２７日に出願されたＳｙｓｔｅｍ ａｎｄ Ｍｅｔｈｏｄ ｆｏｒ Ｄｉｇｉｔａｌ Ｍｅｍｏｒｉｚｅｄ Ｐｒｅｄｉｓｔｏｒｔｉｏｎ ｆｏｒ Ｗｉｒｅｌｅｓｓ Ｃｏｍｍｕｎｉｃａｔｉｏｎという名称の米国特許出願第１１／２６２，０７９号明細書の一部継続出願であり、米国特許出願第１１／２６２，０７９号明細書は、Ｓｙｓｔｅｍ ａｎｄ Ｍｅｔｈｏｄ ｆｏｒ Ｄｉｇｉｔａｌ Ｍｅｍｏｒｉｚｅｄ Ｐｒｅｄｉｓｔｏｒｔｉｏｎ ｆｏｒ Ｗｉｒｅｌｅｓｓ Ｃｏｍｍｕｎｉｃａｔｉｏｎという名称の米国特許出願第１０／１３７，５５６号明細書、現在は米国特許第６，９８５，７０４号明細書の継続出願であり、上記のすべてが参照により本明細書に組み込まれる。本出願は、２００７年１２月２０日に出願されたＡ Ｍｅｔｈｏｄ ｆｏｒ Ｂａｓｅｂａｎｄ Ｐｒｅｄｉｓｔｏｒｔｉｏｎ Ｌｉｎｅａｒｉｚａｔｉｏｎ ｉｎ Ｍｕｌｔｉ‐Ｃｈａｎｎｅｌ Ｗｉｄｅｂａｎｄ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｓｙｓｔｅｍｓという名称の米国特許出願第１１／９６１，９６９号明細書の利益を主張するものである。本出願は、２００７年４月２３日に出願された、発明者がＤａｌｉ Ｙａｎｇを除いて本件と同じである米国特許仮出願第６０／９２５，６０３号明細書の利益を主張するものであり、また、２００８年３月３１日に出願されたＡｎ Ｅｆｆｉｃｉｅｎｔ Ｐｅａｋ Ｃａｎｃｅｌｌａｔｉｏｎ Ｍｅｔｈｏｄ Ｆｏｒ Ｒｅｄｕｃｉｎｇ Ｔｈｅ Ｐｅａｋ−Ｔｏ−Ａｖｅｒａｇｅ Ｐｏｗｅｒ Ｒａｔｉｏ Ｉｎ Ｗｉｄｅｂａｎｄ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｓｙｓｔｅｍｓという名称の米国特許仮出願第６１／０４１，１６４号明細書の利益を主張するものでもあり、また、２００７年１２月８日に出願されたＢａｓｅｂａｎｄ Ｄｅｒｉｖｅｄ ＲＦ Ｄｉｇｉｔａｌ Ｐｒｅｄｉｓｔｏｒｔｉｏｎという名称の米国特許仮出願第６１／０１２，４１６号明細書の利益を主張するものでもあり、また、２００７年４月２３日に出願されたＮ−Ｗａｙ Ｄｏｈｅｒｔｙ Ｄｉｓｔｒｉｂｕｔｅｄ Ｐｏｗｅｒ Ａｍｐｌｉｆｉｅｒという名称の米国特許仮出願第６０／９２５，５７７号明細書の利益を主張するものでもある。さらに、本出願は、２００７年１２月２０日に出願されたＰｏｗｅｒ Ａｍｐｌｉｆｉｅｒ Ｐｒｅｄｅｓｔｏｒｔｉｏｎ Ｍｅｔｈｏｄｓ ａｎｄ Ａｐｐａｒａｔｕｓという名称の米国特許出願第１１／９６２，０２５号明細書、２００７年８月３０日に出願されたＡｎａｌｏｇ Ｐｏｗｅｒ Ａｍｐｌｉｆｉｅｒ Ｐｒｅｄｉｓｔｏｒｔｉｏｎ Ｍｅｔｈｏｄｓ ａｎｄ Ａｐｐａｒａｔｕｒｓという名称の米国特許仮出願第６０／９６９，１２７号明細書、ならびにＰｏｗｅｒ Ａｍｐｌｉｆｉｅｒ Ｐｒｅｄｉｓｔｏｒｔｉｏｎ Ｍｅｔｈｏｄｓ ａｎｄ Ａｐｐａｒａｔｕｓ Ｕｓｉｎｇ Ｅｎｖｅｌｏｐｅ ａｎｄ Ｐｈａｓｅ Ｄｅｔｅｃｔｏｒという名称の米国特許仮出願第６０／９６９，１３１号明細書の利益を主張するものである。上述はすべて、参照により本明細書に組み込まれる。

［発明の分野］
[002]本発明は、複素変調技術を用いる無線通信システムに関する。より詳細には、本発明は、無線通信のための電力増幅器システムに関する。

［発明の背景］
[003]広帯域符号分割アクセス（ＷＣＤＭＡ）や直交周波数分割多重（ＯＦＤＭ）などの複素変調技術を用いる広帯域移動体通信システムは、大きなピーク対平均電力比（ＰＡＰＲ）の仕様を有し、したがって、このシステムのＲＦ伝送のための高度に線形の電力増幅器を必要とする。従来のフィードフォワード線形電力増幅器（ＦＦＬＰＡ）は、電力効率が不十分であるにもかかわらず、その優れた線形性能のために広く利用されている。

[004]従来のＦＦＬＰＡは主に、ＰＡに対する非線形補正を実現するために、誤差減算、および専用ハードウェア回路との電力整合の原理に基づいている。これらのアプローチは、伝送電力バランス、時間遅延、および主ＰＡによって生成された誤差を正確に整合させるために、補助ＰＡおよび複雑なハードウェア回路を使用しなければならない。完全な整合が得られた後で、主ＰＡからの非線形ひずみ誤差は、補助ＰＡからの非線形ひずみ誤差によってキャンセルされうる。とりわけ多くの変数およびパラメータを必要とする非線形プリディストーション回路の複雑さのために、ＦＦＬＰＡは顕著な微調整努力および他の較正努力を必要とする。さらに、このような従来のＦＦＬＰＡスキームはまた、主ＰＡの信号と補助ＰＡの信号との完全な整合が不可欠であるので、温度変化や湿度変化などの変動する環境条件に対して脆弱でもある。その結果、従来のプリディストーションスキームは実施にコストがかかり、商業的な無線システム環境におけるプリディストーションスキームの精度および安定性が限定される。

[005]ＦＦＬＰＡの不十分な効率を克服するために、デジタル信号処理（ＤＳＰ）技術の近年の進歩のおかげで、デジタル・ベースバンド・プリディストーション（ＰＤ）が実証されている。さらに、ドハティ電力増幅器（ＤＰＡ）もまた、電力効率を改善するために、これらの線形化システムに適用されている。しかしながら、より安価なアーキテクチャを用いて、線形性がより良い、効率がより高いなどの電力増幅器のより高い性能に対する需要が依然としてある。

[006]従来のＤＳＰベースのＰＤスキームは、ＰＡの非線形性をコンピュータ処理し、計算し、そして補正するために、デジタルマイクロプロセッサを利用する。すなわち、デジタルマイクロプロセッサは、ＰＡシステム内での信号の迅速な追跡および調整を行う。しかしながら、従来のＤＳＰベースのＰＤスキームは、温度などの環境変化に起因する増幅器の線形性能の変化、およびメモリ効果から生じるＰＡの出力信号の非対称ひずみに見舞われる。これらの変化およびひずみはすべて補償されなければならない。従来のＰＤアルゴリズムは、広帯域フィードバック信号に基づいているので、処理のための必要な情報を可能な限り取り込むために、電力集約的で高価な高速アナログ・デジタル・コンバータ（ＡＤＣ）を必要とする。さらに、基準信号とひずみ信号との間の誤差信号を取り込むために時刻同期も不可避である。この時刻整合プロセスは、従来のＰＤスキームの線形化性能にさらに影響を及ぼしうる小さい同期誤差を引き起こす可能性がある。

[007]さらに、従来のＰＤスキームは、ベースバンドにおける符号化された同相（Ｉ）および直交（Ｑ）チャネル信号を所要の理想信号または基準信号として必要とする。その結果、従来のＰＤスキームは、標準または変調専用であることが多く、各ベースバンドシステムに厳密に適合させられなければならない。したがって、従来のＰＤスキームを基地局内に展開するために、ＰＤエンジンが基地局のベースバンドアーキテクチャに組み込まれなければならない。この組込みは、既存の基地局または基地局設計のベースバンドアーキテクチャを変更することが不便または不可能であることが多いので、実用的な実装上の課題である。ＰＤスキームが特定の基地局設計に対してセットアップされると、再構成可能でないことが多く、したがって標準または変調の将来の変更に対してアップグレードすることができない。さらに、従来のＰＤアプローチはベースバンドＩ−Ｑ信号源を動作させる必要があるので、リピータや屋内信号カバレッジサブシステムなどのベースバンドＩ−Ｑ信号源を保有しない一部のＲＦシステムには適用することができない。

［発明の概要］
[008]したがって、本発明は上記問題に鑑みなされており、本発明の目的は、広帯域通信システムアプリケーション向けの高線形性および高効率を有する電力増幅器システムの高性能で費用対効果の高い方法を提供することである。本開示により、電力増幅器システムがフィールド再構成可能になるとともに、マルチ変調スキーム（変調アグノスティック）、マルチキャリアおよびマルチチャネルをサポートすることが可能になる。

[009]上記目的を達成するために、本発明による技術は一般に、電力増幅器をＲＦドメインで線形化するアダプティブ・デジタル・プリディストーション法に基づいている。本発明の様々な実施形態が開示される。一実施形態では、波高率低減、ＰＤ、電力効率アップ技術、ならびにスペクトル監視を用いた簡易アルゴリズムを組み合わせたものがＰＡシステム内で利用される。別の実施形態では、性能を向上させるためにアナログ直交変調器補償構造も利用される。

[0010]本発明のいくつかの実施形態は、電力増幅器特性の変動を監視するとともに、自己適応アルゴリズムを用いて自動調整することができる。ここに開示されるかかる自己適応アルゴリズムの１つは、多方向探索（ＭＤＳ）アルゴリズムと呼ばれ、デジタル領域で実行されるものである。

[0011]本発明のアプリケーションは、すべての無線基地局、アクセスポイント、移動体機器および無線端末、携帯用無線装置、ならびにマイクロ波通信や衛星通信などの他の無線通信システムでの使用に適している。

[0012]付属書Iは、頭文語を含む、本明細書で使用される用語の用語集である。

［図面］
[0013]本発明のさらなる目的および利点は、添付図面に関連してなされる以下の詳細な説明からより十分に理解することができる。

[0014]図１は、デジタル・ハイブリッド・モード電力増幅器システムの基本形を示すブロック図である。

[0015]図２は、本発明の一実施形態による簡単なデジタル・ハイブリッド・モード電力増幅器システムを示すブロック図である。

[0016]図３は、本発明のデジタル・ハイブリッド・モード電力増幅器システムにおける多項式ベースのプリディストーションを示すブロック図である。

[0017]図４は、本発明のデジタル・ハイブリッド・モード電力増幅器システムにおける自己適応プリディストーションに適用される多方向探索アルゴリズムのフローチャートである。

[0018]図５は、本発明の別の実施形態による、オプションまたは代替のマルチチャネルデジタル入力、ＤＱＭおよびＵＰＣベースのクリッピング回復経路が実装されたデジタル・ハイブリッド・モード電力増幅器システムを示すブロック図である。

[0019]図６は、本発明の別の実施形態による、ＤＱＭが実装されたデジタル・ハイブリッド・モード電力増幅器システムを示すブロック図である。

[0020]図７は、本発明の別の実施形態による、ＡＱＭが実装されたデジタル・ハイブリッド・モード電力増幅器システムを示すブロック図である。

[0021]図８は、本発明の別の実施形態による、ＤＵＣおよびＵＰＣベースのクリッピング誤差回復経路が実装されたデジタル・ハイブリッド・モード電力増幅器システムを示すブロック図である。

[0022]図９は、本発明の別の実施形態による、ＡＱＭおよびＡＱＭベースのクリッピング誤差回復経路が実装されたデジタル・ハイブリッド・モード電力増幅器システムを示すブロック図である。

[0023]図１０は、アナログ直交変調器補償構造を示すブロック図である。

［発明の詳細な説明］
[0024]本発明は、アダプティブ・デジタル・プリディストーション・アルゴリズムを利用する新規なＲＦイン／ＲＦアウトＰＡシステムである。本発明は、デジタルモジュールおよびアナログモジュールのハイブリッドシステムである。ハイブリッドシステムのデジタルモジュールとアナログモジュールとの相互作用は、広帯域幅を維持するかまたは増大させながら、スペクトル再生を線形にするとともにＰＡの電力効率を向上させる。したがって、本発明は、広帯域複素変調キャリアのより高い効率およびより高い線形性を達成する。

[0025]図１は、少なくともいくつかの実施形態のための、デジタルモジュールおよびアナログモジュールとフィードバック経路とを備えるものと考えられうる基本的なシステムアーキテクチャを示す高レベルブロック図である。デジタルモジュールは、ＰＤアルゴリズム、他の補助ＤＳＰアルゴリズム、および関連デジタル回路を備えるデジタル・プリディストーション・コントローラ１４である。アナログモジュールは、主電力増幅器１２、ＤＰＡなどの他の補助アナログ回路、およびシステム全体の関連周辺アナログ回路である。本発明は「ブラックボックス」のプラグ・アンド・プレイ型システムである。なぜなら、このプラグ・アンド・プレイ型システムは、ＲＦ変調信号１０を入力として受け入れ、実質的に同じではあるが増幅されたＲＦ信号１３を出力として与え、したがってＲＦイン／ＲＦアウトであるからである。フィードバック経路は本質的に、プリディストーションコントローラ１４に出力信号の表現を与える。本発明は以下では、デジタル・ハイブリッド・モード電力増幅器（ＤＨＭＰＡ）システムと称することもある。

[0026]図２は、本発明の一実施形態による簡単なデジタル・ハイブリッド・モード電力増幅器システムを示すブロック図である。図２の実施形態は、参照により本明細書に組み込まれる米国特許出願第１１／７９９，２３９号明細書に開示されているアーキテクチャに非常によく似ているが、以下を除く。すなわち、（i）ＲＦ変調信号１０、Ｖ_ＲＦがダウンコンバータ２０だけを通過すること、（ii）デジタル乗算器３１がアナログ乗算器の代わりに使用されること、および（iii）プリディストーション信号Ｖ_ｐがＩＦ帯域にアップコンバートされ、次いでＤＡＣ３０によってアナログＩＦ信号に変換され、最終的に混合器３１１によってＶ_ｉｎＲＦ信号に変調され、その後無線伝送のためにＰＡ１２に入力として与えられること、を除く。

[0027]図５〜図９は、ＤＨＭＰＡシステムのより高性能の実施形態を示すブロック図である。ここで、同じ要素は同じ番号で示されている。図５〜図９の５つの実施形態は、１つのデジタルプロセッサにおいて適応アルゴリズムを有するＰＤの前に波高率低減（ＣＦＲ）を適用して、ＰＡＰＲ、ＥＶＭおよびＡＣＰＲを低減し、ＰＡの温度変化に起因するメモリ効果および線形性の変化を補償するようにする。デジタルプロセッサは、ほとんど任意の形をとることができ、便宜上、ＦＰＧＡ実装が一例として示されているが、汎用プロセッサもまた多くの実施形態で受け入れることができる。実施形態のデジタルモジュールにおいて実行されるＣＦＲは、参照により本明細書に組み込まれる、２００８年３月３１日に出願されたＡｎ Ｅｆｆｉｃｉｅｎｔ Ｐｅａｋ Ｃａｎｃｅｌｌａｔｉｏｎ Ｍｅｔｈｏｄ Ｆｏｒ Ｒｅｄｕｃｉｎｇ Ｔｈｅ Ｐｅａｋ−Ｔｏ−Ａｖｅｒａｇｅ Ｐｏｗｅｒ Ｒａｔｉｏ Ｉｎ Ｗｉｄｅｂａｎｄ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｓｙｓｔｅｍｓという名称の米国特許出願第６１／０４１，１６４号明細書に示されているスケールド反復パルスキャンセレーション（ｓｃａｌｅｄ ｉｔｅｒａｔｉｖｅ ｐｕｌｓｅ ｃａｎｃｅｌｌａｔｉｏｎ）に基づいている。ＣＦＲは性能を向上させるために含まれており、したがってオプションである。ＣＦＲは、全体的な機能に影響を及ぼすことなく実施形態から除去することができる。

[0028]図５は、本発明の一実施形態によるＤＨＭＰＡシステムを示すブロック図である（「図５のシステム」）。図５のシステムは、入力にデュアルモードのＲＦ５００および／またはマルチキャリアデジタル信号５０５を、出力５１０にＲＦ信号を有する。デュアルモードの信号入力は、自由度を最大限にすることができる。すなわち、ＲＦイン（「ＲＦインモード」）またはベースバンドデジタルイン（「ベースバンドインモード」）である。図５のシステムは３つの主要部分を備える。すなわち、再構成可能なデジタル（以下「ＦＰＧＡベースのデジタル」と称する）モジュール５１５、電力増幅器モジュール５２０、およびフィードバック経路５２５を備える。

[0029]ＦＰＧＡベースのデジタル部分は、デジタルプロセッサ５３０（例えばＦＰＧＡ）、デジタル・アナログ・コンバータ５３５（ＤＡＣ）、アナログ・デジタル・コンバータ５４０（ＡＤＣ）、および位相ロックループ（ＰＬＬ）５４５を備える。図５のシステムはデュアル入力モードを有するので、デジタルプロセッサは２つの信号処理経路を有する。ＲＦ信号入力経路については、デジタルプロセッサは、デジタル直交復調器（ＤＱＤＭ）、ＣＦＲ、ＰＤ、およびデジタル直交変調器（ＤＱＭ）を実装している。ベースバンドデジタル入力経路については、デジタル・アップ・コンバータ（ＤＵＣ）、ＣＦＲ、ＰＤ、およびＤＱＭが実装される。

[0030]図５のシステムのＲＦインモードは、ＦＰＧＡベースのデジタル部分の前にダウンコンバータ（ＤＮＣ）５５０を、ＦＰＧＡの前にＡＤＣ５４０を実装している。アナログ・ダウン・コンバートされた信号が、ＦＰＧＡベースのデジタルモジュールに与えられ、ＡＤＣ５４０によってデジタル信号に変換される。デジタル変換された信号は、実信号と虚信号の両方を生成するようにＤＱＤＭによって復調される、次いで信号のＰＡＰＲがＣＦＲによって低減される。ピークが低減された信号は、増幅器を線形化するようにプリディストーションを与えられ、ＤＱＭを通過して実信号を生成し、次いで、ＦＰＧＡベースのデジタル部分のＤＡＣによって中間周波数（ＩＦ）アナログ信号に変換される。しかしながら、すべての実施形態においてＤＱＤＭおよびＤＱＭをＦＰＧＡに実装する必要はない。図７および図９に示されているように、変調器および復調器が使用されない場合、ＦＰＧＡの前の２つのＡＤＣ７００および７０５、ならびにＡＱＭモジュール７２０にフィードするＦＰＧＡの後の２つのＤＡＣ７１０および７１５が、それぞれ実信号および虚信号を生成するために使用されうる（「ＡＱＭ実装」）。図９の実施形態は、図５に示されているものと同様にＲＦアウト信号にフィードする第２のＡＱＭロジック９１０とともにＤＡＣ９００および９０５で示されているクリッピング誤差回復経路の追加によって図７の実施形態とは異なる。

[0031]図５のベースバンドインモードの動作はＲＦインモードとはわずかに異なる。マルチチャネルからのＩ−Ｑ信号としてのデジタル・データ・ストリームは、ＦＰＧＡベースのデジタルモジュールに到達し、ＤＵＣによってデジタルＩＦ信号にデジタル方式でアップコンバートされる。ここからは、ベースバンドインモードおよびＲＦインモードは同様に進行する。次いで、これらのＩＦ信号はＣＦＲブロックに通され、それによって信号のＰＡＰＲを低減する。このＰＡＰＲ抑制信号は、電力増幅器の非線形ひずみを事前に補償するために、デジタル方式でプリディストーションを与えられる。

[0032]どちらの入力モードでも、能動装置の自己発熱、バイアスネットワーク、および周波数依存性に起因するメモリ効果は、ＰＤの適応アルゴリズムによっても補償される。ＰＤの係数は、極めて高速のＡＤＣを必要とする広帯域フィードバックを用いる従来技術のプリディストーション技術ではなく、フィードバック部分の簡単な電力検出器を使用して狭帯域フィードバックによって適応させられる。プリディストーションを与えられた信号は、実信号を生成するためにＤＱＭに通され、次いで、図示のＤＡＣ５３５によってＩＦアナログ信号に変換される。上記に開示されたように、ＤＱＭは、すべての実施形態でＦＰＧＡにまたは全く実装される必要がない。ＤＱＭがＦＰＧＡに使用されない場合、ＡＱＭ実装には、実信号および虚信号を生成するために、それぞれ２つのＤＡＣを実装することができる。電力増幅器のゲートバイアス電圧５５０は、電力増幅器内の温度変化に起因する線形性の変動を安定化させるために、適応アルゴリズムによって決定され、次いでＤＡＣ５３５によって調整される。ＰＬＬは、最初にチャネル位置を見つけ、次いで隣接チャネル電力レベルまたは隣接チャネル電力比（ＡＣＰＲ）を検出するために、フィードバック部分に対して局部発振信号を掃引する。

[0033]電力増幅器部分は、ＦＰＧＡベースのデジタルモジュールからの（図５、図６および図８に示されている実施形態に示されているような）実信号用のＵＰＣ、または（図７および図９に示されている実施形態に示されているような）実信号および複素信号用のＡＱＭと、多段駆動増幅器を有する高出力増幅器と、温度センサとを備える。プリディストーションを与えられたベースバンド信号は、ＵＰＣ５５５によってアップコンバートされ、次いでＰＡ５６０によって増幅される。ＤＨＭＰＡシステムの効率性能を向上させるために、実施形態に応じて、ドハティ、エンベロープ除去および回復（ＥＥＲ）、エンベロープトラッキング（ＥＴ）、エンベロープフォローイング（ＥＦ）、非線形成分を用いた線形増幅（ＬＩＮＣ）などの効率アップ技術が使用されうる。これらの電力効率技術は、混合されかつ整合されうるとともに、基本的なＤＨＭＰＡシステムに対するオプション機能である。かかるドハティ電力増幅器技術の１つが、参照により本明細書に組み込まれる、本発明の譲受人に譲渡された２００７年４月２３日に出願されたＮ−Ｗａｙ Ｄｏｈｅｒｔｙ Ｄｉｓｔｒｉｂｕｔｅｄ Ｐｏｗｅｒ Ａｍｐｌｉｆｉｅｒという名称の米国特許仮出願第６０／９２５，５７７号明細書に示されている。増幅器の線形性能を安定化させるために、増幅器の温度が温度センサによって監視され、次いで、増幅器のゲートバイアスがＦＰＧＡベースのデジタル部分によって制御される。

[0034]フィードバック部分は、方向性結合器、混合器、ロー・パス・フィルタ（ＬＰＦ）、利得増幅器、バンドパスフィルタ（ＢＰＦ）、および検出器（ＤＥＴ）を備える。実施形態に応じて、これらのアナログ成分は、他のアナログ成分と混合されかつ整合されうる。増幅器のＲＦ出力信号部分は、方向性結合器によってサンプリングされ、次いで、混合器において局部発振信号によってＩＦアナログ信号にダウンコンバートされる。ＩＦアナログ信号は、帯域外ひずみの異なる周波数部分を取り込むことができる、ＬＰＦ、利得増幅器、およびＢＰＦ（例えば表面弾性波フィルタ）を通過する。ＢＰＦの出力は、出力電力レベルとメモリ効果に起因する非対称ひずみに応じてＰＤの動的パラメータを決定するために、検出器に、次いでＦＰＧＡベースのデジタルモジュールのＡＤＣに与えられる。さらに、線形性の変化を計算し、次いでＰＡのゲートバイアス電圧を調整するために、温度もＤＥＴ５８０によって検出される。ＰＤアルゴリズムおよび自己適応フィードバックアルゴリズムのさらなる詳細は図３および図４から分かる。図３は、多項式ベースのプリディストーションアルゴリズムを示す。図４は、フローチャートの形でステップ４０１〜４１０として、本発明のいくつかの実施形態において使用されうる多方向探索アルゴリズムを示す。

[0035]ＷｉＭＡＸや他のＯＦＤＭベースのスキームなどのブロードバンド無線アクセスのための厳格なＥＶＭ要件の場合（ＥＶＭ＜２．５％）、ＦＰＧＡベースのデジタル部分のＣＦＲは、厳格なＥＶＭ仕様を満たすために、ＰＡＰＲのわずかな低減しか達成することができない。一般的な状況では、これは、ＣＦＲの電力効率向上能力が限定されることを意味する。本発明のいくつかの実施形態では、ＣＦＲからの帯域内ひずみを「クリッピング誤差回復経路」５９０を用いて補償する新規な技術が含まれており、したがって、厳格なＥＶＭ環境でＤＨＭＰＡシステムの電力効率を最大限にする。前述のように、クリッピング誤差回復経路は、ＦＰＧＡベースのデジタル部分内に追加のＤＡＣ５２０を有し、電力増幅器部分内に余分のＵＰＣを有する（図５および図８参照）。クリッピング誤差回復経路は、電力増幅器の出力におけるＣＦＲから生じる帯域内ひずみの補償を可能にすることができる。さらに、主経路とクリッピング誤差回復経路との間に遅延不整合があれば、ＦＰＧＡ内でデジタル遅延を用いて整合させることができる。

[0036]図６は、本発明の別の実施形態による、ＤＱＭが実装されたＤＨＭＰＡシステム（「図６のシステム」）を示すブロック図である。図６のシステムは、同システムがベースバンドインモードおよびクリッピング誤差回復経路を有していないことを除けば図５のシステムと同じである。

[0037]図７は、本発明の別の実施形態によるＡＱＭが実装されたＤＨＭＰＡシステム（「図７のシステム」）を示すブロック図である。図７のシステムは、同システムが前述のＡＱＭ実装オプションを有することを除けば図６のシステムと類似している。さらに、図７のシステムのデジタルプロセッサは、アナログ直交復調器補正器（ＡＱＤＭＣ）、ＣＦＲ、ＰＤ、およびアナログ直交変調器補正器（ＡＱＭＣ）を実装している。

[0038]図７のシステムでは、ＲＦ入力信号は、最初にベースバンドデジタル信号にダウンコンバートされ、次いでデジタルＩＦ信号にデジタル方式でアップコンバートされる（−７．５ＭＨｚ、−２．５ＭＨｚ、２．５ＭＨｚ、７．５ＭＨｚ）。図７のシステムがベースバンドインモードを有する場合、マルチチャネルからのデジタル・データ・ストリームは、デジタルプロセッサに入るときに直接デジタルＩＦ信号にデジタル方式でアップコンバートされる（−７．５ＭＨｚ、−２．５ＭＨｚ、２．５ＭＨｚ、７．５ＭＨｚ）。次いで、ＣＦＲはＰＡＰＲを低減することになる。ピークが低減された信号は、ＤＰＡを線形化するようにプリディストーションを与えられ、実信号および虚信号のための２つのＤＡＣを通過し、最終的にＡＱＭを通過する。

[0039]図１０は、アナログ直交変調器補償構造を示すブロック図である。入力信号は、分離された入力、同相成分Ｘ_Ｉおよび直交成分Ｘ_Ｑである。アナログ直交変調器補償構造は、４つの実フィルタ｛ｇ１１、ｇ１２、ｇ２１、ｇ２２｝および２つのＤＣオフセット補償パラメータｃ１、ｃ２を含む。ＡＱＭにおけるＤＣオフセットは、パラメータｃ１、ｃ２によって補償される。ＡＱＭの周波数依存は、フィルタ｛ｇ１１、ｇ１２、ｇ２１、ｇ２２｝によって補償される。実フィルタの次数は、必要とされる補償レベルに依存する。出力信号Ｙ_ＩおよびＹ_Ｑは、ＡＱＭの同相ポートおよび直交ポートに与えられる。

[0040]図７のシステムの電力増幅器部分およびフィードバック部分の構成は、図６のシステムと同じである。

[0041]図８は、本発明の別の実施形態による、ＤＵＣおよびクリッピング誤差回復経路が実装されたＤＨＭＰＡシステム（「図８のシステム」）を示すブロック図である。図８のシステムは、同システムがクリッピング誤差回復経路を有することを除けば図６のシステムと類似している。さらに、図８のシステムのデジタルプロセッサは、デジタル・ダウン・コンバータ（ＤＤＣ）、ＣＦＲ、ＰＤ、およびＤＵＣを実装している。

[0042]図８のシステムでは、ＤＮＣ周波数はＲＦ信号を低ＩＦ信号に変える。次いで、この低ＩＦ信号は、ＡＤＣに与えられるとすぐに、ベースバンドに、続いてＣＦＲおよびＰＤにデジタル方式でダウンコンバートされる。ＰＤの出力はベースバンド信号であり、ベースバンド信号は、次いで、ＩＦ周波数にデジタル方式でアップコンバートされ、ＤＡＣに与えられる。次いで、ＤＡＣの出力はさらに、ＵＰＣによってＲＦ周波数に周波数変換される。図８のシステムの電力増幅器部分およびフィードバック部分の構成は、図５のシステムと同じである。

[0043]図９は、本発明の別の実施形態による、ＡＱＭおよびＡＱＭベースのクリッピング誤差回復経路が実装されたＤＨＭＰＡシステム（「図９のシステム」）を示すブロック図である。図９のシステムは、同システムがクリッピング誤差回復経路を有することを除けば図７のシステムと同じである。図９のシステムにおけるクリッピング誤差回復経路は、ＦＰＧＡベースのデジタル部分内に２つのＤＡＣを有し、電力増幅器部分内にＵＰＣの代わりのＡＱＭを有する（図５および図８参照）。

[0044]図３は、本発明のＤＨＭＰＡシステム内のプリディストーション（ＰＤ）部分を示すブロック図である。本発明におけるＰＤは一般に、適応ＬＵＴベースのデジタル・プリディストーション・システムを利用する。より具体的には、図３に示されておりかつ図５〜図９から開示された実施形態に示されているＰＤは、Ａ Ｍｅｔｈｏｄ ｆｏｒ Ｂａｓｅｂａｎｄ Ｐｒｅｄｉｓｔｏｒｔｉｏｎ Ｌｉｎｅａｒｉｚａｔｉｏｎ ｉｎ Ｍｕｌｔｉ−Ｃｈａｎｎｅｌ Ｗｉｄｅｂａｎｄ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｓｙｓｔｅｍｓという名称の米国特許出願第１１／９６１，９６９号明細書に示されている適応アルゴリズムによってデジタルプロセッサ内で処理される。図３のＤＨＭＰＡシステムのためのＰＤは、複数の有限インパルス応答（ＦＩＲ）フィルタ、すなわちＦＩＲ１ ３０１、ＦＩＲ２ ３０３、ＦＩＲ３ ３０５、およびＦＩＲ４ ３０７を有する。ＰＤは、３次積生成ブロック３０２、５次積生成ブロック３０４、および７次積生成ブロック３０６も収容する。ＦＩＲフィルタからの出力信号は加算ブロック３０８において合成される。複数のＦＩＲフィルタの係数は、評価関数としての隣接チャネル電力レベルまたはＡＣＰＲに基づいてＭＤＳアルゴリズムによって更新される。

[0045]図４は、本発明のＤＨＭＰＡシステムにおけるＰＤを補償する方法のフローチャートである。このフローチャートは、ＭＤＳアルゴリズムを利用するＤＨＭＰＡシステムの自己適応フィードバック部分である。このフローチャートを参照して、図３のプリディストーション補償装置の動作を説明することができる。

[0046]限定するためではなく簡単にするために、自己適応フィードバック部分およびＭＤＳアルゴリズムを示すための一例としてＷＣＤＭＡが使用されている。本発明は、標準かつ変調アグノスティック（ｍｏｄｕｌａｔｉｏｎ ａｇｎｏｓｔｉｃ）であるので、決してＷＣＤＭＡには限定されない。ＷＣＤＭＡアプリケーションでは、活性化チャネルおよび非活性化チャネルを探索するために、１２本のＷＣＤＭＡチャネルが最初にフィードバック部分のＰＬＬを掃引することによって検出される（４０１）。チャネル位置が探索されると（４０２）、フィードバック部分は、再びＰＬＬを掃引することにより隣接チャネル電力レベルまたはＡＣＰＲ（特に５ＭＨｚオフセット成分）を検出する（４０３）。次いで、以下のようにプリディストーションを初期化しＭＤＳアルゴリズムを適用する。

[0047]任意の反復ｋで、各係数セットを評価し、次いで最適セットａ_０ ^ｋを見つける（４０４）。

[0048]回転４０５：ａ_０ ^ｋを回転させ評価する。ｍｉｎ｛ｆ（ａ_ｒｉ ^ｋ），ｉ＝１，．．．，ｎ｝＜ｆ（ａ_０ ^ｋ）が達成されると（４０６）、拡張４０７へ進み、さもなければ収縮４０９へ進む。

[0049]拡張４０７：ａ_ｒｉ ^ｋを拡張し評価する。ｍｉｎ｛ｆ（ａ_ｅｉ ^ｋ），ｉ＝１，．．．，ｎ｝＜ｍｉｎ｛ｆ（ａ_ｒｉ ^ｋ），ｉ＝１，．．．，ｎ｝が達成されると（４０８）、ａ_０ ^ｋ＝ａ_ｅｉ ^ｋをセットし、さもなければａ_０ ^ｋ＝ａ_ｒｉ ^ｋをセットし、（１）へ進む。

[0050]収縮４０９：ａ_０ ^ｋを収縮させ、評価し、そしてａ_０ ^ｋ＝ａ_ｃｉ ^ｋをセットし、次いで（１）へ進む。

[0051]ここで、ａは複数のＦＩＲフィルタの係数ベクトルであり、ｆは評価関数であり、評価関数は隣接チャネル電力レベルまたはＡＣＰＲである。

[0052]アルゴリズムは、評価関数が最小目標値未満になると終了する（４１０）。このＭＤＳアルゴリズムは、実行するのが明快で簡潔である。

[0053]要約すると、本発明のＤＨＭＰＡシステムは、効率および線形性の性能をより効果的に向上させることができる。なぜなら、ＤＨＭＰＡシステムは、１つのデジタルプロセッサにおいてＣＦＲ、ＤＰＤ、および適応アルゴリズムを実行することができ、それによって後でハードウェア資源および処理時間を節約することができるからである。ＤＨＭＰＡシステムはまた、アルゴリズムおよび電力効率向上機能がデジタルプロセッサ内のソフトウェアのようにいつでも調整されうるので、再構成可能でありかつフィールドプログラマブルである。

[0054]さらに、ＤＨＭＰＡシステムはＲＦ変調信号を入力として受け入れるので、ベースバンドの符号化ＩおよびＱチャネル信号を使用する必要がない。したがって、無線基地局システムの性能は、既存のＰＡモジュールをＤＨＭＰＡに置き換えることによって容易に向上させることができる。本発明により、「プラグ・アンド・プレイ」ＰＡシステム解決法が可能になり、したがって、既存の基地局システムは、高効率かつ高線形性のＰＡシステム性能から利益を得るために、既存の基地局システムの構造を変更しかつ／または信号チャネルの新たなセットを再構築する必要はない。

[0055]さらに、ＤＨＭＰＡシステムは、ＣＤＭＡ、ＧＳＭ、ＷＣＤＭＡ、ＣＤＭＡ２０００、および無線ＬＡＮシステムにおけるＱＰＳＫ、ＱＡＭ、ＯＦＤＭなどの変調スキームに対してアグノスティックである。これは、ＤＨＭＰＡシステムがマルチ変調スキーム、マルチキャリア、およびマルチチャネルをサポートできることを意味する。ＤＨＭＰＡシステムの他の利点には、すぐに利用できる必要なベースバンド信号情報を有していないリピータまたは屋内カバレッジシステムにおけるＰＡ非線形性の補正が含まれる。

[0056]本発明について好ましい実施形態を参照しながら説明してきたが、本発明は、その実施形態の詳細な説明に限定されないことが理解される。様々な代替実施形態および変形実施形態が上述の説明で提案されており、他の実施形態が当業者には思いつく。したがって、すべてのそのような代替実施形態および変形形態は、添付の特許請求の範囲に定義される本発明の範囲内に包含されることを意図している。

［特許請求の範囲］
１．ＲＦおよびマルチチャネルデジタル入力の少なくとも一方の受け取るためのデジタルモジュールと、前記デジタルモジュールの出力を表す信号に応答する電力増幅器部分と、前記電力増幅器部分の出力を表す信号を前記デジタルモジュールにフィードバックするためのフィードバック部分とを備えるデジタル・ハイブリッド・モード電力増幅器システム。
２．前記デジタルモジュールが、デジタル・フィールド・プログラマブル・ゲート・アレイ、デジタル・アナログ・コンバータ、アナログ・デジタル・コンバータ、および位相ロックループのうちの１つまたは複数を備える、請求項１に記載のデジタル・ハイブリッド・モード電力増幅器システム。
３．前記電力増幅器部分が、実信号用のアップコンバータと実信号および複素信号用のアナログ直交変調器の少なくとも一方と、多段駆動増幅器を有する高出力増幅器と、温度センサとを備える、請求項１に記載のデジタル・ハイブリッド・モード電力増幅器システム。
４．前記フィードバック部分が、方向性結合器、混合器、ロー・パス・フィルタ、利得増幅器、バンドパスフィルタ、および検出器のうちの少なくとも１つを備える、請求項１に記載のデジタル・ハイブリッド・モード電力増幅器システム。
５．前記デジタル・フィールド・プログラマブル・ゲート・アレイが、デジタル・アップ・コンバータ、波高率低減器、プリディストータ、およびデジタル直交変調器のうちの１つまたは複数備える、基地局アプリケーション向けに構成された請求項２に記載のデジタル・ハイブリッド・モード電力増幅器システム。
６．前記デジタル・フィールド・プログラマブル・ゲート・アレイが、デジタル直交復調器、波高率低減器、プリディストータ、およびデジタル直交変調器のうちの少なくとも１つを備える、リピータアプリケーション向けに構成された請求項２に記載のデジタル・ハイブリッド・モード電力増幅器システム。
７．前記デジタル・フィールド・プログラマブル・ゲート・アレイが、前記電力増幅器の非対称ひずみを生成することにより前記電力増幅器部分の非線形性およびメモリ効果の両方を適応的に補償するプリディストーションを与える、請求項２に記載のデジタル・ハイブリッド・モード電力増幅器システム。
８．前記デジタル・フィールド・プログラマブル・ゲート・アレイが、前記電力増幅器の温度変化に起因する線形性変動を安定化させるために、前記電力増幅器の最適ゲートバイアス電圧を決定する適応アルゴリズムを含む、請求項２に記載のデジタル・ハイブリッド・モード電力増幅器システム。
９．前記電力増幅器部分が、前記ＤＨＭＡシステムの効率を最大限にするために、ドハティと、エンベロープ除去および回復と、エンベロープトラッキングと、エンベロープフォローイングと、非線形成分を用いた線形増幅とを含む効率アップ技術の群のうちの少なくとも１つを用いる、請求項３に記載の電力増幅器システム。
１１．前記電力増幅器部分の出力に波高率低減によって引き起こされたクリップ済み信号から生じる帯域内ひずみが、前記デジタル部分に応答するＤＡＣおよびＵＰＣによって補償される、請求項１に記載の電力増幅器システム。
１２．本発明のＤＨＭＰＡシステムにおいてプリディストーションの係数を更新する方法であって、
隣接チャネル電力を検出するための主チャネル信号の位置を探索するステップと、隣接チャネル電力値または隣接チャネル電力比を評価関数として用いることによる評価、回転、拡張、および収縮を含む多方向探索アルゴリズムに基づいて係数を抽出するステップとを含む方法。

［付属書I］
［用語説明］
ＡＣＬＲ：隣接チャネル漏洩比
ＡＣＰＲ：隣接チャネル電力比
ＡＤＣ：アナログ・デジタル・コンバータ
ＡＱＤＭ：アナログ直交復調器
ＡＱＭ：アナログ直交変調器
ＡＱＤＭＣ：アナログ直交復調器補正器
ＡＱＭＣ：アナログ直交変調器補正器
ＢＰＦ：バンドパスフィルタ
ＣＤＭＡ：符号分割多重アクセス
ＣＦＲ：波高率低減
ＤＡＣ：デジタル・アナログ・コンバータ
ＤＥＴ：検出器
ＤＨＭＰＡ：デジタル・ハイブリッド・モード電力増幅器
ＤＤＣ：デジタル・ダウン・コンバータ
ＤＮＣ：ダウンコンバータ
ＤＰＡ：ドハティ電力増幅器
ＤＱＤＭ：デジタル直交復調器
ＤＱＭ：デジタル直交変調器
ＤＳＰ：デジタル信号処理
ＤＵＣ：デジタル・アップ・コンバータ
ＥＥＲ：エンベロープ除去および回復
ＥＦ：エンベロープフォローイング
ＥＴ：エンベロープトラッキング
ＥＶＭ：エラーベクトル振幅
ＦＦＬＰＡ：フィードフォワード線形電力増幅器
ＦＩＲ：有限インパルス応答
ＦＰＧＡ：フィールド・プログラマブル・ゲート・アレイ
ＧＳＭ：移動体通信用グローバルシステム
Ｉ−Ｑ：同相／直交
ＩＦ：中間周波数
ＬＩＮＣ：非線形成分を用いた線形増幅
ＬＯ：局部発振器
ＬＰＦ：ロー・パス・フィルタ
ＭＣＰＡ：マルチキャリア電力増幅器
ＭＤＳ：多方向探索
ＯＦＤＭ：直交周波数分割多重
ＰＡ：電力増幅器
ＰＡＰＲ：ピーク対平均電力比
ＰＤ：デジタル・ベースバンド・プリディストーション
ＰＬＬ：位相ロックループ
ＱＡＭ：直交振幅変調
ＱＰＳＫ：直交位相シフトキーイング
ＲＦ：無線周波数
ＳＡＷ：表面弾性波フィルタ
ＵＭＴＳ：ユニバーサル移動体遠隔通信システム
ＵＰＣ：アップコンバータ
ＷＣＤＭＡ：広帯域符号分割多重アクセス
ＷＬＡＮ：無線ローカル・エリア・ネットワーク

［要約］
広帯域通信システムにおける高効率および高線形性を達成するためのＲＦデジタル・ハイブリッド・モード電力増幅器システムが開示される。本発明は、電力増幅器をＲＦドメインで線形化するアダプティブ・デジタル・プリディストーション法に基づいている。増幅器出力信号の線形性の変化や非対称ひずみなどの電力増幅器特性は、狭帯域フィードバック経路によって監視され、デジタルモジュールの適応アルゴリズムによって制御される。したがって、本発明は、電力増幅器システムの非線形性ならびにメモリ効果を補償することができ、電力付加効率、隣接チャネル漏洩比およびピーク対平均電力比に関して性能を向上させることもできる。本開示により、電力増幅器システムは、フィールド再構成可能になるとともに、マルチ変調スキーム（変調アグノスティック）、マルチキャリア、およびマルチチャネルをサポートすることが可能になる。その結果、デジタル・ハイブリッド・モード電力増幅器システムは、ベースバンドＩ−Ｑ信号情報が容易には利用できない基地局、リピータ、屋内信号カバレッジシステムなどの無線伝送システムに特に適している。
［付属書Ａ、以上］

Claims (6)

1. 無線通信システム内の電力増幅器を遠隔的にで再構成する方法であって、
   マイクロプロセッサおよびソフトウェア無線能力を有する無線通信システム内に電力増幅器を設けるステップと、
   遠隔コンピュータと前記電力増幅器との間にリモートメディアリンクを設けて、前記遠隔コンピュータと前記電力増幅器との間の通信を可能にするステップと、
   前記電力増幅器の動作特性を監視するステップと、
   前記電力増幅器の異常な動作特性を検出するステップと、
   前記異常な動作特性を遠隔コンピュータに報告するステップと、
   前記電力増幅器を前記遠隔コンピュータによる指示の通りに再構成するステップと、
   を備える方法。
2. 無線通信システム内で使用する再構成可能な電力増幅器であって、
   遠隔コンピュータシステムと通信するようになされた通信リンクと、
   前記電力増幅器の動作特性を監視するための少なくとも１つの検出器と、
   ソフトウェア無線能力を有し、前記通信リンクを介して前記遠隔コンピュータシステムと通信するための前記少なくとも１つの検出器に応答し、前記電力増幅器の前記動作特性を再構成するための前記遠隔コンピュータからの命令に応答するマイクロプロセッサと、
   を備える再構成可能な電力増幅器。
3. 前記再構成するステップが、少なくとも１つのソフトウェアパッチをアップロードするステップを備える、請求項１に記載の方法。
4. 前記命令が、前記通信リンクを介して前記マイクロプロセッサにソフトウェアパッチを与えることを含む、請求項２に記載の再構成可能な電力増幅器。
5. 前記命令が、前記電力増幅器に新しいオペレーティングシステムをアップロードすること、および前記マイクロプロセッサに前記新しいオペレーティングシステムをインストールさせることを含む、請求項２に記載の再構成可能な電力増幅器。
6. 前記命令が、通常動作に比べて機能性を減じることを含む、請求項２に記載の再構成可能な電力増幅器。

Images