JP2012523565A - 寄生容量により誘導される誤差が減少されたセンサデバイス - Google Patents

Abstract

デバイス１１０は、駆動ノード３４，３６および感知ノード４２，４４を有する感知素子２６を備えている。駆動ノード３４および感知ノード４２との間には寄生容量２２が存在する。同様に、駆動ノード３６と感知ノード４４との間には寄生容量２４が存在する。駆動信号５６が駆動ノード３４、３６との間に印加されると、駆動ノード３４と感知ノード４２との間の寄生電流７０および駆動ノード３６と感知ノード４４との間の寄生電流７２が寄生容量２２，２４のおかげで生成される。容量性ネットワーク１１２を介して寄生電流７０を打ち消す補正電流１３４を生成するために、駆動ノード３６と感知ノード４２との間に容量ネットワーク１１２が接続される。同様に、容量性ネットワーク１１２を介して寄生電流７２を打ち消す補正電流１３８を生成するために、駆動ノード３４と感知ノード４４との間に容量性ネットワーク１１４が接続される。

Description

本発明は、一般的にはセンサに関するものであり、さらに詳しくは寄生容量により誘導される誤差が減少されたセンサデバイスに関するものである。

微小電気機械システム（ＭＥＭＳ）技術は、微小機械構造を生成し、そのような微小機械構造を従来バッチ半導体処理技術を用いて単一基板上で電気デバイスと共に集積する方法を提供することによって、近年ますます一般的な様式になってきている。ＭＥＭＳの１つの通常な応用はセンサデバイスの設計および製造である。デバイスの電気機械部分が感知能力を提供するが、電子部分が電気機械部分によって取得された情報を処理する。ＭＥＭＳの１つの例はＭＥＭＳジャイロスコープセンサである。

代わりに「ジャイロスコープ」、「ジャイロメータ」、「角速度センサ」、または「ヨーレートセンサ」とも呼ばれるジャイロスコープセンサは、１つまたは複数の軸周りの角速度を感知する。１つのタイプのＭＥＭＳジャイロスコープが、コリオリ力または加速度の検出を介して角速度を感知するための振動素子を用いる。振動素子は基板と平行なＸ軸（駆動平面）に沿って振動運動状態に置かれる。一旦振動素子が運動状態に置かれると、振動素子は、基板をＺ軸周りに回転されることによって誘導された角速度を検出することが可能である。コリオリの加速度はＸ軸およびＺ軸の両方に垂直なＹ軸（感知平面）で起こる。コリオリの加速度は、基板の回転角速度に比例する振幅を有する動作を生じる。

電気回路において、寄生容量は、電子部品または回路の部分が、一部の理由としては互いに近接して存在するために、電子部品または回路の部分との間に存在する不回避かつ通常好ましくない容量である。さらに、インダクター、ダイオード、トランジスタのようなすべての回路素子が内部寄生容量を有し、かかる回路素子の挙動が理想的回路素子の挙動から離脱し得る。寄生容量は、例えばワイヤまたはプリント回路基板トレース等の密集した導体の間にも存在する。寄生容量はＭＥＭＳセンサまたは関連したパッケージングおよびボンディングの配置に固有であり、したがって、寄生容量値は異なるセンサ実行に変化し得るだけではなく、寄生容量値は製造における装置ごとに変化し得る。

ＭＥＭＳジャイロスコープセンサは、デバイスの駆動ノードと感知ノードとの間に寄生容量を有し、該寄生容量が、センサ位置に相当する信号に誤差を生じさせる。寄生容量が、所望センサ位置信号に対して直交な電流を生じるため、駆動ノードと感知ノードとの間の寄生容量は特に厄介である。したがって、振動素子の位置が誤って決定されるように、感知ノードで決定された信号に誤差が生成される。

幾つかの方法が、各キャパシタと直列に接続されたスイッチを介して並列に直接的に接続されたキャパシタを組み合わせ、変化可能容量を有する１つのポート容量性ネットワークを生成することを含む。あいにくスイッチにおける寄生容量と共にＭＥＭＳセンサ実行におけるキャパシタの最小物理サイズのおかげで、スイッチを含む素子の最小容量はゼロに達しない。また、このような１つのポート容量性ネットワークにおいて、スイッチを含むキャパシタの数が増加するほど、最小の達成可能な容量も増加し得る。キャパシタの最小物理サイズの制限およびスイッチを含む素子の数が増加するにつれての最小の達成可能な容量は、約０．５〜５０フェムトファラドの範囲の寄生容量値のＭＥＭＳジャイロスコープセンサに非常に望ましくない。

寄生容量の存在を例示する微小電気機械システム（ＭＥＭＳ）センサの回路図である。 寄生容量により図１のＭＥＭＳセンサに導入された寄生容量により誘導される誤差を例示する波形のチャートである。 代表的ＭＥＭＳセンサの斜視図である。 本発明の実施形態による、寄生容量により誘導される誤差を減少すべく実施された２つのポートの容量性ネットワークを有する図３のＭＥＭＳセンサの回路図である。 ２つのポートの容量ネットワークをＭＥＭＳセンサで実施した結果としての誤差の減少を例示する波形のチャートである。 本発明の別の実施形態による、２つのポートの容量ネットワークである。 ２つポートの容量性ネットワークで実施された１つの複数の容量性回路の回路モデルである。 ２つポートの容量性ネットワークにおける容量性回路の各々に達成可能な有効容量Ｃ_effを決定するための方程式を提供する図７の回路モデルに相当するチャートである。 容量性回路内の複数のキャパシタの代表的容量値および得られた有効なネットワーク容量の表を示す。

本発明の実施形態は、寄生容量により誘導される誤差が減少された微小電気機械システム（ＭＥＭＳ）センサおよびＭＥＭＳセンサにおける寄生容量により誘導される誤差を減少させる方法を包含する。寄生容量により誘導される誤差電流を打ち消すための正しい位相の逆電流を生成すべく、有効容量の調整を可能にする２つのポートを備えた容量性ネットワーク（以下、２つのポートの容量性ネットワーク）が、ＭＥＭＳセンサに実装される。２つのポートの容量性ネットワークは広範囲の容量に亘って調整可能であり、有効容量を必要に応じて小さくすることが可能である（例えば、最小オン・チップ部品または寄生容量以下）。

以下に記載されたＭＥＭＳセンサは、寄生容量により誘導される誤差が減少されたＭＥＭＳジャイロスコープセンサを形成するための適切な回路および構造を有する慣性センサである。しかしながら、以下に記載された寄生容量により誘導される誤差の減少をもたらす原理は、ＭＥＭＳ加速度計、ＭＥＭＳ圧力センサ等のような他のタイプのデバイスに代替的に適用されてもよい。また、この原理は非ＭＥＭＳデバイスまたは汎用集積回路に適用し得る。したがって、ＭＥＭＳジャイロスコープのような特定タイプの慣性センサの説明は例示的なものに過ぎず、様々な実施形態の範囲を限定することを意図したものではない。

図１は、寄生容量２２および２４の存在を例示する微小電気機械システム（ＭＥＭＳ）ジャイロスコープセンサ２０の回路図を示す。一般に、ＭＥＭＳセンサ２０は、共振器素子２６のようなセンサ素子と、感知回路２８とを備えている。共振器素子２６は、典型的に試験質量（プルーフマス）と呼ばれる１つまたは複数の可動素子を含む。これらの可動素子は、それらの移動を可能にする様々な機械的結合およびバネにより、下にある基板（図示しない）に接続される。様々な実施形態が、例えば、駆動質量または感知質量として構成可能な１つまたは複数の可動素子を含み得る。簡潔のために、１つまたは複数の可動素子は、単一構造素子（すなわち、単一試験質量３０）により表わされている。

共振器素子２６は、一対の駆動ノード３４、３６に電気接続された駆動構造３２を備える。駆動ノード３４と３６との間に、交流（ＡＣ）電圧源３８が接続される。共振器素子２６は、一対の感知ノード４２および４４に電気接続された感知構造４０をさらに備える。感知ノード４２および４４は感知回路２８の感知増幅器４６と電気通信している。

駆動構造３２は、試験質量３０から延びる複数の移動駆動フィンガー４８（そのうちの１つが示される）および下にある基板（図示しない）に固定された複数の固定駆動フィンガー５０（そのうちの２つが示される）を備え、該固定駆動フィンガー５０は移動駆動フィンガー４８に対して非可動である。さらに、移動駆動フィンガー４８は一対の固定駆動フィンガー５０と交互に配置される。

感知構造４０は、試験質量３０から延びる複数の移動感知フィンガー５２（そのうちの１つが示される）および下にある基板（図示しない）に固定された固定感知フィンガー５４（そのうちの２つが示される）を備え、固定感知フィンガー５４は、移動感知フィンガー５２に対して非可動である。さらに、移動感知フィンガー５２は一対の固定感知フィンガー５４と交互に配置される。

試験質量３０、駆動構造３２、感知構造４０の構成は図解のために提供されていることを注意されるべきである。試験質量３０、駆動構造３２の構成要素、感知構造４０の構成要素、等のサイズ、形、量、および材料は、ＭＥＭＳセンサ２０の所望の感度、安定度、および範囲を達成するために公知の機械設計原理にしたがって選択されてもよい。同様に、試験質量３０を吊る機械的結合およびバネ（図示せず）の形、サイズ、材料、およびバネ定数は、試験質量３０の所望の動きを達成するために選択されてもよい。

一実施形態において、ＭＥＭＳセンサ２０は容量型ジャイロスコープとして実施される。すなわち、試験質量３０の振動直線運動５８（ｘ（ｔ）で示す）を引き起こすために、固定駆動フィンガー５０と駆動ノード３４，３６の電気的接続により、駆動信号、例えば、電圧源３８からの正弦波駆動電圧５６が、固定駆動フィンガー５０間に印加される。ＭＥＭＳセンサ２０が角速度における変化を受け、振動直線運動５８をしている場合、試験質量３０が移動する。すなわち、ＭＥＭＳセンサ２０の回転が、コリオリ力（コリオリ加速度とも呼ばれる）を角速度と比例している試験質量３０に加えて、試験質量３０の速度ベクトルに対する角速度ベクトルの向きに依存する。コリオリ加速度、角速度ベクトルおよび質量速度ベクトルは互いに直交である。例えば、駆動軸（すなわち、Ｘ軸６０）に沿って印加された振動直線運動５８および頁外に延びるＺ軸の周りに入力された角速度の相互作用から得られるコリオリ加速度は、試験質量３０に沿って移動感知フィンガー５２へと送られる。

固定感知フィンガー５４および隣接する移動感知フィンガー５２が、共に可変差動キャパシタを形成する。したがって、ＭＥＭＳセンサ２０がＺ軸周り角速度変化を受ける時、各移動感知フィンガー５２が感知軸（すなわち、Ｙ軸６２）に沿って移動して、隣接する固定感知フィンガー５４の１つに向い、別の隣接する固定感知フィンガー５４から離れる。移動感知フィンガー５２の移動距離が、固定感知フィンガー５２と移動感知フィンガー５４との間の容量６４（Ｃ（ｔ）で示す）の比例変化を生じる。容量６４の変化は感知電流６６（Ｉ（ｔ）で示す）を生じさせる。感知電流６６は、感知ノード４２，４４を介した感知増幅器４６への出力であり、感知増幅器４６にて感知電流６６は増幅され、角速度と比例する出力電圧６８（Ｖ_out（ｔ）で示す）へと変換される。

寄生容量２２（Ｃ_P1で示す）は駆動ノード３４と感知ノード４２との間に存在し、駆動ノード３４と感知ノード４２の各々は、駆動電圧５６が駆動ノード３４と３６との間に印加される時、同一極性である。寄生容量２２が、駆動ノード３４と感知ノード４２との間に寄生電流７０（Ｉ_P1（ｔ）で示す）を生成する。同様に、寄生容量２４（Ｃ_P1で示す）は駆動ノード３６と感知ノード４４との間に存在し、駆動ノード３６と感知ノード４４の各々は、駆動電圧５６が駆動ノード３４および３６との間に印加される時、同一極性である。寄生容量２４が、駆動ノード３６と感知ノード４４との間に寄生電流７２（Ｉ_P2（ｔ）で示す）を生成する。明確さのために種々のノードを区別するために、適合する極性を示すように駆動ノード３４を以下に第１駆動ノード３４と称し、感知ノード４２を以下に第１感知ノード４２と称する。同様に、適合する極性を示すように駆動ノード３６を以下に第２駆動ノード３６と称し、感知ノード４４を以下に第２感知ノード４２と称する。寄生容量２２および２４はＭＥＭＳセンサ２０内の物理的構成要素ではない。したがって、駆動ノード３４および３６ならびに相当する感知ノード４２および４４との寄生容量２２および２４の相互接続は破線で表される。

寄生電流７０および７２は、感知電流６６と組み合わされ、よって第１ノード４２および第２ノード４４を介して増幅器４６へ出力される。寄生電流７０および７２は次に所望信号（すなわち、感知電流６６）を用いて増幅され、感知増幅器４６で出力電圧６８に変換し得る。したがって、得られる出力電圧６８は、感知された角速度に悪影響を及ぼす寄生容量により誘導される誤差を有する。

図１に関して図２を参照すると、図２は、ＭＥＭＳジャイロスコープセンサ２０に導入された寄生容量２２および２４により誘導される誤差を例示する波形のチャート７４を示す。チャート７４は、駆動ノード３４および３６に印加された電圧源３８からのＡＣ駆動電圧５６を表す波形７６を含む。別の波形７８は、駆動電圧５６に応答した試験質量３０から延びる移動感知フィンガー４８の位置または振動を表す。次の波形８０は、移動感知フィンガー５２と固定感知フィンガー５４との間の時間で変化する容量６４を表す。時間変化する容量６４を表す波形８０は、移動感知フィンガー４８の位置を表す波形７８と同位相である。

次の波形８２は、時間変化する容量６４に関する感知電流６６を表す。変化している感知電流６６を表す波形８２は、駆動電圧５６を表す波形７６と同位相である。次の波形８４は、相当する寄生容量２２および２４から得られる組み合わされた寄生電流７０および７２を表す。組み合わされた寄生電流７０および７２を表す波形８４は、感知電流６６を表す波形８０と位相がずれている。したがって、次の波形８６（実線）が、寄生容量により誘導される誤差８８によって悪影響を受ける出力電圧６８を表す。別の波形９０（破線）が波形８６に重なり、寄生容量により誘導される誤差８８を有しない所望出力電圧９２（Ｖ_DES（ｔ）で示す）を表す。

このように、時間変化する寄生容量２２および２４は、試験質量３０の位置、したがって角速度に相当する出力電圧６８に、寄生容量により誘導される誤差８８を生じさせる。寄生電流貢献（すなわち、寄生電流７０および７２）は感知電流６６に対して位相がずれるので、第１駆動ノード３４と第１感知ノード４２との間の寄生容量２２および第２駆動ノード３６と第２感知ノード４４との間の寄生容量２４が出力電圧６８で位相誤差を引き起こす。当然ながら、この位相誤差はＭＥＭＳセンサ２０の精度に悪影響を及ぼす。さらに、寄生容量２２および２４は、所望出力電圧９２に対して直交である電流を生じる。したがって、波形９４が、感知ノード４２および４４において決定された直交信号９６を表し、直交信号９６にも寄生容量によって誘導される誤差８８が存在する。

本発明の一実施形態は、寄生電流７０および７２を大幅に打ち消し、それにより出力電圧６８における寄生容量によって誘導される誤差８８およびそれに対応して直交信号９６における寄生容量によって誘導される誤差８８を実質的に減少する、２つのポートの容量性ネットワークを含む。

図３は代表的ＭＥＭＳデバイス９８の斜視図を示す。ＭＥＭＳデバイス９８は通常、感知能力を提供する電気機械部分１００と、電気機械部分１００によって取得された情報を処理する混合信号集積回路（ＭＳＩＣ）型の電子部分１０２とを含む。電気機械部分１００および電子部分１０２の両方は、適切な入力トレースおよび出力トレース１０６および適切な相互接続トレース１０８を有する単一基板上に形成されてもよい。

一実施形態において、電気機械部分１００には共振器素子２６（図１）が実装されてもよい。電子部分１０２には感知回路２８（図１）、容量性ネットワーク（以下に記載される）、および／または他の回路機構が実装されてもよい。このようなＭＥＭＳデバイス９８を用いて、例えば、小型フォームファクタと組み合わされたセンサ精度が必要とされる、エアバッグ展開システム、自動ヨー（yaw）制御デバイス、安全機構、携帯電話、ラップトップおよびノートパソコン、カメラ、ゲームコントローラ等の種々のモニタおよび／または制御機能を実行し得る。ＭＥＭＳデバイス９８は図解のために提供されていることを注意されるべきである。当業者には、ＭＥＭＳデバイス９８が、様々な構成を有する可能性があり、より多いまたは少ない構成要素を有し得ることが理解される。

図４が、本発明の実施形態による、寄生容量により誘導される誤差８８を減少すべくＭＥＭＳセンサ１１０に実装された２つのポートの容量性ネットワーク１１２および１１４を有するＭＥＭＳセンサ１１０の回路図を示す。実際には、ＭＥＭＳセンサ１１０はＭＥＭＳ９８を形成するように一般に構成されてもよい(図３)。簡潔のために、２つのポートの容量性ネットワーク１１２および１４は、図１に関して記載されたようにＭＥＭＳセンサ構成に集積することに関連して説明される。したがって、図１に利用された符号は同一部品を参照するために図４にも利用される。しかしながら、上述記載されたように、特定ＭＥＭＳセンサは代替え実施形態において、様々な構造型をとってもよい。

したがって、ＭＥＭＳセンサ１１０は、それぞれの第１駆動ノード３４および第２駆動ノード３６に電気接続された駆動構造３２と、それぞれの第１ノード４２および第２ノード４４に電気接続された感知構造４０とを有する共振器素子２６を備えている。したがって、詳しく上述したように、第１駆動ノード３４と第１感知ノード４２との間には寄生容量２２が存在し、第１駆動ノード３４と第１感知ノード４２との間で位相シフトされた寄生容量７０を生成する。同様に、第２駆動ノード３６と第２感知ノード４４との間には寄生容量２４が存在し、第２駆動ノード３６と第２感知ノード４４との間で位相シフトされた寄生電流７２を生成する。ＭＥＭＳセンサ１１０に関連して記載されたが、容量性ネットワーク１１２および１１４は他のタイプのＭＥＭＳデバイス、非ＭＥＭＳデバイス、および／または寄生容量によって誘導される誤差８８（図２）の減少が必要とされる汎用集積回路に代替的に適用されてもよい。

一実施形態によれば、容量性ネットワーク１１２は、第２駆動ノード３６に接続された入力１１６および接地に接続された別の入力１１８を有する。さらに、容量性１１２は、第１感知ノード４２に接続された出力１２０および接地に接続された別の出力１２２を有する。同様に、容量性ネットワーク１１４は、第１駆動ノード３４に接続された入力１２４および接地に接続された別の入力１２６を有する。また、容量性ネットワーク１１４は、第２感知ノード４４に接続された出力１２８および接地に接続された別の出力１３０を有する。

一般に、２つのポートのネットワークは２対の端子（すなわち、回路が２つの双極子に接続する）を有する電気回路である。２つの端子がポート条件と呼ばれる要件、すなわち同一電流がポートを出入りしなければならないことを満たすなら、２つの端子がポートを形成する。以下に詳しく説明するように、容量性ネットワーク１１２が、寄生容量２２と実質的に等しい有効容量１３２（Ｃ_eff1で示す）を生じる。したがって、駆動電圧１５６が入力１１６に印加された場合、寄生電流７０の位相と実質的に等しく、位相がずれた補正電流１３４（Ｉ_C1（ｔ）で示す）が容量性ネットワーク１１２を介して形成される。したがって、感知ノード４２における補正電流１３４は感知ノード４２における寄生電流７０を打ち消す。

同様に、容量性ネットワーク１１４は、寄生容量２４と実質的に等しい有効容量１３６（Ｃ_EFF2で示す）を生じる。したがって、駆動電圧５６は入力１２４に印加された時、寄生電流７２の位相と実質的に等しく位相がずれた補正電流１３８（Ｉ_C2（ｔ）で示す）が容量性ネットワーク１１４を介して形成される。したがって、感知ノード４４における補正電流１３８が感知ノード４４における寄生電流７２を打ち消す。

一実施形態において、容量性ネットワーク１１２および１１４の各々は広範囲、例えば約０．２〜５０フェムトファラドの範囲に亘ってデジタル処理で調整し得る。このような調整範囲は、０．５〜５０フェムトファラドの範囲に寄生容量２２および２４が存在する可能性が高いＭＥＭＳセンサ１１０に有利である。寄生容量２２および２４を同一にする必要はない。したがって、有効容量１３２および１３６の適切な値を取得するために容量性ネットワーク１１２および１１４が個別に調整または同調されるように、容量性ネットワーク１１２および１１４は独立的に調整され得る。

図４を関して図５を参照すると、図５は、容量性ネットワーク１１２および１１４をＭＥＭＳセンサ１１０で実施した結果としての寄生容量によって誘導される誤差８８（図２）の減少を示す波形のチャート１４０を示す。チャート７４（図２）と同様に、チャート１４０は、駆動ノード３４および３６に印加された電圧源３８からのＡＣ駆動電圧５６を表す波形７６、および駆動電圧５６に応答して試験質量３０から延びる移動感知フィンガー４８の振動直線運動５８を表す波形７８を含む。さらに、チャート１４０は、移動感知フィンガー５２と固定感知フィンガー５４との間の時間変化する容量６４を表す波形８０および変化する感知電流６６を表す波形８２を含む。

チャート１４０は、対応する補正電流１３４および１３８によって実質的に打ち消された寄生電流７０および７２を表す波形１４２をさらに含む。したがって、波形１４２は、寄生電流７０および７２と、対応する補正電流１３４および１３８とから得られた合計電流が実質的にゼロであることを示す。したがって、次の波形１４４は、寄生容量によって誘導される誤差８８（図２）がかなり減少された出力電圧６８を表す。同様に、別の波形１４８は、寄生容量によって誘導される誤差８８がかなり減少された、感知ノード４２および４４で決定された直交信号９６を表す。すなわち、図２に示すように、波形１４４および１４８の各々において所望信号からの位相シフトは概ね存在しない。よって、ＭＥＭＳセンサ１１０で実施された容量性ネットワーク１１２および１１４は寄生電流７０および７２を大幅に打消し、出力電圧８６および対応する直交信号９６での寄生容量によって誘導される誤差８８を実質的に減少する。

図６は、一実施形態による、２つの容量性ネットワーク１１２の回路図を示す。容量性ネットワーク１１２は、一般化された２つのポートの容量性ネットワークモデルを表し、該一般化された２つのポートの容量性ネットワークモデルと共にキャパシタ値の適切な選択およびキャパシタ回路（以下に記載される）の適切な選択により、寄生電流７０（図４）を実質的に打ち消す補正電流１３４を生成する有効容量１３２が生じる。図６は容量性ネットワーク１１２に関して記載されているが、以下の説明は、有効容量１３６（図４）および寄生電流７２（図４）を実質的に打ち消す補正電流１３８（図４）を生成する容量性ネットワーク１１４（図４）に等しく適用される。

容量性ネットワーク１１２は、並列に接続された複数の容量性回路１５０を含む。容量性回路１５０の各々が、容量性ネットワーク１１２の入力１１６に接続された対応する入力１５２と、容量性ネットワーク１１２の出力１２０に接続された対応する出力１５４とを有する。容量性回路１５０の各々が回路容量１５６（Ｃ_eff1、Ｃ_eff2〜Ｃ_eff8で示す）を生じる。当該技術分野では周知であるように、各キャパシタに印加される同一駆動電圧において、各キャパシタに同じ駆動電圧が加えられた状態では、並列に接続された２つまたは複数のキャパシタの合計容量は、並列に接続された個別キャパシタの容量値の総和である。したがって、有効容量１３２（すなわちＣ_EFF1）は回路容量１５６（すなわち、Ｃ_eff1、Ｃ_eff2〜Ｃ_eff8）の総和である。回路容量１５６に関して用いられた小文字命名で示す「ｅｆｆ」は、容量の総和（すなわちＣ_EFF1で示される有効容量１３２）から個別回路容量１５６を区別するために用いられる。

図示された実施形態では、容量性ネットワーク１１２は８つの容量性回路１５０を含む。よって、容量性回路１５０内の個別部品の８つの装置の命名が示される（例えば、Ｃｎ１、Ｄｎ２、Ｃｎ３、Ｃｎ４、Ｃｎ５、およびＳｎ、ここでｎは１〜８の数である）。容量性ネットワーク１１２は８つの容量性回路１５０を有するものとして記載されているが、有効容量１３２の所望範囲の値および／または容量性ネットワーク１１２の調整ステップの分解能に依存して、容量性ネットワークは８つより多くまたは少ない容量性回路を含むよう適合可能である。簡潔のために、３つの容量性回路１５０のみが図６に示されているが、５つの追加の容量性回路１５０を表す省略符号が提供されている。

一実施形態において、容量性回路１５０は、ＭＥＭＳセンサ１１０のデジタル制御機能１５８によって個別に制御される。そのため、ＭＥＭＳセンサ１１０は複数の制御回路１６２（その各々を破線の囲みで描く）を含み、制御回路１６２の１つずつは容量性回路１５０の１つずつに接続される。制御回路１６２の各々はスイッチ素子１６４を含み、いくつかの実施形態において、該スイッチ素子は金属酸化膜半導体（ＭＯＳ）トランジスタである。各スイッチ素子１６４が、それの対応する容量性回路１５０と接地との間に配置され得る。

デジタル制御機能１５８は、複数のデジタル制御素子すなわち論理ゲート１６６を含む。図示された実施形態では、デジタル制御機能１５８がデジタル制御の８つのビット１６８を与え、各論理ゲート１６６が単一ビット１６８を与える。各論理ゲート１６６は、その対応する制御回路１６２への制御入力として機能する制御回路１６２の１つに接続されたゲート端子１６０を備える。よって、各論理ゲート１６６は、１つのビット１６８のデジタル制御をその関連するスイッチ素子１６４に与える。個別論理ゲート１６６は符号１から８まで付され、図を簡潔にするために３つの論理ゲート１６６のみをそれぞれの容量性回路１５０に関連して示している。５つの追加の論理ゲート１６６を表すために省略符号が提供されている。

当該技術分野で周知のように、論理ゲートが１つまたは複数の論理入力に論理動作を実行し、単一論理出力（すなわち、第１状態１７０または第２状態１７２を有するビット１６８）を生じる。例として、デジタル制御機能１５８から命令されると、論理ゲート１６６が、論理ゲート１６６が接続された制御回路１６２の関連するスイッチ素子１６４の閉鎖に影響する第１状態１７０または関連するスイッチ素子１６４の開放に影響する第２状態１７２におけるビット１６８を与えてもよい。

代表的なシナリオにおいて、スイッチ素子１６４が閉鎖されると、接地への短絡が形成される。したがって、スイッチ素子１６４が特定の容量性回路１５０のために閉じられると、容量性回路１５０の出力には電流が存在せず、よって、回路容量１５６は有効にゼロである。しかしながら、スイッチ素子１６４が開放されると、接地への短絡が除去され、特定容量性回路１５０が回路容量１５６を与え、したがって、容量性回路１５０の出力１５４に回路電流１７４（Ｉ_eff1、Ｉ_eff２からＩ_eff８で示す）を与える。当然ながら、回路電流１７４の総和が第１感知ノード４２で補正電流１３４をもたらす（Ｉ_C1（ｔ）で示す）。デジタル制御を介して特定スイッチ素子１６４を選択的に開放または閉鎖することによって、所望有効容量１３２が生じ、寄生電流７０（図４）を実質的に打ち消す第１感知ノード４２における所望補正電流１３４をもたらす。回路電流１７４に関して小文字命名で示される「ｅｆｆ」は、個別回路容量１５６に用いられたのと同じ命名に対応するように用いられる。

図７および８を参照すると、図７は、容量性ネットワーク１１２および１１４のいずれで実施される複数の容量性回路１５０のうちの１つの回路モデル１７６を示し、図８は、容量性ネットワーク１１２および１１４（図４）における容量性回路１５０の各々で達成可能な回路容量１５６、Ｃ_EFFを決定するための方程式を提供する回路モデル１７６に相当するチャート１７８を示す。容量性ネットワーク１１２および１１４の容量性回路１５０の各々は図７に示すように構成されている。しかしながら、特定の容量性回路１５０内の容量値の異なる値の組み合わせは、容量性回路１５０の出力１５４で異なる回路容量１５６を生成する。回路モデル１７６が、１つの容量性回路１５０の回路容量１５６を決定するための手段を提供する。

上述されるように、ＭＥＭＳセンサ（例えば、ＭＥＭＳセンサ２０及びＭＥＭＳセンサ１１０）における駆動ノード３４，３６と対応する感知ノード４２，４４との間の寄生容量２２，２４（図１）は、恐らく０．５〜５０フェムトファラドの範囲で存在する。寄生容量７０，７２（図１）を有効に打ち消すために、１フェムトファラド未満の分解能のフェムトファラド範囲の有効容量１３２および１３６（図４）をそれぞれの容量性ネットワーク１１２および１１４に生成することが不可欠である。各容量性ネットワーク１１２および１１４が複数の個別に制御された容量性回路１５０を有し、実際のオン・チップ部品サイズを用いて非常に小さな値の同調可能なキャパシタをエミュレートする。

モデル１７６で表されるように、容量性回路１５０は、直列に接続された容量性素子１８０（Ｃ５で示す）、容量性素子１８２（Ｃ３で示す）、および容量性素子１８４（Ｃ１で示す）を含む。容量性素子１８０は、容量性回路１５０の入力１５２に接続された端部１８１を有し、容量性素子１８４は、容量性回路１５０の出力１５４に接続された端部１８５を有する。容量性回路１５０は、容量性素子１８６（Ｃ４で示す）および容量性素子１８８（Ｃ２を示す）をさらに含む。容量性素子１８６は、容量性素子１８０と１８２との間の端部１９０および接地に接続された別の端部１９２を有する。同様に、容量性素子１８８が、容量性素子１８２と１８４との間の端部１９４および接地に接続された別の端部１９６を有する。

図６を手短に参照すると、容量性１８０は容量性回路１５０の部品Ｃｎ５（例えば、Ｃ１５、Ｃ２５からＣ８５まで）を表す。同様に、容量性素子１８２は、容量性回路１５０の部品Ｃｎ３（例えば、Ｃ１３、Ｃ２３からＣ８３まで）を表す。容量性素子１８４は、容量性回路１５０の部品Ｃｎ１（例えば、Ｃ１１、Ｃ２１からＣ８１まで）を表す。容量性素子１８６は、相当するスイッチ素子１６４の両端のスイッチ容量Ｃｓｗで加算された容量性回路１５０の部品Ｃｎ４（例えば、Ｃ１４、Ｃ２４からＣ８４まで）を表す。容量性素子１８８は、容量性回路１５０の部品Ｄｎ２（例えば、Ｄ１２、Ｄ２２からＤ８２まで）を表す。より詳細には、容量性素子１８８は、ダイオード（Ｄ１２、Ｄ２２からＤ８２まで）で存在する容量を表す。容量性素子１８０、１８２、１８４、１８６、および１８８は、集積回路（ＩＣ）キャパシタ、容量性キャパシタ、または逆バイアスダイオードまたは開スイッチ等のキャパシタとして実質的に動作する素子であってよい。

また図７および８を参照すると、感知増幅器４６（図１）が容量性素子１８０、１８２、１８４、１８６、および１８８の組み合わせのインピーダンス未満の低いインピーダンスを出力１５４で維持すると仮定すると、入力１５２における駆動電圧５６との間の関係は、容量性素子１８０、１８２、１８４、１８６、および１８８の組み合わせのインピーダンスによって全体的に決定される。この関係はチャート１７８における方程式１９８によって表される。

容量性回路１５０の回路モデル１７６を分析し、その関係を比較すると、容量性回路１５０の有効容量（すなわち、回路容量１５６）はチャート１７８に示された方程式２００によって表される可能性がある。一般に、容量性素子１８０、１８２、１８４、１８６および１８８の各々の値は、所定必要な回路容量１５６にしたがって選択され得る。さらに、スイッチ１６４は、スイッチ１６４が閉じた時に容量性素子１８６（Ｃ４で示す）が短絡するように構成される。したがって、スイッチ１６４が閉じた時、容量性素子１８６における有効容量は無限である。このようなシナリオにおいて、回路容量１５４はゼロである。代替え実施形態において、スイッチ（図示せず）は容量性素子１８８と並行に配置され得る。したがって、容量性素子１８８の両端のスイッチが閉じた時、容量性素子１８８における有効容量は無限であり、したがって、ゼロの回路容量１５４を生成する。

図９は、容量性回路１５０（図６）内の複数の容量性素子１８０、１８２、１８４、１８６および１８８の代表的なキャパシタ値および得られる有効なネットワーク容量の表２０２を示す。表２０２の各行２０４が、所望回路容量１６５を取得するための、１つの容量性回路１５０に対する容量性素子１８０、１８２、１８４、１８６および１８８の各々の値を提供する。スイッチ素子１６４（図６）の関連された１つが開いている時（すなわち、容量回路１５０がオン）、容量回路１５０の各々の回路容量１５４は表２０２の列２０６に示される。図解のために、表２０２の各行２０４も、容量性素子１８０、１８２、１８４、１８６、および１８８の各々の値を関わらず、関連された１つのスイッチ素子１６４が閉じた時（すなわち、容量性回路１５０がオフ）、列２０８で表される回路容量がゼロであることを示す。

容量性回路１５０の並列構成のおかげで、有効容量１３２および１３４（図４）の各々は、オンにした容量性回路１５０の列２０６で示される回路容量１５４の各々を加算することによって決定されることが留意されるべきである。さらに、容量性素子１８０、１８２、１８４、１８６および１８８の各々の選択された値により、容量性回路１５０が互いに異なる回路容量１５４を有する。したがって、この図示された実施形態において、最も低い有効容量１３２または１３４は０フェムトファラドであり、最も高い有効容量１３２または１３４は５１フェムトファラド（全ての回路容量１５４を加算）である。したがって、表２０２にしたがった容量性素子１８０、１８２、１８４、１８６、および１８８の値を有する容量性ネットワーク１１２および１１４は、１フェムトファラド未満の分解能（例えば、０．２、０．４、０．８フェムトファラド）を有する広い有効容量性範囲（例えば、０〜５１フェムトファラド）を生成する。

また図７を手短に参照すると、容量性回路１５０の入力における端子インピーダンス２１０（Ｚ₁₁で示す）および出力における端子インピーダンス２１２（Ｚ₂₂で示す）は、容量性ネットワーク１１２または１１４がスイッチされたときに、許容範囲内に残るのが望ましいことが注意されるべきである。つまり、入力１５２および出力１５４は短絡されず、過度に大きな等価容量を示さないべきであるが、その理由は、これが駆動ノード３４および３６および／または感知ノード４２および４４（図４）の過度な負荷によりシステム動作に干渉し得るためである。実際に、過度な負荷は安定性の問題を生じさせ、信号レベルを望ましいレベル以下に減少させ、および／または他の性能の問題を招く可能性がある。

戻って図９を参照すると、端子インピーダンス２１０（図７）は端子容量２１４に変換され（Ｃ１１で示す）、端子インピーダンス２１２（図７）が端子容量２１６に変換される（Ｃ２２で示す）。列２１８の値は、容量性素子１８０、１８２、１８４、１８６、および１８８の各組み合わせに対する端子容量２１４を表し、関連したスイッチ素子１６４（図６）の一つが開けられた時（すなわち、容量性回路１５０がオン）、該端子容量２１４は所望回路容量１５４となる。列２２０の値は、関連したスイッチ素子１６４（図６）の一つが閉じられた時（すなわち、容量性回路１５０がオフ）の端子容量２１４を表す。同様に、列２２２の値は、関連したスイッチ素子１６４（図６）の一つが開けられた時（すなわち、容量性回路１５０がオン）の端子容量２１４を表し、列２２４の値は、関連したスイッチ素子１６４（図６）の一つが閉じられた時（すなわち、容量性回路１５０がオフ）の端子容量２１６を表す。

容量性素子１８０、１８２、１８４、１８６および１８８の各組み合わせにおける端子容量２１４および２１６を参照すると、スイッチ素子１６４の閉鎖位置と開放位置との間には容量変化が少ししかない。また、駆動ノード３４および３６および／または感知ノード４２および４４が過度に負荷されないように端子容量２１４および２１６の大きさは、容量性素子１８０、１８２、１８４、１８６、および１８８の値と同様である。

実際に、ＭＥＭＳセンサ１１０（図４）における寄生電流７０および７２（図４）を実質的に打ち消す方法は、上記に詳細に説明したように、適切な駆動ノード３４および３６と感知ノード４２および４４との間にキャパシタネットワーク１１２および１１４を提供することを含む。駆動ノード３４と感知ノード４２との間の同一極性を有する寄生容量２２と、同様に駆動ノード３６と感知ノード４４との間の寄生容量２４とに対し、決定がなされる。この決定は、ＭＥＭＳセンサ１１０の製造後の試験および補正に関連して実行され得る。容量性ネットワーク１１２および１１４の各々は、それぞれの有効容量１３２および１３６（図４）を生成するために、上述されるように、特定容量性回路１５０（図６）を選択的に含む（すなわち、作動または停止する）ようにデジタル制御を介して別々に調整され得る。

したがって、移動駆動フィンガーの振動直線運動５８を引き起こすために駆動電圧５６（図４）が駆動ノード３４および３６との間に印加される時、駆動電圧５８が容量性ネットワーク１１２および１１４に同時に印加される。容量性ネットワーク１１２を介して得られた補正電流１３４（図４）は、寄生電流７０（図４）と実質的に等しい大きさで、かつ寄生電流７０と位相が逆であり、したがって、感知ノード４２における寄生電流７０を打ち消す。同様に、容量性ネットワーク１１４を介して得られた補正電流１３６（図４）は、寄生電流７２と実質的に等しい大きさで、かつ寄生電流７２と位相がずれており、よって感知ノード４４における寄生電流７２を打ち消す。寄生電流７０および７２の打ち消しが寄生容量によって誘導される誤差８８（図２）を大幅に減少し、感知された角速度を表す、より正確な出力電圧６８（図４）を生成する。

本発明の実施形態を、差動センサシステムで実施された２つの容量性ネットワークに関連して説明してきた。しかしながら、このような構成は制限ではない。むしろ、単一容量性ネットワーク、例えば、容量性ネットワーク１１２（図４）、はシングルエンドセンサシステムで実施されてもよい。このような構成において、共振器素子のような素子は単一駆動ノードおよび単一感知ノードを有し、電圧源から駆動電圧を駆動ノードに印加された時の寄生電流は該単一駆動ノードと単一感知ノードとの間に存在する。一実施形態において、容量性ネットワーク１１２の入力１１６は別の電圧源に接続され、容量性ネットワークの出力１２０は単一感知ノードに接続される。電圧源は、寄生電流を実質的に打ち消す補正電流１３４を生成するよう別の逆位相の駆動電圧を容量性ネットワーク１１２に印加するために用いられてもよい。

本発明の実施形態は、寄生容量によって誘導される誤差が減少されたジャイロスコープセンサのような微細電気機械システム（ＭＥＭＳ）センサと、ＭＥＭＳセンサに寄生容量によって誘導される誤差を減少する方法とを含む。２つのポートの容量性ネットワークはＭＥＭＳセンサで実施され、寄生容量によって誘導される誤差電流を打ち消すために正しい位相の逆位相を生成するように有効容量の調整することを可能にする。この２つのポートの容量性ネットワークは、広幅の容量を亘ってデジタル的に調整可能であり、必要に応じて有効容量を小さくすることを可能にする（例えば、最小オン・チップ部品または寄生容量以下）。寄生容量によって誘導された電流の打消しが、ＭＥＭＳセンサの精度を向上させる。

本発明の好適な実施形態を詳しく図で示すと共に説明してきたが、当業者であれば、添付の特許請求の範囲の趣旨及び範囲から逸脱することなく、種々の変更が可能であることが容易に理解される。

Claims (20)

1. デバイスであって、
   第１駆動ノードおよび第１感知ノードを有するセンサ素子であって、駆動信号が前記第１駆動ノードに印加された時に、第１寄生電流が前記第１駆動ノードと前記第１感知ノードとの間に存在する、センサ素子と、
   電圧源に接続された第１入力および前記第１感知ノードに接続された第１出力を有する容量性ネットワークであって、前記第１駆動信号と逆位相の第２駆動信号が前記第１入力に印加された時に、前記第１寄生電流を実質的に打ち消す容量性ネットワークと、
   を備えたデバイス。
2. 前記容量性ネットワークは第１容量性ネットワークであり、
   前記センサ素子が第２駆動ノードおよび第２感知ノードを含み、前記駆動信号が前記第１駆動ノードと前記第２駆動ノードとの間に印加された時に、第２寄生電流が前記第２ノードと前記第２感知ノードとの間に存在し、
   前記第１容量性ネットワークの前記第１入力は前記第２駆動ノードに接続され、
   前記デバイスが、前記第１駆動ノードに接続された第２入力および前記第２感知ノードに接続された第２出力を有する第２容量性ネットワークをさらに備え、
   前記第２容量性ネットワークが前記第２寄生電流を実質的に打ち消す、
   請求項１記載のデバイス。
3. 前記第１駆動ノードと前記第１感知ノードとの間に第１寄生容量が存在し、前記第２駆動ノードと前記第２感知ノードとの間に第２寄生容量が存在し、
   前記第１容量性ネットワークは、前記第１寄生容量と実質的に等しい第１有効容量を供給するための第１調整可能なネットワークであり、
   前記第２容量性ネットワークは、前記第２寄生容量と実質的に等しい第２有効容量を提供するための第１調整可能なネットワークである、
   請求項２記載のデバイス。
4. 前記第１寄生容量が前記第２寄生容量と異なり、前記第１制御可能容量性ネットワークおよび前記第２制御可能容量性ネットワークは、前記第１有効容量および前記第２有効容量を取得すべく、別々に調整される、
   請求項３記載のデバイス。
5. 前記センサ素子が、第１方向および第１方向と垂直な第２方向に振動するように適合された可動構造を備え、
   前記可動構造の第１部分は第１駆動ノードと第２駆動ノードとの間に離間して配置され、
   前記可動構造の第２部分は前記第１感知ノードと前記第２感知ノードとの間に離間して配置され、
   前記第１駆動ノードおよび前記第２駆動ノードに印加された前記駆動信号は、前記可動構造の前記第１部分を前記第１方向に振動させ、
   前記第１感知ノードおよび前記第２感知ノードは、前記第１部分の前記第１方向への振動に応答して生じた前記可動構造の前記第２部分の第２方向への動作を検出し、
   前記第２方向への前記動作は、前記第１方向および前記第２方向と垂直な軸周りの回転によって生じたコリオリ力に応答する、
   請求項２記載のデバイス。
6. 前記容量性ネットワークは２つのポートを備えた容量性ネットワークである、
   請求項１記載のデバイス。
7. 前記第１駆動ノードと前記第１感知ノードとの間に寄生容量が存在し、前記容量性ネットワークが、前記寄生容量と実質的に等しい有効容量を生じるための並列に接続された複数の容量性回路を備える、
   請求項１記載のデバイス。
8. 少なくとも２つの前記容量性回路が、互いに異なる容量を有する、
   請求項７記載のデバイス。
9. 少なくとも１つの前記容量性回路が、前記寄生容量以下の容量を有する、
   請求項７記載のデバイス。
10. 前記容量は１フェムトファラド未満である、
    請求項９記載のデバイス。
11. 前記容量性回路の各々が、
    第１容量性素子と、
    第２容量性素子と、
    第３容量性素子と、
    前記第１容量性素子、前記第２容量性素子、前記第３容量素子は直列に接続されることと、
    前記第１容量性素子と前記第２容量性素子との間に接続された第１端部および接地に接続された第２端部を有する第４容量性素子と、
    前記第２容量性素子と前記第３容量性素子との間に接続された第３端部および前記接地に接続された第４端部を有する第５容量性素子と、
    を備える、
    請求項７記載のデバイス。
12. 前記容量性ネットワークが、有効容量を生じるための並列に接続された複数の容量性回路を含み、
    前記デバイスがさらに、
    前記制御回路の各々が前記容量性回路の１つずつに接続された、複数の制御回路と、
    有効容量を生じるために前記容量性回路の１つを選択的に含むように前記制御回路の各々に接続されたデジタル制御素子と、を備える、
    請求項１記載のデバイス。
13. 前記制御回路の各々が、前記容量性回路の１つと接地との間に配置されたスイッチ素子を備え、
    前記デジタル制御素子が複数の論理ゲートを備え、前記論理ゲートの１つずつが前記各スイッチ素子に接続され、前記各論理素子が、
    接地に短絡を提供すべく対応する前記スイッチ素子を作動させる前記第１状態、および
    接地の前記短絡を除去すべく対応する前記スイッチ素子を停止する第２状態、
    のうちの１つを有するビットを提供する、
    請求項１２記載のデバイス。
14. 前記スイッチ素子が金属酸化半導体（ＭＯＳ）トランジスタを含む、
    請求項１３記載のデバイス。
15. デバイスにおける寄生電流を実質的に打ち消す方法において、該デバイスが、
    第１駆動ノード、第２駆動ノード、第１感知ノード、および第２感知ノードを有するセンサ素子、
    前記第２駆動ノードに接続された第１入力および前記第１感知ノードに接続された第１出力を有する第１容量性ネットワーク、および
    前記第１駆動ノードに接続された第２入力および前記第２感知ノードに接続された第２出力を有する第２容量性ネットワークを備え、前記方法が、
    前記第１駆動ノードと前記第１感知ノードとの間の第１の決定された寄生容量と実質的に等しい第１有効容量を供給するために前記第１容量性ネットワークを調整するステップであって、前記駆動信号を前記感知素子に印加すると、前記第１寄生容量が第１寄生電流を発生するステップと、
    前記第２駆動ノードと前記第２感知ノードとの間の第２の決定された寄生容量と実質的に等しい第２有効容量を供給するために前記第２容量性ネットワークを調整するステップであって、前記駆動信号を前記感知素子に印加すると、前記第２寄生容量が第２寄生電流を発生することと、
    前記感知素子を駆動するために、前記第１駆動ノードと前記第２駆動ノードに駆動信号を印加するステップであって、
    前記第１寄生電流および前記第２寄生電流が実質的に打ち消されるように、前記第１容量性ネットワークを通り、第１寄生電流と実質的に等しく、第１寄生電流と位相が逆である第１補正電流を形成するために、かつ前記第２容量性ネットワークを通り、第２寄生電流と実質的に等しく、第２寄生電流と位相が逆である第２補正電流を形成するために、前記駆動信号が同時に第１および第２容量性ネットワークに印加されるステップと、
    を含む方法。
16. 前記第１容量性ネットワークおよび前記第２容量性ネットワークを調整するステップに先立って、前記方法が、
    前記第１駆動ノードと前記第１感知ノードとの間の前記第１寄生容量を決定するステップと、
    前記第２駆動ノードと前記第２感知ノードとの間前記第２寄生容量を決定するステップと、
    をさらに含む、
    請求項１５記載の方法。
17. 前記第１寄生容量は前記第２寄生容量と異なり、互いに異なる前記第１有効容量および前記第２有効容量を取得するために前記第１容量性ネットワークおよび前記第２容量性ネットワークは別々に調整可能である、
    請求項１５記載の方法。
18. 前記第１容量性ネットワークが、前記第１有効容量を生じるために並列に接続された複数の第１容量性回路を含み、
    前記第２容量性ネットワークが、前記第２有効容量を生じるために並列に接続された複数の容量性回路を含み、
    前記第１容量性ネットワークを調整するステップが、前記第１有効容量を生じるために前記第１容量性回路の１つを選択的に含むようにデジタル制御を利用するステップを含み、
    前記第２容量性ネットワークを調整するステップが、前記第２有効容量を生じるために前記第２容量性回路の１つを選択的に含むようにデジタル制御を利用するステップを含む、
    請求項１５記載の方法。
19. デバイスであって、
    第１駆動ノード、第２駆動、第１感知ノード、および第２感知ノードを有する共振器素子であって、第１寄生電流を生じさせるために前記第１駆動ノードと前記第１感知ノードとの間に第１寄生容量が存在し、前記第２駆動ノードと前記第２感知ノードとの間に第２寄生電流を生じさせるために前記第２駆動ノードと前記第２感知ノードとの間に第２寄生容量が存在し、前記第１駆動ノードと前記第２駆動ノードとの間に駆動信号が印加された時、前記第１寄生電流および前記第２寄生電流が存在する、共振器素子と、
    前記第１寄生容量と実質的に等しい第１有効容量を生じるために並列に接続された複数の第１容量性回路を有する第１容量性ネットワークであって、
    前記第１容量性ネットワークは、前記第２駆動ノードに接続された第１入力および前記第１感知ノードに接続された第１出力を有し、前記第１駆動ノードと前記第２駆動ノードとの間に前記駆動信号が印加された時に、前記第１容量性ネットワークが、前記第１寄生電流を実質的打ち消すための前記第１寄生電流と実質的に等しく前記第１寄生電流と位相が逆の第１補正電流を形成する、第１容量性ネットワークと、
    第２寄生容量と実質的に等しい第２有効容量を生じるために並列に接続された複数の容量性回路を含む第２容量性ネットワークであって、
    前記第２容量性ネットワークは、前記第１駆動ノードに接続された第２入力および前記第２感知ノードに接続された第２出力を有し、前記第１駆動ノードと前記第２駆動ノードとの間に前記駆動信号が印加された時に、前記第２容量性ネットワークが、前記第２寄生電流を実質的に打ち消すための前記第２寄生電流と実質的に等しく前記第２寄生電流と位相が逆の第２補正電流を形成する、第２容量性ネットワークと、
    を備えたデバイス。
20. 各々が前記第１容量性回路の各々に接続された複数の第１制御回路と、
    前記第１有効容量を生じるために前記第１容量性回路の１つを選択的に含むように前記第１制御回路の各々に接続された第１デジタル制御素子と、
    各々が前記第２容量性回路の各々に接続された複数の第２制御回路と、
    前記第２有効容量を生じるために前記第２容量性回路の１つを選択的に含むように前記第２制御回路の各々に接続された第２デジタル制御素子と、
    をさらに備えた、
    請求項１９記載のデバイス。

Images