JP2012523061A - ダイオードを有するクロスポイント不揮発性メモリセルの書き込み方法 - Google Patents
ダイオードを有するクロスポイント不揮発性メモリセルの書き込み方法 Download PDFInfo
- Publication number
- JP2012523061A JP2012523061A JP2012503603A JP2012503603A JP2012523061A JP 2012523061 A JP2012523061 A JP 2012523061A JP 2012503603 A JP2012503603 A JP 2012503603A JP 2012503603 A JP2012503603 A JP 2012503603A JP 2012523061 A JP2012523061 A JP 2012523061A
- Authority
- JP
- Japan
- Prior art keywords
- line
- semiconductor region
- state
- current
- switching material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0078—Write using current through the cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/32—Material having simple binary metal oxide structure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/34—Material includes an oxide or a nitride
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/71—Three dimensional array
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/72—Array wherein the access device being a diode
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
図1は、第1の導体10と第2の導体12との間にあり、ステアリング素子と直列に結合された1個の可逆抵抗スイッチング素子を含むメモリセル14の一実施形態についての簡略化された斜視図である。ステアリング素子は、ダイオードのような非線形導電電流特性を示す適当なデバイスの形態をとることができる。
図4は、3次元モノリシック・メモリアレイの一部分の側面断面図であり、2つの隣接するメモリセルを示す。本文書の目的のため、隣接は、接近、近接又は連続して位置することを意味する。例えば、2つの隣接するメモリセルの間に介在材料層が存在してもよい。図4の実施形態では、2つの隣接するメモリセルは、異なるY線に接続されている一方で、同じX線に接続されている。図4は、3次元モノリシック・メモリアレイのうちの1レベルだけを示すことに留意されたい。
上述したように、可逆抵抗スイッチング素子は、2つ以上の状態の間で可逆的に切り替えられる。例えば、可逆抵抗スイッチング材料は、製造後に、初期高抵抗状態にあり、この初期高抵抗状態は、第1の電圧及び/又は電流の印加後に低抵抗状態に切り替えられることができる。第2の電圧及び/又は電流の印加は、可逆抵抗スイッチング材料を高抵抗状態へ戻すことがある。図6は、金属酸化物可逆抵抗スイッチング素子の一例の実施形態における電圧対電流のグラフである。線460は、高抵抗状態(ROFF)にあるときの可逆抵抗スイッチング素子のI−V特性を表す。線462は、低抵抗状態(RON)にあるときの可逆抵抗スイッチング素子のI−V特性を表す。Vsetは、可逆抵抗スイッチング素子を低抵抗状態にセットするのに必要な電圧である。Vresetは、可変抵抗スイッチング素子を高抵抗状態にリセットするのに必要な電圧である。
図7は、可逆抵抗スイッチング素子の状態を低抵抗状態に変化させるセット動作を実行する一実施形態を説明するフローチャートである。図7のプロセスは、行制御回路320と、列制御回路310と、システム制御ロジック330とによって実行される。図7のプロセスは、1個の特有のメモリセルがこのメモリセルの可逆抵抗スイッチング材料をセットさせる方法を説明する。一部の実施形態では、図7のプロセスは、複数のメモリセルが並行してセットされるように実行することができる。一部の実施形態では、ホストが、データをシステム制御ロジック330へ送信する。システム制御ロジック330は、次に、このデータを記憶するためメモリセルの組を選ぶ。上述されているように、一実施形態では、各メモリセルは、1本のX線と1本のY線との交点に位置する。従って、システム制御ロジック330がデータを記憶するためにメモリアレイ302の中でアドレスを選んだ後に、行制御回路330及び列制御回路310が、選ばれたメモリセルにつながるX線とY線とを選択する。行制御回路320によって選択されたこのX線が選択X線であり、他のX線は非選択X線である。列制御回路310によって選択されたY線が選択Y線であり、他のY線は非選択Y線である。ステップ502において、非選択X線は、電圧Vpp−Vtにバイアスされる。Vppは、6ボルト付近である。一実施形態では、Vppは、集積回路で利用できる最高電圧である。一部の実施では、集積回路は、1台以上のチャージポンプ及び電圧コントローラに供給される電力信号を受ける。これらのチャージポンプ及び電圧コントロールは、最高値がVppである電圧の組を発生させる。他の実施形態では、Vppは、最高電圧ではないことがある。一実施例では、Vppは、可逆抵抗スイッチング素子を低抵抗状態にセットするため必要な電圧に、セット電流におけるダイオード降下を加えた電圧である。Vtは、1回のダイオード降下に等しいオフセット電圧である。一実施形態では、オフセット電圧は、約0.6ボルトである。他のオフセット電圧もまた使用することができる。ステップ504では、非選択Y線がオフセット電圧(約0.6ボルト)にバイアスされる。ステップ506では、選択X線が接地にバイアスされる。ステップ508では、選択Y線が電圧Vppにバイアスされる。
図6〜11に関する上記説明では、p+層420とn−層410との間のpn接合は、セット動作のために順バイアスされ、リセット動作のために逆バイアスされた。図13によって描かれた別の実施形態では、p+層420とn−層410との間のpn接合は、セット動作のために逆バイアスされ、リセット動作のため順バイアスされ得る。例えば、図13は、選択Y線と、エミッタY線と、選択X線とを示す概略図である。2個のメモリセルが描かれている。第1のメモリセルは、選択Y線に接続され、可逆抵抗スイッチング素子802を有する。第2のメモリセルは、エミッタY線に接続され、可逆抵抗スイッチング素子804を有する。可逆抵抗スイッチング素子802のセット動作中に、矢印810によって描かれるように、電流が、エミッタY線から、可逆抵抗スイッチング素子804及び可逆抵抗スイッチング素子802を通って、選択Y線へ流れる。図4を再び参照し、選択Y線がタングステン層430であり、エミッタY線がタングステン層450であることを仮定すると、電流は、タングステン層450から、可逆抵抗スイッチング材料446と、p+層440と、n−層410と、p+層420と、可逆抵抗スイッチング材料426と、タングステン層430に流れる。このような電流フローを用いると、p+層420と、n−層410と、p+層440が、図13のトランジスタ808によって示されるバイポーラトランジスタとして動作する。
一実施形態は、マルチビット・メモリセルを作り出すために複数の可逆抵抗スイッチング素子を使用する。すなわち、上記説明において、各メモリセルは、2つの状態のうちの一方の状態をとることができる1個の抵抗スイッチング素子を含んでいた。従って、各メモリセルは、1ビットのデータを記憶する。他の実施形態では、1個の可逆抵抗スイッチング素子は、4個又は8個の抵抗状態のうちのいずれか1つになることができる。この場合、可逆抵抗スイッチング素子は、2ビット若しくは3ビット(又は4ビット以上)のデータを記憶することができる。別の実施形態では、マルチビット・メモリセルは、2個以上の可逆抵抗スイッチング素子を使用して実現できる。一実施例では、メモリセルは、それぞれが高抵抗状態又は低抵抗状態(或いは3つ以上の状態)をとることができる複数の可逆抵抗スイッチング素子を有する。
Claims (16)
- 第1Y線とX線との間に接続されている第1記憶素子と、第2Y線とX線との間に接続されている第2記憶素子とを有する集積回路メモリシステムの第1記憶素子をプログラミングする方法であって、
第1Y線と第2Y線との間に第1電流を流すことによって、第1記憶素子を第1状態に状態変化させるステップを有する方法。 - 第1Y線と第2Y線との間に第1電流を流すステップが、第1記憶素子と第2記憶素子を介して第2Y線から第1Y線に第1電流を流すステップを有する請求項1に記載の方法。
- 第1Y線とX線との間に第2電流を流すことによって、第1記憶素子を第1状態から第2状態に状態変化させるステップをさらに有する請求項1又は2に記載の方法。
- 第1Y線とX線との間に第3電流を流すステップと、
第3電流に基づいて第1記憶素子の抵抗を検出するステップ、
をさらに有する請求項3に記載の方法。 - 第1状態が高抵抗状態であり、
第2状態が低抵抗状態である、
請求項3又は4に記載の方法。 - 第1記憶素子と第2記憶素子が、X線に沿って延びる共通半導体領域を共有しており、
第1Y線と第2Y線との間に第1電流を流すステップが、共通半導体領域を介して第1電流を流すステップを有する、
請求項1〜5のいずれか一項に記載の方法。 - 第1記憶素子と第2記憶素子が、X線に沿って延びると共にX線と通信する共通半導体領域を共有しており、
第1記憶素子が、共通半導体領域の第1部分に隣接する第1半導体領域を有しており、
第2記憶素子が、共通半導体領域の第2部分に隣接する第2半導体領域を有しており、
第1Y線と第2Y線との間に第1電流を流すステップが、共通半導体領域、第1半導体領域、及び、第2半導体領域を介して第1電流を流すステップを有する、
請求項1〜6のいずれか一項に記載の方法。 - 第1半導体領域が、第1型の半導体領域であり、
第2半導体領域が、第1型の半導体領域であり、
共通半導体領域が、第2型の半導体領域であり、
第1Y線と第2Y線との間に第1電流を流すステップが、X線をバイアスすることによって、共通半導体領域、第1半導体領域、及び、第2半導体領域をトランジスタのように動作させるステップを有する、
請求項7に記載の方法。 - 第1半導体領域が、第1型の半導体領域であり、
第2半導体領域が、第1型の半導体領域であり、
共通半導体領域が、第2型の半導体領域であり、
第1Y線と第2Y線との間に第1電流を流すステップが、第1記憶素子を高抵抗状態から低抵抗状態へ変化させるために、X線をバイアスすることによって、共通半導体領域、第1半導体領域、及び、第2半導体領域をトランジスタのように動作させ、第2Y線から第1Y線への電流を調節するステップを含む、
請求項7に記載の方法。 - 第1記憶素子が、第1可逆抵抗スイッチング材料を有しており、
第2記憶素子が、第2可逆抵抗スイッチング材料を有しており、
第1Y線と第2Y線との間に第1電流を流すステップが、第1可逆抵抗スイッチング材料の状態を第1状態に変化させるために、第1可逆抵抗スイッチング材料と第2可逆抵抗スイッチング材料を介して第1電流を流すステップを有しており、
第1Y線と第2Y線との間に第1電流を流して第1可逆抵抗スイッチング材料の状態を第1状態に変化させるステップが、第2記憶素子の状態を変化させない、
請求項1〜9のいずれか一項に記載の方法。 - X線と、
第1Y線と、
第2Y線と、
X線に沿って延びる第1型の半導体領域と、
第1Y線と第1型の半導体領域との間にあり、第2型の第1半導体領域が第1型の半導体領域に隣接している第1スイッチング材料及び第2型の第1半導体領域と、
第2Y線と第1型の半導体領域との間にあり、第2型の第2半導体領域が第1型の半導体領域に隣接している第2スイッチング材料及び第2型の第2半導体領域と、
X線、第1Y線、及び、第2Y線と通信し、第1スイッチング材料と第2スイッチング材料を介して第2Y線から第1Y線に第1電流を流すことによって、第1スイッチング材料のプログラミング状態を第1状態に変化させる制御回路、
を有している不揮発性記憶装置。 - 制御回路が、第1スイッチング材料、第2スイッチング材料、及び、第1型の半導体領域を介して第2Y線から第1Y線へ第1の電流を流すことによって、第1スイッチング材料のプログラミング状態を変化させ、
第1スイッチング材料と第2スイッチング材料が、可逆抵抗スイッチング材料である、
請求項11に記載の不揮発性記憶装置。 - 第1スイッチング材料と第2型の第1半導体領域が、第1Y線とX線の間にピラーを形成し、
第2スイッチング材料と第2型の第2半導体領域が、第2Y線とX線の間にピラーを形成し、
第1型の半導体領域とX線が、一方向にレールを形成し、
第1Y線と第2Y線が、前記一方向とは異なる方向におけるレールである、
請求項11又は12に記載の不揮発性記憶装置。 - 制御回路が、第1スイッチング材料と第1型の半導体領域を介して第1Y線からX線に第2電流を流すことによって、第1スイッチング材料のプログラミング状態を第2状態に変化させる、
請求項11、12又は13に記載の不揮発性記憶装置。 - 第1スイッチング材料のプログラミング状態を第1状態に変化させるときに、制御回路が、X線をバイアスすることによって、第1型の半導体領域、第2型の第1半導体領域、及び、第2型の第2半導体領域をトランジスタのように動作させる、
請求項11〜14のいずれか一項に記載の不揮発性記憶装置。 - 第1型の半導体領域、第1スイッチング材料、第2型の第1半導体領域、第2スイッチング材料、及び、第2型の第2半導体領域が、3次元モノリシック・メモリアレイの一部であり、
X線がワード線であり、
第1Y線と第2Y線とがX線に垂直なビット線である、
請求項11〜15のいずれか一項に記載の不揮発性記憶装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/418,191 US8270199B2 (en) | 2009-04-03 | 2009-04-03 | Cross point non-volatile memory cell |
US12/418,191 | 2009-04-03 | ||
PCT/US2010/029186 WO2010123657A1 (en) | 2009-04-03 | 2010-03-30 | Write method of a cross point non-volatile memory cell with diode |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012523061A true JP2012523061A (ja) | 2012-09-27 |
JP5558553B2 JP5558553B2 (ja) | 2014-07-23 |
Family
ID=42483024
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012503603A Active JP5558553B2 (ja) | 2009-04-03 | 2010-03-30 | ダイオードを有するクロスポイント不揮発性メモリセルの書き込み方法 |
Country Status (7)
Country | Link |
---|---|
US (2) | US8270199B2 (ja) |
EP (1) | EP2415053B1 (ja) |
JP (1) | JP5558553B2 (ja) |
KR (1) | KR101600969B1 (ja) |
CN (1) | CN102460585B (ja) |
TW (1) | TW201104685A (ja) |
WO (1) | WO2010123657A1 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8139391B2 (en) | 2009-04-03 | 2012-03-20 | Sandisk 3D Llc | Multi-bit resistance-switching memory cell |
US8270199B2 (en) | 2009-04-03 | 2012-09-18 | Sandisk 3D Llc | Cross point non-volatile memory cell |
US7978498B2 (en) * | 2009-04-03 | 2011-07-12 | Sandisk 3D, Llc | Programming non-volatile storage element using current from other element |
US8994489B2 (en) | 2011-10-19 | 2015-03-31 | Micron Technology, Inc. | Fuses, and methods of forming and using fuses |
US9252188B2 (en) * | 2011-11-17 | 2016-02-02 | Micron Technology, Inc. | Methods of forming memory cells |
US9136467B2 (en) | 2012-04-30 | 2015-09-15 | Micron Technology, Inc. | Phase change memory cells and methods of forming phase change memory cells |
US8929120B2 (en) | 2012-08-29 | 2015-01-06 | Micron Technology, Inc. | Diode segmentation in memory |
US9553262B2 (en) | 2013-02-07 | 2017-01-24 | Micron Technology, Inc. | Arrays of memory cells and methods of forming an array of memory cells |
US9246100B2 (en) | 2013-07-24 | 2016-01-26 | Micron Technology, Inc. | Memory cell array structures and methods of forming the same |
US9881971B2 (en) | 2014-04-01 | 2018-01-30 | Micron Technology, Inc. | Memory arrays |
US9362494B2 (en) | 2014-06-02 | 2016-06-07 | Micron Technology, Inc. | Array of cross point memory cells and methods of forming an array of cross point memory cells |
US9343506B2 (en) | 2014-06-04 | 2016-05-17 | Micron Technology, Inc. | Memory arrays with polygonal memory cells having specific sidewall orientations |
US10654589B2 (en) * | 2017-03-27 | 2020-05-19 | Honeywell International Inc. | Avionic display systems and methods for generating vertical situation displays including instability prediction and avoidance symbology |
Citations (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0644793A (ja) * | 1991-07-18 | 1994-02-18 | Citizen Watch Co Ltd | 半導体不揮発性メモリおよびその書き込み方法 |
US20020038883A1 (en) * | 2000-09-29 | 2002-04-04 | Lowrey Tyler A. | Compositionally modified resistive electrode |
JP2004087069A (ja) * | 2002-06-25 | 2004-03-18 | Sharp Corp | メモリセル及び記憶装置 |
JP2005092912A (ja) * | 2003-09-12 | 2005-04-07 | Sharp Corp | 不揮発性半導体記憶装置 |
US20050105327A1 (en) * | 2003-11-04 | 2005-05-19 | Nazarian Hagop A. | Serial transistor-cell array architecture |
JP2005522045A (ja) * | 2002-04-04 | 2005-07-21 | 株式会社東芝 | 相変化メモリ装置 |
JP2006331626A (ja) * | 2005-05-20 | 2006-12-07 | Infineon Technologies Ag | Pmcメモリセル、およびcbramメモリ回路を作動する方法 |
WO2007023569A1 (ja) * | 2005-08-26 | 2007-03-01 | Fujitsu Limited | 不揮発性半導体記憶装置及びその書き込み方法 |
JP2007514265A (ja) * | 2003-12-26 | 2007-05-31 | 松下電器産業株式会社 | 記憶素子、メモリ回路、半導体集積回路 |
JP2007515026A (ja) * | 2003-12-18 | 2007-06-07 | 松下電器産業株式会社 | 抵抗変化材料の初期化方法、抵抗変化材料を用いた記憶素子、可変抵抗体を用いた不揮発性メモリ回路を初期化する方法 |
JP2007258533A (ja) * | 2006-03-24 | 2007-10-04 | Fujitsu Ltd | 半導体記憶装置及びその駆動方法 |
JP2007536680A (ja) * | 2004-05-03 | 2007-12-13 | ユニティ・セミコンダクター・コーポレーション | 不揮発性プログラマブルメモリ |
WO2008035432A1 (fr) * | 2006-09-22 | 2008-03-27 | Fujitsu Limited | Dispositif de stockage à semi-conducteur, procédé pour fabriquer un dispositif de stockage à semi-conducteur, procédé d'écriture de dispositif de stockage à semi-conducteur et procédé de lecture de dispositif de stockage à semi-conducteur |
WO2008059946A1 (fr) * | 2006-11-17 | 2008-05-22 | Panasonic Corporation | Mémoire de type à changement de résistance |
JP2008234813A (ja) * | 2006-11-21 | 2008-10-02 | Qimonda North America Corp | バイポーラトランジスタアクセスデバイスを有する抵抗メモリ |
JP2009026382A (ja) * | 2007-07-19 | 2009-02-05 | Hitachi Ltd | 半導体記憶装置 |
JP2011527065A (ja) * | 2008-06-30 | 2011-10-20 | アレグロ・マイクロシステムズ・インコーポレーテッド | 不揮発性でプログラム可能なメモリセルおよびメモリアレイ |
Family Cites Families (62)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4677742A (en) | 1983-01-18 | 1987-07-07 | Energy Conversion Devices, Inc. | Electronic matrix arrays and method for making the same |
AU562641B2 (en) | 1983-01-18 | 1987-06-18 | Energy Conversion Devices Inc. | Electronic matrix array |
US5835396A (en) | 1996-10-17 | 1998-11-10 | Zhang; Guobiao | Three-dimensional read-only memory |
US5714412A (en) * | 1996-12-02 | 1998-02-03 | Taiwan Semiconductor Manufacturing Company, Ltd | Multi-level, split-gate, flash memory cell and method of manufacture thereof |
US5915167A (en) | 1997-04-04 | 1999-06-22 | Elm Technology Corporation | Three dimensional structure memory |
US7157314B2 (en) | 1998-11-16 | 2007-01-02 | Sandisk Corporation | Vertically stacked field programmable nonvolatile memory and method of fabrication |
US6034882A (en) * | 1998-11-16 | 2000-03-07 | Matrix Semiconductor, Inc. | Vertically stacked field programmable nonvolatile memory and method of fabrication |
DE19942447C2 (de) * | 1999-09-06 | 2003-06-05 | Infineon Technologies Ag | Speicherzellenanordnung und Verfahren zu deren Betrieb |
US6420215B1 (en) * | 2000-04-28 | 2002-07-16 | Matrix Semiconductor, Inc. | Three-dimensional memory array and method of fabrication |
US6856572B2 (en) * | 2000-04-28 | 2005-02-15 | Matrix Semiconductor, Inc. | Multi-headed decoder structure utilizing memory array line driver with dual purpose driver device |
US6567287B2 (en) * | 2001-03-21 | 2003-05-20 | Matrix Semiconductor, Inc. | Memory device with row and column decoder circuits arranged in a checkerboard pattern under a plurality of memory arrays |
US6631085B2 (en) | 2000-04-28 | 2003-10-07 | Matrix Semiconductor, Inc. | Three-dimensional memory array incorporating serial chain diode stack |
US8575719B2 (en) | 2000-04-28 | 2013-11-05 | Sandisk 3D Llc | Silicon nitride antifuse for use in diode-antifuse memory arrays |
US6515888B2 (en) | 2000-08-14 | 2003-02-04 | Matrix Semiconductor, Inc. | Low cost three-dimensional memory array |
US6777773B2 (en) * | 2000-08-14 | 2004-08-17 | Matrix Semiconductor, Inc. | Memory cell with antifuse layer formed at diode junction |
US6627530B2 (en) | 2000-12-22 | 2003-09-30 | Matrix Semiconductor, Inc. | Patterning three dimensional structures |
US6490194B2 (en) * | 2001-01-24 | 2002-12-03 | Infineon Technologies Ag | Serial MRAM device |
US6356477B1 (en) | 2001-01-29 | 2002-03-12 | Hewlett Packard Company | Cross point memory array including shared devices for blocking sneak path currents |
US6525953B1 (en) | 2001-08-13 | 2003-02-25 | Matrix Semiconductor, Inc. | Vertically-stacked, field-programmable, nonvolatile memory and method of fabrication |
US6567296B1 (en) | 2001-10-24 | 2003-05-20 | Stmicroelectronics S.R.L. | Memory device |
US6579760B1 (en) | 2002-03-28 | 2003-06-17 | Macronix International Co., Ltd. | Self-aligned, programmable phase change memory |
US7623370B2 (en) | 2002-04-04 | 2009-11-24 | Kabushiki Kaisha Toshiba | Resistance change memory device |
US6642603B1 (en) | 2002-06-27 | 2003-11-04 | Matrix Semiconductor, Inc. | Same conductivity type highly-doped regions for antifuse memory cell |
US7081377B2 (en) | 2002-06-27 | 2006-07-25 | Sandisk 3D Llc | Three-dimensional memory |
US6952043B2 (en) * | 2002-06-27 | 2005-10-04 | Matrix Semiconductor, Inc. | Electrically isolated pillars in active devices |
JP3821066B2 (ja) * | 2002-07-04 | 2006-09-13 | 日本電気株式会社 | 磁気ランダムアクセスメモリ |
US6970375B2 (en) * | 2002-08-02 | 2005-11-29 | Unity Semiconductor Corporation | Providing a reference voltage to a cross point memory array |
US7800932B2 (en) * | 2005-09-28 | 2010-09-21 | Sandisk 3D Llc | Memory cell comprising switchable semiconductor memory element with trimmable resistance |
US20050226067A1 (en) | 2002-12-19 | 2005-10-13 | Matrix Semiconductor, Inc. | Nonvolatile memory cell operating by increasing order in polycrystalline semiconductor material |
WO2004061851A2 (en) | 2002-12-19 | 2004-07-22 | Matrix Semiconductor, Inc | An improved method for making high-density nonvolatile memory |
US7285464B2 (en) * | 2002-12-19 | 2007-10-23 | Sandisk 3D Llc | Nonvolatile memory cell comprising a reduced height vertical diode |
US7005350B2 (en) * | 2002-12-31 | 2006-02-28 | Matrix Semiconductor, Inc. | Method for fabricating programmable memory array structures incorporating series-connected transistor strings |
US6822903B2 (en) * | 2003-03-31 | 2004-11-23 | Matrix Semiconductor, Inc. | Apparatus and method for disturb-free programming of passive element memory cells |
US6879505B2 (en) * | 2003-03-31 | 2005-04-12 | Matrix Semiconductor, Inc. | Word line arrangement having multi-layer word line segments for three-dimensional memory array |
US6690597B1 (en) * | 2003-04-24 | 2004-02-10 | Hewlett-Packard Development Company, L.P. | Multi-bit PROM memory cell |
US6951780B1 (en) | 2003-12-18 | 2005-10-04 | Matrix Semiconductor, Inc. | Selective oxidation of silicon in diode, TFT, and monolithic three dimensional memory arrays |
US7002843B2 (en) * | 2004-01-27 | 2006-02-21 | Sandisk Corporation | Variable current sinking for coarse/fine programming of non-volatile memory |
US7410838B2 (en) | 2004-04-29 | 2008-08-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fabrication methods for memory cells |
US7405465B2 (en) | 2004-09-29 | 2008-07-29 | Sandisk 3D Llc | Deposited semiconductor structure to minimize n-type dopant diffusion and method of making |
US7224013B2 (en) * | 2004-09-29 | 2007-05-29 | Sandisk 3D Llc | Junction diode comprising varying semiconductor compositions |
US7054219B1 (en) | 2005-03-31 | 2006-05-30 | Matrix Semiconductor, Inc. | Transistor layout configuration for tight-pitched memory array lines |
US7323349B2 (en) * | 2005-05-02 | 2008-01-29 | Sharp Laboratories Of America, Inc. | Self-aligned cross point resistor memory array |
US20060250836A1 (en) * | 2005-05-09 | 2006-11-09 | Matrix Semiconductor, Inc. | Rewriteable memory cell comprising a diode and a resistance-switching material |
JPWO2006137111A1 (ja) * | 2005-06-20 | 2009-01-08 | 富士通株式会社 | 不揮発性半導体記憶装置及びその書き込み方法 |
US7272035B1 (en) * | 2005-08-31 | 2007-09-18 | Grandis, Inc. | Current driven switching of magnetic storage cells utilizing spin transfer and magnetic memories using such cells |
US7187577B1 (en) * | 2005-11-23 | 2007-03-06 | Grandis, Inc. | Method and system for providing current balanced writing for memory cells and magnetic devices |
US7554832B2 (en) * | 2006-07-31 | 2009-06-30 | Sandisk 3D Llc | Passive element memory array incorporating reversible polarity word line and bit line decoders |
JP4088323B1 (ja) * | 2006-12-06 | 2008-05-21 | シャープ株式会社 | 不揮発性半導体記憶装置 |
KR100881292B1 (ko) | 2007-01-23 | 2009-02-04 | 삼성전자주식회사 | 3차원 적층구조를 가지는 저항성 반도체 메모리 장치 및그의 제어방법 |
TW200847399A (en) | 2007-05-21 | 2008-12-01 | Ind Tech Res Inst | Phase change memory device and method of fabricating the same |
US8233308B2 (en) | 2007-06-29 | 2012-07-31 | Sandisk 3D Llc | Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same |
KR100887061B1 (ko) * | 2007-07-24 | 2009-03-04 | 주식회사 하이닉스반도체 | 상 변화 메모리 장치 |
TW200907963A (en) * | 2007-08-02 | 2009-02-16 | Ind Tech Res Inst | Magnetic random access memory and operation method |
US20090283739A1 (en) | 2008-05-19 | 2009-11-19 | Masahiro Kiyotoshi | Nonvolatile storage device and method for manufacturing same |
KR20090126530A (ko) | 2008-06-04 | 2009-12-09 | 삼성전자주식회사 | 저항성 메모리 소자 |
US8154005B2 (en) * | 2008-06-13 | 2012-04-10 | Sandisk 3D Llc | Non-volatile memory arrays comprising rail stacks with a shared diode component portion for diodes of electrically isolated pillars |
US20100102291A1 (en) * | 2008-10-23 | 2010-04-29 | Sandisk 3D Llc | Carbon-based memory elements exhibiting reduced delamination and methods of forming the same |
US8120068B2 (en) | 2008-12-24 | 2012-02-21 | Sandisk 3D Llc | Three-dimensional memory structures having shared pillar memory cells |
US8270199B2 (en) | 2009-04-03 | 2012-09-18 | Sandisk 3D Llc | Cross point non-volatile memory cell |
US8139391B2 (en) | 2009-04-03 | 2012-03-20 | Sandisk 3D Llc | Multi-bit resistance-switching memory cell |
US7978498B2 (en) * | 2009-04-03 | 2011-07-12 | Sandisk 3D, Llc | Programming non-volatile storage element using current from other element |
WO2010118181A2 (en) * | 2009-04-08 | 2010-10-14 | Yadav Technology Inc. | Shared transistor in a spin-torque transfer magnetic random access memory (sttmram) cell |
-
2009
- 2009-04-03 US US12/418,191 patent/US8270199B2/en active Active
-
2010
- 2010-03-26 TW TW099109231A patent/TW201104685A/zh unknown
- 2010-03-30 EP EP10725309.8A patent/EP2415053B1/en not_active Not-in-force
- 2010-03-30 JP JP2012503603A patent/JP5558553B2/ja active Active
- 2010-03-30 WO PCT/US2010/029186 patent/WO2010123657A1/en active Application Filing
- 2010-03-30 CN CN201080024397.8A patent/CN102460585B/zh not_active Expired - Fee Related
- 2010-03-30 KR KR1020117026285A patent/KR101600969B1/ko active IP Right Grant
-
2012
- 2012-08-21 US US13/591,097 patent/US8605486B2/en active Active
Patent Citations (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0644793A (ja) * | 1991-07-18 | 1994-02-18 | Citizen Watch Co Ltd | 半導体不揮発性メモリおよびその書き込み方法 |
US20020038883A1 (en) * | 2000-09-29 | 2002-04-04 | Lowrey Tyler A. | Compositionally modified resistive electrode |
JP2005522045A (ja) * | 2002-04-04 | 2005-07-21 | 株式会社東芝 | 相変化メモリ装置 |
JP2004087069A (ja) * | 2002-06-25 | 2004-03-18 | Sharp Corp | メモリセル及び記憶装置 |
JP2005092912A (ja) * | 2003-09-12 | 2005-04-07 | Sharp Corp | 不揮発性半導体記憶装置 |
US20050105327A1 (en) * | 2003-11-04 | 2005-05-19 | Nazarian Hagop A. | Serial transistor-cell array architecture |
JP2007515026A (ja) * | 2003-12-18 | 2007-06-07 | 松下電器産業株式会社 | 抵抗変化材料の初期化方法、抵抗変化材料を用いた記憶素子、可変抵抗体を用いた不揮発性メモリ回路を初期化する方法 |
JP2007514265A (ja) * | 2003-12-26 | 2007-05-31 | 松下電器産業株式会社 | 記憶素子、メモリ回路、半導体集積回路 |
JP2007536680A (ja) * | 2004-05-03 | 2007-12-13 | ユニティ・セミコンダクター・コーポレーション | 不揮発性プログラマブルメモリ |
JP2006331626A (ja) * | 2005-05-20 | 2006-12-07 | Infineon Technologies Ag | Pmcメモリセル、およびcbramメモリ回路を作動する方法 |
WO2007023569A1 (ja) * | 2005-08-26 | 2007-03-01 | Fujitsu Limited | 不揮発性半導体記憶装置及びその書き込み方法 |
JP2007258533A (ja) * | 2006-03-24 | 2007-10-04 | Fujitsu Ltd | 半導体記憶装置及びその駆動方法 |
WO2008035432A1 (fr) * | 2006-09-22 | 2008-03-27 | Fujitsu Limited | Dispositif de stockage à semi-conducteur, procédé pour fabriquer un dispositif de stockage à semi-conducteur, procédé d'écriture de dispositif de stockage à semi-conducteur et procédé de lecture de dispositif de stockage à semi-conducteur |
WO2008059946A1 (fr) * | 2006-11-17 | 2008-05-22 | Panasonic Corporation | Mémoire de type à changement de résistance |
JP2008234813A (ja) * | 2006-11-21 | 2008-10-02 | Qimonda North America Corp | バイポーラトランジスタアクセスデバイスを有する抵抗メモリ |
JP2009026382A (ja) * | 2007-07-19 | 2009-02-05 | Hitachi Ltd | 半導体記憶装置 |
JP2011527065A (ja) * | 2008-06-30 | 2011-10-20 | アレグロ・マイクロシステムズ・インコーポレーテッド | 不揮発性でプログラム可能なメモリセルおよびメモリアレイ |
Also Published As
Publication number | Publication date |
---|---|
EP2415053B1 (en) | 2016-12-14 |
KR101600969B1 (ko) | 2016-03-07 |
US20100254175A1 (en) | 2010-10-07 |
EP2415053A1 (en) | 2012-02-08 |
KR20120027210A (ko) | 2012-03-21 |
CN102460585B (zh) | 2014-09-17 |
US8270199B2 (en) | 2012-09-18 |
WO2010123657A1 (en) | 2010-10-28 |
US20130021837A1 (en) | 2013-01-24 |
CN102460585A (zh) | 2012-05-16 |
JP5558553B2 (ja) | 2014-07-23 |
US8605486B2 (en) | 2013-12-10 |
TW201104685A (en) | 2011-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5557899B2 (ja) | ダミー抵抗、抵抗スイッチング素子及びダイオードを有するマルチビット抵抗スイッチング・メモリセルへの書き込み | |
JP5558553B2 (ja) | ダイオードを有するクロスポイント不揮発性メモリセルの書き込み方法 | |
JP5352004B2 (ja) | 他の素子からの電流を使用する不揮発性記憶素子のプログラミング | |
US8223525B2 (en) | Page register outside array and sense amplifier interface | |
US8427890B2 (en) | Program cycle skip | |
US8374051B2 (en) | Three dimensional memory system with column pipeline |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130723 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130806 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140513 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140604 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5558553 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |