JP2012512481A - マトリクスセンサ - Google Patents

マトリクスセンサ Download PDF

Info

Publication number
JP2012512481A
JP2012512481A JP2011541697A JP2011541697A JP2012512481A JP 2012512481 A JP2012512481 A JP 2012512481A JP 2011541697 A JP2011541697 A JP 2011541697A JP 2011541697 A JP2011541697 A JP 2011541697A JP 2012512481 A JP2012512481 A JP 2012512481A
Authority
JP
Japan
Prior art keywords
pixel
row address
sensor
image
matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011541697A
Other languages
English (en)
Other versions
JP5699087B2 (ja
Inventor
ヤン ニイ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiroku Inc
Original Assignee
Xiroku Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiroku Inc filed Critical Xiroku Inc
Publication of JP2012512481A publication Critical patent/JP2012512481A/ja
Application granted granted Critical
Publication of JP5699087B2 publication Critical patent/JP5699087B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
    • H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
    • H04N3/155—Control of the image-sensor operation, e.g. image processing within the image-sensor
    • H04N3/1562—Control of the image-sensor operation, e.g. image processing within the image-sensor for selective scanning, e.g. windowing, zooming
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H04N25/443—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array by reading pixels from selected 2D regions of the array, e.g. for windowing or digital zooming
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H04N25/445—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array by skipping some contiguous pixels within the read portion of the array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/74—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals

Abstract

本発明はマトリクス光学センサに関し、当該マトリクス光学センサは、
行アドレスと列アドレスとによって各画素（６ｉｊ）が特定される画素（６ｉｊ）のマトリクスと、
各々が少なくとも１つの画素列に対して接続され、画素（６ｉｊ）を読出すための複数のプログラマブル部と、を具備し、
各プログラマブル部は、
センサ（１）をプログラムするステップにおいて、少なくとも１つの行アドレスを記憶でき、
行アドレスを受信し、
幾つかの読出アドレス値について、受信した行アドレスをプログラムした行アドレスと比較し、これらが等しければ対応する画素（６ｉｊ）の値を読出しできるように構成される。

Description

本発明は、マトリクス光学センサに関する。
本発明は、例えば、センサにおける検知面の画像中の物体を検出するための、かかるセンサの使用に適用され、例えば、これによりタッチ感応画面の前面にあるポインタの位置を特定する。
さらに本発明は、ビデオ監視装置や遠隔計測装置に適用され得る。
既存のＣＣＤマトリクス光学センサは比較的費用がかかり、画素上に形成される画像はブロックごとに順次読込まれる。この画像の処理は、すべての画素を記憶しなければならないので比較的複雑である。
また、スナップショットセンサとして知られるＣＭＯＳマトリクスセンサも存在し、このセンサでは各画素がアナログメモリと関連付けられている。この画素は比較的大きく、かかるメモリは強い照明下では、多くの情報漏出現象に悩ませられる可能性が残る。
また、画面と、画面に関連付けられた検知面の画像中の、例えば画面の直前に置かれたポインタの位置を特定するためのシステムとを含むタッチ感応画面を製造するために、数多くの技術的解決策が提案されている。
光学部品の使用に依存している位置特定システムは、特に比較的大画面に適している。光源及びセンサは画面に関連して配置され、ポインタが、これら光源により発せられた光又は画面の周辺に配置された反射面により反射された光を遮ると共に、センサ上に画像を形成する。このようにして形成された画像を分析することにより、物体の位置を三角測量によって決定することができる。
図１５は、米国特許出願２００７／００８９９１５において開示されているタッチ感応画面の一例を示している。検知面１０３におけるポインタＤの位置を特定するために、２つのマトリクスセンサ１０１及び１０２が画面の各コーナーに配置されている。検知面１０３における指Ｄの直交座標Ｘ及びＹは、検知面１０３におけるポインタＤのマスキング効果に対応した角度α及びβから決定され得る。
また、リニアセンサを備えたタッチ感応画面も知られている。マトリクスセンサを用いるタッチ感応画面とは異なり、リニアセンサは検知面に対して非常に正確に配置しなければならない。この構成の欠点は、機械的な遊びや製造時又は使用時に生じ得る機械的変形に対するこれらのセンサの敏感さであり、ポインタの画像がセンサ外で形成されるかも知れないことにある。
この問題を軽減するために使用されるリニアセンサは、長方形の画素を有し、それらの長辺が検知面に対して垂直に向けられている。長方形の画素を用いる欠点は、フォトダイオードの浮遊容量が増加するために、画素の感度が低くなることである。さらに、このような画素は、より多くの迷光を集めることになる。
既知の検知システムにおいてマトリクスセンサを使用することは、リニアセンサに比べより多くのデータ処理を導くことになり、タッチ感応画面がより高価になってしまう。
最後に、ウィンドウ処理機能を組込んだマトリクスセンサが知られている。このセンサは、ウィンドウアドレス、例えば上隅のアドレスを入力として受信し、ウィンドウの中の画素値を出力として配信する。不正確な整列の際には、このウィンドウは比較的大きなままとなり、よって処理される画素数を格段と増加させてしまう場合がある。また、マトリクスセンサを読む速度は行と列とでは同じではないので、読出ウィンドウの縦方向への拡張は、画像の読取時間を格段に増加させることになる。
米国特許出願２００４／０１５５１７５では、センサ画素マトリクス上に形成された画像を読むように構成された読出手段に関連するマトリクスセンサが開示されている。この読出手段は、画素マトリクスの列を順次読込む。このようなセンサでは、画素列の並列処理ができず、この種のセンサによる画像の読出しは比較的時間がかかる。
例えばタッチ感応画面、ビデオ監視装置及び遠隔計測装置等に応用するための、画素マトリクスからのデータ処理を簡易化し得る新たなマトリクスセンサが必要とされている。
また、正確且つ速く、そして同時に製造コストが比較的かからないセンサを得るために、既存のセンサをさらに改良する必要性もある。
本発明の１つの態様により提供されるマトリクス光学センサは、
行アドレスと列アドレスとによって各画素が特定される画素のマトリクスと、
画素を読出すための複数のプログラマブルリーダ部を有するプログラマブル電子回路と、を具備し、
各プログラマブルリーダ部が、少なくとも１つの画素列アドレスに対して関連付けられ、
センサをプログラムするステップにおいて、少なくとも１つの行アドレスを記憶でき、
行アドレスを受信し、
幾つかの読出アドレス値について、前記受信した行アドレスとプログラムされる行アドレスとを比較し、これらが等しければ対応する画素値を読出しできる、
ように構成されるものである。
さらに詳細には、本発明により提供されるマトリクス光学センサは、
各々が少なくとも１つの画素列に接続され、画素を読出すための複数のプログラマブルリーダ部を具備し、各プログラマブルリーダ部は、
センサをプログラムするステップにおいて、少なくとも１つの行アドレスを記憶でき、
行アドレスを受信し、
幾つかの受信した行アドレス値について、前記受信した行アドレスとプログラムされた行アドレスとを比較し、これらが等しければ対応する画素値を読出しできる、
ように構成されるものである。
少なくとも１つの行アドレスが、例えば、画素値の読出し以外の機能に用いられると共に、この行アドレスを読出アドレスとして受信するプログラマブルリーダ部が、例えば、前記機能を実行できるように構成され、これにより、センサ制御信号の数を減らすことが可能となる。
ここで用いられる"読出しできるように"という表現は、例えば画素値をセンサ内で記憶する及び／又は処理することにより例えばこの画素値に差動処理を施すという目的で、プログラマブルリーダ部が画素値をセンサの外部へ、又はセンサの他要素へ配信できるということを意味している。読出しは、最初に、行をアドレス指定した後に列をアドレス指定することで行われても良い。
ここで用いられる"対応する画素値"という表現は、例えば、センサによって直接取得された画素値又はフィルタリング後の値を示している。
本発明のセンサは、並列動作し得るプログラマブルリーダ部を用いることで、選択画素をプログラムできると共に、プログラムされた画素値のみを読出しできる。
例えば、１６００画素の２５６行を有する検知面の画像では、本発明によれば、画像の２５６行各々の読出しを回避することができ、これにより処理速度が向上する。
ここで用いられる"画素の行"という表現は、より多くの画素数を含む画素マトリクスの次元方向における１列の画素を示す。ここで用いられる"画素の列"という表現は、より少ない画素数を含む画素マトリクスの次元方向における１列の画素を示す。例えば、２５６×１６００画素を有するセンサでは、当該センサは、１６００画素の２５６行を有すると共に、２５６画素の各々に１６００列を有するとも考えられる。
少なくとも１つのプログラマブルリーダ部、特に各プログラマブルリーダ部は、ただ１つの画素列アドレスに関連付けられても良い。換言すれば、プログラマブルリーダ部は、ただ１つの画素列に接続されても良い。
以下で明らかになるように、センサへの光線がポインタによって遮られることを検知することで、センサ上に形成された検知面の画像中のポインタの位置を特定するシステムに、センサが組み込まれても良い。この画像は、センサの行に対して非常に低い傾斜角度を有する直線部分を定義しても良い。
読出される画像は、１次元のみを有しても良く、即ち１列につき１つの画素のみについて読出されても良い。かかる読出しは、すべてのリーダ部によって並列、即ち同時に行われても良い。
少なくとも１つのプログラマブルリーダ部、特に各プログラマブルリーダ部は、複数の画素列アドレス、例えば連続する列アドレスに関連付けられても良い。換言すれば、このプログラマブルリーダ部は、複数の画素列、例えば２つの連続する画素列に接続されても良い。これにより、処理をさらに簡易化することができると共に、センサの構成を簡易化することができる。
したがって、一実施例においては、画素列と同数のリーダ部が存在しても良い。他の実施例においては、画素列よりも少ないリーダ部が存在しても良く、例えばリーダ部の数は、１以上且つ画素列の数よりも２−１０倍少なくても良い。
画素マトリクスの行の数は、例えば、２ｎに等しく、各プログラマブルリーダ部は、ｎ個の連続する画素列アドレスに関連付けられても良い。したがって、画素の２５６行については、８つの連続する列アドレスが、例えば、同じプログラマブルリーダ部に関連付けられる。
本発明によれば、消費電力及び浮遊電磁放射のために、センサ読出クロック周波数を下げることができる。本発明のセンサによって消費される電力は、例えば、３．３Ｖオーダの電源電圧で１００ミリワット（ｍＷ）より少ない。
本発明のマトリクスセンサは、例えば、小型の電子集積回路チップの形式で製造される。
各プログラマブルリーダ部は、例えば、
プログラマブルリーダ部でプログラムされる行アドレスを記憶する少なくとも１つのメモリレジスタと、
第１の入力で読出アドレスを受信し、第２の入力でメモリレジスタにプログラムされる行アドレスを受信するコンパレータと、
少なくとも１つのバッファメモリと、
を含むものである。
コンパレータは第１及び第２の入力におけるアドレスを比較するように構成されれば良く、これらが等しい場合、プログラマブルリーダ部でプログラムされるその行アドレスを画素の値のバッファメモリに記憶するように構成される。
プログラマブルリーダ部が複数の画素列アドレスと関連付けられる場合、又は、換言すればプログラマブルリーダ部が複数の画素列に接続される場合、プログラマブルリーダ部は、単一のメモリレジスタと、すべての前記画素列アドレスのための単一のコンパレータと、各画素列アドレスのためのバッファメモリとを有しても良い。
第１実施例では、プログラマブルリーダ部は、ただ１つのメモリレジスタと、ただ１つのコンパレータと、少なくとも１つのバッファメモリとを有する。
プログラマブルリーダ部が同じ列アドレスに関連付けられた、又は、換言すれば同じ列に接続された複数のバッファメモリを有する場合、これらにより、同じ行及び列アドレスによって特定される画素値を連続的に記憶することが可能になり得る。かくして、センサ上に連続的に形成された２つの画像間における差動処理を行うことが可能となり、これにより例えば、周辺光の影響を解消できる。
センサは、２つの連続する時点における画素値の差に対応する値を配信するための差動増幅器を有しても良く、この２つの連続する時点は、例えば、センサにおける検知面の画像を形成するために用いられる光源のオン・オフに対応する。第２実施例においては、プログラマブルリーダ部が、複数のメモリレジスタと、単一のコンパレータと、１つ以上のバッファメモリとを有する。プログラミングステップにおいて、ユーザは、各メモリレジスタにおいて異なる行アドレスをプログラムしても良く、これにより、バッファメモリ又はプログラマブルリーダ部のメモリにおいて同じ画素列の異なる画素値を読むことが可能になり得る。
各プログラマブルリーダ部は、例えば、２つのメモリレジスタを有し、これにより、例えば、センサ上に形成された画像における閉又は開ループパターンを定義する画素を読出すことができる。
さらにプログラマブル部は、センサ上に形成されたより複雑な形状をした画像の画素、例えば腎臓形状パターンを定義する画素を読出すために、より多くのメモリレジスタ、例えば４つのレジスタを有しても良い。
センサは光検出器のマトリクスを有し、１つの画素が例えば１つの光検出器に関連付けられている。また、１つの画素が複数の光検出器に関連付けられても良い。これら光検出器は、相補型金属酸化膜半導体（ＣＭＯＳ）技術を用いて製造されても良い。
マトリクスセンサは、光検出器のマトリクスの列で少なくとも１回の二項フィルタリング動作を行うように構成されても良く、これにより、フィルタリングされる方向における光検出器によって取得された電荷の分布に対する平滑化が可能になり得る。
二項フィルタリングによれば、例えば、センサに関連付けられる画面に及ぼす機械的ストレス又は周辺温度が原因でマトリクスセンサの動作中に生じる外乱を補償することが可能になり得る。
二項フィルタリングは、２つの異なる構成によって行われても良い。第１の構成は、フィルタリングされる列に応じて各々の座標２ｋ及び２ｋ＋１についてのマトリクスの少なくとも１つの列の２つの光検出器を接続し、この場合ｋは自然数であり、例えば行アドレス２ｋ及び２ｋ＋１である。
第２の構成において二項フィルタリングは、フィルタリングされる列に応じて各々の座標２ｋ＋１及び２ｋ＋２についてのマトリクスの少なくとも１つの列の２つの光検出器を接続することにより行われ、この場合ｋは自然数であり、例えば行アドレス２ｋ＋１及び２ｋ＋２である。
二項フィルタリングは、第１のフィルタリング構成を用いた後に第２のフィルタリング構成を、又はこれらを逆にして行われても良い。
また、第１の構成のみ又は第２の構成のみを用いることもできる。
さらに代替策としては、電荷分布の平滑化を要求される程度に応じて、上記２つの構成を交互に用いることで複数回の二項フィルタリング動作を続ける。
平滑化を要求される程度に応じて、複数回のフィルタリング動作は、光検出器のマトリクスにおいて行われても良い。
マトリクスセンサは、例えば、複数のスイッチを有し、各スイッチは、光検出器のマトリクスの２つの隣接する光検出器、特に同じ列の２つの隣接する光検出器を接続している。
これらの二項フィルタリング動作は、２つの信号によって始動させられても良い。若しくは、画素値読出し以外の機能に用いられる少なくとも１つの行アドレスが、上述したような二項フィルタリングの設定に用いられると共に、上述のフィルタリング構成の１つによれば、プログラマブルリーダ部による前記アドレスの読出アドレスとしての受信により、例えば、スイッチが閉じられる。
１つの画素の行アドレスは、例えば、各二項フィルタリング構成に用いられる。
本発明の他の態様により提供されるシステムは、検知面の画像におけるポインタを位置特定するシステムであって、上で定義されたような少なくとも１つのマトリクスセンサを有する。
センサは、例えば、検知面の画像を取得するように構成され、プログラマブルリーダ部にそれらの行アドレスが記憶されている画素は、検知面の画像が形成される画素である。
ポインタは、その位置に応じて異なる画素に光が到達することを遮るので、読出された画素を分析することにより、検知面におけるポインタの位置を検出することができる。
位置特定システムは、例えば、画面へ組み込まれることによりタッチ感応画面を形成する。センサに形成された検知面の画像は、例えば、画面の周囲に配された１つ以上の光源による画像又は画面の端部に置かれた反射器によるそれらの反射像である。
例えば、多数の発光ダイオード（ＬＥＤ）が用いられることにより、均一且つ連続的な放射面を提供しても良い。画面近辺にポインタが存在することによりこの放射面が覆われ、幾つかの画素上にポインタの画像を形成する。
位置特定システムが組み込まれた画面は、好ましくは、１つ以上のＬＥＤを有し、当該ＬＥＤは、センサの光軸の近辺に置かれると共に画面の端部を照らし、画面の端部には、反射屈折の反射器が設けられている。これらＬＥＤからの光は、任意の発光効率で、各センサに向かって反射される。画面近辺におけるポインタの存在により、この効率が大きく低下し、センサを覆う。
プログラマブルリーダ部は、検知面の画像におけるポインタ位置の関数として、センサのすべての画素ではなく、変化する傾向にあるセンサの画素値のみを読出すことができ、これにより処理時間とランダムアクセスメモリへの要求を低減させる。センサの画素値のすべてを保存する必要はない。これにより、位置特定システムのコストが下がる。
位置特定システムは、効果的には本発明のマトリクスセンサを２つ有し、三角測量計算によって位置特定が行われれば良い。
プログラマブルリーダ部は、入力として、即ち読出アドレスとして、検知面の画像が形成されてなる画素の行アドレスのみを受信して、これによりポインタの位置特定に使用されるポインタの画像を形成しないセンサの画素の行を処理してしまうことを避けることができる。
本発明の他の態様により提供されるタッチ感応画面は、
画面と、
上で定義された位置特定システムと、
を具備するものである。
本発明の更なる態様により提供される方法は、画素マトリクス内において選択画素を読出す方法であって、行アドレスと列アドレスとによって各画素が特定されると共に、各々が少なくとも１つの画素列に対して関連付けられる、又は換言すれば接続される、プログラマブルリーダ部に、選択された行アドレスがプログラムされる方法において、
少なくとも１つの読出アドレスが、入力としてプログラマブルリーダ部へ供給され、
幾つか読出アドレス値ついて、このように入力として受信する前記行アドレスは、各プログラマブルリーダ部でプログラムされる少なくとも１つの行アドレスと比較され、これら行アドレスが等しい場合、プログラムされる行アドレスを有する画素の値が、バッファメモリに記憶されるものである。
少なくとも１つの行アドレスが、例えば、画素値の読出し以外の機能に用いられると共に、この行アドレスを読出アドレスとして受信するプログラマブルリーダ部は、例えば、前記機能を実行できるように構成される。
単一の行アドレスが、例えばセンサ較正段階中、各プログラマブルリーダ部に対してプログラムされても良い。
また、複数の行アドレスが各プログラマブルリーダ部に対してプログラムされると共に、入力として受信された読出アドレスが、プログラマブルリーダ部におけるプログラムされたこれらアドレスと比較されることにより、かかる読出アドレスがこれらアドレスのうちの１つと等しいかどうかを判断する。プログラマブルリーダ部は、プログラムされた行アドレスと同数のバッファメモリを有しても良い。
プログラマブルリーダ部は、すぐさま再プログラムされても良い。プログラマブルリーダ部のメモリレジスタにプログラムされた行アドレスに対応する画素値が、このプログラマブルリーダ部のバッファメモリに記憶されると、ユーザは新たな行アドレスをメモリレジスタにプログラムしても良い。続いてこの新たな行アドレスにより特定される画素値は、前データが読出されて消去された後、プログラマブルリーダ部の同じバッファメモリ、又はプログラマブルリーダ部の別のバッファメモリに記憶される。これにより、プログラマブルリーダ部と関連付けられる同じ列の複数の画素の値を読出すことができるようになる。
画素のマトリクスは、光検出器のマトリクスに関連付けられ、かかる方法は、読出アドレスをプログラマブルリーダ部へ提供するステップの前に、上で定義されたような光検出器の二項フィルタリングステップを有しても良い。
少なくとも１つの行アドレスが、例えば、二項フィルタリングの設定に用いられると共に、二項フィルタリングステップでは、前記行アドレスが、例えば、読出アドレスとして、少なくとも１つのプログラマブルリーダ部へ送られる。
本発明の更なる態様により提供される方法は、検知面の画像におけるポインタを位置特定するための方法であって、
光検出器のマトリクスを用いて検知面の画像を取得でき、画像の各画素が、検知面の画像において行アドレスと列アドレスとによって特定され、
上記方法によって、検知面の画像の選択画素の読出しができるようにされるものである。
かかる方法は、
検知面の少なくとも一部分の第１の画像、特に検知面の全体を、光検出器のマトリクスの観測フィールドが人工的光源によって照らされる際に取得するステップと、
検知面の前記部分の第２の画像を、人工的光源による光検出器のマトリクスの観測フィールドへの照明がない場合に取得するステップと、
第１及び第２の画像を差動的に読出すステップと、
を有しても良い。
このような差動読出しは、周辺光により生じるノイズを低減できる。
例として、第１及び第２の画像を取得するために、反復処理が用いられ、これにより、人工的光源をオン・オフする基本サイクル中の各反復において、検知面の画像の一部のみを取得する。各反復において、例えば、検知面の画像の画素の１行のみが取得される。
反復取得方法によれば、例えば、取得する行に関連付けられる光検出器を、より短い時間の間のみ、人工的光源からの光に曝すことができる。これは人工的光源の明るさが高い場合望ましいことが実証され、これにより光検出器の飽和を防止することが可能になり得る。
また、検知面の画像の画素の複数の行が、各反復において取得される。
他の代替の方法によれば、第１及び第２の画像について、人工的光源をオン・オフする単一の基本サイクルにおいて、検知面の画像のすべてを取得し、これにより、人工的光源のオン／オフ率を減らすと共により高いエネルギーの光パルスを得ることが可能になり得る。
人工的光源は、例えば、少なくとも１つの発光ダイオードを有する。
上記特徴と組み合わせて本発明の他の態様により提供されるマトリクス光学センサは、
最初に行アドレスにより読出された後で次に列アドレスにより読出される画素の２次元マトリクスと、
各々が少なくとも１つの画素列に接続される複数のリーダ部を備え、各リーダ部は、センサの任意の１つ又は複数の行アドレスに対して読出結果を選択的に記憶し、このセンサは、画素のマトリクスの行のすべて又は一部に対するスキャンの後、画素マトリクスの画素の任意の行に対応する１次元画像を取得が可能なように構成される。
本発明は、本発明の限定されない実施例についての以下の説明を読むと共に添付の図面を検討した後により良く理解されるであろう。
図１は、本発明のマトリクスセンサの一例の概略図である。 図２は、本発明の複数のプログラマブルリーダ部の概略図である。 図３ａは、ポインタが存在する際にマトリクスセンサの一部に形成される検知面の画像の一例を示す図である。 図３ｂ−３ｄは、位置特定システムによって検知面の画像におけるポインタの位置特定をするための処理についての異なるステップを示す図である。 図４は、検知面の画像においてポインタの位置特定をするための方法についての異なるステップの概略図である。 図５は、本発明のマトリクスセンサの一例の要素を示す図である。 図６ａ−６ｅは、二項フィルタリングの例のステップを示す図である。 図７は、差動読出しの例を示す図である。 図８は、プログラマブルリーダ部をプログラムするための方法の例を示す図である。 図９は、バッファメモリを読出す例を示すタイミング図である。 図１０ａは、本発明による差動読出しの第１の例を示すタイミング図である。 図１０ｂは、本発明による差動読出しの第２の例を示すタイミング図である。 図１１は、本発明による位置特定システムを機器へ組み込む例である。 図１２は、図５に示されるマトリクスセンサの変形例の概略図である。 図１３及び１４は、本発明によるプログラマブルリーダ部の他の例を示す図である。 図１５は、先行技術タッチ感応画面における指の位置を検出する例を示す図である。
マトリクスセンサ
図１は、本発明に係るマトリクスセンサ１の例を極めて概略的に示している。
このセンサ１は、位置特定システム１００中に組み入れられ得る。この示されている例において、センサ１は、画像取得装置２と、複数のプログラマブルリーダ部３ｊを有するプログラマブル電子回路３と、デコーダ５とを具備する。
本発明に係るマトリクスセンサ１は、例えば小さな集積回路に組み入れられ、例えばその１つの集積回路の大きさは、２５平方ミリメートル（ｍｍ２）未満である。
センサ１の解像度は、例えば１６００画素の２５６行であり、各画素は、例えば５マイクロメートル（μｍ）の大きさを有する。しかしながら本発明は、如何なる特定の解像度又はピクセルサイズに限定されない。この画素は、例えばメモリのない画素であり、アクティブピクセルとして知られている。
このセンサ１は、デジタルプロセッサ部４とデータをやり取りし、このデジタルプロセッサ部４は、例えばマイクロプロセッサとランダムアクセスメモリとを有している。
デコーダ５は、例えば従来の論理ゲートを用いて作られ、例えば自然２進符号を２進信号のベクトルへ変換するように構成される。ここで、かかる２進信号のうちの１つのみが、「１」という値を有する。この２進数の「１」により、読み込まれる画素の行を選択することができる。デコーダ５は、図２に示されているように、行のアドレスを受信することにより、バス１１を介してプロセッサ部４から読出す。
図２の例では、プログラマブルリーダ部３ｊが、単一のピクセル列アドレスと関連付けられている。
この図に示される例において各プログラマブルリーダ部３ｊは、プログラマブルメモリレジスタ７ｊと、メモリレジスタ７ｊに関連付けられるコンパレータ８ｊと、バッファメモリ９ｊと、電子スイッチ１０ｊとを有する。
図示のように、各コンパレータ８ｊは２つの入力を有し得る。ここでは、バス１１に接続された第１の入力と、プログラマブルリーダ部３ｊのメモリレジスタ７ｊに接続された第２の入力である。
ここで説明される例では、各メモリレジスタ７ｊ、各コンパレータ８ｊ、及び各バッファメモリ９ｊは画素の各列と関連付けられている。
図１３及び１４は、プログラマブルリーダ部３ｊの他の例を示している。
図１３の例では、プログラマブルリーダ部３ｊが、２つのメモリレジスタ７ｊ及び７ｊ'と、コンパレータ８ｊと、バッファメモリ９ｊと、電子スイッチ１０ｊとを有している。
本発明は、各プログラマブルリーダ部３ｊ中のメモリレジスタ７ｊの個数について、特定の数に限定されない。各プログラマブルリーダ部３ｊは、２つより大きい数のメモリレジスタ７ｊを有し得る。
図１４に示されるように、各プログラマブルリーダ部３ｊは、メモリレジスタ７ｊと、コンパレータ８ｊと、２つのバッファメモリ９ａｊ及び９ｂｊと、電子スイッチ１０ｊとを有しても良い。本発明は、各プログラマブルリーダ部中のバッファメモリ９ｊの個数について、特定の数に限定されない。各プログラマブルリーダ部は、２つより大きい数のバッファメモリ９ｊを有し得る。
図示されていない他の変形例においては、各プログラマブルリーダ部が、コンパレータと、複数のメモリレジスタと、複数のバッファメモリとを有する。
図５は、本発明の画像取得装置の例を示している。
この取得装置２は、例えば、デコーダ素子のマトリクスを有し、これらデコーダ素子は、ここで説明される例においては光検出器２０ｎｍである。
また、センサ１は、複数のスイッチ２１、例えば電界効果トランジスタ２１も有し、これらスイッチ２１が、マトリクスセンサの列中の２つの隣接する光検出器を接続する。さらに、センサ１は、複数のスイッチ２２を有し、これらのスイッチ２２により、光検出器２０ｎｍにより取得された電荷を読出す。
図１１に示されるように、このセンサ１は、例えば、複数の入力６０、６１−６ｘ、及び７０を有する。
入力６０は、例えば電源に接続されている。入力６１−６ｘは、例えば、センサ１が組み込まれている装置のプロセッサに接続されている。入力７０は、例えば接地されている。
図１１から分かるように、入力６０と入力７０とが、ディカップリングコンデンサによって接続されても良い。
システム１００は、例えば、各々のトランジスタ７４及び７５に接続された２つの出力７２及び７３を有する。
タッチ感応画面の前にあるポインタを位置特定することに対する適用
図３ａ乃至３ｄ及び図４を参照して以下に説明されるものは、タッチ感応画面の検知面の画像中のポインタを位置特定することに対して本発明を適用する例である。ここでは、図２に示されるように、プログラマブルリーダ部３ｊを有するセンサ１を含む位置特定システム１００が用いられる。
図３ａにおいては、センサの画素のマトリクスについての６つの行及び１９の列のみが示されている。この例では、列については左から右へ番号が振られており、行については下から上に向かって番号が振られている。
黒画素は、光源を遮るポインタの存在に対応する。アドレスｊ及びｊ＋２の列について検知面の画像中のポインタの位置特定を可能にする画素はすべて、アドレスｉ＋２の行に位置づけられていると共に、図示例では６ｉ＋２，ｊ、６ｉ＋２，ｊ＋１、及び６ｉ＋２，ｊ＋２により各々示されている。
図３ａから分かるように、検知面の画像中のポインタの位置特定を可能にするすべての画素の値は、１次元配列を満たし得る。
ポインタの位置を特定する前のリーダ部のプログラミング
図４に示される初期化ステップ４０において、デジタルプロセッサ部４は、各プログラマブルリーダ部３ｊのメモリレジスタ７ｊ中の以前に記憶されていた情報を消去するようにする。
ステップ４１において、デジタルプロセッサ部４は、検知面の画像の各行に対するスキャンを続け、ステップ４２において、画素の各列について、検知面の画像に対応する画素の行アドレスを決定する。
ステップ４３において、メモリレジスタ７ｊ＋１−７ｊ＋１９の各々にプログラムされた各列の画素の行アドレスにより、検知面の画像中のポインタを位置特定することができる。図示例では、行アドレス「ｉ＋２」が、レジスタ７ｊ＋１、７ｊ＋２及び７ｊ＋３に記憶されている。
図８は、ステップ４３におけるメモリレジスタ７ｊ中に行アドレスをプログラムする例を示している。
デジタルプロセッサ部４は、図示されていないバスを介して、列アドレスｊの画素列に関連付けられるメモリレジスタ７ｊへ、かかる列の画素の行アドレスに対応しプログラムされる信号ＡＤＲ［７：０］を送る。
２５６行を有する画像について、行アドレスは８ビットで符号化され、メモリレジスタ７ｊは、この行アドレスを順次ビットごとに記憶する。このメモリレジスタは、符号化されたアドレスのビットを連続的に受信し、各ビットは、図８に示されるように、クロック信号ＣＬＫの立ち上がりエッジでメモリレジスタに記憶される。メモリレジスタ７ｊへの記憶は、例えば、１２メガヘルツ（ＭＨｚ）よりも高い周波数で行われる。
検知面の画像中のポインタを位置特定するための画素値の記憶
検知面の画像中のポインタを位置特定することを可能とする画素６ｉｋの各々の行アドレスがメモリレジスタ７ｊ−７ｊ＋１８の各々にプログラムされた後、ステップ４４においてデジタルプロセッサ部４は、バス１１を介して、デコーダ５と各プログラマブルリーダ部３ｊ−３ｊ＋１８とへ、画像の画素を読出すためのアドレスを送る。この読出アドレスは、行アドレスに対応する。
ここで説明される例では、このステップ４４で送られた最初の読出アドレスは、最下位の行アドレスに対応し、この最下位の行アドレスは検知面の画像が形成される１つ以上の画素に関連付けられる。
各コンパレータ８ｊは、第１の入力を介して受信されたこの読出アドレスと、メモリレジスタ７ｊに対してステップ４３においてプログラムされた行アドレスとを比較する。ここで、各コンパレータ８ｊは、ステップ４３においてプログラムされた行アドレスと関連付けられていると共に、この行アドレスを第２の入力を介して受信する。
比較された２つの値が等しい場合、コンパレータ８ｊは、スイッチ１０ｊに対して作用することにより、バッファメモリ９ｊへの対応する画素の値の記憶を可能にする。
図３ｂの例では、読込アドレス「ｉ＋１」がプログラマブルリーダ部３ｊ−３ｊ＋１８により受信されることによりコンパレータ８ｊ−８ｊ＋１８により受信されると、各コンパレータ８ｊはこの値とメモリレジスタ７ｊに対してプログラムされた行アドレスとを比較する。本例においては、番号ｊ＋１５−ｊ＋１８の列のコンパレータは、第１及び第２の入力において受信された値が等しいと判断する。
そして、ステップ４５において、画素６ｉ＋１，ｊ＋１５、６ｉ＋１，ｊ＋１６、６ｉ＋１，ｊ＋１７及び６ｉ＋１，ｊ＋１８の値は、バッファメモリ９１５−９１８に記憶される。
そして、ステップ４４及び４５が繰り返し行われ、デジタルプロセッサ部４は、行番号を増やしていくことにより、デコーダ５とプログラマブルリーダ部３ｊ−３ｊ＋１８とへバス１１を介して次の読出アドレスを送る。
ここで説明される例では、読出アドレス「ｉ＋２」が送られ、そしてコンパレータ８ｊ−８ｊ＋２とコンパレータ８ｊ＋１０−８ｊ＋１４とが等しい第１及び第２の入力値を持つ一方で、対応する画素の値がバッファメモリ９ｊ−９ｊ＋２とバッファメモリ９ｊ＋１０及び９ｊ＋１４とに記憶される。
そして、読出アドレス「ｉ＋３」は、デコーダ５とプログラマブルリーダ部３ｊ−３ｊ＋１８とへバス１１を介して送られ、処理は上述したものと同じようにして継続し、これにより、画素６ｉ＋３，ｊ＋４−６ｉ＋３，ｊ＋９の値がバッファメモリ９ｊ＋４−９ｊ＋９へ記憶される。
そして、検知面の画像中のポインタの位置特定を可能にする画素の値は、バッファメモリ９ｊ−９ｊ＋１８のセット９において読出される。
本発明は、画素の列ごとにつき１つのプログラマブルリーダ部３ｊを使用することに限定されるものではない。したがってプログラマブルリーダ部３ｊは、特に検知面中のポインタの位置特定を可能にする画素が複数のセグメントを定義する場合、複数の連続した画素の列に対して関連付けられても良い。ここで各セグメントは、マトリクスセンサ２の行に対して低い又は０の傾斜角度を有する。単一のプログラマブルリーダ部３ｊと検知面の画像の連続した複数の画素列との関連付けにより、位置特定システムを簡易化し得る。１つの行アドレスのみが、これらの画素列に関連付けられたプログラマブルリーダ部のメモリレジスタにプログラムされても良い。
他の変形例におけるプログラマブルリーダ部は、図１３及び１４に示される。
マトリクスセンサの１次元二項フィルタリング
取得装置２中のスイッチ２２の配置により、光検出器のマトリクスの１次元二項フィルタリング、例えば垂直方向フィルタリングとして知られる各列に沿ったフィルタリングを行うことが可能となる。
図５の例においては、スイッチ２１は、行におけるマトリクス中の隣接する光検出器２０ｎｍを接続し、垂直方向フィルタリングの適用を可能とする。
本発明は、以下に図６ａ乃至６ｅを参照して説明されるように、２つの構成で二項フィルタリングの適用を可能としている。
光検出器は、番号２０１ｍ−２０１０ｍが振られている。そして、２つの隣接する光検出器は、スイッチ２１ｋｍによって接続されている。
スイッチ２１１ｍ、２１２ｍ、２１３ｍ、...、２１９ｍは、光検出器２０１ｍ及び２０２ｍ、２０２ｍ及び２０３ｍ、...、２０９ｍ及び２０１０ｍ、の各々を接続する。
図６ａは、画像取得後の光検出器２０ｎｍを示す。
図示のように、光検出器２０６ｍのみが電荷を有し、この電荷は、例として１と等しい。
図６ｂに示される第１のフィルタリング構成では、フィルタリング次元に沿った座標２ｋ＋１におけるスイッチ２１２ｋ＋１，ｍ（ｋは自然数）が閉じられることにより、フィルタリング次元に沿った、例えば列内の垂直方向の、座標２ｋ＋１及び２ｋ＋２における光検出器２０２ｋ＋１，ｍ及び２０２ｋ＋２，ｍを接続している。
光検出器２０ｎｍにより取得された電荷は、スイッチによって接続された光検出器の各々によって取得された電荷を合計した後その合計値を２で割ることにより計算される。
図６ｂから分かるように、この動作後、光検出器２０５ｍ及び２０６ｍの両方は、０．５と等しい電荷を有する。この結果この電荷は、フィルタリング前のように光検出器２０６ｍのみによって保持されるわけではない。
電荷分布の平滑化の要求される程度によっては、図６ｃに示される第２のフィルタリング構成が、マトリクスの光検出器に対して適用されても良い。
この第２のフィルタリング構成では、フィルタリング次元に沿った座標２ｋにおけるスイッチ２１２ｋ，ｍ（ｋは自然数）が閉じられることにより、フィルタリング次元に沿った座標２ｋ及び２ｋ＋１における光検出器２０２ｋ，ｍ及び２０２ｋ＋１，ｍを接続している。
第１の構成と同様に、光検出器２０ｎｍにより取得された電荷は、スイッチによって接続された光検出器の各々によって取得された電荷を合計した後その合計値を２で割ることにより計算される。
図６ｃから分かるように、この動作後光検出器２０４ｍ−２０７ｍの各々は、当初単一の光検出器２０６ｍによって保持されていた電荷の４分の１に等しい電荷を有する。
もし必要であれば、二項フィルタリングは、図６ｄに示されるように第１の構成を用いた後、図６ｅに示されるように第２の構成を用いて再度行われても良く、これにより電荷分布をさらに平滑化する。
例として、２つのフィルタリング構成の各々は、アドレスφ１及びφ２の各々によって符号化される。ここで説明される例では、φ１及びφ２は、画素の行における二項フィルタリング用の特定アドレスである。２５６行の画像について、例えば１６進コードでは、φ１はアドレス００に対応し、φ２はアドレスＦＦに対応する。
これらのアドレスの１つを画像取得装置２とプログラマブルリーダ部とへ送るデジタルプロセッサ部４は、フィルタリング構成に応じて、フィルタリング次元に沿ったインデックス２ｋにおけるスイッチ２１ｎ，２ｋ又はインデックス２ｋ＋１におけるスイッチ２１ｎ，２ｋ＋１を閉じる。
差動読出し
同様に、本発明は、差動読出しを用いることによって周辺光を除去することを可能としても良い。
図７は、タイミング図であり、本発明の差分読出しの例を示し、
検知面の一部における第１の画像は、人工的光源により光検出器のマトリクスの観測フィールドが照らされたときに取得され、
検知面の同じ部分における第２の画像は、人工的光源の照明なしで取得され、
周辺光に関連するノイズは、例えば差動増幅器を用いて、第１の画像から第２の画像を減じることにより除去される。
もし周辺光が極めて強くても、この周辺光は略同じ状態を保つ。これにより、画像取得速度が高い場合、第１の画像から第２の画像を減じることによって周辺光の影響を格段と弱め得る。
図７に示される状況では、差動読出しが、一度に画素の１行に対して適用されるようになされているが、これは異なる方法で行われる可能性がある。
例として、デジタルプロセッサ部４は、取得装置２とプログラマブル電子回路３とへ、検知面の画像における処理される画素の第１行のアドレスＡＤ１を送るように構成される。
デジタルプロセッサ部４は、光検出器２０により以前に取得された如何なる電荷をも消去させることができる。タイミング図において、この電荷消去は、信号ＲＳＴのアクティブ化に対応する。
そして、デジタルプロセッサ部４は、人工的光源を用いて、取得装置２の観測フィールドを照らすようにしても良い。例としてこの人工的光源は、発光ダイオードであり、図７のタイミング図において信号ＬＥＤにより示される状態にある。
そして、デジタルプロセッサ部４は、例えば図３ｂ乃至３ｄの１つに示されるように、取得装置２によって取得された行の第１の画像を取得するようにすると共に、プログラマブル電子回路によって当該取得された行の画素値を記憶するようになされており、この処理はタイミング図において信号ＲＤ１のアクティブ化に対応する。
そして、デジタルプロセッサ部は、先立つステップにおいて、光検出器によって取得された電荷を消去した後、人工的光源を止めるようにしても良い。
そして、デジタルプロセッサ部４は、画像取得装置によって取得された行の第２の画像を取得するようにすると共に、プログラマブル電子回路３によって当該取得された行の画素値を記憶するようになされても良く、この処理はタイミング図において信号ＲＤ２のアクティブ化に対応する。
そして、デジタルプロセッサ部４は、例えば処理される次の画素の行のアドレスを送り、上述のステップが繰り返される。
図９は、タイミング図であり、本発明のマトリクスセンサ１の差動読出しの例を示している。
この例では、各プログラマブルリーダ部３ｊが、画素列と関連付けられていると共に、図１４に示されるように、メモリレジスタ７ｊと、コンパレータ８ｊと、２つのバッファメモリ９ａｊ及び９ｂｊとを有している。
例として、各プログラマブルリーダ部３ｊのバッファメモリ９ａｊにより構成されるセット９ａは、上述の方法によって記憶された画素値を含む。ここで、この上述の方法による画素値の記憶は、人工的光源の照明ありで取得された第１の画像の処理中に行われる。
例として、各プログラマブルリーダ部３ｊのバッファメモリ９ｂｊにより構成されるセット９ｂは、上述の方法によって記憶された画素値を含む。ここで、この上述の方法による画素値の記憶は、人工的光源の照明なしで取得された第２の画像の処理中に行われる。
ここで説明される例において、本発明は、図９において信号ＨＤにより示される状態にあるシフトレジスタ１５によるメモリセット９ａ及び９ｂの内容の順次読出しを用いる。この信号ＨＤを０に設定することにより、シフトレジスタによって以前に取得された情報が消去される。
続けて、このシフトレジスタは、クロック信号ＨＣＬＫの受信時に、バッファメモリ９ａｊ又は９ｂｊの内容の読出しを進める。
また、図９のタイミング図は、信号ＯＵＴＰを示し、この信号ＯＵＴＰは、第１の画像に関連付けられるメモリ９ａのセットの読出しに対応する。また、図９のタイミング図は、信号ＯＵＴＮを示し、この信号ＯＵＴＮは、第２の画像に関連付けられるメモリのセット９ｂの読出しに対応する。
そして、メモリ９ａ及び９ｂのセットにおいて読出された情報は、例えばメモリセット９ａ及び９ｂの読出バスに接続された差動増幅器を用いて、減算処理を経ても良い。
本発明によれば、人工的光源をオン・オフするサイクル中に第１の画像及び第２の画像の画素のただ１つの行のみを取得することと、各画素の行の取得を繰り返し続けることとにより、差動読出しが行われれば良い。
図１０ａは、差動読出しのそのような一例に対応するタイミング図を示している。
当該例においては、デジタルプロセッサ部４は、最初に取得装置２の光検出器２０によって以前に取得された電荷を消去し、人工的光源を駆動するようになされており、これら処理は図１０ａのタイミング図における信号ＲＳＴのアクティブ化と信号ＬＥＤのアクティブ化との各々に対応する。
そして、デジタルプロセッサ部４は、取得装置２とプログラマブル電子回路３とへ、２つの垂直二項フィルタリング構成に関連付けられるアドレスφ１及びφ２を送る。
そして、デジタルプロセッサ部４は、取得装置２とプログラマブル電子回路３とへ、処理される画素の行のアドレスＡＤ１を送った後、信号ＲＤ１をアクティブ化する。
信号ＲＤ１のアクティブ化によって、
取得装置２による第１の画像のアドレスＡＤ１の行の取得、
以前に受信されたアドレスφ１及びφ２に従って、２つの構成における取得装置の光検出器によって記憶された電荷の垂直二項フィルタリング、
検出面の画像におけるポインタの位置特定が可能となるように、プログラマブル電子回路３によるこの行の画素値の読出し、
の処理が連続して行われる。
これら画素値は、上述したように、バッファメモリ９ａｊに記憶される。
そして、デジタルプロセッサ部４は、光検出器によって以前取得された電荷を消去し、人工的光源を止めるようになされており、これら処理は、図１０ａのタイミング図における信号ＲＳＴのアクティブ化と信号ＬＥＤの非アクティブ化との各々に対応する。
そして、デジタルプロセッサ部は、センサ１とプログラマブル電子回路３とへ、２つの垂直二項フィルタリング構成に関連付けられるアドレスφ１及びφ２を送った後、信号ＲＤ２をアクティブ化する。
信号ＲＤ２のアクティブ化によって、
取得装置２による第２の画像のアドレスＡＤ１の行の取得、
以前に受信されたアドレスφ１及びφ２に従って、２つの構成における取得装置の光検出器によって記憶された電荷の垂直二項フィルタリング、
検出面の画像におけるポインタの位置特定が可能となるように、プログラマブル電子回路３によるこの行の画素値の読出し、
の処理が連続して行われる。
これら画素値は、上述したように、バッファメモリ９ｂｊに記憶される。
アドレスＡＤ１における画素の行の２つの画像が取得されると、デジタルプロセッサ部は、アドレスＡＤ２及びＡＤ３等についての画素の行を繰り返し処理する。
本発明は、第１及び第２の画像を処理する前の２つの構成における二項フィルタリングに限られない。その代わりに、２つの構成のうちのただ１つの構成における二項フィルタリングが先に行われる可能性がある。さらに代替方法によれば、第１及び第２の画像の取得の前に、二項フィルタリングが行われない。
図１０ａに示されている例では、人工的光源をオン・オフするサイクルは、ただ１つの画素の行の第１及び第２の画像の取得に対応する。
本発明による差動フィルタリングの他の例は、図１０ｂに示されている。この例では、人工的光源をオン・オフする１サイクルによって、すべての画素の行の取得が可能である。
図１０ｂに示されているように、各光検出器によって以前に取得された電荷は、最初に、各行のアドレスを送って各行に対する信号ＲＳＴをアクティブ化することにより消去される。
そして、デジタルプロセッサ部４は、人工的光源をオンにした後、その人工的光源をオフにする。この光源がオフにされると、アドレスφ１及びφ２が、図１０ａを参照して説明されたものと同様の方法により送られる。
そして、アドレスＡＤ１が送られ、これによりアドレスＡＤ１についての行の画素の読出しが行われることにより、図３ａ乃至３ｄを参照して説明されたように、検知面の画像におけるポインタの位置特定が可能となる。この後、信号ＲＳＴがアクティブ化され、これにより、取得された電荷が消去される。
そして、この他の行アドレスが連続的に送られ、上述したステップが、送られた各行アドレスに対して繰り返される。
人工的光源をオン・オフする１サイクルの後、このようにして第１の画像が取得される。
そして、行アドレスのようにしてアドレスφ１及びφ２は再び送られ、これにより、第２の画像の取得が可能となる。
位置特定システムの他の実施例
本発明は、上述した例に限られない。
例えば、図１２の例のように、本発明の異なる機能が組み合わされても良い。
この例では、各プログラマブルリーダ部３ｊが複数の連続した列アドレスに関連付けられるようになされており、ここで説明される例では８つのアドレスに関連付けられる。
各プログラマブルリーダ部３ｊは、メモリレジスタ７ｊと、コンパレータ８ｊと、８つの組のバッファメモリ９ａｊ−９ａｊ＋７及び９ｂｊ−９ｂｊ＋７とを有する。
ｊからｊ＋７に至る列アドレスについての８画素列に共通な行アドレスが、メモリレジスタ７ｊに対してプログラムされている。
バス１１を介してデジタルプロセッサ部４により送られた読出アドレスは、各プログラマブルリーダ部３ｊによってその入力で受信された後、各プログラマブルリーダ部３ｊはその読出アドレスをコンパレータ８ｊへ転送する。そして、受信されたアドレスが、ｊからｊ＋７に至る列アドレスについての８列に関連付けられたメモリレジスタ７ｊにプログラムされているアドレスに等しいか否かが確認される。
図示のように、図１２に示されている装置は、各列に関連付けられる２つのバッファメモリ９ａｊ及び９ｂｊを有し、これらバッファメモリ９ａｊ及び９ｂｊは、検知面の第１及び第２の画像に各々関連している。
ここで使用されている「を有する」という表現は、それと相反する表現が明記されていない限り、「少なくとも１つを有する」という表現と同義と解されるものとする。

Claims (16)

  1. 行アドレスと列アドレスとによって各画素（６ｉｊ）が特定される画素（６ｉｊ）のマトリクスと、
    各々が少なくとも１つの画素列に対して接続され、画素（６ｉｊ）を読出すための複数のプログラマブルリーダ部（３ｊ）と、を具備し、
    各プログラマブルリーダ部は、
    センサ（１）をプログラムするステップにおいて、少なくとも１つの行アドレスを記憶でき、
    行アドレスを受信し、
    受信した幾つかの行アドレス値について、前記受信した行アドレスをプログラムされる行アドレスと比較し、これらが等しければ対応する画素（６ｉｊ）の値を読出しできる、
    ように構成されることを特徴とするマトリクス光学センサ（１）。
  2. 請求項１に記載のセンサにおいて、少なくとも１つの行アドレスが、画素値の読出し以外の機能に用いられ、プログラマブルリーダ部（３ｊ）が、その行アドレスを、前記機能を実行できるように構成された読出アドレスとして受信することを特徴とするセンサ。
  3. 請求項１又は請求項２に記載のセンサにおいて、少なくとも１つのプログラマブルリーダ部（３ｊ）、特に各プログラマブルリーダ部（３ｊ）が、ただ１つの画素列アドレスに対して接続されることを特徴とするセンサ。
  4. 請求項１又は請求項２に記載のセンサにおいて、少なくとも１つのプログラマブルリーダ部（３ｊ）、特に各プログラマブルリーダ部（３ｊ）が、複数の画素列アドレスに対して、特に連続した列アドレスに対して、特に８つの連続した列アドレスに対して、接続されることを特徴とするセンサ。
  5. 請求項１乃至請求項４の何れかに記載のセンサにおいて、各プログラマブルリーダ部（３ｊ）が、
    プログラマブルリーダ部（３ｊ）にプログラムされた行アドレスを記憶する少なくとも１つのメモリレジスタ（７ｊ）と、
    第１の入力で読出アドレスを受信し、第２の入力でメモリレジスタ又は複数のレジスタ（７ｊ）にプログラムされた行アドレスを受信するコンパレータ（８ｊ）と、
    少なくとも１つのバッファメモリ（９ｊ）と、
    を具備することを特徴とするセンサ。
  6. 請求項１乃至請求項５の何れかに記載のセンサにおいて、コンパレータ（８ｊ）が第１及び第２の入力におけるアドレスを比較するように構成され、これらアドレスが等しい場合、バッファメモリ又は複数のメモリ（９ｊ）へ画素又は複数の画素（６ｉｊ）の値を記憶でき、当該画素（６ｉｊ）の行アドレスはプログラマブルリーダ部（３ｊ）にプログラムされることを特徴とするセンサ。
  7. 請求項１乃至請求項６の何れかに記載のセンサにおいて、複数の光検出器（２０ｎｍ）と複数のスイッチ（２１）とを有し、前記スイッチ（２１）の各々が２つの隣接する光検出器（２０ｎｍ）に接続されることを特徴とするセンサ。
  8. 検知面の画像におけるポインタを位置特定するための位置特定システム（１００）において、請求項１乃至請求項７の何れかに記載のセンサを少なくとも２つ備えることを特徴とする位置特定システム。
  9. 画面と、請求項１乃至請求項８の何れかに記載の位置特定システム（１００）とを備えることを特徴とするタッチ感応画面。
  10. 画素マトリクス内、特に請求項１乃至請求項７の何れかに記載のマトリクス光学センサ内において選択画素（６ｉｊ）を読出す方法であって、行アドレスと列アドレスとによって各画素（６ｉｊ）が特定されると共に、各々が少なくとも１つの画素列に対して接続されるプログラマブルリーダ部（３ｊ）に、選択された画素の行アドレスがプログラムされる方法において、
    少なくとも１つの行アドレスが、入力としてプログラマブルリーダ部（３ｊ）へ供給され、
    入力として受信される行アドレス値の幾つかについて、このように入力として受信される前記行アドレスは、各プログラマブルリーダ部（３ｊ）にプログラムされる少なくとも１つの行アドレスと比較され、これら行アドレスが等しい場合、プログラムされる行アドレスを有する画素の値が、バッファメモリ（９ｊ）に記憶される、
    ことを特徴とする方法。
  11. 請求項１０に記載の方法において、画素のマトリクスが、光検出器（２０ｎｍ）のマトリクスと関連付けられ、前記光検出器のマトリクスが、プログラマブルリーダ部（３ｊ）へ読出アドレスを供給するステップの前に前記光検出器のマトリクスの１方向に二項フィルタリングされることを特徴とする方法。
  12. 請求項１０又は請求項１１に記載の方法において、二項フィルタリングが、２つの異なる構成で行われても良く、フィルタリングされる方向における座標２ｋ及び２ｋ＋１の各々についてマトリクスセンサの２つの光検出器（２０ｎｍ）が第１のフィルタ構成において接続されると共に、フィルタリングされる方向における座標２ｋ＋１及び２ｋ＋２の各々についてマトリクスセンサの２つの光検出器（２０ｎｍ）が第２のフィルタ構成において接続され、ｋは自然数（整数）であり、
    フィルタリングが、フィルタ構成のうちの少なくとも１つにおいて行われる、
    ことを特徴とする方法。
  13. 検知面の画像におけるポインタの位置特定方法において、
    光検出器のマトリクスを用いて検知面の画像を取得でき、画像の各画素が、検知面の画像において行アドレスと列アドレスとによって特定され、
    請求項１０乃至請求項１２の何れかに記載の方法によって、検知面の画像の選択画素を読出しできる、
    ことを特徴とする方法。
  14. 請求項１０乃至請求項１３の何れかに記載の方法において、検知面の少なくとも一部分の第１の画像は、光検出器のマトリクスの観測フィールドが人工的光源によって照らされる際に取得され、
    検知面の少なくとも一部分の第１の画像と異なる第２の画像は、人工的光源による光検出器のマトリクスの観測フィールドへの照明がない場合のみ取得され、第１及び第２の画像が差動的に読出される、
    ことを特徴とする方法。
  15. 請求項１０乃至請求項１４の何れかに記載の方法において、反復処理が用いられることにより検知面の第１及び第２の画像が取得され、人工的光源をオン・オフする基本サイクル中の各反復において取得されるものは、検知面の画像の一部のみであり、特に検知面の画像の同じ行アドレスに関連付けられる画像（６ｉｊ）であることを特徴とする方法。
  16. 請求項１４に記載の方法において、検知面の全体の第１及び第２の画像が、人工的光源をオン・オフする基本サイクル中に取得されることを特徴とする方法。
JP2011541697A 2008-12-16 2009-12-16 マトリクスセンサ Expired - Fee Related JP5699087B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
FR0858628 2008-12-16
FR0858628A FR2939919A1 (fr) 2008-12-16 2008-12-16 Capteur matriciel
FR0951393A FR2939920B1 (fr) 2008-12-16 2009-03-05 Capteur matriciel
FR0951393 2009-03-05
PCT/IB2009/055788 WO2010070594A2 (fr) 2008-12-16 2009-12-16 Capteur matriciel

Publications (2)

Publication Number Publication Date
JP2012512481A true JP2012512481A (ja) 2012-05-31
JP5699087B2 JP5699087B2 (ja) 2015-04-08

Family

ID=40902626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011541697A Expired - Fee Related JP5699087B2 (ja) 2008-12-16 2009-12-16 マトリクスセンサ

Country Status (7)

Country Link
US (1) US20110298755A1 (ja)
EP (1) EP2359586A2 (ja)
JP (1) JP5699087B2 (ja)
KR (1) KR101313055B1 (ja)
CN (1) CN102257809A (ja)
FR (2) FR2939919A1 (ja)
WO (1) WO2010070594A2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102436326B (zh) * 2011-12-29 2014-02-19 四川虹欧显示器件有限公司 书写板及其制作方法和书写笔
TWI484464B (zh) * 2013-02-22 2015-05-11 Au Optronics Corp 光感測裝置
US9923004B2 (en) 2014-09-30 2018-03-20 Qualcomm Incorporated Hardware acceleration of computer vision feature detection
US9762834B2 (en) 2014-09-30 2017-09-12 Qualcomm Incorporated Configurable hardware for computing computer vision features
US9838635B2 (en) 2014-09-30 2017-12-05 Qualcomm Incorporated Feature computation in a sensor element array
US9940533B2 (en) 2014-09-30 2018-04-10 Qualcomm Incorporated Scanning window for isolating pixel values in hardware for computer vision operations
US10728450B2 (en) 2014-09-30 2020-07-28 Qualcomm Incorporated Event based computer vision computation
US10515284B2 (en) 2014-09-30 2019-12-24 Qualcomm Incorporated Single-processor computer vision hardware control and application execution
US9554100B2 (en) 2014-09-30 2017-01-24 Qualcomm Incorporated Low-power always-on face detection, tracking, recognition and/or analysis using events-based vision sensor
US20170132466A1 (en) 2014-09-30 2017-05-11 Qualcomm Incorporated Low-power iris scan initialization
US9986179B2 (en) 2014-09-30 2018-05-29 Qualcomm Incorporated Sensor architecture using frame-based and event-based hybrid scheme
US9704056B2 (en) 2015-04-02 2017-07-11 Qualcomm Incorporated Computing hierarchical computations for computer vision calculations
DE102016223079B4 (de) * 2016-11-23 2024-03-28 Robert Bosch Gmbh Verfahren und Vorrichtung zur Ermittlung einer Zuordnung zwischen einem Matrixelement einer Matrix und einem Vergleichsmatrixelement einer Vergleichsmatrix mittels Korrespondenztabelle
US10984235B2 (en) 2016-12-16 2021-04-20 Qualcomm Incorporated Low power data generation for iris-related detection and authentication
US10614332B2 (en) 2016-12-16 2020-04-07 Qualcomm Incorportaed Light source modulation for iris size adjustment
CN112902841A (zh) * 2021-01-25 2021-06-04 上海兰宝传感科技股份有限公司 一种带纠偏功能的尺寸测量传感器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0937033A (ja) * 1995-07-21 1997-02-07 Nec Eng Ltd 読取り画素データの斜め補正装置
US20040155175A1 (en) * 2003-02-03 2004-08-12 Goodrich Corporation Random access imaging sensor
JP2005004729A (ja) * 2003-05-19 2005-01-06 Eit:Kk エリアイメージセンサを用いた位置検出装置
JP2007243265A (ja) * 2006-03-06 2007-09-20 Sony Corp 固体撮像装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6914227B2 (en) * 2001-06-25 2005-07-05 Canon Kabushiki Kaisha Image sensing apparatus capable of outputting image by converting resolution by adding and reading out a plurality of pixels, its control method, and image sensing system
US6667769B2 (en) * 2001-12-10 2003-12-23 Motorola, Inc. Time integrating pixel sensor
KR101033428B1 (ko) 2003-05-19 2011-05-09 가부시키가이샤 시로쿠 에어리어 이미지 센서를 사용한 위치 검출 장치
US7705900B2 (en) * 2005-06-01 2010-04-27 Eastman Kodak Company CMOS image sensor pixel with selectable binning and conversion gain
JP4618026B2 (ja) * 2005-07-12 2011-01-26 ソニー株式会社 表示装置及び表示および受光を行う表示装置を用いた検出方法
JP4649313B2 (ja) * 2005-10-28 2011-03-09 株式会社東芝 固体撮像装置
JP4403435B2 (ja) * 2007-11-16 2010-01-27 ソニー株式会社 固体撮像装置、駆動制御方法、および撮像装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0937033A (ja) * 1995-07-21 1997-02-07 Nec Eng Ltd 読取り画素データの斜め補正装置
US20040155175A1 (en) * 2003-02-03 2004-08-12 Goodrich Corporation Random access imaging sensor
JP2005004729A (ja) * 2003-05-19 2005-01-06 Eit:Kk エリアイメージセンサを用いた位置検出装置
JP2007243265A (ja) * 2006-03-06 2007-09-20 Sony Corp 固体撮像装置

Also Published As

Publication number Publication date
WO2010070594A3 (fr) 2010-11-04
EP2359586A2 (fr) 2011-08-24
CN102257809A (zh) 2011-11-23
FR2939919A1 (fr) 2010-06-18
KR101313055B1 (ko) 2013-09-30
KR20110101201A (ko) 2011-09-15
FR2939920B1 (fr) 2012-12-28
FR2939920A1 (fr) 2010-06-18
US20110298755A1 (en) 2011-12-08
JP5699087B2 (ja) 2015-04-08
WO2010070594A2 (fr) 2010-06-24

Similar Documents

Publication Publication Date Title
JP5699087B2 (ja) マトリクスセンサ
US11378390B2 (en) CMOS image sensor for 2D imaging and depth measurement with ambient light rejection
US8336778B2 (en) Graphical code readers that provide sequenced illumination for glare reduction
US11924545B2 (en) Concurrent RGBZ sensor and system
US9066087B2 (en) Depth mapping using time-coded illumination
NL1011406C2 (nl) CMOS beeldsensor met testschakeling voor het verifiëren van de werking daarvan.
CN107636488B (zh) 用于提高飞行时间像素阵列的分辨率的方法和设备
US6750846B2 (en) Sensing device for optical pointing devices such as an optical mouse
JP2020016654A (ja) グレイスケールイメージングのための時間分解イメージセンサ及びイメージングユニット並びにグレイスケールイメージ生成方法
US20060081765A1 (en) Semiconductor integrated circuit device having a plurality of photo detectors and processing elements
CN106067968B (zh) 图像传感器单元和系统
CN1860431A (zh) 使用了区域图像传感器的位置检测装置
JP2011524034A (ja) 対話型入力装置と、該装置のための照明組み立て品
CA2521390A1 (en) Sensing device for coded data
US20150377964A1 (en) Programmable test pattern for a pixel array
JP6069822B2 (ja) 撮像方法、生体認証方法、撮像装置および生体認証装置
ES2729736T3 (es) Función automática de región de interés para sensores de imagen
CN109657513A (zh) 二维码
JP3122732B2 (ja) 読出し装置および距離測定装置
US11943557B2 (en) Image sensor module, image processing system, and operating method of image sensor module
CN108827281A (zh) 一种星敏感器的组合成像驱动方法
TWI497036B (zh) 光線尋跡方法與裝置
WO2023011091A1 (en) An imaging method and system based on wise-pixels with valved modulation
US20220116534A1 (en) Processor, image processing device including the same, and control method of image processing device
JP6236150B2 (ja) 光線追跡方法及びその装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140107

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140407

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140502

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141014

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150216

R150 Certificate of patent or registration of utility model

Ref document number: 5699087

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees