JP2012256880A - 第２電位に対して第１電位を有する導電面を電気的に絶縁するためのデバイスであって、導電面の周辺端部の点における静電場の値を低減するための手段を含む、デバイス - Google Patents

第２電位に対して第１電位を有する導電面を電気的に絶縁するためのデバイスであって、導電面の周辺端部の点における静電場の値を低減するための手段を含む、デバイス Download PDF

Info

Publication number
JP2012256880A
JP2012256880A JP2012113222A JP2012113222A JP2012256880A JP 2012256880 A JP2012256880 A JP 2012256880A JP 2012113222 A JP2012113222 A JP 2012113222A JP 2012113222 A JP2012113222 A JP 2012113222A JP 2012256880 A JP2012256880 A JP 2012256880A
Authority
JP
Japan
Prior art keywords
potential
outer layer
conductive
layer
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012113222A
Other languages
English (en)
Other versions
JP6140394B2 (ja
Inventor
Dagdag Selim
セリム・ダグダグ
Michikazu Nagata
ナガタ・ミチカズ
Shosha Beltran
ベルトラン・ショーシャ
Nicolau Sebastien
セバスチャン・ニコラウ
Toshiyuki Hamachi
ハマチ・トシユキ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alstom Transport SA
Original Assignee
Alstom Transport SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alstom Transport SA filed Critical Alstom Transport SA
Publication of JP2012256880A publication Critical patent/JP2012256880A/ja
Application granted granted Critical
Publication of JP6140394B2 publication Critical patent/JP6140394B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

【課題】第２電位に対して第１電位を有する導電面を電気的に絶縁するためのデバイスを提供する。
【解決手段】第２電位に対して第１電位を有する導電面(18)を電気的に絶縁するためのこのデバイス(16)は、２つの平行な平坦面(32、34)を含む絶縁基板(30)と、絶縁基板(30)の第１平坦面(32)上に位置する第１の導電性外層(36)とを含み、第１外層(36)は導電面(18)を形成し周辺端部(38)を有し、第２面(34)は第２電位に接続している。絶縁デバイスは周辺端部(38)のある点における静電場の値を低減するための手段(44)を含み、前記低減手段(44)は、絶縁基板の第１面(32)上および／または絶縁基板(30)に位置する、第１外層(36)とは異なる少なくとも１つの導電領域(50)を含み、前記低減手段(44)は、当該点における静電場の値を、前記導電領域がない場合の当該点における静電場の値に比べ、相対的に低減する。
【選択図】図２

Description

本発明は、第２電位に対して第１電位を有することができる電気的導電面を電気的に絶縁するためのデバイスに関し、そのデバイスは、
−互いに平行な２つの平坦面を含む絶縁基板と、
−前記絶縁基板の第１平坦面上に位置し、第１電位に接続されることができる電気的導電面を形成し、周辺端部を有する、第１の電気的に導電性で実質的に平坦な外層と、を含み、第２面は第２電位に接続されることができる。
本発明はまた、このような電気絶縁デバイスを含む電子部品のための電力供給システムに関する。
本発明はまた、このような電気絶縁デバイスの第１電気的導電層とは異なる電気的導電領域の使用に関し、これにより、第１外層の周辺端部の点における静電場の値を低減できる。
上述のタイプの電気絶縁デバイスは公知である。その電気絶縁デバイスは、互いに平行な２つの平坦面を含む絶縁基板と、２つの実質的に平坦な電気的導電層とを含み、それぞれが絶縁基板の対応する平坦面上に位置している。各導電層は周辺端部を有し、第２層の周辺端部は、第１層の平面に垂直な方向に沿って変換された第１層の周辺端部の相当物と実質的に同一である。第１層は第１電位にあり、第２層は第２電位にある。絶縁基板は、窒化アルミニウム（AlN）、酸化アルミニウム（Al2O3）、またはさらに窒化ケイ素（Si3N4）である。
このような電気絶縁デバイスは比較的低い誘電剛性（dielectric rigidity）、例えば１ミリメートル厚に対し15kV/mm程度を有し、比較的低い値、前述の例では１ミリメートル厚に対し15kV程度のブレークダウン電圧と呼ばれる電圧の低下を経験することがある。そのとき両平坦面の間の絶縁基板の厚さは、より大きなブレークダウン電圧を得るために増加させなければならず、故に絶縁デバイスは高い電位差が与えられた場合に劣化しない。このようなデバイスの基板はその結果として、両外側導電層の間の略45kVの電位差において劣化しないように、略10mmの厚さを有する。
しかしながら、より高いブレークダウン電圧を有するために絶縁基板の厚さを増加することは、基板の熱抵抗の増加をもたらし、それは第１導電層に取り付けられた電子部品の冷却をより少なくし、それ故にそれらの温度を増加させる。
本発明の目的は、基板の熱抵抗を増加させないように、同一の基板厚を保持した状態でより高いブレークダウン電圧を有する電気絶縁デバイスを提供することである。
この目的のために、本発明の対象は、前述のタイプの電気絶縁デバイスであり、外層の周辺端部の点における静電場の値を低減する手段をさらに含み、前記低減手段は、絶縁基板の第１平坦面上および／または絶縁基板に位置する、第１外層とは異なる少なくとも１つの電気的導電領域を含み、前記低減手段は、当該点における静電場の値を、導電領域がない場合の当該点における静電場の値に比べ、相対的に低減することができ、導電領域は、第１および第２電位の間の値に完全に含まれた値の電位を有することができる。
他の実施形態によると、電気絶縁デバイスは、個別にまたは全ての技術的に可能な組合せに応じて選ばれる、１つまたは複数の以下の特徴を含む：
−第１外層は電流の循環のための経路を形成し、デバイスの電流を循環するための単一の経路であり、；
−デバイスは、絶縁基板の第２平坦面上に位置する、第２の電気的に導電性で実質的に平坦な外層をさらに含み、前記または各導電領域は第１および第２外層とは異なり、絶縁基板の第１平坦面上および／または絶縁基板の第２平坦面上および／または絶縁基板に位置し、；
−低減手段はN個の導電領域を含み、Nは２以上であり、各導電領域は第１および第２電位の値の間に完全に含まれた値の異なる電位を有することができ、導電領域の電位の値は第１外層の端部からデバイスの外側に向かっておよび／または第２外層に向かって減少し、；
−導電領域は第１外層と平行な絶縁基板に位置する電気的導電中間層を含み、中間層は少なくとも、中間層の平面において、第１外層の平面に垂直な方向に沿って変換された前記第１外層の周辺端部に相当する部分まで広がり、；
−各導電領域は、第１外層と平行な絶縁基板に位置する電気的導電中間層と、中心中間層を除く各導電層の平面に位置するガードリングとを含み、ガードリングは対応する導電層を囲み、対応する導電層の周辺端部とガードリングとの間の間隔は所定の距離に等しく、各ガードリングは、それがまわりに配置される導電層とは異なる電位を有する中間層に電気的に接続され、；
−導電領域は、前記または各外側導電層、および前記または各外側導電層のまわりの平面に位置するガードリングと、ガードリングの電位の値を第１および第２電位の値の間に完全に含まれた値に設定するための手段とを含み、それぞれの外層の周辺端部とそれぞれのガードリングとの間の間隔は所定の距離に等しく、；
−P個のガードリングは前記または各外層を同心円状に囲み、前記または各外層の平面に位置し、Pは２以上であり、P個のガードリングは互いに且つ対応する外層の周辺端部から相隔てられ、；
−接続手段は、各ガードリングに対して、第１外層と平行な絶縁基板に位置する電気的導電中間層と、各ガードリングと各中間層との間の電気的接続部とを含み、；
−接続手段は、各ガードリングに対して、より大きな電位の隣接するガードリング、あるいは対応する外層との電気接続抵抗を含み、；
−デバイスは前記または各外層の周辺端部を覆うボーダーを含み、カバリングボーダーは電気的に絶縁される。
本発明の対象はまた、電子部品のための電力供給システムであり、システムは、電圧を導電面に送る電力供給源であって、導電面は第１電位を有し電子部品に接続されることができる、電力供給源(14)と、第２電位に対して導電面を電気的に絶縁するためのデバイスとを含む。絶縁デバイスは上記のように規定され、第１外層は第１電位を有し且つ導電面を形成し、第２面は第２電位に接続されている。
本発明の対象はまた、第２電位に対して第１電位を有することができる電気的導電面を電気的に絶縁するためのデバイスの第１電気的導電性外層とは異なる電気的導電領域の使用であり、故に第１外層の周辺端部の点における静電場の値を、導電領域がない場合の当該点における静電場の値に比べ、相対的に低減することができ、デバイスは互いに平行な２つの平坦面を含む絶縁基板を含み、第１の実質的に平坦な外層は絶縁基板の第１平坦面上に位置し、第１外層は第１電位に接続されることができる電気的導電面を形成し周辺端部を有し、第２面は第２電位に接続されることができ、導電領域は絶縁基板の第１平坦面上および／または絶縁基板に位置し、導電領域は第１および第２電位の間に完全に含まれた値の電位を有することができる。
これらの本発明の特徴および利点は、例としてのみ与えられ添付の図面に関連してなされる以下に続く説明を読むことで、明らかになるだろう。
本発明による電気絶縁デバイスを含む、電子部品のための電力システムの概略図である。 本発明の第１実施形態による図１の絶縁デバイスの、垂直面に沿った断面図である。 図２の絶縁デバイスの導電層の端部付近における静電場線を示す図面である。 本発明の第２実施形態による、図２と類似した図面である。 本発明の第２実施形態による、図３と類似した図面である。 本発明の第３実施形態による、図２と類似した図面である。 本発明の第４実施形態による、図２と類似した図面である。 本発明の第５実施形態による、図２と類似した図面である。
図１において、電子部品12のための電力供給システム10は、電力源14と、電子部品12の電気的接続のための導電面18を含む電気絶縁デバイス16と、電力供給源への導電面の電気的接続のための端子20と、を含む。
電力供給システム10は、電子部品によって放出された熱エネルギーを放散するためのラジエータ22を含み、ラジエータ22は電気接地23および電気絶縁デバイスをラジエータに取り付けるためのソール（ｓｏｌｅ）24に接続されている。電力供給システム10は、電子部品および絶縁デバイスを保護するためのケーシング26を含み、保護ケーシング26はソール24に取り付けられている。
電子部品12は例えば電力トランジスタであり、それぞれが下面、上面、および側面を含む。それぞれのトランジスタがその下面にコレクタ電極を有し、その上面にゲートおよびエミッタ電極を有する。図１の例示的な実施形態では、トランジスタ12は並列に接続され、コレクタ電極は導電面18に電気的に接続されている。トランジスタの上面に位置するトランジスタを制御するためのゲート電極と電流を出力するためのエミッタ電極との電気的接続は、図１では示されていない。電子部品12は例えば、3.3kV、またはさらには6.6kVの電圧を有する電流の循環を可能にすることができる部品である。
電力供給源14は、第１電位V1に対応する25kV程度の電圧を送ることができる高電圧の電力供給源である。
電気絶縁デバイス16は、第２電位V2に対して第１電位V1を有することができる導電面18を絶縁する。電気絶縁デバイス16は、絶縁層31の積層体を含む絶縁基板30と、第１平坦面32と、第２平坦面34とを含み、平坦面32、34は互いに平行である。第２面34は、例えば電気接地23のゼロ電位などの第２電位V2に接続される。
第１平坦面32と垂直な垂直軸Zが図１に示される。
図２に示された電気絶縁デバイス16は、垂直軸Zを通過する垂直面に沿った断面図において、絶縁基板の第１面32上に位置する、第１の外側の電気的に導電性で実質的に平坦な層36をさらに含み、第１外層36は、垂直軸Zに関して半径方向に沿った周辺端部38を有する。
加えて、電気絶縁デバイス16は、絶縁基板の第２面34上に位置する、第２の外側の電気的に導電性で実質的に平坦な層40を含み、第２外層40は、垂直軸Zに関して半径方向に沿った周辺端部42を有する。
電気絶縁デバイス16はまた、外層36、40の周辺端部38、42の点における静電場の値を低減するための手段44を含む。
加えて、電気絶縁デバイス16は、第１外層の周辺端部38を覆うための第１ボーダー46と、第２外層の周辺端部42を覆うための第２ボーダー48とを含み、これらのカバリングボーダー46、48は電気的に絶縁されている。
絶縁基板30は例えば、窒化アルミニウム（AlN）、または酸化アルミニウム（Al2O3）、または窒化ケイ素（Si3N4）、またはさらにサファイヤと呼ばれる単結晶アルミナで作られる。絶縁基板30は好ましくは、窒化アルミニウムである。絶縁基板30は例えば、実質的に3.5mmと等しい厚さEpを有する。
第１外層36は、電力供給源14に対応する第１電位V1に接続された電気的導電面18を形成する。第１外層36は、電力供給源14によってもたらされる電流などの電流の循環のための経路を形成し、またそれはデバイス16の電流の循環のための唯一の経路である。
第１外層36は例えば固体層、つまり周辺端部38に対して内側で区切られた領域を完全に占める層である。第１層の周辺端部38は閉じた線、例えば円または多角形などの形状である。周辺端部38は好ましくは、中心の垂直軸Zに関して対称的である。図２の例示的な実施形態では、周辺端部38は曲線的な角を有する四角形の形状である。
第２外層40は実質的に平坦であり、例えば固体層である。第２外層の周辺端部42は例えば、第１外層の周辺端部38の形状と同一の形状である。より具体的には、第２外層の周辺端部42は図２の例示的な実施形態において、第１外層36の平面に垂直な垂直方向Zに沿って変換された第１外層の周辺端部38の相当物と同一である。
あるいは、第２層の周辺端部42は、周辺端部38の変換された相当部分とは異なる。言い換えると、周辺端部42は周辺端部38から軸Zに関して半径方向にデバイスの外側に向かってシフトされるか、あるいは周辺端部38から軸Zに関して半径方向にデバイスの内側に向かってシフトされる。
第１および第２層36、40は絶縁基板30のメタライゼーションによって得られ、数マイクロメートルの厚さを有する。
第１および第２層36、40は例えば、タングステンまたはモリブデンで作られる。
低減手段44は、外層36、40とは異なる少なくとも１つの電気的導電領域50を含み、絶縁基板の第１平坦面32上および／または絶縁基板30に位置する。低減手段44は、静電場Eの線を示す図３に見られるように、周辺端部38、42の点における静電場Eの値を、外層とは異なる導電領域がない場合の当該点における静電場の値に比べ、相対的に低減することができる。導電領域50は、第１および第２電位V1、V2の間の値に完全に含まれた値の電位Viを有することができる。
図２の例示的な実施形態では、低減手段44は５つの導電領域50を含み、各導電領域50は第１外層36と平行な絶縁基板30に位置する電気的導電中間層52の形態である。各中間層52は少なくとも、中間層52の平面において、第１外層36の平面に垂直な軸Zに沿って変換された第１外層の周辺端部38に相当する部分まで広がる。
各中間層52は例えば、第１外層36の平面に垂直な軸Zの方向に沿って変換された第１外層36の周辺端部38の相当物と実質的に同一な周辺端部54を有する。
中間層52は、絶縁基板を形成する異なる絶縁層31の連続的なメタライゼーションによって得られる。各中間層52は例えば、タングステンまたはモリブデンで作られる。
それ故に、電力供給源14が接続端子20によって導電面18に電圧を印加する場合、第１外層36は第１電位V1を有する。第２外層40は、図１から３の例示的な実施形態においてゼロ値である第２電位V2を有するが、第２外層40はソール24に電気的に接続されており、ソール24自体は電気接地23に電気的に接続されている。
基板のある点における静電場Eを表すベクトルは、以下の式を満たす。
ここでVは、基板の前記点における電位を表す。
静電場Eの線56を示す図３では、周辺端部38、42、54付近の暗い領域は静電場Eが高い値である領域を表し、一方、明るい領域は静電場が低い領域に対応する。
中心垂直軸Z付近において、絶縁基板のある点における電位Viの値は、電位V1とV2との間に含まれる値であり、より具体的には、前記点と外層36、40との間の距離の一次関数である。Z軸付近の電位Viの値はそのとき、以下の式を満たす。
ここで、Diは、電位が決められる点と第２外層40との間の距離を表し、Epは、絶縁基板30の厚さ、つまり第１および第２外層36、40を離す距離を表す。
各中間層52はそのとき、それぞれの中間層52と第２外層40との間の間隔Diの関数である式(2)を用いることによって得られた電位Viを有する。
中間層の各周辺端部54の点における電位の値はそのとき、式(2)を用いて決められた、中心軸Z付近のこの中間層52に対する電位の値と等しい。言い換えると、電位の値は中心軸Zから周辺端部54までの中間層52の平面に与えられるが、一方、最先端の電気絶縁デバイスでは、電位線は中心軸付近において外側導電層に実質的に平行であり、軸Zから離れると、最も近い外層36、40の周辺端部38、42に近づくように移動する傾向がある。
各電気的導電領域50により、その周辺端部54まで電位がかかることによって、その対応する外層の周辺端部38、42の近くに非常に素早く電位線が移動するのを回避することができる。言い換えると、本発明による各導電領域50は、任意の追加的な導電領域のない第１および第２外層のみを含む最先端の電気絶縁デバイスの電位線と比較して、電位線を相隔てる可能性を生み出す。
式(1)による各導電領域50はこうして、第１および第２外層36、40の周辺端部38、42における静電場の値Eを低減させることができる。
従って、本発明による電気絶縁デバイスにより、ブレークダウン電圧と呼ばれる第１外層36の劣化をもたらす電圧は、同一の基板厚に対し、最先端の電気絶縁デバイスのブレークダウン電圧の値より大きい値である。
確かに、第１外層36の劣化は、静電場の値が絶縁基板30の材料の誘電剛性より大きい場合に起こる。ここで、第１層の周辺端部38付近の静電場の値は、同一厚さの絶縁基板30、並びに同一の値の第１および第２電位V1およびV2に対し、前述の最先端の絶縁デバイスより本発明による絶縁デバイスにおいて小さい。言い換えると、本発明による電気絶縁デバイスは、絶縁デバイスのブレークダウンと呼ばれる如何なる絶縁破損も生じることなしに、その第１外層とその第２平坦面の間の大きな電位差を支える。
従って、本発明による電気絶縁デバイスは、同一の基板厚を保ちつつも、より大きなブレークダウン電圧を有し、故に基板の熱抵抗を増加させないと考えられる。
図４および５は、本発明の第２実施形態を示し、そこで前に説明した第１実施形態と類似の要素は同一の参照符号を付けられているため、再び説明しない。
第２実施形態によると、各導電領域50はガードリング60と、第１外層36に平行な絶縁基板30に位置する電気的導電中間層62とを含む。各導電領域50はまた、ガードリング60を対応する中間層62に接続するためのリンク64を含む。
図４の例示的な実施形態では、導電領域50の数Nは5に等しい。
以下の説明において、ガードリングは導電層を囲む導電部分を規定し、ガードリングは必ずしも円形リングの形状である必要はない。図４から８の例示的な実施形態では、ガードリング60は丸い角を有する正方形であり、導電層は正方形である。各ガードリング60は、絶縁基板の対応する絶縁層31のメタライゼーションによって得られる。各ガードリング60は例えば、タングステンまたはモリブデンで作られる。
ガードリング60は、第１および第２外層36、40の間の距離の半分のところに実質的に位置する中心中間層66を除く各導電層36、40、62の平面に位置する。各中間層62は周辺端部68を有し、ガードリング60は対応する導電層の周辺端部38、42、68に実質的に平行である。対応する導電層の周辺端部38、42、68とガードリング60との間の間隔は例えば、所定の距離Deに等しい。
各ガードリング60は、それが周りに配置される導電層36、40、62の電位とは異なる電位を有する中間層62に、電気的に接続される。
各接続リンク64は例えば、金属ビアを含む。図４の例示的な実施形態では、各接続リンク64は、図４の断面に位置し且つ垂直軸Zに対して直径方向に反対に伸びる２つの金属ビアを含む。代わりに、接続リンク64は単一ビアから成る。さらに代替的に、接続リンク64は、Z軸の回りで等配分された、つまり２つの連続的なビアの間で90°の角度を有する４つの金属ビアを含む。
従って、各導電領域50は、一定値であり他の領域50とは異なる電位がかかる可能性を生み出し、対応する導電領域の電位の値は、第１実施形態に対して前に説明された式(2)を用いて、中心軸Z付近における導電領域の中間層62の電位の値によって決められる。
導電領域50の電位の値Viは、第１外層36の端部38からデバイス16の外側に向かって、且つ第２外層40に向かって減少する。
この第２実施形態の作用は第１実施形態と類似しており、導電領域50は、任意の追加的な導電領域のない外側導電層のみを含む最先端の電気絶縁デバイスと比較して、電位線を互いに離れるように移動させることができる。周辺端部38、42、68付近における静電場の値はそして、同一の厚さEqの絶縁基板30、並びに同一の値の第１および第２電位V1、V2に対し、低減される。
導電領域50は、ガードリング60により、第１および第２外層36、40の平面内に含まれる第１および第２電位V1、V2とは異なる電位の値がかかる可能性を生み出す。周辺端部38、42付近における静電場の値は故に、第１実施形態による絶縁デバイスよりも第２実施形態による絶縁デバイスでより低減されるが、静電場線69を示す図５に示すように、周辺端部38、42、54付近の領域は図３の対応する領域よりも暗くはない。当業者はまた、これらの領域が図３の対応する領域よりもより低減された寸法を有することに気付くだろう。
図６は本発明の第３実施形態を示すが、そこで前に説明した第２実施形態と類似の要素は同一の参照符号を付けられているため、再び説明しない。
第３実施形態によると、各導電領域50は少なくとも１つのガードリング60と、第１外層36に平行な絶縁基板30に位置する電気的導電中間層62とを含む。各導電領域50はまた、前記または各ガードリング60を対応する中間層62に接続するためのリンク64を含む。
図６の例示的な実施形態では、導電領域50の数Nは5に等しい。
ガードリング60は、第１および第２外層36、40の間の距離の半分のところに実質的に位置する中心中間層66を除く各導電層36、40、62の平面に位置する。各中間層62は周辺端部68を有し、対応する導電層の周辺端部38、42、68とガードリング60との間の間隔は例えば、所定の距離Deに等しい。
複数のP個のガードリング60は外層36、40の平面に位置し、P個のガードリングは互いに且つ対応する外層36、40の周辺端部38、42から相隔てられる。P個のガードリング60は対応する外層36、40を同心円状に囲むと同時に、互いに且つ対応する外層36、40の周辺端部38、42に対して、実質的に平行である。ガードリング60の数Pは、外層36、40の平面からガードリングを全く含まない中心中間層66の平面まで減少する。
図６の例示的な実施形態では、Pは3に等しい。外層36、40に最も近い２つの中間層62の平面は２つのガードリング60を含み、それに続く中間層62の平面は１つのガードリング60を含み、中心中間層66の平面はガードリングを全く含まない。
各ガードリング60は、ガードリング60が接続される中間層62がガードリングの平面付近にない場合には別のガードリング60により、それが周りに配置される導電層36、40、62の１つとは異なる電位を有する中間層62に電気的に接続される。
ガードリング60を中間層62、あるいは異なる平面に属する２つのガードリング60に接続する各接続リンク64は、例えば金属ビアを含む。図６の例示的な実施形態では、各接続リンク64は、図４の断面に位置し且つ垂直軸Zに対して直径方向に反対に伸びる２つの金属ビアを含む。代わりに、接続リンク64は単一ビアから成る。さらに代替的に、接続リンク64は、Z軸の回りで等配分された４つの金属ビアを含む。
導電領域50の電位の値Viは、第１外層36の端部38からデバイス16の外側に向かって、且つ第２外層40に向かって減少する。
この第３実施形態の作用は第２実施形態と類似しており、故に再び説明しない。
外層36、40の１つの平面においてガードリング60をそれぞれ含む導電領域50は、線が第２実施形態の場合よりさらに離れて移動することを可能にする第１および第２外層36、40の平面における第１および第２電位V1、V2とは異なる電位の値がかかる可能性を生み出す。
周辺端部38、42およびガードリング60付近の静電場の値は故に、第１および第２実施形態による絶縁デバイスよりも第３実施形態による絶縁デバイスでさらに低減される。
図７は本発明の第４実施形態を示し、そこで前に説明した第３実施形態と類似の要素は同一の参照符号を付けられているため、再び説明しない。
第４実施形態によると、各導電領域50は少なくとも１つのガードリング60を含み、絶縁基板30に位置する中間層を含まない。絶縁デバイス16は各ガードリング60に対して、大きな電位を有する隣接したガードリング60、あるいは対応する外層36、40と連結するための電気抵抗70を含む。電気抵抗はそして、１つのガードリング60から他のガードリングに、あるいは外層36、40から隣接したガードリングに、異なる電位の値をかけることができる。
図７の例示的な実施形態では、導電領域50の数Nは5に等しい。
複数のP個のガードリング60は外層36、40の平面に位置し、P個のガードリングは互いに且つ対応する外層36、40の周辺端部38、42から相隔てられる。P個のガードリング60は対応する外層36、40を同心円状に囲むと同時に、互いに且つ対応する外層36、40の周辺端部38、42に対して、実質的に平行である。ガードリング60の数Pは、外層36、40の平面から単一のガードリングを含む基板30の実質的な中心面に至るまで減少し、中心面はZ軸に垂直である。
図７の例示的な実施形態では、Pは3に等しく、外層36、40の平面における異なる電位の数は故に、4に等しい。
各ガードリング60は、Z軸と垂直な異なる平面に配置された１つまたは幾つかの他のガードリング60に電気的に接続される。各ガードリング60は、絶縁基板の対応する絶縁層31のメタライゼーションによって得られ、ガードリング60を配置するための各平面は、２つの層31の間の範囲に対応する。
異なる平面に属する２つのガードリング60に接続する各接続リンク64は例えば、金属ビアを含む。図７の例示的な実施形態では、各接続リンク64は、図４の断面に位置し且つ垂直軸Zに対して直径方向に反対に伸びる２つの金属ビアを含む。代わりに、接続リンク64は単一ビアから成る。さらに代替的に、接続リンク64は、Z軸の回りで等配分された４つの金属ビアを含む。
導電領域50の電位の値Viは、第１外層36の端部38からデバイス16の外側に向かって、且つ第２外層40に向かって減少する。
この第４実施形態の作用は、第３実施形態と類似しており、故に再び説明しない。
この第４実施形態の利点は、第３実施形態と類似しており、故に再び説明しない。
図８は本発明の第５実施形態を示し、そこで前に説明した第４実施形態と類似の要素は同一の参照符号を付けられているため、再び説明しない。
第５実施形態によると、各導電領域50は外層36、40の対応する１つの平面に位置する単一のガードリング60を含み、中間層または絶縁基板30に位置するガードリングを全く含まない。絶縁デバイス16は各ガードリング60に対して、より大きな電位を有する隣接したガードリング60、あるいは対応する外層36、40と連結するための電気抵抗70を含む。電気抵抗はそして、１つのガードリング60から他のガードリングに、あるいは外層36、40から隣接したガードリングに、異なる電位をかけることができる。
低減手段44はN個の導電領域50を含み、P個のガードリング60は外層36、40の平面に位置し、P個のガードリングは互いに且つ対応する外層36、40の周辺端部38、42から相隔てられる。ガードリング60は対応する外層36、40を同心円状に囲むと同時に、互いに且つ対応する外層36、40の周辺端部38、42に対して、実質的に平行である。
図８の例示的な実施形態では、低減手段44は各外層36、40の平面にN/2個のガードリング60を含む。言い換えると、PはN/2に等しく、つまり、例えば3であり、Nは6に等しく、外層36、40の平面における異なる電位の数は、故に4である。
導電領域50の電位の値Viは、第１外層36の端部38からデバイス16の外側に向かって減少する。
この第５実施形態の作用は第４実施形態と類似しており、故に再び説明しない。
この第５実施形態の利点は第４実施形態と類似しており、故に再び説明しない。
従って、本発明による電気絶縁デバイスは、同一の基板厚を保持しつつも、最先端の絶縁デバイスよりも大きなブレークダウン電圧を有し、故に基板の熱抵抗を増加させないと考えられる。
１０ 電力供給システム
１２ 電子部品
１４ 電力源
１６ 電気絶縁デバイス
１８ 導電面
２０ 端子
２２ ラジエータ
２３ 電気接地
２４ ソール
２６ 保護ケーシング
３０ 絶縁基板
３１ 絶縁層
３２ 第１平坦面
３４ 第２平坦面
３６ 第１外層
３８、４２ 周辺端部
４０ 第２外層
４４ 低減手段
４６ 第１ボーダー
４８ 第２ボーダー
５０ 電気的導電領域
５２ 電気的導電中間層

Claims (13)

  1. 第２電位(V2)に対して第１電位(V1)を有することができる電気的導電面(18)を電気的に絶縁するためのデバイス(16)であって、前記デバイス(16)が、
    −互いに平行な２つの平坦面(32、34)を含む絶縁基板(30)と、
    −前記絶縁基板(30)の第１平坦面(32)上に位置する第１の電気的に導電性で実質的に平坦な外層(36)であって、前記第１電位(V1)に接続されることができる前記電気的導電面(18)を形成し周辺端部(38)を有する、第１外層(36)と、を含み、
    前記第２面(34)は前記第２電位(V2)に接続されることができ、
    それが前記外層(36)の前記周辺端部(38)の点における静電場(E)の値を低減するための手段(44)を含み、前記低減手段(44)が、前記絶縁基板の第１平坦面(32)上および／または前記絶縁基板(30)に位置する、前記第１外層(36)とは異なる少なくとも１つの電気的導電領域(50)を含み、前記低減手段(44)は当該点における静電場(E)の値を、前記導電領域がない場合の当該点における静電場の値に比べ、相対的に低減することができ、前記導電領域(50)は前記第１(V1)および第２(V2)電位の値の間に完全に含まれた値の電位(Vi)を有することができることを特徴とする、デバイス(16)。
  2. 前記第１外層(36)は電流を循環するための経路を形成し、前記デバイス(16)の電流を循環するための唯一の経路を形成する、請求項１に記載のデバイス(16)。
  3. 記絶縁基板(30)の第２平坦面(34)に位置する、第２の電気的に導電性で実質的に平坦な外層(40)をさらに含み、前記または各導電領域(50)は前記第１および第２外層(36、40)とは異なり、前記絶縁基板の第１平坦面(32)上および／または前記絶縁基板の第２平坦面(34)上および／または前記絶縁基板(30)に位置する、請求項１または２に記載のデバイス(16)。
  4. 前記低減手段がN個の導電領域(50)を含み、Nは２以上であり、各導電領域(50)は前記第１(V1)および第２(V2)電位の値の間に完全に含まれた値の異なる電位(Vi)を有することができ、前記導電領域(50)の電位(Vi)の値は前記第１外層(36)の端部(38)から前記デバイス(16)の外側に向かって、および／または前記第２外層(40)に向かって減少する、請求項１から３の何れか１項に記載のデバイス(16)。
  5. 前記導電領域(50)が前記第１外層(36)と平行な前記絶縁基板(30)に位置する電気的導電中間層(52；62)を含み、前記中間層(52、62)は少なくとも、前記中間層(52、62)の平面において、前記第１外層(36)の平面に垂直な方向(Z)に沿って変換された前記第１外層の周辺端部(38)に相当する部分まで広がる、請求項１から４の何れか１項に記載のデバイス(16)。
  6. 各導電領域(50)は前記第１外層(36)と平行な前記絶縁基板(30)に位置する電気的導電中間層(62)と、中心中間層(66)を除く各導電層(36、40、62)の平面に位置するガードリング(60)とを含み、前記ガードリング(60)は前記対応する導電層(36、40、62)を囲み、前記対応する導電層(36、40、62)の周辺端部(38、42、68)と前記ガードリング(60)との間の間隔は所定の距離に等しく、各ガードリング(60)は、それが周りに配置される前記導電層(36、40、62)とは異なる電位を有する中間層(62)に電気的に接続される、請求項４および５に記載のデバイス(16)。
  7. 前記導電領域(50)は前記または各外側導電層(36、40)、および前記または各外側導電層(36、40)の周りの平面に位置するガードリング(60)と、前記ガードリング(60)の電位の値を前記第１(V1)および第２(V2)電位の値の間に完全に含まれた値(Vi)に設定するための手段(62、64；70)とを含み、前記各外層(36、40)の周辺端部(38、42)と前記各ガードリング(60)との間の間隔は所定の距離に等しい、請求項１から６の何れか１項に記載のデバイス(16)。
  8. P個のガードリング(60)は前記または各外層(36、40)を同心円状に囲み、前記または各外層(36、40)の平面に位置し、Pは２以上であり、前記P個のガードリングは互いに且つ前記対応する外層(36、40)の周辺端部(38、42)から相隔てられる、請求項４および７に記載のデバイス(16)。
  9. 前記接続手段は各ガードリング(60)に対して、前記第１外層(36)と平行な前記絶縁基板(30)に位置する電気的導電中間層(62)と、前記各ガードリング(60)と前記各中間層(62)との間の電気的リンク(64)とを含む、請求項７または８に記載のデバイス(16)。
  10. 前記接続手段は各ガードリング(60)に対して、より大きな電位を有する隣接したガードリング(60)、あるいは前記対応する外層(36、40)と連結するための電気抵抗(70)を含む、請求項７または８に記載のデバイス(16)。
  11. 前記または各外層(36、40)の周辺端部(38、42)を覆うためのボーダー(46、48)をさらに含み、前記カバリングボーダー(46、48)は電気的に絶縁されている、請求項１から１０の何れか１項に記載のデバイス(16)。
  12. 電子部品(12)のための電力供給システム(10)であって、前記システム(10)が、
    −電圧を導電面(18)に送る電力供給源(14)であって、前記導電面(18)は第１電位(V1)を有し、前記電子部品(12)に接続されることができる、電力供給源(14)と、
    −第２電位(V2)に対して前記導電面(18)を電気的に絶縁するためのデバイス(16)と、を含み、
    前記絶縁デバイス(16)が請求項１から１１の何れか１項に記載のデバイスであり、前記第１外層(36)は前記第１電位(V1)を有し且つ前記導電面(18)を形成し、前記第２面(34)は前記第２電位(V2)に接続されていることを特徴とする、電力供給システム(10)。
  13. 第２電位(V2)に対して第１電位(V1)を有することができる電気的導電面(18)を電気的に絶縁するためのデバイス(16)の第１の電気的導電性外層(36)とは異なる電気的導電領域(50)の使用であって、前記第１外層(36)の周辺端部(38)のある点における静電場(E)の値を、前記導電領域がない場合の当該点における静電場の値と比べて相対的に減少させるために、前記デバイス(16)は互いに平行な２つの平坦面(32、34)を含む絶縁基板(30)を含み、前記第１の実質的に平坦な外層(36)は前記絶縁基板(30)の第１平坦面(32)上に位置し、前記第１外層(36)は前記第１電位(V1)に接続されることができる電気的導電面(18)を形成し周辺端部(36)を有し、前記第２面(34)は前記第２電位(V2)に接続されることができ、前記導電領域(50)は前記絶縁基板の第１平坦面(32)上および／または前記絶縁基板(30)に位置し、前記導電領域(50)は前記第１(V1)および第２(V2)電位の値の間に完全に含まれた値(Vi)の電位を有することができる、電気的導電領域(50)の使用。
JP2012113222A 2011-05-17 2012-05-17 第２電位に対して第１電位を有する導電面を電気的に絶縁するためのデバイスであって、導電面の周辺端部の点における静電場の値を低減するための手段を含む、デバイス Active JP6140394B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1154282 2011-05-17
FR1154282A FR2975528B1 (fr) 2011-05-17 2011-05-17 Dispositif d'isolation electrique d'un plan conducteur presentant un premier potentiel electrique par rapport a un deuxieme potentiel, comprenant des moyens de diminution de la valeur du champ electrostatique en un point du bord peripherique du plan conducteur

Publications (2)

Publication Number Publication Date
JP2012256880A true JP2012256880A (ja) 2012-12-27
JP6140394B2 JP6140394B2 (ja) 2017-05-31

Family

ID=46046036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012113222A Active JP6140394B2 (ja) 2011-05-17 2012-05-17 第２電位に対して第１電位を有する導電面を電気的に絶縁するためのデバイスであって、導電面の周辺端部の点における静電場の値を低減するための手段を含む、デバイス

Country Status (4)

Country Link
US (1) US9287223B2 (ja)
EP (1) EP2525402B1 (ja)
JP (1) JP6140394B2 (ja)
FR (1) FR2975528B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018023843A (ja) * 2017-10-24 2018-02-15 株式会社大一商会 遊技機
JP2018023844A (ja) * 2017-10-24 2018-02-15 株式会社大一商会 遊技機

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183212A (ja) * 1998-12-10 2000-06-30 Toshiba Corp 絶縁基板、その製造方法およびそれを用いた半導体装置
JP2001007465A (ja) * 1999-06-18 2001-01-12 Denki Kagaku Kogyo Kk 回路基板
JP2004363392A (ja) * 2003-06-05 2004-12-24 Hitachi Ltd プリント配線基板および無線通信装置
US20080304243A1 (en) * 2007-06-08 2008-12-11 Ching-Jen Wang Circuit board
JP2009044152A (ja) * 2007-08-06 2009-02-26 Infineon Technologies Ag 半導体モジュール、パワー半導体モジュール、パワー半導体構造、多層基板、パワー半導体モジュールの製造方法、および多層基板の製造方法
JP2011077224A (ja) * 2009-09-30 2011-04-14 Hitachi Ltd 絶縁回路基板およびそれを用いたパワー半導体装置、又はインバータモジュール

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2718620A (en) * 1952-09-11 1955-09-20 Foxboro Co Means for measurement by electrical condenser of characteristics and conditions of material
CN1146988C (zh) * 1997-12-08 2004-04-21 东芝株式会社 半导体功率器件的封装及其组装方法
US6351011B1 (en) * 1998-12-08 2002-02-26 Littlefuse, Inc. Protection of an integrated circuit with voltage variable materials
US6211554B1 (en) * 1998-12-08 2001-04-03 Littelfuse, Inc. Protection of an integrated circuit with voltage variable materials
EP1818980A3 (de) * 1999-06-22 2010-08-11 Infineon Technologies AG Substrat für Hochspannungsmodule
JP3822768B2 (ja) * 1999-12-03 2006-09-20 株式会社ルネサステクノロジ Ｉｃカードの製造方法
US6480385B2 (en) * 2000-09-13 2002-11-12 Intel Corporation Electronic assembly and cooling thereof
US6545854B2 (en) * 2001-05-25 2003-04-08 Presidio Components, Inc. Fringe-field non-overlapping-electrodes discoidal feed-through ceramic filter capacitor with high breakdown voltage
JP4168114B2 (ja) * 2001-09-28 2008-10-22 Ｄｏｗａホールディングス株式会社 金属−セラミックス接合体
US8018047B2 (en) * 2007-08-06 2011-09-13 Infineon Technologies Ag Power semiconductor module including a multilayer substrate
DE102008026347B4 (de) * 2008-05-31 2010-08-19 Semikron Elektronik Gmbh & Co. Kg Leistungselektronische Anordnung mit einem Substrat und einem Grundkörper
JP5720625B2 (ja) * 2012-06-04 2015-05-20 トヨタ自動車株式会社 伝熱部材とその伝熱部材を備えるモジュール

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183212A (ja) * 1998-12-10 2000-06-30 Toshiba Corp 絶縁基板、その製造方法およびそれを用いた半導体装置
US20020066953A1 (en) * 1998-12-10 2002-06-06 Yutaka Ishiwata Insulating substrate including multilevel insulative ceramic layers joined with an intermediate layer
JP2001007465A (ja) * 1999-06-18 2001-01-12 Denki Kagaku Kogyo Kk 回路基板
JP2004363392A (ja) * 2003-06-05 2004-12-24 Hitachi Ltd プリント配線基板および無線通信装置
US20080304243A1 (en) * 2007-06-08 2008-12-11 Ching-Jen Wang Circuit board
JP2009044152A (ja) * 2007-08-06 2009-02-26 Infineon Technologies Ag 半導体モジュール、パワー半導体モジュール、パワー半導体構造、多層基板、パワー半導体モジュールの製造方法、および多層基板の製造方法
JP2011077224A (ja) * 2009-09-30 2011-04-14 Hitachi Ltd 絶縁回路基板およびそれを用いたパワー半導体装置、又はインバータモジュール
US20120127684A1 (en) * 2009-09-30 2012-05-24 Hironori Matsumoto Insulation circuit board, and power semiconductor device or inverter module using the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018023843A (ja) * 2017-10-24 2018-02-15 株式会社大一商会 遊技機
JP2018023844A (ja) * 2017-10-24 2018-02-15 株式会社大一商会 遊技機

Also Published As

Publication number Publication date
FR2975528A1 (fr) 2012-11-23
US20130044441A1 (en) 2013-02-21
JP6140394B2 (ja) 2017-05-31
EP2525402A1 (fr) 2012-11-21
FR2975528B1 (fr) 2014-02-28
EP2525402B1 (fr) 2020-01-01
US9287223B2 (en) 2016-03-15

Similar Documents

Publication Publication Date Title
US10256131B2 (en) Electrostatic chuck device
US8278682B2 (en) Semiconductor device
US11887877B2 (en) Electrostatic chuck device
JP4695261B2 (ja) 高電圧シールド
US10361271B2 (en) Semiconductor device and method of manufacturing the same
JP2015012184A (ja) 半導体素子
US20140284720A1 (en) Semiconductor device for electrostatic discharge protection
US20200273736A1 (en) Electrostatic chuck device
JP6140394B2 (ja) 第２電位に対して第１電位を有する導電面を電気的に絶縁するためのデバイスであって、導電面の周辺端部の点における静電場の値を低減するための手段を含む、デバイス
US9412807B1 (en) Semiconductor structure
US9666576B2 (en) Electrostatic discharge (ESD) protection device
JP2014067986A (ja) 半導体装置
US20170170047A1 (en) Plasma treatment device and wafer transfer tray
US11195643B2 (en) Multilayer varistor having a field-optimized microstructure
US20080006847A1 (en) Semiconductor protective structure for electrostatic discharge
JP6069654B2 (ja) 被処理基板のプラズマ処理用載置台及びこれを用いたプラズマ処理装置
US11004762B2 (en) Semiconductor device, vehicle-mounted semiconductor device, and vehicle-mounted control device
JP2016058645A (ja) 半導体装置
US20140159110A1 (en) Semiconductor device and operating method for the same
US20150221641A1 (en) Semiconductor device
JP5925445B2 (ja) 半導体装置
CN113950737A (zh) 具有增加的有源面积的晶体管半导体芯片
JP5601010B2 (ja) 半導体素子
JP2011060883A (ja) 絶縁ゲートトランジスタ
WO2015092866A1 (ja) パワー半導体モジュール

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20150410

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150417

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160229

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170501

R150 Certificate of patent or registration of utility model

Ref document number: 6140394

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250