JP2012248855A - 低温ポリシリコンtftのための多層高品質ゲート誘電体 - Google Patents
低温ポリシリコンtftのための多層高品質ゲート誘電体 Download PDFInfo
- Publication number
- JP2012248855A JP2012248855A JP2012152419A JP2012152419A JP2012248855A JP 2012248855 A JP2012248855 A JP 2012248855A JP 2012152419 A JP2012152419 A JP 2012152419A JP 2012152419 A JP2012152419 A JP 2012152419A JP 2012248855 A JP2012248855 A JP 2012248855A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- plasma
- chamber
- plasma processing
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
- C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
- C23C8/36—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases using ionised gases, e.g. ionitriding
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/02—Pretreatment of the material to be coated
- C23C16/0209—Pretreatment of the material to be coated by heating
- C23C16/0218—Pretreatment of the material to be coated by heating in a reactive atmosphere
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/40—Oxides
- C23C16/401—Oxides containing silicon
- C23C16/402—Silicon dioxide
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】TFTデバイスにおける高品質ゲート誘電体層を形成するのに有用な方法及び装置を提供する。
【解決手段】高密度プラズマ酸化(HDPO)処理層がチャネル、ソース、及びドレイン領域上に形成されて誘電体インターフェースを構成し、次に、1つ以上の誘電体層をHDPO層上に堆積して高品質ゲート誘電体層を形成する。HDPO処理は、一般的に、誘導及び/又は容量結合RF伝達デバイスを用いてプラズマを発生し、基板上で発生したプラズマを制御し、また酸化源を含有するガスを注入して界面層を成長させる。次に、第2誘電体層をCVD又はPECVD堆積処理を用いて基板上に堆積する。
【選択図】なし
【解決手段】高密度プラズマ酸化(HDPO)処理層がチャネル、ソース、及びドレイン領域上に形成されて誘電体インターフェースを構成し、次に、1つ以上の誘電体層をHDPO層上に堆積して高品質ゲート誘電体層を形成する。HDPO処理は、一般的に、誘導及び/又は容量結合RF伝達デバイスを用いてプラズマを発生し、基板上で発生したプラズマを制御し、また酸化源を含有するガスを注入して界面層を成長させる。次に、第2誘電体層をCVD又はPECVD堆積処理を用いて基板上に堆積する。
【選択図】なし
Description
本発明の実施形態は、一般に、プラズマ処理システムを用いた電子機器の製造装置及び方法に関する。
フラットパネルディスプレイ(FPD)、薄膜トランジスタ(TFT)、液晶セルの製造において、金属相互接続及びその他の構成はガラス基板上に導体、半導体、及び誘電材料の複数層を堆積、除去することで形成される。形成された様々な構成は、例えば、FPD上の個々の画素で表示状態が電気的に作り出されるアクティブマトリクスディスプレイスクリーンの製造で集合的に使用するシステムに集積される。FPDを製造するために用いる処理技法には、プラズマ化学気相成長法(PECVD)、物理的気相成長法(PVD)、エッチングその他が含まれる。フラットパネルディスプレイの製造にはプラズマ処理が特によく適しており、これは膜を堆積するのに必要な処理温度が比較的低く、得られる膜の質が高いためである。
TFTディスプレイの製造で利用される一般的なFPDデバイスは図1の従来技術に示されるように低温ポリシリコン(LTPS)TFTデバイスである。LTPS TFTデバイスは光学的に透明な基板1上に形成したソース領域9A,チャネル領域9B、ドレイン領域9Cを備えたMOSデバイスである。ソース領域9A、チャネル領域9B、ドレイン領域9Cは、一般的に、アモルファスシリコンをまず堆積し、典型的には続いてアニーリングによりポリシリコン(p−Si)層を形成することで形成される。ソース、ドレイン、チャネル領域は光学的に透明な基板1上で領域のパターニングと、堆積した最初のa−Si層のイオンドーピングを行い、続いてアニーリングを行うことでポリシリコン層を形成することで形成することができる。次にゲート誘電体層4を堆積したp−Si層上に堆積し、ゲート5をチャネル、ソース、ドレイン領域から隔離する。ゲート5は、ゲート誘電体層4上に形成される。ゲート誘電体層4は一般的には二酸化ケイ素(SiO2)層から成ることからゲート酸化物層としても知られている。次に、絶縁層6及びデバイス接続を絶縁層を通して形成し、TFTデバイスを制御する。
p−SiTFTデバイスの性能は、MOS構造を形成するために堆積する膜の質に依存する。MOSデバイスにおいて要となる性能要素はp−Siチャネル層膜、ゲート誘電体層膜、p−Si/ゲート誘電体層インターフェースの質である。近年、p−Siチャネル層膜の質に注目が集まっているが、高品質のゲート誘電体層とp−Si/ゲート誘電インターフェースの作製は達成が困難であった。ゲート誘電体層4はTFTデバイスの電気的性能に重要である。特に、望ましい電気的性能と高破壊電圧(VB)を備えたトランジスタを製造するために、ゲート誘電体層は高品質(例えば、低フラットバンド電圧(Vfb))である必要性がある。ゲート酸化物の質がデバイス性能、ひいてはFPDの質と有用性に影響する。
典型的には、ゲート誘電体層4は例えばPECVD等の従来技法を用いて堆積した酸化物を含み、通例は約350℃〜約450℃で堆積される。残念ながら、堆積された膜とp−Siチャネル層とのインターフェースの質は、TFTデバイスの性能を最高のものにするには不十分なことが多い。良好なインターフェースを堆積した膜とp−Siチャネル層との間に高温(例えば、>600℃)堆積法を使用して形成することは不可能なことが多く、これは高堆積温度によりすでに堆積された層におけるドーパントの相互拡散が促進され、またガラスが軟化して寸法的に安定しないことからその上に薄膜トランジスタが形成されるガラス基板と適合しないからである。
堅牢なLCD TFTゲート誘電体膜は低インターフェース捕獲電荷、誘電体層の低欠陥数、低固定酸化物電荷と低可動イオン密度を特徴とする高品質Si/SiO2インターフェースを有し、全て500℃未満の処理温度で形成される。
従って、上述の欠点を克服する薄膜トランジスタで使用するための高品質ゲート誘電体層を形成可能な方法及び装置が求められている。
本発明は、概して、基板をプラズマ処理するためのプラズマチャンバを提供するものであり、プラズマ処理領域を形成する1つ以上の壁部、プラズマ処理領域内に取り付けられ、垂直方向の間隔を空けた複数位置で基板を支持するよう用いられる基板支持部材、RFエネルギーをプラズマ処理領域に伝達するために位置されたRF伝達デバイス、RF伝達デバイスに連結されたRF電源、プラズマ処理領域と連通した酸化ガス供給源を含む。
本発明は、概して、基板をプラズマ処理するためのプラズマチャンバを提供するものであり、プラズマ処理領域を形成する1つ以上の壁部、プラズマ処理領域内に取り付けられ、垂直方向の間隔を空けた複数位置で基板を支持するよう用いられる基板支持部材、RFエネルギーをプラズマ処理領域に伝達するために位置された第1RF伝達デバイス、RF伝達デバイスに連結された第1RF電源、プラズマ処理領域にRFエネルギーを伝達するために位置された第2RF伝達デバイス、RF伝達デバイスに連結された第2RF電源、プラズマ処理領域と連通した酸化ガス供給源、第1RF電源、第2RF電源、ガス供給源に連結された制御装置を含み、制御装置は第1RF伝達デバイスに供給されるRFエネルギー、第2RF伝達デバイスに供給されるRFエネルギー、酸化ガス供給源からプラズマ処理領域に供給されるガスを制御するよう用いられる。
本発明は、概して、基板をプラズマ処理するための方法を提供する。本方法は、プラズマ処理チャンバのプラズマ処理領域における複数の処理位置の第1位置への基板の移動、プラズマ処理領域への酸化ガス混合物の流入、約550℃以下の基板表面温度での、プラズマ処理領域におけるプラズマ発生による基板表面への酸化表面の形成、複数の処理位置の第2位置への基板の移動、基板表面上への誘電体層の形成による、厚さ約100Å〜約6000Åを有するゲート誘電体層の形成を含む。
本発明は、概して、基板をプラズマ処理するための方法を提供する。本方法は、プラズマ処理チャンバのプラズマ処理領域における複数の処理位置の第1位置への基板の移動、プラズマ処理領域への酸化ガス混合物の流入、第1RF伝達デバイスを用いての、約550℃以下の基板表面温度でのプラズマ処理領域におけるプラズマ発生、プラズマ処理チャンバのプラズマ処理領域における複数の処理位置の第2位置への基板の移動、誘電体層形成ガス混合物のプラズマ処理領域への流入、第2RF伝達デバイスを用いての、約550℃以下の基板表面温度でのプラズマ処理領域におけるプラズマ発生による基板表面上への誘電体層の形成を含む。
本発明は、概して、基板上に高品質ゲート酸化物層を形成するためのクラスタツールを提供する。クラスタツールは、基板上に酸化表面を形成し、また基板上に誘電体層を堆積してゲート誘電体層を形成するよう用いられる複数のプラズマ処理チャンバと、基板を約550℃以下に維持するよう構成された制御装置とを含む。
本発明は、概して、基板上に高品質ゲート酸化物層を形成するためのクラスタツールを提供する。クラスタツールは、基板上に約550℃以下の温度で酸化表面を形成するよう用いられる第1チャンバと、基板上の酸化表面上に約550℃以下で誘電体層を堆積するよう用いられる第2チャンバを含む。
本発明は、概して、基板をプラズマ処理するためのプラズマチャンバを提供するものであり、プラズマ処理領域を形成する1つ以上の壁部、プラズマ処理領域内に取り付けられ、垂直方向の間隔を空けた複数のプラズマ処理位置で基板を支持するよう用いられる基板支持部材、RFエネルギーをプラズマ処理領域に伝達するために位置されたRFコイル、RFコイルに連結されたRF電源、RFエネルギーをプラズマ処理領域に伝達するために位置されたガス分布プレート、ガス分布プレートに連結されたRF電源、プラズマ処理領域と連通した酸化ガス供給源を含む。
本発明は、概して、基板をプラズマ処理するためのプラズマチャンバを提供するものであり、プラズマ処理領域を形成する1つ以上の壁部、プラズマ処理領域内に取り付けられ、垂直方向の間隔を空けた複数のプラズマ処理位置で基板を支持するよう用いられ、またRF電源から供給されるRFエネルギーをプラズマ処理領域に伝達するために位置された基板支持体、プラズマ処理領域に取り付けられ接地されたガス分布プレート、またプラズマ処理領域と連通した酸化ガス供給源を含む。
その幾つかは添付の図面で図示されている実施形態を参照して上記で簡単に概要を述べた本発明のさらに詳しい説明を得ることで、本発明の上述した特徴が詳細に理解可能であるものとする。しかしながら、添付の図面は本発明の典型的な実施形態を図示するに過ぎず、本発明はその他の同等に効果的な態様も認め得るため、本発明の範囲を制限するものと捉えられるものではないことに留意しなくてはならない。
本発明は、誘導結合高密度プラズマを用いて基板表面を処理するための装置と方法を提供する。概して、本発明の態様はフラットパネルディスプレイ加工、半導体加工、太陽電池加工、及びその他の基板加工に使用可能である。本発明を、カリフォルニア州サンタクララのアプライドマテリアル社の一事業部であるAKT社から入手可能なプラズマ化学気相成長システム(PECVD)等の大面積基板を処理するための化学気相成長システムを参照しながら、以下で具体的に説明する。しかしながら、本発明の装置と方法は、円形基板を処理するように構成されたシステムを含め、その他のシステム構成でも利用できることを理解しなくてはならない。
図1は、薄膜トランジスタ構造の概略断面図である。光学的に透明な基板1は可視スペクトルで原則的に光学的に透明な材料、例えばガラス又は透明プラスチックを含んでいてもよい。光学的に透明な基板1の形状又は寸法は様々であってもよい。典型的には、TFT用途としては、光学的に透明な基板1は表面積が約2000cm2より大きいガラス基板である。
バルク半導体層3Aは光学的に透明な基板1上に形成される。バルク半導体層3Aは多結晶シリコン(ポリシリコン)又はアモルファスシリコン(α−Si)層を含んでいてもよく、当技術分野で周知の従来技法によりPECVDシステムを用いて堆積することができる。バルク半導体層3Aは厚さ約100Å〜3000Åであってもよい。一実施形態において、バルク半導体層3Aはドープn型又はp型ポリシリコン又はα−Si層である。一実施形態においては、バルク半導体層3A上に別のポリシリコン又はα−Si第2半導体層3Bを約100Å〜約3000Åの厚さまで堆積する。
光学的に透明な基板1とバルク半導体層3Aとの間には、任意の絶縁材料2、例えば二酸化ケイ素(SiO2)又は窒化ケイ素(SiN)層が存在してもよい。
ゲート誘電体層4はバルク半導体層3A上(又は第2半導体層3B)に形成される。本発明の一態様において、ゲート誘電体層4は、以下に記載の高密度プラズマ酸化(HDPO)処理を用いてすでに堆積したシリコン層の一部を消耗することで成長させた二酸化ケイ素から成る。別の実施形態においては、多層ゲート誘電体層は、HDPO処理を用いて二酸化ケイ素膜を成長させ、続いてプラズマ化学気相成長で二酸化ケイ素、酸窒化ケイ素(SiON)、及び/又は窒化ケイ素(SiN)膜をHDPO処理膜上に堆積することで形成される。一実施形態においては、高密度プラズマCVD処理を利用して第2層を堆積する。総ゲート誘電体層4は、約100Å〜約6000Åの厚さに形成し得る。
ゲート電極層5はゲート誘電体層4上に形成される。ゲート電極層5はTFTデバイス内における荷電担体の動きを制御する導電層を含む。ゲート電極層5は金属、例えば、中でもアルミニウム(Al)、タングステン(W)、クロム(Cr)、タンタル(Ta)、ポリシリコン、又はその組み合わせを含んでいてもよい。ゲート電極層5は従来の堆積、リソグラフィ、エッチング技法を用いて形成し得る。また、従来の堆積、リソグラフィ、エッチング技法を用いることにより、次に絶縁層6、電気的ソース及びドレイン接点7、不動態化層8をゲート電極層5上に形成する。
図2はプラズマ処理チャンバ100の概略断面図である。プラズマ処理チャンバ100は、概して、ガス分布アセンブリ64、誘導結合ソースアセンブリ70、下部チャンバアセンブリ25を含む。処理容量18と下部容量19とから成るチャンバ容量17はプラズマ処理チャンバ100内におけるプラズマ処理が生じる領域を形成し、ガス分布アセンブリ64、誘導結合ソースアセンブリ70、下部チャンバアセンブリ25によって包囲されている。
下部チャンバアセンブリ25は、通常、基板昇降アセンブリ51、基板支持体238、処理チャンバ基部202を含む。処理チャンバ基部202はチャンバ壁部206と、下部容量19を部分的に形成するチャンバ底部208を有する。処理チャンバ基部202にはチャンバ壁部206のアクセスポート32を通してアクセスする。アクセスポート32は、そこを通過させて基板240を処理チャンバ基部202に出し入れ可能な領域を形成する。チャンバ壁部206及びチャンバ底部208は、アルミニウム又は処理に耐え得るその他の材料の一体型ブロックから形成してもよい。
温度制御された基板支持体238は処理チャンバ基部202に連結されている。基板支持体238は、処理中、基板240を支持する。一実施形態において、基板支持体238は少なくとも1つの埋設されたヒータ232を包封するアルミニウム本体部224を含む。抵抗加熱素子等の埋設ヒータ232は基板支持体238内に配置される。埋設ヒータ232は電源274に連結されており、基板支持体238とその上の基板240を既定の温度まで制御装置300を用いて制御しながら加熱することが可能である。典型的には、大抵のCVD処理において、埋設ヒータ232は基板240をプラスチック基板の場合の約60℃からガラス基板の場合の約550℃の均一な温度範囲に維持する。
一般的に、基板支持体238は裏面226、正面234、軸242を有している。正面234は基板240を支持し、一方、軸242は裏面226に連結されている。軸242に取り付けられた軸基部242は基板支持体238を図2〜4に図示される様々な位置間で移動させるための昇降アセンブリ40に連結されている。図4に図示の搬送位置では、システムロボット(図示せず)は基板支持体238及び/又は昇降ピン52を妨害することなくプラズマ処理チャンバ100内外を自由に出入りすることが可能となる。また、軸242は、基板支持体238とクラスタツール310のその他のコンポーネントとの間の導線・熱電対リード線用の管路としても機能する。昇降アセンブリはプラズマ処理チャンバ100が真空下にある場合に基板にかかる重力と大気圧に対抗するに必要な力を供給し、プラズマ処理チャンバ100内に支持アセンブリを正確に位置させるために当技術分野で一般的に使用される空気式又は電動リードスクリュー型昇降アセンブリを備えていてもよい。
ベロー246は基板支持体238(又は軸242)と処理チャンバ基部202のチャンバ底部208の間に連結されている。ベロー246はチャンバ容量17と処理チャンバ基部202外部の大気との間を真空密封し、一方、基板支持体238の縦方向の動きを促進する。
基板支持体238は、さらに、基板240と外接するシャドーフレーム248を支持している。一般的に、シャドーフレーム248は基板240の縁部と基板支持体238上への堆積を防止する。一実施形態において、シャドーフレーム248は基板昇降アセンブリ51に取り付けた機構(図示せず)により基板240と基板支持体238から分離される。別の実施形態においては、シャドーフレーム248はプラズマ処理チャンバ100内に載置された捕捉機構(図示せず)上に溶着されているため、基板支持体が処理位置から下降するにつれ、基板支持体238を捕捉機構上にあるシャドーフレーム248から離すことが可能となる。捕捉機構の実施形態又は基板昇降アセンブリ実施形態に取り付けた機構により、基板支持体238、ひいてはプラズマ処理チャンバ100からの基板240の除去が容易になる。
基板支持体238は複数の穴部228を有しており、そこに複数の昇降ピン52を通す。昇降ピン52は典型的にはセラミック、グラファイト、セラミック被覆金属、又はステンレススチールで形成されている。昇降ピン52を(図2に示す)後退位置から上昇位置(図示せず)に移動可能な昇降プレート50により、昇降ピン52を基板支持体238と処理チャンバ基部202に相対して作動させてもよい。昇降ピン52とチャンバ底部208のそれぞれに取り付けられた昇降ベロー54は、下部容量19をプラズマ処理チャンバ100外部の大気から隔離するために使用され、同時に、昇降ピン52の(図2に図示の)後退位置から上昇位置(図示せず)への移動を可能にする。昇降プレート50は昇降アクチュエータ56を用いて作動させる。昇降ピン52が上昇位置にあり、基板支持体238が搬送位置にある場合、基板240はアクセスポート32の上端より上に持ち上げられるため、システムロボットがプラズマ処理チャンバ100内外を出入り可能となる。
蓋アセンブリ65は、典型的には、ガス供給源110によって供給された処理ガスがそこを通ってガス分布プレート64を通過した後に処理容量18に導入される投入ポート112を含む。ガス供給源110から投入ポート112へのガス流の適切な制御と調節は質量流量制御装置(図示せず)と制御装置300によって行われる。ガス供給源110は質量流量制御装置(図示せず)を複数備えていてもよい。ここで使用する「質量流量制御装置」という用語はプラズマ処理チャンバ100に迅速かつ正確にガス流を供給可能な制御弁を指す。投入ポート112により、処理ガスはプラズマ処理チャンバ100に導入され、また均一に分布される。それに加え、投入ポート112を任意で加熱してマニホルド内における反応ガスの凝縮を防止してもよい。
また、投入ポート112は洗浄剤供給源120に連結されている。典型的には、洗浄剤供給源120は解離フッ素等の洗浄剤を供給し、洗浄剤は処理容量18内に導入され、先行の処理工程終了後に残留した堆積副生成物と逸脱して堆積された材料を除去する。
蓋アセンブリ65は処理容量18の上部境界線を形成する。典型的には、蓋アセンブリ65をチャンバ基部202及び/又は誘導結合ソースアセンブリ70から外してプラズマ処理チャンバ100内のコンポーネントを補修することが可能である。典型的には、蓋アセンブリ65はアルミニウム(Al)又は陽極酸化アルミニウム体から製造される。
一実施形態において、蓋アセンブリ65は外部真空ポンプシステム152に連結されたポンププレナム63を含む。ポンププレナム63を利用して、処理容量18からガスと処理副生成物とを均一に排出する。ポンププレナム63は、概して、チャンバ蓋部60内部に形成又は取り付けられており、プレート68によって覆われてポンプチャネル61を構成する。処理容量18を確実に均一に排気するために、プレート68とチャンバ蓋部60との間に間隙を形成してポンプチャネル61へのガス流を若干制限する。一実施形態においては、誘導結合ソースアセンブリ70の蓋部支持部材72上に形成したシャドー機構71も用いてさらに制限することで、より確実に処理容量18を均一に排気する。一般に、所望のチャンバ処理圧に応じて、真空ポンプシステム152はターボポンプ、ラフポンプ、及び/又はルーツブロワー(RootsBlower(商標名))等の真空ポンプを有する。
別の実施形態においては、真空ポンプシステム150を用いて、下部チャンバアセンブリ25のポンププレナム24を通してガスと処理副生成物を処理容量18から均一に排出する。ポンププレナム24は、概して、チャンバ底部208内部に形成又は取り付けられており、プレート26によって覆うことで封鎖ポンプチャネル23を構成してもよい。プレート26は、通常、ポンプチャネル23へのガス流に若干の制限を加えることでチャンバ容量17を確実に均一に排気するための複数の穴部21(又はスロット)を備える。ポンプチャネル23はポンプポート150Aを通して真空ポンプシステム150に連結されている。一般に、所望のチャンバ処理圧に応じて、真空ポンプシステム150はターボポンプ、ラフポンプ、及び/又はルーツブロワー(RootsBlower(商標名))等の真空ポンプを含む。図2〜4に示されるように、一実施形態において、処理容量18からガスを確実に均等に排気するために、ポンププレナム24は処理チャンバ中央付近で対称的に配置される。別の実施形態において、ポンププレナム24は下部チャンバアセンブリ25において非対称的に位置されている(図示せず)。
別の実施形態においては、ポンププレナム24とポンププレナム63の双方を用いて処理容量18の排気を行う。この実施形態においては、処理容量18と下部容量19からそれぞれ真空ポンプシステム152、150を用いて除去するガスの相対流量を最適化することでプラズマ処理の効果を改善し、プラズマと処理副生成物の下部容量19への漏れを軽減してもよい。プラズマと処理副生成物の漏れの軽減により、下部チャンバアセンブリ25コンポーネント上への逸脱した堆積の量が低下し、こういった不要な堆積物を除去するための洗浄時間及び/又は洗浄剤供給源120の使用頻度が低下する。
ガス分布プレート64は蓋アセンブリ65の上プレート62に連結されている。ガス分布プレート64の形状は、典型的には基板240の外形に実質的に沿うように構成されている。ガス分布プレート64は穿孔領域67を含み、ガス供給源110から供給された処理ガス及びその他のガスはそこを通過して処理容量18へと供給される。ガス分布プレート64の穿孔領域67は、ガス分布プレート64を通って処理容量18に流れ込むガスが均一に分散されるように構成されている。本発明で有益に使用し得るガス分布プレートは、共通して譲渡される2003年1月7日にブロニガンその他による米国特許出願第10/337483号、ホワイトその他に2002年11月12日に発行された米国特許第6477980号、チェその他によって2003年4月16日に出願された米国特許出願第10/417592号に記載されており、これらは引用により本願に組み込まれる。
図2〜4に示されるように、ガス分布プレート64は一つの一体型部材から形成してもよい。その他の実施形態において、ガス分布プレート64は2つ以上の別々の部材から形成可能である。複数のガス流路69がガス分布プレート64を貫通して形成され、これにより処理ガスを所望のガス分布でガス分布プレート64を通して処理容量18に流すことが可能となる。プレナム66はガス分布プレート64と上プレート62との間に形成される。プレナム66により、ガス供給源110からプレナム66に流入するガスがガス分布プレート64の幅全体にわたって均一に分散され、ガス流路69を均一に流れることが可能となる。ガス分布プレート64は、典型的には、アルミニウム(Al)、陽極酸化アルミニウム、又はその他のRF導電材料から作製される。ガス分布プレート64は、電気絶縁部品(図示せず)によってチャンバ蓋部60から電気的に隔離されている。
図2、2A、2Bでは、誘導結合ソースアセンブリ70は、総じて、RFコイル82、支持構造体76、カバー80、様々な絶縁部品(例えば、内側絶縁体78、外側絶縁体90等)を収容する。支持構造体76は、通常、支持部材84と蓋部支持部材72を備え、これらは蓋アセンブリ65のコンポーネントを支持する接地金属部品である。RFコイル82は、RF電源140からコイルに供給されるRF電力の支持構造体76へのアーク放電を防止する又は接地されたチャンバコンポーネント(例えば、処理チャンバ基部202その他)への著しい損失を防ぐ数々の部品に支持され取り囲まれている。薄く切れ目のないリング、バンド、又は重なった一連の切片であるカバー80が支持構造体76コンポーネントに取り付けられている。カバー80はRFコイル82をプラズマ堆積化学作用との相互作用あるいはプラズマ処理中に発生したイオンや中性粒子の衝突から又はチャンバ洗浄化学反応に曝されるのを守るためのものである。カバー80はセラミック材料(例えば、アルミナ又はサファイア)又はその他の処理対応誘電体材料から形成される。また、様々な絶縁部品、例えば内部絶縁部品78及び外部絶縁部品90を用いてRFコイル82を支持し、また電気的に接地された支持構造体76から隔離する。絶縁部品は、通常、電気絶縁材料、例えばテフロン(商標名)又はセラミック材料から成る。真空フィードスルー83が支持構造体76に取り付けられており、RFコイル82を保持及び支持し、また排気した処理容量18への大気の漏れを防止している。支持構造体76、真空フィードスルー83、種々のOリング85、86、87、88、89は、RFコイル82とガス分布アセンブリ64を支持する真空気密構造体を構成し、RFコイル82は、RFによって発生した磁界を阻害する導電性バリアなしで処理容量18と通ずることが可能となる。
図2〜5に示されるように、RFコイル82はRFインピーダンス整合回路138を通してRF電源140に接続されている。この構成において、RFコイル82はプラズマの発生と処理容量18内で発生したプラズマの制御が可能な誘導結合RFエネルギー伝達デバイスとして機能する。一実施形態においては、ダイナミックインピーダンス整合をRFコイル82に行なう。制御装置300を用いることで、処理容量18の周縁部に取り付けられたRFコイル82が基板表面240A近辺で発生するプラズマの制御、形状調整を行えるようになる。一実施形態において、図2〜5に図示されるように、RFコイル82は単巻コイルであり、チャンバ容量17で発生するプラズマを制御するために使用する。別の実施形態においては、複巻コイルを用いてプラズマ形状と密度を制御する。
構成によっては、単巻コイルのコイル端がプラズマ処理チャンバ100で発生するプラズマの均一性に影響する場合がある。コイルの端部を重ねることが実際的でない又は望ましくない場合、図6及び7に図示されるギャップ領域Aをコイル端部間に残してもよい。コイル長さの不足及びコイルの入力端82Aと出力端82BでのRF電圧相互作用により、ギャップ領域A近辺のRF発生磁場は弱くなる。この領域での磁場の弱さはチャンバ内のプラズマの均一性に悪影響を与える可能性がある。この問題を解決するため、可変インダクタを用いて処理中にRFコイル82とアースとの間のリアクタンスを継続的又は反復的に調整することが可能であり、RFコイル82に沿ってRF電圧分布、ひいては発生したプラズマをシフト又は回転させて不均一なプラズマを時間平均し、コイル端部でのRF電圧相互作用を軽減する。RFコイル82とアースとの間のリアクタンスを調整してコイルにおけるRF電圧分布をシフトさせるための模範方法は、1998年3月31日出願の「コイルスパッタリング分布を制御するための回転コアを有する可変インピーダンスの使用」に詳細に記載されており、引用することで本願で請求の態様と開示に矛盾しない範囲で本願に組み込まれる。この結果、処理容量18で発生するプラズマは、RF電圧分布を変化させることによるプラズマ分布の時間平均により更に均一かつ軸を中心に対称的に制御される。RFコイル82に沿ったRF電圧分布はプラズマ密度、RF電位プロファイル、基板240を含むプラズマ露出表面のイオン衝撃を含む様々なプラズマ特性に影響を与える可能性がある。
一実施形態においては、ガス分布プレート64はRFバイアス印加され、取り付けたインピーダンス整合素子130、RF電源132、制御装置300を用いることで処理容量18で発生したプラズマを制御、形状調整することができる。RFバイアス印加されたガス分布プレート64は、処理容量18内でプラズマを発生、制御可能な容量結合RFエネルギー伝達デバイスとして機能する。
別の実施形態において、RF電源136はRFバイアス電力をインピーダンス整合素子134を通して基板支持体238に印加する。RF電源136、インピーダンス整合素子134と制御装置300の使用により、ユーザは処理容量18で発生するプラズマの制御、基板240のプラズマ照射の制御、基板表面240A上のプラズマシース厚を変えることができる。別の実施形態においては、RF電源136及びインピーダンス整合素子134を1つ以上のアース接続(図示せず)で代替することで基板支持体238を接地する。
プラズマ処理チャンバ100、処理変数、コンポーネントをその他のクラスタツール310コンポーネントと共に制御するために、制御装置300を適合させて全基板処理シーケンスの全ての側面を制御する。制御装置300は、インピーダンス整合素子(つまり、130、134、138)、RF電源(つまり、132、136、140)、プラズマ処理チャンバ100のその他全ての要素を制御するよう用いられる。プラズマ処理チャンバ100のプラズマ処理変数は制御装置300の使用により制御され、典型的にはマイクロプロセッサを用いた制御装置である。制御装置300は、ユーザ及び/又はプラズマ処理チャンバの様々なセンサからの入力を受信し、様々な入力及び制御装置のメモリに保持されたソフトウェア命令に従ってプラズマ処理チャンバコンポーネントを適切に制御するよう構成されている。制御装置300は、一般的にメモリとCPUを備え、制御装置はこれらを利用して様々なプログラムを保持、処理、また必要な際に実行する。メモリはCPUに連結されており、1つ以上の入手容易なメモリ、例えばランダムアクセスメモリ(RAM)、読み出し専用メモリ(ROM)、フロッピー(商標名)ディスク、ハードディスク、又はその他のいずれの形式のローカル又はリモートデジタルストレージでもあってもよい。ソフトウェア命令及びデータをコード化してメモリに記憶させ、CPUに命令することができる。慣用のやり方でプロセッサを支持するために、支持回路もCPUに接続する。支持回路は当技術分野で周知のキャッシュ、電力供給源、クロック回路、入力/出力回路、サブシステム等を含んでいてもよい。制御装置300で読み取り可能なプログラム(又はコンピュータ命令)がどのタスクをプラズマ処理チャンバで実行可能かを決定する。好ましくは、プログラムは制御装置300で読取可能なソフトウェアであり、規定のルールと入力データに基づいてプラズマ処理をモニタ及び制御する命令を含む。
プラズマ処理
操作中、プラズマ処理チャンバ100を真空ポンプシステム150及び/又は真空ポンプシステム152を用いて既定の圧力/真空まで排気すると、プラズマ処理チャンバ100は同じく真空下にある中央搬送チャンバ312に取り付けられたシステムロボット(図示せず)から基板240を受け取り可能となる。基板240をチャンバに搬送するためにプラズマ処理チャンバ100を中央搬送チャンバ312から密閉するスリットバルブ(図8の341、343、345、347を参照のこと)が開くことで、システムロボットは処理チャンバ基部202のアクセスポート32を通って伸びることが可能となる。次に昇降ピン52が伸ばされたシステムロボットから基板240を取り除く。システムロボットは次にプラズマ処理チャンバ100から後退し、チャンバスリットバルブは閉鎖されてプラズマ処理チャンバ100は中央搬送チャンバ312から隔離される。基板支持体238は次に昇降ピン52から基板240を持ち上げて基板240を所望の処理位置へと移動させる。
操作中、プラズマ処理チャンバ100を真空ポンプシステム150及び/又は真空ポンプシステム152を用いて既定の圧力/真空まで排気すると、プラズマ処理チャンバ100は同じく真空下にある中央搬送チャンバ312に取り付けられたシステムロボット(図示せず)から基板240を受け取り可能となる。基板240をチャンバに搬送するためにプラズマ処理チャンバ100を中央搬送チャンバ312から密閉するスリットバルブ(図8の341、343、345、347を参照のこと)が開くことで、システムロボットは処理チャンバ基部202のアクセスポート32を通って伸びることが可能となる。次に昇降ピン52が伸ばされたシステムロボットから基板240を取り除く。システムロボットは次にプラズマ処理チャンバ100から後退し、チャンバスリットバルブは閉鎖されてプラズマ処理チャンバ100は中央搬送チャンバ312から隔離される。基板支持体238は次に昇降ピン52から基板240を持ち上げて基板240を所望の処理位置へと移動させる。
基板240が一旦収容された後、以下の一般的なプラズマ処理工程を用いて基板240への処理シーケンスを完了させる。まず最初に、基板240を昇降ピンから持ち上げた後、基板支持体238を所望の処理位置へと移動し、またプラズマ処理チャンバを既定のベース圧まで排気する。既定のベース圧に一旦到達したら、真空ポンプシステムによりチャンバ容量17の排気を継続しながら、ガス供給源110から特定の流量の1つ以上の処理ガスをチャンバ容量17にガス分布プレート64を通して導入することで、平衡処理圧力を得る。真空ポンプシステム(つまり、150及び/又は152)の連通を絞る及び/又はガス供給源110から導入される処理ガスの流量を調節するのいずれかにより、制御装置300は処理圧力を調節する。所望の圧力とガス流量が一旦確立されると、各RF電力供給源を作動させて処理容量18内でプラズマを発生、また発生したプラズマを制御してもよい。電力は制御装置300によりRFコイル82、ガス分布プレート64、及び/又は基板支持体238へと独立して供給可能である。RFコイル82、ガス分布プレート64及び/又は基板支持体238へのRF電力を変化させることで、処理容量18内で発生するプラズマの密度を変えることができ、これはプラズマイオン密度は発生した磁場及び/又は電場の強度に直接影響を受けるからである。また、プラズマのイオン密度は、処理圧力やRFコイル82及び/又はガス分布プレート64に供給されるRF電力を調整することで増大又は低下させてもよい。以下に記載の様々なチャンバ処理工程を基板に施した後、昇降ピン52を上昇させ、基板支持体238を下降させて基板240を上昇させた昇降ピン52上に載せ、スリットバルブ(図示せず)を開放し、システムロボットをチャンバ内に伸ばし、昇降ピン52を下降させて基板240をシステムロボットブレード(図示せず)上に載せ、続いてシステムロボットを後退させ、スリットバルブを閉鎖することでプラズマ処理チャンバ100から基板を除去する。
高品質ゲート酸化物形成
本発明の実施形態は、安定した、再現性のある、望ましい電気的性能のTFTデバイスを確実に製造するための高品質ゲート誘電体層を形成するための方法を記載する。本発明の実施形態は、概して、上記のプラズマ処理チャンバ100において高品質ゲート誘電体層を形成するために使用する1つ以上の処理工程を記載する。
本発明の実施形態は、安定した、再現性のある、望ましい電気的性能のTFTデバイスを確実に製造するための高品質ゲート誘電体層を形成するための方法を記載する。本発明の実施形態は、概して、上記のプラズマ処理チャンバ100において高品質ゲート誘電体層を形成するために使用する1つ以上の処理工程を記載する。
本発明の一実施形態においては、以下に記載の単一高密度プラズマ酸化処理(HDPO)を用いてゲート誘電体層を形成する。この実施形態におけるHDPO処理層は厚さ約20〜1000オングストローム(Å)であってもよいが、好ましくは約50〜約150Åである。
別の実施形態においては、まずHDPO処理を行い、次にCVD膜を最初のHDPO処理層上に形成することで二層膜を形成している。この実施形態において、CVD膜はPECVDテトラエチルオキシシラン(TEOS)(又はテトラエチルオルトシリケート(TEOS))型堆積処理を用いて堆積したSiO2である。この実施形態におけるHDPO処理層は厚さ約20〜約500オングストローム(Å)であるが、好ましくは約50〜約150Åである。ゲート誘電体層4の全体厚さは約100〜約6000Åである。
高密度プラズマ酸化処理
HDPO処理は、シリコン基板表面240Aをガス分布プレート64を通してガス供給源110から処理容量18に供給される酸素含有ガス又はガス混合物を用いて発生させたプラズマに曝露することで完了する。シリコンを酸化させるために使用する従来のサーマル型酸化処理では、通常>900℃である非常に高温を必要とすることが多い。従って、高品質ゲート誘電性層を形成するために必要な温度を最低限とするために、本発明の態様を低温(<550℃)で使用して高品質ゲート誘電体層を形成してもよい。典型的には、HDPO処理は約60℃〜約550℃の温度で行う。従来のサーマル酸化処理においては、処理温度の低下により酸化物層の成長速度が低下し、チャンバ処理時間とそれに伴ってシステムスループットが長くなる。成長速度を上げ、それに伴いチャンバ処理時間を短縮するために、HDPO処理ではRFエネルギーを利用してゲート酸化物成長速度を促進する。RFエネルギーの印加により(1)反応種の解離又はイオン化が促進、(2)反応種のエネルギー(又は活性)が増大、(3)イオン及び中性粒子衝突を通した基板表面240Aへのエネルギー追加、(4)高密度プラズマの発生によって作り出された熱放射へ基板表面240Aが曝露されることから、HDPO処理は成長速度を上げることが可能だと思われる。
HDPO処理は、シリコン基板表面240Aをガス分布プレート64を通してガス供給源110から処理容量18に供給される酸素含有ガス又はガス混合物を用いて発生させたプラズマに曝露することで完了する。シリコンを酸化させるために使用する従来のサーマル型酸化処理では、通常>900℃である非常に高温を必要とすることが多い。従って、高品質ゲート誘電性層を形成するために必要な温度を最低限とするために、本発明の態様を低温(<550℃)で使用して高品質ゲート誘電体層を形成してもよい。典型的には、HDPO処理は約60℃〜約550℃の温度で行う。従来のサーマル酸化処理においては、処理温度の低下により酸化物層の成長速度が低下し、チャンバ処理時間とそれに伴ってシステムスループットが長くなる。成長速度を上げ、それに伴いチャンバ処理時間を短縮するために、HDPO処理ではRFエネルギーを利用してゲート酸化物成長速度を促進する。RFエネルギーの印加により(1)反応種の解離又はイオン化が促進、(2)反応種のエネルギー(又は活性)が増大、(3)イオン及び中性粒子衝突を通した基板表面240Aへのエネルギー追加、(4)高密度プラズマの発生によって作り出された熱放射へ基板表面240Aが曝露されることから、HDPO処理は成長速度を上げることが可能だと思われる。
一実施形態において、HDPO処理には、RFコイル82に供給されるRF電力を制御して処理チャンバ18において基板表面240A上で発生するプラズマのプラズマイオン密度を制御することを必要とする。典型的には、RFコイル82に供給されたRF電力は約0.3MHz〜10GHzを越える周波数で約250〜約25000ワット/m2である。好ましくは、RF周波数は約13MHz〜約80MHzである。一実施形態においては、周波数、インピーダンス整合回路、又は順電力サーボでの周波数の調整により、RFコイル82のダイナミックインピーダンス整合を行う。
別の実施形態においては、ガス分布プレート64に供給されるRFエネルギーによりHDPO処理プラズマを発生、制御する。典型的には、ガス分布プレート64に供給されるRF電力は約0.3MHz〜約10GHzを越える周波数で約250〜約25000ワット/m2である。好ましくは、RF周波数は約13MHz〜約80MHzである。一実施形態においては、周波数、インピーダンス整合回路、又は順電力サーボでの周波数の調整による、ガス分布プレート64のダイナミックインピーダンス整合を行う。
別の実施形態においては、RFエネルギーをRFコイル82とガス分布プレート64に同時に供給することでHDPO処理を完了する。この場合、ガス分布プレート64とRFコイル82に供給されるRF電力は約0.3MHz〜約10GHを越える周波数で約250〜約25000ワット/m2である。好ましくは、RF周波数は約13MHz〜約80MHzである。RFコイル82とガス分布プレート64に供給されたRF電力の相互作用を回避するために、各デバイスに供給されるRF電力の周波数は意図的に若干異なるRF周波数にしてもよい。例えば、RFコイル82を約13.56MHzで作動させ、ガス分布プレートを約12.56MHz、あるいはその逆で駆動させる。
さらに別の実施形態において、RFエネルギーをRFコイル82及び/又はガス分布プレート64に供給しながら、基板238のRFバイアス印加又は接地を行う。この場合、ガス分布プレート64、RFコイル82、基板支持体238に供給されるRF電力は約0.3MHz〜10GHzを越える周波数で約250〜約25000ワット/m2である。好ましくは、RF周波数は約13MHz〜約80MHzである。この場合、RFコイル82、基板支持体238、ガス分布プレート64に供給するRF電力を異なる周波数で駆動させることで、発生したRF磁場の相互作用によって引き起こされる望ましくない作用を軽減することも有益である。
HDPO処理中に発生したプラズマイオン密度は様々な処理パラメータ、例えば処理ガスやチャンバに導入されるガス混合物のタイプ、チャンバ圧、及び/又はガス又はガス混合物を励起するためにチャンバに供給するエネルギー(例えば、RF電力等)によって変化する。一実施形態において、HDPO処理ガスは酸素源を含有するガス、例えば純酸素ガス又はその他のガス、例えばヘリウム、水素、アルゴン、キセノン、クリプトン、又はその組み合わせと混合した酸素を含む。一実施形態においては、純粋酸素ガスのみを使用する。別の実施形態においては、H2Oをチャンバに注入し、酸化物成長過程を促進する。
一実施形態においては、HDPO処理中で使用する高密度プラズマを発生及び維持するために、酸素ガスと1つ以上のその他のガス(例えば、ヘリウム、アルゴン等)をチャンバ容量17に注入して約1mTorr〜約0.5Torrのチャンバ圧を実現する。好ましくは、HDPO処理は酸素ガスとヘリウムを約3mTorr〜約250mTorrで使用する。
プラズマと基板表面240Aとの相互作用は、発生したプラズマ密度に影響される一方で、プラズマチャンバ内での位置や基板支持体238の非接地、接地、RFバイアス印加の影響も受ける。一般的に、プラズマ発生源から基板が遠ければ遠いほど、基板表面240Aの発生したプラズマとの反応は低い。高品質ゲート酸化物層を形成するのに最適な基板支持体の位置は基板表面でのプラズマ密度、基板表面に衝突するイオンエネルギー、処理温度、所望のチャンバ処理時間に依存する。図2はプラズマ処理チャンバの概略断面図であり、基板支持体は処理チャンバの中間位置にあり、これは一実施形態においてHDPO層を形成するに最適な位置である。図3はプラズマ処理チャンバの概略断面図であり、基板支持体はガス分布プレート64の表面に近接して位置されており、一実施形態においてはRF電力をガス分布プレート64に印加することで慣用のPECVD酸化物層を形成するに最適な位置である。HDPO層成長速度と処理の均一性は基板表面と発生したプラズマとの相互作用に影響されるため、基板支持体の処理位置はHDPO層処理処方で見出した処理変数に従って調整してもよい。最適なプラズマ処理位置はプラズマ処理チャンバの属性(例えば、チャンバサイズ、ポンプポートに対する基板位置その他)、基板表面に相対したRFエネルギー伝達デバイスの構成に強く依存する。一実施形態においては、処理位置を、HDPO層処理工程中にプラズマイオン密度を調節するにつれ、処理位置を変える。図2はHDPO酸化成長処理とHDP堆積処理に好ましい位置を示す。図3は慣用のPECVD堆積処理に好ましい位置を示す。好ましい位置はチャンバ「間隔」としても知られる処理容量18の高さによって測定可能である。間隔は、例えば基板支持体238の基板支持表面230上に載置された基板240とガス分布プレート240Aとの距離であるが、通常は基板表面240Aからガス分布プレート64(つまり、処理容量18の縁部)へ直角に測定した距離と定義される。一実施形態において、HDPO処理を730mmx920mm基板上に施すために用いられる処理チャンバにおける間隔は、1つ以上のRFエネルギー伝達デバイスを使用する場合、約50〜約500mmである。チャンバ間隔は基板サイズが上がるにつれ変化する。
図4はプラズマ処理チャンバ100の一実施形態の概略断面図であり、基板支持体238はプラズマ処理チャンバの底部又はその近傍に位置している。この位置は、処理済みの基板を未処理のものと交換する際に使用する。
図5はプラズマ処理チャンバ100の一実施形態の概略断面図であり、処理チャンバ内の接地表面の表面積(基板支持体が接地された場合の接地チャンバ壁部表面B1と基板支持体表面B3を参照のこと)は、処理容量18と接触している容量結合電極表面(つまり、RFエネルギー伝達デバイス(ガス分布プレート表面B2及び/又は基板支持体表面B3を参照のこと))に相対して増大しており、基板支持体が接地された場合に最適な基板バイアスを生み、発生したプラズマの均一性を改善し、基板を含む接地コンポーネントの衝突の強度を最小限とする。一実施形態において、基板支持体238は基板支持体238とRF電源136との間に設置された阻止コンデンサ(図示せず)を有するRF駆動電極である。この実施形態において、接地表面面積とRF駆動電極表面面積との比は、RF駆動基板支持体を用いてHDPO層を形成する又はプラズマCVD処理を用いて誘電体層を堆積する際に基板バイアスとプラズマ均一性が最適化されるように設計される。この実施形態において、ガス分布プレート64は接地され、接地した電極の総表面積と基板支持体表面積との比は好ましくは約1:1〜約2:1である。
半導体デバイスの製造における重要な要因は半導体デバイスの形成に関連する所有するコスト(cost of ownership:COO)である。COOは数々の要因に影響されるが、チャンバのスループット又は単に高品質ゲート誘電体層の堆積に必要な処理時間に大きく影響される。ゲート酸化物層に必要な厚さは所望のTFTの電気的性能に依存する。特に、ゲート誘電体層は製造したトランジスタが所望の電気的性質を有するように高品質(例えば、フラットバンド電圧(Vfb))でなくてはならない。高品質なゲート誘電体層を実現するには、厚さ均一性が非常に高い(<1%)良好なゲート誘電体層を開発すること、及び所望のステップカバレッジの度合いと破壊電圧を得るに十分な厚みのゲート誘電体層を有することが重要である。所望のステップカバレッジと破壊電圧を実現するためのゲート誘電体層厚は典型的にはおよそ1000Åである。一実施形態において、HDPO処理成長速度は約10Å/分である。従って、ありそうにないが成長速度を一定と仮定した場合、1000Åの膜を成長させるには約100分かかる。100分の処理時間ではプラズマ処理チャンバ100のスループットは容認し難いほどに低くなり、その結果、クラスタツールのCOOに悪影響を及ぼす。従って、ずっと薄い誘電体層を使用する、又は処理時間の短い多層スタックを使用する必要がある。
化学気相成長処理
より採算に見合った高品質ゲート誘電体層を得るために、一部の実施形態においては、HDPO処理を行って良好なインターフェースを形成して、次に良好なバルク電気特性とより高い堆積速度を有する1つ以上の層をHDPO層上に堆積する必要がある。一実施形態においては、薄いHDPO処理層をチャネル上に形成して高品質の誘電体インターフェースを構成し、次に1つ以上の誘電体層をHDPO層上に堆積して高品質ゲート誘電体層を形成する。一実施形態においては、プラズマ処理チャンバのCOOを最小限にするために、二段階ゲート酸化物形成処理を使用することができる。この実施形態においては、HDPO処理を行って良好なゲート誘電体層インターフェース(p−SiからHDPO層)を得た後に、HDPO処理より早い堆積速度を有する第2層をHDPO層上に堆積する。
より採算に見合った高品質ゲート誘電体層を得るために、一部の実施形態においては、HDPO処理を行って良好なインターフェースを形成して、次に良好なバルク電気特性とより高い堆積速度を有する1つ以上の層をHDPO層上に堆積する必要がある。一実施形態においては、薄いHDPO処理層をチャネル上に形成して高品質の誘電体インターフェースを構成し、次に1つ以上の誘電体層をHDPO層上に堆積して高品質ゲート誘電体層を形成する。一実施形態においては、プラズマ処理チャンバのCOOを最小限にするために、二段階ゲート酸化物形成処理を使用することができる。この実施形態においては、HDPO処理を行って良好なゲート誘電体層インターフェース(p−SiからHDPO層)を得た後に、HDPO処理より早い堆積速度を有する第2層をHDPO層上に堆積する。
一実施形態においては、高密度プラズマ(HDP)CVD堆積法を用いてゲート誘電体層4の残留厚さを堆積して、所望の物理的及び電気的要件を満たす膜を形成する。一実施形態においては、HDP
CVD処理を完了するために、シリコン含有ガス又はガス混合物、及び酸素含有ガス又はガス混合物を図2に図示の構成のチャンバに導入する。次に、RFコイル82と1つ又は双方のその他のRF源(例えば、ガス分布プレート64、基板支持体238等)を使用してHDP
CVD酸化物膜を既存のHDPO層上に堆積する。別の実施形態においては、シリコン含有ガス(又はガス混合物)、酸素含有ガス及び/又は窒素含有ガスを用いてHDP処理を完了する。
CVD処理を完了するために、シリコン含有ガス又はガス混合物、及び酸素含有ガス又はガス混合物を図2に図示の構成のチャンバに導入する。次に、RFコイル82と1つ又は双方のその他のRF源(例えば、ガス分布プレート64、基板支持体238等)を使用してHDP
CVD酸化物膜を既存のHDPO層上に堆積する。別の実施形態においては、シリコン含有ガス(又はガス混合物)、酸素含有ガス及び/又は窒素含有ガスを用いてHDP処理を完了する。
一実施形態においては、TEOS堆積処理を用いてゲート誘電体層の残留厚さを堆積して所望の物理的及び電気的要件を満たす膜を形成する。730mmx920mmフラットパネルディスプレイ基板に使用する典型的なPECVD TEOS処理の一例としては、約100sccmのキャリアガス(例えば、ヘリウム)と共に約600sccmのテトラエチルオキシシランと約7000sccmの酸素を総ガス圧約0.5〜約3Torr、基板温度約350℃〜約550℃で流して発生させたプラズマに基板を曝露する方法が挙げられる。好ましくは、チャンバ圧は約1Torrであり、基板温度は約400±50℃である。周波数約13.56MHzで約2000ワットのRF電力を基板処理間隔約10〜約50mmで、約1500オングストローム/分の堆積速度を実現するには典型的にはガス分布プレート64から約15mmの間隔でガス分布プレートに供給する。TEOS堆積処理で形成した二酸化ケイ素は、一般的には半導体業界で金属間誘電膜として使用される。TEOS堆積処理は、典型的にはテトラエチルオルトシリケート含有ガス混合物等の誘電体層形成ガスを用いて行って誘電体層を堆積する。TEOSを用いて堆積するための典型的な方法の例が、1995年10月31日出願の米国特許第5462899号「SiO2を形成するための化学気相成長法」、及び2002年9月17日出願の米国特許第6451390号「パルスRFプラズマを使用したTEOS酸化物堆積」にさらに記載されており、引用することで本願で請求の態様と開示に矛盾しない範囲で本願に組み込まれる。
図3はプラズマ処理チャンバ100の概略断面図であり、基板支持体238は基板240表面上へのプラズマCVD堆積を促進するためにガス分布プレート64に近接して位置されている。PECVD又はHDP CVD堆積処理の均一性と堆積速度は基板表面と発生したプラズマとの相互作用に影響されるため、基板支持体の処理位置はプラズマCVD処理処方で見出した処理変数に従って調整してもよい。最適なプラズマ処理位置はプラズマ処理チャンバの属性(例えば、チャンバサイズ、ポンプポートに対する基板位置その他)、基板表面に相対したRFエネルギー伝達デバイスの構成に強く依存する。一実施形態においては、プラズマイオン密度をプラズマ処理工程中に調整するにつれ、処理位置を変える。
アーク放電、プラズマによるチャンバコンポーネントの損傷を回避、及び/又は電力損失や基板支持体238及びチャンバ基部202への誘電体材料の不要な堆積を最小限にするためには、下部容量19におけるプラズマ発生又はコンポーネントとの相互作用を最小限にする必要がある。典型的には、プラズマ処理チャンバはチャンバ容量17における望ましくない領域でのプラズマ発生を防止するように設計されているが、一般的に用いられる技法はチャンバコンポーネント間又は大面積基板(例えば、>2000cm2)の処理に使用するコンポーネント間での相対運動が可能なチャンバには適用できない。大面積基板には、大気と真空との界面にあるコンポーネントに高大気圧が与える影響、RF設置によるチャンバ複雑度の上昇、及び基板サイズによる熱均一性への懸念、及び/又はこういった大コンポーネントの部品コスト高といった特有の問題がある。こういった問題を解決するために、一実施形態においては、基板支持体238とチャンバ基部202との相対運動が可能な物的障壁(図示せず)を取り付けることで下部容量19でのプラズマの漏れや発生を防止又は阻止している。この実施形態において、物的障壁はチャンバ底部208と可動式基板支持体238の表面に取り付け可能である。一実施形態において、物的障壁は導電性、好ましくは金属のベロー又は可撓性導線メッシュ又はグリッドであり、プラズマの発生を防止可能なように取り付けられている。別の実施形態においては、下部容量19の個々のコンポーネント(図示せず)の遮断がその表面への堆積やプラズマとの相互作用を最小限にするにあたって有益である。別の実施形態においては、真空ポンプシステム152及び/又は真空ポンプシステム150の排気速度(例えば、ポンプ速度と処理容量18と下部容量19との間のコンダクタンス)を制御して処理容量18から下部容量19へのガス流が最小限になるよう制御し、プラズマ衝突と化学反応の影響を最小限にする。
プラズマ処理チャンバ100における表面から不要な堆積物を除去するためには、投入ポート112に連結された洗浄剤供給源120からの洗浄ガスを用いてチャンバ容量17のコンポーネント上の堆積物を除去する。洗浄剤供給源120は、典型的には、解離フッ素等のチャンバ容量17に導入する洗浄剤を供給する。
クラスタツール装置及びウェハシーケンス
本発明の態様は、高品質ゲート誘電体層を堆積可能な少なくとも1つのプラズマ処理チャンバ100を含むクラスタツール310も提供する。クラスタツール310は基板の予備加熱、処理に先立っての基板表面の洗浄等の予備処理工程と、処理後のアニーリングや冷却といった後処理工程の双方を1つの制御環境内で全てサポートしている点で有利である。制御環境を使用してのゲート誘電体層の堆積は高品質ゲート誘電体層の形成における重要な側面であり、これは別々のチャンバ又は、さらに悪くは別々のシステムを用いてHDPO層と誘電体層を堆積する場合、HDPO層と誘電体層堆積工程間での基板表面の大気汚染への曝露が、形成されるゲート層の電気特性の劣化につながる可能性があるからである。また、アニーリング、予備洗浄及び/又は予備加熱チャンバ(全て以下にて記載)のクラスタツールへの組み込みにより、これらの処理を大気汚染源への曝露を伴わずに完了する、あるいはHDPO層及び/又は誘電体層堆積処理の直前又は直後に完了するならば、形成されるゲート誘電体層4の欠陥の発生が軽減される。
本発明の態様は、高品質ゲート誘電体層を堆積可能な少なくとも1つのプラズマ処理チャンバ100を含むクラスタツール310も提供する。クラスタツール310は基板の予備加熱、処理に先立っての基板表面の洗浄等の予備処理工程と、処理後のアニーリングや冷却といった後処理工程の双方を1つの制御環境内で全てサポートしている点で有利である。制御環境を使用してのゲート誘電体層の堆積は高品質ゲート誘電体層の形成における重要な側面であり、これは別々のチャンバ又は、さらに悪くは別々のシステムを用いてHDPO層と誘電体層を堆積する場合、HDPO層と誘電体層堆積工程間での基板表面の大気汚染への曝露が、形成されるゲート層の電気特性の劣化につながる可能性があるからである。また、アニーリング、予備洗浄及び/又は予備加熱チャンバ(全て以下にて記載)のクラスタツールへの組み込みにより、これらの処理を大気汚染源への曝露を伴わずに完了する、あるいはHDPO層及び/又は誘電体層堆積処理の直前又は直後に完了するならば、形成されるゲート誘電体層4の欠陥の発生が軽減される。
図8は、プラズマ処理チャンバ100を組み込んだ代表的なクラスタツール310である。クラスタツール310は基板240を空気に曝露することなく処理するために使用可能なクラスタツールを表す。クラスタツール310は中央搬送チャンバ312を含み、中央搬送チャンバ312にはロードロック/冷却チャンバ314A、314B、予備加熱チャンバ302、処理チャンバ340、342、344、346が連結されている。中央搬送チャンバ312、ロードロック/冷却チャンバ314A、314B、予備加熱チャンバ302、及び処理チャンバ340、342、344、346は共に密閉され閉鎖環境を形成し、システムは内部圧力約10mTorr〜約1Torrで作動される。ロードロック/冷却チャンバ314Aと314Bは、基板240をクラスタツール310に搬送するための、装填扉316A、316Bをそれぞれ備えた閉鎖可能な開口部を有している。基板240は基板格納位置38A−Dの1つからロードロック/冷却チャンバ314A又は314Bのいずれかへと大気ロボット(図示せず)を用いて搬送される。
ロードロック/冷却チャンバ314Aと314Bは、基板を支持、冷却するための複数の棚を取り付けたカセット317をそれぞれ備える。ロードロック/冷却チャンバ314のカセット317は棚一段の高さごとに徐々にカセット317を上昇・下降させるための昇降アセンブリ(図示せず)上に載置されている。チャンバ314に基板を装填するために、装填扉を開放し、基板240をロードロック/冷却チャンバ314Aのカセット317の棚の1つに設置する。続いて、昇降アセンブリがカセット317を棚一段分上げることで、装填扉316Aに空の棚が対向する。別の基板を空の棚上に配置し、この工程をカセット317の全ての棚が埋るまで繰り返す。この時点で、装填扉316Aを閉鎖し、ロードロック/冷却チャンバ314Aをクラスタツール310の圧力まで排気する。
中央搬送チャンバ312に隣接した、ロードロック/冷却チャンバ314Aの内壁上のスリットバルブ320Aを次に開放する。基板240を中央搬送チャンバ312内のロボット322により予備加熱チャンバ302に搬送し、ここで基板を所望の温度にまで予備加熱する。一実施形態においては、基板240を予備加熱チャンバ302内で約250℃〜約450℃まで加熱する。別の実施形態においては、基板240をロードロック/冷却チャンバ314で約250℃〜約450℃まで予備加熱するため、予備加熱チャンバ302はこの機能を実行する必要がない。制御装置300によって制御されたロボット322を用いて、基板をロードロック/冷却チャンバ314Aのカセット317から引き出して予備加熱チャンバカセット329に挿入した後に撤退すると、予備加熱チャンバ302の棚上には基板が残る。典型的には、予備加熱チャンバカセット329は予備加熱チャンバ302内の昇降アセンブリ(図示せず)上に載置される。棚の一つに基板を装填後、予備加熱チャンバカセット329を上昇又は下降させて、ロボット322がアクセスする別の空の棚を表に出す。続いて、ロボット322はロードロック/冷却チャンバ314Aのカセット317から別の基板を回収する。
同様のやり方で、ロボット322は予備加熱チャンバカセット329から4つの処理チャンバ340、342、344、346のうちの1つへと全て又は一部の基板240を搬送する。各処理チャンバ340、342、344、346には、任意で、その内壁340A、342A、344A、346Aにそれぞれ関連するスリットバルブ341、343、345、又は347を処理ガスの隔離のために取り付けられている。一実施形態において、上述したように、処理チャンバ340、342、346はプラズマ処理チャンバ100である。この構成におけるプラズマ処理チャンバはHDPO層の形成及び高品質ゲート酸化物層の慣用のPECVD堆積処理を全て同一のチャンバ内で行うことが可能である。この実施形態により基板のスループット(例えば、時間あたりの基板処理枚数)は向上し、これはクラスタツール310内のHDPOとPECVDチャンバ間でのロボット322のハンドオフ回数が大幅に減少するからである。また、この実施形態は、多くの異なるタイプの処理チャンバと処理チャンバ構成をクラスタツール310に取り付けて、処理シーケンスのボトルネックの解消を促進することが可能である。別の実施形態においては、HDPO処理をクラスタツールシステムの第1チャンバで完了し、第2誘電体堆積工程をクラスタツールシステムの第2処理チャンバで完了する。この実施形態においては、第1モジュール(例えば処理チャンバ340)は上述したHDPO処理を実行するよう構成されており、第2モジュール(例えば、処理チャンバ342)は誘電体層を堆積するHDP CVD又はPECVD反応装置として構成される。この実施形態においては、次のモジュール(例えば、処理チャンバ342)で基板240に誘電体層を適用する前に、HDPO層を基板240上で成長させる。一実施形態においては、基板240を次のモジュール(例えば、処理チャンバ342)で処理するに先立って、基板240を第1モジュール(例えば、処理チャンバ340)から予備加熱チャンバ302へと搬送する。基板は、次のモジュールで処理する前に予備加熱チャンバで約250℃〜約450℃に加熱される。
基板240を処理チャンバ340、342、344、346の少なくとも1つで処理した後、基板をロードロック/冷却チャンバ314Bのカセット317に搬送する。基板は、カセット317に載せられた基板から熱を取り除く冷却面の使用により冷却チャンバ内で冷却される。冷却面は、冷却面に取り付けられた熱交換器を流れる慣用の熱交換流体を用いて冷却される。典型的には約20〜約150℃の所望の温度に基板が一旦達したら、開放した装填扉316Bを通してチャンバ314Bから基板を除去し、基板格納位置38A−Dの1つに配置する。
クラスタツール310の一実施形態において、クラスタツール310は処理チャンバ340、342、344、346位置、又は予備加熱チャンバ329位置の1つに取り付けられた少なくとも1つの予備洗浄チャンバを含む。予備洗浄チャンバをシステムに加えることで、ゲート誘電体層4の堆積に先立って、不要な物質(例えば、表面酸化物、汚染物その他)を除去する。予備洗浄処理はプラズマ洗浄処理であり、酸化物及びその他の汚染物質は光スパッタエッチング及び/又はプラズマエッチング化学反応(例えば、NF3、CF3その他)の使用により基板表面から除去される。予備洗浄処理は、典型的には不活性ガス(例えば、アルゴン、キセノン、クリプトン等)を用いて、また約0.3MHz〜10GHzを越えるRF周波数で駆動される誘導及び/又は容量結合プラズマを用いて完了する非選択的RFプラズマエッチング処理である。予備洗浄処理を行うために必要なRF電力は、チャンバのサイズ、所望の予備洗浄エッチング速度、基板バイアス電圧に強く依存する。予備洗浄処理は、予備加熱工程の前又は後であるがプラズマ処理工程に先立ってクラスタツール310処理シーケンスに追加してもよい。一実施形態においては、予備加熱及び予備洗浄処理を同一チャンバ内で完了される。別の実施形態においては、この予備加熱処理はプラズマ処理チャンバで完了され、予備洗浄工程は予備加熱工程に先立って完了される。別の実施形態においては、予備洗浄処理は処理に先立ってプラズマ処理チャンバ100でインシチュで行われる。さらに別の実施形態においては、予備洗浄及び予備加熱処理は処理に先立ってプラズマ処理チャンバ100でインシチュで行われる。あるいは、別の実施形態においては、基板240を、クラスタツール310に挿入する前に、HF、NH4OH/H2O2、HNO3又はHClを含有する水溶液又は弱アルカリ性溶液等の湿式化学洗浄剤を用いて洗浄することが可能である。クラスタツールの制御環境下における予備洗浄チャンバの使用は、高品質ゲート酸化物層の形成における重要な側面であり、これは予備洗浄処理を完了後かつHDPO層形成前での、p−Siソース、ドレイン、チャネル表面の大気汚染への曝露がゲート層の電気特性の劣化にもつながり、結果として予備洗浄処理の目的が無と化す可能性があるからである。
クラスタツール310の一実施形態において、クラスタツール310は、処理チャンバ340、342、344、346位置又は予備加熱チャンバ329位置の1つに取り付けられた少なくとも1つのアニーリングチャンバを含む。アニーリングチャンバをシステムに追加することで、ゲート誘電体層形成中に発生する欠陥数が低減される。アニーリング処理は熱処理であり、基板を約400℃〜約550℃で所望の時間にわたってアニーリングチャンバで処理する。アニーリング工程は窒素、不活性ガス、又は窒素と水素の混合物、例えば窒素95%と水素5%を含有する雰囲気中で実施してもよい。また、アニーリング処理は真空下で行ってもよい。アニーリング工程は約5分〜約30分、例えば約10分行ってもよい。スループットを向上させるために、2つ以上のアニーリングチャンバを設置することが望ましい。アニーリング工程完了後、基板240を冷却/ロードロックチャンバ314A−Bの1つに搬送して、取扱い温度まで冷却する。アニーリング処理を実施するための模範的な方法とクラスタツール内の模範ハードウェア構成は、2001年9月10日出願の米国特許第6610374号「大面積ガラス基板のアニーリング方法」にさらに記載されており、引用することで本願で請求の態様と開示に矛盾しない範囲で本願に組み込まれる。クラスタツールの制御環境下におけるアニーリングチャンバの使用は高品質ゲート酸化物層の形成における重要な側面であり、これはゲート誘電体層形成処理直後のアニーリング工程の実行により、ゲート誘電体層への内的応力と外的応力に起因する損傷を軽減することが可能なためである。
上記は本発明の実施形態についてのものであるが、本発明の基本的な範囲から逸脱することなく本発明のその他及びさらに別の実施形態を考案することができ、本発明の範囲は特許請求の範囲に基づいて定められる。
Claims (13)
- プラズマ処理チャンバのプラズマ処理領域内の第1処理位置に基板を配置し、
ガス分布プレートを通してプラズマ処理領域内へ処理ガス混合物を流入し、
ガス分布プレートにRF電力を通電し、
プラズマ処理領域の周囲に位置するコイルに誘電結合電力を通電し、プラズマ処理領域内において処理ガス混合物からプラズマを形成し、
基板表面温度を約550℃以下に維持し、
基板表面上に誘電体層を形成し、厚さ約100Å〜約6000Åを有するゲート誘電体層を形成することを含む基板上にゲート誘電体層を形成するための方法。 - 約20Å〜約500Åの厚みを有する誘電体層の下に酸化表面を形成する請求項1記載の方法。
- 基板表面上に形成される誘電体層がテトラエチルオルトシリケートを用いて形成される請求項1記載の方法。
- 処理ガス混合物が酸素源を含有する請求項1記載の方法。
- 処理ガス混合物がヘリウム、水素、アルゴン、キセノン、クリプトン、又はその組み合わせを更に含む請求項4記載の方法。
- プラズマ処理チャンバのプラズマ処理領域における複数の処理位置の第1位置へ基板を移動し、
プラズマ処理領域へ酸化ガス混合物を流入し、
第1RF伝達デバイスを用いて、約550℃以下の基板表面温度でプラズマ処理領域において誘導結合高密度プラズマを発生させ、
プラズマ処理チャンバのプラズマ処理領域における複数の処理位置の第2位置へ基板を移動し、
誘電体層形成ガス混合物をプラズマ処理領域へ流入させ、
第2RF伝達デバイスを用い、約550℃以下の基板表面温度でプラズマ処理領域において容量結合プラズマを発生させ、基板表面上で誘電体層を形成することを含む基板上にゲート誘電体層を形成するための方法。 - 第1RF伝達デバイスは誘導結合RF伝達デバイスであり、第2RF伝達デバイスは容量結合RF伝達デバイスである請求項6記載の方法。
- 誘電体層形成ガスがテトラエトキシシラン又はテトラエチルオルトシリケートを含有する請求項6記載の方法。
- 酸化ガス混合物が酸素源を含有する請求項6記載の方法。
- 酸化ガス混合物がヘリウム、水素、アルゴン、キセノン、クリプトン、又はその混合物を更に含む請求項9記載の方法。
- プラズマ処理領域における第1RF伝達デバイスを用いての誘導結合高密度プラズマ発生が、プラズマ処理領域における第2RF伝達デバイスを用いての容量結合プラズマ発生を更に含む請求項6記載の方法。
- 誘電体層の形成が、誘導結合RFエネルギー伝達デバイスと容量結合RFエネルギー伝達デバイスを用いてシリコン、酸素及び/又は窒素含有ガスを用いて完了される請求項6記載の方法。
- 容量結合RFエネルギー伝達デバイスがガス分布プレート又は基板支持体である請求項12記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/990,185 US20060105114A1 (en) | 2004-11-16 | 2004-11-16 | Multi-layer high quality gate dielectric for low-temperature poly-silicon TFTs |
US10/990,185 | 2004-11-16 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007541414A Division JP5419354B2 (ja) | 2004-11-16 | 2005-11-15 | 低温ポリシリコンtftのための多層高品質ゲート誘電体 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012248855A true JP2012248855A (ja) | 2012-12-13 |
Family
ID=36386668
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007541414A Expired - Fee Related JP5419354B2 (ja) | 2004-11-16 | 2005-11-15 | 低温ポリシリコンtftのための多層高品質ゲート誘電体 |
JP2012152419A Withdrawn JP2012248855A (ja) | 2004-11-16 | 2012-07-06 | 低温ポリシリコンtftのための多層高品質ゲート誘電体 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007541414A Expired - Fee Related JP5419354B2 (ja) | 2004-11-16 | 2005-11-15 | 低温ポリシリコンtftのための多層高品質ゲート誘電体 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20060105114A1 (ja) |
JP (2) | JP5419354B2 (ja) |
KR (1) | KR100932815B1 (ja) |
CN (1) | CN101310036B (ja) |
TW (1) | TWI301646B (ja) |
WO (1) | WO2006073568A2 (ja) |
Families Citing this family (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7013834B2 (en) * | 2002-04-19 | 2006-03-21 | Nordson Corporation | Plasma treatment system |
US7273638B2 (en) * | 2003-01-07 | 2007-09-25 | International Business Machines Corp. | High density plasma oxidation |
US20060024451A1 (en) * | 2004-07-30 | 2006-02-02 | Applied Materials Inc. | Enhanced magnetic shielding for plasma-based semiconductor processing tool |
US8318554B2 (en) * | 2005-04-28 | 2012-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Method of forming gate insulating film for thin film transistors using plasma oxidation |
US20070084564A1 (en) * | 2005-10-13 | 2007-04-19 | Varian Semiconductor Equipment Associates, Inc. | Conformal doping apparatus and method |
KR100684910B1 (ko) * | 2006-02-02 | 2007-02-22 | 삼성전자주식회사 | 플라즈마 처리 장치 및 그의 클리닝 방법 |
US20080118663A1 (en) * | 2006-10-12 | 2008-05-22 | Applied Materials, Inc. | Contamination reducing liner for inductively coupled chamber |
WO2008106542A1 (en) * | 2007-02-28 | 2008-09-04 | Applied Materials, Inc. | Apparatus and method for deposition over large area substrates |
KR101358779B1 (ko) | 2007-07-19 | 2014-02-04 | 주식회사 뉴파워 프라즈마 | 멀티 코어 플라즈마 발생 플레이트를 구비한 플라즈마반응기 |
US8008166B2 (en) * | 2007-07-26 | 2011-08-30 | Applied Materials, Inc. | Method and apparatus for cleaning a substrate surface |
US7645709B2 (en) * | 2007-07-30 | 2010-01-12 | Applied Materials, Inc. | Methods for low temperature oxidation of a semiconductor device |
KR101469026B1 (ko) * | 2007-12-11 | 2014-12-05 | 삼성디스플레이 주식회사 | 표시 장치 및 그 표시판의 제조 방법 |
TWI488547B (zh) * | 2007-12-25 | 2015-06-11 | Applied Materials Inc | 電漿室裝置 |
CN101469414B (zh) * | 2007-12-26 | 2010-09-29 | 中国科学院微电子研究所 | 平板式等离子体增强化学汽相淀积设备的反应室结构 |
KR101249611B1 (ko) * | 2008-01-24 | 2013-04-01 | 도쿄엘렉트론가부시키가이샤 | 실리콘 산화막의 형성 방법, 기억 매체, 및 플라즈마 처리 장치 |
JP5749020B2 (ja) * | 2008-01-31 | 2015-07-15 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | Rf電力をプラズマチャンバに結合するための装置 |
US7947561B2 (en) * | 2008-03-14 | 2011-05-24 | Applied Materials, Inc. | Methods for oxidation of a semiconductor device |
US7723240B2 (en) * | 2008-05-15 | 2010-05-25 | Macronix International Co., Ltd. | Methods of low temperature oxidation |
US8034691B2 (en) * | 2008-08-18 | 2011-10-11 | Macronix International Co., Ltd. | HDP-CVD process, filling-in process utilizing HDP-CVD, and HDP-CVD system |
US9328417B2 (en) | 2008-11-01 | 2016-05-03 | Ultratech, Inc. | System and method for thin film deposition |
CN102365906B (zh) * | 2009-02-13 | 2016-02-03 | 应用材料公司 | 用于等离子体腔室电极的rf总线与rf回流总线 |
US8318269B2 (en) * | 2009-02-17 | 2012-11-27 | Mcalister Technologies, Llc | Induction for thermochemical processes, and associated systems and methods |
US20100297854A1 (en) * | 2009-04-22 | 2010-11-25 | Applied Materials, Inc. | High throughput selective oxidation of silicon and polysilicon using plasma at room temperature |
WO2011041332A2 (en) * | 2009-09-29 | 2011-04-07 | Applied Materials, Inc. | Off-center ground return for rf-powered showerhead |
KR20130089102A (ko) * | 2012-02-01 | 2013-08-09 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
JP6254098B2 (ja) | 2012-02-13 | 2017-12-27 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | 基板の選択性酸化のための方法および装置 |
DE102012101456A1 (de) * | 2012-02-23 | 2013-08-29 | Schott Solar Ag | Verfahren zum Herstellen einer Solarzelle |
CN103572211B (zh) * | 2012-07-31 | 2016-04-20 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 物理气相沉积设备及物理气相沉积工艺 |
US10053777B2 (en) * | 2014-03-19 | 2018-08-21 | Applied Materials, Inc. | Thermal processing chamber |
CN104032283B (zh) * | 2014-06-09 | 2016-03-09 | 中国电子科技集团公司第四十八研究所 | 一种大面积平板式pecvd设备反应腔压力的控制装置 |
KR101813497B1 (ko) * | 2016-06-24 | 2018-01-02 | (주)제이하라 | 플라즈마 발생장치 |
US10347547B2 (en) * | 2016-08-09 | 2019-07-09 | Lam Research Corporation | Suppressing interfacial reactions by varying the wafer temperature throughout deposition |
JP6446418B2 (ja) * | 2016-09-13 | 2018-12-26 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理装置およびプログラム |
CN106835289A (zh) * | 2016-12-30 | 2017-06-13 | 武汉华星光电技术有限公司 | 一种用于制备低温多晶硅的装置及方法 |
KR102663833B1 (ko) * | 2017-02-10 | 2024-05-03 | 어플라이드 머티어리얼스, 인코포레이티드 | 딥 트렌치에서의 저온 선택적 에피택시를 위한 방법 및 장치 |
WO2018197008A1 (en) | 2017-04-28 | 2018-11-01 | Applied Materials, Inc. | Method for cleaning a vacuum system used in the manufacture of oled devices, method for vacuum deposition on a substrate to manufacture oled devices, and apparatus for vacuum deposition on a substrate to manufacture oled devices |
TWI704252B (zh) * | 2017-09-04 | 2020-09-11 | 台灣積體電路製造股份有限公司 | 升舉裝置、化學氣相沉積裝置及方法 |
JP7058239B2 (ja) * | 2019-03-14 | 2022-04-21 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理装置およびプログラム |
KR102126208B1 (ko) * | 2019-04-05 | 2020-06-24 | 김광석 | 포토마스크 세정조건에 따라 마스크 고정예열부와 포토마스크가 동시에 승하강되는 포토마스크 표면 이물질 세정용 플라즈마 장치 |
CN110643962A (zh) * | 2019-09-20 | 2020-01-03 | 深圳市晶相技术有限公司 | 一种半导体设备 |
Family Cites Families (89)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3594295A (en) * | 1966-09-19 | 1971-07-20 | Physics Technology Lab Inc | Rf sputtering of insulator materials |
FR2134290B1 (ja) * | 1971-04-30 | 1977-03-18 | Texas Instruments France | |
US4096509A (en) * | 1976-07-22 | 1978-06-20 | The United States Of America As Represented By The Secretary Of The Air Force | MNOS memory transistor having a redeposited silicon nitride gate dielectric |
US4285177A (en) * | 1980-01-07 | 1981-08-25 | American Stair Corporation, Inc. | Reinforced tread assembly |
US4252631A (en) * | 1980-01-09 | 1981-02-24 | The United States Of America As Represented By The United States Department Of Energy | Electrostatic coalescence system with independent AC and DC hydrophilic electrodes |
US4310380A (en) * | 1980-04-07 | 1982-01-12 | Bell Telephone Laboratories, Incorporated | Plasma etching of silicon |
JPS56158873A (en) * | 1980-05-14 | 1981-12-07 | Hitachi Ltd | Dry etching method |
US4459739A (en) * | 1981-05-26 | 1984-07-17 | Northern Telecom Limited | Thin film transistors |
EP0071244B1 (en) * | 1981-07-27 | 1988-11-23 | Kabushiki Kaisha Toshiba | Thin-film transistor and method of manufacture therefor |
US4431898A (en) * | 1981-09-01 | 1984-02-14 | The Perkin-Elmer Corporation | Inductively coupled discharge for plasma etching and resist stripping |
US4439483A (en) * | 1982-04-05 | 1984-03-27 | Monsanto Company | Spray-suppression device |
EP0137766B1 (en) * | 1983-02-03 | 1987-04-29 | BERGHAGEN, Nils | A shutter arrangement for use in intra-oral radiography |
US4545112A (en) * | 1983-08-15 | 1985-10-08 | Alphasil Incorporated | Method of manufacturing thin film transistors and transistors made thereby |
US4651185A (en) * | 1983-08-15 | 1987-03-17 | Alphasil, Inc. | Method of manufacturing thin film transistors and transistors made thereby |
US4534826A (en) * | 1983-12-29 | 1985-08-13 | Ibm Corporation | Trench etch process for dielectric isolation |
US6784033B1 (en) * | 1984-02-15 | 2004-08-31 | Semiconductor Energy Laboratory Co., Ltd. | Method for the manufacture of an insulated gate field effect semiconductor device |
US4563367A (en) * | 1984-05-29 | 1986-01-07 | Applied Materials, Inc. | Apparatus and method for high rate deposition and etching |
US4576829A (en) * | 1984-12-28 | 1986-03-18 | Rca Corporation | Low temperature growth of silicon dioxide on silicon |
US5000113A (en) * | 1986-12-19 | 1991-03-19 | Applied Materials, Inc. | Thermal CVD/PECVD reactor and use for thermal chemical vapor deposition of silicon dioxide and in-situ multi-step planarized process |
US4851370A (en) * | 1987-12-28 | 1989-07-25 | American Telephone And Telegraph Company, At&T Bell Laboratories | Fabricating a semiconductor device with low defect density oxide |
US4948458A (en) * | 1989-08-14 | 1990-08-14 | Lam Research Corporation | Method and apparatus for producing magnetically-coupled planar plasma |
KR910010516A (ko) * | 1989-11-15 | 1991-06-29 | 아오이 죠이치 | 반도체 메모리장치 |
US5173442A (en) * | 1990-07-23 | 1992-12-22 | Microelectronics And Computer Technology Corporation | Methods of forming channels and vias in insulating layers |
US6545420B1 (en) * | 1990-07-31 | 2003-04-08 | Applied Materials, Inc. | Plasma reactor using inductive RF coupling, and processes |
US5228950A (en) * | 1990-12-04 | 1993-07-20 | Applied Materials, Inc. | Dry process for removal of undesirable oxide and/or silicon residues from semiconductor wafer after processing |
DE69130947T2 (de) * | 1991-01-08 | 1999-07-08 | Fujitsu Ltd | Verfahren zur bildung eines siliciumoxid-filmes |
US5392018A (en) * | 1991-06-27 | 1995-02-21 | Applied Materials, Inc. | Electronically tuned matching networks using adjustable inductance elements and resonant tank circuits |
US5290382A (en) * | 1991-12-13 | 1994-03-01 | Hughes Aircraft Company | Methods and apparatus for generating a plasma for "downstream" rapid shaping of surfaces of substrates and films |
JP2662365B2 (ja) * | 1993-01-28 | 1997-10-08 | アプライド マテリアルズ インコーポレイテッド | 改良された排出システムを有する単一基板式の真空処理装置 |
US5508540A (en) * | 1993-02-19 | 1996-04-16 | Hitachi, Ltd. | Semiconductor integrated circuit device and process of manufacturing the same |
US5413670A (en) * | 1993-07-08 | 1995-05-09 | Air Products And Chemicals, Inc. | Method for plasma etching or cleaning with diluted NF3 |
US5865896A (en) * | 1993-08-27 | 1999-02-02 | Applied Materials, Inc. | High density plasma CVD reactor with combined inductive and capacitive coupling |
KR100291971B1 (ko) * | 1993-10-26 | 2001-10-24 | 야마자끼 순페이 | 기판처리장치및방법과박막반도체디바이스제조방법 |
US5851602A (en) * | 1993-12-09 | 1998-12-22 | Applied Materials, Inc. | Deposition of high quality conformal silicon oxide thin films for the manufacture of thin film transistors |
EP0685873B1 (en) * | 1994-06-02 | 1998-12-16 | Applied Materials, Inc. | Inductively coupled plasma reactor with an electrode for enhancing plasma ignition |
US6251758B1 (en) * | 1994-11-14 | 2001-06-26 | Applied Materials, Inc. | Construction of a film on a semiconductor wafer |
US5523261A (en) * | 1995-02-28 | 1996-06-04 | Micron Technology, Inc. | Method of cleaning high density inductively coupled plasma chamber using capacitive coupling |
US5683539A (en) * | 1995-06-07 | 1997-11-04 | Applied Materials, Inc. | Inductively coupled RF plasma reactor with floating coil antenna for reduced capacitive coupling |
US6054013A (en) * | 1996-02-02 | 2000-04-25 | Applied Materials, Inc. | Parallel plate electrode plasma reactor having an inductive antenna and adjustable radial distribution of plasma ion density |
US5872052A (en) * | 1996-02-12 | 1999-02-16 | Micron Technology, Inc. | Planarization using plasma oxidized amorphous silicon |
US5976993A (en) * | 1996-03-28 | 1999-11-02 | Applied Materials, Inc. | Method for reducing the intrinsic stress of high density plasma films |
US6254746B1 (en) * | 1996-05-09 | 2001-07-03 | Applied Materials, Inc. | Recessed coil for generating a plasma |
US6342277B1 (en) * | 1996-08-16 | 2002-01-29 | Licensee For Microelectronics: Asm America, Inc. | Sequential chemical vapor deposition |
US6190513B1 (en) * | 1997-05-14 | 2001-02-20 | Applied Materials, Inc. | Darkspace shield for improved RF transmission in inductively coupled plasma sources for sputter deposition |
TW403959B (en) * | 1996-11-27 | 2000-09-01 | Hitachi Ltd | Plasma treatment device |
JPH10172792A (ja) * | 1996-12-05 | 1998-06-26 | Tokyo Electron Ltd | プラズマ処理装置 |
US6320238B1 (en) * | 1996-12-23 | 2001-11-20 | Agere Systems Guardian Corp. | Gate structure for integrated circuit fabrication |
US6551665B1 (en) * | 1997-04-17 | 2003-04-22 | Micron Technology, Inc. | Method for improving thickness uniformity of deposited ozone-TEOS silicate glass layers |
US6150628A (en) * | 1997-06-26 | 2000-11-21 | Applied Science And Technology, Inc. | Toroidal low-field reactive gas source |
US6345588B1 (en) * | 1997-08-07 | 2002-02-12 | Applied Materials, Inc. | Use of variable RF generator to control coil voltage distribution |
US6235650B1 (en) * | 1997-12-29 | 2001-05-22 | Vanguard International Semiconductor Corporation | Method for improved semiconductor device reliability |
US6204604B1 (en) * | 1998-02-09 | 2001-03-20 | Micron Technology, Inc. | Method and apparatus for controlling electrostatic coupling to plasmas |
US6593247B1 (en) * | 1998-02-11 | 2003-07-15 | Applied Materials, Inc. | Method of depositing low k films using an oxidizing plasma |
US6294219B1 (en) * | 1998-03-03 | 2001-09-25 | Applied Komatsu Technology, Inc. | Method of annealing large area glass substrates |
US6506287B1 (en) * | 1998-03-16 | 2003-01-14 | Applied Materials, Inc. | Overlap design of one-turn coil |
US6254738B1 (en) * | 1998-03-31 | 2001-07-03 | Applied Materials, Inc. | Use of variable impedance having rotating core to control coil sputter distribution |
US5998933A (en) * | 1998-04-06 | 1999-12-07 | Shun'ko; Evgeny V. | RF plasma inductor with closed ferrite core |
US6060132A (en) * | 1998-06-15 | 2000-05-09 | Siemens Aktiengesellschaft | High density plasma CVD process for making dielectric anti-reflective coatings |
US6164241A (en) * | 1998-06-30 | 2000-12-26 | Lam Research Corporation | Multiple coil antenna for inductively-coupled plasma generation systems |
US6660134B1 (en) * | 1998-07-10 | 2003-12-09 | Applied Materials, Inc. | Feedthrough overlap coil |
GB2344930B (en) * | 1998-12-17 | 2003-10-01 | Trikon Holdings Ltd | Inductive coil assembly |
US6251800B1 (en) * | 1999-01-06 | 2001-06-26 | Advanced Micro Devices, Inc. | Ultrathin deposited gate dielectric formation using low-power, low-pressure PECVD for improved semiconductor device performance |
KR100745495B1 (ko) * | 1999-03-10 | 2007-08-03 | 동경 엘렉트론 주식회사 | 반도체 제조방법 및 반도체 제조장치 |
US6239553B1 (en) * | 1999-04-22 | 2001-05-29 | Applied Materials, Inc. | RF plasma source for material processing |
US6331754B1 (en) * | 1999-05-13 | 2001-12-18 | Tokyo Electron Limited | Inductively-coupled-plasma-processing apparatus |
JP2000331993A (ja) * | 1999-05-19 | 2000-11-30 | Mitsubishi Electric Corp | プラズマ処理装置 |
US6355108B1 (en) * | 1999-06-22 | 2002-03-12 | Applied Komatsu Technology, Inc. | Film deposition using a finger type shadow frame |
US6376807B1 (en) * | 1999-07-09 | 2002-04-23 | Applied Materials, Inc. | Enhanced cooling IMP coil support |
US6277253B1 (en) * | 1999-10-06 | 2001-08-21 | Applied Materials, Inc. | External coating of tungsten or tantalum or other refractory metal on IMP coils |
US6477980B1 (en) * | 2000-01-20 | 2002-11-12 | Applied Materials, Inc. | Flexibly suspended gas distribution manifold for plasma chamber |
US6447636B1 (en) * | 2000-02-16 | 2002-09-10 | Applied Materials, Inc. | Plasma reactor with dynamic RF inductive and capacitive coupling control |
US6441555B1 (en) * | 2000-03-31 | 2002-08-27 | Lam Research Corporation | Plasma excitation coil |
US6649543B1 (en) * | 2000-06-22 | 2003-11-18 | Micron Technology, Inc. | Methods of forming silicon nitride, methods of forming transistor devices, and transistor devices |
US6348126B1 (en) * | 2000-08-11 | 2002-02-19 | Applied Materials, Inc. | Externally excited torroidal plasma source |
US6551446B1 (en) * | 2000-08-11 | 2003-04-22 | Applied Materials Inc. | Externally excited torroidal plasma source with a gas distribution plate |
JP4459475B2 (ja) * | 2000-09-01 | 2010-04-28 | 治 高井 | 酸化珪素膜の製造方法 |
US6458722B1 (en) * | 2000-10-25 | 2002-10-01 | Applied Materials, Inc. | Controlled method of silicon-rich oxide deposition using HDP-CVD |
US6765178B2 (en) * | 2000-12-29 | 2004-07-20 | Applied Materials, Inc. | Chamber for uniform substrate heating |
JP3924483B2 (ja) * | 2001-03-19 | 2007-06-06 | アイピーエス リミテッド | 化学気相蒸着装置 |
KR100444189B1 (ko) * | 2001-03-19 | 2004-08-18 | 주성엔지니어링(주) | 유도결합 플라즈마 소스의 임피던스 정합 회로 |
JP2003007620A (ja) * | 2001-06-20 | 2003-01-10 | Mitsubishi Heavy Ind Ltd | クリーニング方法 |
US6824658B2 (en) * | 2001-08-30 | 2004-11-30 | Applied Materials, Inc. | Partial turn coil for generating a plasma |
CN1172022C (zh) * | 2001-10-11 | 2004-10-20 | 矽统科技股份有限公司 | 沉积过程的工作平台 |
JP3891267B2 (ja) * | 2001-12-25 | 2007-03-14 | キヤノンアネルバ株式会社 | シリコン酸化膜作製方法 |
US20030015965A1 (en) * | 2002-08-15 | 2003-01-23 | Valery Godyak | Inductively coupled plasma reactor |
US6902960B2 (en) * | 2002-11-14 | 2005-06-07 | Sharp Laboratories Of America, Inc. | Oxide interface and a method for fabricating oxide thin films |
US6689646B1 (en) * | 2002-11-14 | 2004-02-10 | Sharp Laboratories Of America, Inc. | Plasma method for fabricating oxide thin films |
US6876155B2 (en) * | 2002-12-31 | 2005-04-05 | Lam Research Corporation | Plasma processor apparatus and method, and antenna |
JP4115283B2 (ja) * | 2003-01-07 | 2008-07-09 | シャープ株式会社 | 半導体装置およびその製造方法 |
-
2004
- 2004-11-16 US US10/990,185 patent/US20060105114A1/en not_active Abandoned
-
2005
- 2005-11-11 TW TW094139705A patent/TWI301646B/zh not_active IP Right Cessation
- 2005-11-15 WO PCT/US2005/041231 patent/WO2006073568A2/en active Application Filing
- 2005-11-15 JP JP2007541414A patent/JP5419354B2/ja not_active Expired - Fee Related
- 2005-11-15 CN CN200580039023.2A patent/CN101310036B/zh not_active Expired - Fee Related
- 2005-11-15 KR KR1020077012560A patent/KR100932815B1/ko active IP Right Grant
-
2012
- 2012-07-06 JP JP2012152419A patent/JP2012248855A/ja not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
KR100932815B1 (ko) | 2009-12-22 |
WO2006073568A3 (en) | 2007-12-27 |
JP2008521218A (ja) | 2008-06-19 |
CN101310036B (zh) | 2014-08-06 |
JP5419354B2 (ja) | 2014-02-19 |
TWI301646B (en) | 2008-10-01 |
US20060105114A1 (en) | 2006-05-18 |
CN101310036A (zh) | 2008-11-19 |
TW200625448A (en) | 2006-07-16 |
WO2006073568A2 (en) | 2006-07-13 |
KR20070085708A (ko) | 2007-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5419354B2 (ja) | 低温ポリシリコンtftのための多層高品質ゲート誘電体 | |
US7955510B2 (en) | Oxide etch with NH4-NF3 chemistry | |
US7780793B2 (en) | Passivation layer formation by plasma clean process to reduce native oxide growth | |
US4985372A (en) | Method of forming conductive layer including removal of native oxide | |
US8105958B2 (en) | Semiconductor device manufacturing method and plasma oxidation treatment method | |
JP4334225B2 (ja) | 電子デバイス材料の製造方法 | |
KR101188574B1 (ko) | 절연막의 형성 방법 및 반도체 장치의 제조 방법 | |
US20040134429A1 (en) | Film forming method and film forming apparatus | |
KR101122347B1 (ko) | 절연막의 형성 방법 및 반도체 장치의 제조 방법 | |
US20070020903A1 (en) | Hybrid PVD-CVD system | |
US20070080141A1 (en) | Low-voltage inductively coupled source for plasma processing | |
US20080000551A1 (en) | Insulating Film Forming Method and Substrate Processing Method | |
JP2016528734A (ja) | エピタキシャル成長に先立って基板表面を予洗浄するための方法及び装置 | |
US8247331B2 (en) | Method for forming insulating film and method for manufacturing semiconductor device | |
JPH11168090A (ja) | 半導体製造方法 | |
CN112740376B (zh) | 半导体装置的制造方法、基板处理装置和记录介质 | |
EP0504758B1 (en) | Plasma etching method for silicon containing layer | |
JP7117354B2 (ja) | 半導体装置の製造方法、基板処理装置、およびプログラム | |
JP2009044088A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20121204 |