JP2012248445A

JP2012248445A - 開閉器

Info

Publication number: JP2012248445A
Application number: JP2011119925A
Authority: JP
Inventors: Toshiyuki Onchi; 俊行恩地; Yoshinori Yamauchi; 芳准山内; Masaru Isozaki; 優磯崎; Yoshinobu Hamada; 佳伸浜田
Original assignee: Fuji Electric Co Ltd; Fuji Electric FA Components and Systems Co Ltd
Current assignee: Fuji Electric Co Ltd; Fuji Electric FA Components and Systems Co Ltd
Priority date: 2011-05-30
Filing date: 2011-05-30
Publication date: 2012-12-13

Abstract

【課題】遮断システムを大型化することなく、電流を遮断できるようにする。
【解決手段】第１の電源側端子４ａと第１の負荷側端子４ｂとの間に接続された第１の接点部３ａと、第２の電源側端子６ａと第２の負荷側端子６ｂとの間に接続された第２の接点部３ｂと、前記接点部３ａ、３ｂに発生したアークを消弧する消弧装置とを備えた開閉器において、前記第１の接点部３ａと並列に半導体素子５を接続し、前記第２の接点部３ｂを補助接点とする。
【選択図】図２

Description

本発明は、半導体素子を用いて、電流を遮断するようにした直流遮断器などの開閉器に関する。

この種の開閉器として、接点部に並列に半導体素子を接続した直流遮断器が特許文献１に開示されている。
図５は、半導体素子を用いた従来の遮断器の回路図である。

図において、直流電源Ｅに第1の開閉器である遮断器１１と、第２の開閉器などの補助接点１４を介して負荷１２が接続されている。遮断器１１は、接点部１３と、接点部１３に並列に接続されたＩＧＢＴからなる半導体素子１５とを備えている。

遮断器のオン状態では、接点部１３及び補助接点１４をオンとし、半導体素子１５はオフ状態となっており、電流は、直流電源Ｅから接点部１３および補助接点１４を介して負荷１２に到る。

このような遮断器において、電流遮断時には、半導体素子１５をオン状態とし、引き続いて接点部１３を開極させる。このとき、接点部１３に流れていた電流は、接点部１３の開極と同時に半導体素子１５側に転流する。そして、半導体素子１５をオフすることで、半導体素子１５に流れていた電流も遮断される。その後、補助接点１４を開極し、直流電源Ｅから負荷１２が完全に切り離される。

通常、電気接点の開極時には接点間にアークが発生し、これを消滅させるための様々な工夫が必要となる。しかしながら本構成においては、分流回路として半導体素子１５を設けたので、接点間にアークが発生することなく、速やかに電流は半導体素子側へと転流する。このため、電気接点側にはアーク消滅のための付加的な構成が不要となり、通電容量のみを考慮して設計することができる。さらに、半導体素子は、常時の通電がなく、電流遮断時のごく短時間のみ電流が通電するため、温度上昇の問題を回避することができる。

特開２００４−２２５２５号公報

ところで、特許文献１に記載の遮断器は、接点部１３に半導体素子１５を並列に接続し、遮断時に半導体素子を利用して、電流を遮断するようにしたものである。
しかしながら、従来の構成では、接点部１３を有する第１の開閉器である遮断器１１に補助接点１４を有する第２の開閉器を接続しているために、遮断システム全体として、有接点機器が２台必要となり、遮断システムが大型化してしまうという欠点があった。

そこで、本発明の課題は、遮断システムを大型化することなく、電流を遮断できるようにした開閉器を提供することにある。

上記課題を達成するために、本発明によれば、第１の電源側端子と第１の負荷側端子との間に接続された第１の接点部と、第２の電源側端子と第２の負荷側端子との間に接続された第２の接点部と、前記接点部に発生したアークを消弧する消弧装置とを備えた開閉器において、前記第１の接点部と並列に半導体素子を接続し、前記第２の接点部を補助接点としたことを特徴とする。

また、前記開閉器において、前記第２の接点部を第１の接点部よりも遅れて開極するように構成することが好ましい。例えば、第２の接点部のワイプ量を変化させて第２の接点部の開極を遅らせるようにする、あるいは第２の接点部を開閉駆動する開閉機構部にリンク機構を設けて第２の接点部の開極を遅らせるようにすることができる。

前記半導体素子としては、ＩＧＢＴ、ＭＯＳ−ＦＥＴ、ＧＴＯサイリスタ、トランジスタを用いることができる。

本発明によれば、第１の接点部と並列に半導体素子を接続し、第２の接点部を補助接点としたので、遮断システムを大型化することなく、電流遮断を行うことができる。

本発明の実施形態を示す回路遮断器の上面図回路遮断器のオン状態を示す回路図回路遮断器のオフ状態を示す回路図本発明の３極型の回路遮断器のオフ状態を示す回路図従来例を示す遮断器の回路図

以下、本発明の実施の形態を図１〜図４に基づいて説明する。
なお、本実施形態では、開閉器として回路遮断器を例に説明する。
図１は、本発明の実施形態を示す回路遮断器の上面図、図２は、回路遮断器のオン状態を示す回路図、図３は、回路遮断器のオフ状態を示す回路図である。

本発明は、電源側端子及び負荷側端子との間に接続された第１および第２の接点部を備えた２極以上で構成される開閉器において、第１の接点部と並列に半導体素子を接続し、第２の接点部を補助接点として利用するようにしたものである。
図において、本実施形態の回路遮断器１は、２極型の回路遮断器であり、ケースとカバーからなる本体ケース２内に、第１の接点部３ａ及び第２の接点部３ｂと、図示しない開閉機構部、過電流検出装置、消弧装置が収納されている。なお、接点部３ａ、３ｂと過電流検出装置、消弧装置は、各相毎にそれぞれ本体ケース２内に収納されている。また、第１の接点部３ａ、第２の接点部３ｂは、それぞれ例えば可動接点と固定接点とから構成することができる。
開閉機構部は、接点部３ａ、３ｂを開閉駆動するものであり、過電流検出装置は過電流を検出するものであり、消弧装置は、接点部３ａ、３ｂに発生したアークを消弧するものである。また、４ａ、６ａは電源が接続される第１および第２の電源側端子、４ｂ、６ｂは負荷が接続される第１および第２の負荷側端子である。そして、第１の電源側端子４ａ、第１の接点部３ａ、第１の負荷側端子４ｂで一方の通電路を構成し、第２の電源側端子６ａ、第２の接点部３ｂ、第２の負荷側端子６ｂで他方の通電路を構成している。

また、７は、本体ケース２から操作部が突出する操作ハンドルであり、該操作ハンドル７をオン、オフ操作することにより、開閉機構部を介して接点部３ａ、３ｂを閉極、開極することができる。

ここで、本実施形態では、第１の通電路である第１の接点部３ａに並列にＩＧＢＴからなる半導体素子５を接続している。また、他方の通電路である第２の接点部３ｂについては、第１の接点部３ａよりも遅れて開極するように構成する。例えば、可動接点及び固定接点からなる接点部３ｂのワイプ量を変化させることや、接点部３ｂを駆動する開閉機構部にリンク機構を追加することで、第２の接点部３ｂを第１の接点部３ａよりも遅れて開極させることができる。

また、半導体素子としては、ＩＧＢＴ以外にも、ＭＯＳ−ＦＥＴ、ＧＴＯサイリスタ、トランジスタなどを用いることができる。
このような構成において、回路遮断器を直流遮断器として使用する場合、図２に示すように、接点部３ａ、３ｂが閉極している状態では、電流は、第１の電源側端子４ａ、第１の接点部３ａ、第１の負荷側端子４ｂ、図示しない負荷を経由して、第２の負荷側端子６ｂ、第２の接点部３ｂ、第２の電源側端子６ａに流れている。

ここで、回路遮断器に過電流が流れると、図３に示すように、一方の通電路の第１の接点部３ａが開極する。このとき、半導体素子５をオン状態とすることにより、第１の接点部３ａに流れていた電流を半導体素子５側に転流させることができる。これにより、接点部間にアークが発生することを防止できる。その後、半導体素子５をオフすることで、半導体素子５に流れていた電流が遮断される。また、他方の通電路の第２の接点部３ｂが第１の接点部３ａの開極よりも遅れて開極し、電源側と負荷側の回路が完全に切り離される。

このように本実施形態によれば、回路遮断器の一方の通電路である第１の接点部３ａに並列に半導体素子を接続し、他方の通電路である第２の接点部を補助接点として利用するようにしたので、接点間にアークが発生することなく電流を遮断できるとともに、１台の遮断器で電流遮断が行えるので、遮断システムの大型化を防止できる。

なお、本実施形態では、２極型の回路遮断器について説明したが、２極以上、例えば３極型の回路遮断器に適用するようにしてもよい。
図４は、本発明の３極型の回路遮断器のオフ状態を示す回路図である。なお、図４において、図２に対応する同一部材には同一符号を付して詳細な説明は省略する。

３極型の回路遮断器１０は、図４に示すように、第１の電源側端子４ａと第１の負荷側端子４ｂとの間に第１の接点部３ａを設けるとともに、該第１の接点部３ａに並列に半導体素子５を接続した第１の通電路と、第２の電源側端子６ａと第２の負荷側端子６ｂとの間に第２の接点部３ｂを設けた第２の通電路と、第３の電源側端子８ａと第３の負荷側端子８ｂとの間に第３の接点部３ｃを設けた第３の通電路から構成されている。

ここで、３極型の回路遮断器の場合の接続例を図４に示す。図において、例えば、第１の電源側端子４ａに直流電源のプラス側を接続し、第３の電源側端子８ａに直流電源のマイナス側を接続する。また、第１の負荷側端子４ｂと第２の電源側端子６ａとの間を電気的に接続するとともに、第２の負荷側端子６ｂと第３の負荷側端子８ｂとの間に負荷を接続するようにする。

このような３極型の回路遮断器において、第１〜第３の接点部が閉極している状態では、電流は、第１の電源側端子４ａ、第１の接点部３ａ、第１の負荷側端子４ｂ、第２の電源側端子６ａ、第２の接点部３ｂ、第２の負荷側端子６ｂ、図示しない負荷を経由して、第３の負荷側端子８ｂ、第３の接点部３ｃ、第３の電源側端子８ａに流れている。ここで、回路遮断器に過電流が流れると、第１の通電路の第１の接点部３ａが開極する。このとき、半導体素子５をオン状態とすることにより、第１の接点部３ａに流れていた電流を半導体素子５側に転流させることができる。これにより、図２に示す２極側の回路遮断器と同様に、３極型の回路遮断器においても、過電流が流れた際に、接点間にアークが発生することなく電流を遮断することができる。

なお、開閉器として、回路遮断器以外にも２極以上で構成される電磁接触器やリレーに適用することもできる。

１回路遮断器
３ａ第１の接点部
３ｂ第２の接点部
４ａ電源側端子
４ｂ負荷側端子
５半導体素子
６ａ電源側端子
６ｂ負荷側端子

Claims

第１の電源側端子と第１の負荷側端子との間に接続された第１の接点部と、第２の電源側端子と第２の負荷側端子との間に接続された第２の接点部と、前記接点部に発生したアークを消弧する消弧装置とを備えた開閉器において、
前記第１の接点部と並列に半導体素子を接続し、前記第２の接点部を補助接点としたことを特徴とする開閉器。
前記第２の接点部を第１の接点部よりも遅れて開極するように構成したことを特徴とする請求項１に記載の開閉器。
第２の接点部のワイプ量を変化させて第２の接点部の開極を遅らせるようにしたことを特徴とする請求項２に記載の開閉器。
第２の接点部を開閉駆動する開閉機構部にリンク機構を設けて第２の接点部の開極を遅らせるようにしたことを特徴とする請求項２に記載の開閉器。
半導体素子がＩＧＢＴ、ＭＯＳ−ＦＥＴ、ＧＴＯサイリスタ、トランジスタであることを特徴とする請求項１に記載の開閉器。