JP2012244584A - 固体撮像装置、撮像システム - Google Patents

Abstract

【課題】高フレームレートの映像出力に適した固体撮像装置を提供する。
【解決手段】マトリクス状に配列された複数の光電変換部と、列ごとに設けられ、各光電変換部で生成された信号電荷を電荷パケットとして転送する複数の垂直転送器とを含む撮像部１０１と、撮像部１０１から複数の電荷パケットを受け取って転送する水平転送器１０６と、水平転送器１０６における所定個数の転送段ごとに１つの転送段は分岐転送段１０６Ａであり、各分岐転送段１０６Ａに、隣接する転送段１０６Ｂとは異なる方向に隣接して設けられ、分岐転送段１０６Ａから電荷パケットを取得して保持する複数の取り出し部１０７と、各取り出し部１０７に隣接して設けられ、取り出し部１０７から電荷パケットを取得し、電圧信号に変換して出力する複数の出力回路１０８と、を備える。
【選択図】図３

Description

本発明は、固体撮像装置に関し、特に複数の水平転送部を備えた固体撮像装置に関する。

昨今、デジタルカメラなどの撮影装置において固体撮像装置が広く用いられている。そのような固体撮像装置の一例が、特許文献１に開示されている。

図１９に、特許文献１に開示された従来技術の固体撮像装置９００の構成例を示す。

固体撮像装置９００は、２次元状に配列された複数のフォトダイオードと各フォトダイオードで得られた信号電荷を電荷パケットとして垂直方向に転送するインターライン状に配置された垂直転送ＣＣＤ（ＶＣＣＤ）９０２とを含む撮像部９０３と、ＶＣＣＤで転送された信号を水平方向に転送する水平転送ＣＣＤ（ＨＣＣＤ）９０４、９０５と、転送された信号電荷を電圧信号に変換して出力する出力回路９０８、９０９からなり、特にＨＣＣＤ９０４、９０５と出力回路９０８、９０９がそれぞれ２個配置されてなる所に構造的特徴を有する。

ＶＣＣＤから転送される信号電荷の全てを独立に出力する場合には、２個のＨＣＣＤ９０４、９０５に振分けて転送し、２個の出力回路９０８、９０９から独立した２系列の信号として出力し、外部の信号処理回路で１系列の信号に合成する。

一方、解像度を犠牲にして感度を向上させるべくＨＣＣＤ内部で水平方向に電荷パケットを混合した場合には、ＨＣＣＤ９０４、９０５の内、ＶＣＣＤに近い一方のＨＣＣＤ９０４だけで混合電荷パケットを転送し、１個の出力回路９０８だけから出力する。

特開平５−４１８３５号公報

上記の背景技術のような構成では、複数のＨＣＣＤを並列に配置するため、ＨＣＣＤ間の並列転送を必要とし、この並列転送のために、複雑な電極レイアウト（チャネル形状）を伴い、且つ必然的に長い転送長（ＨＣＣＤの幅）になるため、転送損失に起因する固定パーターンノイズ（ＦＰＮ）を発生しやすい。

また、ＨＣＣＤの各転送段は、所定量の信号電荷を転送するに足る容量（面積）を有する必要が有り、出力チャネル数を増加させる事で占有面積の増大を招く。従って並列ＨＣＣＤ数は、現実的には２〜４個に限られる。全信号電荷の読出し速度の指標としてのフレームレートの上限は、大略並列チャネル（ＨＣＣＤと出力回路）の数に比例する。従って、従来技術を用いたとしても、せいぜい４倍のフレームレートに留まる。

また、１個のＨＣＣＤ内で電荷パケットを混合し、混合された電荷パケットを該ＨＣＣＤで転送し、出力するので、信号電荷の混合量の上限は、ＨＣＣＤの各転送段の転送容量で決定されてしまう。

本発明は、上記のような課題を解決すべくなされたものであり、第１の目的は、固定パターンノイズの発生を抑えつつ高フレームレートの映像出力を可能ならしめる好適な構成の固体撮像装置を提供することであり、第２の目的は、所望の解像度に応じて電荷パケットの混合を柔軟に実行できる固体撮像装置を提供することである。

上記の課題を解決するために、本発明の固体撮像装置の１つの態様は、マトリクス状に配列され、入射光量に応じた量の信号電荷を生成する複数の光電変換部と、前記マトリクスの各列に設けられ、対応する列の各光電変換部で生成された信号電荷を電荷パケットとして転送する複数の垂直転送器と、前記複数の垂直転送器の最終転送段に到達した複数の電荷パケットを受け取って転送する水平転送器と、前記水平転送器における所定個数の転送段ごとに１つの転送段は分岐転送段であり、各分岐転送段に、隣接する転送段とは異なる方向に隣接して設けられ、対応する分岐転送段から電荷パケットを取得して保持する複数の取り出し部と、前記各取り出し部に隣接して設けられ、対応する取り出し部から電荷パケットを取得し、取得した電荷パケットが有する電荷量に応じた電圧信号に変換して出力する複数の出力回路と、を備える。

また、前記水平転送器の各転送段および前記取り出し部には、電荷パケットの転送を制御するための電位が印加される１個以上の電極が設けられ、前記各分岐転送段に隣接する転送段に設けられる電極と前記取り出し部に設けられる電極とは、それぞれ独立した電位が印加可能に構成され、前記分岐転送段から隣接する転送段に電荷パケットを転送するに際しては、前記取り出し部に設けられる電極に電荷パケットの転送障壁を形成する電位が印加され、前記分岐転送段から前記取り出し部に電荷パケットを転送するに際しては、前記隣接する転送段に設けられる電極に電荷パケットの転送障壁を形成する電位が印加されてもよい。

また、前記取り出し部は、前記水平転送器で転送された複数の電荷パケットを、対応する分岐転送段から受け取って混合し、前記出力回路は、対応する取り出し部から前記混合された電荷パケットを取得し電圧信号に変換して出力してもよい。

また、前記取り出し部は、前記水平転送器の前記各転送段が有する電荷保持容量よりも大きい電荷保持容量を有してもよい。

また、前記水平転送器が１個の転送段あたり１個の電荷パケットを転送し、前記取り出し部にてｎ１個の電荷パケットの混合とｎ２個の電荷パケットの混合とを行う場合に、ｎ１とｎ２の最小公倍数をｎとして、前記水平転送器のｎの整数倍の個数の転送段ごとに１つの転送段が前記分岐転送段であってもよい。

また、前記取り出し部にて、さらに、ｎの倍数でないｎ３個の電荷パケットの混合を行う場合に、ｎとｎ３の最小公倍数をｍとして、前記水平転送器のｍ個の転送段ごとに１個の分岐転送段のみから、対応する取り出し部に電荷パケットを取り出し、他の分岐転送段は、隣接する転送段に電荷パケットを転送してもよい。

また、前記他の分岐転送段に隣接する取り出し部に電荷パケットの転送障壁を形成し、前記他の分岐転送段に対応する出力回路を休止状態としてもよい。

また、前記取り出し部にて、ｎ１個の電荷パケットの混合を行う場合と、ｎ２個の電荷パケットの混合を行う場合とで、前記水平転送器は、同一周波数ｆの制御信号で転送駆動され、前記出力回路は、周波数ｆ／ｎ１、ｆ／ｎ２の制御信号でリセットされるとしてもよい。

また、前記水平転送器は、前記取り出し部にてより多数の電荷パケットが混合される場合ほど、より高い周波数の制御信号で転送駆動され、前記出力回路は、対応する取り出し部から取得した電荷パケットを、前記取り出し部にて混合された電荷パケットの個数によらず略一定時間保持するように制御されてもよい。

また、前記複数の光電変換部は、複数の波長範囲のうち各対応する波長範囲の光のみから信号電荷を生成する波長選択性を有し、前記固体撮像装置は、さらに、前記複数の垂直転送器の最終転送段に到達した複数の電荷パケットのうち、同一の波長選択性を有する光電変換部で生成された電荷パケットのみを選択的に、前記水平転送器に転送する選択転送器を備え、前記水平転送器は、同時には、前記選択転送器から転送された同一の波長選択性を有する光電変換部で生成された電荷パケットのみを転送してもよい。

また、前記複数の光電変換部は、赤、緑、青のうち各対応する色の光のみから信号電荷を生成光電変換部であり、ベイヤー配列に従って配列されていてもよい。

また、前記水平転送器で転送される複数の電荷パケットのうち連続に並ぶ複数の電荷パケットを前記取り出し部にて混合する場合に、前記電荷パケットの最初の１つが前記分岐転送段に移動するまで、前記取り出し部に電荷パケットの転送障壁を形成しつつ、前記分岐転送段から隣接する転送段に、前記所望電荷パケットに先行する電荷パケットを転送し、前記所望電荷パケットの最初の１つが前記分岐転送段に移動した後は、前記隣接する転送段に電荷パケットの転送障壁を形成しつつ、前記分岐転送段から前記取り出し部に、前記所望電荷パケットを順次転送し、前記取り出し部にて前記複数の所望電荷パケットを混合してもよい。

また、前記水平転送器の各転送段は、前記マトリクスの列ピッチの少なくとも２倍の長さを有していてもよい。

また、前記複数個の出力回路は前記出力回路と同数のアナログ信号処理回路に並列に接続され、各アナログ信号処理回路は前記出力回路あたりの前記転送段の数と同数のアナログデジタル変換回路と、前記出力回路から直列に供給される１個以上の信号を、各信号に対応するＡＤ変換回路に選択的に伝達するためのスイッチング回路と、を備え、前記１個以上の信号を前記アナログデジタル変換回路に伝達した後に、前記アナログデジタル変換回路を同時に動作させて１個以上のデジタル信号を同時に得てもよい。

本発明は、このような固体撮像装置として実現できるだけでなく、このような固体撮像装置を搭載してなる撮像システムとして実現することもできる。

本発明に係る固体撮像装置は、上述のように、並列出力構造として、従来技術で用いられる複数のＨＣＣＤ間の並列転送路を必要とせず、並列出力数によらず、シンプルな電極レイアウト（チャネル形状）で、且つ一定の短い転送長で構成できる。従って、ＨＣＣＤ間転送不良に起因する固定パーターンノイズ（ＦＰＮ）の発生や転送長に起因する転送効率の低下を回避することができる。

また、本発明に係る固体撮像装置は、並列出力数を所定の分割則に従って略自由に選択できるので、高フレームレート読出しを容易に実現できる。

また、本発明に係る固体撮像装置は、ＭＩＸ電極を設けることにより、同色の電荷パケットの混合を、ＨＣＣＤ内で行う必要が無く、ＨＣＣＤからＭＩＸ電極への転送回数で混合される電荷パケットの個数が決まるため、混合数選択の自由度が高く、且つ各ＨＣＣＤの電荷蓄積容量を必要最小限に設定でき、ＨＣＣＤの駆動に伴う消費電力を低減できる。

また、本発明に係る固体撮像装置は、分岐電極からの転送方向を自在に制御できるので、ベイヤー配列の９画素（水平３画素）の電荷パケットを混合する場合のように、色ごとに混合されるべき画素の範囲が異なる場合においても、分割領域を跨いだ転送動作により、容易に所望の混合範囲の画素の電荷パケットを混合することができる。

また、本発明に係る固体撮像装置は、複数の並列出力に対して、複数の並列入力を有する１個のアナログフロントエンドＩＣでチップレベルで受けるので、無駄な電力を消費することなく、且つカメラシステム内の空間的占有スペースを最小限に小さくできる。

本発明の実施の形態に係る固体撮像装置の全体構成概略図 ベイヤー配列を適用した撮像部の部分構成図 本発明の実施例における水平転送器の構成図 電荷パケット混合動作を説明する原理図 本発明による水平３画素電荷パケット混合動作の原理図 本発明による水平３画素電荷パケット混合動作の原理図 本発明による水平５画素電荷パケット混合動作の原理図 本発明による水平５画素電荷パケット混合動作の原理図 本発明の変形例に係る分割領域のまとめを説明する概念図 本発明による動作タイミングの一例を示すタイミングチャート 本発明による動作タイミングの一例を示すタイミングチャート 本発明による動作タイミングの一例を示すタイミングチャート 本発明の変形例に係る動作タイミングを示すタイミングチャート ＣＣＤチップとＡＦＥチップとの間の多チャネル接続の概念図 （ａ）本発明を用いたカメラ本体の断面略図、（ｂ）電子制御系のブロック図 （ａ）〜（ｅ）本発明のカメラシステムの動作モードを説明する図 本カメラシステムによる静止画の撮影動作シーケンス 本カメラシステムによる高速連写の動作シーケンス 従来技術の固体撮像装置の構成例

図１に、本発明の実施の形態に係る固体撮像装置の全体構成概略図を示す。

実施の形態に係る固体撮像装置は、第１の半導体基板に形成された多チャンネルイメージセンサ（ＣＣＤ）チップ１００と、第２の半導体基板に形成された多チャンネルアナログフロントエンド（ＡＦＥ）チップ２００とで構成される。

ＣＣＤチップ１００には、ＣＣＤ（電荷結合素子）を用いたイメージセンサが形成されており、イメージセンサは、撮像部１０１、選択転送器１０５、水平転送器１０６、取り出し部１０７、及び出力回路１０８からなる。

撮像部１０１は、撮像機能を有しｍ個に分割されている。撮像部１０１は、一例として、光電変換素子を含む複数の光電変換部と、各光電変換部で生成された信号電荷を電荷パケットとして紙面の上から下に向けて転送する垂直転送器からなる。垂直転送器は、ＣＣＤで構成され、ＶＣＣＤとも表記される。

選択転送器１０５は、垂直転送器で転送された電荷パケットを受け取り、選択的に水平転送器１０６に転送する。水平転送器は、ＣＣＤで構成され、ＨＣＣＤとも表記される。

水平転送器１０６は、選択転送器１０５から受け取った電荷パケットを、紙面右から左に転送し、撮像部１０１の分割に対応して、ｍ個に分割されてなる。前記ｍ個に分割された水平転送器１０６は、各々の分割部分において、取り出し部１０７を介して出力回路１０８に接続され、出力回路１０８は取り出し部１０７に転送された電荷パケットが有する電荷量に応じた電圧信号を出力する。

ｍ個の出力回路から出力されたｍ系列の信号は、後述する接続部１０９を介して、第２の半導体基板に形成された多チャンネルアナログフロントエンド（ＡＦＥ）チップ２００に接続される。

ＡＦＥチップ２００には、ＣＣＤチップ１００から受け取った電圧信号を処理するアナログ信号処理回路が形成されており、ＡＤ変換回路により電圧信号をデジタル信号に変換して外部に出力する。

本発明の構成の特徴は、イメージセンサとアナログ信号処理回路、さらには、垂直制御パルス、水平制御パルス、電源を供給する駆動制御回路（図示せず）とを、各異なる半導体基板上に形成するところにある。

図２に、単板カラー撮像装置のカラーフィルタ配列で、最も一般的に使用されるベイヤー配列を適用した場合の撮像部１０１の部分構成図を示す。撮像部１０１は、画素ごとの光電変換部の間に垂直転送器１０２を配した、所謂インターライン形構造を有する。本実施例においては、垂直転送器１０２において１つの電荷パケットを保持し転送できる１転送段と１光電変換素子とは、１：１の関係で形成されてなる。従って、全光電変換素子の信号電荷を同時に垂直転送ＣＣＤに転送し、垂直方向に転送することができる。

太枠で囲まれた部分がベイヤー配列の色フィルタの配列単位１０１Ａを示し、赤色（Ｒ）、Ｒと水平方向に隣接する第１の緑色（Ｇｒ）、青色（Ｂ）、及びＢと水平方向に隣接する第２の緑色（Ｇｂ）からなる。この実施例では垂直転送器１０２の最終転送段に隣接して不要電荷排出ドレイン１０３と排出を制御する排出制御ゲート１０４が配置されているが、これらは本発明の構成要件では必ずしもない。選択転送器１０５は水平転送器１０６に選択的に電荷パケットを転送する。ｈｌｄ１と記された電極はＲ電荷パケットとＧｂ電荷パケットの転送を制御し、ｈｌｄ２と記された電極はＧｒ電荷パケットとＢ電荷パケットの転送を制御する。水平転送器１０６から取り出し部１０７を介して出力回路１０８に至る構成に関しては、図３及び図４で説明する。

図３に、本発明の実施例における水平転送器１０６の構成図を示す。水平転送器１０６は、各転送段に４個の電極を有し４相の転送パルスφ１、φ２、φ３、φ４にて駆動される一般的な４相駆動ＣＣＤの変形である。

水平転送器１０６の転送段のうちの、各分割領域に含まれる１個が分岐転送段１０６Ａであり、分岐転送段１０６Ａには、隣接する転送段１０６Ｂとは異なる方向に隣接して、取り出し部１０７が設けられる。

分岐転送段１０６Ａおよび分岐転送段１０６Ａに隣接する転送段１０６Ｂにおいて互いに隣接して設けられる電極は、分岐電極１２および水平バリア電極１３と称される。

取り出し部１０７において分岐電極１２に隣接して設けられる電極は、ＭＩＸ電極１４と称される。ＭＩＸ電極１４は、後述の電荷パケットを混合加算し蓄積する機能を有し、また、周知の出力ゲートを経て、フローティングディフュージョン形の電荷検出部（ＦＤ）２５へ電荷パケットを転送する機能も有する。

ＦＤ部２５で電圧変換された信号は、周知の電流増幅型のソースフォロア回路を介して、ＡＦＥチップ２００に送られる。ＦＤ部２５とソースフォロア回路とで、出力回路１０８が構成される。

周知の如く、一般的な４相駆動ＣＣＤでは、各独立した位相の転送パルスを印加可能な４個の電極を一組として１転送段を形成し、各位相の電極は電気的に共通に接続される。しかるに、本発明に於いては、分岐転送段１０６Ａと分岐転送段１０６Ａに隣接する転送段１０６Ｂに設けられる同一相の少なくとも１組の電極が、互いに独立した転送パルスを印加可能に構成されることを特徴とする。図３の例では、転送段１０６Ｂの水平バリア電極１３（φ１Ｂ）及び分岐転送段１０６Ａの電極（φ１Ａ）が、そのような構成に対応する。

次に、分岐電極１２、水平バリア電極１３、及びＭＩＸ電極１４に所望の電位を印加することで電荷転送方向を選択する動作原理を説明する。

まず、選択転送器１０５から水平転送器１０６に転送された電荷パケットは、直接又は水平転送を経て、分岐電極１２がある分岐転送段１０６Ａに転送される。このとき、水平バリア電極１３にφ１Ａと同一位相のパルスが印加され、ＭＩＸ電極１４がＬＯＷレベル（電荷パケットの転送障壁が形成される電位：以降Ｌレベルと記す）に保持されると、電荷パケットは紙面の右から左に水平転送（白矢印１１）される。

一方、水平バリア電極１３がＬレベルに保持され、ＭＩＸ電極１４にＨｉｇｈレベル（電荷パケットが流入する電位：以降Ｈレベルと記す）が印加されると、電荷パケットは分岐転送段１０６Ａから取り出し部１０７に垂直転送される（白矢印１０）。即ち水平バリア電極１３とＭＩＸ電極１４とを電気的に制御することで２種類の電荷転送方向のうちの一方を任意に選択することができる。

さらに、ＭＩＸ電極１４をＨレベルに保持し、且つ水平バリア電極１３をＬレベルに保持した状態で水平転送器１０６内の電荷パケットをｋ段にわたり転送することで、ｋ個の電荷パケットが取り出し部１０７にて混合加算される。この効果については後述する。

本発明によれば撮像部１０１のｍ個の分割領域の各々の出力回路１０８から並列に信号を出力することができるので、大略すれば出力データレートをｍ倍に高め、原理的にはｍ倍のフレームレートの高速撮像を実現することができる。

図４に、電荷パケット混合動作を説明する原理図を示す。この例では、水平２画素に対し、４相の水平転送ＣＣＤの１個の転送段が形成されている。ベイヤー配列の場合、周知のように、撮像部１０１には、第１の緑色Ｇｒと赤色Ｒが水平方向に交互に並ぶ行と、青色Ｂと第２の緑色Ｇｂが交互に並ぶ行とが垂直方向に線順次を成して配列される。

まず、Ｒ／Ｇｒ行の電荷パケットが選択転送器１０５に転送され保持されている状態からＲ電荷パケットＲ１〜Ｒ６（図中では、丸で囲んだ数字で表されている）を選択的に水平転送器１０６に転送する。この状態の水平転送器１０６のチャネル電位分布を図４の（ａ）に示す。

図４においては、説明の便宜上、水平バリア電極１３の記載を省略し、ＭＩＸ電極１４を、分岐電極１２から水平転送器１０６の電荷転送方向に隣接する位置に記載しているが、図３で説明したとおり、実際のレイアウトでは、ＭＩＸ電極１４は、分岐電極１２に対して水平転送器１０６の電荷転送方向とは交差する方向に隣接して形成される。

また、以下の説明では、特に混同がない限り、電荷パケットが電極下の領域に転送されることを、電荷パケットが電極に転送される、と表記する。

ＭＩＸ電極１４に隣接したφ４電極、φ３電極に転送された１番目のＲ電荷パケットＲ１は、ＭＩＸ電極１４をＨレベルに、水平バリア電極１３をＬレベルに保持することで、ＭＩＸ電極１４に転送される（白矢印１０）。次に１転送段だけ転送動作をさせることで、２番目のＲ電荷パケットＲ２がＭＩＸ電極１４に転送され、１番目のＲ電荷パケットＲ１と混合される。この時の電位分布を図４の（ｂ）に示す。

Ｒ２がＭＩＸ電極１４に完全に転送された状態である図４の（ｃ）において、もしＭＩＸ電極１４をＬレベルに変化させると、混合されたＲ電荷パケットＲ１＋Ｒ２は、出力ゲート２０を通過してＦＤ部２５に転送され、前述の出力回路１０８から電荷量に応じた電圧信号が出力される。

一方、ＭＩＸ電極１４をＨレベルに保持したままにしておくことで、同様の転送動作を経て３番目のＲ電荷パケットＲ３が、図４の（ｄ）に示すようにＭＩＸ電極１４に転送され混合される。図４の（ｅ）の状態に至ってＭＩＸ電極１４をＬレベルに変化させることで、３画素の混合電荷パケットＲ１＋Ｒ２＋Ｒ３はＦＤ部２５に転送され、前述の出力回路１０８から電荷量に応じた電圧信号が出力される。その後、ＦＤ部２５の残留電荷は、排出制御ゲート２２を通過して、排出ドレイン２１に排出される。

Ｒ電荷パケットＲ４、Ｒ５、Ｒ６の混合も同様に行うことができる。

なお、電荷パケットを混合する場合、ＭＩＸ電極１４は、そのチャネル電位分布が図示の如く階段状に形成することで、分岐電極１２への逆流を防止している。

続いて、Ｇｒ電荷パケットＧｒ１〜Ｇｒ６（図中では、四角で囲んだ数字で表されている）を選択転送器１０５から水平転送器１０６に転送し、上述と同様の動作で、Ｇｒ電荷パケットを混合することができる。

以上のように、ＭＩＸ電極１４をＨレベルに保持することで、水平転送の回数に応じて、原理的には任意の画素数の混合が可能になる。但し、水平転送器１０６の１分割領域あたりの転送段数が混合画素数の整数倍である必要がある。整数倍でなければ最後の混合において端数が生じてしまい、再生画面上に不均一な縦線が発生してしまう。

図４においては、転送段数が６段形成されているので、１画素（混合なし）、２画素、３画素、６画素の混合が可能である。換言すれば、所望の混合数をｎ１，ｎ２，ｎ３．．．．．とした場合に、水平転送器１０６の１分割あたりに必要な転送段数はｎ１，ｎ２，ｎ３．．．．．の最小公倍数の整数倍になる。これを、図４のベイヤー配列における分割画素数で表現すると、Ｒ電荷パケットとＧｒ電荷パケットとが別々に混合されるので、混合画素数の最小公倍数の２倍の整数倍の画素数に分割することになる。図４の例では、２画素、３画素、６画素の最小公倍数は６であるから、その２倍の１２画素が分割単位になる。

図５、図６に、ベイヤー配列における所謂９画素混合を、本発明を用いて行う場合の動作原理図を示す。図５、図６において、混合後Ｒ画素３０及び混合後Ｇｒ画素３１は、９画素混合の結果得られる混合重心の一例を示している。図の矢印の始点に当たる画素が同終点の混合画素に混合されことを示している。

即ち、垂直に各々３画素混合された電荷パケットが選択転送部６に転送された後、水平方向に同色の３個の混合電荷パケットが混合され３×３＝９画素分の電荷パケットが合算された１つの混合電荷パケットとなる。９画素混合の特長は周知の如く混合された画素の混合重心が、水平方向と垂直方向に均等に分布したベイヤー配列になる点にあり、再生画像の画質を高品位に保持できる点にある。

水平方向のＲ電荷パケットの混合単位３２とＧｒ電荷パケットの混合単位３３が、実線枠と点線枠とで各々示されている。ここで注意すべきはＲとＧｒの混合単位３２、３３が空間的に同一領域に位置しない点である。従って、各色で混合単位の空間的な位置を調整する（ずらせる）ための構成が必要になる。

そのような構成の本発明による実現について、図５を用いて説明する。

先ず、図５の（ａ）に示すようにＲ電荷パケットＲ１〜Ｒ６（図中では、丸で囲んだ数字で表されている）を水平転送器１０６に転送する。この場合、Ｒ電荷パケットの混合単位３２の境界は分岐転送段の位置にあるので、Ｒ電荷パケットは、単に、図４で説明した混合動作を行うことで混合される。即ち、水平バリア電極１３をＬレベルに、ＭＩＸ電極１４をＨレベルに保持して水平転送動作繰り返すことで３個のＲ電荷パケットがＭＩＸ電極１４下に１つの混合電荷パケットとして混合蓄積される。３個のＲ電荷パケットが１つの混合電荷パケットに混合されるたびに、図４で説明した如くＦＤ部２５に転送し、電荷量に対応する電圧信号を出力回路から出力する。この様子を図５の（ｂ）、（ｃ）、（ｄ）に示す。図５の（ｄ）には、このようにして水平３画素（垂直と合わせて９画素）混合されたＲ電荷パケットの混合単位が示されている。

次に、図６を参照して、混合単位３３の境界と分岐転送段の位置とがずれているＧｒ電荷パケットの混合原理を説明する。

選択転送器１０５から水平転送器１０６にＧｒ電荷パケットＧｒ１〜Ｇｒ６（図中では、四角で囲んだ数字で表されている）を転送した直後の水平転送器１０６のＧｒ電荷パケットの配置を図６の（ｅ）に示す。Ｇｒ電荷パケットの混合単位３３がＧｒ２、Ｇｒ３、Ｇｒ４であるのに対して、Ｇｒ１が分岐転送段に位置している。従って、このままＭＩＸ電極１４に転送して電荷パケットの混合を行うと、混合画素の重心が所望の位置からずれてしまい、画質が著しく劣化してしまう。

そこで、所望の混合単位で電荷パケットを混合するために、先ず、ＭＩＸ電極１４をＬレベルに保持し、水平バリア電極１３に水平転送パルスを印加して左方に１段転送する。これにより、所望の混合単位に先行する電荷パケットは、水平転送器１０６の次の分割領域に送られる。

その後、水平バリア電極１３をＬレベルに保持し、且つＭＩＸ電極１４をＨレベルに変化させ、図６の（ｆ）に示す如く２番目のＧｒ電荷パケットＧｒ２が分岐電極１２からＭＩＸ電極１４に転送されるように水平転送ＣＣＤを動作させる。

この動作を繰り返す事によって、ＭＩＸ電極１４下に、Ｇｒ電荷パケットＧｒ２、Ｇｒ３、Ｇｒ４を混合した混合電荷パケットＧｒ２＋Ｇｒ３＋Ｇｒ４が蓄積される。しかる後、混合電荷をＦＤ部２５へ転送し、出力回路１０８から電荷量に応じた電圧信号を出力する。

このとき、５番目の電荷パケットの後には、右隣接分割領域領域に属する１番目のＧｒ電荷パケットが転送されて続く。従って、次の混合動作では、Ｇｒ５＋Ｇｒ６＋Ｇｒ１の混合電荷パケットが得られる。図６の（ｆ）には、このようにして混合されたＧｒ電荷パケットの混合単位が示されている。図６から分かるように、所望の混合重心を得るためのＧｒ混合単位３３において、電荷パケットの混合が行われている。本発明の構造を用いることにより、このような分割領域をまたがる混合動作を容易に実現できる。

図７、図８に、分割領域をまたがる混合動作の第２の例を示す。第２の例として、水平同色５画素加算の動作原理を説明する。水平５画素混合における特長も混合重心を均等に分布させ得る点にあり、水平３画素混合技術の延長として位置付けられる。図７、図８において、混合後Ｒ画素３６及び混合後Ｇｒ画素３７は、垂直３画素、水平５画素の混合により得られる混合重心の一例を示している。また、水平方向のＲ電荷パケットの混合単位３８とＧｒ電荷パケットの混合単位３９とが、実線枠と点線枠とで各々示されている。

前記水平３画素混合の場合と同様に、先ず図７の（ａ）に示すように、水平バリア電極１３をＬレベル、ＭＩＸ電極１４をＨレベルに保持して、１行の全Ｒ電荷パケットを選択的に分割された水平転送ＣＣＤに転送し、３画素混合と同様に水平転送を繰返してＭＩＸ電極に転送し蓄積する。

Ｒ電荷パケットＲ１（図面中では丸で囲った番号で表す）からＲ５の５個のＲ電荷パケットが混合された後、ＭＩＸ電極１４をＬレベルにシフトして、Ｒの５画素混合電荷パケットをＦＤ部２５に転送し、電荷量に応じた電圧信号を出力回路１０８から出力する。

再び、ＭＩＸ電極１４をＨレベルに保持して図７の（ｂ）に示すように水平転送を開始する。Ｒ電荷パケットＲ６からＲ１０の５個のＲ電荷パケットがＭＩＸ電極下で混合され、ＭＩＸ電極１４をＬレベルにシフトすることでＦＤ部２５に転送され、電荷量に応じた電圧信号が出力回路１０８から出力される。図７の（ｂ）には、このようにして水平５画素混合されたＲ電荷パケットの混合単位が示されている。

水平５画素混合においては、前述のように混合画素数の整数倍の２倍が撮像部１０１の分割画素数になるので、１０画素の整数倍で分割する必要がある。前述の３画素混合と両立させるためには、３０画素を単位として分割する必要がある。

続いて図８の（ｃ）に示すように、Ｇｒ画素の電荷パケットを水平転送器１０６に転送する。Ｇｒの場合には混合単位がＧｒ電荷パケットＧｒ３〜Ｇｒ７、及びＧｒ電荷パケットＧｒ８〜Ｇｒ１０、Ｇｒ１、Ｇｒ２となる。ここで、Ｇｒ電荷パケットＧｒ１、Ｇｒ２は、図の右隣の分割領域にある。従ってＭＩＸ電極１４をＬレベルに保持して、水平バリア電極１３を含めた水平転送器１０６の全電極に水平転送パルスを印加し少なくとも２段の水平転送を行い、図８の（ｄ）に示すようにＧｒ電荷パケットＧｒ３を分岐電極１２の位置に移動せしめる。

これに先立ち、水平バリア電極１３をＬレベルにシフトさせ保持し、ＭＩＸ電極１４をＨレベルにシフトさせる。ここで水平転送を継続し、ＭＩＸ電極１４にＧｒ電荷パケットＧｒ３〜Ｇｒ７を順次転送して混合蓄積する。続いてＭＩＸ電極１４をＬレベルにシフトし、混合された電荷パケットをＦＤ部２５に転送する。転送終了後に再びＨレベルにシフトし、図８の（ｅ）に示すように後続のＧｒ電荷パケットＧｒ８〜Ｇｒ１０、Ｇｒ１、Ｇｒ２を転送し、混合蓄積する。

同様に混合が終了した時点で、ＭＩＸ電極１４をＬレベルにシフトしＦＤ部２５に転送して、電荷量に応じた電圧信号を出力回路１０８から出力する。図８（ｅ）には、このようにして混合されたＧｒ電荷パケットの混合単位が示されている。

以上のように、本発明を用いることにより水平方向に隣接する電荷パケットを制御電極数を増加すること無く、略任意に混合することができる。

図９に、最小分割領域を所望の個数まとめて１つの分割領域として機能させる、本発明の変形例を示す。本発明による撮像部１０１の分割は、固定したものである必要はない。この変形例では最小分割単位として図９の（ａ）に示すように水平６画素を設定し、各分割単位には分岐電極１２、水平バリア電極１３、ＭＩＸ電極１４を含む取り出し部１０７、及びＦＤ部２５を含む出力回路１０８が配置される。

図９の（ａ）のように６画素分割で使用する場合には、全取り出し部１０７及び全出力回路１０８を活性状態にして機能させる。但し、この場合の動作モードは、全電荷パケットを混合せずに独立に出力するモードと３画素の信号を混合するモードに限られる。一方、高速読出しの視点では、並列出力ポートが多い分だけ、高速読出しができる。

図９の（ｂ）は、２個の最小分割単位を１分割単位として使用する場合を示し、実質的に撮像部１０１を水平１２画素毎に分割した構成を示す。この場合には、破線で囲んだ１個置きの取り出し部１０７Ａと出力回路１０８Ａとを休止状態にする。具体的には、取り出し部１０７ＡのＭＩＸ電極１４をＬレベルに固定し、出力回路１０８Ａを非導通状態にする。これにより、水平方向に２画素、３画素、６画素の中から任意に選ばれる画素数の電荷パケットを混合し、出力することができる。

図９の（ｃ）は、４個の最小分割単位を１個の分割単位として機能させる場合を示す。

即ち、実質２４画素を分割単位として使用するもので、水平方向に、２画素、３画素、４画素、６画素の中から任意に選ばれる画素数の電荷パケットを混合し、出力することができる。

図９の（ｄ）は、５個の最小分割単位を１個にまとめた場合を示し、実質３０画素を分割単位として使用する。これにより、３画素と５画素の電荷パケットの混合を両立させて出力することができる。

このように、最小分割単位を所望の個数まとめて１つの分割単位として機能させることで、必要に応じた画素数の混合出力を得ることができる。しかしながら、むやみに多数の最小分割単位をまとめると出力ポート数が少なくなるため、高速読出し能力が損なわれる。従って、混合画素数に応じて、出来るだけ少ない画素数を分割単位にすることが好ましい。

一方、最小分割単位をなす画素数を４画素、２画素、１画素と小さくしても良いが、必要な独立制御電極数や出力回路の導通／非導通制御回線数の増加を伴うので、注意が必要である。

以上は、水平方向に２色の画素が交互に配列された色フィルタ配列（例えばベイヤー配列）の撮像装置について説明したが、本発明の適用範囲は、この限りではない。１行の転送信号配列がＧＲＧＢの場合等や無彩色（Ｂ／Ｗ）の場合でも適用可能であることは言うまでもない。

図１０〜図１２に水平分割単位を１２画素とした場合の水平ＣＣＤ及びＭＩＸ電極及びＦＤ部２５の動作タイミングを示す。図１０は、電荷パケットを混合せずに、全電荷パケットを独立に読み出すための動作タイミング図、図１１は水平２画素の電荷パケットを混合して出力するための動作タイミング図、図１２は水平３画素の電荷パケットを混合して出力するための動作タイミング図を各々示す。色フィルタ配列は周知のベイヤー配列を想定している。水平転送ＣＣＤは４相駆動で各分割領域に６転送段形成されてなる。以下の説明では、特に断らない限り、例えばφｈｌｄ１といった転送パルスの名称は、当該転送パルスが印加される電極も識別する。

図１０の、φｈｌｄ１とφｈｌｄ２は選択転送器１０５の電極に印加される転送パルスを示し、φｈｌｄ１はＲ電荷パケット及びＧｂ（ＢとＧが並ぶ行のＧ）電荷パケットの転送を制御する電極に印加される転送パルス、φｈｌｄ２はＧｒ（ＲとＧが並ぶ行のＧ）電荷パケット及びＢ電荷パケットの転送を制御する電極に印加される転送パルスを示す。

φＨ１Ｂは、水平転送器１０６の水平バリア電極１３に印加される水平転送パルス、φＨ１Ａ、φＨ２、φＨ３、φＨ４は、それぞれ水平転送器１０６の他の対応する電極に印加される４相駆動を行うための水平転送パルスを示す。φＭＩＸはＭＩＸ電極１４、φＲＧはＦＤ部２５の残留電荷を排出するための排出制御ゲート２２に印加されるパルスを各々示す。出力ＯＵＴは、ＦＤ部２５に電荷パケットが転送されることで変化する電位をソースフォロア回路で電流信号に増幅して出力した出力波形を概念的に示す。

先ず、図１０の期間５７において、φｈｌｄ１をＨレベルにすることで、選択転送器１０５から、水平転送器１０６のＨレベルに保たれているφＨ３とφＨ４の電極下に、Ｒ電荷パケットが転送される。このときφＨ１Ｂで制御される水平バリア電極がＬレベルに保持され、分割領域間の転送は完全に阻止される。この状態から、Ｒ信号出力期間５８に移行しＲ電荷パケットの水平転送が開始される。

この場合、分岐電極はφＨ４パルスで制御される。ＭＩＸ電極にはφＨ１Ａと類似の位相のパルスが供給され分岐電極から転送された電荷パケットをＦＤ部２５に転送する。ＦＤ部は、φＲＧがリセットゲートに供給されることで、新たに電荷パケットの転送を受ける前に基準電位にリセットされる。出力ＯＵＴの波形上に示したリセット後のフィードスルーレベルＦＴが基準レベルであり、ＭＩＸ電極がＬレベルにシフトするタイミングでの波形の変化が信号の出力になる。この転送を６回繰返すことで、１行のＲ信号を全て独立に出力させることができる。

期間５９において、φＨ１ＡとφＨ２及びφＨ１ＢがＨレベルに保持され、φｈｌｄ２がＨレベルになることでＧｒ電荷パケットが一斉に水平転送器１０６に転送される。このときφＭＩＸはＬレベルに保持され、ＭＩＸ電極への電荷の流入を防止する。次にφＨ３がＨレベルにシフトし、φＨ１Ａ及びφＨ１ＢがＬレベルにシフトすることで電荷パケットはφＨ２とφＨ３の電極下に転送される。

これ以後のＧｒ転送動作では、φＨ１ＢはＬレベルに保持され、分割間転送の障壁を形成する。さらに、１電極分の転送を行うことで、電荷パケットはφＨ３とφＨ４の電極下に転送され、Ｒ電荷パケットの初期状態と同一になる。

Ｇｒ信号の出力期間６０において、Ｒ電荷パケットの場合と同一の動作タイミングで転送を繰返して出力される。期間６１は、後続のＧｂとＢの電荷パケットからなる後続の行が垂直転送装置内で転送され（図示せず）φｈｌｄ１をＨレベルにシフトさせることで、Ｇｂ電荷パケットを選択的に一斉にφＨ３とφＨ４の電極下に転送する。

以降Ｇｂ信号を出力するための動作タイミングは、Ｒについて説明した動作タイミングと同一であり、Ｂ信号を出力するための動作タイミングはＧｒについて説明した動作タイミングと同一である。従って説明は省略する。

図１０に、信号が出力される順番６６を時系列で示す。各分割領域から並列に、先ず６個のＲ信号６２が出力され、次に６個のＧｒ信号６３が出力される。これにより第１行の全信号が出力される。続いて次の行を形成する６個のＧｂ信号６４が出力され、さらに６個のＢ信号６５が出力される。これらの動作を繰返すことにより、全信号電荷を独立に出力する事ができる。

次に、図１１の水平２画素混合の動作タイミングを説明する。先ず期間６８に示すＲ電荷パケットのラインシフトとＨＣＣＤへの選択転送は、図１０と同一である。期間６９にＲ電荷パケットを混合し出力するための駆動を行う。基本的には水平転送を２回行って２画素分のＲ電荷パケットをＨレベルに保持されたＭＩＸ電極に転送し、混合する。

続いてφＭＩＸがＬレベルにシフトすることで２画素混合されたＲ電荷パケットがＦＤ部２５に転送され、電荷量に応じた出力信号が出力回路１０８から出力される。この場合、例えば、φＨ１Ａ、φＨ２、φＨ３、φＨ４、φＭＩＸ、及びφＲＧの周波数を全て、図１０に示される周波数と比べて２倍に引き上げることによって、２画素分の電荷パケットを混合する場合の出力ＯＵＴのデータレートを、電荷パケットを混合しない場合の出力ＯＵＴのデータレートと同等に維持することができる。

しかしながら、これらの全てのパルスの周波数を単純に２倍に引き上げたのでは、φＭＩＸがＬレベルに維持される期間、つまりＦＤ部２５に電荷パケットが保持される期間の長さが半分になるため、出力ＯＵＴにおける１信号の出力期間の長さが半分になり、出力回路１０８の周波数帯域を２倍に広げなければならなくなる。その結果、例えば、出力回路１０８のバイアス電流を略２倍にするといった必要が生じ、消費電力の増大を招いてしまう。

そこで、図１１に示される駆動タイミングでは、φＨ１Ａ、φＨ２、φＨ３、及びφＨ４の周波数を、電荷パケットを水平転送する期間においてのみ２倍に引き上げるとともに、出力ＯＵＴの波形は図１０に示した非混合の場合と同等の長周期となるようにφＭＩＸのＬレベルの時間を長く設定している。

即ち、図１１に示される駆動タイミングは、電荷パケットを混合した場合の出力ＯＵＴのデータレートの低下をできるだけ抑えつつ、かつ出力ＯＵＴにおける１信号の出力期間９４の長さが図１０の出力ＯＵＴの波形における１出力期間９３の長さと一致するように工夫されている。

期間７０はＧｒ信号が水平転送ＣＣＤに選択転送される期間を示し、図１０の期間５９と同一である。期間７１はＧｒ信号の２画素混合と出力するための駆動タイミングを示し、期間６９のＲ出力の場合と同一である。期間７２はＧｂ信号とＢ信号の垂直転送（ラインシフト）及びＧｂ信号が選択的に水平転送ＣＣＤに転送される期間を示す。

図１１に、信号が出力される順番７５を時系列で示す。各分割領域から並列に、先ず３個の２画素混合されたＲ信号７６が出力され、次に３個の２画素混合されたＧｒ信号７７が出力される。これにより第１行の全２画素混合信号が出力される。続いて次の行を形成する３個の２画素混合されたＧｂ信号７８が出力され、さらに３個の２画素混合されたＢ信号７９が出力される。これらの動作を繰返すことにより、２画素混合された全信号を出力する事ができる。

図１２に水平３画素混合の動作タイミングを示す。期間８１は垂直転送（ラインシフト）及びＲ信号電荷の水平転送ＣＣＤへの選択転送期間を示し、図１０及び図１１の期間５７、期間６８と同一である。期間８２はＲ信号電荷の３画素混合と混合信号の出力期間を示す。水平転送パルスφＨ１Ａ、φＨ２、φＨ３、φＨ４は、基本的に図１０の場合の２倍の周波数であるが、図１１の２画素混合で説明したように、φＭＩＸのＬレベル期間を非混合時と同一にすることによって、１信号の出力期間９５の長さを同一にして、出力信号の周波数帯域の拡大を回避している。３回の水平転送によりＭＩＸ電極に３画素の信号を転送し混合して、電荷検出部に転送する。３画素混合の場合の特長は、期間８３のＧｒ電荷パケットに対する動作タイミングにある。φＨ１Ｂ、φＨ１Ａ、φＨ２がＨレベルでφｈｌｄ２がＨレベルにシフトすることで、Ｇｒ電荷パケットはφＨ１Ｂ、φＨ１Ａ、φＨ２の電極下に転送される。

続いて、水平バリア電極を転送電極として水平方向に１．５転送段分転送し、φＨ１ＢをＬレベルに固定する。即ちＧｒ信号の先頭の電荷パケットを、分割境界を越えて隣接分割領域に移動せしめ、その後、期間８５に示す３画素混合動作を経て電荷検出部から出力される。期間８４の動作タイミングは期間８２と同一である。

図１０〜図１２で説明した駆動タイミングによれば、より多数の電荷パケットを混合する場合ほど、水平転送パルスφＨ１Ａ、φＨ２、φＨ３、及びφＨ４の周波数を電荷パケットの水平転送に寄与する期間において引き上げるとともに、φＭＩＸがＬレベルに維持される時間、つまりＦＤ部２５にて電荷パケットが保持される時間は、電荷パケットの混合数によらず略一定にしている。

これにより、混合する電荷パケットの個数が増加した場合でも、出力ＯＵＴのデータレートの低下を抑制できると同時に、混合する電荷パケットの個数によらず出力ＯＵＴにけおる１信号の出力時間が略一定になるので、出力回路１０８の帯域を過度に増強する必要がなくなり、出力回路１０８における消費電力の増加も抑制することができる。

図１３に水平２画素混合と３画素混合の動作タイミングの変形例を示す。この例では、非混合の場合、２画素混合の場合、３画素混合の場合において、全て同一の水平転送パルスが印加される。非混合、２画素混合、３画素混合の選択はＭＩＸ電極パルスφＭＩＸとリセットパルスφＲＧの周期で決定される。

即ち、この駆動タイミングは、取り出し部１０７にて、ｎ１個の電荷パケットの混合を行う場合と、ｎ２個の電荷パケットの混合を行う場合とで、水平転送器１０６が同一周波数ｆの制御信号で転送駆動され、出力回路１０８におけるＦＤ部２５が、周波数ｆ／ｎ１、ｆ／ｎ２の制御信号でリセットされる。

図１３で説明した駆動タイミングによれば、図１０〜図１２で説明した駆動タイミングと比べて、電荷パケットの混合数に反比例して出力ＯＵＴのデータレートが低下するものの、出力ＯＵＴにおける１信号の出力期間の長さは電荷パケットの混合数によらず一定に維持することができ、かつタイミング設計の簡易性を大幅に高めることができる。

図１４に、ＣＣＤチップ１００とＡＦＥチップ２００との間の多チャネル接続の概念図を示す。ＣＣＤチップ１００上に出力バッファ（電流増幅）回路１０８が設けられ、その電流源２０７はＡＦＥチップ２００上に形成されている。イメージセンサの出力とＡＦＥの入力の接続部１０９にはワイヤボンディングやバンプ接合等が用いられる。入力された信号は相関二重サンプリング回路（ＣＤＳ）２０８でＣＤＳ処理（ノイズ低減）され、スイッチング回路２０９を順次開閉することにより、サンプルホールド回路（Ｓ／Ｈ）２１０にアナログ信号として保持される。この場合、１水平ラインの全同色信号が順次サンプリングされて並列に保持された後、一斉に、同時にＡＤコンバータ（ＡＤＣ）２１１でデジタル信号に変換され、メモリ部（ＭＥＭ）１１２に蓄えられる。この並列に保持されているデジタル信号は、一般にＬＶＤＳ２１３のような高速シリアル伝送路を経由して外部に出力される。

図１５に、本発明を用いたカメラシステムを示す。

図１５（ａ）は、カメラ本体の断面略図を示し、このカメラ本体には、筐体３１４、レンズシステム３１５ａ、内包された絞り３１５ｂ、イメージセンサ３１６ａ、ＤＳＰ等のＩＣ３１６ｂ、遮光板３１７、電子式ビューファインダ３１８、ライブビューモニタ３１９が含まれる。

本カメラシステムは、レンズ交換型一眼式であり、遮光板３１７がイメージセンサ３１６ａの表面近傍に配置される。本カメラの特長は、後述するように所謂グローバルシャッタ動作を完全電子シャッタで行い、従って、超高速シャッタ及び高速連写を低コストで容易に実現できる点にある。

図１５（ｂ）に電子制御系のブロック図を示す。ＤＳＰ（ディジタルシグナルプロセッサ）から動作モード指令がＡＦＥ（アナログフロントエンド）に伝えられ、動作モードに応じた動作制御信号が、ＡＦＥに内蔵されたタイミングジェネレータから直接及びドライバＩＣを介してイメージセンサに供給される。

イメージセンサは制御信号に応じた動作モードで動作し、多チャネルアナログ映像信号をＡＦＥに入力する。ＡＦＥはＣＤＳ処理後に１水平ラインごとに同時ＡＤ変換処理を行い、デジタル信号としてＤＳＰに伝送する。

ＤＳＰは、必要な信号処理（加工）を行った後に、動作モードに応じて映像の表示、レンズ制御、映像の格納等を行う。通常、電源をオンした状態ではライブビューモードに設定され、ライブビューモニタと電子ファインダに映像を表示し、例えば静止画の場合には、シャッタボタンを半押しする事でＡＥ及びＡＦモードに切り換る。ＡＥ、ＡＦ動作の終了後に、静止画撮像が行われる。

図１６に本発明のカメラシステムの動作モードの例を示す。この例では、イメージング有効画素数１６Ｍ画素を取り上げている。（ａ）は静止画撮影の場合で、全画素を独立に出力する。（ｂ）はフルＨＤ動画（１０８０ｐ）の場合で、水平、垂直ともに２画素の同色信号が混合された所謂４画素混合で、全イメージングエリアの上下を切り捨て、１６：９の画面を切り出して出力している。（ｃ）は、７２０ｐのＨＤ動画の場合を示し、垂直３画素、水平３画素を各々混合する所謂９画素混合から得られる。切り出しイメージングエリアは（ｂ）の場合と同様である。（ｄ）は垂直４画素と水平３画素を混合した１２画素混合動作で映像を出力するモードで、高画質のライブビュー映像に使用される。（ｅ）は、垂直６画素を１群として選択された画素（例えば３画素）を混合し、さらに水平方向に６画素を混合した動作モードを示し、混合後の実効画素数が少ない分、超高フレームレートで出力できる。従って高速性を重視するＡＦモードに適性を有する。この様に、本カメラシステムは、特に高速出力が可能であり、必要な機能に応じた動作モードの極めて高い選択自由度を有する。

図１７に、本カメラシステムによる静止画の撮影動作シーケンスを示す。図１７には、メカ式遮光板の開閉動作として、光電変換素子から垂直転送路に読み出した後、垂直転送ＣＣＤ内を転送する期間だけクローズ（閉）状態を保つ動作が示されている。それとともに、機能（モード）シーケンス、イメージセンサの動作シーケンス、基板電圧（Ｖｓｕｂ）のパルスタイミング、及び垂直転送ＣＣＤ（ＶＣＣＤ）駆動タイミングが示されている。

通常、カメラの電源がオンされると、ライブビューモードになり、背面モニター（又は電子式ビューファインダ）に動画が写し出される。このときイメージセンサからは電荷混合された信号が出力され、ＡＦＥに入力される。

次にシャッタボタンが半押しされるとオートフォーカス（ＡＦ、自動露出ＡＥを含んでもよい）モードが開始し、１２０ｆｐｓ（理想的には２４０ｆｐｓ）の高フレームレート信号が出力され、レンズのピント情報を得て、フォーカス位置を制御する。

シャッタボタンが全押しされると撮影モードに移行し、基板パルス４２７が印加され、光電変換素子内に蓄積された電荷が基板に掃き出されてリセット状態になり、新たに信号電荷の蓄積を開始する。即ち、電子シャッタが開かれたことに対応する。電子シャッタのシャッタスピードが比較的遅い（例えば１／１２５秒より遅い）場合には、先ずＶＣＣＤの全電極をＬレベルに固定する（所謂価電子帯ピンニング状態に保つ）ことで、雑音電荷の発生を抑えるのが良い。

高速転送の開始タイミングは、信号電荷をＶＣＣＤに転送するタイミングに対し、垂直転送路全域の雑音電荷を掃出できる時間より十分長い時間だけ先立って開始される。この高速転送により、垂直転送路に混入した光学的及び熱的雑音電荷を略完全に掃き出し、転送路をクリーンな状態にすることができる。雑音電荷の掃出し口として、図２に示す排出制御ゲート１０４を開き、不要電荷排出ドレイン１０３が使用される。高速シャッタ（例えば１／１２５より早い）で撮影する場合には、基板パルスが印加される以前から上記高速掃出し転送が行われる。

ＶＣＣＤの所定電極に読出しパルス４２８が印加されることで光電変換素子からＶＣＣＤに一斉に信号電荷が転送され、蓄積される。この読出しパルスの印加完了によって、電子シャッタが閉じられた事になる。電子シャッタが閉じられると同時に、遮光板をイメージセンサを覆うべく移動せしめ、完全遮光状態に移行する。但し遮光板の移動期間４３４は、数ミリ秒（１０ミリ秒以下）程度の長さがあるので、その間、ＶＣＣＤは蓄積状態を保つ。

完全に遮光された状態でＶＣＣＤの転送動作が開始される。この動作シーケンスにより、ＶＣＣＤの欠点とされる、光学的スミア電荷の発生を略完全に防止することができる。なお、遮光板の移動時間には、基板電圧を高く設定して、光電変換素子で発生する電荷を常時基板に流し出すのが良い。期間４３３にＶＣＣＤ及び水平転送ＣＣＤを動作させて、静止画信号を順次出力させる。全信号電荷が出力された後、期間４３５で遮光板が開き、再びライブビューモードとなる。イメージセンサは期間４２５で信号電荷混合読出し動作を繰返して次の撮影を待つ。

図１８に本発明を使用したカメラシステムの特長をなす高速連写の動作シーケンスを示す。高速連写の場合、必然的にシャッタスピードが速くなるので、撮影期間中、ＶＣＣＤは常に高速転送状態にある。光電変換素子からＶＣＣＤに信号電荷が転送されたタイミング４３９（電子シャッタが閉）から遮光板が閉じるまでの期間４４０はＶＣＣＤが停止するのは通常の静止画撮影の場合と同様である。

続いて信号電荷の転送が開始し、１フレームの信号を出力した時点で遮光板が開き、高フレームレートの信号電荷混合動作が開始され、数フレームが出力され表示される。その後、再び撮影モードとなり、２枚目の静止画が撮影される。このシーケンスの周期４３８が連写のスピードに対応する。シャッタボタンが全押しされてから、指定連写枚数の撮影が終了するまで、このシーケンスが繰返される。本カメラは、例えばイメージセンサの水平１２画素を分割単位として、分割単位ごとのデータレートを２〜３ＭＨｚとすることで、１０コマ／秒の高速連写と１／１０，０００〜１／１００，０００の高速シャッタを容易に実現できる。

本発明の固体撮像装置は、デジタルカメラなどの撮影装置において広く用いることができる。

１０、１１ 白矢印
１２ 分岐電極
１３ 水平バリア電極
１４ ＭＩＸ電極
２０ 出力ゲート
２１ 排出ドレイン
２２ 排出制御ゲート
２５ ＦＤ部
３０、３６ 混合後Ｒ画素
３１、３７ 混合後Ｇｒ画素
３２、３８ Ｒ電荷パケットの混合単位
３３、３９ Ｇｒ電荷パケットの混合単位
１００ ＣＣＤチップ
１０１ 撮像部
１０１Ａ 色フィルタの配列単位
１０２ 垂直転送器
１０３ 不要電荷排出ドレイン
１０４ 排出制御ゲート
１０５ 選択転送器
１０６ 水平転送器
１０６Ａ 分岐転送段
１０６Ｂ 分岐転送段に隣接する転送段
１０７ 取り出し部
１０７Ａ 休止された取り出し部
１０８ 出力回路
１０８Ａ 休止された出力回路
１０９ 接続部
２００ ＡＦＥチップ
２０７ 電流源
２０９ スイッチング回路
２１３ ＬＶＤＳ
３１４ 筐体
３１５ａ レンズシステム
３１６ａ イメージセンサ
３１６ｂ ＩＣ
３１７ 遮光板
３１８ 電子式ビューファインダ
３１９ ライブビューモニタ
９００ 固体撮像装置
９０３ 撮像部
９０４ ＨＣＣＤ
９０８ 出力回路

Claims (15)

1. マトリクス状に配列され、入射光量に応じた量の信号電荷を生成する複数の光電変換部と、
   前記マトリクスの各列に設けられ、対応する列の各光電変換部で生成された信号電荷を電荷パケットとして転送する複数の垂直転送器と、
   前記複数の垂直転送器の最終転送段に到達した複数の電荷パケットを受け取って転送する水平転送器と、
   前記水平転送器における所定個数の転送段ごとに１つの転送段は分岐転送段であり、各分岐転送段に、隣接する転送段とは異なる方向に隣接して設けられ、対応する分岐転送段から電荷パケットを取得して保持する複数の取り出し部と、
   前記各取り出し部に隣接して設けられ、対応する取り出し部から電荷パケットを取得し、取得した電荷パケットが有する電荷量に応じた電圧信号に変換して出力する複数の出力回路と、
   を備える固体撮像装置。
2. 前記水平転送器の各転送段および前記取り出し部には、電荷パケットの転送を制御するための電位が印加される１個以上の電極が設けられ、
   前記各分岐転送段に隣接する転送段に設けられる電極と前記取り出し部に設けられる電極とは、それぞれ独立した電位が印加可能に構成され、
   前記分岐転送段から隣接する転送段に電荷パケットを転送するに際しては、前記取り出し部に設けられる電極に電荷パケットの転送障壁を形成する電位が印加され、
   前記分岐転送段から前記取り出し部に電荷パケットを転送するに際しては、前記隣接する転送段に設けられる電極に電荷パケットの転送障壁を形成する電位が印加される、
   請求項１に記載の固体撮像装置。
3. 前記取り出し部は、前記水平転送器で転送された複数の電荷パケットを、対応する分岐転送段から受け取って混合し、
   前記出力回路は、対応する取り出し部から前記混合された電荷パケットを取得し電圧信号に変換して出力する
   請求項１又は２に記載の固体撮像装置。
4. 前記取り出し部は、前記水平転送器の前記各転送段が有する電荷保持容量よりも大きい電荷保持容量を有する
   請求項３に記載の固体撮像装置。
5. 前記水平転送器が１個の転送段あたり１個の電荷パケットを転送し、前記取り出し部にてｎ１個の電荷パケットの混合とｎ２個の電荷パケットの混合とを行う場合に、
   ｎ１とｎ２の最小公倍数をｎとして、前記水平転送器のｎの整数倍の個数の転送段ごとに１つの転送段が前記分岐転送段である
   請求項３又は４に記載の固体撮像装置。
6. 前記取り出し部にて、さらに、ｎの倍数でないｎ３個の電荷パケットの混合を行う場合に、
   ｎとｎ３の最小公倍数をｍとして、前記水平転送器のｍ個の転送段ごとに１個の分岐転送段のみから、対応する取り出し部に電荷パケットを取り出し、他の分岐転送段は、隣接する転送段に電荷パケットを転送する
   請求項５に記載の固体撮像装置。
7. 前記他の分岐転送段に隣接する取り出し部に電荷パケットの転送障壁を形成し、前記他の分岐転送段に対応する出力回路を休止状態とする
   請求項６に記載の固体撮像装置。
8. 前記取り出し部にて、ｎ１個の電荷パケットの混合を行う場合と、ｎ２個の電荷パケットの混合を行う場合とで、
   前記水平転送器は、同一周波数ｆの制御信号で転送駆動され、
   前記出力回路は、周波数ｆ／ｎ１、ｆ／ｎ２の制御信号でリセットされる、
   請求項５〜７のいずれか１項に記載の固体撮像装置。
9. 前記水平転送器は、前記取り出し部にてより多数の電荷パケットが混合される場合ほど、より高い周波数の制御信号で転送駆動され、
   前記出力回路は、対応する取り出し部から取得した電荷パケットを、前記取り出し部にて混合された電荷パケットの個数によらず略一定時間保持するように制御される
   請求項５〜７のいずれか１項に記載の固体撮像装置。
10. 前記複数の光電変換部は、複数の波長範囲のうち各対応する波長範囲の光のみから信号電荷を生成する波長選択性を有し、
    前記固体撮像装置は、さらに、
    前記複数の垂直転送器の最終転送段に到達した複数の電荷パケットのうち、同一の波長選択性を有する光電変換部で生成された電荷パケットのみを選択的に、前記水平転送器に転送する選択転送器を備え、
    前記水平転送器は、同時には、前記選択転送器から転送された同一の波長選択性を有する光電変換部で生成された電荷パケットのみを転送する、
    請求項３〜９のいずれか１項に記載の固体撮像装置。
11. 前記複数の光電変換部は、赤、緑、青のうち各対応する色の光のみから信号電荷を生成光電変換部であり、ベイヤー配列に従って配列されている
    請求項１０に記載の固体撮像装置。
12. 前記水平転送器で転送される複数の電荷パケットのうち連続に並ぶ複数の電荷パケットを前記取り出し部にて混合する場合に、
    前記電荷パケットの最初の１つが前記分岐転送段に移動するまで、前記取り出し部に電荷パケットの転送障壁を形成しつつ、前記分岐転送段から隣接する転送段に、前記所望電荷パケットに先行する電荷パケットを転送し、
    前記所望電荷パケットの最初の１つが前記分岐転送段に移動した後は、前記隣接する転送段に電荷パケットの転送障壁を形成しつつ、前記分岐転送段から前記取り出し部に、前記所望電荷パケットを順次転送し、
    前記取り出し部にて前記複数の所望電荷パケットを混合する
    請求項１０又は１１に記載の固体撮像装置。
13. 前記水平転送器の各転送段は、前記マトリクスの列ピッチの少なくとも２倍の長さを有している、
    請求項１０〜１２のいずれか１項に記載の固体撮像装置。
14. 前記複数個の出力回路は前記出力回路と同数のアナログ信号処理回路に並列に接続され、
    各アナログ信号処理回路は
    前記出力回路あたりの前記転送段の数と同数のアナログデジタル変換回路と、
    前記出力回路から直列に供給される１個以上の信号を、各信号に対応するＡＤ変換回路に選択的に伝達するためのスイッチング回路と、
    を備え、
    前記１個以上の信号を前記アナログデジタル変換回路に伝達した後に、前記アナログデジタル変換回路を同時に動作させて１個以上のデジタル信号を同時に得る
    請求項１〜１３のいずれか１項に記載の固体撮像装置。
15. 請求項１〜１４のいずれか１項に記載の固体撮像装置を搭載してなる撮像システム。

Images