JP2012238799A - 高周波回路モジュール - Google Patents

高周波回路モジュール Download PDF

Info

Publication number
JP2012238799A
JP2012238799A JP2011108335A JP2011108335A JP2012238799A JP 2012238799 A JP2012238799 A JP 2012238799A JP 2011108335 A JP2011108335 A JP 2011108335A JP 2011108335 A JP2011108335 A JP 2011108335A JP 2012238799 A JP2012238799 A JP 2012238799A
Authority
JP
Japan
Prior art keywords
circuit
substrate
power supply
constituting
core substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011108335A
Other languages
English (en)
Other versions
JP5736949B2 (ja
Inventor
Naoki Gochi
直樹 郷地
Nobuo Ikemoto
伸郎 池本
Yoshiko Kawai
佳子 河合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2011108335A priority Critical patent/JP5736949B2/ja
Publication of JP2012238799A publication Critical patent/JP2012238799A/ja
Application granted granted Critical
Publication of JP5736949B2 publication Critical patent/JP5736949B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】別途シールドケースなどを用いることを必要とせずに、ＲＦ回路で発生する高周波ノイズが電源ラインに重畳するなどして、ＩＣ素子の誤動作や特性劣化などを引き起こすことを効率よく防止することが可能な高周波回路モジュールを提供する。
【解決手段】アンテナ素子２で送受信される無線通信用の高周波信号を処理するＩＣ素子４、アンテナ素子２とのインピーダンスマッチング用のＲＦ回路３、ＩＣ素子４に電源を供給するための電源回路５を含み、ＲＦ回路３および電源回路５はいずれも表面実装部品３２，５６１を備えているとともに、ＲＦ回路は磁性体基板を素体としてその内部にコイル素子を含むインダクタ基板３１を備え、これらがいずれもコア基板６の表面に搭載され、かつ、インダクタ基板３１がＲＦ回路３を構成する表面実装部品３２と電源回路５を構成する表面実装部品５１との間に設けられた構成とする。
【選択図】図２

Description

本発明は、高周波回路モジュールに関し、詳しくは、高周波信号を取り扱うＩＣ素子、インピーダンスマッチング用のＲＦ回路、電源回路などが一体化された高周波回路モジュールに関する。
ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）システムにおいて、特にリーダライタに使用される無線通信用の高周波回路モジュールは、アンテナ素子を介して送受信される無線通信用の高周波信号を処理するＩＣ素子、アンテナ素子とのインピーダンスマッチングのためのインピーダンスマッチング回路を含むＲＦ回路、ＩＣ素子に電源を供給するための電源回路を備えている。
なお、無線通信用のＩＣ素子は、リーダライタとしての機能をつかさどるもので、信号処理回路、メモリ回路、制御回路などを有している。
また、ＲＦ回路ではマッチング用のコンデンサやインダクタが用いられており、電源回路では主にバイパスコンデンサが用いられている。
そして、このような高周波回路モジュールは、例えば、配線基板の上に無線通信用のＩＣ素子を搭載するとともに、この無線通信用のＩＣ素子の周辺に、電源回路やＲＦ回路を構成する回路部品を配置することにより構成されている（例えば特許文献１および２参照）。
特開２００９−２９０５５３号公報 特開２０１０−０２６８５２号公報
ところで、近年、移動体通信端末などの電子機器においては、その高機能化、小型化が要求されており、高周波回路モジュールもその例外ではない。
そのため、高周波回路モジュールを構成する電源回路やＲＦ回路も互いに近接配置された状態となる傾向にある。
このため、上述の特許文献１,２に記載の高周波回路モジュールのように、単に無線通信用のＩＣ素子の周辺に、電源回路やＲＦ回路を構成する回路部品を配置した構成の場合には、ＲＦ回路で発生する高周波ノイズが電源回路の電源ラインに重畳し易くなり、場合によっては、ＩＣ素子の誤動作や特性劣化などの不具合を引き起こすという問題点がある。そして、高周波回路モジュールの小型化の傾向が強まるにつれて、上述の問題点も深刻なものになる。
一方、高周波ノイズが電源ラインに重畳するのを防ぐ方法として、例えばＲＦ回路の部分をシールドケースで覆うなどの対策をとることが考えられるが、その場合には、別途、シールドケースを設けることが必要になり、余分なコストがかかるばかりでなく、他の回路部品の実装面積が少なくなり、小型化が制約されるという不都合を生じるため、適切ではない。
本発明は、上記の課題を解決するためになされたものであり、別途シールドケースなどを用いることを必要とせずに、ＲＦ回路で発生する高周波ノイズが電源ラインに重畳するなどして、ＩＣ素子の誤動作や特性劣化などを引き起こすことを効率よく防止することが可能な高周波回路モジュールを提供することを目的とする。
上記の目的を達成するために、本発明（請求項１）にかかる高周波回路モジュールは、
アンテナ素子を介して送受信される無線通信用の高周波信号を処理するＩＣ素子、前記アンテナ素子とのインピーダンスマッチングのためのインピーダンスマッチング回路を含むＲＦ回路、このＩＣ素子に電源を供給するための電源回路がコア基板に一体化して設けられた高周波回路モジュールであって、
前記ＲＦ回路および前記電源回路はいずれも表面実装部品を備えているとともに、前記ＲＦ回路は磁性体基板を素体としてその内部にコイル素子を含むインダクタ基板を備え、
前記ＲＦ回路を構成する前記インダクタ基板と前記表面実装部品、および前記電源回路を構成する前記表面実装部品がいずれも前記コア基板の表面に搭載され、かつ、
前記インダクタ基板は、前記ＲＦ回路を構成する表面実装部品と前記電源回路を構成する表面実装部品との間に配設されていることを特徴としている。
また、本発明の高周波回路モジュールにおいて、前記インダクタ基板は、前記コア基板の表面に、前記コア基板の互いに対向する一方端部から他方端部に至るように配設されており、かつ、前記コア基板の表面の、前記インダクタ基板により隔てられ、前記インダクタ基板を介して対向する２つの領域のうち、一方の領域に前記ＲＦ回路を構成する表面実装部品が搭載され、他方の領域に前記電源回路を構成する表面実装部品が搭載されていることが好ましい。
また、前記ＩＣ素子は、前記コア基板に内蔵されていることが好ましい。
また、前記コア基板は、樹脂からなる複数の誘電体層を積層してなる多層基板であることが好ましい。
また、本発明の高周波回路モジュールにおいては、前記コア基板を構成する複数の前記誘電体層のうち、少なくとも一層の誘電体層には前記ＲＦ回路を構成する配線導体、前記電源回路を構成する配線導体、および接地用のグランド導体がそれぞれ設けられており、かつ、前記グランド導体により隔てられた２つの領域のうち、一方の領域に前記ＲＦ回路を構成する配線導体が配設され、他方の領域に前記電源回路を構成する配線導体が配設されていることが好ましい。
本発明（請求項１）によれば、ＲＦ回路を構成する表面実装部品と電源回路を構成する表面実装部品とがインダクタ基板によって隔てられているので、ＲＦ回路で発生する高周波の輻射ノイズはインダクタ基板で吸収される。このため、ＲＦ回路からの輻射ノイズが電源回路の電源ラインに重畳してＩＣ素子の誤動作や特性劣化などを引き起こすことを効果的に抑制、防止することができる。しかも、インダクタ基板は、インダクタとしての本来の機能と、ノイズ吸収材としての機能の両方の機能を同時に果たすため、別途シールドケースなどを使用することが不要で、コストの低減を図ることが可能になるとともに、小型、薄型化を図ることが可能になる。
また、コア基板の表面に、コア基板の互いに対向する一方端部から他方端部に至るようにインダクタ基板を配設し、このインダクタ基板により隔てられ、インダクタ基板を介して対向する２つの領域のうち、一方の領域にＲＦ回路を構成する表面実装部品を、他方の領域に電源回路を構成する表面実装部品を搭載するようにした場合、ＲＦ回路から電源回路に回り込む高周波ノイズをより効率よく抑制することが可能になる。
また、ＩＣ素子をコア基板に内蔵するようにした場合、インダクタ基板をコア基板の表面に搭載するスペースを容易に確保することが可能になり、より小型、薄型化された高周波回路モジュールを得ることが可能になる。
また、コア基板を樹脂からなる複数の誘電体層を積層してなる多層基板とした場合、ＩＣ素子がコア基板に内蔵された構造の高周波回路モジュールを容易に構成することが可能になり、好ましい。また、樹脂として熱可塑性樹脂を用いることにより、それらを積層して多層基板を構成する場合に、加熱することでＩＣ素子とのクリアランスを埋めるように流動するため、小型化を図る上で好ましい特性を得ることができる。
また、コア基板を構成する少なくとも一層の誘電体層に接地用のグランド導体を設け、このグランド導体により隔てられた２つの領域のうち、一方の領域にＲＦ回路を構成する配線導体を、他方の領域に電源回路を構成する配線導体を配設するようにした場合、コア基板の内部においても、ＲＦ回路から電源回路に高周波ノイズが回り込むことを効果的に抑制、防止することが可能になる。
本発明の実施例（実施例１）にかかる高周波回路モジュールの機能ブロック図である。 本発明の実施例（実施例１）にかかる高周波回路モジュールの回路構成図である。 本発明の実施例にかかる高周波回路モジュールを示す斜視図である。 図２のＸ−Ｘ線に沿う断面図である。 図３のＹ−Ｙ線に沿う断面図である。 本発明の実施例にかかる高周波回路モジュールを構成するインダクタ基板の分解斜視図である。 図５のインダクタ基板内に設けられるコイル素子の等価回路図である。 本発明の実施例にかかる高周波回路モジュールの変形例を示す断面図である。
以下に本発明の実施例を示して、本発明の特徴とするところをさらに詳しく説明する。
図１Ａは本発明の一実施例（実施例１）にかかる高周波回路モジュールの機能ブロック図、図１Ｂは回路構成図、図２は同高周波回路モジュールの全体を示す斜視図、図３は図２のＸ−Ｘ線に沿う断面図、図４は図３のＹ−Ｙ線に沿う断面図である。
この実施例の高周波回路モジュール１は、例えばＵＨＦ帯のＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）システムのリーダライタとして適用されるもので、アンテナ素子２を介して送受信される無線通信用の高周波信号を処理するＩＣ素子４、アンテナ素子２とのインピーダンスマッチングのためのインピーダンスマッチング回路を含むＲＦ回路３、ＩＣ素子４に電源を供給するための電源回路５を備えており、ＲＦ回路３、ＩＣ素子４、および電源回路５は、コア基板６に一体化して設けられている。
ここに、ＩＣ素子４は、図示しないが信号処理回路、メモリ回路、制御回路などを備えており、このＩＣ素子４がコア基板６の内部に埋設された状態で配置されている。
この実施例の高周波回路モジュール１においては、ＩＣ素子４をコア基板６の内部に埋設して配置するようにしているので、コア基板６の上面に後述のインダクタ基板３１を搭載するスペースを容易に確保することが可能で、小型、薄型化を図ることが可能になるとともに、ＩＣ素子４についての耐候性などを向上させて信頼性を高めることができる。
また、電源回路５は、電気的に図外の電源（例えば二次電池）とＩＣ素子４との間に配置されており、図１Ａ，図１Ｂに示すように、主にキャパシタンス素子Ｃ１〜Ｃ１０、および抵抗素子Ｒ１から構成されている。
ＲＦ回路３は、電気的にＩＣ素子４と電源回路５との間に配置されており、図１Ａ，図１Ｂに示すように、基本的にはコイル素子Ｌ１，Ｌ２、キャパシタンス素子Ｃ１１〜Ｃ１４、および抵抗素子Ｒ２，Ｒ３を有する整合回路素子から構成されている。
なお、この場合の整合回路素子としては、例えばＬＣ並列共振回路やＬＣ直列共振回路、π型回路、Ｔ型回路などが適用される。
また、この実施例の高周波回路モジュール１において、ＲＦ回路３は、磁性体多層基板を素体として内部にコイル素子（ここでは２つのコイル素子Ｌ１，Ｌ２（図５））が形成されてなる、平面形状が矩形のインダクタ基板３１を備えている。
このインダクタ基板３１は、図５に示すように、フェライトなどからなる複数の磁性体層３１１に、コイル素子Ｌ１，Ｌ２形成用の導電性パターン３１２を配設した後、これらの磁性体層３１１を多層に積層して焼成、一体化することにより形成されている。なお、このインダクタ基板３１に用いる磁性体層３１１としては、セラミック磁性体層であることが好ましいが、樹脂中に磁性体粉末を分散させてなる磁性体層であってもよい。
図５に示すインダクタ基板３１において、２つのコイルＬ１，Ｌ２は、磁性体層３１１の積層方向に沿う巻回軸Ｚが互いに同軸になるように構成されており、各コイル素子Ｌ１,Ｌ２の入力端子Ｐ１１，Ｐ２１から出力端子Ｐ１２，Ｐ２２に向けてそれぞれ電流が流れた場合に、共通の磁束が巻回軸Ｚに沿って生じるように構成されている。
これにより、図６に示すように、各コイル素子Ｌ１，Ｌ２は、比較的大きな相互インダクタンスＭを介して（高い結合度ｋによって）結合する。このため、所定のインダクタンス値を得るのに必要な各コイル素子Ｌ１，Ｌ２の長さを、両コイル素子Ｌ１，Ｌ２が結合していな場合に比べて短くすることが可能になり、各コイル素子Ｌ１，Ｌ２を小型化することができるとともに、その分、直流抵抗も小さくすることが可能になることから、Ｑ値も向上する。具体的には、ｋ＝０．８５であれば、ｋ＝０の場合に比べて０．５４倍に小型化することができる。
なお、図５では、各コイル素子Ｌ１，Ｌ２を構成するための導電性パターン３１２を、各コイル素子Ｌ１，Ｌ２ごとに巻回軸Ｚに沿う方向において、領域を分けして配設するようにしているが、これに限らず、各コイル素子Ｌ１，Ｌ２を構成するための導電性パターン３１２を巻回軸Ｚに沿って交互に積層した構成とすることも可能である。
一方、コア基板６は、複数の誘電体層を積層してなる平面形状が矩形の多層基板として構成されている。この場合の誘電体層を構成する材料として、ポリイミドや液晶ポリマーなどの熱可塑性樹脂や、エポキシなどの熱硬化性樹脂、あるいは、ＬＴＣＣなどのセラミックを適用することができる。ただし、誘電体層として熱可塑性樹脂を適用する方が、それらを積層して多層基板を構成する場合に、加熱することでＩＣ素子とのクリアランスを埋めるように流動するため、小型化を図る上で好ましい特性を得ることができる。
そして、図２に示すように、コア基板６の上面には、上記のようにコイル素子Ｌ１，Ｌ２を一体化したインダクタ基板３１が配置されている。
そして、このインダクタ基板３１によって左右に隔てられた２つの領域のうち、一方の領域には、ＲＦ回路３におけるキャパシタンス素子Ｃ１１〜Ｃ１４、および抵抗素子Ｒ２，Ｒ３などを構成する表面実装部品３２が搭載され、他方の領域には、電源回路５におけるキャパシタンス素子Ｃ１〜Ｃ１０、および抵抗素子Ｒ１などを構成する表面実装部品５１が搭載されている。
そして、これらの表面実装部品３２，５１は、コア基板６に設けられた表面電極６１にハンダなどの導電性接合材を介して電気的に接続されている。
また、コア基板６の下面には、このコア基板６を図示しないプリント配線板などのマザーボードに搭載する際に電気的接続を行うための裏面電極６２が設けられている。
また、図３に示すように、コア基板６の内部には、ＩＣ素子４、インダクタ基板３１、ＲＦ回路３を構成する配線導体６３，電源回路５を構成する配線導体６４、接地用のグランド導体６５が設けられている。
そして、この実施例では、グランド導体６５が、図３、図４に示すように、１つの誘電体層において、ＲＦ回路３を構成する配線導体６３と、電源回路５を構成する配線導体６４との間に位置するように配設されている。
また、ＩＣ素子４は、インダクタ基板３１とを電気的に接続するための配線距離を短くするために、その端子面４１がインダクタ基板３１に面するように配置されている。なお、これらの表面電極６１、裏面電極６２、配線導体６３，６４、およびグランド導体６５は、銅や銀などの低抵抗金属を主成分とする導体パターンとして構成されている。
ここで、インダクタ基板３１、表面実装部品３２，５１、コア基板６の配置関係や、外形寸法に着目した場合、コア基板６の表面に搭載されたインダクタ基板３１は、ＲＦ回路３を構成する表面実装部品３２と電源回路５を構成する表面実装部品５１との間に設けられている。
このように、左右の表面実装部品３２，５１は、磁性体であるインダクタ基板３１によって隔てられており、ＲＦ回路３から輻射される高周波ノイズは、インダクタ基板３１で吸収されるため、ＲＦ回路３からの輻射ノイズが電源回路５の電源ラインに重畳してＩＣ素子の誤動作や特性劣化などを引き起こすことを効果的に抑制、防止することができる。
しかも、インダクタ基板３１は、インダクタとしての本来の機能と、ノイズ吸収材としての機能の両方の機能を同時に果たすため、別途シールドケースなどを使用することが不要になるため、小型、薄型化を図ることが可能になるとともに、コストの低減を図ることができる。
また、この実施例では、インダクタ基板３１は、図２に示すように、一対の対向辺間の距離（寸法）ａがコア基板６の一対の対向辺間のそれよりも短く、他の一対の対向辺間の距離（寸法）ｂがコア基板６の他の一対の対向辺間の距離（寸法）に近い寸法に形成されており、このインダクタ基板３１により左右に隔てられた２つの領域のうち、一方の領域にＲＦ回路３を構成する表面実装部品３２が配設され、他方の領域に電源回路５を構成する表面実装部品５１が配設されている。そのため、ＲＦ回路３の表面実装部品３２から電源回路５の表面実装部品５１に回り込む高周波ノイズを効果的に抑制することができる。
なお、インダクタ基板３１の上記一対の対向辺間の距離（寸法）ｂを、コア基板６の他の一対の対向辺間の距離（寸法）と同じにすることにより、ＲＦ回路３から電源回路５に回り込む高周波ノイズをより効率よく抑制することができる。
また、この実施例では、上述のように、ＲＦ回路３を構成する配線導体６３と、電源回路５を構成する配線導体６４との間にグランド導体６５が設けられており、グランド導体６５で隔てられた２つの領域にＲＦ回路３を構成する配線導体と電源回路５を構成する配線導体６３，６４が配設されているため、コア基板６の内部においても、ＲＦ回路３から電源回路５に回り込む高周波ノイズをグランド導体６５によって効率よく抑制することができる。
なお、上記の実施例では、ＩＣ素子４はコア基板６の内部に埋設された状態で配置されている場合について説明したが、本発明はこのような構成のものに限らず、例えば図７に示すように、コア基板６に凹部（キャビティ）６６を形成し、この凹部６６内にＩＣ素子４を収容するとともに、この凹部６６の開口を覆うようにコア基板６の上面にインダクタ基板３１を配設した構成とすることも可能であり、この場合も同様の効果を得ることができる。
また、コア基板６がセラミック基板の場合、上記実施例の高周波回路モジュール（図３）のように、ＩＣ素子４がコア基板６に埋設された構成とすることは容易ではないが、図７に示すような、凹部６６内にＩＣ素子４が収容された構成の場合には、コア基板がセラミック基板である場合にも容易に対応することができて有意義である。
さらに、ＩＣ素子４がコア基板６内に収納されておらず、コア基板６上に搭載される構成の場合にも、例えば、ＲＦ回路３と電源回路５との間にインダクタ基板３１を配置するとともに、ＩＣ素子４を例えば、このインダクタ基板３１の下部の、電源回路５に悪影響を与えない位置に配設することにより、同様の効果賀得られるようにすることができる。
上記の実施例では、高周波回路モジュールとして、ＵＨＦ帯のＲＦＩＤシステムのリーダライタとして適用されるものを例にとって説明したが、本発明はこの例に限定されるものではなく、高周波信号を取り扱うＩＣ素子４とその電源回路５に加えてインダクタンス素子を設ける必要がある高周波回路モジュールにおいて、他の電子回路部品で発生した高周波ノイズが電源ラインに重畳することによるＩＣ素子の誤動作や特性劣化などを抑制、防止することが必要となるような場合に、広く適用することが可能である。
１ 高周波回路モジュール
２ アンテナ素子
３ ＲＦ回路
４ ＩＣ素子
５ 電源回路
６ コア基板
３１ インダクタ基板
３２ ＲＦ回路を構成する表面実装部品
４１ ＩＣ素子の端子面
５１ 電源回路を構成する表面実装部品
６１ コア基板に設けられた表面電極
６２ コア基板に設けられた裏面電極
６３，６４ 配線導体
６５ グランド導体
６６ 凹部（キャビティ）
３１１ 磁性体層
３１２ 導電性パターン
Ｌ１，Ｌ２ コイル素子
Ｐ１１ コイルＬ１の入力端子
Ｐ１２ コイルＬ１の出力端子
Ｐ２１ コイルＬ２の入力端子
Ｐ２２ コイルＬ２の出力端子
Ｚ 巻回軸
ａ インダクタ基板の一対の対向辺間の距離（寸法）
ｂ インダクタ基板の他の一対の対向辺間の距離（寸法）

Claims (5)

  1. アンテナ素子を介して送受信される無線通信用の高周波信号を処理するＩＣ素子、前記アンテナ素子とのインピーダンスマッチングのためのインピーダンスマッチング回路を含むＲＦ回路、このＩＣ素子に電源を供給するための電源回路がコア基板に一体化して設けられた高周波回路モジュールであって、
    前記ＲＦ回路および前記電源回路はいずれも表面実装部品を備えているとともに、前記ＲＦ回路は磁性体基板を素体としてその内部にコイル素子を含むインダクタ基板を備え、
    前記ＲＦ回路を構成する前記インダクタ基板と前記表面実装部品、および前記電源回路を構成する前記表面実装部品がいずれも前記コア基板の表面に搭載され、かつ、
    前記インダクタ基板は、前記ＲＦ回路を構成する表面実装部品と前記電源回路を構成する表面実装部品との間に配設されていることを特徴とする高周波回路モジュール。
  2. 前記インダクタ基板は、前記コア基板の表面に、前記コア基板の互いに対向する一方端部から他方端部に至るように配設されており、かつ、
    前記コア基板の表面の、前記インダクタ基板により隔てられ、前記インダクタ基板を介して対向する２つの領域のうち、一方の領域に前記ＲＦ回路を構成する表面実装部品が搭載され、他方の領域に前記電源回路を構成する表面実装部品が搭載されていることを特徴とする請求項１に記載の高周波回路モジュール。
  3. 前記ＩＣ素子は、前記コア基板に内蔵されていることを特徴とする請求項１または２記載の高周波回路モジュール。
  4. 前記コア基板は、熱可塑性樹脂からなる複数の誘電体層を積層してなる多層基板であることを特徴とする請求項１〜３のいずれかに記載の高周波回路モジュール。
  5. 前記コア基板を構成する複数の前記誘電体層のうち、少なくとも一層の誘電体層には前記ＲＦ回路を構成する配線導体、前記電源回路を構成する配線導体、および接地用のグランド導体がそれぞれ設けられており、かつ、前記グランド導体により隔てられた２つの領域のうち、一方の領域に前記ＲＦ回路を構成する配線導体が配設され、他方の領域に前記電源回路を構成する配線導体が配設されていることを特徴とする請求項４に記載の高周波回路モジュール。
JP2011108335A 2011-05-13 2011-05-13 高周波回路モジュール Expired - Fee Related JP5736949B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011108335A JP5736949B2 (ja) 2011-05-13 2011-05-13 高周波回路モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011108335A JP5736949B2 (ja) 2011-05-13 2011-05-13 高周波回路モジュール

Publications (2)

Publication Number Publication Date
JP2012238799A true JP2012238799A (ja) 2012-12-06
JP5736949B2 JP5736949B2 (ja) 2015-06-17

Family

ID=47461428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011108335A Expired - Fee Related JP5736949B2 (ja) 2011-05-13 2011-05-13 高周波回路モジュール

Country Status (1)

Country Link
JP (1) JP5736949B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10608682B2 (en) 2017-03-14 2020-03-31 Murata Manufacturing Co., Ltd. Radio frequency module

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009246266A (ja) * 2008-03-31 2009-10-22 Shindengen Electric Mfg Co Ltd インダクタおよび表面実装型デバイス
JP2010177559A (ja) * 2009-01-30 2010-08-12 Taiyo Yuden Co Ltd 電子部品、およびその製造方法
JP2010238925A (ja) * 2009-03-31 2010-10-21 Tdk Corp 電子部品内蔵モジュール
JP2010238951A (ja) * 2009-03-31 2010-10-21 Tdk Corp 電子部品モジュール
JP2011054585A (ja) * 2009-08-31 2011-03-17 Murata Mfg Co Ltd インダクタおよびｄｃ−ｄｃコンバータ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009246266A (ja) * 2008-03-31 2009-10-22 Shindengen Electric Mfg Co Ltd インダクタおよび表面実装型デバイス
JP2010177559A (ja) * 2009-01-30 2010-08-12 Taiyo Yuden Co Ltd 電子部品、およびその製造方法
JP2010238925A (ja) * 2009-03-31 2010-10-21 Tdk Corp 電子部品内蔵モジュール
JP2010238951A (ja) * 2009-03-31 2010-10-21 Tdk Corp 電子部品モジュール
JP2011054585A (ja) * 2009-08-31 2011-03-17 Murata Mfg Co Ltd インダクタおよびｄｃ−ｄｃコンバータ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10608682B2 (en) 2017-03-14 2020-03-31 Murata Manufacturing Co., Ltd. Radio frequency module
US10911080B2 (en) 2017-03-14 2021-02-02 Murata Manufacturing Co., Ltd. Radio frequency module
US11201633B2 (en) 2017-03-14 2021-12-14 Murata Manufacturing Co., Ltd. Radio frequency module
US11476878B2 (en) 2017-03-14 2022-10-18 Murata Manufacturing Co., Ltd. Radio frequency module

Also Published As

Publication number Publication date
JP5736949B2 (ja) 2015-06-17

Similar Documents

Publication Publication Date Title
JP5655962B2 (ja) アンテナ装置および無線通信装置
US10116042B2 (en) Antenna device and communication terminal device
US10411325B2 (en) Antenna device, antenna module, and communication terminal apparatus
US9865924B2 (en) Antenna device and communication terminal apparatus
US8400307B2 (en) Radio frequency IC device and electronic apparatus
US8754738B2 (en) Transformer having high degree of coupling, electronic circuit, and electronic device
US9582693B2 (en) Antenna device and communication terminal device
TWI545841B (zh) Antenna devices and wireless communication devices
JP5761463B2 (ja) アンテナ装置および無線通信装置
JP5472550B2 (ja) 磁性体アンテナ、アンテナ装置及び電子機器
KR101338173B1 (ko) 무선 통신 디바이스
JP5928621B2 (ja) アンテナ装置および通信端末装置
JPWO2017018134A1 (ja) 多層基板および電子機器
JP2011193245A (ja) アンテナ装置、無線通信デバイス及び無線通信端末
WO2014199886A1 (ja) 通信装置および電子機器
JP2012238797A (ja) 多層回路モジュール
JP6015813B2 (ja) 多層回路モジュール
JP5822010B2 (ja) 無線通信端末
JP5736949B2 (ja) 高周波回路モジュール
JP2009027233A (ja) 無線ｉｃデバイス及び電子機器
JP2014107573A (ja) アンテナモジュール、ｒｆモジュールおよび通信機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150324

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150406

R150 Certificate of patent or registration of utility model

Ref document number: 5736949

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees