JP2012234275A - Real time clock correction circuit and real time clock correction method - Google Patents
Real time clock correction circuit and real time clock correction method Download PDFInfo
- Publication number
- JP2012234275A JP2012234275A JP2011101124A JP2011101124A JP2012234275A JP 2012234275 A JP2012234275 A JP 2012234275A JP 2011101124 A JP2011101124 A JP 2011101124A JP 2011101124 A JP2011101124 A JP 2011101124A JP 2012234275 A JP2012234275 A JP 2012234275A
- Authority
- JP
- Japan
- Prior art keywords
- rtc
- correction
- correction circuit
- clock
- clocks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、リアルタイムクロック（以下、適宜「ＲＴＣ」と呼ぶ。）の時間の補正に関する。 The present invention relates to correction of the time of a real time clock (hereinafter referred to as “RTC” where appropriate).
一般的なコンピュータには、基本的にＲＴＣが搭載されている。そして、コンピュータは、リアルタイムクロックから日時を取得し、利用する。そのため、リアルタイムクロックには高い精度が求められる。もっとも、リアルタイムクロックは、発振器の精度等の要因により、次第に日時がズレてきてしまう。よって、リアルタイムクロックの日時を正確なものとするためには、日時を適宜補正する必要がある。 A general computer is basically equipped with an RTC. Then, the computer acquires the date and time from the real time clock and uses it. Therefore, high accuracy is required for the real-time clock. However, the date and time of the real-time clock will gradually shift due to factors such as the accuracy of the oscillator. Therefore, in order to correct the date and time of the real-time clock, it is necessary to correct the date and time as appropriate.
このような日時の補正に関する技術が例えば特許文献１に記載されている。特許文献１に記載の技術では、センサーネットワークシステムにおいて、基準時刻で発信した無線信号に対し、時刻同期対象の各装置が受信した時刻情報と、送信装置３００と各受信装置１００、２００ｄ、２００ｅの距離を無線伝播速度で除した無線伝播時間に発信時刻を加えた時刻の差から、時刻同期対象の各装置の基準時刻からのずれを計算する。そして、この同期信号の伝播にかかる時間を考慮に入れた時刻同期を行うので、高精度な時刻同期が可能となる。
For example,
しかしながら、上述の特許文献１に記載の技術を含めた一般的な技術では、以下のような問題があった。
However, general techniques including the technique described in
まず、スタンドアローンで使用した場合、コントローラ内蔵のＲＴＣの日時に誤差が生じると、日時の補正をする手段が無いという問題である。例えば、上述した特許文献１に記載の技術では、基準時刻を生成する装置及び各装置間で同期をとっており、スタンドアローンで使用した場合には適用できない。
First, when used in a stand-alone manner, if there is an error in the date and time of the RTC built in the controller, there is a problem that there is no means for correcting the date and time. For example, the technology described in
更に、インターネットに接続している場合においても、インターネットタイムサーバとの同期に失敗して日時に誤差が生じると、日時の補正をする事が出来なかった。 Furthermore, even when connected to the Internet, the date and time cannot be corrected if an error occurs in the date and time due to failure in synchronization with the Internet time server.
加えて、日時に誤差が生じてしまっても、実際に時計を確認するまで日時の誤差に気がつく手段が無かった。 In addition, even if an error occurs in the date and time, there was no way to notice the error in the date and time until the watch was actually checked.
その他電波時計や時報に同期させて、ＲＴＣを補正する手段も考えられるが、その場合複雑な同期回路が必要となりシステムの低コスト化及び小型化が難しくなる。 In addition, a means for correcting the RTC in synchronization with a radio timepiece or a time signal is conceivable, but in that case, a complicated synchronization circuit is required, which makes it difficult to reduce the cost and size of the system.
そこで、本発明は、スタンドアローンで使用した場合であってもリアルタイムクロックの日時を高精度に保つことが可能な、リアルタイムクロック補正回路及びリアルタイムクロック補正方法を提供することを目的とする。 Accordingly, an object of the present invention is to provide a real-time clock correction circuit and a real-time clock correction method capable of keeping the date and time of a real-time clock with high accuracy even when used in a stand-alone manner.
本発明の第１の観点によれば、第１の時計を有する情報処理装置に接続され、少なくとも第２の時計及び第３の時計、並びにＲＴＣ制御部を有する補正回路において、前記各時計の内の何れか２つの時計の値を比較し、値の差分が予め定めてある許容値以内である場合は、前記比較した２つの時計の値の平均値を補正値として前記３つの時計全てに書き戻すことを特徴とする補正回路が提供される。 According to a first aspect of the present invention, in a correction circuit connected to an information processing apparatus having a first timepiece and having at least a second timepiece and a third timepiece, and an RTC control unit, When the value of any two clocks is compared and the difference between the values is within a predetermined tolerance, the average value of the two compared clocks is written as a correction value in all the three clocks. A correction circuit is provided that is characterized by returning.
本発明の第２の観点によれば、第１の時計を有する情報処理装置と、前記情報処理装置に接続され、少なくとも第２の時計及び第３の時計、並びにＲＴＣ制御部を有する補正回路と、を備える補正処理対応情報装置において、前記補正回路が上記の本発明の第１の観点により提供される補正回路であることを特徴とする補正処理対応情報装置が提供される。 According to a second aspect of the present invention, an information processing apparatus having a first timepiece, a correction circuit connected to the information processing apparatus and having at least a second timepiece and a third timepiece, and an RTC control unit, A correction processing correspondence information device is provided, wherein the correction circuit is a correction circuit provided according to the first aspect of the present invention.
本発明の第３の観点によれば、第１の時計を有する情報処理装置に接続され、少なくとも第２の時計及び第３の時計、並びにＲＴＣ制御部を有する補正回路が行う補正方法において、前記各時計の内の何れか２つの時計の値を比較し、値の差分が予め定めてある許容値以内である場合は、前記比較した２つの時計の値の平均値を補正値として前記３つの時計全てに書き戻すことを特徴とする補正方法が提供される。 According to a third aspect of the present invention, in the correction method performed by the correction circuit connected to the information processing apparatus having the first timepiece and having at least the second timepiece and the third timepiece, and the RTC control unit, When the values of any two watches in each watch are compared, and the difference between the values is within a predetermined allowable value, the average value of the two compared watches is used as a correction value, and the three A correction method is provided which is characterized by writing back to all watches.
本発明によれば、コントローラ内蔵の１ｓｔ−ＲＴＣの日時に誤差が生じた場合でも、時間の補正を実現するために、２ｎｄ−ＲＴＣと３ｒｄ−ＲＴＣとその制御部を設けたことから、スタンドアローンで使用した場合であってもリアルタイムクロックの日時を高精度に保つことが可能となる。 According to the present invention, even if an error occurs in the date and time of the 1st-RTC built in the controller, the 2nd-RTC, the 3rd-RTC, and its control unit are provided in order to realize time correction. Even if it is used in the above, the date and time of the real-time clock can be maintained with high accuracy.
まず、本発明の実施形態の概略を説明する。 First, an outline of an embodiment of the present invention will be described.
本実施形態では、一般的なリアルタイムクロックを持つ情報処理装置に対して、２ｎｄ−ＲＴＣと３ｒｄ−ＲＴＣとその制御部を追加する事によって、１ｓｔ−ＲＴＣの時間に誤差が生じた場合でも、２ｎｄ−ＲＴＣと３ｒｄ−ＲＴＣの比較で時間を補正し、外部からの補正手段を用いること無く、高精度にＲＴＣを保持する事ができる事を特徴としている。 In the present embodiment, by adding 2nd-RTC, 3rd-RTC, and its control unit to an information processing apparatus having a general real-time clock, even if an error occurs in the time of 1st-RTC, 2nd It is characterized in that the RTC can be held with high accuracy without using an external correction means by correcting the time by comparing -RTC and 3rd-RTC.
更に、本実施形態では共通の電源ノイズの影響を軽減し、個別のバッテリーロスによる時間消失を回避する為に、２ｎｄ−ＲＴＣと３ｒｄ−ＲＴＣには専用のバッテリーを設けた。又、万が一全てのＲＴＣの時間に誤差が生じて、補正が出来なかった場合、外部にエラーとして通知する手段を設けた。 Furthermore, in this embodiment, in order to reduce the influence of common power supply noise and avoid time loss due to individual battery loss, dedicated batteries are provided for the 2nd-RTC and the 3rd-RTC. In the unlikely event that an error occurs in all RTC times and correction cannot be made, a means for notifying the outside as an error is provided.
以上が本願発明の実施形態の概略である。 The above is the outline of the embodiment of the present invention.
次に、本発明の実施形態について図面を用いて詳細に説明する。 Next, embodiments of the present invention will be described in detail with reference to the drawings.
図１を参照すると、ＲＴＣ対応情報処理装置１００は、主電源１１０、ＲＴＣ内蔵Ｉ／Ｏコントローラ１２０及びＲＴＣ補正回路１３０を含んでいる。ＲＴＣ対応情報処理装置１００は具体的にはどのような装置であってもよい。例えば、パーソナルコンピュータによりＲＴＣ対応情報処理装置１００を実現することが可能である。また、パーソナルコンピュータに限らず任意の用途の装置に実装することが可能である。
Referring to FIG. 1, the RTC compatible information processing apparatus 100 includes a
また、ＲＴＣ補正回路１３０は、ＲＴＣ制御部１３２と２ｎｄ−ＲＴＣ１３３と３ｒｄ−ＲＴＣ１３６を含んでいる。更に、ＲＴＣ制御部１３２はＰＣＩ−Ｅｘｐｒｅｓｓコントローラ１３１を含んでおり、ＰＣＩ−Ｅｘｐｒｅｓｓバス１６０でＲＴＣ内蔵Ｉ／Ｏコントローラ１２０と接続されている。
The
ＲＴＣ制御部１３２は、ＲＴＣ内蔵Ｉ／Ｏコントローラ１２０に内蔵されている１ｓｔ−ＲＴＣ１２３に、ＰＣＩ−Ｅｘｐｒｅｓｓポート１２１と、ＰＣＩバスブリッジ１２２を介して、直接アクセスできる。なお、本実施形態ではＲＴＣ内蔵Ｉ／Ｏコントローラ１２０とＲＴＣ補正回路１３０が、一例としてＰＣＩ−Ｅｘｐｒｅｓｓに準拠した接続をしているが、他の規格に準拠して接続するようにしてもよい。
The
１ｓｔ−ＲＴＣ１２３、２ｎｄ−ＲＴＣ１３３及び３ｒｄ−ＲＴＣ１３６にはそれぞれ専用の振動子として、１ｓｔ−ＲＴＣ用振動子１５０、２ｎｄ−ＲＴＣ用振動子１３４及び３ｒｄ−ＲＴＣ用振動子１３７を有している。更に、それぞれ専用のバッテリーとして、１ｓｔ−ＲＴＣ用バッテリー１４０、２ｎｄ−ＲＴＣ用バッテリー１３５及び３ｒｄ−ＲＴＣ用バッテリー１３８を有している。なお、本実施形態の要旨は日時の補正であるため各ＲＴＣや各振動子、各バッテリーに特に制限はなく、任意の種別のＲＴＣ、振動子及びバッテリーを用いることが可能である。
The 1st-
１ｓｔ−ＲＴＣ１２３と２ｎｄ−ＲＴＣ１３３と３ｒｄ−ＲＴＣ１３６は、ＡＣ−ＯＮされると主電源１１０からのスタンバイ電源ライン１１１より電力の供給を受ける。そして、ＡＣ−ＯＦＦの状態になると、それぞれ専用のバッテリーである、１ｓｔ−ＲＴＣ用バッテリー１４０、２ｎｄ−ＲＴＣ用バッテリー１３５及び３ｒｄ−ＲＴＣ用バッテリー１３８より電力の供給を受ける。
The 1st-
次に、図１の回路の動作について、図２のフローチャートを参照して説明する。 Next, the operation of the circuit of FIG. 1 will be described with reference to the flowchart of FIG.
前提として、ＲＴＣ対応情報処理装置１００は、外部よりマニュアルもしくはインターネットタイムサーバとの同期がとられて、時計の外部補正が入った場合、ＢＩＯＳ（Basic Input/Output System）によりＲＴＣ内蔵Ｉ／Ｏコントローラ１２０のＣＭＯＳ（Complementary Metal-Oxide Semicondutor）エリア（図示を省略する）の任意の箇所に、外部補正識別フラグとして１をライトするものとする。 As a premise, the RTC compatible information processing apparatus 100 is synchronized with a manual or Internet time server from the outside, and when an external correction of the clock is entered, an RTC built-in I / O controller by BIOS (Basic Input / Output System) It is assumed that 1 is written as an external correction identification flag at an arbitrary location in a 120 CMOS (Complementary Metal-Oxide Semiconductor) area (not shown).
また、ＲＴＣ制御部１３２は、ＤＣ−ＯＮ状態になるとＰＣＩ−Ｅｘｐｒｅｓｓバス１６０とＰＣＩ−Ｅｘｐｒｅｓｓポート１２１とＰＣＩ−ＢＵＳブリッジ１２２を介して、決められた一定のタイミングで定期的に１ｓｔ−ＲＴＣ１２３の値をリードするものとする。
In addition, when the
まず、ＲＴＣ制御部１３２は、１ｓｔ−ＲＴＣ１２３をポーリング開始する（図２のステップＳ１）。
First, the
次に、ＣＭＯＳエリアの外部補正識別フラグの状態をチェックする（図２のステップＳ２）。 Next, the state of the external correction identification flag in the CMOS area is checked (step S2 in FIG. 2).
そこで外部補正識別フラグが１の場合（図２のステップＳ２において１）、ＲＴＣ制御部１３２は１ｓｔ−ＲＴＣ１２３が外部より補正されたと認識して、図２のステップＳ３に移行する。そして、図２のステップＳ３では、１ｓｔ−ＲＴＣ１２３の値を２ｎｄ−ＲＴＣ１３３と３ｒｄ−ＲＴＣ１３６に書き戻す処理を実行して、外部補正識別フラグを０クリアし、ＲＴＣアラーム信号無効化の処理を実行する。これにより時計の外部補正が実行されたこととなる。そしてその後、図２のステップＳ２に戻る。
Therefore, when the external correction identification flag is 1 (1 in step S2 in FIG. 2), the
一方、外部補正識別フラグが０の場合は（図２のステップＳ２において０）、外部補正は入っていないと判断でき、そのまま図２のステップＳ４に移行する。 On the other hand, if the external correction identification flag is 0 (0 in step S2 in FIG. 2), it can be determined that no external correction has been entered, and the process proceeds to step S4 in FIG.
図２のステップＳ４では、ＲＴＣ制御部１３２はＲＴＣアラーム信号の状態をチェックする。
In step S4 of FIG. 2, the
ＲＴＣアラーム信号が有効な場合（図２のステップＳ４において有効）は、既に内部での補正が不可能と判断されている状態なので、何も処理を実行せずに図２のステップＳ２に戻る。すなわち、外部補正が入り、外部補正識別フラグとして１がライトされるまで待機することとなる。 If the RTC alarm signal is valid (valid in step S4 in FIG. 2), it is already determined that internal correction is impossible, so that no processing is performed and the process returns to step S2 in FIG. That is, the system waits until external correction is entered and 1 is written as the external correction identification flag.
一方、ＲＴＣアラーム信号が無効な場合（図２のステップＳ４において無効）は、図２のステップＳ５に移行する。 On the other hand, when the RTC alarm signal is invalid (invalid in step S4 in FIG. 2), the process proceeds to step S5 in FIG.
図２のステップＳ５にてＲＴＣ制御部１３２は１ｓｔ−ＲＴＣ１２３の値をリードすると、リードした１ｓｔ−ＲＴＣ１２３の値を２ｎｄ−ＲＴＣ１３３の値と比較する。
When the
比較値が一定の許容値以内であった場合（図２のステップＳ４において許容値内）は、ＲＴＣ制御部１３２は補正不要と判断して、図２のステップＳ２に戻る。
If the comparison value is within a certain allowable value (within the allowable value in step S4 in FIG. 2), the
一方、比較値がある一定の許容値を超える差分が生じた場合（図２のステップＳ４において許容値外）、ＲＴＣ制御部１３２は補正必要と判断して図２のステップＳ６に移行する。
On the other hand, when a difference occurs that exceeds a certain allowable value (outside the allowable value in step S4 in FIG. 2), the
なお、このステップＳ５並びに後述のステップＳ６及びステップＳ８における許容値は予め任意の値を定めておくものとする。 It should be noted that the allowable values in step S5 and later-described steps S6 and S8 are predetermined values.
続いて、図２のステップＳ６にて、ＲＴＣ制御部１３２は２ｎｄ−ＲＴＣ１３３と３ｒｄ−ＲＴＣ１３６の値を比較する。
Subsequently, in step S <b> 6 of FIG. 2, the
そして、２ｎｄ−ＲＴＣ１３３と３ｒｄ−ＲＴＣ１３６の比較値がある一定の許容値以内で有った場合（図２のステップＳ６において許容値内）、ＲＴＣ制御部１３２は１ｓｔ−ＲＴＣ１２３の時間に誤差が生じたと判断する。そして、図２のステップＳ７に移行して２ｎｄ−ＲＴＣ１３３と３ｒｄ−ＲＴＣ１３６の平均値を計算して、その計算値を補正値として全てのＲＴＣに書き戻し、図２のステップＳ２に戻る。
When the comparison value of 2nd-
一方、図２のステップＳ６にて２ｎｄ−ＲＴＣ１３３と３ｒｄ−ＲＴＣ１３６の値を比較した時に、ある一定の許容値を超える差分が生じた場合（図２のステップＳ６において許容値外）、ＲＴＣ制御部１３２は処理を図２のステップＳ８に移行する。
On the other hand, when a difference exceeding a certain allowable value occurs when the values of 2nd-
図２のステップＳ８にて、ＲＴＣ制御部１３２は１ｓｔ−ＲＴＣ１２３と３ｒｄ−ＲＴＣ１３６の値を比較する。
In step S8 of FIG. 2, the
そして、１ｓｔ−ＲＴＣ１２３と３ｒｄ−ＲＴＣ１３６の比較値がある一定の許容値以内で有った場合（図２のステップＳ８において許容値内）、ＲＴＣ制御部１３２は２ｎｄ−ＲＴＣ１３３の時間に誤差が生じたと判断する。そして、図２のステップＳ９に移行して１ｓｔ−ＲＴＣ１２３と３ｒｄ−ＲＴＣ１３６の平均値を計算して、その計算値を補正値として全てのＲＴＣに書き戻し、図２のステップＳ２に戻る。
When the comparison value between the 1st-
一方、図２のステップＳ８にて、１ｓｔ−ＲＴＣ１２３と３ｒｄ−ＲＴＣ１３６の比較値がある一定の許容値を超える差分が生じた場合（図２のステップＳ８において許容値外）、ＲＴＣ制御部１３２は、内部での補正が不可能と判断して、ＲＴＣアラーム信号を有効にする（図２のステップＳ１０）そして、図２のステップＳ２に戻る。
On the other hand, in step S8 of FIG. 2, when a difference exceeding a certain allowable value occurs in the comparison value of 1st-
以上説明した本発明の実施形態は、以下に示すような多くの効果を奏する。 The embodiment of the present invention described above has many effects as described below.
第１の効果は外部からの補正が無くても、内部比較により時計の補正ができることである。また、これによりスタンドアローンで運用した場合にも、時計を高精度に保つ事ができることである。 The first effect is that the clock can be corrected by internal comparison without any external correction. This also allows the watch to be maintained with high accuracy even when operated in a stand-alone manner.
その理由は、コントローラ内蔵の１ｓｔ−ＲＴＣの日時に誤差が生じた場合でも、時間の補正を実現するために、２ｎｄ−ＲＴＣと３ｒｄ−ＲＴＣとその制御部を設けたからである。 The reason is that, even if an error occurs in the date and time of the 1st-RTC built in the controller, 2nd-RTC, 3rd-RTC, and its control unit are provided in order to realize time correction.
第２の効果は外部からの補正が入った場合、それを確認する手段を持ち、全てのＲＴＣに補正値を書き戻す事ができることである。 The second effect is that when external correction is entered, there is means for confirming the correction, and the correction value can be written back to all RTCs.
その理由は、外部からの補正が入った場合、外部補正識別フラグとして１をライトし、この外部補正識別フラグに基づいて、１ｓｔ−ＲＴＣの値を２ｎｄ−ＲＴＣと３ｒｄ−ＲＴＣに書き戻すからである。 The reason is that when external correction is entered, 1 is written as the external correction identification flag, and the value of 1st-RTC is written back to 2nd-RTC and 3rd-RTC based on this external correction identification flag. is there.
第３の効果は万が一内部で補正が出来なかった場合でも、外部に通知する手段を持ち速やかに上位Ｓ／Ｗ等との連携により、時計を補正できることである。 The third effect is that even if the correction cannot be performed internally, the clock can be corrected by having a means for notifying the outside and quickly cooperating with the upper S / W.
その理由は、各ＲＴＣの全ての組合せにおいて、ＲＴＣの値の差分が許容値を超えた場合はＲＴＣアラーム信号を有効にするためである。 The reason for this is to enable the RTC alarm signal when the difference between the RTC values exceeds the allowable value in all combinations of the RTCs.
第４の効果は、ソフトウェアタイマのチェック(例えばインターネットタイムサーバによるチェック)に頼らなくても、精度を保つことが可能なことである。 The fourth effect is that the accuracy can be maintained without relying on a software timer check (for example, a check by an Internet time server).
その理由は、電源投入時に異常判定をするだけではなく、その後も定期的に内部で補正動作を行い、ソフトウェアタイマのチェックに頼っていないからである。 The reason is that not only the abnormality determination is performed at the time of power-on, but also the correction operation is periodically performed internally and the software timer is not checked.
第５の効果は、高精度な比較が可能なことである。 The fifth effect is that a highly accurate comparison is possible.
例えば、複数の時計を用意しておき予め決められた一方の時計の時刻を、他方の時刻に補正するような構成も考えられるが、このようにした場合、何れの時刻が正しいのかは不明確である。しかし、本実施形態では高精度比較の為、内蔵時計を３つ以上備えており、多数決方式により基準となる時計を２つ決定して、平均値を補正値とする事を特徴としているため、より高精度な比較が可能となる。 For example, a configuration is possible in which a plurality of clocks are prepared and the time of one predetermined clock is corrected to the other time, but in this case, it is unclear which time is correct. It is. However, this embodiment has three or more built-in clocks for high-precision comparison, and is characterized by determining two reference clocks by the majority method and using the average value as a correction value. More accurate comparison is possible.
第６の効果は、異常を検出した場合に、外部に通知を行うことなく補正が可能な点である。 The sixth effect is that when an abnormality is detected, correction can be performed without notifying the outside.
その理由は、内部にて補正が可能な場合はＲＴＣアラーム信号を有効にすることなく自動で補正を行うからである。 The reason is that if correction is possible internally, correction is automatically performed without enabling the RTC alarm signal.
なお、以上説明した本実施形態は、本発明の好適な実施形態ではあるが、上記実施形態のみに本発明の範囲を限定するものではなく、本発明の要旨を逸脱しない範囲において種々の変更を施した形態での実施が可能である。 Although the present embodiment described above is a preferred embodiment of the present invention, the scope of the present invention is not limited only to the above-described embodiment, and various modifications can be made without departing from the gist of the present invention. Implementation in the applied form is possible.
以上説明した本実施形態に変更を施した変形例として以下の三つの変形例を例示する。 The following three modifications are illustrated as modifications obtained by modifying the embodiment described above.
第１の変形例として、各ＲＴＣ用のバッテリーを共通化することが考えられる。これによりＲＴＣ補正回路１３０の構成を簡略化できるという効果を奏する。具体的には、ＲＴＣ補正回路１３０内の２ｎｄ−ＲＴＣ用バッテリー１３５及び３ｒｄ−ＲＴＣ用バッテリー１３８を共通化して、単一のバッテリーとすることが考えられる。更に、適切に接続が可能であれば、２ｎｄ−ＲＴＣ用バッテリー１３５及び３ｒｄ−ＲＴＣ用バッテリー１３８に加えて１ｓｔ−ＲＴＣ用バッテリー１４０も共通化し、全てのＲＴＣ用のバッテリーを単一のバッテリーにより実現することも可能である。
As a first modification, it is conceivable to use a common battery for each RTC. As a result, the configuration of the
次に、第２の変形例として、ＲＴＣの数を３個よりも更に増加させることが考えられる。本実施形態ではＲＴＣの数に制限はなくｎ個（ｎは３以上の任意の自然数）のＲＴＣを設けるようにすることが可能である。例えば、４つめのＲＴＣ（４ｔｈ−ＲＴＣ）を設けた場合、図２のステップＳ６やステップＳ８において許容値外の場合に更に各ＲＴＣの値と４ｔｈ−ＲＴＣの値との比較を行い、或るＲＴＣの値と４ｔｈ−ＲＴＣの値の差分が許容値内であれば、この或るＲＴＣの値と４ｔｈ−ＲＴＣの値の平均値を用いて各ＲＴＣに対して補正を行うことが可能となる。 Next, as a second modification, it is conceivable to further increase the number of RTCs from three. In this embodiment, the number of RTCs is not limited, and n (n is an arbitrary natural number of 3 or more) RTCs can be provided. For example, when a fourth RTC (4th-RTC) is provided, the RTC value is further compared with the 4th-RTC value when the value is outside the allowable value in step S6 or step S8 in FIG. If the difference between the RTC value and the 4th-RTC value is within an allowable value, it is possible to correct each RTC using the average value of the certain RTC value and the 4th-RTC value. .
すなわち、第２の変形例では、ＲＴＣ対応情報処理装置１００内部で補正を処理できる可能性を上げることが可能となる。 That is, in the second modification, it is possible to increase the possibility that the correction can be processed inside the RTC compatible information processing apparatus 100.
第３の変形例として、ＲＴＣ内蔵Ｉ／Ｏコントローラ１２０とＲＴＣ制御部１３２の接続を、ＰＣＩ−Ｅｘｐｒｅｓｓバス等の汎用バスでなく専用バスで接続することも可能である。
As a third modification, the connection between the RTC built-in I /
上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。 A part or all of the above-described embodiment can be described as in the following supplementary notes, but is not limited thereto.
（付記１） 第１の時計を有する情報処理装置に接続され、少なくとも第２の時計及び第３の時計、並びにＲＴＣ制御部を有する補正回路において、
前記各時計の内の何れか２つの時計の値を比較し、値の差分が予め定めてある許容値以内である場合は、前記比較した２つの時計の値の平均値を補正値として前記３つの時計全てに書き戻すことを特徴とする補正回路。
(Supplementary Note 1) In a correction circuit connected to an information processing apparatus having a first clock and having at least a second clock and a third clock, and an RTC controller,
When the values of any two clocks of the clocks are compared and the difference between the values is within a predetermined tolerance, the average value of the two clocks compared is used as a correction value. Correction circuit characterized by writing back to all two watches.
（付記２） 付記１に記載の補正回路において、
前記各時計の内の何れか２つの時計の値を比較し、当該値の差分が予め定めてある許容値を超えていた場合は、比較する時計の組合せを新たなものとして再度比較を行い、当該再度の比較において値の差分が予め定めてある許容値以内である場合は、当該再度比較した２つの時計の値の平均値を補正値として前記３つの時計全てに書き戻すことを特徴とする補正回路。
(Appendix 2) In the correction circuit described in
Compare the values of any two clocks of each of the watches, and if the difference between the values exceeds a predetermined allowable value, perform a comparison again with a new combination of watches to be compared, When the difference between the values in the second comparison is within a predetermined allowable value, the average value of the two clocks compared again is written back as a correction value in all the three clocks. Correction circuit.
（付記３） 付記１又は２に記載の補正回路において、
前記各時計を全ての組合せで比較した場合に、全ての比較において値の差分が予め定めてある許容値を超えていた場合は、アラーム信号を有効とし、前記情報処理装置内部では補正ができない状態である旨を通知することを特徴とする補正回路。
(Appendix 3) In the correction circuit described in
When the clocks are compared in all combinations, if the difference in values exceeds a predetermined allowable value in all comparisons, the alarm signal is valid and cannot be corrected inside the information processing apparatus A correction circuit which notifies that it is.
（付記４） 付記１乃至３の何れか１に記載の補正回路において、
前記情報処理装置外部から、前記第１の時計の外部補正を受け付けた場合は、前記各比較を行わずに、前記外部補正された第１の時計の値を補正値として当該第１の時計以外の全ての時計に書き戻すことを特徴とする補正回路。
(Supplementary note 4) In the correction circuit according to any one of
When external correction of the first timepiece is received from outside the information processing apparatus, the values of the first timepiece corrected externally are used as correction values without performing the comparisons, and other than the first timepiece Correction circuit characterized by writing back to all the clocks.
（付記５） 付記１乃至４の何れか１に記載の補正回路において、
前記３つの時計以外に更に任意の個数の時計を有しており、当該任意の個数の時計も前記各比較の対象とすることを特徴とする補正回路。
(Supplementary Note 5) In the correction circuit according to any one of
In addition to the three timepieces, there is an arbitrary number of timepieces, and the arbitrary number of timepieces are also subject to the comparison.
（付記６） 付記１乃至５の何れか１に記載の補正回路において、
前記各時計は、前記情報処理装置が有する主電源が起動中は当該主電源より電力の供給を受け、前記主電源が起動していない際は前記各時計のそれぞれが異なるバッテリーより電力の供給を受けることを特徴とする補正回路。
(Supplementary note 6) In the correction circuit according to any one of
Each timepiece is supplied with power from the main power supply when the main power supply of the information processing apparatus is activated, and each timepiece is supplied with power from a different battery when the main power supply is not activated. A correction circuit characterized by receiving.
（付記７） 付記１乃至５の何れか１に記載の補正回路において、
前記各時計は、前記情報処理装置が有する主電源が起動中は当該主電源より電力の供給を受け、前記主電源が起動していない際は前記各時計の全てが同一のバッテリーより電力の供給を受けることを特徴とする補正回路。
(Supplementary note 7) In the correction circuit according to any one of
Each timepiece is supplied with power from the main power supply when the main power supply of the information processing apparatus is activated, and all the timepieces are supplied with power from the same battery when the main power supply is not activated. Correction circuit characterized by receiving.
（付記８） 第１の時計を有する情報処理装置と、前記情報処理装置に接続され、少なくとも第２の時計及び第３の時計、並びにＲＴＣ制御部を有する補正回路と、を備える補正処理対応情報装置において、
前記補正回路が付記１乃至７の何れか１に記載の補正回路であることを特徴とする補正処理対応情報装置。
(Supplementary Note 8) Correction processing correspondence information comprising: an information processing apparatus having a first clock; and a correction circuit connected to the information processing apparatus and having at least a second clock and a third clock, and an RTC control unit. In the device
The correction processing correspondence information apparatus, wherein the correction circuit is the correction circuit according to any one of
（付記９） 第１の時計を有する情報処理装置に接続され、少なくとも第２の時計及び第３の時計、並びにＲＴＣ制御部を有する補正回路が行う補正方法において、
前記各時計の内の何れか２つの時計の値を比較し、値の差分が予め定めてある許容値以内である場合は、前記比較した２つの時計の値の平均値を補正値として前記３つの時計全てに書き戻すことを特徴とする補正方法。
(Supplementary Note 9) In a correction method performed by a correction circuit connected to an information processing apparatus having a first clock and having at least a second clock and a third clock, and an RTC controller,
When the values of any two clocks of the clocks are compared and the difference between the values is within a predetermined tolerance, the average value of the two clocks compared is used as a correction value. A correction method characterized by writing back to all two watches.
本願発明は、映像放送分野や航空監視システム分野等といった時計精度の高いシステムに好適である。更に本願発明は、スタンドアローンにおいても高い精度を保つ事が可能なため、一般ユーザ向けシステムにおいても、有効利用が考えられる。 The present invention is suitable for a system with high clock accuracy such as the video broadcasting field and the aviation surveillance system field. Furthermore, since the present invention can maintain high accuracy even in a stand-alone manner, it can be effectively used in a system for general users.
１００ ＲＴＣ対応情報処理装置
１１０ 主電源
１１１ スタンバイ電源ライン
１２０ ＲＴＣ内蔵Ｉ／Ｏコントローラ
１２１ ＰＣＩ−Ｅｘｐｒｅｓｓポート
１２２ ＰＣＩ−ＢＵＳブリッジ
１２３ １ｓｔ−ＲＴＣ
１３０ ＲＴＣ補正同路
１３１ ＰＣＩ−Ｅｘｐｒｅｓｓコントローラ
１３２ ＲＴＣ制御部
１３３ ２ｎｄ−ＲＴＣ
１３４ ２ｎｄ−ＲＴＣ用振動子
１３５ ２ｎｄ−ＲＴＣ用バッテリー
１３６ ３ｒｄ−ＲＴＣ
１３７ ３ｒｄ−ＲＴＣ用振動子
１３８ ３ｒｄ−ＲＴＣ用バッテリー
１４０ １ｓｔ−ＲＴＣ用バッテリー
１５０ １ｓｔ−ＲＴＣ用振動子
１６０ ＰＣＩ−Ｅｘｐｒｅｓｓバス
100 RTC-compatible
130
134 2nd-
137 3rd-
Claims (9)
前記各時計の内の何れか２つの時計の値を比較し、値の差分が予め定めてある許容値以内である場合は、前記比較した２つの時計の値の平均値を補正値として前記３つの時計全てに書き戻すことを特徴とする補正回路。 In a correction circuit connected to an information processing apparatus having a first clock and having at least a second clock and a third clock, and an RTC controller,
When the values of any two clocks of the clocks are compared and the difference between the values is within a predetermined tolerance, the average value of the two clocks compared is used as a correction value. Correction circuit characterized by writing back to all two watches.
前記各時計の内の何れか２つの時計の値を比較し、当該値の差分が予め定めてある許容値を超えていた場合は、比較する時計の組合せを新たなものとして再度比較を行い、当該再度の比較において値の差分が予め定めてある許容値以内である場合は、当該再度比較した２つの時計の値の平均値を補正値として前記３つの時計全てに書き戻すことを特徴とする補正回路。 The correction circuit according to claim 1,
Compare the values of any two clocks of each of the watches, and if the difference between the values exceeds a predetermined allowable value, perform a comparison again with a new combination of watches to be compared, When the difference between the values in the second comparison is within a predetermined allowable value, the average value of the two clocks compared again is written back as a correction value in all the three clocks. Correction circuit.
前記各時計を全ての組合せで比較した場合に、全ての比較において値の差分が予め定めてある許容値を超えていた場合は、アラーム信号を有効とし、前記情報処理装置内部では補正ができない状態である旨を通知することを特徴とする補正回路。 The correction circuit according to claim 1 or 2,
When the clocks are compared in all combinations, if the difference in values exceeds a predetermined allowable value in all comparisons, the alarm signal is valid and cannot be corrected inside the information processing apparatus A correction circuit which notifies that it is.
前記情報処理装置外部から、前記第１の時計の外部補正を受け付けた場合は、前記各比較を行わずに、前記外部補正された第１の時計の値を補正値として当該第１の時計以外の全ての時計に書き戻すことを特徴とする補正回路。 The correction circuit according to any one of claims 1 to 3,
When external correction of the first timepiece is received from outside the information processing apparatus, the values of the first timepiece corrected externally are used as correction values without performing the comparisons, and other than the first timepiece Correction circuit characterized by writing back to all the clocks.
前記３つの時計以外に更に任意の個数の時計を有しており、当該任意の個数の時計も前記各比較の対象とすることを特徴とする補正回路。 The correction circuit according to any one of claims 1 to 4,
In addition to the three timepieces, there is an arbitrary number of timepieces, and the arbitrary number of timepieces are also subject to the comparison.
前記各時計は、前記情報処理装置が有する主電源が起動中は当該主電源より電力の供給を受け、前記主電源が起動していない際は前記各時計のそれぞれが異なるバッテリーより電力の供給を受けることを特徴とする補正回路。 The correction circuit according to any one of claims 1 to 5,
Each timepiece is supplied with power from the main power supply when the main power supply of the information processing apparatus is activated, and each timepiece is supplied with power from a different battery when the main power supply is not activated. A correction circuit characterized by receiving.
前記各時計は、前記情報処理装置が有する主電源が起動中は当該主電源より電力の供給を受け、前記主電源が起動していない際は前記各時計の全てが同一のバッテリーより電力の供給を受けることを特徴とする補正回路。 The correction circuit according to any one of claims 1 to 5,
Each timepiece is supplied with power from the main power supply when the main power supply of the information processing apparatus is activated, and all the timepieces are supplied with power from the same battery when the main power supply is not activated. Correction circuit characterized by receiving.
前記補正回路が請求項１乃至７の何れか１項に記載の補正回路であることを特徴とする補正処理対応情報装置。 In a correction processing correspondence information device comprising: an information processing apparatus having a first clock; and a correction circuit connected to the information processing apparatus and having at least a second clock and a third clock, and an RTC control unit.
8. A correction processing correspondence information apparatus, wherein the correction circuit is the correction circuit according to claim 1.
前記各時計の内の何れか２つの時計の値を比較し、値の差分が予め定めてある許容値以内である場合は、前記比較した２つの時計の値の平均値を補正値として前記３つの時計全てに書き戻すことを特徴とする補正方法。 In a correction method which is connected to an information processing apparatus having a first clock and is performed by a correction circuit having at least a second clock and a third clock, and an RTC control unit,
When the values of any two clocks of the clocks are compared and the difference between the values is within a predetermined tolerance, the average value of the two clocks compared is used as a correction value. A correction method characterized by writing back to all two watches.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011101124A JP2012234275A (en) | 2011-04-28 | 2011-04-28 | Real time clock correction circuit and real time clock correction method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011101124A JP2012234275A (en) | 2011-04-28 | 2011-04-28 | Real time clock correction circuit and real time clock correction method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012234275A true JP2012234275A (en) | 2012-11-29 |
Family
ID=47434558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011101124A Pending JP2012234275A (en) | 2011-04-28 | 2011-04-28 | Real time clock correction circuit and real time clock correction method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2012234275A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140247072A1 (en) * | 2013-03-01 | 2014-09-04 | Huawei Technologies Co., Ltd. | Correction circuit and real-time clock circuit |
| JP2014235013A (en) * | 2013-05-31 | 2014-12-15 | 三菱電機株式会社 | Time synchronization device, system, and method |
| CN111045477A (en) * | 2018-10-11 | 2020-04-21 | 精工爱普生株式会社 | Real-time clock device, electronic apparatus, and moving object |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04359187A (en) * | 1991-06-05 | 1992-12-11 | Toshiba Corp | Computer clock system |
| JPH09311735A (en) * | 1996-05-23 | 1997-12-02 | Fujitsu Ltd | Data processor |
| JPH10160873A (en) * | 1996-12-04 | 1998-06-19 | Nec Corp | Time synchronization method |
| JPH11296255A (en) * | 1998-04-10 | 1999-10-29 | Fujitsu Ltd | Information processor |
| JP2008164524A (en) * | 2006-12-28 | 2008-07-17 | Ricoh Co Ltd | Electronic equipment |
| JP2009008444A (en) * | 2007-06-26 | 2009-01-15 | Fujitsu Broad Solution & Consulting Inc | Time management server, time management program, and time management method |
-
2011
- 2011-04-28 JP JP2011101124A patent/JP2012234275A/en active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04359187A (en) * | 1991-06-05 | 1992-12-11 | Toshiba Corp | Computer clock system |
| JPH09311735A (en) * | 1996-05-23 | 1997-12-02 | Fujitsu Ltd | Data processor |
| JPH10160873A (en) * | 1996-12-04 | 1998-06-19 | Nec Corp | Time synchronization method |
| JPH11296255A (en) * | 1998-04-10 | 1999-10-29 | Fujitsu Ltd | Information processor |
| JP2008164524A (en) * | 2006-12-28 | 2008-07-17 | Ricoh Co Ltd | Electronic equipment |
| JP2009008444A (en) * | 2007-06-26 | 2009-01-15 | Fujitsu Broad Solution & Consulting Inc | Time management server, time management program, and time management method |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140247072A1 (en) * | 2013-03-01 | 2014-09-04 | Huawei Technologies Co., Ltd. | Correction circuit and real-time clock circuit |
| US9362920B2 (en) * | 2013-03-01 | 2016-06-07 | Huawei Technologies Co., Ltd. | Correction circuit and real-time clock circuit |
| JP2014235013A (en) * | 2013-05-31 | 2014-12-15 | 三菱電機株式会社 | Time synchronization device, system, and method |
| CN111045477A (en) * | 2018-10-11 | 2020-04-21 | 精工爱普生株式会社 | Real-time clock device, electronic apparatus, and moving object |
| CN111045477B (en) * | 2018-10-11 | 2024-01-05 | 精工爱普生株式会社 | Real-time clock device, electronic apparatus, and moving object |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES2523129T3 (en) | Doubly redundant process controller | |
| US7996714B2 (en) | Systems and methods for redundancy management in fault tolerant computing | |
| US7983115B2 (en) | System and method for managing time in automatic control equipment | |
| US9952620B2 (en) | Time-synchronizing a group of nodes | |
| CN110413042B (en) | Clock server, and time keeping frequency compensation method and device | |
| CN102929735A (en) | Clock-correcting method and equipment | |
| JP2011193457A (en) | System and method for performing time synchronization | |
| JP2012234275A (en) | Real time clock correction circuit and real time clock correction method | |
| CN100492221C (en) | Device and method for realizing alarm clock function | |
| JP2013201558A (en) | Synchronizing device and field device | |
| CN111831056A (en) | Real-time clock calibration module and method and real-time clock chip | |
| US20180088626A1 (en) | Technologies for low-power and high-accuracy timestamps | |
| WO2022062670A1 (en) | Timing method, visual navigational aid device control method, and related apparatus | |
| JP2013206472A (en) | Method of forming timestamp in real-time system, data processing device, computer program product, and digital storage medium | |
| WO2016184149A1 (en) | Display method and device, display control method and device, and equipment | |
| US8060769B2 (en) | Duplexed field controller | |
| JP2011113173A (en) | Real-time clock device, information processor and electronic apparatus | |
| KR102154277B1 (en) | Real time clock device for vehicle and operating method thereof | |
| CN112886951B (en) | Multi-clock source seamless switching circuit and method of high-precision time keeping equipment | |
| US11923863B2 (en) | FPGA-based design method and device for equally dividing interval | |
| US20180253062A1 (en) | Clocking device, image forming apparatus, and time point correction method | |
| JP2006292579A (en) | Measuring system | |
| WO2012154997A3 (en) | Method and system for correcting timing errors due to thermal changes within a portable computing device | |
| JP2004272403A (en) | Process input/output device and monitor control system using the same | |
| JP2015059851A (en) | Time correction device, time correction method, and computer program |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130603 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130605 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130730 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140131 |