JP2006292579A

JP2006292579A - Measuring system

Info

Publication number: JP2006292579A
Application number: JP2005114711A
Authority: JP
Inventors: Tadashi Iijima; 匡史飯島
Original assignee: Hioki EE Corp
Current assignee: Hioki EE Corp
Priority date: 2005-04-12
Filing date: 2005-04-12
Publication date: 2006-10-26
Anticipated expiration: 2025-04-12
Also published as: JP4616054B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide a measuring system capable of synchronizing a slave time with a master time while maintaining time continuity. <P>SOLUTION: A master measuring device 2 computes the time difference between a master time and a slave time on the basis of a slave time and a master time at a prescribed timing and outputs time difference data Dma indicating the computed time difference to a slave measuring device 3. On the basis of the time difference data Dma output from the master measuring device 2, the slave measuring device 3 shortens a time measurement unit when the slave time is delayed with respect to the master time and extends the time measurement unit when the slave time is advanced with respect to the master time. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、マスタ時刻を生成するマスタ時計部を備えたマスタ測定装置と、スレイブ時刻を生成するスレイブ時計部を備えたスレイブ測定装置とを有する測定システムに関するものである。 The present invention relates to a measurement system having a master measuring device including a master clock unit that generates a master time and a slave measuring device including a slave clock unit that generates a slave time.

この種の測定システムとして、特開平８−２６３３９７号公報に開示された測定システムが知られている。この測定システムでは、スレイブ測定装置（時刻同期装置）におけるスレイブ時刻（基準時刻）をマスタ測定装置（時刻供給装置）におけるマスタ時刻（基準時刻）に設定することによって、両装置における時刻を同期させる。具体的には、まず、マスタ測定装置が、マスタ時刻をスレイブ時刻に設定するために、マスタ時刻に遅延時間を加算することによって新たなマスタ時刻を算出する。この場合、この遅延時間は、マスタ測定装置におけるマスタ時刻をスレイブ測定装置におけるスレイブ時刻に設定するまでに要する時間に規定されている。次いで、マスタ測定装置は算出した新たなマスタ時刻をスレイブ測定装置に送信する。続いて、スレイブ測定装置は、マスタ測定装置から送信されたマスタ時刻にスレイブ時刻を設定することによって、マスタ時刻にスレイブ時刻を同期させる。 As this type of measurement system, a measurement system disclosed in JP-A-8-263397 is known. In this measurement system, the slave time (reference time) in the slave measurement device (time synchronization device) is set to the master time (reference time) in the master measurement device (time supply device), thereby synchronizing the time in both devices. Specifically, first, the master measurement device calculates a new master time by adding a delay time to the master time in order to set the master time to the slave time. In this case, this delay time is defined as the time required to set the master time in the master measuring device to the slave time in the slave measuring device. Next, the master measuring device transmits the calculated new master time to the slave measuring device. Subsequently, the slave measuring device synchronizes the slave time with the master time by setting the slave time to the master time transmitted from the master measuring device.

特開平８−２６３３９７号公報（第４−５頁、第１図）JP-A-8-263397 (page 4-5, FIG. 1)

ところが、従来の測定システムには、以下の問題点がある。すなわち、従来の測定システムでは、マスタ時刻とスレイブ時刻との時間差に拘わらずマスタ時刻にスレイブ時刻を設定するため、スレイブ時刻が不連続な状態となるおそれがある。例えば、マスタ時刻が１２時３４分５６秒を示し、スレイブ時刻が１２時３４分４６秒を示している場合、つまりスレイブ時刻がマスタ時刻よりも遅れている場合を想定する。この場合、マスタ時刻にスレイブ時刻を設定すると、スレイブ測定装置ではスレイブ時刻がマスタ時刻よりも遅れている時間（４６秒から５６秒の１０秒間）だけ時刻が飛ばされるというスレイブ時刻が不連続になる事態が発生する。また、マスタ時刻が１２時３４分４６秒を示し、スレイブ時刻が１２時３４分５６秒を示している場合、つまりスレイブ時刻がマスタ時刻よりも進んでいる場合を想定する。この場合、マスタ時刻にスレイブ時刻を設定すると、スレイブ測定装置ではスレイブ時刻がマスタ時刻よりも進んだ時間（４６秒から５６秒の１０秒間）だけ同じ時刻が繰り返えされるというスレイブ時刻が不連続になる事態が発生する。 However, the conventional measurement system has the following problems. That is, in the conventional measurement system, since the slave time is set as the master time regardless of the time difference between the master time and the slave time, the slave time may become discontinuous. For example, it is assumed that the master time indicates 12:34:56 and the slave time indicates 12:34:46, that is, the slave time is later than the master time. In this case, when the slave time is set as the master time, the slave time in which the slave time is skipped by a time (10 seconds from 46 seconds to 56 seconds) is delayed in the slave measurement device. Things happen. Further, it is assumed that the master time indicates 12:34:46 and the slave time indicates 12:34:56, that is, the slave time is ahead of the master time. In this case, when the slave time is set as the master time, the slave time is discontinuous in that the slave measurement device repeats the same time for the time (10 seconds from 46 seconds to 56 seconds) that the slave time has advanced from the master time. Will happen.

本発明は、かかる問題点に鑑みてなされたものであり、時刻の連続性を維持しつつスレイブ時刻をマスタ時刻に同期し得る測定システムを提供することを主目的とする。 The present invention has been made in view of such problems, and has as its main object to provide a measurement system that can synchronize the slave time with the master time while maintaining the continuity of the time.

上記目的を達成すべく請求項１記載の測定システムは、マスタ時刻を生成する計時処理を実行するマスタ時計部を備えたマスタ測定装置と、当該マスタ測定装置と伝送路を介して接続されると共にスレイブ時刻を生成する計時処理を実行するスレイブ時計部を備えたスレイブ測定装置とを有する測定システムであって、前記マスタ測定装置は、所定のタイミングで前記伝送路を介して前記スレイブ測定装置に割込信号を出力すると共に前記マスタ時刻を記憶し、前記所定のタイミングにおける前記スレイブ時刻を示す時刻データを前記スレイブ測定装置から入力したときには、当該入力した時刻データの示す前記スレイブ時刻および前記記憶したマスタ時刻に基づいて当該マスタ時刻と当該スレイブ時刻との時間差を算出すると共に当該算出した時間差を示す時間差データを前記スレイブ測定装置に出力し、前記スレイブ測定装置は、前記マスタ測定装置からの前記割込信号を入力した時点における前記スレイブ時刻を示す前記時刻データを当該マスタ測定装置に出力し、当該マスタ測定装置から出力された前記時間差データに基づき、前記スレイブ時刻が前記マスタ時刻よりも遅れているときには前記スレイブ時計部における前記計時処理の計時単位を短縮し、前記スレイブ時刻が前記マスタ時刻よりも進んでいるときには前記計時単位を伸長する。 In order to achieve the above object, a measurement system according to claim 1 is connected to a master measurement device including a master clock unit that executes a time measurement process for generating a master time, and is connected to the master measurement device via a transmission line. A slave measuring device including a slave clock unit that executes a clocking process for generating a slave time, wherein the master measuring device is assigned to the slave measuring device via the transmission line at a predetermined timing. The master time is stored and when the time data indicating the slave time at the predetermined timing is input from the slave measuring device, the slave time indicated by the input time data and the stored master are stored. Based on the time, the time difference between the master time and the slave time is calculated and the calculation The time difference data indicating the time difference is output to the slave measurement device, and the slave measurement device outputs the time data indicating the slave time when the interrupt signal is input from the master measurement device to the master measurement device. Output, based on the time difference data output from the master measurement device, when the slave time is behind the master time, the time unit of the time measurement processing in the slave clock unit is shortened, the slave time is the When the time is ahead of the master time, the time unit is extended.

請求項２記載の測定システムは、請求項１記載の測定システムにおいて、前記マスタ測定装置は、現在時刻よりも進んだ設定時刻を示す設定時刻データを前記スレイブ測定装置に出力すると共に前記設定時刻が到来した時点で同期信号を前記スレイブ測定装置に出力し、前記スレイブ測定装置は、前記同期信号を入力した時点で前記スレイブ時計部に対して前記設定時刻を初期値として前記計時処理を開始させる。 The measurement system according to claim 2 is the measurement system according to claim 1, wherein the master measurement device outputs set time data indicating a set time advanced from a current time to the slave measurement device and the set time is A synchronization signal is output to the slave measurement device when it arrives, and the slave measurement device causes the slave clock unit to start the timing process with the set time as an initial value when the synchronization signal is input.

請求項１記載の測定システムによれば、スレイブ測定装置が、マスタ時刻とスレイブ時刻との時間差に基づき、スレイブ時刻がマスタ時刻よりも遅れているときにはスレイブ時計部における計時処理の計時単位を短縮することによってスレイブ時刻をマスタ時刻に同期させる。このため、短縮した計時単位でスレイブ時刻を計時することで、マスタ時刻に対するスレイブ時刻の遅れを縮めるようにしてスレイブ時刻が補正される。一方、スレイブ測定装置が、スレイブ時刻がマスタ時刻よりも進んでいるときには計時単位を伸長することによってスレイブ時刻をマスタ時刻に同期させる。このため、伸長した計時単位に基づいてスレイブ時刻を計時することで、マスタ時刻に対するスレイブ時刻の進みを縮めるようにしてスレイブ時刻が補正される。したがって、このような補正を一定時間毎に実行することにより、スレイブ時刻がマスタ時刻に緩やかに同期するため、両時刻の同期には多少の時間を要するものの、従来の測定システムとは異なり、時刻の連続性を維持しつつスレイブ時刻をマスタ時刻に確実に同期させることができる。 According to the measurement system of claim 1, the slave measurement device shortens the time measurement unit of the time measurement process in the slave clock unit when the slave time is later than the master time based on the time difference between the master time and the slave time. Thus, the slave time is synchronized with the master time. Therefore, the slave time is corrected so as to reduce the delay of the slave time with respect to the master time by measuring the slave time in a shortened timing unit. On the other hand, the slave measurement device synchronizes the slave time with the master time by extending the time unit when the slave time is ahead of the master time. Therefore, by measuring the slave time based on the extended timing unit, the slave time is corrected so as to reduce the advance of the slave time with respect to the master time. Therefore, by executing such correction at regular intervals, the slave time is slowly synchronized with the master time, so that synchronization of both times requires some time, but unlike conventional measurement systems, It is possible to reliably synchronize the slave time with the master time while maintaining the continuity.

また、請求項２記載の測定システムでは、例えば、システムの起動時において、マスタ測定装置が、現在時刻よりも進んだ設定時刻を示す設定時刻データをスレイブ測定装置に出力すると共に設定時刻が到来した時点で同期信号をスレイブ測定装置に出力し、スレイブ測定装置が同期信号を入力した時点でスレイブ時計部に対して設定時刻を初期値として計時処理を開始させる。このため、マスタ時刻およびスレイブ時刻を設定時刻に一致させることができる結果、両時刻を予め一致させない構成と比較して、システムの起動時における両時刻を等しくすることができる。したがって、この測定システムによれば、スレイブ時刻をマスタ時刻に同期させるために行う補正、つまりこの時間差を短縮するために行う補正の実行回数を減らすことができるため、スレイブ時刻をマスタ時刻に同期させるのに要する時間を十分に短縮することができる。 In the measurement system according to claim 2, for example, at the time of starting the system, the master measurement device outputs set time data indicating the set time that is advanced from the current time to the slave measurement device and the set time has arrived. At the time, the synchronization signal is output to the slave measurement device, and when the slave measurement device inputs the synchronization signal, the slave clock unit is caused to start the time measurement process with the set time as an initial value. For this reason, the master time and the slave time can be made coincident with the set time, so that both times at the start-up of the system can be made equal as compared with a configuration in which the two times are not made coincident in advance. Therefore, according to this measurement system, the number of corrections performed to synchronize the slave time with the master time, that is, the correction performed to reduce this time difference can be reduced, so the slave time is synchronized with the master time. The time required for this can be shortened sufficiently.

以下、添付図面を参照して、本発明に係る測定システムの最良の形態について説明する。 Hereinafter, the best mode of a measurement system according to the present invention will be described with reference to the accompanying drawings.

最初に、測定システム１の構成について説明する。この測定システム１は、図１に示すように、マスタ測定装置２、および１または２以上（一例として２つ）のスレイブ測定装置３を備えている。この場合、マスタ測定装置２およびスレイブ測定装置３は、本発明における伝送路に相当する同期用信号線４を介して互いに接続されると共に、データ通信を行うための通信線５を介して互いに接続されている。 First, the configuration of the measurement system 1 will be described. As shown in FIG. 1, the measurement system 1 includes a master measurement device 2 and one or more (two as an example) slave measurement devices 3. In this case, the master measuring device 2 and the slave measuring device 3 are connected to each other via a synchronization signal line 4 corresponding to a transmission path in the present invention and to each other via a communication line 5 for performing data communication. Has been.

マスタ測定装置２は、図２に示すように、ＲＴＣ１１、発振部１２、時計部１３、測定部１４、信号入出力部１５、同期用信号端子１６、制御部１７、通信部１８およびデータ通信線端子１９を備えて構成されている。ＲＴＣ１１は、クロックＩＣを用いたリアルタイムクロックであって、現在の年月日および時分秒を示すＲＴＣデータＤｒを生成する。発振部１２は、水晶発振回路１２ａおよびスイッチ１２ｂを備えている。水晶発振回路１２ａは、クロック周波数が１ｋＨｚの内部クロックＣＬＫ１を生成する。スイッチ１２ｂは、制御部１７から出力される制御信号Ｓｃ１に従ってオン／オフ制御されて、オン状態のときに内部クロックＣＬＫ１を時計部１３に出力する。 As shown in FIG. 2, the master measurement device 2 includes an RTC 11, an oscillation unit 12, a clock unit 13, a measurement unit 14, a signal input / output unit 15, a synchronization signal terminal 16, a control unit 17, a communication unit 18, and a data communication line. A terminal 19 is provided. The RTC 11 is a real-time clock using a clock IC, and generates RTC data Dr indicating the current date and hour / minute / second. The oscillation unit 12 includes a crystal oscillation circuit 12a and a switch 12b. The crystal oscillation circuit 12a generates an internal clock CLK1 having a clock frequency of 1 kHz. The switch 12b is ON / OFF controlled according to the control signal Sc1 output from the control unit 17, and outputs the internal clock CLK1 to the clock unit 13 when in the ON state.

時計部１３は、本発明におけるマスタ時計部に相当し、カウンタ１３ａおよび時刻データ生成回路１３ｂを備えて構成され、マスタ時刻Ｔｍを示すマスタ時刻データＤｔｍを生成する計時処理を実行する。カウンタ１３ａは、１０００分周回路で構成され、発振部１２から出力された内部クロックＣＬＫ１を１０００分周して１Ｈｚの基準クロックＣＬＫ２を生成する。具体的には、カウンタ１３ａは、カウンタのカウント値Ｃｍを０からカウントして、所定カウント値Ｃｐ（通常９９９）をカウントした都度、基準クロックＣＬＫ２を生成する。したがって、カウンタ１３ａは、カウント値Ｃｍを１カウントアップする度にマスタ時刻Ｔｍを１ミリ秒ずつインクリメントする（進ませる）。また、カウンタ１３ａは、測定を指示する制御信号Ｓｃ２をカウント値Ｃｍに応じて測定部１４に出力する。具体的には、例えば、２００ミリ秒毎に測定部１４に測定させるときには、カウンタ１３ａは、０，２００，４００，６００，８００をカウントしたときに制御信号Ｓｃ２を出力する。なお、カウンタ１３ａは、制御部２３からの指示に従ってカウント値Ｃｍを任意の値に設定可能に構成されている。 The clock unit 13 corresponds to the master clock unit in the present invention, and includes a counter 13a and a time data generation circuit 13b. The clock unit 13 performs a time measuring process for generating master time data Dtm indicating the master time Tm. The counter 13a is composed of a 1000 frequency dividing circuit, and divides the internal clock CLK1 output from the oscillation unit 12 by 1000 to generate a 1 Hz reference clock CLK2. Specifically, the counter 13a counts the count value Cm of the counter from 0, and generates the reference clock CLK2 every time it counts the predetermined count value Cp (usually 999). Therefore, every time the count value Cm is incremented by 1, the counter 13a increments (advances) the master time Tm by 1 millisecond. Further, the counter 13a outputs a control signal Sc2 instructing measurement to the measuring unit 14 according to the count value Cm. Specifically, for example, when the measurement unit 14 performs measurement every 200 milliseconds, the counter 13a outputs the control signal Sc2 when counting 0, 200, 400, 600, and 800. The counter 13a is configured to be able to set the count value Cm to an arbitrary value in accordance with an instruction from the control unit 23.

時刻データ生成回路１３ｂは、カウンタ１３ａから出力された基準クロックＣＬＫ２をカウントする度に１秒ずつ進められる時計部時刻Ｔｍｃを示す時計部時刻データＤｔｍｃを生成する。したがって、時刻データ生成回路１３ｂは、基準クロックＣＬＫ２をカウントする度にマスタ時刻Ｔｍを１秒ずつ進ませる。このように、時計部１３は、マスタ時刻Ｔｍの秒以上の単位（年月日および時分秒）に対応する時計部時刻Ｔｍｃと、そのミリ秒単位の値に対応するカウント値Ｃｍとを生成する。また、時刻データ生成回路１３ｂは、ＲＴＣデータＤｒを入力したときには、そのＲＴＣデータＤｒの示す時刻となるように時計部時刻Ｔｍｃを設定する。 The time data generation circuit 13b generates clock part time data Dtmc indicating the clock part time Tmc advanced by one second every time the reference clock CLK2 output from the counter 13a is counted. Therefore, the time data generation circuit 13b advances the master time Tm by 1 second each time the reference clock CLK2 is counted. As described above, the clock unit 13 generates the clock unit time Tmc corresponding to the unit (year / month / day and hour / minute / second) of the master time Tm or more, and the count value Cm corresponding to the value of the millisecond unit. To do. Further, when the RTC data Dr is input, the time data generation circuit 13b sets the clock time Tmc so that the time indicated by the RTC data Dr is reached.

測定部１４は、例えばＡ／Ｄ変換器などを備え、入力した測定対象信号（アナログ信号）を制御信号Ｓｃ２に同期して測定データＤｍｅに変換すると共にこの測定データＤｍｅを制御部１７に出力する。信号入出力部１５は、その一端が電源線に接続された抵抗１５ａと、その一端が制御部１７に接続されたスイッチ１５ｂと、その一端が接地されたスイッチ１５ｃとを備えている。この場合、抵抗１５ａおよびスイッチ１５ｂ，１５ｃの各他端は同期用信号端子１６に接続されている。各スイッチ１５ｂ，１５ｃは制御部１７から出力される制御信号Ｓｃ３に従って個別的にオン／オフ制御可能に構成されている。この場合、スイッチ１５ｂはオン状態のときに制御部１７に信号を通過させ、スイッチ１５ｃは同期信号ＩＮＴ１および割込信号ＩＮＴ２を発生させる際にオン／オフ制御される。同期信号ＩＮＴ１は、図４に示す初期同期処理３０においてマスタ測定装置２からスレイブ測定装置３に出力される。一方、割込信号ＩＮＴ２は、図５に示す時間差補正処理５０において出力される。 The measurement unit 14 includes, for example, an A / D converter and converts the input measurement target signal (analog signal) into measurement data Dme in synchronization with the control signal Sc2 and outputs the measurement data Dme to the control unit 17. . The signal input / output unit 15 includes a resistor 15a having one end connected to the power supply line, a switch 15b having one end connected to the control unit 17, and a switch 15c having one end grounded. In this case, the other ends of the resistor 15 a and the switches 15 b and 15 c are connected to the synchronization signal terminal 16. Each of the switches 15b and 15c can be individually controlled to be turned on / off according to a control signal Sc3 output from the control unit 17. In this case, when the switch 15b is in the ON state, the signal is passed through the control unit 17, and the switch 15c is ON / OFF controlled when generating the synchronization signal INT1 and the interrupt signal INT2. The synchronization signal INT1 is output from the master measurement device 2 to the slave measurement device 3 in the initial synchronization process 30 shown in FIG. On the other hand, the interrupt signal INT2 is output in the time difference correction process 50 shown in FIG.

制御部１７は、図示しない内部メモリを備えたＣＰＵで構成され、発振部１２、時計部１３、信号入出力部１５および通信部１８を制御する。具体的には、制御部１７は、制御信号Ｓｃ１を出力することによって発振部１２のスイッチ１２ｂのオン／オフ状態を制御して、内部クロックＣＬＫ１の出力を制御する。また、制御部１７は、制御信号Ｓｃ３を出力することによって信号入出力部１５の各スイッチ１５ｂ，１５ｃのオン／オフを制御して同期信号ＩＮＴ１および割込信号ＩＮＴ２の出力を制御する。さらに、制御部１７は、ＲＴＣ１１において生成されたＲＴＣデータＤｒの読込みと、時計部１３のカウンタ１３ａのカウント値Ｃｍを示すカウントデータＤｃｍの読込みおよび書込みと、時刻データ生成回路１３ｂにおける時計部時刻データＤｔｍｃの読込みおよび書込みとを実行する。 The control unit 17 includes a CPU having an internal memory (not shown), and controls the oscillation unit 12, the clock unit 13, the signal input / output unit 15, and the communication unit 18. Specifically, the control unit 17 controls the output of the internal clock CLK1 by controlling the on / off state of the switch 12b of the oscillation unit 12 by outputting the control signal Sc1. Further, the control unit 17 controls the output of the synchronization signal INT1 and the interrupt signal INT2 by controlling the on / off of the switches 15b and 15c of the signal input / output unit 15 by outputting the control signal Sc3. Further, the control unit 17 reads the RTC data Dr generated in the RTC 11, reads and writes the count data Dcm indicating the count value Cm of the counter 13a of the clock unit 13, and the clock unit time data in the time data generation circuit 13b. Read and write Dtmc.

また、制御部１７は、図５に示す時間差補正処理５０においてマスタ時刻Ｔｍとスレイブ時刻Ｔｓとの時間差Ｍａを算出する。なお、制御部１７は、測定部１４から出力された測定データＤｍｅの測定時刻としてマスタ時刻データＤｔｍを時計部１３から読み込み、このマスタ時刻データＤｔｍと測定データＤｍｅとを対応させて記憶装置(図示せず）に記憶させる。 Further, the control unit 17 calculates a time difference Ma between the master time Tm and the slave time Ts in the time difference correction processing 50 shown in FIG. The control unit 17 reads the master time data Dtm from the clock unit 13 as the measurement time of the measurement data Dme output from the measurement unit 14, and associates the master time data Dtm with the measurement data Dme to store the data (see FIG. (Not shown).

通信部１８は、ＬＡＮ規格やＲＳ−４８５規格などの各種規格に従って構成され、データ通信線端子１９に接続された通信線５を介してマスタ測定装置２およびスレイブ測定装置３の間においてデータ通信を実行する。 The communication unit 18 is configured in accordance with various standards such as the LAN standard and the RS-485 standard, and performs data communication between the master measurement device 2 and the slave measurement device 3 via the communication line 5 connected to the data communication line terminal 19. Execute.

スレイブ測定装置３は、図３に示すように、ＲＴＣ１１、発振部１２、時計部２１、測定部１４、信号入出力部２２、同期用信号端子１６、制御部２３、通信部１８およびデータ通信線端子１９を備えて構成されている。なお、スレイブ測定装置３の構成要素のうち、マスタ測定装置２の構成要素と同様の構成要素については同一の符号を付して重複した説明を省略する。 As shown in FIG. 3, the slave measurement device 3 includes an RTC 11, an oscillation unit 12, a clock unit 21, a measurement unit 14, a signal input / output unit 22, a synchronization signal terminal 16, a control unit 23, a communication unit 18, and a data communication line. A terminal 19 is provided. Note that, among the constituent elements of the slave measuring apparatus 3, the same constituent elements as those of the master measuring apparatus 2 are denoted by the same reference numerals, and redundant description is omitted.

時計部２１は、本発明におけるスレイブ時計部に相当し、カウンタ２１ａおよび時刻データ生成回路２１ｂを備えて構成され、スレイブ時刻Ｔｓを示すスレイブ時刻データＤｔｓを生成する計時処理を実行する。カウンタ２１ａは、発振部１２から出力された内部クロックＣＬＫ１を通常時には１０００分周して１Ｈｚの基準クロックＣＬＫ２を生成する。また、カウンタ２１ａは、制御部２３から出力される制御信号Ｓｃ４に従い、基準クロックＣＬＫ２を生成するタイミングを規定する所定カウント値Ｃｐ、つまり基準クロックＣＬＫ２の周期を伸長または短縮可能に構成されている。例えば、通常時は０から始めて９９９までをカウントした時点でカウンタ２１ａが基準クロックＣＬＫ２を出力するのに対して、１０００をカウントした時点で基準クロックＣＬＫ２を出力させるように制御部２３が制御信号Ｓｃ４を出力してカウンタ２１ａに指示したときには、基準クロックＣＬＫ２の周期は１ミリ秒伸長されて１．００１秒となる。一方、９９８をカウントした時点で基準クロックＣＬＫ２を出力させるように制御部２３が制御信号Ｓｃ４を出力してカウンタ２１ａに指示したときには、基準クロックＣＬＫ２の周期は１ミリ秒短縮されて０．９９９秒となる。 The clock unit 21 corresponds to the slave clock unit in the present invention, and includes a counter 21a and a time data generation circuit 21b. The clock unit 21 performs a clocking process for generating slave time data Dts indicating the slave time Ts. The counter 21a divides the internal clock CLK1 output from the oscillating unit 12 by 1000 at normal times to generate a reference clock CLK2 of 1 Hz. The counter 21a is configured to be able to extend or shorten the predetermined count value Cp that defines the timing for generating the reference clock CLK2, that is, the cycle of the reference clock CLK2, in accordance with the control signal Sc4 output from the control unit 23. For example, the control unit 23 controls the control signal Sc4 so that the counter 21a outputs the reference clock CLK2 when counting from 1000 while the counter 21a outputs the reference clock CLK2 when counting from 0 to 999 in normal times. Is output to instruct the counter 21a, the period of the reference clock CLK2 is extended by 1 millisecond to 1.001 seconds. On the other hand, when the control unit 23 outputs the control signal Sc4 and instructs the counter 21a to output the reference clock CLK2 when 998 is counted, the cycle of the reference clock CLK2 is shortened by 1 millisecond to 0.999 seconds. It becomes.

時刻データ生成回路２１ｂは、カウンタ２１ａから出力された基準クロックＣＬＫ２をカウントして、スレイブ時刻Ｔｓの年月日および時分秒に対応する時計部時刻Ｔｓｃを示す時計部時刻データＤｔｓｃを生成する。したがって、時計部２１は、スレイブ時刻Ｔｓの秒以上の単位（年月日および時分秒）に対応する時計部時刻Ｔｓｃと、そのミリ秒単位の値に対応するカウント値Ｃｓとを生成する。また、時刻データ生成回路２１ｂは、図４に示す初期同期処理３０において設定時刻データＤｔ１を入力したときには、その設定時刻データＤｔ１の示す設定時刻Ｔ１となるように時計部時刻Ｔｓｃを設定可能に構成されている。 The time data generation circuit 21b counts the reference clock CLK2 output from the counter 21a, and generates clock part time data Dtsc indicating the clock part time Tsc corresponding to the year, month, day and hour / minute / second of the slave time Ts. Therefore, the clock unit 21 generates a clock unit time Tsc corresponding to a unit (year / month / day and hour / minute / second) of the slave time Ts or more, and a count value Cs corresponding to the value of the millisecond unit. Further, when the set time data Dt1 is input in the initial synchronization process 30 shown in FIG. 4, the time data generating circuit 21b is configured to be able to set the clock time Tsc so as to be the set time T1 indicated by the set time data Dt1. Has been.

信号入出力部２２は、マスタ測定装置２の信号入出力部１５における抵抗１５ａおよびスイッチ１５ｂ，１５ｃと同一の構成の抵抗２２ａおよびスイッチ２２ｂ，２２ｃを備えている。この場合、スイッチ２２ｃは、マスタ測定装置２のスイッチ１５ｃとは異なり、マスタ測定装置２から同期信号ＩＮＴ１および割込信号ＩＮＴ２が出力される際にはオフ状態に制御される。 The signal input / output unit 22 includes a resistor 22a and switches 22b and 22c having the same configuration as the resistor 15a and the switches 15b and 15c in the signal input / output unit 15 of the master measuring device 2. In this case, unlike the switch 15c of the master measurement device 2, the switch 22c is controlled to be turned off when the synchronization signal INT1 and the interrupt signal INT2 are output from the master measurement device 2.

制御部２３は、図示しない内部メモリを備えたＣＰＵで構成され、発振部１２、時計部２１、信号入出力部２２および通信部１８を制御する。具体的には、制御部２３は、制御信号Ｓｃ３を出力することによって信号入出力部２２の各スイッチ２２ｂ，２２ｃのオン／オフを制御して、マスタ測定装置２から出力された同期信号ＩＮＴ１および割込信号ＩＮＴ２の入力を制御する。また、制御部２３は、時計部２１のカウンタ２１ａのカウント値Ｃｓを示すカウントデータＤｃｓの読込みおよび書込みと、時刻データ生成回路２１ｂにおける時計部時刻データＤｔｓｃの読込みおよび書込みとを実行する。さらに、制御部２３は、マスタ時刻Ｔｍとスレイブ時刻Ｔｓとの時間差Ｍａに基づき、基準クロックＣＬＫ２の周期の伸長または短縮を指示する制御信号Ｓｃ４を時計部２１に出力する。 The control unit 23 includes a CPU having an internal memory (not shown), and controls the oscillation unit 12, the clock unit 21, the signal input / output unit 22, and the communication unit 18. Specifically, the control unit 23 controls the on / off of the switches 22b and 22c of the signal input / output unit 22 by outputting the control signal Sc3, and the synchronization signal INT1 output from the master measuring device 2 and Controls the input of the interrupt signal INT2. Further, the control unit 23 reads and writes the count data Dcs indicating the count value Cs of the counter 21a of the clock unit 21, and reads and writes the clock unit time data Dtsc in the time data generation circuit 21b. Further, the control unit 23 outputs to the clock unit 21 a control signal Sc4 instructing to extend or shorten the cycle of the reference clock CLK2 based on the time difference Ma between the master time Tm and the slave time Ts.

次に、測定システム１の全体的な動作について説明する。 Next, the overall operation of the measurement system 1 will be described.

まず、測定システム１の起動時において、マスタ測定装置２およびスレイブ測定装置３では、各制御部１７，２３が、それぞれの時計部１３，２１における時刻Ｔｍ，Ｔｓを現在の時刻に設定する。具体的には、マスタ測定装置２では、まず、制御部１７が現在の時刻を示すＲＴＣデータＤｒをＲＴＣ１１から読み込む。次いで、制御部１７は、ＲＴＣデータＤｒを時計部１３に出力する。この際に、時計部１３の時刻データ生成回路１３ｂは、ＲＴＣデータＤｒの示す時刻の年月日および時分秒となるように時計部時刻Ｔｍｃを設定する。また、カウンタ１３ａは、ＲＴＣデータＤｒの示す時刻のミリ秒単位に対応する値となるようにカウント値Ｃｍを設定する。続いて、制御部１７は、スイッチ１２ｂのオンを指示する制御信号Ｓｃ１を発振部１２に出力する。この際に、発振部１２は、スイッチ１２ｂがオン状態に制御されるため、水晶発振回路１２ａによって生成された内部クロックＣＬＫ１を時計部１３に出力する。これにより、時計部１３のカウンタ１３ａが内部クロックＣＬＫ１のカウントを開始する。この場合、カウンタ１３ａは、９９９をカウントしたときに基準クロックＣＬＫ２を時刻データ生成回路１３ｂに出力する。次いで、時刻データ生成回路１３ｂは、基準クロックＣＬＫ２に同期して１秒ずつ進む時計部時刻データＤｔｍｃの生成を開始する。 First, when the measurement system 1 is started, in the master measurement device 2 and the slave measurement device 3, the control units 17 and 23 set the times Tm and Ts in the clock units 13 and 21 to the current time. Specifically, in the master measurement device 2, first, the control unit 17 reads RTC data Dr indicating the current time from the RTC 11. Next, the control unit 17 outputs the RTC data Dr to the clock unit 13. At this time, the time data generation circuit 13b of the clock unit 13 sets the clock unit time Tmc so as to be the year, month, day, hour, minute and second of the time indicated by the RTC data Dr. Further, the counter 13a sets the count value Cm so as to be a value corresponding to the millisecond unit of the time indicated by the RTC data Dr. Subsequently, the control unit 17 outputs a control signal Sc1 instructing to turn on the switch 12b to the oscillation unit 12. At this time, the oscillating unit 12 outputs the internal clock CLK1 generated by the crystal oscillation circuit 12a to the timepiece unit 13 because the switch 12b is controlled to be in the ON state. As a result, the counter 13a of the clock unit 13 starts counting the internal clock CLK1. In this case, the counter 13a outputs the reference clock CLK2 to the time data generation circuit 13b when counting 999. Next, the time data generation circuit 13b starts to generate the clock unit time data Dtmc that advances by one second in synchronization with the reference clock CLK2.

また、カウンタ１３ａは、所定時間（例えば２００ミリ秒）毎に制御信号Ｓｃ２を測定部１４に出力する。次いで、測定部１４は、入力した測定対象信号（アナログ信号）を制御信号Ｓｃ２に同期して測定データＤｍｅに変換すると共にこの測定データＤｍｅを制御部１７に出力する。この場合、制御部１７は、測定部１４から出力された測定データＤｍｅの測定時刻としてマスタ時刻データＤｔｍを時計部１３から読み込み、このマスタ時刻データＤｔｍと測定データＤｍｅとを対応させて記憶装置に記憶させる。これにより、記憶装置はマスタ時刻データＤｔｍがタイムスタンプとして付加された測定データＤｍｅを記憶していく。 Further, the counter 13a outputs a control signal Sc2 to the measuring unit 14 every predetermined time (for example, 200 milliseconds). Next, the measurement unit 14 converts the input measurement target signal (analog signal) into measurement data Dme in synchronization with the control signal Sc2, and outputs the measurement data Dme to the control unit 17. In this case, the control unit 17 reads the master time data Dtm from the clock unit 13 as the measurement time of the measurement data Dme output from the measurement unit 14, and associates the master time data Dtm with the measurement data Dme in the storage device. Remember me. Thereby, the storage device stores the measurement data Dme to which the master time data Dtm is added as a time stamp.

次に、スレイブ測定装置３の時計部２１におけるスレイブ時刻Ｔｓをマスタ測定装置２の時計部１３におけるマスタ時刻Ｔｍに同期させる際の初期同期処理３０について、図４を参照して説明する。なお、本例では、設定時刻Ｔ１（１２時３４分５６秒）が到来したときにスレイブ測定装置３のスレイブ時刻Ｔｓをマスタ測定装置２のマスタ時刻Ｔｍに同期させる際の処理について説明する。 Next, an initial synchronization process 30 for synchronizing the slave time Ts in the clock unit 21 of the slave measurement device 3 with the master time Tm in the clock unit 13 of the master measurement device 2 will be described with reference to FIG. In this example, a process for synchronizing the slave time Ts of the slave measuring device 3 with the master time Tm of the master measuring device 2 when the set time T1 (12:34:56) has arrived will be described.

この初期同期処理３０では、まず、マスタ測定装置２の制御部１７が、通信線５を介してデータ通信を行うことにより、作動の有無を確認するための制御信号をスレイブ測定装置３に出力する（ステップ３１）。次いで、スレイブ測定装置３の制御部２３が、マスタ測定装置２から制御信号が出力されたときに、通信線５を介したデータ通信を行うことにより、作動している旨をマスタ測定装置２に通知する（ステップ３２）。続いて、マスタ測定装置２では、制御部１７が、スイッチ１５ｃをオフ状態に制御する（ステップ３３）。次いで、制御部１７は、通信線５を介してデータ通信を行うことにより、現在時刻よりも所定時間だけ進んだ設定時刻Ｔ１を示す設定時刻データＤｔ１をスレイブ測定装置３に出力する（ステップ３４）。例えば、制御部１７は、設定時刻Ｔ１の１０秒前（この例では、１２時３４分４６秒）に設定時刻データＤｔ１をスレイブ測定装置３に出力する。 In the initial synchronization processing 30, first, the control unit 17 of the master measurement device 2 outputs a control signal for confirming the presence or absence of operation to the slave measurement device 3 by performing data communication via the communication line 5. (Step 31). Next, when the control unit 23 of the slave measuring device 3 outputs a control signal from the master measuring device 2, it performs data communication via the communication line 5 to indicate to the master measuring device 2 that it is operating. Notification is made (step 32). Subsequently, in the master measurement device 2, the control unit 17 controls the switch 15c to be in an off state (step 33). Next, the control unit 17 performs data communication via the communication line 5 to output the set time data Dt1 indicating the set time T1 advanced by a predetermined time from the current time to the slave measuring device 3 (step 34). . For example, the control unit 17 outputs the set time data Dt1 to the slave measuring device 3 10 seconds before the set time T1 (in this example, 12:34:46).

続いて、スレイブ測定装置３では、制御部２３がスイッチ１２ｂ，２２ｃをオフ状態に制御すると共にスイッチ２２ｂをオン状態に制御する（ステップ３５）。これにより、内部クロックＣＬＫ１が時計部２１に一時的に出力されなくなるため、時計部２１におけるスレイブ時刻Ｔｓが更新されない状態となる。次いで、制御部２３は、設定時刻データＤｔ１の示す設定時刻Ｔ１（１２時３４分５６秒）となるように時計部２１のスレイブ時刻Ｔｓを設定する（ステップ３６）。具体的には、時計部２１の時刻データ生成回路２１ｂが設定時刻データＤｔ１の示す設定時刻Ｔ１となるように時計部時刻Ｔｓｃを設定すると共に、カウンタ２１ａが設定時刻Ｔ１のミリ秒に対応する値となるようにカウント値Ｃｓを設定する。この場合、設定時刻Ｔ１にはミリ秒単位の値が含まれていないため、カウンタ２１ａはカウント値Ｃｓを０にリセットする。次いで、制御部２３は、通信線５を介してデータ通信を行うことにより、スレイブ時刻Ｔｓの設定を完了した旨をマスタ測定装置２に通知する（ステップ３７）。 Subsequently, in the slave measurement device 3, the control unit 23 controls the switches 12b and 22c to be in an off state and controls the switch 22b to be in an on state (step 35). As a result, the internal clock CLK1 is temporarily not output to the clock unit 21, and the slave time Ts in the clock unit 21 is not updated. Next, the control unit 23 sets the slave time Ts of the clock unit 21 to be the set time T1 (12:34:56) indicated by the set time data Dt1 (step 36). Specifically, the time data generation circuit 21b of the clock unit 21 sets the clock unit time Tsc so that the set time T1 indicated by the set time data Dt1 is reached, and the counter 21a has a value corresponding to the millisecond of the set time T1. The count value Cs is set so that In this case, since the set time T1 does not include a value in milliseconds, the counter 21a resets the count value Cs to 0. Next, the control unit 23 performs data communication via the communication line 5 to notify the master measuring device 2 that the setting of the slave time Ts has been completed (step 37).

続いて、設定時刻Ｔ１（１２時３４分５６秒）が到来したときには、マスタ測定装置２では、制御部１７がスイッチ１５ｃをオン／オフ制御することによって信号入出力部１５に同期信号ＩＮＴ１が発生させ、この同期信号ＩＮＴ１を同期用信号線４を介してスレイブ測定装置３に出力する（ステップ３８）。具体的には、同期信号ＩＮＴ１は、マスタ測定装置２の信号入出力部１５とワイヤードＯＲを構成するスレイブ測定装置３の信号入出力部２２を介して制御部２３に出力される。この際に、制御部１７は、同期信号ＩＮＴ１を出力した時点、つまり設定時刻Ｔ１が到来した時点で、時計部１３に対して設定時刻Ｔ１を初期値として計時処理を開始させる（ステップ３９）。 Subsequently, when the set time T1 (12:34:56) has arrived, in the master measuring apparatus 2, the control unit 17 performs on / off control of the switch 15c to generate the synchronization signal INT1 in the signal input / output unit 15. The synchronization signal INT1 is output to the slave measurement device 3 via the synchronization signal line 4 (step 38). Specifically, the synchronization signal INT1 is output to the control unit 23 via the signal input / output unit 15 of the master measurement device 2 and the signal input / output unit 22 of the slave measurement device 3 constituting a wired OR. At this time, the control unit 17 causes the clock unit 13 to start the time counting process with the set time T1 as an initial value when the synchronization signal INT1 is output, that is, when the set time T1 arrives (step 39).

一方、スレイブ測定装置３では、制御部２３が同期信号ＩＮＴ１の入力に同期してスイッチ１２ｂをオン状態に制御して、時計部２１に内部クロックＣＬＫ１を出力させる。この際に、時計部２１は、設定時刻Ｔ１を初期値とするスレイブ時刻Ｔｓの生成を開始する。このため、制御部２３は、同期信号ＩＮＴ１を入力した時点、つまり設定時刻Ｔ１が到来した時点で、時計部２１に対して設定時刻Ｔ１を初期値として計時処理を開始させる（ステップ４０）。したがって、設定時刻Ｔ１が到来した時点で、スレイブ測定装置３におけるスレイブ時刻Ｔｓはマスタ測定装置２におけるマスタ時刻Ｔｍに同期する。 On the other hand, in the slave measurement device 3, the control unit 23 controls the switch 12b to be in an on state in synchronization with the input of the synchronization signal INT1, and causes the clock unit 21 to output the internal clock CLK1. At this time, the clock unit 21 starts generating the slave time Ts with the set time T1 as an initial value. For this reason, the control unit 23 causes the clock unit 21 to start the time counting process with the set time T1 as an initial value when the synchronization signal INT1 is input, that is, when the set time T1 has arrived (step 40). Therefore, when the set time T1 arrives, the slave time Ts in the slave measuring device 3 is synchronized with the master time Tm in the master measuring device 2.

次に、時間差補正処理５０について、図５を参照して説明する。この処理では、初期同期処理３０によってマスタ時刻Ｔｍにスレイブ時刻Ｔｓを同期させた後に生じるマスタ時刻Ｔｍとスレイブ時刻Ｔｓとの間の微小な時間差Ｍａを補正することによって両時刻Ｔｍ，Ｔｓを改めて同期させる。この場合、時間差Ｍａは、マスタ測定装置２に備えられた水晶発振回路１２ａとスレイブ測定装置３に備えられた水晶発振回路１２ａとのクロック周波数の微小な差に起因して発生するため、その微小な差が蓄積されることにより、時間の経過に応じて次第に大きくなる。したがって、タイムスタンプとして付加されたマスタ時刻データＤｔｍおよびスレイブ時刻データＤｔｓを参照したとしても、マスタ測定装置２において測定された測定データＤｍｅと、スレイブ測定装置３において測定された測定データＤｍｅとの測定時刻の対応関係が不明確となる。したがって、この時間差補正処理５０を実行することにより、このような事態を解消する。 Next, the time difference correction process 50 will be described with reference to FIG. In this process, both the times Tm and Ts are synchronized again by correcting a minute time difference Ma between the master time Tm and the slave time Ts that occurs after the slave time Ts is synchronized with the master time Tm by the initial synchronization process 30. Let In this case, the time difference Ma is generated due to a minute difference in clock frequency between the crystal oscillation circuit 12a provided in the master measurement device 2 and the crystal oscillation circuit 12a provided in the slave measurement device 3. As the difference is accumulated, it gradually increases as time passes. Therefore, even if the master time data Dtm and the slave time data Dts added as time stamps are referred to, the measurement data Dme measured by the master measurement device 2 and the measurement data Dme measured by the slave measurement device 3 are measured. The correspondence of time becomes unclear. Therefore, by executing this time difference correction process 50, such a situation is solved.

この時間差補正処理５０では、まず、マスタ測定装置２の制御部１７がスイッチ１５ｃをオフ状態に制御する（ステップ５１）。次いで、制御部１７は、通信線５を介してデータ通信を行うことにより、スレイブ時刻Ｔｓを補正する旨をスレイブ測定装置３に通知する（ステップ５２）。続いて、スレイブ測定装置３では、制御部２３がスイッチ２２ｂをオン状態に制御すると共にスイッチ２２ｃをオフ状態に制御する（ステップ５３）。なお、複数台のスレイブ測定装置３が存在する測定システムでは、スイッチ２２ｃがオフ状態に制御されるタイミングがまちまちとなり、割込信号ＩＮＴ２が誤って発生する可能性がある。このため、スイッチ２２ｃは通常時には常にオフ状態となるように制御される。次いで、制御部２３は、通信線５を介してデータ通信を行うことにより、スレイブ時刻Ｔｓを補正する準備を完了した旨をマスタ測定装置２に通知する（ステップ５４）。 In this time difference correction process 50, first, the control unit 17 of the master measuring device 2 controls the switch 15c to be in an OFF state (step 51). Next, the control unit 17 notifies the slave measuring device 3 that the slave time Ts is corrected by performing data communication via the communication line 5 (step 52). Subsequently, in the slave measurement device 3, the control unit 23 controls the switch 22b to be in an on state and controls the switch 22c to be in an off state (step 53). Note that in a measurement system including a plurality of slave measurement apparatuses 3, the timing at which the switch 22c is controlled to be off varies, and the interrupt signal INT2 may be erroneously generated. For this reason, the switch 22c is controlled so as to be always in an off state at the normal time. Next, the control unit 23 performs data communication via the communication line 5 to notify the master measurement device 2 that preparation for correcting the slave time Ts has been completed (step 54).

続いて、マスタ測定装置２では、制御部１７がスイッチ１５ｂをオン状態に制御する（ステップ５５）ことにより、信号入出力部１５から制御部１７に割込信号ＩＮＴ２を出力可能な状態となる。次いで、制御部１７は、所定のタイミングでスイッチ１５ｃをオン／オフ制御することによって信号入出力部１５において割込信号ＩＮＴ２を発生させ、この割込信号ＩＮＴ２を同期用信号線４を介してスレイブ測定装置３に出力する（ステップ５６）。この場合、割込信号ＩＮＴ２は、初期同期処理３０の同期信号ＩＮＴ１とは異なり、同期用信号線４を介してスレイブ測定装置３の制御部２３に出力されると共にマスタ測定装置２の制御部１７にも出力される。この際に、制御部１７は、割込信号ＩＮＴ２を入力した時点、つまり割込信号ＩＮＴ２をスレイブ測定装置３に出力した時点で時計部１３のマスタ時刻Ｔｍをミリ秒単位まで内部メモリに記憶する（ステップ５７）。具体的には、制御部１７は、マスタ時刻Ｔｍの年月日および時分秒に対応する時計部時刻Ｔｍｃを時刻データ生成回路１３ｂから読み込むと共に、マスタ時刻Ｔｍのミリ秒単位の値に対応するカウント値Ｃｍをカウンタ１３ａから読み込む。次いで、制御部１７は、読み込んだ時計部時刻Ｔｍｃおよびカウント値Ｃｍを内部メモリに記憶させる。 Subsequently, in the master measuring apparatus 2, the control unit 17 controls the switch 15b to be in an ON state (step 55), so that the interrupt signal INT2 can be output from the signal input / output unit 15 to the control unit 17. Next, the control unit 17 controls the on / off of the switch 15c at a predetermined timing to generate an interrupt signal INT2 in the signal input / output unit 15, and the interrupt signal INT2 is slaved through the synchronization signal line 4. It outputs to the measuring apparatus 3 (step 56). In this case, unlike the synchronization signal INT1 of the initial synchronization process 30, the interrupt signal INT2 is output to the control unit 23 of the slave measurement device 3 via the synchronization signal line 4 and the control unit 17 of the master measurement device 2 Is also output. At this time, the control unit 17 stores the master time Tm of the clock unit 13 in the internal memory up to the millisecond unit when the interrupt signal INT2 is input, that is, when the interrupt signal INT2 is output to the slave measuring device 3. (Step 57). Specifically, the control unit 17 reads the clock unit time Tmc corresponding to the year, month, day and hour / minute / second of the master time Tm from the time data generation circuit 13b, and also corresponds to the value in milliseconds of the master time Tm. The count value Cm is read from the counter 13a. Next, the control unit 17 stores the read clock unit time Tmc and count value Cm in the internal memory.

一方、スレイブ測定装置３の制御部２３は、マスタ測定装置２から割込信号ＩＮＴ２を入力した時点のスレイブ時刻Ｔｓをミリ秒単位まで内部メモリに記憶する（ステップ５８）。具体的には、制御部２３が、スレイブ時刻Ｔｓの年月日および時分秒に対応する時計部時刻Ｔｓｃを時刻データ生成回路２１ｂから読み込むと共に、スレイブ時刻Ｔｓのミリ秒単位の値に対応するカウント値Ｃｓをカウンタ２１ａから読み込む。続いて、制御部２３は、読み込んだ時計部時刻Ｔｓｃおよびカウント値Ｃｓを内部メモリに記憶させる。次いで、制御部２３は、通信線５を介してデータ通信を行うことにより、内部メモリに記憶したスレイブ時刻Ｔｓを示すスレイブ時刻データ（本発明における時刻データに相当）Ｄｔｓをマスタ測定装置２に出力する（ステップ５９）。 On the other hand, the control unit 23 of the slave measuring apparatus 3 stores the slave time Ts at the time when the interrupt signal INT2 is input from the master measuring apparatus 2 in the internal memory to the millisecond unit (step 58). Specifically, the control unit 23 reads the clock unit time Tsc corresponding to the year, month, day and hour / minute / second of the slave time Ts from the time data generation circuit 21b, and also corresponds to the value in milliseconds of the slave time Ts. The count value Cs is read from the counter 21a. Subsequently, the control unit 23 stores the read clock unit time Tsc and count value Cs in the internal memory. Next, the control unit 23 performs data communication via the communication line 5 to output slave time data (corresponding to time data in the present invention) Dts indicating the slave time Ts stored in the internal memory to the master measurement device 2. (Step 59).

続いて、マスタ測定装置２の制御部１７は、入力したスレイブ時刻データＤｔｓの示すスレイブ時刻Ｔｓ、および内部メモリに記憶したマスタ時刻Ｔｍに基づいて、マスタ時刻Ｔｍとスレイブ時刻Ｔｓとの時間差Ｍａを算出する（ステップ６０）。具体的には、制御部１７は、マスタ時刻Ｔｍとスレイブ時刻Ｔｓとの差をミリ秒単位まで算出することにより、マスタ時刻Ｔｍとスレイブ時刻Ｔｓとのいずれが進んでいるか（遅れているか）を示す時間差Ｍａを算出する。なお、算出した時間差Ｍａが予め設定した値（例えば、５００ミリ秒）よりも大きいときにはエラーが発生しているとして、時間差補正処理５０を終了し、初期同期処理３０によってマスタ時刻Ｔｍとスレイブ時刻Ｔｓとを改めて同期させるか、または時間差補正処理５０を再度実行する。次いで、マスタ測定装置２は、通信線５を介してデータ通信を行うことにより、算出した時間差Ｍａを示す時間差データＤｍａをスレイブ測定装置３に出力する（ステップ６１）。 Subsequently, the control unit 17 of the master measuring apparatus 2 calculates the time difference Ma between the master time Tm and the slave time Ts based on the slave time Ts indicated by the input slave time data Dts and the master time Tm stored in the internal memory. Calculate (step 60). Specifically, the control unit 17 calculates the difference between the master time Tm and the slave time Ts to the millisecond unit, thereby determining which of the master time Tm and the slave time Ts is advanced (delayed). The indicated time difference Ma is calculated. When the calculated time difference Ma is larger than a preset value (for example, 500 milliseconds), it is determined that an error has occurred, the time difference correction process 50 is terminated, and the initial synchronization process 30 causes the master time Tm and slave time Ts. Are synchronized again, or the time difference correction processing 50 is executed again. Next, the master measurement device 2 performs data communication via the communication line 5 to output time difference data Dma indicating the calculated time difference Ma to the slave measurement device 3 (step 61).

続いて、スレイブ測定装置３の制御部２３は、出力された時間差データＤｍａに基づき、カウンタ２１ａにおける所定カウント値Ｃｐを設定する（ステップ６２）。この場合、制御部２３は、例えばスレイブ時刻Ｔｓがマスタ時刻Ｔｍよりも遅れているときには、所定カウント値Ｃｐを９９８に設定させる制御信号Ｓｃ４をカウンタ２１ａに出力する。次いで、カウンタ２１ａは、発振部１２から出力される内部クロックＣＬＫ１をカウントして、９９８をカウントした時点で基準クロックＣＬＫ２を時刻データ生成回路２１ｂに出力する。この場合、基準クロックＣＬＫ２の周期、つまりスレイブ測定装置３の時計部１３において１秒を計時する計時単位が１ミリ秒短縮される。このため、所定カウント値Ｃｐが９９９に設定されたマスタ測定装置２のカウンタ１３ａと比較して、基準クロックＣＬＫ２が１ミリ秒早く出力される結果、マスタ時刻Ｔｍに対するスレイブ時刻Ｔｓの遅れが１ミリ秒縮められる。次いで、制御部２３は、周期が短縮された基準クロックＣＬＫ２がカウンタ２１ａから１回出力された後に、所定カウント値Ｃｐを通常の９９９に設定する。したがって、基準クロックＣＬＫ２は、それ以降において通常の１秒周期で出力される。 Subsequently, the control unit 23 of the slave measuring device 3 sets a predetermined count value Cp in the counter 21a based on the output time difference data Dma (step 62). In this case, for example, when the slave time Ts is behind the master time Tm, the control unit 23 outputs a control signal Sc4 for setting the predetermined count value Cp to 998 to the counter 21a. Next, the counter 21a counts the internal clock CLK1 output from the oscillating unit 12, and outputs the reference clock CLK2 to the time data generation circuit 21b when 998 is counted. In this case, the period of the reference clock CLK2, that is, the time unit for measuring 1 second in the clock unit 13 of the slave measuring device 3, is shortened by 1 millisecond. For this reason, the reference clock CLK2 is output one millisecond earlier than the counter 13a of the master measuring device 2 in which the predetermined count value Cp is set to 999. As a result, the delay of the slave time Ts with respect to the master time Tm is 1 mm. Seconds are shortened. Next, the control unit 23 sets the predetermined count value Cp to normal 999 after the reference clock CLK2 whose cycle has been shortened is output once from the counter 21a. Therefore, the reference clock CLK2 is output at a normal 1 second period thereafter.

一方、制御部２３は、例えばスレイブ時刻Ｔｓがマスタ時刻Ｔｍよりも進んでいるときには、所定カウント値Ｃｐを１０００に設定させる制御信号Ｓｃ４をカウンタ２１ａに出力する。次いで、カウンタ２１ａは、発振部１２から出力される内部クロックＣＬＫ１をカウントして、１０００をカウントした時点で基準クロックＣＬＫ２を時刻データ生成回路２１ｂに出力する。この場合、基準クロックＣＬＫ２の周期が１ミリ秒伸長される。このため、所定カウント値Ｃｐが９９９に設定されたマスタ測定装置２のカウンタ１３ａと比較して、基準クロックＣＬＫ２が１ミリ秒遅く出力される結果、マスタ時刻Ｔｍに対するスレイブ時刻Ｔｓの進みが１ミリ秒縮められる。次いで、制御部２３は、周期が伸長された基準クロックＣＬＫ２がカウンタ２１ａから１回出力された後に、所定カウント値Ｃｐを通常の９９９に設定する。したがって、基準クロックＣＬＫ２は、それ以降において通常の１秒周期で出力される。このように、制御部２３は、スレイブ時刻Ｔｓがマスタ時刻Ｔｍよりも遅れているとき、およびスレイブ時刻Ｔｓがマスタ時刻Ｔｍよりも進んでいるときにおいて、マスタ時刻Ｔｍに対するスレイブ時刻Ｔｓの時間差を１ミリ秒だけ１回補正してこの時間差補正処理５０を終了する。 On the other hand, for example, when the slave time Ts is ahead of the master time Tm, the control unit 23 outputs a control signal Sc4 for setting the predetermined count value Cp to 1000 to the counter 21a. Next, the counter 21a counts the internal clock CLK1 output from the oscillating unit 12, and outputs the reference clock CLK2 to the time data generation circuit 21b when 1000 is counted. In this case, the period of the reference clock CLK2 is extended by 1 millisecond. For this reason, as compared with the counter 13a of the master measuring apparatus 2 in which the predetermined count value Cp is set to 999, the reference clock CLK2 is output one millisecond later, and as a result, the advance of the slave time Ts with respect to the master time Tm is 1 mm. Seconds are shortened. Next, the control unit 23 sets the predetermined count value Cp to normal 999 after the reference clock CLK2 whose cycle has been extended is output once from the counter 21a. Therefore, the reference clock CLK2 is output at a normal 1 second period thereafter. In this way, the control unit 23 sets the time difference of the slave time Ts to the master time Tm as 1 when the slave time Ts is behind the master time Tm and when the slave time Ts is ahead of the master time Tm. The time difference correction processing 50 is completed after correcting once for milliseconds.

この場合、１回の時間差補正処理５０当たり１ミリ秒だけマスタ時刻Ｔｍに対するスレイブ時刻Ｔｓの時間差Ｍａを補正するため、この時間差補正処理５０を一定時間毎（例えば１０秒毎）に実行することにより、スレイブ時刻Ｔｓがマスタ時刻Ｔｍに緩やかに同期していく。このため、時間差補正処理５０を継続して実行することにより、スレイブ時刻Ｔｓがマスタ時刻Ｔｍよりも遅れているときには、スレイブ測定装置３の時計部１３における１秒の計時単位を短縮することにより、スレイブ時刻Ｔｓをマスタ時刻Ｔｍに同期させることができる。逆に、スレイブ時刻Ｔｓがマスタ時刻Ｔｍよりも進んでいるときには、スレイブ測定装置３の時計部１３における１秒の計時単位を伸長することにより、スレイブ時刻Ｔｓをマスタ時刻Ｔｍに同期させることができる。したがって、互いに同期するマスタ時刻データＤｔｍおよびスレイブ時刻データＤｔｓを参照することで、マスタ測定装置２において測定された測定データＤｍｅと、スレイブ測定装置３において測定された測定データＤｍｅの測定時刻との測定時刻の対応関係が明確となる。 In this case, in order to correct the time difference Ma of the slave time Ts with respect to the master time Tm by 1 millisecond per time difference correction process 50, the time difference correction process 50 is executed at regular intervals (for example, every 10 seconds). The slave time Ts is gradually synchronized with the master time Tm. Therefore, by continuously executing the time difference correction process 50, when the slave time Ts is behind the master time Tm, the time unit of 1 second in the clock unit 13 of the slave measurement device 3 is shortened, The slave time Ts can be synchronized with the master time Tm. Conversely, when the slave time Ts is ahead of the master time Tm, the slave time Ts can be synchronized with the master time Tm by extending the time measurement unit of one second in the clock unit 13 of the slave measurement device 3. . Therefore, by referring to the master time data Dtm and the slave time data Dts that are synchronized with each other, the measurement data Dme measured by the master measurement device 2 and the measurement time of the measurement data Dme measured by the slave measurement device 3 are measured. Correspondence of time becomes clear.

次に、具体的に数値を挙げてスレイブ時刻Ｔｓの補正を説明する。一例として、１回当たりにスレイブ時刻Ｔｓを１ミリ秒ずつ補正する時間差補正処理５０を１０秒毎に実行する例について説明する。この処理では、時間差補正処理５０を１日に８６４０回実行することができるため、スレイブ時刻Ｔｓは最大で８６４０ミリ秒補正される。ここで、マスタ測定装置２およびスレイブ測定装置３における各水晶発振回路１２ａの精度が一般的な範囲内であるとき（例えば周波数偏差が５０ｐｐｍ）には、マスタ測定装置２における水晶発振回路１２ａがこの精度で遅れ、かつスレイブ測定装置３における水晶発振回路１２ａがこの精度で進む状況を想定する。この場合、マスタ時刻Ｔｍに対するスレイブ時刻Ｔｓの相対的な偏差は１００ｐｐｍに相当する。一方、上述したように水晶発振回路１２ａを１０秒毎に１ミリ秒補正するのは周波数偏差を１００ｐｐｍ補正することと同等である。したがって、一般的な周波数偏差を有する水晶発振回路１２ａを用いてマスタ測定装置２およびスレイブ測定装置３を構成する場合、上述した条件で時間差補正処理５０を行うことにより、スレイブ時刻Ｔｓをマスタ時刻Ｔｍに同期させることが可能となる。なお、より精度の高い水晶発振回路を用いて内部クロックＣＬＫ１を生成する構成にすることにより、時間差補正処理５０の実行頻度を減らすことができる。 Next, the correction of the slave time Ts will be described with specific numerical values. As an example, an example will be described in which the time difference correction process 50 for correcting the slave time Ts by 1 millisecond is executed every 10 seconds. In this process, since the time difference correction process 50 can be executed 8640 times a day, the slave time Ts is corrected by a maximum of 8640 milliseconds. Here, when the accuracy of each crystal oscillation circuit 12a in the master measurement device 2 and the slave measurement device 3 is within a general range (for example, the frequency deviation is 50 ppm), the crystal oscillation circuit 12a in the master measurement device 2 It is assumed that the crystal oscillation circuit 12a in the slave measuring device 3 is advanced with this accuracy and delayed with accuracy. In this case, the relative deviation of the slave time Ts with respect to the master time Tm corresponds to 100 ppm. On the other hand, as described above, correcting the crystal oscillation circuit 12a by 1 millisecond every 10 seconds is equivalent to correcting the frequency deviation by 100 ppm. Therefore, when the master measuring device 2 and the slave measuring device 3 are configured using the crystal oscillation circuit 12a having a general frequency deviation, the slave time Ts is set to the master time Tm by performing the time difference correction processing 50 under the above-described conditions. Can be synchronized. Note that the frequency of execution of the time difference correction process 50 can be reduced by using a configuration in which the internal clock CLK1 is generated using a crystal oscillator circuit with higher accuracy.

このように、この測定システム１では、スレイブ測定装置３が、マスタ時刻ＴｍとＴｓとの時間差Ｍａに基づき、スレイブ時刻Ｔｓがマスタ時刻Ｔｍよりも遅れているときには時計部２１における計時処理の計時単位を短縮することによってスレイブ時刻Ｔｓをマスタ時刻Ｔｍに同期させる。このため、短縮した計時単位でスレイブ時刻Ｔｓを計時することで、マスタ時刻Ｔｍに対するスレイブ時刻Ｔｓの遅れを縮めるようにしてスレイブ時刻Ｔｓが補正される。一方、スレイブ測定装置３が、スレイブ時刻Ｔｓがマスタ時刻Ｔｍよりも進んでいるときには計時単位を伸長することによってスレイブ時刻Ｔｓをマスタ時刻Ｔｍに同期させる。このため、伸長した計時単位に基づいてスレイブ時刻Ｔｓを計時することで、マスタ時刻Ｔｍに対するスレイブ時刻Ｔｓの進みを縮めるようにしてスレイブ時刻Ｔｓが補正される。したがって、この補正を一定時間毎に実行することにより、スレイブ時刻Ｔｓがマスタ時刻Ｔｍに緩やかに同期するため、両時刻Ｔｍ，Ｔｓの同期には多少の時間を要するものの、従来の測定システムとは異なり、時刻の連続性を維持しつつスレイブ時刻Ｔｓをマスタ時刻Ｔｍに確実に同期させることができる。 As described above, in the measurement system 1, the slave measurement device 3 is based on the time difference Ma between the master times Tm and Ts, and when the slave time Ts is later than the master time Tm, the clock unit of the clock processing in the clock unit 21 is measured. Is shortened to synchronize the slave time Ts with the master time Tm. Therefore, by measuring the slave time Ts in a shortened time unit, the slave time Ts is corrected so as to reduce the delay of the slave time Ts with respect to the master time Tm. On the other hand, the slave measuring device 3 synchronizes the slave time Ts with the master time Tm by extending the time unit when the slave time Ts is ahead of the master time Tm. Therefore, by measuring the slave time Ts based on the extended timing unit, the slave time Ts is corrected so as to reduce the advance of the slave time Ts with respect to the master time Tm. Therefore, by executing this correction at regular intervals, the slave time Ts is slowly synchronized with the master time Tm. Therefore, although synchronization between both times Tm and Ts requires some time, what is a conventional measurement system? In contrast, the slave time Ts can be reliably synchronized with the master time Tm while maintaining time continuity.

また、本例では、１回の時間差補正処理５０、つまり割込信号ＩＮＴ２の１回の出力当たり１ミリ秒だけマスタ時刻Ｔｍとスレイブ時刻Ｔｓとの時間差Ｍａを補正する。このため、例えば、同期用信号線４へのノイズの重畳や制御部２３の入力部へのノイズの入力などに起因してスレイブ測定装置３の制御部２３が誤作動してスレイブ時刻Ｔｓを補正したとしても、その誤作動に起因して発生するマスタ時刻Ｔｍとスレイブ時刻Ｔｓとの誤差は１ミリ秒である。したがって、ノイズの重畳などに起因してスレイブ時刻Ｔｓが大幅にずれてしまう事態を回避することができる。 Further, in this example, the time difference Ma between the master time Tm and the slave time Ts is corrected by one time difference correction process 50, that is, one millisecond per one output of the interrupt signal INT2. For this reason, for example, the control unit 23 of the slave measuring device 3 malfunctions due to the superimposition of noise on the synchronization signal line 4 or the input of noise to the input unit of the control unit 23 to correct the slave time Ts. Even so, the error between the master time Tm and the slave time Ts generated due to the malfunction is 1 millisecond. Therefore, it is possible to avoid a situation in which the slave time Ts is significantly shifted due to noise superposition or the like.

さらに、この測定システム１では、マスタ測定装置２が、現在時刻よりも進んだ設定時刻Ｔ１を示す設定時刻データＤｔ１をスレイブ測定装置３に出力すると共に設定時刻Ｔ１が到来した時点で同期信号ＩＮＴ１をスレイブ測定装置３に出力し、スレイブ測定装置３が同期信号ＩＮＴ１を入力した時点で時計部２１に対して設定時刻Ｔ１を初期値として計時処理を開始させる。このため、マスタ時刻Ｔｍおよびスレイブ時刻Ｔｓを設定時刻Ｔ１に一致させることができる結果、両時刻Ｔｍ，Ｔｓを予め一致させない構成と比較して、この測定システム１の起動時における両時刻Ｔｍ，Ｔｓを等しくすることができる。したがって、この測定システム１によれば、スレイブ時刻Ｔｓをマスタ時刻Ｔｍに同期させるために行う補正、つまりこの時間差Ｍａを短縮するために行う補正の実行回数を減らすことができるため、スレイブ時刻Ｔｓをマスタ時刻Ｔｍに同期させるのに要する時間を十分に減少することができる。 Furthermore, in this measurement system 1, the master measurement device 2 outputs the set time data Dt1 indicating the set time T1 advanced from the current time to the slave measurement device 3, and at the time when the set time T1 arrives, the synchronization signal INT1 is output. The time is output to the slave measuring device 3, and when the slave measuring device 3 inputs the synchronization signal INT1, the clock unit 21 is caused to start the time measurement process with the set time T1 as an initial value. For this reason, the master time Tm and the slave time Ts can be made to coincide with the set time T1, and as a result, both times Tm and Ts at the start-up of the measurement system 1 are compared with a configuration in which both times Tm and Ts are not made to coincide beforehand. Can be made equal. Therefore, according to the measurement system 1, since the number of corrections performed to synchronize the slave time Ts with the master time Tm, that is, corrections performed to shorten the time difference Ma can be reduced, the slave time Ts can be reduced. The time required to synchronize with the master time Tm can be sufficiently reduced.

また、割込信号ＩＮＴ２を時間差補正処理５０を実行するために用い、スレイブ時刻Ｔｓの生成自体には用いていないため、同期用信号線４の断線等によって同期用信号線４を介して割込信号ＩＮＴ２を出力できなくなったときであっても、時計部２１によるスレイブ時刻Ｔｓの計時処理を続行することができる。この場合、時間差補正処理５０が実行されないとしても、同期用信号線４の断線期間が短時間のときには、マスタ時刻Ｔｍとスレイブ時刻Ｔｓとの時間差Ｍａはそれほど大きくはならない。したがって、断線期間経過後の時間差補正処理５０において、上記のエラー（予め設定した値よりも大きいときに発生するエラー）が発生することがないため、時間差補正処理５０を続行することができる結果、この時間差補正処理５０によってスレイブ時刻Ｔｓをマスタ時刻Ｔｍに同期し続けることができる。 Further, since the interrupt signal INT2 is used for executing the time difference correction processing 50 and is not used for the generation of the slave time Ts itself, the interrupt signal line 4 is interrupted by the disconnection of the synchronization signal line 4 or the like. Even when the signal INT2 cannot be output, the clock processing of the slave time Ts by the clock unit 21 can be continued. In this case, even if the time difference correction processing 50 is not executed, the time difference Ma between the master time Tm and the slave time Ts is not so large when the disconnection period of the synchronization signal line 4 is short. Therefore, in the time difference correction process 50 after the disconnection period has elapsed, the above error (an error that occurs when the value is larger than a preset value) does not occur, and therefore the time difference correction process 50 can be continued. By this time difference correction process 50, the slave time Ts can be kept synchronized with the master time Tm.

なお、ＣＰＵで構成された制御部１７，２３によってマスタ測定装置２およびスレイブ測定装置３における各スイッチをオン／オフ制御する例について説明したが、本発明はこれに限定されない。例えば、スイッチのオン／オフをハードウェアで制御することができる。この場合、スイッチ制御用のソフトウェアに従ってＣＰＵがスイッチをオン／オフ制御する処理とは異なり、ソフトウェア動作によって発生するスイッチ制御の遅延を解消することができ、より正確にスレイブ時刻Ｔｓをマスタ時刻Ｔｍに同期させることができる。さらに、１回の時間差補正処理５０による計時単位の伸縮は１ミリ秒に限らず、マスタ測定装置２およびスレイブ測定装置３における水晶発振回路１２ａの周波数偏差に応じて１ミリ秒よりも大きな時間（例えば５ミリ秒）で伸縮させることができる。 In addition, although the example which performs on / off control of each switch in the master measurement apparatus 2 and the slave measurement apparatus 3 by the control parts 17 and 23 comprised with CPU was demonstrated, this invention is not limited to this. For example, on / off of the switch can be controlled by hardware. In this case, unlike the process in which the CPU performs on / off control of the switch according to the switch control software, the switch control delay caused by the software operation can be eliminated, and the slave time Ts can be more accurately set to the master time Tm. Can be synchronized. Further, the expansion / contraction of the time unit by one time difference correction processing 50 is not limited to 1 millisecond, but is longer than 1 millisecond according to the frequency deviation of the crystal oscillation circuit 12a in the master measurement device 2 and the slave measurement device 3 ( For example, it can be expanded and contracted in 5 milliseconds).

測定システム１の構成を示すブロック図である。1 is a block diagram showing a configuration of a measurement system 1. FIG. マスタ測定装置２の構成を示すブロック図である。2 is a block diagram showing a configuration of a master measurement device 2. FIG. スレイブ測定装置３の構成を示すブロック図である。3 is a block diagram showing a configuration of a slave measurement device 3. FIG. 初期同期処理３０のシーケンス図である。3 is a sequence diagram of initial synchronization processing 30. FIG. 時間差補正処理５０のシーケンス図である。It is a sequence diagram of the time difference correction process 50.

Explanation of symbols

１測定システム
２マスタ測定装置
３スレイブ測定装置
４同期用信号線
５通信線
１３，２１時計部
ＩＮＴ１，ＩＮＴ２割込信号
Ｄｍａ時間差データ
Ｄｔｓスレイブ時刻データ
Ｄｔ１設定時刻データ
Ｍａ時間差
Ｔ１設定時刻
Ｔｍマスタ時刻
Ｔｓスレイブ時刻 DESCRIPTION OF SYMBOLS 1 Measurement system 2 Master measuring apparatus 3 Slave measuring apparatus 4 Signal line for synchronization 5 Communication line 13,21 Clock part INT1, INT2 Interrupt signal Dma Time difference data Dts Slave time data Dt1 Setting time data Ma Time difference T1 Setting time Tm Master time Ts Slave time

Claims

A master measuring device including a master clock unit that executes a clock process for generating a master time, and a slave clock unit that is connected to the master measuring device via a transmission line and executes a clock process for generating a slave time. A measuring system having a slave measuring device,
The master measuring device outputs an interrupt signal to the slave measuring device via the transmission line at a predetermined timing, stores the master time, and stores time data indicating the slave time at the predetermined timing. When input from the measuring device, the time difference between the master time and the slave time is calculated based on the slave time indicated by the input time data and the stored master time, and the time difference data indicating the calculated time difference is Output to the slave measurement device,
The slave measurement device outputs the time data indicating the slave time when the interrupt signal from the master measurement device is input to the master measurement device, and the time difference data output from the master measurement device is output to the time difference data. Based on the measurement, when the slave time is later than the master time, the time unit of the time measurement processing in the slave clock unit is shortened, and when the slave time is ahead of the master time, the time unit is extended. system.

The master measurement device outputs set time data indicating a set time that is ahead of the current time to the slave measurement device and outputs a synchronization signal to the slave measurement device when the set time arrives.
2. The measurement system according to claim 1, wherein the slave measuring device causes the slave clock unit to start the time measuring process with the set time as an initial value when the synchronization signal is input. 3.