JP2012231667A - Dc/dc converter - Google Patents
Dc/dc converter Download PDFInfo
- Publication number
- JP2012231667A JP2012231667A JP2012150323A JP2012150323A JP2012231667A JP 2012231667 A JP2012231667 A JP 2012231667A JP 2012150323 A JP2012150323 A JP 2012150323A JP 2012150323 A JP2012150323 A JP 2012150323A JP 2012231667 A JP2012231667 A JP 2012231667A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- converter
- switch
- output
- boost
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
- H02M3/1582—Buck-boost converters
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、DC/DCコンバータに関し、特に出力電圧の一時的な変動からの回復時間を短縮したり、降圧動作モードと昇圧動作モードとの間の動作モードの切り換え速度を向上するのに好適な技術に関する。 The present invention relates to a DC / DC converter, and is particularly suitable for shortening a recovery time from a temporary fluctuation of an output voltage and improving an operation mode switching speed between a step-down operation mode and a step-up operation mode. Regarding technology.
多様な機能を有する携帯機器の普及によって、バッテリー寿命を延ばすための有効な電力節約ソリューションが重要課題となっている。 With the widespread use of portable devices having various functions, an effective power saving solution for extending battery life has become an important issue.
下記非特許文献1には、単一インダクタのバック・ブースト(降圧・昇圧)コンバータが、複雑ではあるが、少ないインダクタと容量とによるコスト効率的な集積ソリューションの実現に適切であるので、携帯用途で好適であると記載されている。また、下記非特許文献1には、広い負荷条件において高い効率を達成するデュアルモード、バック・ブースト(降圧・昇圧)コンバータの集積回路(IC)の設計とインプリメンテーションとが記載されている。このコンバータは、コード分割多重アクセス(CDMA)携帯電話のRF電力増幅器(PA)のための動的適応電源として設計されている。
Non-Patent
下記非特許文献1に記載された集積回路(IC)の2個の外部端子には平滑インダクタが接続され、集積回路の出力端子と接地電位との間には平滑容量が接続されている。集積回路の内部には、バック・ブーストのための4個のスイッチが形成されている。4個のスイッチは、第1のPチャンネルMOSトランンジス(以下、PMOSと言う)、第1のNチャンネルMOSトランンジス(以下、NMOSと言う)、第2のPMOS、第2のNMOSを含んでいる。バッテリー電圧VINと平滑インダクタの一端との間には第1のPMOSが接続され、平滑インダクタの一端と接地電位との間には第1のNMOSが接続されている。平滑インダクタの他端と出力端子との間には第2のPMOSが接続され、出力端子と接地電位との間には第2のNMOSが接続されている。バック(降圧)モードでは第1のPMOSと第1のNMOSとのオン・オフ動作で出力端子の電圧が生成され、ブースト(昇圧)モードでは第2のPMOSと第2のNMOSとのオン・オフ動作で出力端子の電圧が生成される。この集積回路(IC)は、誤差増幅器と2個の電圧比較器とを含み、誤差増幅器の入力は出力端子の電圧に応答する。2個の電圧比較器には、誤差増幅器の出力とパルス幅変調(PWM)用の三角波が供給される。
A smoothing inductor is connected to two external terminals of an integrated circuit (IC) described in Non-Patent
下記非特許文献2には、下記非特許文献1に記載されたバック・ブースト・コンバータと類似したWCDMA用途のRF電力増幅器(PA)のための集積化された同期バック・ブースト・DC/DCコンバータが記載されている。下記非特許文献2に記載された集積化DC/DCコンバータの集積化内部回路も、下記非特許文献1に記載されたコンバータ集積回路の内部回路と類似している。
Non-Patent
下記非特許文献2に記載された集積化DC/DCコンバータの出力端子と接地電位との間には、直列接続された2個の分圧抵抗が接続されている。2個の分圧抵抗の接続ノードはフィードバック端子を介して誤差増幅器の反転入力端子に接続され、誤差増幅器の非反転入力端子には1.22ボルトの基準電圧が供給される。2個の電圧比較器には、誤差増幅器の出力とパルス幅変調(PWM)用の三角波が供給される。2.7ボルトから5.5ボルトのバッテリー電圧VINが供給されることにより、0.5ボルトから5.0ボルトのレンジの出力電圧VOUTが生成されることが可能である。
Two voltage-dividing resistors connected in series are connected between the output terminal of the integrated DC / DC converter described in Non-Patent
2個の分圧抵抗の接続ノードには、抵抗を介してディジタル・アナログ変換器(DAC)の出力からの制御電圧VCONTROLが供給される。制御電圧VCONTROLをハイレベルの2.36ボルトからローレベルの0.28ボルトに変化することにより、出力電圧VOUTがローレベルの0.8ボルトからハイレベルの4.2ボルトに変化するものである。また、制御電圧VCONTROLを0.5ボルトから2.5ボルトに増加すると、逆比例して出力電圧VOUTは略4.2ボルトから0.5ボルトに低下するものである。高速誤差増幅器と集積化ループ補償回路とは、出力のオーバーシュートとアンダーシュートとを低減しながら、RF電力増幅器のための電圧レベルをスタンドバイから送信と送信からスタンドバイとに25μ秒以下で変化するのに必要な高速遷移応答を提供するものとしている。 A control voltage V CONTROL from the output of the digital-to-analog converter (DAC) is supplied to the connection node of the two voltage dividing resistors through the resistors. By changing the control voltage V CONTROL from a high level of 2.36 volts to a low level of 0.28 volts, the output voltage VOUT changes from a low level of 0.8 volts to a high level of 4.2 volts. It is. Further, when the control voltage V CONTROL is increased from 0.5 volt to 2.5 volt, the output voltage V OUT is reduced from approximately 4.2 volt to 0.5 volt in inverse proportion. High-speed error amplifier and integrated loop compensation circuit change voltage level for RF power amplifier from standby to transmit and transmit to standby in less than 25μs, reducing output overshoot and undershoot It is intended to provide the fast transition response necessary to do this.
本発明者等は本発明に先立って、GSM系あるいはGSM系とCDMA系との混載等のマルチバンド送信システムのRF電力増幅器モジュールに搭載される集積化DC/DCコンバータの開発に従事した。 Prior to the present invention, the inventors engaged in the development of an integrated DC / DC converter mounted on an RF power amplifier module of a multiband transmission system such as a GSM system or a mixed installation of a GSM system and a CDMA system.
この集積化DC/DCコンバータも、前記非特許文献2に記載されたように、供給されるバッテリー電圧VINと等しい、よりも高い、またはよりも低い出力電圧VOUTを生成することが必要である。
As described in
また、RF電力増幅器モジュールに搭載される集積化バック・ブースト(降圧・昇圧)DC/DCコンバータの降圧機能は、低い送信電力の送信時にパワートランジスタのコレクタ/ドレイン電圧を低下することにより、電力付加効率(PAE)を改善するのに有効である。また、このコンバータの昇圧機能は、バッテリー寿命によりバッテリー電圧VINが低下した時に出力電圧VOUTを増加できるので、高い送信電力の送信時に有効である。 The buck function of the integrated buck-boost (step-down / boost) DC / DC converter mounted on the RF power amplifier module adds power by lowering the collector / drain voltage of the power transistor when transmitting low transmission power. Effective to improve efficiency (PAE). Further, the boosting function of this converter is effective when transmitting a high transmission power because the output voltage VOUT can be increased when the battery voltage VIN decreases due to the battery life.
また降圧の場合でも昇圧の場合でも、平滑インダクタに接続された4個のスイッチのオン・オフ動作によって、平滑インダクタの電磁界エネルギーの蓄積と平滑容量の充電によるインダクタのエネルギーの放出とにより高い電圧変換効率を実現できる。更に、降圧と昇圧とのいずれの場合でも、DC/DCコンバータの出力電圧の2個の分圧抵抗によるフィードバック電圧は誤差増幅器によって基準電圧と比較されることにより、DC/DCコンバータの出力電圧は安定な電圧に維持されるものである。 In both the step-down and step-up cases, the on / off operation of the four switches connected to the smoothing inductor increases the voltage of the smoothing inductor by storing the electromagnetic field energy and discharging the inductor energy by charging the smoothing capacitor. Conversion efficiency can be realized. Further, in both cases of step-down and step-up, the feedback voltage by the two voltage dividing resistors of the output voltage of the DC / DC converter is compared with the reference voltage by the error amplifier, so that the output voltage of the DC / DC converter is It is maintained at a stable voltage.
しかし、RF電力増幅器モジュールに搭載される集積化バック・ブースト(降圧・昇圧)DC/DCコンバータの出力負荷であるRF電力増幅器の消費電流は、RF電力増幅器からの送信電力レベルによって大きく変化する。例えば、RF電力増幅器モジュールを内蔵する携帯電話の使用者が自動車等の交通機関による移動により電波環境の良くない場所に高速で移動した場合に、RF電力増幅器からの送信電力レベルが高速で増大されなければならない。しかし、DC/DCコンバータからRF電力増幅器へ供給される消費電流の急激な増大により平滑インダクタの端子間電圧が増大して、出力負荷であるRF電力増幅器に供給されるコンバータの出力電圧VOUTが一時的に低下することになる。出力電圧VOUTの一時的な低下は、RF電力増幅器からの送信電力レベルの低下の原因となる。コンバータの出力電圧VOUTの低下は、分圧抵抗によるフィードバック電圧VFBの低下となる。フィードバック電圧VFBの低下は誤差増幅器に検出され、一時的に低下した出力電圧VOUTは負荷条件前の値に復帰する。しかし、この復帰時間の間のRF電力増幅器の送信電力レベルの低下によって、電波環境の良くない場所での無線通信が困難となることも明らかとされた。 However, the consumption current of the RF power amplifier, which is the output load of the integrated buck-boost (step-down / boost) DC / DC converter mounted on the RF power amplifier module, varies greatly depending on the transmission power level from the RF power amplifier. For example, when a user of a mobile phone having a built-in RF power amplifier module moves at a high speed to a place where the radio wave environment is not good due to movement by transportation such as an automobile, the transmission power level from the RF power amplifier is increased at high speed. There must be. However, the voltage between the terminals of the smoothing inductor increases due to a sudden increase in current consumption supplied from the DC / DC converter to the RF power amplifier, and the output voltage V OUT of the converter supplied to the RF power amplifier that is the output load is It will decline temporarily. A temporary decrease in the output voltage V OUT causes a decrease in the transmission power level from the RF power amplifier. A decrease in the output voltage V OUT of the converter is a decrease in the feedback voltage V FB due to the voltage dividing resistor. A decrease in the feedback voltage V FB is detected by the error amplifier, and the temporarily decreased output voltage VOUT returns to the value before the load condition. However, it has been clarified that wireless communication in a place where the radio wave environment is not good becomes difficult due to a decrease in the transmission power level of the RF power amplifier during this return time.
また、降圧・低送信電力モードから昇圧・高送信電力モードへの切り換え時と昇圧・高送信電力モードから降圧・低送信電力モードへの切り換え時との切り換えの向上も必要なことも明らかとされた。すなわち、降圧・低送信電力モードでは、RF電力増幅器の低い送信電力の送信時に電力付加効率(PAE)を改善するため高いバッテリー電圧VINをDC/DCコンバータの降圧機能によって低い電源電圧に変換して供給する。この状態からRF電力増幅器の送信電力を高速で上昇するには、DC/DCコンバータを速やかに降圧動作から昇圧動作に切り換える必要がある。また、バッテリー寿命によりバッテリー電圧VINが低下した時には、低いバッテリー電圧VINをDC/DCコンバータの昇圧機能によって高い電源電圧に変換して供給することにより、RF電力増幅器の高い送信電力の送信が可能となる。この状態からRF電力増幅器の送信電力を高速で低下するには、DC/DCコンバータを速やかに昇圧動作から降圧動作に切り換える必要がある。 It has also been clarified that it is necessary to improve the switching between the step-down / low transmission power mode and the step-up / high transmission power mode and when switching from the step-up / high transmission power mode to the step-down / low transmission power mode. It was. That is, in the step-down / low transmission power mode, the high battery voltage VIN is converted to a low power supply voltage by the step-down function of the DC / DC converter in order to improve the power added efficiency (PAE) when the RF power amplifier transmits low transmission power. And supply. In order to increase the transmission power of the RF power amplifier at a high speed from this state, it is necessary to quickly switch the DC / DC converter from the step-down operation to the step-up operation. Also, when the battery voltage V IN drops due to the battery life, the RF power amplifier can transmit high transmission power by converting the low battery voltage V IN into a high power supply voltage by the DC / DC converter boosting function and supplying it. It becomes possible. In order to reduce the transmission power of the RF power amplifier at a high speed from this state, it is necessary to quickly switch the DC / DC converter from the step-up operation to the step-down operation.
本発明は、以上のような本発明に先立った本発明者等の検討の結果、なされたものである。 The present invention has been made as a result of the study of the present inventors prior to the present invention as described above.
従って、本発明の目的とするところは、負荷の消費電流の急激な変動による出力電圧の一時的な変動からの回復時間を短縮することが可能なDC/DCコンバータを提供することにある。 Accordingly, an object of the present invention is to provide a DC / DC converter capable of shortening a recovery time from a temporary fluctuation of an output voltage due to a sudden fluctuation of a consumption current of a load.
また、本発明の他の目的とするところは、降圧動作モードと昇圧動作モードとの間の動作モードの切り換え速度を向上することが可能なDC/DCコンバータを提供することにある。 Another object of the present invention is to provide a DC / DC converter capable of improving the switching speed of the operation mode between the step-down operation mode and the step-up operation mode.
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。 The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうちの代表的なものについて簡単に説明すれば下記のとおりである。 A typical one of the inventions disclosed in the present application will be briefly described as follows.
すなわち、本発明の1つの代表的なDC/DCコンバータでは、誤差増幅器(EA)に、第1電圧比較器(CMP_H)、第2電圧比較器(CMP_L)、プルアップ回路(IPU、SWPU)、プルダウン回路(IPD、SWPD)が接続される。コンバータの出力端子(T2)の出力電圧(VOUT)から生成されるフィードバック電圧(VFB)が第1基準電圧(VCNT+Vα)より高くなったり第2基準電圧(VCNT−Vβ)より低くなると、前記誤差増幅器(EA)の誤差増幅出力端子の電圧(VOE)はプルダウンされたりプルアップされる(図1、図4参照)。 That is, in one typical DC / DC converter of the present invention, the error amplifier (EA) includes a first voltage comparator (CMP_H), a second voltage comparator (CMP_L), and a pull-up circuit (I PU , SW PU ) And a pull-down circuit (I PD , SW PD ) are connected. The feedback voltage (V FB ) generated from the output voltage (V OUT ) of the converter output terminal (T 2 ) is higher than the first reference voltage (V CNT + V α ) or the second reference voltage (V CNT −V β The voltage (V OE ) at the error amplification output terminal of the error amplifier (EA) is pulled down or pulled up (see FIGS. 1 and 4).
また、本発明の他の1つの代表的なDC/DCコンバータでは、昇圧動作(Bst_Op)の間に、降圧動作(Bck_Op)のためのバック・コントローラ(101)では第1スイッチ(SW1)によって第1誤差増幅器(EA1)の非反転入力端子と反転入力端子と出力端子とは第1中間基準電圧(Ref_Dn)の電圧レベルに維持される。降圧動作(Bck_Op)の間に、昇圧動作(Bst_Op)のためのブースト・コントローラ(102)では第2スイッチ(SW2)によって第2誤差増幅器(EA2)の非反転入力端子と反転入力端子と出力端子とは第2中間基準電圧(Ref_Up)の電圧レベルに維持される(図5、図6、図7参照)。 Further, in another typical DC / DC converter of the present invention, the first controller (SW1) is used in the buck controller (101) for the step-down operation (Bck_Op) during the step-up operation (Bst_Op). The non-inverting input terminal, the inverting input terminal, and the output terminal of the one error amplifier (EA1) are maintained at the voltage level of the first intermediate reference voltage (Ref_Dn). During the step-down operation (Bck_Op), the boost controller (102) for the step-up operation (Bst_Op) uses the second switch (SW2) to switch the non-inverting input terminal, the inverting input terminal, and the output terminal of the second error amplifier (EA2). Is maintained at the voltage level of the second intermediate reference voltage (Ref_Up) (see FIGS. 5, 6, and 7).
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。 The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows.
すなわち、本発明の1つの代表的な実施の形態によれば、負荷の消費電流の急激な変動による出力電圧の一時的な変動からの回復時間を短縮することが可能となる。 That is, according to one exemplary embodiment of the present invention, it is possible to shorten the recovery time from a temporary fluctuation of the output voltage due to a sudden fluctuation of the consumption current of the load.
また、本発明の他の1つの代表的な実施の形態によれば、降圧動作モードと昇圧動作モードとの間の動作モードの切り換え速度を向上することが可能となる。 According to another exemplary embodiment of the present invention, it is possible to improve the operation mode switching speed between the step-down operation mode and the step-up operation mode.
《代表的な実施の形態》
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
<Typical embodiment>
First, an outline of a typical embodiment of the invention disclosed in the present application will be described. The reference numerals of the drawings referred to with parentheses in the outline description of the representative embodiments merely exemplify what are included in the concept of the components to which the reference numerals are attached.
〔1〕本発明の代表的な実施の形態によるDC/DCコンバータ(IC)は、バックコンバータ(11)、ブーストコンバータ(12)、コントローラ(10)を具備する。 [1] A DC / DC converter (IC) according to a typical embodiment of the present invention includes a buck converter (11), a boost converter (12), and a controller (10).
前記バックコンバータ(11)の入力端子(T1)に入力電圧(VIN)が供給可能とされ、前記バックコンバータ(11)の出力ノード(T6)と前記ブーストコンバータ(12)の入力ノード(T7)との間には平滑インダクタ(L12)が接続可能とされる。 An input voltage (V IN ) can be supplied to the input terminal (T 1 ) of the buck converter (11), and the output node (T 6 ) of the buck converter (11) and the input node of the boost converter (12) ( A smoothing inductor (L 12 ) can be connected to T 7 ).
前記バックコンバータ(11)は、前記入力端子(T1)と前記出力ノード(T6)との間に接続された第1のスイッチ(MP1)と、前記出力ノード(T6)と接地電圧(GND)との間に接続された第2のスイッチ(MN1)と、前記第1のスイッチ(MP1)と前記第2のスイッチ(MN1)とを駆動するバックドライバ(110)を含む。 The buck converter (11) includes a first switch (MP 1 ) connected between the input terminal (T 1 ) and the output node (T 6 ), the output node (T 6 ), and a ground voltage. A second switch (MN 1 ) connected to (GND), and a back driver (110) for driving the first switch (MP 1 ) and the second switch (MN 1 ). .
前記ブーストコンバータ(12)は、前記入力ノード(T7)と出力端子(T2)との間に接続された第3のスイッチ(MP2)と、前記入力ノード(T7)と接地電圧(GND)との間に接続された第4のスイッチ(MN2)と、前記第3のスイッチ(MP2)と前記第4のスイッチ(MN2)とを駆動するブーストドライバ(120)を含む。 The boost converter (12) includes a third switch (MP 2 ) connected between the input node (T 7 ) and an output terminal (T 2 ), the input node (T 7 ), and a ground voltage ( a fourth switch connected between the GND) (MN 2), comprising a third switch (MP 2) and said fourth switch (MN 2) drives the boost driver (120).
前記コントローラ(10)は、誤差増幅器(EA)と、パルス制御回路(CMP1、CMP2、OSC、100)と、第1電圧比較器(CMP_H)と、第2電圧比較器(CMP_L)と、プルアップ回路(IPU、SWPU)と、プルダウン回路(IPD、SWPD)とを含む。 The controller (10) includes an error amplifier (EA), a pulse control circuit (CMP1, CMP2, OSC, 100), a first voltage comparator (CMP_H), a second voltage comparator (CMP_L), and a pull-up A circuit (I PU , SW PU ) and a pull-down circuit (I PD , SW PD ) are included.
前記誤差増幅器(EA)は、制御入力電圧(VCNT)と前記出力端子(T2)の出力電圧(VOUT)から生成されるフィードバック電圧(VFB)とに応答して、誤差増幅出力端子に誤差増幅出力電圧(VOE)を生成する。 The error amplifier (EA) is responsive to a control input voltage (V CNT ) and a feedback voltage (V FB ) generated from the output voltage (V OUT ) of the output terminal (T 2 ), and an error amplification output terminal An error amplification output voltage (V OE ) is generated.
前記パルス制御回路(CMP1、CMP2、OSC、100)は、前記誤差増幅器(EA)から生成される前記誤差増幅出力電圧(VOE)に応答して、前記バックドライバ(110)と前記ブーストドライバ(120)を制御する。 The pulse control circuit (CMP1, CMP2, OSC, 100) responds to the error amplification output voltage (V OE ) generated from the error amplifier (EA), and the back driver (110) and the boost driver ( 120) is controlled.
前記第1電圧比較器(CMP_H)の一方の入力端子に前記フィードバック電圧(VFB)が供給可能とされ、前記第1電圧比較器(CMP_H)の他方の入力端子に前記制御入力電圧(VCNT)よりも高い第1基準電圧(VCNT+Vα)が供給可能とされる。 The feedback voltage (V FB ) can be supplied to one input terminal of the first voltage comparator (CMP_H), and the control input voltage (V CNT ) is supplied to the other input terminal of the first voltage comparator (CMP_H). ) Higher than the first reference voltage (V CNT + V α ).
前記第2電圧比較器(CMP_L)の一方の入力端子に前記フィードバック電圧(VFB)が供給可能とされ、前記第2電圧比較器(CMP_L)の他方の入力端子に前記制御入力電圧(VCNT)よりも低い第2基準電圧(VCNT−Vβ)が供給可能とされる。 The feedback voltage (V FB ) can be supplied to one input terminal of the second voltage comparator (CMP_L), and the control input voltage (V CNT ) is supplied to the other input terminal of the second voltage comparator (CMP_L). ) Lower than the second reference voltage (V CNT −V β ).
前記第1基準電圧(VCNT+Vα)よりも前記フィードバック電圧(VFB)が高くなると前記第1電圧比較器(CMP_H)の出力に応答して、前記プルダウン回路(IPD、SWPD)は前記誤差増幅出力端子の電圧をプルダウンする。 When the feedback voltage (V FB ) becomes higher than the first reference voltage (V CNT + V α ), the pull-down circuit (I PD , SW PD ) responds to the output of the first voltage comparator (CMP_H). The voltage at the error amplification output terminal is pulled down.
前記第2基準電圧(VCNT−Vβ)よりも前記フィードバック電圧(VFB)が低くなると前記第2電圧比較器(CMP_L)の出力に応答して、前記プルアップ回路(IPU、SWPU)は前記誤差増幅出力端子の電圧をプルアップする(図1、図4参照)。 When the feedback voltage (V FB ) is lower than the second reference voltage (V CNT −V β ), in response to the output of the second voltage comparator (CMP_L), the pull-up circuit (I PU , SW PU ) Pulls up the voltage of the error amplification output terminal (see FIGS. 1 and 4).
前記実施の形態によれば、前記プルダウン回路と前記プルアップ回路の動作によって負荷の消費電流の急激な増大による出力電圧の一時的な変動からの回復時間を短縮することができる。 According to the embodiment, it is possible to shorten the recovery time from the temporary fluctuation of the output voltage due to the sudden increase in the current consumption of the load by the operation of the pull-down circuit and the pull-up circuit.
好適な実施の形態によるDC/DCコンバータでは、前記バックコンバータ(11)と前記ブーストコンバータ(12)と前記コントローラ(10)とは、前記DC/DCコンバータを構成する半導体集積回路(IC)に集積化されている。 In the DC / DC converter according to a preferred embodiment, the buck converter (11), the boost converter (12), and the controller (10) are integrated in a semiconductor integrated circuit (IC) constituting the DC / DC converter. It has become.
より好適な実施の形態によるDC/DCコンバータでは、前記バックコンバータ(11)の前記第1のスイッチ(MP1)と前記ブーストコンバータ(12)の前記第3のスイッチ(MP2)とは、PチャンネルMOSトランジスタである。また、前記バックコンバータ(11)の前記第2のスイッチ(MN1)と前記ブーストコンバータ(12)の前記第4のスイッチ(MN2)とは、NチャンネルMOSトランジスタである。 In a DC / DC converter according to a more preferred embodiment, the first switch (MP 1 ) of the buck converter (11) and the third switch (MP 2 ) of the boost converter (12) are P It is a channel MOS transistor. Further, the second switch (MN 1 ) of the buck converter (11) and the fourth switch (MN 2 ) of the boost converter (12) are N-channel MOS transistors.
具体的な一つの実施の形態では、前記出力端子(T2)の前記出力電圧(VOUT)はバッテリー動作の携帯電話に搭載されるRF電力増幅器の動作電源電圧とされるものである(図9参照)。 In a specific embodiment, the output voltage (V OUT ) of the output terminal (T 2 ) is an operating power supply voltage of an RF power amplifier mounted on a battery-operated mobile phone (FIG. 9).
最も具体的な一つの実施の形態では、前記出力端子(T2)の前記出力電圧(VOUT)はバッテリー動作のモバイル機器に搭載されるCPUまたはプロセッサの動作電源電圧とされるものである。 In a most specific embodiment, the output voltage (V OUT ) of the output terminal (T 2 ) is an operating power supply voltage of a CPU or processor mounted on a battery-operated mobile device.
〔2〕本発明の別の観点の代表的な実施の形態によるDC/DCコンバータ(IC)は、バックコンバータ(11)、ブーストコンバータ(12)、コントローラ(10)を具備する。 [2] A DC / DC converter (IC) according to a representative embodiment of another aspect of the present invention includes a buck converter (11), a boost converter (12), and a controller (10).
前記バックコンバータ(11)の入力端子(T1)に入力電圧(VIN)が供給可能とされ、前記バックコンバータ(11)の出力ノード(T6)と前記ブーストコンバータ(12)の入力ノード(T7)との間には平滑インダクタ(L12)が接続可能とされる。 An input voltage (V IN ) can be supplied to the input terminal (T 1 ) of the buck converter (11), and the output node (T 6 ) of the buck converter (11) and the input node of the boost converter (12) ( A smoothing inductor (L 12 ) can be connected to T 7 ).
前記バックコンバータ(11)は、前記入力端子(T1)と前記出力ノード(T6)との間に接続された第1のスイッチ(MP1)と、前記出力ノード(T6)と接地電圧(GND)との間に接続された第2のスイッチ(MN1)と、前記第1のスイッチ(MP1)と前記第2のスイッチ(MN1)とを駆動するバックドライバ(110)を含む。 The buck converter (11) includes a first switch (MP 1 ) connected between the input terminal (T 1 ) and the output node (T 6 ), the output node (T 6 ), and a ground voltage. A second switch (MN 1 ) connected to (GND), and a back driver (110) for driving the first switch (MP 1 ) and the second switch (MN 1 ). .
前記ブーストコンバータ(12)は、前記入力ノード(T7)と出力端子(T2)との間に接続された第3のスイッチ(MP2)と、前記入力ノード(T7)と接地電圧(GND)との間に接続された第4のスイッチ(MN2)と、前記第3のスイッチ(MP2)と前記第4のスイッチ(MN2)とを駆動するブーストドライバ(120)を含む。 The boost converter (12) includes a third switch (MP 2 ) connected between the input node (T 7 ) and an output terminal (T 2 ), the input node (T 7 ), and a ground voltage ( a fourth switch connected between the GND) (MN 2), comprising a third switch (MP 2) and said fourth switch (MN 2) drives the boost driver (120).
前記コントローラ(10)は、前記バックコンバータ(11)のためのバック・コントローラ(101)と、前記ブーストコンバータ(12)のためのブースト・コントローラ(102)とを含む。 The controller (10) includes a buck controller (101) for the buck converter (11) and a boost controller (102) for the boost converter (12).
前記バック・コントローラ(101)は、第1スイッチ(SW1)、第1誤差増幅器(EA1)、第1パルス制御回路(PWM1)、第1基準電圧発生器(Ref_Dn)を含む。 The buck controller (101) includes a first switch (SW1), a first error amplifier (EA1), a first pulse control circuit (PWM1), and a first reference voltage generator (Ref_Dn).
前記ブースト・コントローラ(102)は、第2スイッチ(SW2)、第2誤差増幅器(EA2)、第2パルス制御回路(PWM2)、第2基準電圧発生器(Ref_Up)を含む。 The boost controller (102) includes a second switch (SW2), a second error amplifier (EA2), a second pulse control circuit (PWM2), and a second reference voltage generator (Ref_Up).
前記バック・コントローラ(101)と前記バックコンバータ(11)とによる降圧動作(Bck_Op)の間に、前記第1誤差増幅器(EA1)は、制御入力電圧(VCNT)と前記出力端子(T2)の出力電圧(VOUT)から生成されるフィードバック電圧(VFB)とに応答して、第1誤差増幅出力電圧(VOE_EA1)を生成する。 During the step-down operation (Bck_Op) by the buck controller (101) and the buck converter (11), the first error amplifier (EA1) includes a control input voltage (V CNT ) and the output terminal (T 2 ). The first error amplification output voltage (V OE _EA1) is generated in response to the feedback voltage (V FB ) generated from the output voltage (V OUT ).
前記降圧動作(Bck_Op)の間に、前記第1パルス制御回路(PWM1)は、前記第1誤差増幅器(EA1)から生成される前記第1誤差増幅出力電圧(VOE_EA1)に応答して前記バックドライバ(110)を制御することにより、前記出力端子(T2)から前記降圧動作(Bck_Op)による前記出力電圧(VOUT)が生成される。 During the step-down operation (Bck_Op), the first pulse control circuit (PWM1) is responsive to the first error amplification output voltage (V OE _EA1) generated from the first error amplifier (EA1). By controlling the back driver (110), the output voltage (V OUT ) by the step-down operation (Bck_Op) is generated from the output terminal (T 2 ).
前記ブースト・コントローラ(102)と前記ブーストコンバータ(12)とによる昇圧動作(Bst_Op)の間に、前記第2誤差増幅器(EA2)は、前記制御入力電圧(VCNT)と前記出力端子(T2)の前記出力電圧(VOUT)から生成される前記フィードバック電圧(VFB)とに応答して、第2誤差増幅出力電圧(VOE_ EA2)を生成する。 During the boost operation (Bst_Op) by the boost controller (102) and the boost converter (12), the second error amplifier (EA2) has the control input voltage (V CNT ) and the output terminal (T 2). The second error amplification output voltage (V OE — EA2) is generated in response to the feedback voltage (V FB ) generated from the output voltage (V OUT ).
前記昇圧動作(Bst_Op)の間に、前記第2パルス制御回路(PWM2)は、前記第2誤差増幅器(EA1)から生成される前記第2誤差増幅出力電圧(VOE_EA2)に応答して前記ブーストドライバ(120)を制御することにより、前記出力端子(T2)から前記昇圧動作(Bst_Op)による前記出力電圧(VOUT)が生成される。 During the boost operation (Bst_Op), the second pulse control circuit (PWM2) is responsive to the second error amplification output voltage (V OE _EA2) generated from the second error amplifier (EA1). By controlling the boost driver (120), the output voltage (V OUT ) by the boost operation (Bst_Op) is generated from the output terminal (T 2 ).
前記昇圧動作(Bst_Op)の間に、前記バック・コントローラ(101)の前記第1基準電圧発生器(Ref_Dn)から、前記昇圧動作(Bst_Op)による前記出力電圧(VOUT)と接地電圧(GND)との間の第1中間基準電圧が生成される。 During the boost operation (Bst_Op), from the first reference voltage generator (Ref_Dn) of the buck controller (101), the output voltage (V OUT ) and the ground voltage (GND) by the boost operation (Bst_Op). A first intermediate reference voltage between is generated.
前記昇圧動作(Bst_Op)の間に、前記第1スイッチ(SW1)によって前記第1誤差増幅器(EA1)の非反転入力端子と反転入力端子と出力端子とは前記第1中間基準電圧の電圧レベルに維持される。 During the step-up operation (Bst_Op), the first switch (SW1) causes the non-inverting input terminal, the inverting input terminal, and the output terminal of the first error amplifier (EA1) to be at the voltage level of the first intermediate reference voltage. Maintained.
前記降圧動作(Bck_Op)の間に、前記ブースト・コントローラ(102)の前記第2基準電圧発生器(Ref_Up)から、前記降圧動作(Bck_Op)による前記出力電圧(VOUT)と接地電圧(GND)との間の第2中間基準電圧が生成される。 During the step-down operation (Bck_Op), from the second reference voltage generator (Ref_Up) of the boost controller (102), the output voltage (V OUT ) and the ground voltage (GND) by the step-down operation (Bck_Op). A second intermediate reference voltage between is generated.
前記降圧動作(Bck_Op)の間に、前記第2スイッチ(SW2)によって前記第2誤差増幅器(EA2)の非反転入力端子と反転入力端子と出力端子とは前記第2中間基準電圧の電圧レベルに維持される(図5、図6、図7参照)。 During the step-down operation (Bck_Op), the second switch (SW2) causes the non-inverting input terminal, the inverting input terminal, and the output terminal of the second error amplifier (EA2) to be at the voltage level of the second intermediate reference voltage. Maintained (see FIGS. 5, 6, and 7).
前記別の観点の実施の形態によれば、降圧動作モードから昇圧動作モードへの切り換え時と昇圧動作モードから降圧動作モードへの切り換え時との切り換え速度を向上することができる。 According to the embodiment of the another aspect, the switching speed between the switching from the step-down operation mode to the step-up operation mode and the switching from the step-up operation mode to the step-down operation mode can be improved.
好適な実施の形態によるDC/DCコンバータでは、前記昇圧動作(Bst_Op)の間に、前記第1スイッチ(SW1) によって前記第1誤差増幅器(EA1)の前記非反転入力端子は前記第1中間基準電圧の前記電圧レベルに設定される。前記昇圧動作(Bst_Op)の間に、前記第1スイッチ(SW1) によって前記第1誤差増幅器(EA1)の前記反転入力端子と前記出力端子とが接続される。前記降圧動作(Bck_Op)の間に、前記第2スイッチ(SW2) によって前記第2誤差増幅器(EA2)の前記非反転入力端子は前記第2中間基準電圧の前記電圧レベルに設定される。前記降圧動作(Bck_Op)の間に、前記第2スイッチ(SW2) によって前記第2誤差増幅器(EA2)の前記反転入力端子と前記出力端子とが接続される。 In the DC / DC converter according to a preferred embodiment, during the step-up operation (Bst_Op), the non-inverting input terminal of the first error amplifier (EA1) is connected to the first intermediate reference by the first switch (SW1). Set to the voltage level of the voltage. During the boosting operation (Bst_Op), the first switch (SW1) connects the inverting input terminal and the output terminal of the first error amplifier (EA1). During the step-down operation (Bck_Op), the second switch (SW2) sets the non-inverting input terminal of the second error amplifier (EA2) to the voltage level of the second intermediate reference voltage. During the step-down operation (Bck_Op), the inverting input terminal and the output terminal of the second error amplifier (EA2) are connected by the second switch (SW2).
他のより好適な実施の形態によるDC/DCコンバータでは、前記コントローラ(10)は、前記昇圧動作(Bst_Op)と前記降圧動作(Bck_Op)との動作切り換えを行う降圧・昇圧スイッチ回路(Hys_Cmp)を含む。前記バック・コントローラ(101) の前記第1スイッチ(SW1)と前記ブースト・コントローラ(102) の前記第2スイッチ(SW2)とは、前記降圧・昇圧スイッチ回路(Hys_Cmp)の出力により制御される。 In a DC / DC converter according to another more preferred embodiment, the controller (10) includes a step-down / step-up switch circuit (Hys_Cmp) that switches between the step-up operation (Bst_Op) and the step-down operation (Bck_Op). Including. The first switch (SW1) of the buck controller (101) and the second switch (SW2) of the boost controller (102) are controlled by the output of the step-down / boost switch circuit (Hys_Cmp).
更により好適な実施の形態によるDC/DCコンバータでは、前記降圧・昇圧スイッチ回路(Hys_Cmp)は前記フィードバック電圧(VFB)が供給される非反転入力端子と前記制御入力電圧(VCNT) が供給される反転入力端子とを有するコンパレータで構成されている。 In a DC / DC converter according to a more preferred embodiment, the step-down / boost switch circuit (Hys_Cmp) is supplied with a non-inverting input terminal to which the feedback voltage (V FB ) is supplied and the control input voltage (V CNT ). And an inverting input terminal.
他の更により好適な実施の形態によるDC/DCコンバータでは、前記バック・コントローラ(101)は、前記第1パルス制御回路(PWM1)の出力と前記バックドライバ(110)の入力との間に接続された第1ゲート回路(NAND)を含む。前記ブースト・コントローラ(102)は、前記第2パルス制御回路(PWM2)の出力と前記ブーストドライバ(120)の入力との間に接続された第2ゲート回路(NOR)を含む。 In a DC / DC converter according to another even more preferred embodiment, the buck controller (101) is connected between the output of the first pulse control circuit (PWM1) and the input of the buck driver (110). The first gate circuit (NAND) is included. The boost controller (102) includes a second gate circuit (NOR) connected between the output of the second pulse control circuit (PWM2) and the input of the boost driver (120).
前記昇圧動作(Bst_Op)の間に、前記降圧・昇圧スイッチ回路(Hys_Cmp)の出力により前記第1ゲート回路(NAND)による前記第1パルス制御回路(PWM1)の前記出力から前記バックドライバ(110)の前記入力への信号伝達が禁止される。 During the step-up operation (Bst_Op), the output of the step-down / step-up switch circuit (Hys_Cmp) causes the back driver (110) from the output of the first pulse control circuit (PWM1) by the first gate circuit (NAND). Signal transmission to the input is prohibited.
前記降圧動作(Bck_Op)の間に、前記降圧・昇圧スイッチ回路(Hys_Cmp)の出力により前記第2ゲート回路(NOR)による前記第2パルス制御回路(PWM2)の前記出力から前記ブーストドライバ(120)の前記入力への信号伝達が禁止される。 During the step-down operation (Bck_Op), from the output of the second pulse control circuit (PWM2) by the second gate circuit (NOR) by the output of the step-down / step-up switch circuit (Hys_Cmp), the boost driver (120) Signal transmission to the input is prohibited.
具体的な実施の形態によるDC/DCコンバータでは、前記バックコンバータ(11)と前記ブーストコンバータ(12)と前記コントローラ(10)とは、前記DC/DCコンバータを構成する半導体集積回路(IC)に集積化されている。 In the DC / DC converter according to a specific embodiment, the buck converter (11), the boost converter (12), and the controller (10) are included in a semiconductor integrated circuit (IC) that constitutes the DC / DC converter. It is integrated.
より具体的な実施の形態によるDC/DCコンバータでは、前記バックコンバータ(11)の前記第1のスイッチ(MP1)と前記ブーストコンバータ(12)の前記第3のスイッチ(MP2)とは、PチャンネルMOSトランジスタである。また、前記バックコンバータ(11)の前記第2のスイッチ(MN1)と前記ブーストコンバータ(12)の前記第4のスイッチ(MN2)とは、NチャンネルMOSトランジスタである。 In the DC / DC converter according to a more specific embodiment, the first switch (MP 1 ) of the buck converter (11) and the third switch (MP 2 ) of the boost converter (12) are: P-channel MOS transistor. Further, the second switch (MN 1 ) of the buck converter (11) and the fourth switch (MN 2 ) of the boost converter (12) are N-channel MOS transistors.
他のより具体的な一つの実施の形態では、前記出力端子(T2)の前記出力電圧(VOUT)はバッテリー動作の携帯電話に搭載されるRF電力増幅器の動作電源電圧とされるものである(図9参照)。 In another more specific embodiment, the output voltage (V OUT ) of the output terminal (T 2 ) is an operating power supply voltage of an RF power amplifier mounted on a battery-operated mobile phone. Yes (see FIG. 9).
最も具体的な一つの実施の形態では、前記出力端子(T2)の前記出力電圧(VOUT)はバッテリー動作のモバイル機器に搭載されるCPUまたはプロセッサの動作電源電圧とされるものである。 In a most specific embodiment, the output voltage (V OUT ) of the output terminal (T 2 ) is an operating power supply voltage of a CPU or processor mounted on a battery-operated mobile device.
《実施の形態の説明》
次に、実施の形態について更に詳述する。
<< Description of Embodiment >>
Next, the embodiment will be described in more detail.
《第1の実施の形態による集積化DC/DCコンバータの構成》
図1は、GSM送信システムのRF電力増幅器モジュールに搭載される本発明の第1の実施の形態による集積化DC/DCコンバータの構成を示す図である。
<< Configuration of Integrated DC / DC Converter According to First Embodiment >>
FIG. 1 is a diagram showing a configuration of an integrated DC / DC converter according to a first embodiment of the present invention mounted on an RF power amplifier module of a GSM transmission system.
図1の集積化DC/DCコンバータは、集積回路(IC)で構成されている。集積化DC/DCコンバータの入力端子T1にリチュームイオンのバッテリーBTから2.3ボルト〜4.7ボルトの電圧範囲の入力電圧VINが供給されことにより、出力端子T2から0.5ボルト〜5ボルトの電圧範囲の出力電圧VOUTが生成される。接地端子T3は接地電位に接続され、制御入力端子T4には制御入力電圧VCNTが供給され、フィードバック端子T5にフィードバック電圧VFBが供給される。端子T6、T7の間には平滑インダクタL12が接続され、シャットダウン制御入力端子T8にはシャットダウン制御入力信号Shut_Downが供給される。入力端子T1には入力平滑容量CINが接続され、出力端子T2には出力平滑容量COUTが接続される。出力端子T2と接地電圧との間には、直列接続された2個の分圧抵抗R1、R2が接続される。2個の分圧抵抗R1、R2の接続ノードのフィードバック電圧VFBは、フィードバック端子T5に供給される。出力端子T2よりの出力電圧VOUTは、図示されていないRF電力増幅器に電源電圧として供給される。尚、2個の分圧抵抗R1、R2の抵抗値は等しい値に設定されることによって、フィードバック端子T5のフィードバック電圧VFBは出力端子T2の出力電圧VOUTの電圧の半分となる。また、尚、2個の分圧抵抗R1、R2は、集積化DC/DCコンバータの集積回路(IC)内部に集積化されることもできる。 The integrated DC / DC converter of FIG. 1 is composed of an integrated circuit (IC). When the input voltage V IN in the voltage range of 2.3 to 4.7 volts is supplied from the lithium ion battery BT to the input terminal T 1 of the integrated DC / DC converter, the output terminal T 2 to 0.5 V is supplied. An output voltage V OUT in the voltage range of ~ 5 volts is generated. A ground terminal T 3 is connected to the ground potential, the control input terminal T 4 is supplied to control input voltage V CNT, the feedback voltage V FB is supplied to the feedback terminal T 5. Between the terminal T 6, T 7 is connected a smoothing inductor L 12, the shutdown control input terminal T 8 is shutdown control input signal Shut_Down supplied. The input terminal T 1 is connected an input smoothing capacitor C IN, to the output terminal T 2 is connected to the output smoothing capacitor C OUT. Two voltage-dividing resistors R 1 and R 2 connected in series are connected between the output terminal T 2 and the ground voltage. The feedback voltage V FB at the connection node of the two voltage dividing resistors R 1 and R 2 is supplied to the feedback terminal T 5 . The output voltage V OUT from the output terminal T 2 is supplied as a power supply voltage to an RF power amplifier (not shown). Note that by setting the resistance values of the two voltage dividing resistors R 1 and R 2 to the same value, the feedback voltage V FB of the feedback terminal T 5 becomes half of the voltage of the output voltage VOUT of the output terminal T 2. Become. In addition, the two voltage dividing resistors R 1 and R 2 can be integrated inside an integrated circuit (IC) of an integrated DC / DC converter.
図1の集積化DC/DCコンバータ(IC)は、コントローラ10、バック(降圧) コンバータ11、ブースト(昇圧) コンバータ12を含んでいる。制御入力端子T4の制御入力電圧VCNTのレベルに応答して、コントローラ10、バック(降圧) コンバータ11、ブースト(昇圧) コンバータ12は、入力端子T1の入力電圧VINを出力端子T2の出力電圧VOUTに変換する。コントローラ10の制御によって、制御入力端子T4の制御入力電圧VCNTのレベルに正比例して出力端子T2の出力電圧VOUTのレベルが追従する。出力端子T2の出力電圧VOUTのレベルに、フィードバック端子T5のフィードバック電圧VFBのレベルが追従する。
The integrated DC / DC converter (IC) of FIG. 1 includes a
図1の下に示すように、コントローラ10の誤差増幅器EAの非反転入力端子+と反転入力端子−とに、制御入力電圧VCNTとフィードバック電圧VFBとが供給される。制御入力電圧VCNTに対するフィードバック電圧VFBの誤差は、コントローラ10の誤差増幅器EAによって増幅され、誤差増幅出力電圧VOEが生成される。誤差増幅出力電圧VOEと三角波基準発振器OSCの基準三角波信号とが比較器CMP1、CMP2で比較されて、比較器CMP1、CMP2の比較出力信号はパルス幅変調制御ロジック100に供給される。バック・コンバータ11とブースト・コンバータ12とは、コントローラ10のパルス幅変調制御ロジック100のPWM出力制御信号によって制御される。図1の集積化DC/DCコンバータ(IC)によって、入力端子T1の入力電圧VINを出力端子T2の出力電圧VOUTに変換するに際して、フィードバック電圧VFBと出力電圧VOUTのレベルは制御入力端子T4の制御入力電圧VCNTのレベルによって正確に制御される。バック・コンバータ11はバックドライバ110と第1のPMOS(MP1)と第1のNMOS(MN1)とにより構成され、ブースト・コンバータ12はブーストドライバ120と第2のPMOS(MP2)と第2のNMOS(MN2)とにより構成されている。
As shown in the lower part of FIG. 1, the control input voltage VCNT and the feedback voltage VFB are supplied to the non-inverting input terminal + and the inverting input terminal − of the error amplifier EA of the
《第1の実施の形態による集積化DC/DCコンバータの降圧動作》
リチュームイオンのバッテリーBTから4.0ボルトの電圧レベルの入力電圧VINが供給され、制御入力端子T4に1.0ボルトの電圧レベルの制御入力電圧VCNTが供給されると想定する。従って、図1の集積化DC/DCコンバータ(IC)のバック・コンバータ11は、4.0ボルトの電圧レベルの入力電圧VINを2.0ボルトの電圧レベルの出力電圧VOUTに電圧ダウン変換する。PWM制御のバック・コンバータ11の電圧変換率は、オン期間TONとオフ期間TOFFとによって決定される。オン期間TONはバック・コンバータ11の第1のPMOS(MP1)がオンして第1のNMOS(MN1)がオフしている期間であり、オフ期間TOFFはバック・コンバータ11の第1のPMOS(MP1)がオフして第1のNMOS(MN1)がオンしている期間である。PWM制御のバック・コンバータ11による出力電圧VOUTは、オン期間TONとオフ期間TOFFとによって次式のように、入力電圧VINより低い値となる。
<< Step-Down Operation of Integrated DC / DC Converter According to First Embodiment >>
Input voltage V IN of the voltage level of 4.0 volts from the battery BT of Lithium ions are supplied, the control input voltage V CNT of the voltage level of the control input terminal T 4 to 1.0 volts is assumed to be supplied. Accordingly, the
VOUT=VIN・TON/(TON+TOFF) …(1)式 V OUT = V IN · T ON / (T ON + T OFF ) Equation (1)
オン期間TONとオフ期間TOFFとが等しい期間に設定されると、入力電圧VINの4.0ボルトの電圧の半分の2.0ボルトのレベルの出力電圧VOUTが生成される。 When the ON period T ON and the OFF period T OFF are set to be equal to each other, an output voltage V OUT having a level of 2.0 volts, which is half the voltage of 4.0 volts of the input voltage V IN , is generated.
尚、バック・コンバータ11による降圧動作の間に、ブースト・コンバータ12の第2のPMOS(MP2)は常時オン状態に維持されて、バック・コンバータ11の降圧動作による出力電圧VOUTが出力端子T2に供給されることができる。
During the step-down operation by the
《第1の実施の形態による集積化DC/DCコンバータの昇圧動作》
リチュームイオンのバッテリーBTから2.0ボルトの電圧レベルの入力電圧VINが供給され、制御入力端子T4に2.0ボルトの電圧レベルの制御入力電圧VCNTが供給されると想定する。従って、図1の集積化DC/DCコンバータ(IC)のブースト・コンバータ12は、2.0ボルトの電圧レベルの入力電圧VINを4.0ボルトの電圧レベルの出力電圧VOUTに電圧アップ変換する。PWM制御のブースト・コンバータ12の電圧変換率は、オン期間TONとオフ期間TOFFとによって決定される。オン期間TONはブースト・コンバータ12の第2のNMOS(MN2)がオンして第2のPMOS(MP2)がオフしている期間であり、オフ期間TOFFはブースト・コンバータ12の第2のNMOS(MN2)がオフして第2のPMOS(MP2)がオンしている期間である。PWM制御のブースト・コンバータ12による出力電圧VOUTは、オン期間TONとオフ期間TOFFとによって次式のように、入力電圧VINより高い値となる。
<< Boosting Operation of Integrated DC / DC Converter According to First Embodiment >>
Input voltage V IN of the voltage level of 2.0 volts from the battery BT of Lithium ions are supplied, the control input voltage V CNT of the voltage level of the control input terminal T 4 to 2.0 volts is assumed to be supplied. Accordingly, the
VOUT=VIN・(TON+TOFF)/TOFF …(2)式 V OUT = V IN · (T ON + T OFF ) / T OFF (2) Formula
尚、ブースト・コンバータ12による昇圧動作の間に、バック・コンバータ11の第1のPMOS(MP1)は常時オン状態に維持され、バッテリーBTからの入力電圧VINが平滑インダクタL12の一端に供給される。
Incidentally, during the boosting operation by the
《第1の実施の形態による集積化DC/DCコンバータのスルー動作》
リチュームイオンのバッテリーBTから略3.6ボルトの電圧レベルの入力電圧VINが供給され、制御入力端子T4に略1.8ボルトの電圧レベルの制御入力電圧VCNTが供給されると想定する。従って、図1の集積化DC/DCコンバータ(IC)のバック・コンバータ11とブースト・コンバータ12とは、略3.6ボルトの電圧レベルの入力電圧VINを略3.6ボルトの電圧レベルの出力電圧VOUTに電圧スルー変換する。
<< Through Operation of Integrated DC / DC Converter According to First Embodiment >>
Is supplied the input voltage V IN of the voltage level of approximately 3.6 volts from the battery BT of Lithium ions, the control input voltage V CNT voltage level of approximately 1.8 volts is assumed to be supplied to the control input terminal T 4 . Accordingly, the
《出力電圧VOUTの低下への対応》
一方、図1の集積化DC/DCコンバータ(IC)が前記(1)式の電圧ダウン変換、電圧アップ変換、前記(2)式の電圧スルー変換のいずれかによる電圧変換動作によって安定な出力電圧VOUTを生成している間に、RF電力増幅器の消費電流の急激な増大による出力電圧VOUTの一時的な低下が発生したとする。出力電圧VOUTの一時的な低下によるフィードバック電圧VFBのレベルの一時的な低下は、誤差増幅器EAによって検出され、誤差増幅出力電圧VOEのレベルが上昇する。誤差増幅出力電圧VOEのレベル上昇によりバック・コンバータ11のPWM制御のオン期間TONが長くなって、一時的に低下した出力電圧VOUTが上昇されることができる。
《Responding to decrease in output voltage V OUT 》
On the other hand, the integrated DC / DC converter (IC) shown in FIG. 1 has a stable output voltage by the voltage conversion operation by any one of the voltage down conversion, the voltage up conversion, and the voltage through conversion of the expression (2). Assume that a temporary decrease in the output voltage V OUT occurs due to a rapid increase in the consumption current of the RF power amplifier while V OUT is being generated. A temporary decrease in the level of the feedback voltage V FB due to a temporary decrease in the output voltage V OUT is detected by the error amplifier EA, and the level of the error amplification output voltage V OE increases. The ON period T ON of the PWM control of the
この出力電圧VOUTの回復時間を短縮するため誤差増幅器EAの電圧ゲインを高くすることも想定されるが、誤差増幅器EAの電圧ゲインを必要以上に高く設定すると負帰還制御ループの位相余裕が小さくなって、負帰還制御ループが不安定となるという問題がある。 To shorten the recovery time of the output voltage VOUT , it is assumed that the voltage gain of the error amplifier EA is increased. However, if the voltage gain of the error amplifier EA is set higher than necessary, the phase margin of the negative feedback control loop is reduced. Thus, there is a problem that the negative feedback control loop becomes unstable.
《出力電圧VOUTの低下に対する構成》
図1の集積化DC/DCコンバータ(IC)では、この問題を回避するために、コントローラ10は2個の電圧比較器CMP_H、CMP_L、プルアップ電流源IPU、プルダウン電流源IPD、プルアップスイッチSWPU、プルダウンスイッチSW PDを含んでいる。2個の電圧比較器CMP_H、CMP_Lの非反転入力端子+には制御入力電圧VCNTが印加され、一方の電圧比較器CMP_Hの反転入力端子−に一方の基準電圧VCNT+Vαが印加され、他方の電圧比較器CMP_Lの反転入力端子−に他方の基準電圧VCNT−Vβが印加される。また、誤差増幅器EAの非反転入力端子+には制御入力電圧VCNTが印加され、誤差増幅器EAの反転入力端子−にフィードバック電圧VFBが印加される。電源電圧レベルとしての出力電圧VOUTと誤差増幅器EAの出力端子との間にプルアップ電流源IPUとプルアップスイッチSWPUとが直列接続され、誤差増幅器EAの出力端子と接地電圧GNDとの間にプルダウンスイッチSW PDとプルダウン電流源IPDとが直列接続される。
< Structure against decrease in output voltage VOUT >
In the integrated DC / DC converter (IC) of FIG. 1, to avoid this problem, the
図2は、図1の集積化DC/DCコンバータ(IC)のコントローラ10内部の誤差増幅器EA、プルアップ電流源IPU、プルダウン電流源IPD、プルアップスイッチSWPU、プルダウンスイッチSW PDと基準電圧発生器の構成を示す図である。基準電圧発生器は、抵抗R3、R4とダイオード接続NMOS(QN0)とダイオード接続PMOS(QP0)とを含み、ダイオード接続NMOS(QN0)とダイオード接続PMOS(QP0)との接続ノードに制御入力電圧VCNTが印加される。抵抗R3とダイオード接続NMOS(QN0)との接続ノードから一方の基準電圧VCNT+Vαが生成され、ダイオード接続PMOS(QP0)と抵抗R4との接続ノードから他方の基準電圧VCNT−Vβが生成される。誤差増幅器EAは、差動対NMOS(QN1、QN2)、定電流源NMOS(QN3)を含んでいる。定電流源NMOS(QN3)にダイオード接続NMOS(QN4)が接続され、ダイオード接続NMOS(QN4)にバイアス電流(I0)が供給される。差動対NMOS(QN1、QN2)には、カレントミラー負荷PMOS(QP1、QP2)が接続されている。一方の差動対NMOS(QN1)のドレイン出力信号により出力PMOS(QP4)のゲートとプルアップ電流源IPUとしてのPMOS(QP5)のゲートとが駆動され、他方の差動対NMOS(QN2)のドレイン出力信号によりPMOS(QP3)のゲートが駆動される。PMOS(QP3)のドレインにはダイオード接続NMOS(QN5)が接続され、ダイオード接続NMOS(QN5)のゲート・ソース電圧によって出力NMOS(QN6)のゲートとプルダウン電流源IPDとしてのNMOS(QN 7)のゲートとが駆動される。一方の電圧比較器CMP_Hの出力信号によりプルダウンスイッチSW PDとしてのNMOS(QN8)のゲートが駆動され、他方の電圧比較器CMP_Lの出力信号によりプルアップスイッチSW PUとしてのPMOS(QP6)のゲートが駆動される。尚、出力PMOS(QP4)のゲートとドレインとの間には、位相補償のための抵抗R5と容量C0とが直列接続されている。
2 shows an error amplifier EA, pull-up current source I PU , pull-down current source I PD , pull-up switch SW PU , pull-down switch SW PD and reference in the
《出力電圧VOUTの低下に対応する動作》
図3は一般的な集積化DC/DCコンバータの動作を示す図であり、図4は図1に示した集積化DC/DCコンバータの動作を示す図である。
< Operation corresponding to decrease in output voltage VOUT >
FIG. 3 is a diagram showing an operation of a general integrated DC / DC converter, and FIG. 4 is a diagram showing an operation of the integrated DC / DC converter shown in FIG.
上述したように、RF電力増幅器の消費電流の急激な増大により、出力電圧VOUTの一時的な低下が発生したとする。出力電圧VOUTの一時的な低下によるフィードバック電圧VFBのレベルの一時的な低下は、誤差増幅器EAによって検出されて、図3に示すように誤差増幅出力電圧VOEのレベルが上昇する。誤差増幅出力電圧VOEのレベル上昇によりバック・コンバータ11またはブースト・コンバータ12のPWM制御のオン期間TONが長くなって、一時的に低下した出力電圧VOUTが上昇される。誤差増幅器EAの電圧ゲインを必要以上に高く設定できないので、一時的に低下した出力電圧VOUTの上昇のための出力電圧VOUTの回復時間が長いという問題がある。
As described above, it is assumed that the output voltage V OUT is temporarily reduced due to a rapid increase in the consumption current of the RF power amplifier. A temporary decrease in the level of the feedback voltage V FB due to a temporary decrease in the output voltage V OUT is detected by the error amplifier EA, and the level of the error amplification output voltage V OE increases as shown in FIG. The ON period T ON of the PWM control of the
それに対して、図4に示した図1の集積化DC/DCコンバータの動作では、出力電圧VOUTの一時的な低下によるフィードバック電圧VFBのレベルの一時的な低下は、他方の電圧比較器CMP_Lによる他方の基準電圧VCNT−Vβとフィードバック電圧VFBとの比較により検出される。他方の基準電圧VCNT−Vβよりもフィードバック電圧VFBが低下することによって、他方の電圧比較器CMP_Lの出力はハイレベルからローレベルに変化する。その結果、他方の電圧比較器CMP_Lのローレベル出力信号によりプルアップスイッチSW PUとしてのPMOS(QP6)がオン状態に制御され、プルアップ電流源IPUとしてのPMOS(QP5)のドレイン電流により、誤差増幅器EAの誤差増幅出力電圧VOEのレベル上昇が早められる。従って、バック・コンバータ11のPWM制御のオン期間TONが長くなる時間が早められ、一時的に低下した出力電圧VOUTが上昇する時間も早められる。
On the other hand, in the operation of the integrated DC / DC converter of FIG. 1 shown in FIG. 4, the temporary decrease in the level of the feedback voltage V FB due to the temporary decrease in the output voltage VOUT is caused by the other voltage comparator. It is detected by comparing the other reference voltage V CNT −V β by CMP_L with the feedback voltage V FB . As the feedback voltage V FB drops below the other reference voltage V CNT −V β , the output of the other voltage comparator CMP_L changes from the high level to the low level. As a result, the PMOS (QP 6 ) as the pull-up switch SW PU is controlled to be turned on by the low level output signal of the other voltage comparator CMP_L, and the drain current of the PMOS (QP 5 ) as the pull-up current source I PU As a result, the level increase of the error amplification output voltage V OE of the error amplifier EA is accelerated. Accordingly, the time during which the ON period T ON of the PWM control of the
また、一方の基準電圧VCNT+Vαよりもフィードバック電圧VFBが上昇することによって、一方の電圧比較器CMP_Hの出力はローレベルからハイレベルに変化する。その結果、一方の電圧比較器CMP_Hのハイレベル出力信号によりプルダウンスイッチSW PDとしてのNMOS(QN8)がオン状態に制御され、プルダウン電流源IPDとしてのNMOS(QP7)のドレイン電流により、誤差増幅器EAの誤差増幅出力電圧VOEのレベル低下が早められる。従って、バック・コンバータ11のPWM制御のオン期間TONが短くなる時間が早められ、一時的に上昇した出力電圧VOUTが低下する時間も早められる。
Further, when the feedback voltage V FB rises higher than one reference voltage V CNT + V α , the output of one voltage comparator CMP_H changes from low level to high level. As a result, the NMOS (QN 8 ) as the pull-down switch SW PD is turned on by the high level output signal of one voltage comparator CMP_H, and the drain current of the NMOS (QP 7 ) as the pull-down current source I PD The level drop of the error amplification output voltage V OE of the error amplifier EA is accelerated. Accordingly, the time during which the ON period T ON of the PWM control of the
《第2の実施の形態による集積化DC/DCコンバータの構成》
図5は、GSM送信システムのRF電力増幅器モジュールに搭載される本発明の第2の実施の形態による集積化DC/DCコンバータの構成を示す図である。
<< Configuration of Integrated DC / DC Converter According to Second Embodiment >>
FIG. 5 is a diagram showing a configuration of an integrated DC / DC converter according to the second embodiment of the present invention mounted on the RF power amplifier module of the GSM transmission system.
図1の集積化DC/DCコンバータと比較すると、図5の集積化DC/DCコンバータのコントローラ10はバック・コンバータ11のためのバック・コントローラ101と、ブースト・コンバータ12のためのブースト・コントローラ102と、降圧・昇圧スイッチ回路(Hys_Cmp)とを含んでいる。バック・コントローラ101は、降圧動作のためのスイッチSW1、誤差増幅器EA1、パルス幅変調制御ロジックPWM1、NAND回路、基準電圧発生器Ref_Dnを含んでいる。ブースト・コントローラ102も、同様に昇圧動作のためのスイッチSW2、誤差増幅器EA2、パルス幅変調制御ロジックPWM2、NOR回路、基準電圧発生器Ref_Dn、インバータInvを含んでいる。直列接続された2個の分圧抵抗R1、R2は、集積化DC/DCコンバータ(IC)内部に集積化されている。降圧動作のためのスイッチSW1の一方の一対の選択入力端子Aにはフィードバック電圧VFBと制御入力電圧VCNTとがそれぞれ供給され、スイッチSW1の他方の一対の選択入力端子Bは基準電圧発生器Ref_Dnと誤差増幅器EA1の出力端子とにそれぞれ接続されている。昇圧圧動作のためのスイッチSW2の一方の一対の選択入力端子Aにはフィードバック電圧VFBと制御入力電圧VCNTとがそれぞれ供給され、スイッチSW2の他方の一対の選択入力端子Bは基準電圧発生器Ref_Upと誤差増幅器EA2の出力端子とにそれぞれ接続されている。
Compared to the integrated DC / DC converter of FIG. 1, the
ヒステリシス・コンパレータで構成された降圧・昇圧スイッチ回路(Hys_Cmp)の非反転入力端子+と反転入力端子−には、フィードバック電圧VFBと制御入力電圧VCNTとがそれぞれ印加される。昇圧動作の期間に、バック・コントローラ101の基準電圧発生器Ref_Dnは、中間基準電圧Ref_Dnを誤差増幅器EA1の非反転入力端子+に接続されたスイッチSW1の他方の選択入力端子Bに供給している。中間基準電圧Ref_Dnは、ハイレベルのフィードバック電圧VFBとローレベルの接地電圧GNDとの間のレベルに設定されている。この時、誤差増幅器EA1の出力端子はスイッチSW1を介して誤差増幅器EA1の反転入力端子−に接続されているので、誤差増幅器EA1の出力端子の誤差出力電圧VOE_EA1も中間基準電圧Ref_Dnのレベルに維持されている。また降圧動作の期間に、ブースト・コントローラ102の基準電圧発生器Ref_Upは、中間基準電圧Ref_Upを誤差増幅器EA2の非反転入力端子+に接続されたスイッチSW2の他方の選択入力端子Bに供給している。中間基準電圧Ref_Upも、ハイレベルのフィードバック電圧VFBとローレベルの接地電圧GNDとの間のレベルに設定されている。この時、誤差増幅器EA2の出力端子はスイッチSW2を介して誤差増幅器EA2の反転入力端子−に接続されているので、誤差増幅器EA2の出力端子の誤差出力電圧VOE_EA2も中間基準電圧Ref_Upのレベルに維持されている。
The feedback voltage V FB and the control input voltage V CNT are respectively applied to the non-inverting input terminal + and the inverting input terminal − of the step-down / boost switch circuit (Hys_Cmp) configured by a hysteresis comparator. During the step-up operation, the reference voltage generator Ref_Dn of the
《昇圧動作から降圧動作への切り換えの動作》
図6(A)、(B)はそれぞれ一般的な集積化DC/DCコンバータと図5に示した集積化DC/DCコンバータの昇圧動作Bst_Opから降圧動作Bck_Opへの切り換えの動作を示す図である。
<Operation for switching from step-up operation to step-down operation>
FIGS. 6A and 6B are diagrams showing the switching operation from the step-up operation Bst_Op to the step-down operation Bck_Op of the general integrated DC / DC converter and the integrated DC / DC converter shown in FIG. 5, respectively. .
図5の集積化DC/DCコンバータが昇圧動作を実行している間は、出力電圧VOUTもフィードバック電圧VFBもそれぞれ安定な値に維持されている。図5の集積化DC/DCコンバータが昇圧動作から降圧動作に切り換えられる場合は、制御入力電圧VCNTは比較的高いレベルから比較的低いレベルに変化する。その結果、ヒステリシス・コンパレータで構成された降圧・昇圧スイッチ回路(Hys_Cmp)の出力端子はローレベル“0”からハイレベル“1”に変化する。従って、降圧・昇圧スイッチ回路(Hys_Cmp)は、バック・コントローラ101のスイッチSW1を待機状態の他方の選択入力端子Bから活性状態の一方の選択入力端子Aに切り換える。また、降圧・昇圧スイッチ回路(Hys_Cmp)は、ブースト・コントローラ102のスイッチSW2を活性状態の一方の選択入力端子Aから待機状態の他方の選択入力端子Bに切り換える。この時、バック・コントローラ101の誤差増幅器EA1の出力端子の誤差出力電圧VOE_EA1も中間基準電圧Ref_Dnのレベルに維持されていたので、図6(B)に示すようにバック・コントローラ101は昇圧動作での待機状態から降圧動作に速やかに移行することが可能となる。また、降圧・昇圧スイッチ回路(Hys_Cmp)の出力端子がハイレベル“1”に変化することにより、バック・コントローラ101のNAND回路はパルス幅変調制御ロジックPWM1の出力信号を反転してバック・コンバータ11のバックドライバ110の入力に伝達する。しかし、ブースト・コントローラ102のNOR回路の出力はローレベル“0”に維持されるので、パルス幅変調制御ロジックPWM2の出力信号はブースト・コンバータ12のブーストドライバ120の入力に伝達されることはできない。
While the integrated DC / DC converter in FIG. 5 is performing the boosting operation, both the output voltage V OUT and the feedback voltage V FB are maintained at stable values. When the integrated DC / DC converter of FIG. 5 is switched from the step-up operation to the step-down operation, the control input voltage VCNT changes from a relatively high level to a relatively low level. As a result, the output terminal of the step-down / boost switch circuit (Hys_Cmp) configured by the hysteresis comparator changes from the low level “0” to the high level “1”. Accordingly, the step-down / boost switch circuit (Hys_Cmp) switches the switch SW1 of the
それに対して、一般的な集積化DC/DCコンバータが昇圧動作Bst_Opを実行している間は、バック・コンバータ11は待機状態に維持される。バック・コンバータ11が待機状態に維持されている間は、一般的な集積化DC/DCコンバータのバック・コントローラ101の誤差増幅器EA1の反転入力端子−と非反転入力端子+とにはフィードバック電圧VFBと低電圧レベルの接地電圧GNDまたは高電圧レベルの出力電圧VOUTとが印加される。従って、昇圧動作Bst_Opの間には一般的な集積化DC/DCコンバータのバック・コントローラ101の誤差増幅器EA1の誤差出力電圧VOE_EA1は、図6(A)に示すように低電圧レベルの接地電圧GNDまたは高電圧レベルの出力電圧VOUTに維持されている。一般的な集積化DC/DCコンバータの動作が昇圧動作Bst_Opから降圧動作Bck_Opへの切り換えられると、バック・コントローラ101の誤差増幅器EA1の非反転入力端子+には中間電圧レベルの制御入力電圧VCNTが供給され、誤差出力電圧VOE_EA1も中間電圧レベルに変化する。誤差出力電圧VOE_EA1は低電圧レベルの接地電圧GNDまたは高電圧レベルの出力電圧VOUTに維持されていたので、図6(A)に示すように誤差出力電圧VOE_EA1の中間電圧レベルへの変化時間は長くなる。
In contrast, while the general integrated DC / DC converter is performing the boosting operation Bst_Op, the
《降圧動作から昇圧動作への切り換えの動作》
図7(A)、(B)はそれぞれ一般的な集積化DC/DCコンバータと図5に示した集積化DC/DCコンバータの降圧動作Bck_Opから昇圧動作Bst_Opへの切り換えの動作を示す図である。
<Switching operation from step-down operation to step-up operation>
FIGS. 7A and 7B are diagrams showing the switching operation from the step-down operation Bck_Op to the step-up operation Bst_Op of the general integrated DC / DC converter and the integrated DC / DC converter shown in FIG. 5, respectively. .
図5の集積化DC/DCコンバータが降圧動作から昇圧動作に切り換えられる場合は、制御入力電圧VCNTは比較的低いレベルから比較的高いレベルに変化する。その結果、ヒステリシス・コンパレータで構成された降圧・昇圧スイッチ回路(Hys_Cmp)の出力端子はハイレベル“1”からローレベル“0”に変化する。従って、降圧・昇圧スイッチ回路(Hys_Cmp)は、ブースト・コントローラ102のスイッチSW2を待機状態の他方の選択入力端子Bから活性状態の一方の選択入力端子Aに切り換え、バック・コントローラ101のスイッチSW1を活性状態の一方の選択入力端子Aから待機状態の他方の選択入力端子Bに切り換える。この時、ブースト・コントローラ102の誤差増幅器EA2の出力端子の誤差出力電圧VOE_EA2も中間基準電圧Ref_Upのレベルに維持されていたので、図7(B)に示すようにブースト・コントローラ102は降圧動作の待機状態から昇圧動作に速やかに移行することが可能となる。また、降圧・昇圧スイッチ回路(Hys_Cmp)の出力端子がローレベル“0”に変化することにより、ブースト・コントローラ102のNOR回路はパルス幅変調制御ロジックPWM2の出力信号を反転してブーストドライバ120の入力にする。しかし、バック・コントローラ101のNAND回路の出力はハイレベル“1”に維持されるので、パルス幅変調制御ロジックPWM1の出力信号はバック・コンバータ11のバックドライバ110の入力に伝達されることはできない。
When the integrated DC / DC converter of FIG. 5 is switched from the step-down operation to the step-up operation, the control input voltage VCNT changes from a relatively low level to a relatively high level. As a result, the output terminal of the step-down / boost switch circuit (Hys_Cmp) configured by the hysteresis comparator changes from the high level “1” to the low level “0”. Therefore, the step-down / boost switch circuit (Hys_Cmp) switches the switch SW2 of the
それに対して、一般的な集積化DC/DCコンバータが降圧動作Bck_Opを実行している間は、ブースト・コンバータ12は待機状態に維持される。ブースト・コンバータ12が待機状態に維持されている間は、一般的な集積化DC/DCコンバータのブースト・コントローラ102の誤差増幅器EA2の反転入力端子−と非反転入力端子+とにはフィードバック電圧VFBと低電圧レベルの接地電圧GNDまたは高電圧レベルの出力電圧VOUTとが印加される。従って、降圧動作Bck_Opの間には一般的な集積化DC/DCコンバータのブースト・コントローラ102の誤差増幅器EA2の誤差出力電圧VOE_EA2は、図7(A)に示すように低電圧レベルの接地電圧GNDまたは高電圧レベルの出力電圧VOUTに維持されている。一般的な集積化DC/DCコンバータの動作が降圧動作Bck_Opから昇圧動作Bst_Opへの切り換えられると、ブースト・コントローラ102の誤差増幅器EA2の非反転入力端子+には中間電圧レベルの制御入力電圧VCNTが供給され、誤差出力電圧VOE_EA2も中間電圧レベルに変化する。誤差出力電圧VOE_EA2は低電圧レベルの接地電圧GNDまたは高電圧レベルの出力電圧VOUTに維持されていたので、図7(A)に示すように誤差出力電圧VOE_EA2の中間電圧レベルへの変化時間は長くなる。
In contrast, while the general integrated DC / DC converter is performing the step-down operation Bck_Op, the
《第3の実施の形態による集積化DC/DCコンバータの構成》
図8は、GSM送信システムのRF電力増幅器モジュールに搭載される本発明の第3の実施の形態による集積化DC/DCコンバータの構成を示す図である。
<< Configuration of Integrated DC / DC Converter According to Third Embodiment >>
FIG. 8 is a diagram showing a configuration of an integrated DC / DC converter according to the third embodiment of the present invention mounted on the RF power amplifier module of the GSM transmission system.
図8の集積化DC/DCコンバータは、本発明の第2の実施の形態による図5の集積化DC/DCコンバータ(昇圧動作と降圧動作との間の高速切り換え)と本発明の第1の実施の形態による図1の集積化DC/DCコンバータ(出力電圧の一時的な変動からの回復時間の短縮)とを組合せたものである。 The integrated DC / DC converter of FIG. 8 includes the integrated DC / DC converter (high-speed switching between step-up operation and step-down operation) of FIG. 5 according to the second embodiment of the present invention and the first embodiment of the present invention. 1 is a combination of the integrated DC / DC converter of FIG. 1 (reduction of recovery time from temporary fluctuation of output voltage) according to the embodiment.
図8の集積化DC/DCコンバータにより、負荷の消費電流の急激な増大による出力電圧の一時的な変動からの回復時間を短縮すること、および降圧動作モードから昇圧動作モードへの切り換え時と昇圧動作モードから降圧動作モードへの切り換え時との切り換え速度を向上することが可能となる。 With the integrated DC / DC converter of FIG. 8, the recovery time from the temporary fluctuation of the output voltage due to the sudden increase in the current consumption of the load is shortened, and when switching from the step-down operation mode to the step-up operation mode and the step-up operation It is possible to improve the switching speed when switching from the operation mode to the step-down operation mode.
《GSM送信システムのRF電力増幅器モジュールを内蔵した携帯電話》
図9は、本発明の第1または第2または第3の実施の形態による集積化DC/DCコンバータを搭載したGSM送信システムのRF電力増幅器モジュールを内蔵した携帯電話の構成を示す図である。
<Cellular phone with RF power amplifier module for GSM transmission system>
FIG. 9 is a diagram showing a configuration of a mobile phone incorporating an RF power amplifier module of a GSM transmission system equipped with an integrated DC / DC converter according to the first, second or third embodiment of the present invention.
アンテナANTは携帯電話端末装置が基地局からの受信動作と基地局への送信動作とを行うために、基地局からのRF受信信号を受信する一方、基地局へのRF送信信号を出力する。このアンテナANTは、RF電力増幅器モジュール(RF_PA_MD)2に接続されている。RF電力増幅器モジュール(RF_PA_MD)2はアンテナスイッチ(Ant_SW)23を有する。このアンテナスイッチ23が上側に接続されている場合は、アンテナANTで受信されたRF受信信号は例えば表面弾性波デバイスによる受信フィルタ(SAW)24に供給される。受信フィルタ24、希望周波数信号を通過させ、妨害周波数信号を減衰する。一方、アンテナスイッチ23が下側に接続されている場合は、送信用RF電力増幅器(RF_PA)22の出力にアンテナスイッチ23が接続される。従って、送信用RF電力増幅器(RF_PA)22のRFパワー出力によってアンテナANTから基地局へのRF送信信号が出力される。このRF電力増幅器モジュール2のアンテナスイッチ23はTDMA方式(時分割マルチプルアクセス)の受信動作のタイムスロットでは上側に接続され、送信動作のタイムスロットでは下側に接続される。また、RF電力増幅器モジュール2は、上述の図1、図5、図8で説明した本発明の第1または第2または第3の実施の形態による集積化DC/DCコンバータ21を含んでいる。この集積化DC/DCコンバータ21は、バッテリーBTからの入力電圧VINの電圧変換により生成した出力電圧VOUTを電源電圧として送信用RF電力増幅器22に供給するものである。
The antenna ANT receives an RF reception signal from the base station and outputs an RF transmission signal to the base station so that the mobile phone terminal device performs a reception operation from the base station and a transmission operation to the base station. This antenna ANT is connected to the RF power amplifier module (RF_PA_MD) 2. The RF power amplifier module (RF_PA_MD) 2 has an antenna switch (Ant_SW) 23. When the
RF電力増幅器モジュール2の受信フィルタ24の出力のRF受信信号は、RFアナログ信号処理集積回路(RFIC)3の受信周波数ダウンコンバータ(Rx_Down_Conv)31に供給される。受信周波数ダウンコンバータ31にはPLL周波数シンセサイザ(PLL_Synth)33から受信RFローカル信号が供給されるので、受信周波数ダウンコンバータ31から受信ベースバンド信号Rx_I/Qが生成され、ベースバンド信号処理LSI(BaseBandLSI)4に供給される。ベースバンド信号処理LSI(4)から生成された送信ベースバンド信号Tx_I/QとPLL周波数シンセサイザ33からの送信RFローカル信号とが送信周波数アップコンバータ(Tx_Up_Conv)32に供給されるので、送信周波数アップコンバータ32からRF送信信号が形成される。RF送信信号は、RF電力増幅器モジュール2の送信用RF電力増幅器22で増幅された後、アンテナスイッチ23を介してアンテナANTから基地局へ送信される。ベースバンド信号処理LSI(4)からディジタル制御信号が、RFIC(3)の制御回路(Cntl)34とディジタル・アナログ変換器(DAC)35とに供給される。制御回路34からのシャットダウン制御入力信号Shut_Downとディジタル・アナログ変換器35からの制御入力信号VCNTとが、RF電力増幅器モジュール2の集積化DC/DCコンバータ21に供給される。
The RF reception signal output from the
ベースバンド信号処理LSI(4)は、外部バスを介してメモリ5とアプリケーションプロセッサ6とに接続されている。メモリ5は、ベースバンド信号処理LSI(4)のワークメモリとして利用されるSRAMとベースバンド信号処理LSI(4)のための動作プログラムを格納する不揮発性フラッシュメモリとを含んでいる。この不揮発性フラッシュメモリに格納された動作プログラムは、ベースバンド信号処理LSI(4)内部のディジタルシグナルプロセッサ(DSP)によるGSM方式の受信ベースバンド信号に関する位相復調と送信ベースバンド信号に関する位相変調のためのプログラムとを含んでいる。アプリケーションプロセッサ6は、外部バスを介して、図示されていない外部メモリ、液晶表示装置、操作キー入力装置に接続される。
The baseband signal processing LSI (4) is connected to the
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。 Although the invention made by the present inventor has been specifically described based on the embodiments, it is needless to say that the present invention is not limited thereto and can be variously modified without departing from the gist thereof.
例えば、上述の図1、図5、図8で説明した本発明の第1または第2または第3の実施の形態による集積化DC/DCコンバータは、バッテリー電圧で動作するモバイル機器のCPUやオーディオ信号、ビデオ信号を処理するマルチメディアプロセッサLSIに動作電源電圧を供給することもできる。本発明による集積化DC/DCコンバータを採用することにより、CPUやマルチメディアプロセッサLSIの消費電流の急激な変動による動作電源電圧の一時的な変動からの回復時間を短縮することができる。また、本発明による集積化DC/DCコンバータを採用することにより、降圧動作モードから昇圧動作モードへの切り換え時と昇圧動作モードから降圧動作モードへの切り換え時との切り換え速度を向上することが可能となる。 For example, the integrated DC / DC converter according to the first, second, or third embodiment of the present invention described with reference to FIGS. 1, 5, and 8 described above is a CPU or audio of a mobile device that operates on a battery voltage. It is also possible to supply an operating power supply voltage to a multimedia processor LSI that processes signals and video signals. By adopting the integrated DC / DC converter according to the present invention, it is possible to shorten the recovery time from the temporary fluctuation of the operating power supply voltage due to the sudden fluctuation of the current consumption of the CPU or multimedia processor LSI. Further, by adopting the integrated DC / DC converter according to the present invention, it is possible to improve the switching speed when switching from the step-down operation mode to the step-up operation mode and when switching from the step-up operation mode to the step-down operation mode. It becomes.
また、図1のパルス幅変調制御ロジック100、図5や図8のパルス幅変調制御ロジックPWM1、PWM2は、パルス周波数変調(PFM)の制御を行うパルス周波数変調制御ロジックに置換することもできる。
Also, the pulse width
BT バッテリー
CIN 入力平滑容量
T1 入力端子
VIN 入力電圧
IC 集積化DC/DCコンバータ
10 コントローラ
11 バック(降圧)コンバータ
110 バックドライバ
MP1 第1のPMOS
MN1 第1のNMOS
12 ブースト(昇圧)コンバータ
120 ブーストドライバ
MP2 第2のPMOS
MN2 第2のNMOS
T2 出力端子
VOUT 出力電圧
T3 接地端子
T4 制御入力端子
VCNT 制御入力電圧
T5 フィードバック端子
VFB フィードバック電圧
T6 端子
T7 端子
L12 平滑インダクタ
R1、R2 分圧抵抗
COUT 出力平滑容量
EA 誤差増幅器
VOE 誤差増幅出力電圧
CMP1、CMP2 比較器
100 パルス幅変調制御ロジック
OSC 三角波基準発振器
CMP_H、CMP_L 電圧比較器
VCNT+Vα 一方の基準電圧
VCNT−Vβ 他方の基準電圧
IPU プルアップ電流源
IPD プルダウン電流源
SWPU プルアップスイッチ
SWPD プルダウンスイッチ
101 バック・コントローラ
SW1 スイッチ
EA1 誤差増幅器
PWM1 パルス幅変調制御ロジック
NAND NAND回路
Ref_Dn 基準電圧発生器
102 ブースト・コントローラ
SW1 スイッチ
EA2 誤差増幅器
PWM2 パルス幅変調制御ロジック
NOR NOR回路
Ref_Up 基準電圧発生器
Hys_Cmp 降圧・昇圧スイッチ回路
ANT アンテナ
2 RF電力増幅器モジュール
21 DC/DCコンバータ
22 RF電力増幅器
23 アンテナスイッチ
24 受信フィルタ
3 RFアナログ信号処理集積回路
31 受信周波数ダウンコンバータ
32 送信周波数アップコンバータ
33 PLL周波数シンセサイザ
34 制御回路
35 ディジタル・アナログ変換器
4 ベースバンド信号処理LSI
5 メモリ
6 アプリケーションプロセッサ
BT battery
C IN input smoothing capacity
T 1 input terminal
V IN input voltage
IC integrated DC / DC converter
10 Controller
11 Buck converter
110 Back driver
MP 1 first PMOS
MN 1 first NMOS
12 Boost converter
120 boost driver
MP 2 2nd PMOS
MN 2 second NMOS
T 2 output terminal
V OUT output voltage
T 3 Ground terminal
T 4 Control input terminal
V CNT control input voltage
T 5 feedback terminal
V FB feedback voltage
T 6 terminal
T 7 terminal
L 12 smoothing inductor
R 1 and R 2 voltage dividing resistors
C OUT output smoothing capacity
EA error amplifier
V OE error amplification output voltage
CMP1, CMP2 comparator
100 pulse width modulation control logic
OSC Triangular wave reference oscillator
CMP_H, CMP_L Voltage comparator
V CNT + V α One reference voltage
V CNT −V β The other reference voltage
I PU pull-up current source
I PD pull-down current source
SW PU pull-up switch
SW PD pull-down switch
101 Buck controller
SW1 switch
EA1 error amplifier
PWM1 pulse width modulation control logic
NAND NAND circuit
Ref_Dn Reference voltage generator
102 Boost controller
SW1 switch
EA2 error amplifier
PWM2 pulse width modulation control logic
NOR NOR circuit
Ref_Up reference voltage generator
Hys_Cmp Buck / Boost switch circuit
ANT antenna
2 RF power amplifier module
21 DC / DC converter
22 RF power amplifier
23 Antenna switch
24 Receive filter
3 RF analog signal processing integrated circuit
31 Receive frequency down converter
32 Transmit frequency up-converter
33 PLL frequency synthesizer
34 Control circuit
35 Digital-to-analog converter
4 Baseband signal processing LSI
5 memory
6 Application processor
前記昇圧動作(Bst_Op)の間に、前記第2パルス制御回路(PWM2)は、前記第2誤差増幅器(EA2)から生成される前記第2誤差増幅出力電圧(VOE_EA2)に応答して前記ブーストドライバ(120)を制御することにより、前記出力端子(T2)から前記昇圧動作(Bst_Op)による前記出力電圧(VOUT)が生成される。 During the boosting operation (Bst_Op), the second pulse control circuit (PWM2) is responsive to the second error amplification output voltage (V OE _EA2) generated from the second error amplifier ( EA2 ). By controlling the boost driver (120), the output voltage (V OUT ) by the boost operation (Bst_Op) is generated from the output terminal (T 2 ).
《出力電圧VOUTの低下に対する構成》
図1の集積化DC/DCコンバータ(IC)では、この問題を回避するために、コントローラ10は2個の電圧比較器CMP_H、CMP_L、プルアップ電流源IPU、プルダウン電流源IPD、プルアップスイッチSWPU、プルダウンスイッチSW PDを含んでいる。2個の電圧比較器CMP_H、CMP_Lの非反転入力端子+にはフィードバック電圧V FB が印加され、一方の電圧比較器CMP_Hの反転入力端子−に一方の基準電圧VCNT+Vαが印加され、他方の電圧比較器CMP_Lの反転入力端子−に他方の基準電圧VCNT−Vβが印加される。また、誤差増幅器EAの非反転入力端子+には制御入力電圧VCNTが印加され、誤差増幅器EAの反転入力端子−にフィードバック電圧VFBが印加される。電源電圧レベルとしての出力電圧VOUTと誤差増幅器EAの出力端子との間にプルアップ電流源IPUとプルアップスイッチSWPUとが直列接続され、誤差増幅器EAの出力端子と接地電圧GNDとの間にプルダウンスイッチSW PDとプルダウン電流源IPDとが直列接続される。
< Structure against decrease in output voltage VOUT >
In the integrated DC / DC converter (IC) of FIG. 1, to avoid this problem, the
図1の集積化DC/DCコンバータと比較すると、図5の集積化DC/DCコンバータのコントローラ10はバック・コンバータ11のためのバック・コントローラ101と、ブースト・コンバータ12のためのブースト・コントローラ102と、降圧・昇圧スイッチ回路(Hys_Cmp)とを含んでいる。バック・コントローラ101は、降圧動作のためのスイッチSW1、誤差増幅器EA1、パルス幅変調制御ロジックPWM1、NAND回路、基準電圧発生器Ref_Dnを含んでいる。ブースト・コントローラ102も、同様に昇圧動作のためのスイッチSW2、誤差増幅器EA2、パルス幅変調制御ロジックPWM2、NOR回路、基準電圧発生器Ref_Up、インバータInvを含んでいる。直列接続された2個の分圧抵抗R1、R2は、集積化DC/DCコンバータ(IC)内部に集積化されている。降圧動作のためのスイッチSW1の一方の一対の選択入力端子Aにはフィードバック電圧VFBと制御入力電圧VCNTとがそれぞれ供給され、スイッチSW1の他方の一対の選択入力端子Bは基準電圧発生器Ref_Dnと誤差増幅器EA1の出力端子とにそれぞれ接続されている。昇圧動作のためのスイッチSW2の一方の一対の選択入力端子Aにはフィードバック電圧VFBと制御入力電圧VCNTとがそれぞれ供給され、スイッチSW2の他方の一対の選択入力端子Bは基準電圧発生器Ref_Upと誤差増幅器EA2の出力端子とにそれぞれ接続されている。
Compared to the integrated DC / DC converter of FIG. 1, the
アンテナANTは携帯電話端末装置が基地局からの受信動作と基地局への送信動作とを行うために、基地局からのRF受信信号を受信する一方、基地局へのRF送信信号を出力する。このアンテナANTは、RF電力増幅器モジュール(RF_PA_MD)2に接続されている。RF電力増幅器モジュール(RF_PA_MD)2はアンテナスイッチ(Ant_SW)23を有する。このアンテナスイッチ23が上側に接続されている場合は、アンテナANTで受信されたRF受信信号は例えば表面弾性波デバイスによる受信フィルタ(SAW)24に供給される。受信フィルタ24は、希望周波数信号を通過させ、妨害周波数信号を減衰する。一方、アンテナスイッチ23が下側に接続されている場合は、送信用RF電力増幅器(RF_PA)22の出力にアンテナスイッチ23が接続される。従って、送信用RF電力増幅器(RF_PA)22のRFパワー出力によってアンテナANTから基地局へのRF送信信号が出力される。このRF電力増幅器モジュール2のアンテナスイッチ23はTDMA方式(時分割マルチプルアクセス)の受信動作のタイムスロットでは上側に接続され、送信動作のタイムスロットでは下側に接続される。また、RF電力増幅器モジュール2は、上述の図1、図5、図8で説明した本発明の第1または第2または第3の実施の形態による集積化DC/DCコンバータ21を含んでいる。この集積化DC/DCコンバータ21は、バッテリーBTからの入力電圧VINの電圧変換により生成した出力電圧VOUTを電源電圧として送信用RF電力増幅器22に供給するものである。
The antenna ANT receives an RF reception signal from the base station and outputs an RF transmission signal to the base station so that the mobile phone terminal device performs a reception operation from the base station and a transmission operation to the base station. This antenna ANT is connected to the RF power amplifier module (RF_PA_MD) 2. The RF power amplifier module (RF_PA_MD) 2 has an antenna switch (Ant_SW) 23. When the
Claims (9)
前記バックコンバータの入力端子に入力電圧が供給可能とされ、前記バックコンバータの出力ノードと前記ブーストコンバータの入力ノードとの間には平滑インダクタが接続可能とされ、
前記バックコンバータは、前記入力端子と前記出力ノードとの間に接続された第1のスイッチと、前記出力ノードと接地電圧との間に接続された第2のスイッチと、前記第1のスイッチと前記第2のスイッチとを駆動するバックドライバを含み、
前記ブーストコンバータは、前記入力ノードと出力端子との間に接続された第3のスイッチと、前記入力ノードと接地電圧との間に接続された第4のスイッチと、前記第3のスイッチと前記第4のスイッチとを駆動するブーストドライバを含み、
前記コントローラは、前記バックコンバータのためのバック・コントローラと、前記ブーストコンバータのためのブースト・コントローラを含み、
前記バック・コントローラは、第1スイッチ、第1誤差増幅器、第1パルス制御回路、第1基準電圧発生器を含み、
前記ブースト・コントローラは、第2スイッチ、第2誤差増幅器、第2パルス制御回路、第2基準電圧発生器を含み、
前記バック・コントローラと前記バックコンバータとによる降圧動作の間に、前記第1誤差増幅器は、制御入力電圧と前記出力端子の出力電圧から生成されるフィードバック電圧とに応答して、第1誤差増幅出力電圧を生成して、
前記降圧動作の間に、前記第1パルス制御回路は、前記第1誤差増幅器から生成される前記第1誤差増幅出力電圧に応答して前記バックドライバを制御することにより、前記出力端子から前記降圧動作による前記出力電圧が生成され、
前記ブースト・コントローラと前記ブーストコンバータとによる昇圧動作の間に、前記第2誤差増幅器は、前記制御入力電圧と前記出力端子の前記出力電圧から生成される前記フィードバック電圧とに応答して、第2誤差増幅出力電圧を生成して、
前記昇圧動作の間に、前記第2パルス制御回路は、前記第2誤差増幅器から生成される前記第2誤差増幅出力電圧に応答して前記ブーストドライバを制御することにより、前記出力端子から前記昇圧動作による前記出力電圧が生成され、
前記昇圧動作の間に、前記バック・コントローラの前記第1基準電圧発生器から、前記昇圧動作による前記出力電圧と接地電圧との間の第1中間基準電圧が生成され、
前記昇圧動作の間に、前記第1スイッチによって前記第1誤差増幅器の非反転入力端子と反転入力端子と出力端子とは前記第1中間基準電圧の電圧レベルに維持され、
前記降圧動作の間に、前記ブースト・コントローラの前記第2基準電圧発生器から、前記降圧動作による前記出力電圧と接地電圧との間の第2中間基準電圧が生成され、
前記降圧動作の間に、前記第2スイッチによって前記第2誤差増幅器の非反転入力端子と反転入力端子と出力端子とは前記第2中間基準電圧の電圧レベルに維持されるDC/DCコンバータ。 With a buck converter, boost converter and controller,
An input voltage can be supplied to an input terminal of the buck converter, and a smoothing inductor can be connected between an output node of the buck converter and an input node of the boost converter,
The buck converter includes a first switch connected between the input terminal and the output node, a second switch connected between the output node and a ground voltage, and the first switch. A back driver for driving the second switch;
The boost converter includes a third switch connected between the input node and an output terminal, a fourth switch connected between the input node and a ground voltage, the third switch, and the Including a boost driver that drives a fourth switch;
The controller includes a buck controller for the buck converter and a boost controller for the boost converter;
The buck controller includes a first switch, a first error amplifier, a first pulse control circuit, a first reference voltage generator,
The boost controller includes a second switch, a second error amplifier, a second pulse control circuit, a second reference voltage generator,
During the step-down operation by the buck controller and the buck converter, the first error amplifier is responsive to a control input voltage and a feedback voltage generated from the output voltage of the output terminal, and a first error amplification output Generate voltage,
During the step-down operation, the first pulse control circuit controls the buck driver in response to the first error amplification output voltage generated from the first error amplifier, thereby reducing the step-down from the output terminal. The output voltage due to operation is generated,
During the boosting operation by the boost controller and the boost converter, the second error amplifier is responsive to the control input voltage and the feedback voltage generated from the output voltage of the output terminal. Generate error amplified output voltage
During the boosting operation, the second pulse control circuit controls the boost driver in response to the second error amplification output voltage generated from the second error amplifier, thereby boosting the boost from the output terminal. The output voltage due to operation is generated,
During the boost operation, a first intermediate reference voltage between the output voltage and the ground voltage by the boost operation is generated from the first reference voltage generator of the buck controller,
During the step-up operation, the first switch maintains the non-inverting input terminal, the inverting input terminal, and the output terminal of the first error amplifier at the voltage level of the first intermediate reference voltage,
During the step-down operation, a second intermediate reference voltage between the output voltage and the ground voltage by the step-down operation is generated from the second reference voltage generator of the boost controller,
During the step-down operation, the second switch maintains a non-inverting input terminal, an inverting input terminal, and an output terminal of the second error amplifier at a voltage level of the second intermediate reference voltage by the second switch.
前記昇圧動作の間に、前記第1スイッチによって前記第1誤差増幅器の前記反転入力端子と前記出力端子とが接続され、
前記降圧動作の間に、前記第2スイッチによって前記第2誤差増幅器の前記非反転入力端子は前記第2中間基準電圧の前記電圧レベルに設定され、
前記降圧動作の間に、前記第2スイッチによって前記第2誤差増幅器の前記反転入力端子と前記出力端子とが接続される請求項1に記載のDC/DCコンバータ。 During the boosting operation, the non-inverting input terminal of the first error amplifier is set to the voltage level of the first intermediate reference voltage by the first switch,
During the boosting operation, the inverting input terminal and the output terminal of the first error amplifier are connected by the first switch,
During the step-down operation, the non-inverting input terminal of the second error amplifier is set to the voltage level of the second intermediate reference voltage by the second switch,
The DC / DC converter according to claim 1, wherein the inverting input terminal and the output terminal of the second error amplifier are connected by the second switch during the step-down operation.
前記バック・コントローラの前記第1スイッチと前記ブースト・コントローラの前記第2スイッチとは、前記降圧・昇圧スイッチ回路の出力により制御される請求項2に記載のDC/DCコンバータ。 The controller includes a step-down / step-up switch circuit that switches between the step-up operation and the step-down operation.
The DC / DC converter according to claim 2, wherein the first switch of the buck controller and the second switch of the boost controller are controlled by an output of the step-down / boost switch circuit.
前記ブースト・コントローラは、前記第2パルス制御回路の出力と前記ブーストドライバの入力との間に接続された第2ゲート回路を含み、
前記昇圧動作の間に、前記降圧・昇圧スイッチ回路の出力により前記第1ゲート回路による前記第1パルス制御回路の前記出力から前記バックドライバの前記入力への信号伝達が禁止され、
前記降圧動作の間に、前記降圧・昇圧スイッチ回路の出力により前記第2ゲート回路による前記第2パルス制御回路の前記出力から前記ブーストドライバの前記入力への信号伝達が禁止される請求項4に記載のDC/DCコンバータ。 The back controller includes a first gate circuit connected between an output of the first pulse control circuit and an input of the back driver;
The boost controller includes a second gate circuit connected between an output of the second pulse control circuit and an input of the boost driver;
During the step-up operation, the output of the step-down / step-up switch circuit prohibits signal transmission from the output of the first pulse control circuit by the first gate circuit to the input of the back driver,
5. The signal transmission from the output of the second pulse control circuit to the input of the boost driver by the second gate circuit is prohibited by the output of the step-down / boost switch circuit during the step-down operation. The DC / DC converter described.
前記バックコンバータの前記第2のスイッチと前記ブーストコンバータの前記第4のスイッチとは、NチャンネルMOSトランジスタである請求項6に記載のDC/DCコンバータ。 The first switch of the buck converter and the third switch of the boost converter are P-channel MOS transistors,
The DC / DC converter according to claim 6, wherein the second switch of the buck converter and the fourth switch of the boost converter are N-channel MOS transistors.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007195559A JP5190981B2 (en) | 2007-07-27 | 2007-07-27 | DC / DC converter |
JP2012150323A JP5191016B2 (en) | 2007-07-27 | 2012-07-04 | DC / DC converter |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007195559A JP5190981B2 (en) | 2007-07-27 | 2007-07-27 | DC / DC converter |
JP2012150323A JP5191016B2 (en) | 2007-07-27 | 2012-07-04 | DC / DC converter |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007195559A Division JP5190981B2 (en) | 2007-07-27 | 2007-07-27 | DC / DC converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012231667A true JP2012231667A (en) | 2012-11-22 |
JP5191016B2 JP5191016B2 (en) | 2013-04-24 |
Family
ID=59568985
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007195559A Expired - Fee Related JP5190981B2 (en) | 2007-07-27 | 2007-07-27 | DC / DC converter |
JP2012150323A Expired - Fee Related JP5191016B2 (en) | 2007-07-27 | 2012-07-04 | DC / DC converter |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007195559A Expired - Fee Related JP5190981B2 (en) | 2007-07-27 | 2007-07-27 | DC / DC converter |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP5190981B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015007865A (en) * | 2013-06-25 | 2015-01-15 | 富士通テン株式会社 | Voltage output circuit and vehicle control system |
JP5912010B1 (en) * | 2013-02-19 | 2016-04-27 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | Parallel arrangement of asynchronous buck converters for advanced power capability |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5479940B2 (en) * | 2010-02-16 | 2014-04-23 | 株式会社小糸製作所 | Buck-boost DC-DC converter and vehicular lamp |
JP5460548B2 (en) * | 2010-10-04 | 2014-04-02 | 本田技研工業株式会社 | DC-DC converter and control method thereof |
CN103516201A (en) * | 2013-04-15 | 2014-01-15 | 南京航空航天大学 | Low-ripple H-bridge buck-boost direct current converter |
WO2017002834A1 (en) * | 2015-06-29 | 2017-01-05 | ローム株式会社 | Switching regulator and integrated-circuit package |
JP6901238B2 (en) * | 2015-06-29 | 2021-07-14 | ローム株式会社 | Switching regulator and integrated circuit package |
JP6734732B2 (en) * | 2016-08-10 | 2020-08-05 | ローム株式会社 | Switching regulator and integrated circuit package |
JP6744781B2 (en) * | 2016-08-10 | 2020-08-19 | ローム株式会社 | Switching regulator and integrated circuit package |
US10763853B2 (en) * | 2017-10-02 | 2020-09-01 | Texas Instruments Incorporated | Multi-mode power management circuit |
CN111371318A (en) * | 2020-05-08 | 2020-07-03 | 上海芯龙半导体技术股份有限公司 | Integrated circuit of buck power converter for communication equipment |
CN113922668B (en) * | 2021-09-07 | 2024-01-16 | 西安理工大学 | Single-event transient strengthening circuit and method applied to DC-DC converter |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004056992A (en) * | 2002-05-28 | 2004-02-19 | Matsushita Electric Ind Co Ltd | Dc-dc converter |
JP2004153965A (en) * | 2002-10-31 | 2004-05-27 | Texas Instr Japan Ltd | Dc-dc converter and drive circuit therefor |
JP2005198411A (en) * | 2004-01-07 | 2005-07-21 | Fuji Electric Holdings Co Ltd | Device for controlling step-up and step-down dc-dc converter |
JP2007028784A (en) * | 2005-07-15 | 2007-02-01 | Rohm Co Ltd | Step-up, step-down switching regulator, control circuit thereof and electronic apparatus employing the same |
JP2007124748A (en) * | 2005-10-25 | 2007-05-17 | Fujitsu Ltd | Dc-dc converter, and control circuit and control method of dc-dc converter |
JP2007151340A (en) * | 2005-11-29 | 2007-06-14 | Ricoh Co Ltd | Voltage-boosting switching regulator |
-
2007
- 2007-07-27 JP JP2007195559A patent/JP5190981B2/en not_active Expired - Fee Related
-
2012
- 2012-07-04 JP JP2012150323A patent/JP5191016B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004056992A (en) * | 2002-05-28 | 2004-02-19 | Matsushita Electric Ind Co Ltd | Dc-dc converter |
JP2004153965A (en) * | 2002-10-31 | 2004-05-27 | Texas Instr Japan Ltd | Dc-dc converter and drive circuit therefor |
JP2005198411A (en) * | 2004-01-07 | 2005-07-21 | Fuji Electric Holdings Co Ltd | Device for controlling step-up and step-down dc-dc converter |
JP2007028784A (en) * | 2005-07-15 | 2007-02-01 | Rohm Co Ltd | Step-up, step-down switching regulator, control circuit thereof and electronic apparatus employing the same |
JP2007124748A (en) * | 2005-10-25 | 2007-05-17 | Fujitsu Ltd | Dc-dc converter, and control circuit and control method of dc-dc converter |
JP2007151340A (en) * | 2005-11-29 | 2007-06-14 | Ricoh Co Ltd | Voltage-boosting switching regulator |
Non-Patent Citations (2)
Title |
---|
JPN6012029509; Sahu, B,外1名: '"A High-Efficiency, Dual-Mode, Dynamic, Buck-Boost Power Supply IC for Portable Applications"' Proceedings of the 18th International Conference on VLSI Design , 2005, p. 858-861 * |
JPN6012029512; リニアテクノロジー株式会社: 'データーシート LTC3444' WCDMAアプリケーション向けマイクロパワー同期整流式昇降圧DC/DCコンバータ , 2005 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5912010B1 (en) * | 2013-02-19 | 2016-04-27 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | Parallel arrangement of asynchronous buck converters for advanced power capability |
JP2015007865A (en) * | 2013-06-25 | 2015-01-15 | 富士通テン株式会社 | Voltage output circuit and vehicle control system |
Also Published As
Publication number | Publication date |
---|---|
JP2009033878A (en) | 2009-02-12 |
JP5190981B2 (en) | 2013-04-24 |
JP5191016B2 (en) | 2013-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5191016B2 (en) | DC / DC converter | |
US10879804B2 (en) | Switching regulator for dynamically changing output voltage and power supply circuit including the switching regulator | |
JP6227814B2 (en) | Power supply | |
US10199930B2 (en) | Frequency modulation based voltage controller configuration | |
US10186959B2 (en) | Power supply circuit, control circuit thereof, and electronic apparatus | |
US9811101B2 (en) | Power converter and method for regulating line transient response of the power converter | |
US7679433B1 (en) | Circuit and method for RF power amplifier power regulation and modulation envelope tracking | |
US7208928B2 (en) | Oscillatorless DC-DC power converter | |
US11522456B2 (en) | Supply modulator for power amplifier | |
Bondade et al. | A linear-assisted DC-DC hybrid power converter for envelope tracking RF power amplifiers | |
US20150002195A1 (en) | Variable Frequency Charge Pump | |
US20090295344A1 (en) | Power-regulator circuit having two operating modes | |
JP2005175561A (en) | Power supply circuit for high frequency power amplifier circuit, semiconductor integrated circuit for power supply, and electronic component for power supply | |
US20120142304A1 (en) | Power Amplifiers for Wireless Systems | |
US20150180338A1 (en) | Hysteretic switching regulator | |
US9083240B2 (en) | DC-DC converter and portable device | |
CN117318484A (en) | DC-DC converter control circuit | |
JPH08140341A (en) | Micro power supply device using switching element | |
JP6498524B2 (en) | Power supply circuit and electronic equipment | |
JP2010063290A (en) | Power supply control circuit | |
JP4611109B2 (en) | STEP-DOWN SWITCHING REGULATOR, ITS CONTROL CIRCUIT, AND ELECTRONIC DEVICE USING THE SAME | |
Chen et al. | A dual-mode fast-transient average-current-mode buck converter without slope-compensation | |
JP4717508B2 (en) | STEP-DOWN SWITCHING REGULATOR, ITS CONTROL CIRCUIT, AND ELECTRONIC DEVICE USING THE SAME | |
US20210036617A1 (en) | Methods and apparatuses for a multi-mode regulator architecture | |
JP2010051114A (en) | Switching regulator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130124 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130125 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160208 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |