JP2012231159A - Printed wiring board and manufacturing method thereof - Google Patents

Printed wiring board and manufacturing method thereof Download PDF

Info

Publication number
JP2012231159A
JP2012231159A JP2012147324A JP2012147324A JP2012231159A JP 2012231159 A JP2012231159 A JP 2012231159A JP 2012147324 A JP2012147324 A JP 2012147324A JP 2012147324 A JP2012147324 A JP 2012147324A JP 2012231159 A JP2012231159 A JP 2012231159A
Authority
JP
Japan
Prior art keywords
barrier layer
printed wiring
wiring board
wiring circuit
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012147324A
Other languages
Japanese (ja)
Inventor
Keien Ishihara
原 慶 延 石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Mektron KK
Original Assignee
Nippon Mektron KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Mektron KK filed Critical Nippon Mektron KK
Priority to JP2012147324A priority Critical patent/JP2012231159A/en
Publication of JP2012231159A publication Critical patent/JP2012231159A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method of a printed wiring board on which a barrier layer surely covering an entire surface of a wiring circuit conductor is formed.SOLUTION: A manufacturing method of a printed wiring board includes the steps of: 1) preparing a copper clad laminate having a copper foil at least one surface of an insulating base material; 2) forming a wiring circuit 2a with respect to the copper foil laminate; 3) forming a first conductive barrier layer 4a on a surface of the wiring circuit 2a; 4) forming an insulating layer 6 on the wiring circuit 2a on which the first conductive barrier layer 4a is formed; 5) selectively removing the whole or a part of the insulating base material by etching; and 6) forming a second conductive barrier layer 4b connected to the first conductive barrier layer 4a on the surface of the wiring circuit 2a exposed as a result of the removal by etching.

Description

本発明は、プリント配線板の製造方法に係わり、とくに微細配線における絶縁性を確保するプリント配線板の製造方法に関する。   The present invention relates to a method of manufacturing a printed wiring board, and more particularly to a method of manufacturing a printed wiring board that ensures insulation in fine wiring.

近年、電子機器の小型化、多機能化に伴い、機器内部に使用されるプリント配線板の小型化、高密度化が求められている。このため、プリント配線板に形成される配線回路の微細化が進行しており、現在、量産可能で最も微細な片面プリント配線板としては、配線ピッチ40μm(参考:JEITA発行、2007年度版「日本実装技術ロードマップ」)、またはそれ以下の領域に差し掛ろうとしている。   In recent years, with the miniaturization and multi-functionalization of electronic devices, there is a demand for miniaturization and high density of printed wiring boards used inside the devices. For this reason, the miniaturization of the wiring circuit formed on the printed wiring board is in progress. Currently, the finest single-sided printed wiring board that can be mass-produced has a wiring pitch of 40 μm (reference: JEITA issued, 2007 edition “Japan The packaging technology roadmap ") or below.

また、COFテープ等の片面配線板においては、配線ピッチ30μmに達するものも現れ始めている。このような超微細配線を持つプリント配線板は、その配線間ギャップが20μmまたはそれ以下と非常に狭く、配線間の絶縁信頼性を確保することが極めて難しい。特に、高温高湿環境下における銅イオンマイグレーションによる絶縁劣化が多数報告されており、微細配線間の耐マイグレーション性の確保が急務となっている。   In addition, some single-sided wiring boards such as COF tapes have begun to appear with a wiring pitch of 30 μm. A printed wiring board having such ultrafine wiring has a very narrow gap between wirings of 20 μm or less, and it is extremely difficult to ensure insulation reliability between the wirings. In particular, many insulation deteriorations due to copper ion migration in a high temperature and high humidity environment have been reported, and it is an urgent task to ensure migration resistance between fine wirings.

このような微細配線間の耐マイグレーション性は、配線回路上に形成するカバー材料によっても大きな影響を受けることが知られている。現在、COFテープ等の片面超微細配線板向けに、耐マイグレーション性の非常に高い印刷用ソルダレジストが発売されている。ただし、微細プリント配線板に使用するカバー材料には、高い解像性能(φ100μm以下の微小開口形成能力)が求められ、印刷用のソルダレジストを使用することはできない。   It is known that the migration resistance between such fine wirings is greatly influenced by the cover material formed on the wiring circuit. Currently, solder resists for printing with extremely high migration resistance are being released for single-sided ultra-fine wiring boards such as COF tape. However, the cover material used for the fine printed wiring board is required to have high resolution performance (the ability to form a minute opening of φ100 μm or less), and a solder resist for printing cannot be used.

このため、耐マイグレーション性を多少犠牲にしてでも、解像性能の高いフォトソルダレジストを使用せざるを得ない。以上のことから、カバー材料に依存せず、高い絶縁信頼性を確保できる技術が求められている。   For this reason, even if the migration resistance is somewhat sacrificed, a photo solder resist with high resolution performance must be used. From the above, there is a need for a technique that can ensure high insulation reliability without depending on the cover material.

このような現状に対して、絶縁信頼性の高い配線回路を形成する方法として、セミアディティブ工法にて作成した配線回路に対し、回路間隙に再度めっきマスクを形成し、回路表面にバリア層を形成する方法が提供されている(特許文献1および同2参照)。   As a method of forming a wiring circuit with high insulation reliability against this situation, a plating mask is formed again in the circuit gap and a barrier layer is formed on the circuit surface of the wiring circuit created by the semi-additive method. (See Patent Documents 1 and 2).

この方法は、バリア層の一様な形成によって絶縁信頼性を確保することができるが、再度形成するめっきマスクと配線回路との位置合わせを精度良く行う必要がある。このため、工程間での寸法伸縮ばらつきを持つフレキシブルプリント配線板や、薄く伸縮性を持つ片面プリント配線板に応用することは難しい。   In this method, insulation reliability can be ensured by uniform formation of the barrier layer, but it is necessary to accurately align the plating mask to be formed again and the wiring circuit. For this reason, it is difficult to apply to a flexible printed wiring board having dimensional expansion / contraction variation between processes and a thin single-sided printed wiring board having elasticity.

また、特許文献3に、配線回路の表面にバリア層(実施例では金)を形成する方法が提供されている。このように、配線回路の表面にバリア層を形成するプリント配線板は、以下のような工程により作製されるものである。   Patent Document 3 provides a method for forming a barrier layer (gold in the embodiment) on the surface of a wiring circuit. Thus, the printed wiring board which forms a barrier layer on the surface of a wiring circuit is produced by the following processes.

すなわち、図3(1)に示すように、ポリイミド等からなる絶縁ベース材41の片面に銅箔42を有する片面銅張積層板43を用意する。次に、図3(2)に示すように、通常のフォトファブリケーション手法によるエッチング手法を用いて、配線回路42aを形成する。   That is, as shown in FIG. 3 (1), a single-sided copper clad laminate 43 having a copper foil 42 on one side of an insulating base material 41 made of polyimide or the like is prepared. Next, as shown in FIG. 3 (2), the wiring circuit 42a is formed by using an etching method based on a normal photofabrication method.

次いで、図3(3)に示すように、電解めっきまたは無電解めっき等の手法を用いて、配線回路42aの表面に、耐マイグレーション性確保のためのバリア層44を形成する。バリア槽44は、金製が望ましい。   Next, as shown in FIG. 3 (3), a barrier layer 44 for ensuring migration resistance is formed on the surface of the wiring circuit 42a using a technique such as electrolytic plating or electroless plating. The barrier tank 44 is preferably made of gold.

続いて、図3(4)に示すように、ポリイミド等からなる絶縁材45の片面に接着剤層46を有するカバーレイ47を、外形加工を行った後に、片面銅張板43bの配線回路42a側に向けて位置合わせを行って熱圧着し、配線回路42aおよびバリア層44をカバーする。   Subsequently, as shown in FIG. 3 (4), the coverlay 47 having the adhesive layer 46 on one side of the insulating material 45 made of polyimide or the like is subjected to external processing, and then the wiring circuit 42a of the single-sided copper-clad plate 43b. The wiring circuit 42a and the barrier layer 44 are covered by positioning toward the side and thermocompression bonding.

このような方法で作製されたプリント配線板は、配線回路42aの全面にバリア層が形成されることはなく、絶縁ベース材41とバリア層44との境界Bが必ずできてしまう。この境界Bの部分では、絶縁ベース材41表面の凹凸や、配線回路42aの凹凸等が必ず存在し、バリア層44を隙間無く一様に形成することが難しい。   In the printed wiring board manufactured by such a method, a barrier layer is not formed on the entire surface of the wiring circuit 42a, and a boundary B between the insulating base material 41 and the barrier layer 44 is necessarily formed. At the boundary B, there are always irregularities on the surface of the insulating base material 41, irregularities on the wiring circuit 42a, etc., and it is difficult to form the barrier layer 44 uniformly without any gaps.

このため、高温高湿環境下にて配線回路42a間に電圧を印加した場合には、陽極側の境界B部分から配線回路42aを形成する銅がイオン化して流出し、最終的にはイオンマイグレーションによる絶縁劣化を引き起こす。以上のことから、配線回路の表面のみにバリア層を形成する方法では、課題の解決には至らない。   Therefore, when a voltage is applied between the wiring circuits 42a in a high-temperature and high-humidity environment, the copper forming the wiring circuit 42a ionizes and flows out from the boundary B portion on the anode side, and finally ion migration Causes insulation deterioration due to From the above, the method of forming the barrier layer only on the surface of the wiring circuit cannot solve the problem.

また、特許文献4には、回路表面および底部に同様のバリア層を形成する方法が開示されている。このように、配線回路の表面にバリア層を形成するプリント配線板は、以下のような工程により作製されるものである。   Patent Document 4 discloses a method of forming a similar barrier layer on the circuit surface and bottom. Thus, the printed wiring board which forms a barrier layer on the surface of a wiring circuit is produced by the following processes.

すなわち、図4(1)に示すように、70μm程度の厚みの銅箔61を用意し、その片面に感光性ドライフィルムによるめっきレジスト62のパターンを形成する。次に、図4(2)に示すように、電解金めっき処理などにより第1のバリア層63を形成し、続けて電解銅めっき処理により配線回路64を形成する。   That is, as shown in FIG. 4 (1), a copper foil 61 having a thickness of about 70 μm is prepared, and a pattern of a plating resist 62 made of a photosensitive dry film is formed on one surface thereof. Next, as shown in FIG. 4 (2), the first barrier layer 63 is formed by electrolytic gold plating or the like, and then the wiring circuit 64 is formed by electrolytic copper plating.

次いで図4(3)に示すように、めっきレジスト62を剥離し、スパッタ法を用いて第2のバリア層となるチタン層を一面に形成し、窒素環境下にて焼成を行うことで、チタン層を窒化チタン層65に変化させる。続いて図4(4)に示すように、カバーレイ66を張り合わせ、銅箔61をエッチング除去する。   Next, as shown in FIG. 4 (3), the plating resist 62 is peeled off, and a titanium layer serving as a second barrier layer is formed over the entire surface using a sputtering method. The layer is changed to a titanium nitride layer 65. Subsequently, as shown in FIG. 4 (4), the coverlay 66 is bonded together, and the copper foil 61 is removed by etching.

この後、図4(5)に示すように、窒化チタン層65をエッチング除去する。このとき、金製の第1のバリア層63と窒化チタン層である第2のバリア層65との境界C部分の、窒化チタンも少なからずエッチング除去されることから、境界C部分には図示されるように小さな隙間が形成される。   Thereafter, as shown in FIG. 4 (5), the titanium nitride layer 65 is removed by etching. At this time, the titanium nitride is also removed by a considerable amount at the boundary C portion between the first barrier layer 63 made of gold and the second barrier layer 65 which is a titanium nitride layer. As a result, a small gap is formed.

次に図4(6)に示すように、必要な箇所にソルダレジスト層67を形成する。このような方法で作製されたプリント配線板は、配線回路64の全面にバリア層が形成されることはなく、第1のバリア層63と第2のバリア層との境界Cに小さな隙間が必ずできてしまう。   Next, as shown in FIG. 4 (6), a solder resist layer 67 is formed at a necessary location. In the printed wiring board manufactured by such a method, a barrier layer is not formed on the entire surface of the wiring circuit 64, and there is always a small gap at the boundary C between the first barrier layer 63 and the second barrier layer. I can do it.

このため、高温高湿環境下にて配線回路64間に電圧を印加した場合には、陽極側の境界C部分から配線回路64を形成する銅がイオン化して流出し、最終的にはイオンマイグレーションによる絶縁劣化を引き起こす。以上のことから、特許文献4に記載の方法では、課題の解決には至らない。
特開1997-064493号公報 特開2001-345540号公報 特開2004-119589号公報 特開2004-235554号公報
Therefore, when a voltage is applied between the wiring circuits 64 in a high-temperature and high-humidity environment, the copper forming the wiring circuit 64 ionizes and flows out from the boundary C portion on the anode side. Causes insulation deterioration due to From the above, the method described in Patent Document 4 cannot solve the problem.
JP 1997-064493 Japanese Patent Laid-Open No. 2001-345540 Japanese Unexamined Patent Publication No. 2004-119589 JP 2004-235554 A

上述のように、微細な配線回路を持つプリント配線板は、その配線間ギャップが非常に狭く、配線間の絶縁信頼性を確保することが極めて難しい。特に、高温高湿環境下における銅イオンマイグレーションによる絶縁劣化が多数報告されており、微細配線間の耐マイグレーション性の確保が急務となっている。   As described above, a printed wiring board having a fine wiring circuit has a very narrow gap between wirings, and it is extremely difficult to ensure insulation reliability between wirings. In particular, many insulation deteriorations due to copper ion migration in a high temperature and high humidity environment have been reported, and it is an urgent task to ensure migration resistance between fine wirings.

耐マイグレーション性の高い印刷用ソルダレジストも発売されているが、印刷用ソルダレジストでは解像性能が低く、高い解像性能を求められる微細プリント配線板には使用できない。このことから、カバー材料に依存せずに高い絶縁信頼性を確保できる技術が求められている。   Printing solder resists with high migration resistance are also on the market, but printing solder resists have low resolution performance and cannot be used for fine printed wiring boards that require high resolution performance. For this reason, there is a need for a technique that can ensure high insulation reliability without depending on the cover material.

本発明は上述の点を考慮してなされたもので、配線回路導体の表面全体を確実に覆うバリア層を形成したプリント配線板の製造方法を提供することを目的とする。   The present invention has been made in consideration of the above-described points, and an object of the present invention is to provide a method for manufacturing a printed wiring board in which a barrier layer that reliably covers the entire surface of a wiring circuit conductor is formed.

上記目的達成のため、本願では、
プリント配線板の製造方法であって、
1) 絶縁ベース材の少なくとも片面に銅箔を有する銅張積層板を用意する工程
2) 前記銅張積層板に対して、配線回路を形成する工程
3) 前記配線回路の表面に第1の導電性バリア層を形成する工程
4) 前記第1の導電性バリア層が形成された配線回路上に、絶縁層を形成する工程
5) 前記絶縁ベース材料の全部または一部を選択的にエッチング除去する工程
6) 前記エッチング除去により露出した前記配線回路の表面に、前記第1の導電性バリア層と接続された第2の導電性バリア層を形成する工程
を含むことを特徴とするプリント配線板の製造方法、
を提供する。
In order to achieve the above object,
A method of manufacturing a printed wiring board,
1) Step of preparing a copper clad laminate having a copper foil on at least one side of an insulating base material
2) Step of forming a wiring circuit on the copper clad laminate
3) A step of forming a first conductive barrier layer on the surface of the wiring circuit
4) A step of forming an insulating layer on the wiring circuit on which the first conductive barrier layer is formed.
5) a step of selectively etching away all or part of the insulating base material
6) A method of manufacturing a printed wiring board, comprising: forming a second conductive barrier layer connected to the first conductive barrier layer on the surface of the wiring circuit exposed by the etching removal. Method,
I will provide a.

これらの特徴により、本発明は次のような効果を奏する。   Due to these features, the present invention has the following effects.

本発明によれば、微細な配線回路の全面を覆うバリア層を形成することにより、カバー材料に依存することなく、配線間の良好な絶縁信頼性が確保されたプリント配線板を、安価かつ安定的に製造することができる。   According to the present invention, by forming a barrier layer that covers the entire surface of a fine wiring circuit, a printed wiring board having good insulation reliability between wirings can be obtained inexpensively and stably without depending on the cover material. Can be manufactured automatically.

以下、本発明を実施するための最良の形態について図面を参照して説明する。   The best mode for carrying out the present invention will be described below with reference to the drawings.

図1A,図1Bは、本発明の第1の実施例におけるプリント配線板の製造工程を示す概念的断面図である。このプリント配線板は、以下の工程により作製されるものである。   1A and 1B are conceptual cross-sectional views showing a manufacturing process of a printed wiring board in the first embodiment of the present invention. This printed wiring board is manufactured by the following steps.

すなわち、まず図1A(1)に示すように、ポリイミド、PET等からなる厚さ25μm程度の絶縁ベース材1の片面に、厚さ6μm程度の銅箔2を有する片面銅張積層板3を用意する。なお、絶縁ベース材1の材質は、ポリイミドやPETに限定されるわけではなく、銅箔に対して選択エッチング可能な絶縁部材であれば、本発明を実施することができる。   Specifically, as shown in FIG. 1A (1), a single-sided copper-clad laminate 3 having a copper foil 2 having a thickness of about 6 μm is prepared on one side of an insulating base material 1 made of polyimide, PET or the like and having a thickness of about 25 μm. To do. The material of the insulating base material 1 is not limited to polyimide or PET, and the present invention can be implemented as long as it is an insulating member that can be selectively etched with respect to the copper foil.

次に、図1A(2)に示すように、通常のフォトファブリケーション手法によるエッチング手法等を用いて、配線回路2aを形成する。この実施例1では、感光性ドライフィルムや露光、エッチング等の工程を最適化することにより、配線ピッチ30μm(配線間ギャップ17μm程度)の配線回路2aを形成した。このように微細な配線間ギャップを持つ製品は、その絶縁信頼性を確保することが極めて難しい。   Next, as shown in FIG. 1A (2), the wiring circuit 2a is formed by using an etching method or the like by a normal photofabrication method. In Example 1, a wiring circuit 2a having a wiring pitch of 30 μm (inter-wiring gap of about 17 μm) was formed by optimizing processes such as a photosensitive dry film, exposure, and etching. It is extremely difficult to ensure the insulation reliability of a product having such a fine inter-wiring gap.

なお、配線回路2aの形成は、エッチング手法に限定される訳ではなく、めっきによって配線を形成するセミアディティブ工法等、他の手法を用いて形成してもよい。以上の工程により、配線回路が形成された片面銅張板3aを得る。   The formation of the wiring circuit 2a is not limited to the etching method, and it may be formed using other methods such as a semi-additive method of forming wiring by plating. The single-sided copper-clad plate 3a on which the wiring circuit is formed is obtained by the above process.

次いで、図1A(3)に示すように、電解めっきまたは無電解めっき等の手法を用いて、配線回路2aの表面に、耐マイグレーション性確保のための第1のバリア層4aを形成する。このとき形成するバリア層は、イオン化傾向の低い白金、パラジウム、金等の金属や、絶縁物等を用いることができる。   Next, as shown in FIG. 1A (3), a first barrier layer 4a for ensuring migration resistance is formed on the surface of the wiring circuit 2a by using a technique such as electrolytic plating or electroless plating. For the barrier layer formed at this time, a metal such as platinum, palladium, or gold having a low ionization tendency, an insulator, or the like can be used.

ただし、一般的にプリント配線板の作製工程にて用いられている処理であること、耐マイグレーション性が極めて高いこと等、総合的に考慮すると、金めっき処理を用いるのが好適と考えられる。なお、バリア層4aは、ピンホール等が発生することなく一様に形成する必要がある。このため、この実施例1では、電解金めっき処理を用いて1.5μm厚程度のバリア層4aを形成した。   However, it is considered preferable to use a gold plating process in consideration of the processing generally used in the printed wiring board manufacturing process and the extremely high migration resistance. The barrier layer 4a needs to be formed uniformly without generating pinholes or the like. For this reason, in Example 1, the barrier layer 4a having a thickness of about 1.5 μm was formed by electrolytic gold plating.

なお、金めっきの前処理にて配線回路2aをソフトエッチング等する場合には、微細な配線であることから、処理を弱めに設定してエッチング量は1μm程度またはそれ以下にすることが望ましい。   Note that when the wiring circuit 2a is subjected to soft etching or the like in the pretreatment of gold plating, since the wiring is fine, it is desirable to set the processing weak and set the etching amount to about 1 μm or less.

また、バリア層は、複数層形成することも可能であり、一般的なニッケルと金等とのように、2層以上の構造にしてもよいし、金めっき処理の表面に電着工法等を用いて絶縁性の樹脂を重ねた構造にしてもよい。以上の工程により、配線回路にバリア層が形成された片面銅張板3bを得る。   Also, the barrier layer can be formed in a plurality of layers, and may have a structure of two or more layers, such as general nickel and gold, and an electrodeposition method or the like may be applied to the surface of the gold plating process. A structure in which insulating resins are stacked may be used. Through the above steps, a single-sided copper-clad plate 3b in which a barrier layer is formed on the wiring circuit is obtained.

続いて、図1A(4)に示すように、ポリイミド等からなる厚さ12μm程度の絶縁材5の片面に、アクリル、エポキシ等の樹脂を用いた接着剤層6を有するカバーレイ7を、片面銅張板3bの配線回路2a側に向けて熱圧着し、配線回路2aおよびバリア層4aをカバーし、続けて後に行う樹脂エッチング工程から絶縁材5を保護するためのレジスト8を張り合わせる。   Subsequently, as shown in FIG. 1A (4), a coverlay 7 having an adhesive layer 6 using a resin such as acrylic or epoxy on one side of an insulating material 5 made of polyimide or the like having a thickness of about 12 μm is provided on one side. Thermocompression bonding is performed toward the wiring circuit 2a side of the copper-clad plate 3b to cover the wiring circuit 2a and the barrier layer 4a, and subsequently, a resist 8 for protecting the insulating material 5 from a resin etching step to be performed later is bonded.

このとき、レジスト8とカバーレイ7とを予め一体化したものを用意し、それを片面銅張板3bに張り合わせることもできる。このとき使用するカバーレイ7は、後に樹脂エッチングを行う工程にて、配線回路を支える絶縁ベース材として機能する必要があるため、折り曲げや引張りに対して、ある程度耐性のある材料(例えば、ポリイミド等)を使用することが望ましく、接着剤層6はバリア層4aとの密着力を考慮して選定するのが望ましい。   At this time, it is possible to prepare a resist 8 and a coverlay 7 integrated in advance and attach them to the single-sided copper-clad plate 3b. The coverlay 7 used at this time needs to function as an insulating base material that supports the wiring circuit in the step of performing resin etching later, and therefore is a material that has some resistance to bending and pulling (for example, polyimide or the like). The adhesive layer 6 is preferably selected in consideration of the adhesive strength with the barrier layer 4a.

バリア層4aとの密着力が不足する場合には、バリア層4aの表面を粗化したり(例えば、無光沢タイプの電解金めっきを薄く形成する等)、シランカップリング剤などをバリア層4aの表面に塗布するか、あるいは接着剤層6内に予め添加するなどして、化学的に密着力を向上させることもできる。なお、後に行う樹脂エッチング工程に耐性のある絶縁材5を使用する場合には、レジスト8を形成する必要はない。   When the adhesion with the barrier layer 4a is insufficient, the surface of the barrier layer 4a is roughened (for example, a thin matte type electrolytic gold plating is formed), or a silane coupling agent is added to the barrier layer 4a. It is also possible to improve the adhesion force chemically by applying to the surface or by adding it in the adhesive layer 6 in advance. Note that when the insulating material 5 that is resistant to the resin etching step to be performed later is used, the resist 8 need not be formed.

次に、図1B(5)に示すように、絶縁ベース材1をエッチング(例えば、アルカリ金属とアミン化合物からなる、樹脂エッチング液によるウェット処理等)により全面除去し、続けてレジスト8の剥離を行う。   Next, as shown in FIG. 1B (5), the insulating base material 1 is entirely removed by etching (for example, wet treatment with a resin etching solution made of an alkali metal and an amine compound), and then the resist 8 is peeled off. Do.

このような全面除去による液の消耗が著しい場合には、製品外のフレーム部にレジストを形成することで液の消耗を抑えることもできる。また、液の消耗を極端に嫌うとか、または絶縁ベース材1をキャリアとしても利用したい場合であれば、製品内の微細配線部のみを開口したレジストを形成することで、絶縁信頼性を向上すべき部分のみに、選択的に本発明を適用することもできる。   When the consumption of the liquid due to the entire surface removal is significant, the consumption of the liquid can be suppressed by forming a resist on the frame portion outside the product. In addition, if you are extremely disliked by liquid consumption or if you want to use the insulating base material 1 as a carrier, you can improve insulation reliability by forming a resist that opens only the fine wiring in the product. The present invention can be selectively applied only to the power part.

続いて、配線回路2aを1〜2μm程度ソフトエッチングすることにより、バリア層4aとの境界Aの部分の配線回路2aを除去し、バリア層4aを露出させる。こうすることで、後に第2のバリア層を形成したときに、隙間をなくすことができる。   Subsequently, the wiring circuit 2a is soft etched by about 1 to 2 μm to remove the wiring circuit 2a at the boundary A with the barrier layer 4a and expose the barrier layer 4a. By doing so, a gap can be eliminated when the second barrier layer is formed later.

この後、図1B(6)に示すように、電解めっきまたは無電解めっき等の手法を用いて、配線回路2aの裏面(前記樹脂エッチングにより露出した面)に、耐マイグレーション性確保のための第2のバリア層4bを形成する。この第2のバリア層4bは、第1のバリア層4aとともに配線回路2aの全体を隙間なく包む。   Thereafter, as shown in FIG. 1B (6), using a method such as electroplating or electroless plating, the back surface of the wiring circuit 2a (the surface exposed by the resin etching) is secured to prevent migration. Two barrier layers 4b are formed. The second barrier layer 4b wraps the entire wiring circuit 2a together with the first barrier layer 4a without a gap.

この実施例1では、電解金めっき処理を用いて、1.5μm厚程度のバリア層4bを形成した。前述のように、配線回路2aをソフトエッチングしていることから、バリア層4a,4bの境界Aには隙間がなく、配線回路2aの全面を確実に保護することができる。   In Example 1, a barrier layer 4b having a thickness of about 1.5 μm was formed by electrolytic gold plating. Since the wiring circuit 2a is soft-etched as described above, there is no gap at the boundary A between the barrier layers 4a and 4b, and the entire surface of the wiring circuit 2a can be reliably protected.

以上により、配線回路2aは、全面がバリア層4a,4bにより被覆され、イオンマイグレーションによる銅の溶出が防止され、配線間の良好な絶縁信頼性を確保することができる。   As described above, the entire surface of the wiring circuit 2a is covered with the barrier layers 4a and 4b, so that elution of copper due to ion migration is prevented, and good insulation reliability between the wirings can be ensured.

続いて、図1B(7)に示すように、ソルダレジスト9を必要な箇所に形成し、必要に応じて部品実装用ランドやコネクタ等の端子表面に、半田めっき、錫めっき、ニッケルめっき、金めっき等の表面処理を単独または組み合わせで施したり、半田ペーストの印刷等を行ったりする。   Subsequently, as shown in FIG. 1B (7), a solder resist 9 is formed at a necessary location, and solder plating, tin plating, nickel plating, gold plating is applied to the terminal surface of a component mounting land or connector as necessary. Surface treatment such as plating is performed alone or in combination, or solder paste printing is performed.

このとき使用するソルダレジスト9は、耐マイグレーション性を特に気にすることなく、解像性能の高いフォトソルダレジストを、用途に応じて自由に選択することができる。また、エッチング手法により形成された配線回路2aは台形形状であるから、裏面からの部品実装では回路上底が広く確保されるため、非常に有利である。   As the solder resist 9 used at this time, a photo solder resist having high resolution performance can be freely selected according to the application without particularly considering migration resistance. In addition, since the wiring circuit 2a formed by the etching method has a trapezoidal shape, component mounting from the back surface is very advantageous because a wide circuit top bottom is secured.

以上の工程により、微細な配線回路の全面にバリア層を形成することにより、カバー材料に依存することなく、配線間の良好な絶縁信頼性が確保され、後の実装工程においても有利であるプリント配線板を、安価かつ安定的に製造することができる。   By forming the barrier layer on the entire surface of the fine wiring circuit by the above process, good insulation reliability between the wirings is ensured without depending on the cover material, and it is advantageous in the subsequent mounting process. A wiring board can be manufactured inexpensively and stably.

図2Aは、本発明の第2の実施例におけるプリント配線板の製造工程を示す概念的断面図である。この第2の実施例は、本発明を2層以上の多層プリント配線板に適用した実施例である。このプリント配線板は、以下の工程により作製されるものである。   FIG. 2A is a conceptual cross-sectional view showing a printed wiring board manufacturing process according to the second embodiment of the present invention. In the second embodiment, the present invention is applied to a multilayer printed wiring board having two or more layers. This printed wiring board is manufactured by the following steps.

すなわち、まず、図2A(1)に示すように、ポリイミド等からなる厚さ25μm程度の絶縁ベース材21の両面に、厚さ6μm程度の銅箔22,23を有する両面銅張積層板24を用意する。   That is, first, as shown in FIG. 2A (1), a double-sided copper clad laminate 24 having copper foils 22 and 23 having a thickness of about 6 μm is formed on both surfaces of an insulating base material 21 made of polyimide or the like and having a thickness of about 25 μm. prepare.

なお、絶縁ベース材21の材質は、ポリイミドに限定される訳ではなく、銅箔に対して選択エッチング可能な絶縁部材であれば、本発明を実施することができる。ただし、この絶縁ベース材は、後に全面除去するとは限らないことから、折り曲げ耐性、耐熱性等、製品に求められる要求特性を満足できる絶縁材料でなければならない。   The material of the insulating base material 21 is not limited to polyimide, and the present invention can be implemented as long as it is an insulating member that can be selectively etched with respect to the copper foil. However, since this insulating base material is not necessarily removed afterwards, it must be an insulating material that can satisfy the required characteristics required for the product, such as bending resistance and heat resistance.

次に、図2A(2)に示すように、両面銅張積層板24の片面 (この実施例2では、銅箔22側) に対して、通常のフォトファブリケーション手法によるエッチング手法等を用いて、配線回路22aを形成する。その際、銅箔23側は、図示しない適切なエッチングレジスト等を用いて保護しておく。   Next, as shown in FIG. 2A (2), using one side of the double-sided copper clad laminate 24 (in this example 2, the copper foil 22 side), using an etching method or the like by a normal photofabrication method. Then, the wiring circuit 22a is formed. At that time, the copper foil 23 side is protected using an appropriate etching resist (not shown).

この実施例2では、感光性ドライフィルムや露光、エッチング等の工程を最適化することにより、配線ピッチ30μm(配線間ギャップ17μm程度)の配線回路22aを形成した。このように、微細な配線間ギャップを持つ製品は、その絶縁信頼性を確保することが極めて難しい。   In Example 2, the wiring circuit 22a having a wiring pitch of 30 μm (inter-wiring gap of about 17 μm) was formed by optimizing processes such as a photosensitive dry film, exposure, and etching. Thus, it is extremely difficult to ensure the insulation reliability of a product having a fine gap between wirings.

なお、配線回路22aの形成は、エッチング手法に限定される訳ではなく、めっきによって配線を形成するセミアディティブ工法等、他の手法を用いて形成してもよい。以上の工程により、片面に配線回路が形成された両面銅張板24aを得る。   The formation of the wiring circuit 22a is not limited to the etching method, and the wiring circuit 22a may be formed using other methods such as a semi-additive method of forming wirings by plating. Through the above steps, a double-sided copper-clad plate 24a having a wiring circuit formed on one side is obtained.

なお、この実施例2では、後に層間の電気的接続を行う手法を採っているが、両面銅張板24に予めスルーホールやビアホール等の層間接続構造を形成し、後にカバー形成やビルドアップ工法による多層化を行うこともできる。   In the second embodiment, an interlayer electrical connection method is used later, but an interlayer connection structure such as a through hole or a via hole is previously formed on the double-sided copper-clad plate 24, and a cover formation or build-up method is subsequently formed. Multi-layering can also be performed.

ただし、後に層間接着剤を介して3層以上の多層プリント配線板を形成する場合には、導通用孔の形成、デスミア、導電化、電解銅めっき処理などの一連の工程を2回施すことになるため、コスト的には不利である。   However, when a multilayer printed wiring board having three or more layers is formed later via an interlayer adhesive, a series of steps such as formation of holes for conduction, desmearing, conducting, and electrolytic copper plating are performed twice. Therefore, it is disadvantageous in terms of cost.

次いで、図2A(3)に示すように、電解めっきまたは無電解めっき等の手法を用いて、配線回路22aの表面に、耐マイグレーション性確保のためのバリア層25aを形成する。このとき形成するバリア層は、イオン化傾向の低い白金、パラジウム、金等の金属や、絶縁物等を用いることができる。   Next, as shown in FIG. 2A (3), a barrier layer 25a for ensuring migration resistance is formed on the surface of the wiring circuit 22a using a technique such as electrolytic plating or electroless plating. For the barrier layer formed at this time, a metal such as platinum, palladium, or gold having a low ionization tendency, an insulator, or the like can be used.

ただし、一般的にプリント配線板の作製工程にて用いられている処理であること、耐マイグレーション性が極めて高いこと等を総合的に考慮すると、金めっき処理を用いるのが好適と考えられる。なお、バリア層25aは、ピンホール等が発生しないように一様に形成する必要がある。このため、この実施例2では、電解金めっき処理を用いて1.5μm程度のバリア層25aを形成した。   However, it is considered preferable to use the gold plating process in consideration of the processing generally used in the manufacturing process of the printed wiring board and the extremely high migration resistance. The barrier layer 25a needs to be formed uniformly so that pinholes and the like do not occur. Therefore, in Example 2, the barrier layer 25a having a thickness of about 1.5 μm was formed by electrolytic gold plating.

また、バリア層は複数層形成することも可能であり、一般的なニッケルと金等とのように2層以上の構造にしてもよいし、金めっき処理の表面に電着工法等を用いて絶縁性の樹脂を重ねて形成することもできる。なお、バリア層45aを形成する場合は、銅箔23側は図示しない適切なレジスト等を用いて保護する。以上の工程により、配線回路にバリア層が形成された両面銅張板24bを得る。   In addition, a plurality of barrier layers can be formed, and a structure of two or more layers such as general nickel and gold may be used, or an electrodeposition method or the like may be used on the surface of the gold plating process. It can also be formed by stacking insulating resins. When the barrier layer 45a is formed, the copper foil 23 side is protected using an appropriate resist or the like (not shown). Through the above steps, a double-sided copper-clad plate 24b in which a barrier layer is formed on the wiring circuit is obtained.

続いて、図2A(4)に示すように、ポリイミド等からなる厚さ25μm程度の絶縁ベース材26の片面に、厚さ6μm程度の銅箔27を有する片面銅張積層板28を、層間接着剤29を介して、両面銅張板24bに張り合わせる。このとき、銅箔27には配線回路は形成されておらず、基材同士の位置合わせは不要である。   Subsequently, as shown in FIG. 2A (4), a single-sided copper-clad laminate 28 having a copper foil 27 of about 6 μm thickness is attached to one side of an insulating base material 26 made of polyimide or the like about 25 μm thick. Adhering to the double-sided copper-clad plate 24b through the agent 29. At this time, no wiring circuit is formed on the copper foil 27, and alignment between the base materials is unnecessary.

なお、本発明を両面プリント配線板に適用する場合には、片面銅張積層板28および層間接着剤29の代わりに、一般的なポリイミドカバーレイやソルダレジスト等を用いればよく、逆に層数を増やしたい場合には、両面銅張積層板や多層プリント配線板を張り合わせることもできる。両面銅張積層板や多層プリント配線板を張り合わせる場合には、張り合わせる面に予め配線回路を形成しておく必要がある。   When the present invention is applied to a double-sided printed wiring board, a general polyimide coverlay or solder resist may be used instead of the single-sided copper-clad laminate 28 and the interlayer adhesive 29. When it is desired to increase the thickness, a double-sided copper-clad laminate or a multilayer printed wiring board can be bonded. When bonding a double-sided copper-clad laminate or a multilayer printed wiring board, it is necessary to previously form a wiring circuit on the surface to be bonded.

この後、図2B(5)に示すように、炭酸ガスレーザを用いたコンフォーマルレーザ加工法などを用いて基材表面に導通用孔を設け、次いでデスミア、導電化処理を行い、続けて電解銅めっき処理等を行うことで、銅箔23,27と、内層の銅箔22aとの電気的接続を行う。コンフォーマルレーザ加工法とは、フォトファブリケーション手法によるエッチング手法にて銅箔を選択除去し、その銅箔をレーザマスクとして利用して導通用孔を設ける手法をいう。   Thereafter, as shown in FIG. 2B (5), a conductive hole is provided on the surface of the substrate using a conformal laser processing method using a carbon dioxide gas laser, followed by desmearing and conducting treatment, followed by electrolytic copper. By performing a plating process or the like, the copper foils 23 and 27 are electrically connected to the inner copper foil 22a. The conformal laser processing method refers to a method of selectively removing a copper foil by an etching method using a photofabrication method and providing a conduction hole using the copper foil as a laser mask.

上記導通用孔の形成は、炭酸ガスレーザのコンフォーマル加工法に限定される訳ではなく、要求される加工幅や加工長さ、スループット、加工精度、品質等を考慮して、ダイレクトレーザ加工法を用いたり、UV-YAGレーザ加工やドリル加工等を単独または組み合わせたりして使用することができる。   The formation of the hole for conduction is not limited to the carbon dioxide laser conformal processing method. The direct laser processing method is used in consideration of the required processing width, processing length, throughput, processing accuracy, quality, etc. It can be used alone or in combination with UV-YAG laser processing or drilling.

また、導通用孔は、非貫通形に限定される訳ではなく、貫通孔に対して一般的なスルーホール構造を形成することもできる。以上の工程により、層間の電気的接続が施された多層配線基材30を得る。   Further, the conduction hole is not limited to the non-through type, and a general through hole structure can be formed for the through hole. Through the above-described steps, the multilayer wiring substrate 30 with the electrical connection between the layers is obtained.

続いて、図2B(6)に示すように、多層配線基材30の両表面の銅箔23,27に対して、通常のフォトファブリケーション手法によるエッチング手法等を用いて配線回路23a,47aを形成する。なお、後に絶縁ベース材21をエッチング除去して配線回路22aにバリア層を形成する必要がある箇所の銅箔23は、上記エッチング工程にて除去しておく。以上の工程により、配線回路が形成された多層プリント配線板20aを得る。   Subsequently, as shown in FIG. 2B (6), the wiring circuits 23a and 47a are formed on the copper foils 23 and 27 on both surfaces of the multilayer wiring substrate 30 by using an etching method or the like by a normal photofabrication method. Form. It should be noted that the copper foil 23 at a location where it is necessary to form a barrier layer in the wiring circuit 22a by etching away the insulating base material 21 later is removed in the etching step. Through the above steps, the multilayer printed wiring board 20a on which the wiring circuit is formed is obtained.

次に、図2B(7)に示すように、多層プリント配線板30aの両面の必要な箇所にレジスト31を形成し、続けて樹脂エッチング処理(例えば、アルカリ金属とアミン化合物からなる、樹脂エッチング液によるウェット処理等)を行うことで、絶縁ベース材21を選択的にエッチング除去し、配線回路22aの裏面を露出させる。   Next, as shown in FIG. 2B (7), a resist 31 is formed on necessary portions of both surfaces of the multilayer printed wiring board 30a, and then a resin etching process (for example, a resin etching solution made of an alkali metal and an amine compound). The insulating base material 21 is selectively removed by etching to expose the back surface of the wiring circuit 22a.

次いで、図2B(8)に示すように、配線回路22aをソフトエッチングした後、電解めっきまたは無電解めっき等の手法を用いて、配線回路22aの裏面(前記樹脂エッチングにより露出した面)に、耐マイグレーション性確保のためのバリア層25bを形成する。   Next, as shown in FIG. 2B (8), after the wiring circuit 22a is soft-etched, using a technique such as electrolytic plating or electroless plating, the back surface of the wiring circuit 22a (the surface exposed by the resin etching) A barrier layer 25b for ensuring migration resistance is formed.

この実施例2では、電解金めっき処理を用いて、1.5μm厚程度のバリア層24bを形成した。配線回路22aを予めソフトエッチングしていることにより、バリア層25a,25bは隙間なく形成され、配線回路22aの全面が確実に保護される。   In Example 2, the barrier layer 24b having a thickness of about 1.5 μm was formed by electrolytic gold plating. By performing soft etching on the wiring circuit 22a in advance, the barrier layers 25a and 25b are formed without gaps, and the entire surface of the wiring circuit 22a is reliably protected.

これにより、イオンマイグレーションによる銅の溶出は防止され、配線間の良好な絶縁信頼性を確保することができる。続けて、レジス31を剥離することで、微細配線部の全面に、耐マイグレーション性確保のためのバリア層が形成された多層プリント配線板30bを得る。   Thereby, elution of copper due to ion migration is prevented, and good insulation reliability between wirings can be ensured. Subsequently, the resist 31 is peeled off to obtain a multilayer printed wiring board 30b in which a barrier layer for ensuring migration resistance is formed on the entire surface of the fine wiring portion.

この後、図2B(9)に示すように、ソルダレジスト52を必要な箇所に形成し、必要に応じて部品実装用ランドやコネクタ等の端子表面に半田めっき、錫めっき、ニッケルめっき、金めっき等の表面処理を施す。このとき、使用するソルダレジスト52は、耐マイグレーション性を特に気にすることなく、解像性能の高いフォトソルダレジストを、用途に応じて自由に選択することができる。   After that, as shown in Fig. 2B (9), solder resist 52 is formed at the required location, and solder plating, tin plating, nickel plating, gold plating is applied to the terminal surfaces of component mounting lands and connectors as necessary. Apply surface treatment such as At this time, as the solder resist 52 to be used, a photo solder resist with high resolution performance can be freely selected according to the application without particularly considering migration resistance.

また、エッチング手法により形成された配線回路52aは台形形状であるから、裏面からの部品実装では回路上底が広く確保されるため、非常に有利である。   In addition, since the wiring circuit 52a formed by the etching technique has a trapezoidal shape, component mounting from the back surface is very advantageous because a wide circuit top bottom is secured.

以上の工程により、微細な配線回路の全面にバリア層を形成することにより、カバー材料に依存することなく、配線間の良好な絶縁信頼性が確保され、後の実装工程においても有利である多層プリント配線板を、安価かつ安定的に製造することができる。   By forming the barrier layer on the entire surface of the fine wiring circuit by the above process, a good insulation reliability between the wirings can be ensured without depending on the cover material, and it is advantageous in the subsequent mounting process. A printed wiring board can be manufactured inexpensively and stably.

本発明の第1の実施例によるプリント配線板の製造工程を示す断面図。Sectional drawing which shows the manufacturing process of the printed wiring board by 1st Example of this invention. 本発明の第1の実施例によるプリント配線板の製造工程を示す断面図。Sectional drawing which shows the manufacturing process of the printed wiring board by 1st Example of this invention. 本発明の第2の実施例によるプリント配線板の製造工程を示す断面図。Sectional drawing which shows the manufacturing process of the printed wiring board by the 2nd Example of this invention. 本発明の第2の実施例によるプリント配線板の製造工程を示す断面図。Sectional drawing which shows the manufacturing process of the printed wiring board by the 2nd Example of this invention. 従来のプリント配線板の製造方法の工程図。The process drawing of the manufacturing method of the conventional printed wiring board. 従来の他のプリント配線板の製造方法の工程図。The process drawing of the manufacturing method of the other conventional printed wiring board. 従来の他のプリント配線板の製造方法の工程図。The process drawing of the manufacturing method of the other conventional printed wiring board.

1 絶縁ベース材
2 銅箔
2a 配線回路
3 片面銅張積層板
3a 配線回路の形成された片面銅張積層板
3b 配線回路にバリア層の形成された片面銅張積層板
4a 第1のバリア層
4b 第2のバリア層
5 絶縁材
6 接着剤層
7 カバーレイ
8 レジスト
9 ソルダレジスト
21 絶縁ベース材
22 銅箔
23 銅箔
24 両面銅張積層板
24a 片面に配線回路の形成された両面銅張積層板
24b 配線回路にバリア層が形成された両面銅張積層板
25a 第1のバリア層
25b 第2のバリア層
26 絶縁ベース材
27 銅箔
28 片面銅張積層板
29 層間接着剤
30 多層配線基材
30a 配線回路が形成された多層プリント配線板
30b 配線回路にバリア層が形成された多層プリント配線板
31 レジスト
32 ソルダレジスト
41 絶縁ベース材
42 銅箔
42a 配線回路
43 片面銅張積層板
43a 配線回路が形成された片面銅張積層板
43b 配線回路にバリア層が形成された片面プリント配線板
44 バリア層
45 絶縁材
46 層間接着剤
47 カバーレイ
61 銅箔
62 レジスト
63 金
64 配線回路
65 窒化チタン
66 カバーレイ
67 ソルダレジスト
1 Insulation base material 2 Copper foil
2a Wiring circuit 3 Single-sided copper-clad laminate
3a Single-sided copper-clad laminate with wiring circuit
3b Single-sided copper-clad laminate with a barrier layer formed on the wiring circuit
4a First barrier layer
4b Second barrier layer 5 Insulating material 6 Adhesive layer 7 Coverlay 8 Resist 9 Solder resist
21 Insulation base material
22 Copper foil
23 Copper foil
24 Double-sided copper-clad laminate
24a Double-sided copper-clad laminate with wiring circuit formed on one side
24b Double-sided copper-clad laminate with a barrier layer in the wiring circuit
25a First barrier layer
25b Second barrier layer
26 Insulation base material
27 Copper foil
28 Single-sided copper-clad laminate
29 Interlayer adhesive
30 Multilayer wiring substrate
30a Multilayer printed wiring board with wiring circuit formed
30b Multi-layer printed wiring board with barrier layer formed on wiring circuit
31 resist
32 Solder resist
41 Insulation base material
42 Copper foil
42a Wiring circuit
43 Single-sided copper-clad laminate
43a Single-sided copper-clad laminate with wiring circuit
43b Single-sided printed wiring board with barrier layer formed on wiring circuit
44 Barrier layer
45 Insulation material
46 Interlayer adhesive
47 Coverlay
61 Copper foil
62 resist
63 gold
64 Wiring circuit
65 Titanium nitride
66 Coverlay
67 Solder resist

Claims (5)

プリント配線板の製造方法であって、
1) 絶縁ベース材の少なくとも片面に銅箔を有する銅張積層板を用意する工程
2) 前記銅張積層板に対して、配線回路を形成する工程
3) 前記配線回路の表面に第1の導電性バリア層を形成する工程
4) 前記第1の導電性バリア層が形成された配線回路上に、絶縁層を形成する工程
5) 前記絶縁ベース材料の全部または一部を選択的にエッチング除去する工程
6) 前記エッチング除去により露出した前記配線回路の表面に、前記第1の導電性バリア層と接続された第2の導電性バリア層を形成する工程
を含むことを特徴とするプリント配線板の製造方法。
A method of manufacturing a printed wiring board,
1) Step of preparing a copper clad laminate having a copper foil on at least one side of an insulating base material
2) Step of forming a wiring circuit on the copper clad laminate
3) A step of forming a first conductive barrier layer on the surface of the wiring circuit
4) A step of forming an insulating layer on the wiring circuit on which the first conductive barrier layer is formed.
5) a step of selectively etching away all or part of the insulating base material
6) A method of manufacturing a printed wiring board, comprising: forming a second conductive barrier layer connected to the first conductive barrier layer on the surface of the wiring circuit exposed by the etching removal. Method.
請求項1記載のプリント配線板の製造方法において、
前記絶縁層は、絶縁性のカバーを設けることにより形成することを特徴とするプリント配線板の製造方法。
In the manufacturing method of the printed wiring board of Claim 1,
The method for manufacturing a printed wiring board, wherein the insulating layer is formed by providing an insulating cover.
請求項1記載のプリント配線板の製造方法において、
前記絶縁層は、層間接着剤を介してプリント配線板を張り合わせることにより形成することを特徴とするプリント配線板の製造方法。
In the manufacturing method of the printed wiring board of Claim 1,
The method for manufacturing a printed wiring board, wherein the insulating layer is formed by bonding printed wiring boards together with an interlayer adhesive.
請求項1に記載のプリント配線板の製造方法であって、
前記第2の導電性バリア層の形成前に、配線回路のソフトエッチングを行うことを特徴とするプリント配線板の製造方法。
It is a manufacturing method of the printed wiring board according to claim 1,
A printed wiring board manufacturing method comprising performing soft etching of a wiring circuit before forming the second conductive barrier layer.
請求項1に記載のプリント配線板の製造方法であって、
前記第1及び第2の導電性バリア層の少なくとも一部を、電解金めっき処理または無電解金めっき処理により形成することを特徴とするプリント配線板の製造方法。
It is a manufacturing method of the printed wiring board according to claim 1,
A method of manufacturing a printed wiring board, wherein at least a part of the first and second conductive barrier layers is formed by electrolytic gold plating or electroless gold plating.
JP2012147324A 2012-06-29 2012-06-29 Printed wiring board and manufacturing method thereof Pending JP2012231159A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012147324A JP2012231159A (en) 2012-06-29 2012-06-29 Printed wiring board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012147324A JP2012231159A (en) 2012-06-29 2012-06-29 Printed wiring board and manufacturing method thereof

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008172689A Division JP2010016061A (en) 2008-07-01 2008-07-01 Printed wiring board, and manufacturing method therefor

Publications (1)

Publication Number Publication Date
JP2012231159A true JP2012231159A (en) 2012-11-22

Family

ID=47432414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012147324A Pending JP2012231159A (en) 2012-06-29 2012-06-29 Printed wiring board and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2012231159A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019198652A1 (en) * 2018-04-12 2019-10-17 住友電工プリントサーキット株式会社 Multilayer-flexible printed wiring board

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007250925A (en) * 2006-03-17 2007-09-27 Ricoh Co Ltd Wiring structure and its method for manufacturing

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007250925A (en) * 2006-03-17 2007-09-27 Ricoh Co Ltd Wiring structure and its method for manufacturing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019198652A1 (en) * 2018-04-12 2019-10-17 住友電工プリントサーキット株式会社 Multilayer-flexible printed wiring board

Similar Documents

Publication Publication Date Title
TWI665943B (en) Multi-layer flexible printed wiring board and manufacturing method thereof
JP5198105B2 (en) Manufacturing method of multilayer flexible printed wiring board
JP5997260B2 (en) Printed circuit board and manufacturing method thereof
JP2007184568A (en) Circuit board manufacturing method
US20090260868A1 (en) Printed circuit board and method of manufacturing the same
JP2008016482A (en) Manufacturing method of multilayer printed wiring board
KR100747022B1 (en) Imbedded circuit board and fabricating method therefore
TW200945987A (en) Multilayer flexible printed wiring board and the manufacturing method thereof
JP5908003B2 (en) Printed circuit board and printed circuit board manufacturing method
US20180324952A1 (en) Printed circuit board and manufacturing method thereof
JP2010016061A (en) Printed wiring board, and manufacturing method therefor
JP5095117B2 (en) Multilayer circuit board having cable portion and method for manufacturing the same
JP2009010266A (en) Printed circuit board and method of manufacturing same
KR20070079794A (en) Manufacturing method of printed circuit board
JP2003031950A (en) Multilayered wiring board and manufacturing method therefor
KR100725481B1 (en) Pcb electro component embedded electro component and method of the same
JP2007288023A (en) Method for manufacturing rigid flex multilayer printed wiring board
JP2012231159A (en) Printed wiring board and manufacturing method thereof
JP4549807B2 (en) Multilayer printed wiring board manufacturing method, multilayer printed wiring board, and electronic device
JP4347143B2 (en) Circuit board and manufacturing method thereof
JP5000446B2 (en) Method for manufacturing printed wiring board
JP2004134467A (en) Multilayered wiring board, material for it, and method of manufacturing it
JP2009283502A (en) Flexible printed wiring board
KR101154588B1 (en) The printed circuit board and the method for manufacturing the same
JP4522282B2 (en) Manufacturing method of multilayer flexible circuit wiring board

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131029