JP2007250925A - Wiring structure and its method for manufacturing - Google Patents

Wiring structure and its method for manufacturing Download PDF

Info

Publication number
JP2007250925A
JP2007250925A JP2006073847A JP2006073847A JP2007250925A JP 2007250925 A JP2007250925 A JP 2007250925A JP 2006073847 A JP2006073847 A JP 2006073847A JP 2006073847 A JP2006073847 A JP 2006073847A JP 2007250925 A JP2007250925 A JP 2007250925A
Authority
JP
Japan
Prior art keywords
wiring
layer
resin layer
mold
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006073847A
Other languages
Japanese (ja)
Inventor
Hideaki Okura
秀章 大倉
Takeshi Sano
武 佐野
Hiroshi Kobayashi
寛史 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2006073847A priority Critical patent/JP2007250925A/en
Publication of JP2007250925A publication Critical patent/JP2007250925A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Manufacturing Of Printed Wiring (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a wiring structure and its method for manufacturing which can secure the adhesion strength of wiring and can secure an area for connection lug. <P>SOLUTION: A wiring structure 1 includes an insulation resin layer 11 on the surface one of which a predetermined wiring pattern is formed, a wiring pattern formed in the insulation layer 11. As the patterned wiring, it includes a first wiring metal layer 12 which forms an interface with the insulation resin layer 11, a second wiring metal layer 13 which protrudes partially from the surface one of the insulation resin layer 11, and a protection layer 14 covering the exposed portion of the wiring in the surface one. The resin of the insulation resin layer 11 infiltrates into the concave portion formed in the interface, and the first wiring layer 12 is joined with the insulation resin layer 11. The concave is formed by the surface roughening of the first wiring metal layer 12 in the forming of wiring. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、配線構造体及びその製造方法に関するものである。   The present invention relates to a wiring structure and a manufacturing method thereof.

機能部品や機能モジュールの小型化を図る方法として、ボードレスによる配線形成、実装が挙げられる。代表例として、MID(Molded Interconnect Device)と呼ばれるものは、配線を成形体表面に構成し、部品実装することにより、基板をなくすことで小型化を図ることができる。   As a method for reducing the size of functional parts and functional modules, there is board-less wiring formation and mounting. As a representative example, what is called MID (Molded Interconnect Device) can be downsized by eliminating the board by configuring the wiring on the surface of the molded body and mounting the parts.

ここで、従来の配線構造体は、導電箔に分離溝を形成した後、この導電箔を支持基板として絶縁性樹脂を被着し、反転した後、今度は絶縁性樹脂を支持基板として導電箔を研磨して導電路として分離して構成されている(例えば、特許文献1参照)。ここでは、必要最小限の材料で構成することにより、薄型の電子回路装置を実現することが期待される。更に、前述の構成において、絶縁性樹脂に導電路を埋め込み、この導電路の側面を湾曲し、或いは庇を設けている。この庇によって導電路の抜けを防止することが可能な基板を実現できる。なお、支持基板としての絶縁性樹脂の表面と、導電路(導電箔)の表面とは、略面一となっている。   Here, in the conventional wiring structure, after forming a separation groove in the conductive foil, an insulating resin is applied using the conductive foil as a supporting substrate, and after being inverted, the conductive foil is used with the insulating resin as a supporting substrate. And is separated as a conductive path (see, for example, Patent Document 1). Here, it is expected that a thin electronic circuit device is realized by using a minimum necessary material. Further, in the above-described configuration, the conductive path is embedded in the insulating resin, and the side surface of the conductive path is curved or provided with a ridge. By this scissors, it is possible to realize a substrate capable of preventing the escape of the conductive path. Note that the surface of the insulating resin as the support substrate and the surface of the conductive path (conductive foil) are substantially flush.

また、導体回路が2種類以上の金属層部からなる構成において、少なくとも外層側の第1金属部の幅より内層側の第2金属部の幅の方を大きくしているものもある(例えば、特許文献2参照)。ここでは、転写法によりプリント配線板を製造する方法において、メタルキャリア上に、めっき処理により2種類以上の金属層部を形成させた後、前記金属層部の少なくとも外層側の第1金属部の幅が、内層側の第2金属部の幅よりも小さくなるように当該金属部をエッチングして導体回路を形成することで密着力を確保している。なお、絶縁層(絶縁性樹脂層)6の表面と、第1金属部の表面とは、略面一となっている。   Further, in a configuration in which the conductor circuit is composed of two or more types of metal layer portions, there is a configuration in which the width of the second metal portion on the inner layer side is larger than the width of the first metal portion on the outer layer side (for example, Patent Document 2). Here, in a method of manufacturing a printed wiring board by a transfer method, after forming two or more types of metal layer parts on a metal carrier by plating, the first metal part at least on the outer layer side of the metal layer part The metal part is etched to form a conductor circuit so that the width becomes smaller than the width of the second metal part on the inner layer side, thereby ensuring adhesion. In addition, the surface of the insulating layer (insulating resin layer) 6 and the surface of the first metal part are substantially flush.

また、仮基板上に光硬化性樹脂を塗布し、露光、現像して導体配線パターンとは逆の反転パターンを形成した後、反転パターンのすき間に形成された電路に電気メッキ法により導体配線を形成し、次いで、得られた仮基板を金型内に収めて配線パターンの形成面に絶縁性基板を成型した後、仮基板を成形体から取り除き、導体配線パターンと共に絶縁性マスクをも成型体表面に転写したものもある(例えば、特許文献3参照)。ここで、絶縁性マスクと、導体配線パターンの表面とは、略面一となっている。   In addition, after applying a photocurable resin on the temporary substrate, exposing and developing to form a reverse pattern opposite to the conductor wiring pattern, the conductor wiring is formed by electroplating on the electric circuit formed in the gap of the reverse pattern. After forming the temporary substrate in a mold and molding the insulating substrate on the wiring pattern forming surface, the temporary substrate is removed from the molded body, and the insulating mask is formed together with the conductor wiring pattern. Some have been transferred to the surface (for example, see Patent Document 3). Here, the insulating mask and the surface of the conductor wiring pattern are substantially flush.

また、トランジスタ等の半導体素子が形成された半導体基板上に、絶縁膜を形成し、この絶縁膜の表面に配線溝を形成し、この配線溝内には、この配線溝内の側壁及び底面を覆っているTiN保護膜を介して、4at.%のMgが固溶されているCu膜からなる、埋め込み配線層(Cu−4at.%Mg配線層)を埋め込むようにしているものもある(例えば、特許文献4参照)。このCu−4at.%Mg配線層上には、酸化を防止するために酸化防止バリアとして機能するMgO被膜を形成している。なお、絶縁膜の表面と、埋め込み配線層の表面(又は、MgO被膜の表面)とは、略面一となっている。
特許第3643743号公報(例えば、第6頁、第7頁、第1図など) 特開2005−244039号公報(例えば、第3頁、第4頁、第2図など) 特開平11−17314号公報(例えば、第4頁、第5頁、第1図など) 特開平11−186273号公報(例えば、第7頁、第12頁、第31図など)
In addition, an insulating film is formed on a semiconductor substrate on which a semiconductor element such as a transistor is formed, and a wiring groove is formed on the surface of the insulating film, and the side wall and the bottom surface in the wiring groove are formed in the wiring groove. Through the covering TiN protective film, 4 at. Some of them are embedded with a buried wiring layer (Cu-4 at.% Mg wiring layer) made of a Cu film in which% Mg is dissolved (see, for example, Patent Document 4). This Cu-4 at. On the% Mg wiring layer, an MgO film that functions as an anti-oxidation barrier is formed to prevent oxidation. The surface of the insulating film and the surface of the embedded wiring layer (or the surface of the MgO film) are substantially flush.
Japanese Patent No. 3634743 (for example, page 6, page 7, FIG. 1 etc.) Japanese Patent Laying-Open No. 2005-244039 (for example, page 3, page 4, FIG. 2 etc.) Japanese Patent Laid-Open No. 11-17314 (for example, page 4, page 5, FIG. 1, etc.) JP-A-11-186273 (for example, page 7, page 12, FIG. 31)

しかしながら、従来の配線構造体においては、表面が略平面となっているために、実装に要する接続端子の表面積を確保する点について更に改善の余地がある。ここで、特許文献1に開示された構成によれば、電子部品をはんだなどで実装する際、接続高さが稼げなくなる場合が想定される。特許文献2に開示された構成によれば、表面を露出する金属部を加工することとなり、微細化においてパターン幅を稼げないため、表面実装面積の低下、露出電極面積のばらつきが発生する場合が想定される。特許文献3に開示された構成によれば、絶縁マスクを転写することで実装表面積が小さくなり、微細化における高密度実装では表面積不足により接続が確保できない場合が想定される。特許文献4に開示された構成によれば、低抵抗で、エレクトロマイグレ−シヨン耐性及びストレスマイグレ−シヨン耐性に優れた半導体装置を提供できるものの、実装に要する表面積が不足して接続が確保できない場合が想定される。   However, in the conventional wiring structure, since the surface is substantially flat, there is room for further improvement in terms of securing the surface area of the connection terminal required for mounting. Here, according to the configuration disclosed in Patent Document 1, when the electronic component is mounted with solder or the like, a case where the connection height cannot be obtained is assumed. According to the configuration disclosed in Patent Document 2, a metal part that exposes the surface is processed, and a pattern width cannot be obtained in miniaturization, so that a reduction in surface mounting area and a variation in exposed electrode area may occur. is assumed. According to the configuration disclosed in Patent Document 3, it is assumed that the mounting surface area is reduced by transferring the insulating mask, and that the connection cannot be secured due to insufficient surface area in high-density mounting in miniaturization. According to the configuration disclosed in Patent Document 4, a semiconductor device that is low in resistance and excellent in electromigration resistance and stress migration resistance can be provided, but a connection cannot be secured due to insufficient surface area for mounting. Is assumed.

本発明は、従来の問題を解決するためになされたもので、配線密着力を確保し、かつ接続端子面積を確保することのできる配線構造体及びその製造方法を提供することを目的とする。   The present invention has been made to solve the conventional problems, and an object of the present invention is to provide a wiring structure that can secure wiring adhesion and a connection terminal area, and a manufacturing method thereof.

請求項1に係る本発明の配線構造体は、一の面に所定の配線パターンが形成された樹脂層と、前記樹脂層に埋設されたパターン化された配線と、を備えた構成において、前記配線は、前記樹脂層との界面をなす第1の配線層と、前記樹脂層の一の面に一部突出した第2の配線層と、を含む二以上の配線層を備え、前記界面に形成された凹部に前記樹脂層の樹脂が浸入し、第1の配線層と前記樹脂層が接着した構成を有している。   The wiring structure according to the first aspect of the present invention includes a resin layer having a predetermined wiring pattern formed on one surface thereof, and a patterned wiring embedded in the resin layer. The wiring includes two or more wiring layers including a first wiring layer forming an interface with the resin layer and a second wiring layer partially protruding on one surface of the resin layer, and the interface includes The resin of the resin layer enters the formed recess, and the first wiring layer and the resin layer are bonded.

また、請求項2に係る本発明の配線構造体は、請求項1において、前記樹脂層の一の面に、前記二以上の配線層のいずれか二以上が露出した構成を有している。   According to a second aspect of the present invention, there is provided a wiring structure according to the first aspect, wherein any two or more of the two or more wiring layers are exposed on one surface of the resin layer.

また、請求項3に係る本発明の配線構造体は、請求項1において、第1の配線層がCuからなり、第2の配線層がNiからなる構成を有している。   According to a third aspect of the present invention, there is provided a wiring structure according to the first aspect, wherein the first wiring layer is made of Cu and the second wiring layer is made of Ni.

また、請求項4に係る本発明の配線構造体は、請求項3において、前記樹脂層の一の面に形成された配線パターンの配線露出面をAuからなる被膜で被覆した構成を有している。
また、請求項5に係る本発明の配線構造体は、請求項1において、前記配線パターンを前記樹脂層の一の面から他の面に跨って形成した構成を有している。
According to a fourth aspect of the present invention, there is provided the wiring structure according to the third aspect, wherein the wiring exposed surface of the wiring pattern formed on one surface of the resin layer is covered with a coating made of Au. Yes.
According to a fifth aspect of the present invention, there is provided a wiring structure according to the first aspect, wherein the wiring pattern is formed so as to extend from one surface of the resin layer to the other surface.

また、請求項6に係る本発明の配線構造体は、請求項1において、前記樹脂層に所定の機能部品を埋設した構成を有している。   According to a sixth aspect of the present invention, there is provided a wiring structure according to the first aspect, wherein the predetermined functional component is embedded in the resin layer.

更に、請求項7に係る本発明の配線構造体の製造方法は、第1の金型上面の所定の配線パターン領域以外の領域を絶縁膜で被覆する型形成工程と、前記配線パターン領域に配線材料ごとの配線層を複数積層して配線を形成する配線工程と、複数積層された配線層の最上部配線層を粗面化する粗面化工程と、前記配線が形成された第1の金型上を第2の金型で被覆して金型内に絶縁性樹脂を注入し、前記配線が埋設された絶縁樹脂層を成形する樹脂注入工程と、前記絶縁樹脂層の一の面に配線パターンが転写された成形体から第1、第2の金型及び前記絶縁膜を分離する離型工程と、を有し、前記樹脂注入工程では、前記粗面化工程で粗面化された前記最上部配線層の凹部に前記絶縁性樹脂が浸入し、前記離型工程では、前記配線工程で複数積層された配線層の最下部配線層が、前記樹脂層の一の面から突出することに特徴がある。   Furthermore, the manufacturing method of the wiring structure of the present invention according to claim 7 includes a mold forming step of covering a region other than the predetermined wiring pattern region on the upper surface of the first mold with an insulating film, and wiring in the wiring pattern region. A wiring step of forming a wiring by stacking a plurality of wiring layers for each material; a roughening step of roughening a top wiring layer of the plurality of stacked wiring layers; and a first gold on which the wiring is formed Covering the mold with a second mold, injecting an insulating resin into the mold, and molding an insulating resin layer in which the wiring is embedded; wiring on one surface of the insulating resin layer A mold release step for separating the first and second molds and the insulating film from the molded body to which the pattern is transferred, and in the resin injection step, the surface roughened in the surface roughening step. The insulating resin penetrates into the concave portion of the uppermost wiring layer, and in the mold release process, a plurality of products are stacked in the wiring process. By the bottom wiring layer of the wiring layer, it is characterized in that projecting from one surface of the resin layer.

また、請求項8に係る本発明の配線構造体の製造方法は、請求項7において、前記型形成工程では、第1の金型上の複数の面に跨る所定の配線パターン領域以外の領域を絶縁膜で被覆し、前記離型工程では、前記絶縁樹脂層の複数の面に跨って配線パターンが転写された成形体から第1、第2の金型及び前記絶縁膜を分離すると共に、前記配線工程で複数積層された配線層の最下部配線層が、前記樹脂層の複数の面から突出することに特徴がある。   According to an eighth aspect of the present invention, there is provided a method for manufacturing a wiring structure according to the seventh aspect, wherein, in the mold forming step, a region other than a predetermined wiring pattern region straddling a plurality of surfaces on the first mold is formed. Covering with an insulating film, and in the releasing step, the first and second molds and the insulating film are separated from the molded body having the wiring pattern transferred across a plurality of surfaces of the insulating resin layer, and The lowermost wiring layer of the wiring layers laminated in the wiring process is characterized by protruding from a plurality of surfaces of the resin layer.

更に、請求項9に係る本発明の配線構造体の製造方法は、請求項7において、前記樹脂注入工程以前に、前記配線材料ごとの配線層を複数積層して形成された配線と所定の機能部品とを接続する部品実装工程を有することに特徴がある。   Furthermore, the manufacturing method of the wiring structure of the present invention according to claim 9 is the method according to claim 7, wherein the wiring formed by laminating a plurality of wiring layers for each wiring material and a predetermined function before the resin injection step. It is characterized by having a component mounting process for connecting the components.

本発明は、一の面に所定の配線パターンが形成された樹脂層と、前記樹脂層に埋設されたパターン化された配線と、を備えた構成において、前記配線は、前記樹脂層との界面をなす第1の配線層と、前記樹脂層の一の面に一部突出した第2の配線層と、を含む二以上の配線層を備え、前記界面に形成された凹部に前記樹脂層の樹脂が浸入し、第1の配線層と前記樹脂層が接着したことにより、配線密着力を確保し、かつ接続端子面積を確保することができるという効果を有する配線構造体を提供することができる。   The present invention includes a resin layer having a predetermined wiring pattern formed on one surface and a patterned wiring embedded in the resin layer, wherein the wiring is an interface with the resin layer. And two or more wiring layers including a second wiring layer partially protruding on one surface of the resin layer, and a recess formed in the interface includes the resin layer. Since the resin has entered and the first wiring layer and the resin layer are bonded, it is possible to provide a wiring structure having an effect of ensuring wiring adhesion and securing a connection terminal area. .

以下、本発明の実施形態に係る配線構造体の製造方法について、図面を用いて説明する。   Hereinafter, the manufacturing method of the wiring structure which concerns on embodiment of this invention is demonstrated using drawing.

本発明の第1の実施形態に係る配線構造体を図1、図2に示す。   A wiring structure according to a first embodiment of the present invention is shown in FIGS.

図1において、配線構造体1は、立体成形された絶縁樹脂層11と、この絶縁樹脂層11に埋め込まれてパターン化された配線を形成する第1の配線金属層12と、この配線金属層12に積層されてパターン化された配線を形成する第2の配線金属層13と、絶縁樹脂層11の配線パターンが形成された一の面に露出する配線金属層を被覆して保護する保護層14と、を有する構成である。   In FIG. 1, a wiring structure 1 includes a three-dimensionally formed insulating resin layer 11, a first wiring metal layer 12 that is embedded in the insulating resin layer 11 to form a patterned wiring, and the wiring metal layer. 12 is a protective layer that covers and protects the second wiring metal layer 13 that forms a patterned wiring layered on 12 and the wiring metal layer that is exposed on one surface on which the wiring pattern of the insulating resin layer 11 is formed. 14.

ここで、第2の配線金属層13は、例えば銅からなり、前記一の面から露出した部分が、前記一の面から一部突出するように形成されている。また、第1の配線金属層12は、例えばニッケルからなり、図2に示すように、その絶縁樹脂層11との界面(特に、前記一の面側)に、後述の粗化処理によって凹部15が形成されている。この凹部15に、絶縁樹脂層11を形成する樹脂が入り込むことにより、この樹脂と第1の配線金属層12との間の接着強度が高まっている(所謂アンカー効果)。   Here, the second wiring metal layer 13 is made of, for example, copper, and is formed so that a portion exposed from the one surface partially protrudes from the one surface. Further, the first wiring metal layer 12 is made of nickel, for example, and, as shown in FIG. 2, a recess 15 is formed on the interface with the insulating resin layer 11 (particularly on the one surface side) by a roughening process described later. Is formed. The resin forming the insulating resin layer 11 enters the recess 15 to increase the adhesive strength between the resin and the first wiring metal layer 12 (so-called anchor effect).

以上のように構成された配線構造体1について、図3を用いてその製造方法を説明する。   A method of manufacturing the wiring structure 1 configured as described above will be described with reference to FIG.

図3(a)の型形成工程では、所定の金属材料からなる金型18を所定の厚さの絶縁膜で被覆し、更に、その絶縁膜を所定の幅で配線パターン状にエッチング加工する。   3A, the mold 18 made of a predetermined metal material is covered with an insulating film having a predetermined thickness, and the insulating film is etched into a wiring pattern with a predetermined width.

図3(b)の配線形成工程では、前述のエッチング加工による金型18の露出面に対して順次、複数種類の金属をめっき加工し、複数種類の配線金属層を積層する。ここでは、2種類の金属(例えば、Cu、Ni)を順次、めっき加工し、第1の配線金属層12に第2の配線金属層13を積層している。   In the wiring formation step of FIG. 3B, a plurality of types of metals are sequentially plated on the exposed surface of the mold 18 by the above-described etching process, and a plurality of types of wiring metal layers are laminated. Here, two types of metals (for example, Cu and Ni) are sequentially plated, and the second wiring metal layer 13 is laminated on the first wiring metal layer 12.

図3(c)の粗化処理工程(粗面化工程に相当する)では、金型18(絶縁膜17)から露出した第1の配線金属層12の露出面を、例えばエッチングによって粗面化する。ここでは、第1の配線金属層12を形成する金属のみを選択的に粗面化し、第2の配線金属層13は粗面化しないようにしている。第1の配線金属層12では、粗面化によって絶縁膜17との界面側に凹部15が形成される。   In the roughening treatment step (corresponding to the roughening step) in FIG. 3C, the exposed surface of the first wiring metal layer 12 exposed from the mold 18 (insulating film 17) is roughened by, for example, etching. To do. Here, only the metal forming the first wiring metal layer 12 is selectively roughened, and the second wiring metal layer 13 is not roughened. In the first wiring metal layer 12, a recess 15 is formed on the interface side with the insulating film 17 by roughening.

図3(d)の樹脂注入工程では、不図示の成形装置にパターン加工した金型19、20をセットし、所定の樹脂を注入して硬化させることによって、絶縁樹脂層11を含む立体成形体を形成する。ここで、前述のように第1の配線金属層12の露出面は粗面化されているため、成形時、前記凹部15に樹脂が浸入し、第1の配線金属層12の絶縁樹脂層11に対する密着性が向上する。   In the resin injection step of FIG. 3 (d), the three-dimensional molded body including the insulating resin layer 11 is set by setting the molds 19 and 20 patterned into a molding apparatus (not shown), and injecting and curing a predetermined resin. Form. Here, since the exposed surface of the first wiring metal layer 12 is roughened as described above, at the time of molding, the resin enters the concave portion 15, and the insulating resin layer 11 of the first wiring metal layer 12. Adhesion with respect to is improved.

図3(e)の離型工程では、前記樹脂注入工程で注入された樹脂の硬化後に、金型18、19、20を分離する。この離型工程によって、絶縁樹脂層11上に配線金属層12、13からなるパターン化された配線が形成される。ここで、前述のように第1の配線金属層12が粗面化され、第2の配線金属層13は粗面化されないので、絶縁樹脂層11の一の面の配線露出部(配線パターンの配線露出面に相当する)の形状が安定し、優れた接続端子が形成される。また、第2の配線金属層13は、絶縁樹脂層11の一の面に突出しているので、実装面積を稼ぐことができる。   3E, the molds 18, 19, and 20 are separated after the resin injected in the resin injection process is cured. By this release process, a patterned wiring made of the wiring metal layers 12 and 13 is formed on the insulating resin layer 11. Here, since the first wiring metal layer 12 is roughened and the second wiring metal layer 13 is not roughened as described above, the wiring exposed portion (of the wiring pattern) on one surface of the insulating resin layer 11 is not affected. The shape (corresponding to the wiring exposed surface) is stable, and an excellent connection terminal is formed. Moreover, since the 2nd wiring metal layer 13 protrudes on the one surface of the insulating resin layer 11, a mounting area can be earned.

更に、前記離型工程の後、絶縁樹脂層11の一の面の配線露出部を被覆して保護する保護処理工程を行う。この保護処理工程では、所定の金属材料で前記配線露出部を被覆し、保護層14を形成する。この保護層14によって、実装時の接触などによる劣化、或いは経時劣化から前記配線露出部を保護することができる。   Further, after the mold release step, a protective treatment step for covering and protecting the wiring exposed portion on one surface of the insulating resin layer 11 is performed. In this protection treatment step, the wiring exposed portion is covered with a predetermined metal material, and the protective layer 14 is formed. The protective layer 14 can protect the exposed wiring portion from deterioration due to contact during mounting, or deterioration with time.

このような本発明の第1の実施形態に係る配線構造体1によれば、一の面に所定の配線パターンが形成された絶縁樹脂層11(樹脂層に相当する)と、この絶縁樹脂層11に形成された配線パターン(パターン化された配線に相当する)と、を備え、このパターン化された配線として、絶縁樹脂層11との界面をなす第1の配線金属層12(第1の配線層に相当する)と、絶縁樹脂層11の一の面に一部突出した第2の配線金属層13(第2の配線層に相当する)と、配線露出部を被覆する保護層14とを備え(二以上の配線層に相当する)、前記界面に形成された凹部15に絶縁樹脂層11の樹脂が浸入し、第1の配線金属層12と絶縁樹脂層11が接着した構成を有している。この構成は、請求項1、請求項7に係る本発明の実施の一形態に相当する。   According to the wiring structure 1 according to the first embodiment of the present invention, the insulating resin layer 11 (corresponding to a resin layer) having a predetermined wiring pattern formed on one surface, and the insulating resin layer 11 and a wiring pattern (corresponding to a patterned wiring) formed on the first wiring metal layer 12 (first wiring) that forms an interface with the insulating resin layer 11 as the patterned wiring. Corresponding to a wiring layer), a second wiring metal layer 13 (corresponding to a second wiring layer) partially protruding on one surface of the insulating resin layer 11, and a protective layer 14 covering the wiring exposed portion, (Corresponding to two or more wiring layers), the resin of the insulating resin layer 11 penetrates into the recess 15 formed at the interface, and the first wiring metal layer 12 and the insulating resin layer 11 are bonded. is doing. This configuration corresponds to an embodiment of the present invention according to claims 1 and 7.

この構成により、絶縁樹脂層11に埋設された配線部(例えば、配線金属層12、13)が絶縁樹脂層11の樹脂に囲まれた状態になるため、配線密着力が向上する。更に、2種類以上の配線材料にて配線を構成し、その埋設される配線材料の一部又は全部を表面に露出せず、絶縁性樹脂で覆うことにより、安定的な密着力を確保できる。また、絶縁樹脂層11の一の面(表面)に露出する配線部(例えば、第2の配線金属層13)を凸形状にすることで、はんだなどの接合面積が増し、或いはバンプなどの接続高さが増して応力緩和に寄与するため、表面実装部品の信頼性を向上させることができる。なお、第1の配線金属層12は最上部配線層に相当し、第2の配線金属層13は最下部配線層に相当し、金型18は第1の金型に相当し、金型19、20は第2の金型に相当する。   With this configuration, the wiring portion embedded in the insulating resin layer 11 (for example, the wiring metal layers 12 and 13) is surrounded by the resin of the insulating resin layer 11, so that the wiring adhesion is improved. Furthermore, a stable adhesion can be ensured by configuring the wiring with two or more types of wiring materials and covering them with an insulating resin without exposing part or all of the embedded wiring materials to the surface. Further, by forming the wiring portion (for example, the second wiring metal layer 13) exposed on one surface (front surface) of the insulating resin layer 11 to have a convex shape, the bonding area of solder or the like increases or the connection of bumps or the like increases. Since the height increases and contributes to stress relaxation, the reliability of the surface mount component can be improved. The first wiring metal layer 12 corresponds to the uppermost wiring layer, the second wiring metal layer 13 corresponds to the lowermost wiring layer, the mold 18 corresponds to the first mold, and the mold 19 , 20 corresponds to the second mold.

また、本実施形態によれば、絶縁樹脂層11の一の面に、異なる配線材料からなる配線金属層12、13の一部(二以上の配線層のいずれか二以上に相当する)が露出した構成を有している。この構成は、請求項2に係る本発明の実施の一形態に相当する。この構成により、実装形態やめっき性に最適化した配線構造体を実現することができる。
また、本実施形態によれば、第2の配線金属層13がCuからなり、第1の配線金属層12がNiからなる構成を有している。この構成は、請求項3に係る本発明の実施の一形態に相当する。この構成により、Cuのように腐食性の高い配線材料の劣化防止が図れる。
Further, according to the present embodiment, a part of the wiring metal layers 12 and 13 made of different wiring materials (corresponding to any two or more of the two or more wiring layers) is exposed on one surface of the insulating resin layer 11. It has the structure. This configuration corresponds to an embodiment of the present invention according to claim 2. With this configuration, it is possible to realize a wiring structure optimized for the mounting form and plating property.
Further, according to the present embodiment, the second wiring metal layer 13 is made of Cu, and the first wiring metal layer 12 is made of Ni. This configuration corresponds to an embodiment of the present invention according to claim 3. With this configuration, it is possible to prevent deterioration of a highly corrosive wiring material such as Cu.

また、本実施形態によれば、絶縁樹脂層11の一の面に形成された配線パターンの配線露出部に保護層14(配線材料(Auからなる被膜)に相当する)を形成し、第1の配線金属層12のNi、第2の配線金属層13のCuと共に配線を形成した構成を有している。この構成は、請求項4に係る本発明の実施の一形態に相当する。この構成により、配線材料に相当するNi、Cu、Auを用いているので、環境安定性に優れ、はんだやワイヤボンディング、異方性導電フィルム(ACF)接続等様々な接続形態、安定した接続構造を得ることができる。   Further, according to the present embodiment, the protective layer 14 (corresponding to a wiring material (a film made of Au)) is formed on the wiring exposed portion of the wiring pattern formed on one surface of the insulating resin layer 11, and the first A wiring is formed together with Ni of the wiring metal layer 12 and Cu of the second wiring metal layer 13. This configuration corresponds to an embodiment of the present invention according to claim 4. With this configuration, Ni, Cu, and Au corresponding to the wiring material are used, so environmental stability is excellent. Various connection forms such as solder, wire bonding, anisotropic conductive film (ACF) connection, and stable connection structure Can be obtained.

なお、前述した実施形態では、金型18上に配線金属層12、13を積層してから樹脂を注入して成形、離型した後、前記配線露出部を保護層14で被覆した場合について説明したが、本発明はこのほかに、前述の型形成処理時、金型18を被覆している絶縁膜17を配線パターン状にエッチングした後、配線金属層12、13の形成前に保護層14を形成し、この後、前記保護層14上に配線金属層12、13を形成しても同様の効果が得られるものである。   In the above-described embodiment, the case where the wiring metal layers 12 and 13 are laminated on the mold 18, the resin is injected, molded and released, and then the wiring exposed portion is covered with the protective layer 14 will be described. However, in the present invention, the protective layer 14 is formed after the insulating film 17 covering the mold 18 is etched into a wiring pattern shape before the wiring metal layers 12 and 13 are formed during the above-described mold forming process. After that, the same effect can be obtained by forming the wiring metal layers 12 and 13 on the protective layer 14.

ここで、本発明の第1の実施例を示す。   Here, a first embodiment of the present invention will be described.

第1の実施例においては、ステンレス鋼(SUS420J2)を材料とした金型(図3の18に相当する)にプラズマCVD装置にてダイヤモンドライクカーボン (DLC)膜(図3の17に相当する)を約1μm膜付けした。その後エキシマレーザ加工装置(図3の16に相当する)にてDLC膜をパターン状にエッチングした。このときエッチングしたパターン加工幅は30μmであった。その後、スルファミン酸Niめっき及び硫酸銅めっきにてSUS露出面に対してNiを3μm厚、Cuを5μm厚となるようにめっきを行った。その後、Cu粗化処理液 BO−7770V(メック製)にて銅パターンの粗化処理を行った。   In the first embodiment, a diamond-like carbon (DLC) film (corresponding to 17 in FIG. 3) is formed on a metal mold (corresponding to 18 in FIG. 3) made of stainless steel (SUS420J2) with a plasma CVD apparatus. About 1 μm. Thereafter, the DLC film was etched into a pattern by an excimer laser processing apparatus (corresponding to 16 in FIG. 3). The pattern processing width etched at this time was 30 μm. Then, plating was performed by Ni sulfamic acid plating and copper sulfate plating so that Ni was 3 μm thick and Cu was 5 μm thick on the SUS exposed surface. Then, the roughening process of the copper pattern was performed in Cu roughening process liquid BO-7770V (made by MEC).

次に、パターン加工した金型(図3の19、20に相当する)を成形装置にセットした後に、エポキシ樹脂G770−L(住友ベークライト製)をトランスファ成形にて樹脂硬化させて立体成形体を形成した。そのエポキシ樹脂(図3の11に相当する)を熱硬化させた後に離型し、硬化したエポキシ樹脂上にパターン化されたNi/Cu配線(図3(e)の12、13に相当する)を形成することができた。このとき、Cu(図3の13に相当する)の粗化処理のため、Cuが特に金型界面では優先的にエッチングされるため、成形時にエポキシ樹脂が浸透し、配線(図3の12に相当する)のエポキシ樹脂層(図3の11に相当する)に対する密着力が向上する。また、Cuはエッチングされるが、Niはエッチングされないためにエッチングストップとなり、配線露出部が安定した形状を形成し、接続端子形状として優れたものが得られる。また、このような構造により、表層に露出しているCuの面積は配線幅に近くなるため、実装面積を稼ぐことができる。   Next, after setting a patterned die (corresponding to 19 and 20 in FIG. 3) in a molding apparatus, epoxy resin G770-L (manufactured by Sumitomo Bakelite) is cured by transfer molding to obtain a three-dimensional molded body. Formed. The epoxy resin (corresponding to 11 in FIG. 3) is thermally cured and then released, and Ni / Cu wiring patterned on the cured epoxy resin (corresponding to 12 and 13 in FIG. 3 (e)) Could be formed. At this time, due to the roughening treatment of Cu (corresponding to 13 in FIG. 3), Cu is etched preferentially at the mold interface, so that the epoxy resin penetrates during molding and leads to wiring (12 in FIG. 3). The adhesive strength to the epoxy resin layer (corresponding to 11 in FIG. 3). Further, Cu is etched, but Ni is not etched, so that etching is stopped, the wiring exposed portion forms a stable shape, and an excellent connection terminal shape is obtained. Also, with such a structure, the area of Cu exposed on the surface layer is close to the wiring width, so that the mounting area can be increased.

この後、表面実装及び経時劣化防止のため、無電解金めっきムデンゴールドAU(奥野製薬工業製)にて約0.3μmほど配線表面(配線露出部に相当する)にめっきすることができた。ここでは、金型(図3の18に相当する)上にNi、Cuをめっきしてから成形を行っているが、電解Auめっきを行ってから、Ni、Cuを順次めっきしてもよい。   After that, in order to prevent surface mounting and deterioration over time, it was possible to plate the wiring surface (corresponding to the wiring exposed portion) by about 0.3 μm with electroless gold plating Muden Gold AU (Okuno Pharmaceutical Co., Ltd.). . Here, the molding is performed after Ni and Cu are plated on a mold (corresponding to 18 in FIG. 3), but Ni and Cu may be sequentially plated after electrolytic Au plating.

次に、本発明の第2の実施形態に係る配線構造体を図4に示す。これは、第1の実施形態とは、絶縁樹脂層11の二以上の面に跨って配線パターン(又は配線露出部)を形成した点が相異している。なお、第1の実施形態と同一構成には同一符号を付与して説明を一部省略する。   Next, a wiring structure according to the second embodiment of the present invention is shown in FIG. This is different from the first embodiment in that a wiring pattern (or a wiring exposed portion) is formed across two or more surfaces of the insulating resin layer 11. In addition, the same code | symbol is provided to the same structure as 1st Embodiment, and description is abbreviate | omitted partially.

図4において、配線構造体1′は、立体成形された絶縁樹脂層11と、この絶縁樹脂層11に埋め込まれ、絶縁樹脂層11の二以上の面に跨って配線パターンを形成する第1の配線金属層12a、12bと、これらの配線金属層12a、12bにそれぞれ積層されて配線パターンを形成する第2の配線金属層13a、13bと、絶縁樹脂層11の配線パターンが形成された面に露出する配線金属層を被覆して保護する保護層14a、14bと、を有する構成である。   In FIG. 4, the wiring structure 1 ′ is a three-dimensionally formed insulating resin layer 11 and a first embedded in the insulating resin layer 11 to form a wiring pattern across two or more surfaces of the insulating resin layer 11. The wiring metal layers 12a and 12b, the second wiring metal layers 13a and 13b that are laminated on the wiring metal layers 12a and 12b, respectively, and the wiring pattern of the insulating resin layer 11 are formed on the surface on which the wiring pattern is formed. And a protective layer 14a, 14b that covers and protects the exposed wiring metal layer.

ここで、第2の配線金属層13a、13bは、例えばCuからなり、前記二以上の面から露出した部分が、前記二以上の面から一部突出するように形成されている。また、第1の配線金属層12a、12bは、例えばNiからなり、その絶縁樹脂層11との界面(特に、前記二以上の面側)に、後述の配線形成・粗化処理によって不図示の凹部(図2の15に相当する)が形成されている。この凹部に、絶縁樹脂層11を形成する樹脂が入り込むことにより、この樹脂と第1の配線金属層12a、12bとの間の接着強度が高まっている(所謂アンカー効果)。   Here, the second wiring metal layers 13a and 13b are made of Cu, for example, and are formed so that portions exposed from the two or more surfaces partially protrude from the two or more surfaces. Further, the first wiring metal layers 12a and 12b are made of Ni, for example, and are not shown in the interface (particularly the two or more surfaces) with the insulating resin layer 11 by a wiring formation / roughening process described later. A recess (corresponding to 15 in FIG. 2) is formed. When the resin forming the insulating resin layer 11 enters the recess, the adhesive strength between the resin and the first wiring metal layers 12a and 12b is increased (so-called anchor effect).

以上のように構成された配線構造体1′について、図5を用いてその製造方法を説明する。   A method of manufacturing the wiring structure 1 ′ configured as described above will be described with reference to FIG.

図5(a)の型形成工程では、機械加工にて所定の金属材料からなり、複数の面を有する金型18を形成し、この金型18に所定の厚さの絶縁膜17を成膜し、更に、この絶縁膜17を所定の幅で配線パターン状にエッチング加工する。   5A, a mold 18 made of a predetermined metal material and having a plurality of surfaces is formed by machining, and an insulating film 17 having a predetermined thickness is formed on the mold 18. Further, the insulating film 17 is etched into a wiring pattern with a predetermined width.

なお、図5(b)の配線形成・粗化処理工程は、図3(b)の配線形成工程、図3(c)の粗化処理工程に相当する。また、図5(c)の樹脂注入工程、図5(d)の離型工程は、それぞれ図3(d)の樹脂注入工程、図3(e)の離型工程に相当する。更に、本実施形態においても、前記離型工程の後、絶縁樹脂層11の複数の面の配線露出部を保護層14a、14bで被覆して保護する保護処理工程を行う。   The wiring formation / roughening process in FIG. 5B corresponds to the wiring formation process in FIG. 3B and the roughening process in FIG. Also, the resin injection step in FIG. 5C and the release step in FIG. 5D correspond to the resin injection step in FIG. 3D and the release step in FIG. 3E, respectively. Furthermore, also in the present embodiment, after the mold release step, a protective treatment step is performed to cover and protect the wiring exposed portions on the plurality of surfaces of the insulating resin layer 11 with the protective layers 14a and 14b.

このような本発明の第2の実施形態に係る配線構造体1′によれば、配線パターンを絶縁樹脂層11の複数の面に連続して形成した構成(一の面から他の面に跨って形成した構成に相当する)を有している。この構成は、請求項5、請求項8に係る本発明の実施の一形態に相当する。この構成を適用することにより、複雑な形状の基板を形成することができるため、搭載する構造体に最適な基板成形体を形成することができ、小型化、高機能化を図ることができる。   According to the wiring structure 1 ′ according to the second embodiment of the present invention, the configuration in which the wiring pattern is continuously formed on the plurality of surfaces of the insulating resin layer 11 (from one surface to the other surface). Corresponding to the structure formed in the above. This configuration corresponds to an embodiment of the present invention according to claims 5 and 8. By applying this configuration, a substrate having a complicated shape can be formed, so that a substrate molded body that is optimal for a structure to be mounted can be formed, and miniaturization and high functionality can be achieved.

なお、前述した実施形態では、金型18上に配線金属層12a、12b、13a、13bを積層してから樹脂を注入して成形、離型した後、前記配線露出部を保護層14a、14bで被覆した場合について説明したが、本発明はこのほかに、前述の型形成処理時、金型18上を被覆した絶縁膜17を配線パターン状にエッチングした後、配線金属層12a、12b、13a、13bの形成前に保護層14a、14bを形成し、この後、保護層14a、14b上に配線金属層12a、12b、13a、13bを形成しても同様の効果が得られるものである。   In the above-described embodiment, the wiring metal layers 12a, 12b, 13a, and 13b are laminated on the mold 18, and then the resin is injected to form and release, and then the wiring exposed portions are protected layers 14a and 14b. In the present invention, the metal film layers 12a, 12b, and 13a are also etched after the insulating film 17 covering the mold 18 is etched into a wiring pattern in the above-described mold forming process. , 13b is formed before the protective layers 14a, 14b are formed, and then the wiring metal layers 12a, 12b, 13a, 13b are formed on the protective layers 14a, 14b.

ここで、本発明の第2の実施例を示す。   Here, a second embodiment of the present invention will be described.

第2の実施例においては、第1の実施例を適用し、ステンレス鋼(SUS420J2)を用いた金型を形成した。まず、機械加工にて複数面を有する金型(図5の18に相当する)を形成し、その後、プラズマCVD装置にてDLCを約1μm膜付けした(図5の17に相当する)。パターン加工には、エキシマレーザ加工装置(図5の16に相当する)を用い、点描画にて配線パターンを形成した。その後、第1の実施例と同様にめっき加工を行い、成形を行うことによって配線パターンを転写させた立体成形体を形成することができた。   In the second example, the first example was applied to form a mold using stainless steel (SUS420J2). First, a die having a plurality of surfaces (corresponding to 18 in FIG. 5) was formed by machining, and then a DLC film of about 1 μm was formed by a plasma CVD apparatus (corresponding to 17 in FIG. 5). For pattern processing, an excimer laser processing apparatus (corresponding to 16 in FIG. 5) was used to form a wiring pattern by point drawing. Thereafter, plating was performed in the same manner as in the first example, and a three-dimensional molded body with the wiring pattern transferred thereon could be formed by molding.

次に、本発明の第3の実施形態に係る配線構造体を図6に示す。これは、第1の実施形態とは、絶縁樹脂層11に機能部品としての半導体チップ21を埋め込むようにした点が相異している。なお、第1の実施形態と同一構成には同一符号を付与して説明を一部省略する。   Next, FIG. 6 shows a wiring structure according to a third embodiment of the present invention. This is different from the first embodiment in that a semiconductor chip 21 as a functional component is embedded in the insulating resin layer 11. In addition, the same code | symbol is provided to the same structure as 1st Embodiment, and description is abbreviate | omitted partially.

図6において、配線構造体1″は、立体成形された絶縁樹脂層11と、この絶縁樹脂層11に埋め込まれて配線パターンを形成する第1の配線金属層12と、この配線金属層12に積層されて配線パターンを形成する第2の配線金属層13と、絶縁樹脂層11の配線パターンが形成された一の面に露出する配線金属層を被覆して保護する保護層14と、絶縁樹脂層11に埋め込まれ、導電性接着剤22で配線パターンと接続された半導体チップ21と、を有する構成である。   In FIG. 6, the wiring structure 1 ″ includes a three-dimensionally formed insulating resin layer 11, a first wiring metal layer 12 embedded in the insulating resin layer 11 to form a wiring pattern, and the wiring metal layer 12. A second wiring metal layer 13 that is laminated to form a wiring pattern; a protective layer 14 that covers and protects the wiring metal layer exposed on one surface of the insulating resin layer 11 on which the wiring pattern is formed; and an insulating resin The semiconductor chip 21 is embedded in the layer 11 and connected to the wiring pattern by the conductive adhesive 22.

ここで、半導体チップ21は、複数の配線(図中、12、13に相当する)のいずれかに導電性接着剤22で接着され、電気的に接続されている。第2の配線金属層13は、例えばCuからなり、前記一の面から露出した部分が、前記一の面から一部突出するように形成されている。また、第1の配線金属層12は、例えばNiからなり、その絶縁樹脂層11との界面(特に、前記一の面側)に、後述の粗化処理によって凹部(図2の15に相当する)が形成されている。この凹部に、絶縁樹脂層11を形成する樹脂が入り込むことにより、この樹脂と第1の配線金属層12との間の接着強度が高まっている(所謂アンカー効果)。   Here, the semiconductor chip 21 is bonded and electrically connected to any of a plurality of wirings (corresponding to 12 and 13 in the figure) with a conductive adhesive 22. The second wiring metal layer 13 is made of, for example, Cu, and is formed so that a portion exposed from the one surface partially protrudes from the one surface. Further, the first wiring metal layer 12 is made of, for example, Ni, and a concave portion (corresponding to 15 in FIG. 2) is formed on the interface with the insulating resin layer 11 (particularly on the one surface side) by a roughening process described later. ) Is formed. When the resin forming the insulating resin layer 11 enters the recess, the adhesive strength between the resin and the first wiring metal layer 12 is increased (so-called anchor effect).

以上のように構成された配線構造体1″について、図7を用いてその製造方法を説明する。ここでは、図3(a)の型形成工程、図3(b)の配線形成工程に相当する工程の記載を省略している。   A manufacturing method of the wiring structure 1 ″ configured as described above will be described with reference to FIGS. 7A and 7B. Here, it corresponds to the mold forming process of FIG. 3A and the wiring forming process of FIG. Description of the process to perform is abbreviate | omitted.

第1の実施形態を適用して前記型形成工程、配線形成工程を行い、この後、同じく図7(a)の粗化処理(図3(c)に相当する)を行う。次いで、図7(b)の部品実装工程では、金型18(絶縁膜17)上に形成された接続端子部(図7の配線金属層12、13に相当する)に導電性接着剤22を供給し、この後、導電性接着剤22によって半導体チップ21を前記接続端子部に接着し、導電性接着剤22を硬化させる。図7(c)の樹脂注入工程、図7(d)の離型工程は、それぞれ図3(d)の樹脂注入工程、図3(e)の離型工程に相当する。更に、本実施形態においても、前記離型工程の後、絶縁樹脂層11の一の面の配線露出部を保護層14で被覆して保護する保護処理工程を行う。   The mold forming process and the wiring forming process are performed by applying the first embodiment, and thereafter, the roughening process of FIG. 7A (corresponding to FIG. 3C) is performed. 7B, the conductive adhesive 22 is applied to the connection terminal portions (corresponding to the wiring metal layers 12 and 13 in FIG. 7) formed on the mold 18 (insulating film 17). After that, the semiconductor chip 21 is bonded to the connection terminal portion by the conductive adhesive 22, and the conductive adhesive 22 is cured. The resin injection process in FIG. 7C and the mold release process in FIG. 7D correspond to the resin injection process in FIG. 3D and the mold release process in FIG. Furthermore, also in the present embodiment, after the mold release step, a protective treatment step is performed in which the wiring exposed portion on one surface of the insulating resin layer 11 is covered with the protective layer 14 for protection.

このような本発明の第3の実施形態に係る配線構造体1″によれば、絶縁樹脂層11に半導体チップ21(所定の機能部品に相当する)を埋設し、配線金属層12、13、保護層14からなる配線のいずれか(配線パターンを形成する複数の配線のいずれかに相当する)と半導体チップ21を接続した構成を有している。この構成は、請求項6、請求項9に係る本発明の実施の一形態に相当する。この構成により、機能部品を配線構造体に内在させることで、前記機能部品を含む装置の小型化が図れる。   According to the wiring structure 1 ″ according to the third embodiment of the present invention, the semiconductor chip 21 (corresponding to a predetermined functional component) is embedded in the insulating resin layer 11, and the wiring metal layers 12, 13, It has a configuration in which any one of the wirings formed of the protective layer 14 (corresponding to any of a plurality of wirings forming a wiring pattern) is connected to the semiconductor chip 21. This configuration is described in claims 6 and 9. According to this configuration, the functional component is included in the wiring structure, so that the device including the functional component can be downsized.

なお、前述した実施形態では、金型18上に配線金属層12、13を積層し、半導体チップ21を接着してから樹脂を注入して成形、離型した後、前記配線露出部を保護層14で被覆した場合について説明したが、本発明はこのほかに、前述の型形成処理時、金型18上を被覆する絶縁膜17を配線パターン状にエッチングした後、配線金属層12、13の形成前に保護層14を形成し、この後、前記保護層14上に配線金属層12、13を形成し、半導体チップ21を接着しても同様の効果が得られるものである。   In the above-described embodiment, the wiring metal layers 12 and 13 are laminated on the mold 18, the semiconductor chip 21 is bonded, the resin is injected, and then molded and released. In the present invention, the insulating film 17 covering the mold 18 is etched into a wiring pattern, and then the wiring metal layers 12 and 13 are formed. Even if the protective layer 14 is formed before the formation, and then the wiring metal layers 12 and 13 are formed on the protective layer 14 and the semiconductor chip 21 is bonded, the same effect can be obtained.

ここで、本発明の第3の実施例を示す。   Here, a third embodiment of the present invention will be described.

第3の実施例においては、第1の実施例を適用し、パターン状にCu、Ni(図7の12、13に相当する)の順番にめっきを行った。めっきされた金型(図7の18に相当する)の接続端子部(図7の12、13に相当する)にエポキシ系導電性接着剤(図7の22に相当する)をディスペンスにて供給し、その後、機能部品としての半導体チップ(図7の21に相当する)に対してエポキシ系導電性接着剤を介して金型上の配線パターン(図7の12、13に相当する)と接続し、150℃で1時間にてエポキシ系導電性接着剤を硬化した。更に、第1の実施例を適用し、トランスファ成形、離型することで、半導体チップを立体成形体内に封止した状態でその立体成形体の一の面(表面)にパターン状に銅配線(図7の13に相当する)が露出した立体成形体を形成することができた。
本実施例では、接続材料(図7の22に相当する)をディスペンスにて供給したが、その他にも例えば、はんだをめっきにて配線上や機能部品上に供給する方法、はんだバンプを搭載した機能部品を搭載する方法を用いてもよい。
In the third example, the first example was applied, and plating was performed in the order of Cu and Ni (corresponding to 12 and 13 in FIG. 7) in a pattern. An epoxy conductive adhesive (corresponding to 22 in FIG. 7) is supplied to the connecting terminal portion (corresponding to 12 and 13 in FIG. 7) of the plated mold (corresponding to 18 in FIG. 7) by dispensing. Thereafter, the semiconductor chip (corresponding to 21 in FIG. 7) as a functional component is connected to the wiring pattern (corresponding to 12 and 13 in FIG. 7) via an epoxy-based conductive adhesive. The epoxy conductive adhesive was cured at 150 ° C. for 1 hour. Furthermore, by applying transfer molding and releasing by applying the first embodiment, the semiconductor chip is sealed in the three-dimensional molded body, and a copper wiring (in a pattern) is formed on one surface (front surface) of the three-dimensional molded body. A three-dimensional molded body in which (corresponding to 13 in FIG. 7) was exposed could be formed.
In this embodiment, the connection material (corresponding to 22 in FIG. 7) was supplied by dispensing. However, for example, a method of supplying solder onto the wiring or functional component by plating, or solder bumps were mounted. A method of mounting functional parts may be used.

本発明の第1の実施形態に係る配線構造体の断面図である。It is sectional drawing of the wiring structure which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係る配線構造体の一部の拡大断面図である。It is a partial expanded sectional view of the wiring structure which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係る配線構造体の製造方法を示す図である。It is a figure which shows the manufacturing method of the wiring structure which concerns on the 1st Embodiment of this invention. 本発明の第2の実施形態に係る配線構造体の断面図である。It is sectional drawing of the wiring structure which concerns on the 2nd Embodiment of this invention. 本発明の第2の実施形態に係る配線構造体の製造方法を示す図である。It is a figure which shows the manufacturing method of the wiring structure which concerns on the 2nd Embodiment of this invention. 本発明の第3の実施形態に係る配線構造体の断面図である。It is sectional drawing of the wiring structure which concerns on the 3rd Embodiment of this invention. 本発明の第3の実施形態に係る配線構造体の製造方法を示す図である。It is a figure which shows the manufacturing method of the wiring structure which concerns on the 3rd Embodiment of this invention.

符号の説明Explanation of symbols

1、1′、1″ 配線構造体
11 絶縁樹脂層
12 第1の配線金属層
13 第2の配線金属層
14 保護層
15 凹部
16 レーザ加工装置
17 DLC
18 金型
19 金型
20 金型
21 半導体チップ
22 導電性接着剤
1, 1 ′, 1 ″ wiring structure 11 insulating resin layer 12 first wiring metal layer 13 second wiring metal layer 14 protective layer 15 recess 16 laser processing apparatus 17 DLC
18 Mold 19 Mold 20 Mold 21 Semiconductor chip 22 Conductive adhesive

Claims (9)

一の面に所定の配線パターンが形成された樹脂層と、前記樹脂層に埋設されたパターン化された配線と、を備えた構成において、
前記配線は、前記樹脂層との界面をなす第1の配線層と、前記樹脂層の一の面に一部突出した第2の配線層と、を含む二以上の配線層を備え、
前記界面に形成された凹部に前記樹脂層の樹脂が浸入し、第1の配線層と前記樹脂層が接着したことを特徴とする配線構造体。
In a configuration provided with a resin layer in which a predetermined wiring pattern is formed on one surface, and a patterned wiring embedded in the resin layer,
The wiring includes two or more wiring layers including a first wiring layer forming an interface with the resin layer and a second wiring layer partially protruding on one surface of the resin layer,
A wiring structure, wherein the resin of the resin layer enters a recess formed in the interface, and the first wiring layer and the resin layer are bonded to each other.
請求項1に記載の配線構造体において、
前記樹脂層の一の面に、前記二以上の配線層のいずれか二以上が露出したことを特徴とする配線構造体。
The wiring structure according to claim 1,
Any one or more of the two or more wiring layers are exposed on one surface of the resin layer.
請求項1に記載の配線構造体において、
第1の配線層がCuからなり、第2の配線層がNiからなることを特徴とする配線構造体。
The wiring structure according to claim 1,
A wiring structure characterized in that the first wiring layer is made of Cu and the second wiring layer is made of Ni.
請求項3に記載の配線構造体において、
前記樹脂層の一の面に形成された配線パターンの配線露出面をAuからなる被膜で被覆したことを特徴とする配線構造体。
The wiring structure according to claim 3,
A wiring structure, wherein a wiring exposed surface of a wiring pattern formed on one surface of the resin layer is covered with a coating made of Au.
請求項1に記載の配線構造体において、
前記配線パターンを前記樹脂層の一の面から他の面に跨って形成したことを特徴とする配線構造体。
The wiring structure according to claim 1,
A wiring structure, wherein the wiring pattern is formed from one surface of the resin layer to another surface.
請求項1に記載の配線構造体において、
前記樹脂層に所定の機能部品を埋設し、前記配線パターンを形成する複数の配線のいずれかと前記所定の機能部品を接続したことを特徴とする配線構造体。
The wiring structure according to claim 1,
A wiring structure comprising: a predetermined functional component embedded in the resin layer, and the predetermined functional component connected to any of a plurality of wires forming the wiring pattern.
第1の金型上面の所定の配線パターン領域以外の領域を絶縁膜で被覆する型形成工程と、前記配線パターン領域に配線材料ごとの配線層を複数積層して配線を形成する配線工程と、複数積層された配線層の最上部配線層を粗面化する粗面化工程と、前記配線が形成された第1の金型上を第2の金型で被覆して金型内に絶縁性樹脂を注入し、前記配線が埋設された絶縁樹脂層を成形する樹脂注入工程と、前記絶縁樹脂層の一の面に配線パターンが転写された成形体から第1、第2の金型及び前記絶縁膜を分離する離型工程と、を有し、
前記樹脂注入工程では、前記粗面化工程で粗面化された前記最上部配線層の凹部に前記絶縁性樹脂が浸入し、前記離型工程では、前記配線工程で複数積層された配線層の最下部配線層が、前記樹脂層の一の面から突出することを特徴とする配線構造体の製造方法。
A mold forming step of covering a region other than a predetermined wiring pattern region on the upper surface of the first mold with an insulating film; a wiring step of forming a wiring by laminating a plurality of wiring layers for each wiring material in the wiring pattern region; A roughening step for roughening the uppermost wiring layer of a plurality of laminated wiring layers, and a first mold on which the wiring is formed is covered with a second mold to insulate the mold. A resin injection step of injecting a resin and molding an insulating resin layer in which the wiring is embedded; and a first and second molds and a molded body in which a wiring pattern is transferred to one surface of the insulating resin layer; A mold release step for separating the insulating film,
In the resin injecting step, the insulating resin penetrates into the concave portion of the uppermost wiring layer roughened in the roughening step, and in the releasing step, a plurality of wiring layers stacked in the wiring step are formed. The lowermost wiring layer protrudes from one surface of the resin layer.
請求項7に記載の配線構造体の製造方法において、
前記型形成工程では、第1の金型上の複数の面に跨る所定の配線パターン領域以外の領域を絶縁膜で被覆し、前記離型工程では、前記絶縁樹脂層の複数の面に跨って配線パターンが転写された成形体から第1、第2の金型及び前記絶縁膜を分離すると共に、前記配線工程で複数積層された配線層の最下部配線層が、前記樹脂層の複数の面から突出することを特徴とする配線構造体の製造方法。
In the manufacturing method of the wiring structure according to claim 7,
In the mold forming step, an area other than the predetermined wiring pattern area extending over the plurality of surfaces on the first mold is covered with an insulating film, and in the mold releasing step, the area extending over the plurality of surfaces of the insulating resin layer. The first and second molds and the insulating film are separated from the molded body to which the wiring pattern is transferred, and the lowermost wiring layer of the wiring layers laminated in the wiring process has a plurality of surfaces of the resin layer. A method for manufacturing a wiring structure, wherein the wiring structure protrudes from the wiring.
請求項7に記載の配線構造体の製造方法において、
前記樹脂注入工程以前に、前記配線材料ごとの配線層を複数積層して形成された配線と所定の機能部品とを接続する部品実装工程を有することを特徴とする配線構造体の製造方法。
In the manufacturing method of the wiring structure according to claim 7,
A method of manufacturing a wiring structure comprising a component mounting step of connecting a wiring formed by laminating a plurality of wiring layers for each wiring material and a predetermined functional component before the resin injection step.
JP2006073847A 2006-03-17 2006-03-17 Wiring structure and its method for manufacturing Pending JP2007250925A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006073847A JP2007250925A (en) 2006-03-17 2006-03-17 Wiring structure and its method for manufacturing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006073847A JP2007250925A (en) 2006-03-17 2006-03-17 Wiring structure and its method for manufacturing

Publications (1)

Publication Number Publication Date
JP2007250925A true JP2007250925A (en) 2007-09-27

Family

ID=38594884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006073847A Pending JP2007250925A (en) 2006-03-17 2006-03-17 Wiring structure and its method for manufacturing

Country Status (1)

Country Link
JP (1) JP2007250925A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009158841A (en) * 2007-12-27 2009-07-16 Hitachi Chem Co Ltd Conductive substrate for plating, manufacturing method thereof and method of manufacturing substrate with conductive layer pattern, substrate with conductive layer pattern, and light transparent electromagnetic wave shielding member
JP2010003967A (en) * 2008-06-23 2010-01-07 Hitachi Chem Co Ltd Conductive substrate for plating, method of manufacturing conductor layer pattern or substrate with conductor layer pattern using the same, substrate with conductor layer pattern, and member for shielding electromagnetic wave,
KR101022912B1 (en) 2008-11-28 2011-03-17 삼성전기주식회사 A printed circuit board comprising a metal bump and a method of manufacturing the same
WO2011132463A1 (en) * 2010-04-23 2011-10-27 株式会社メイコー Printed substrate manufacturing method and printed substrate employing same
JP2012231159A (en) * 2012-06-29 2012-11-22 Nippon Mektron Ltd Printed wiring board and manufacturing method thereof
US8673428B2 (en) 2006-12-27 2014-03-18 Hitachi Chemical Company, Ltd. Engraved plate and substrate with conductor layer pattern using the same
JP2017038044A (en) * 2015-08-06 2017-02-16 新光電気工業株式会社 Wiring board and manufacturing method of the same, and electronic component device
WO2023223641A1 (en) * 2022-05-20 2023-11-23 パナソニックIpマネジメント株式会社 Mounting substrate and mounting substrate manufacturing method

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8673428B2 (en) 2006-12-27 2014-03-18 Hitachi Chemical Company, Ltd. Engraved plate and substrate with conductor layer pattern using the same
JP2009158841A (en) * 2007-12-27 2009-07-16 Hitachi Chem Co Ltd Conductive substrate for plating, manufacturing method thereof and method of manufacturing substrate with conductive layer pattern, substrate with conductive layer pattern, and light transparent electromagnetic wave shielding member
JP2010003967A (en) * 2008-06-23 2010-01-07 Hitachi Chem Co Ltd Conductive substrate for plating, method of manufacturing conductor layer pattern or substrate with conductor layer pattern using the same, substrate with conductor layer pattern, and member for shielding electromagnetic wave,
KR101022912B1 (en) 2008-11-28 2011-03-17 삼성전기주식회사 A printed circuit board comprising a metal bump and a method of manufacturing the same
WO2011132463A1 (en) * 2010-04-23 2011-10-27 株式会社メイコー Printed substrate manufacturing method and printed substrate employing same
JP2011228605A (en) * 2010-04-23 2011-11-10 Meiko Electronics Co Ltd Method of manufacturing printed board, and printed board using the same
CN102870510A (en) * 2010-04-23 2013-01-09 名幸电子有限公司 Printed substrate manufacturing method and printed substrate employing same
TWI422297B (en) * 2010-04-23 2014-01-01 Meiko Electronics Co Ltd A printed circuit board manufacturing method and use of the printed circuit board has this
US9185811B2 (en) 2010-04-23 2015-11-10 Meiko Electronics Co., Ltd. Method of producing printed circuit board, and printed board produced by the method
JP2012231159A (en) * 2012-06-29 2012-11-22 Nippon Mektron Ltd Printed wiring board and manufacturing method thereof
JP2017038044A (en) * 2015-08-06 2017-02-16 新光電気工業株式会社 Wiring board and manufacturing method of the same, and electronic component device
WO2023223641A1 (en) * 2022-05-20 2023-11-23 パナソニックIpマネジメント株式会社 Mounting substrate and mounting substrate manufacturing method

Similar Documents

Publication Publication Date Title
JP5101169B2 (en) Wiring board and manufacturing method thereof
US8379401B2 (en) Wiring board, method of manufacturing the same, and semiconductor device having wiring board
JP2007250925A (en) Wiring structure and its method for manufacturing
KR20170037331A (en) Printed circuit board and method for manufacturing the same
US20160095215A1 (en) Printed wiring board and method for manufacturing the same
CN112992504A (en) Electronic component
CN103747616A (en) Method for manufacturing module with built-in component, and module with built-in component
US8349736B2 (en) Semiconductor device manufacturing method and semiconductor device
JP2008016817A (en) Buried pattern substrate and its manufacturing method
JP2010171387A (en) Circuit board structure and production method therefor
JP2006339186A (en) Wiring board and its manufacturing method
CN108934122B (en) Printed circuit board with built-in electronic component
JP2009253294A (en) Wiring substrate and method for manufacturing the wiring substrate
KR20070068268A (en) Method for manufacturing wiring board
JP6084283B2 (en) Component built-in substrate and manufacturing method thereof
JP2013070043A (en) Single-sided printed wiring board and manufacturing method therefor
JP2019021863A (en) Multilayer substrate
JP4759041B2 (en) Electronic component built-in multilayer board
CN110691456B (en) Circuit board structure with joint filling layer
JP4638657B2 (en) Electronic component built-in multilayer board
JP5671857B2 (en) Manufacturing method of wiring board with embedded parts
JP4341328B2 (en) Manufacturing method of semiconductor device
JP2006049536A (en) Multilayer circuit board
JP4193479B2 (en) Manufacturing method of element mounting substrate
CN114900994B (en) Embedded circuit type circuit board and preparation method thereof