JP2012230039A - 温度センサー - Google Patents
温度センサー Download PDFInfo
- Publication number
- JP2012230039A JP2012230039A JP2011099226A JP2011099226A JP2012230039A JP 2012230039 A JP2012230039 A JP 2012230039A JP 2011099226 A JP2011099226 A JP 2011099226A JP 2011099226 A JP2011099226 A JP 2011099226A JP 2012230039 A JP2012230039 A JP 2012230039A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- measurement
- film transistor
- temperature
- capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 claims abstract description 233
- 238000005259 measurement Methods 0.000 claims description 261
- 238000009529 body temperature measurement Methods 0.000 abstract description 34
- 239000010410 layer Substances 0.000 description 27
- 239000000758 substrate Substances 0.000 description 26
- 239000003990 capacitor Substances 0.000 description 22
- 239000010408 film Substances 0.000 description 21
- 230000014509 gene expression Effects 0.000 description 20
- 238000012545 processing Methods 0.000 description 19
- 238000000034 method Methods 0.000 description 15
- 230000008859 change Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 239000000853 adhesive Substances 0.000 description 10
- 230000001070 adhesive effect Effects 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 10
- 239000002985 plastic film Substances 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 9
- 229920006255 plastic film Polymers 0.000 description 8
- 238000012546 transfer Methods 0.000 description 8
- 239000011521 glass Substances 0.000 description 7
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000002360 preparation method Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 238000000691 measurement method Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000003321 amplification Effects 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 230000005641 tunneling Effects 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- 101100328518 Caenorhabditis elegans cnt-1 gene Proteins 0.000 description 2
- 206010037660 Pyrexia Diseases 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000001174 ascending effect Effects 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 229920000301 poly(3-hexylthiophene-2,5-diyl) polymer Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- OVSKIKFHRZPJSS-UHFFFAOYSA-N 2,4-D Chemical compound OC(=O)COC1=CC=C(Cl)C=C1Cl OVSKIKFHRZPJSS-UHFFFAOYSA-N 0.000 description 1
- DZUNDTRLGXGTGU-UHFFFAOYSA-N 2-(3-dodecylthiophen-2-yl)-5-[5-(3-dodecylthiophen-2-yl)thiophen-2-yl]thiophene Chemical compound C1=CSC(C=2SC(=CC=2)C=2SC(=CC=2)C2=C(C=CS2)CCCCCCCCCCCC)=C1CCCCCCCCCCCC DZUNDTRLGXGTGU-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 229920002457 flexible plastic Polymers 0.000 description 1
- 230000008014 freezing Effects 0.000 description 1
- 238000007710 freezing Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920000036 polyvinylpyrrolidone Polymers 0.000 description 1
- 235000013855 polyvinylpyrrolidone Nutrition 0.000 description 1
- 239000001267 polyvinylpyrrolidone Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000000638 stimulation Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
【解決手段】温度センサーは計測セルを含み、計測セルは、第一計測用薄膜トランジスターと第一容量素子と第二計測用薄膜トランジスターと第二容量素子とを少なくとも備え、第一容量素子は第一計測用薄膜トランジスターに接続し、第二容量素子は第二計測用薄膜トランジスターに接続し、第一計測用薄膜トランジスターの幅と第二計測用薄膜トランジスターの幅とが異なっている。薄膜トランジスターはマイクロメーター単位で形成できるため、大面積で空間分解能が極めて高い温度センサーを実現できる。加えて、第一計測用薄膜トランジスターと第二計測用薄膜トランジスターとが異なった温度範囲を対象として温度を計測するので、広い温度範囲に渡って正確な温度計測を実現できる。
【選択図】図3
Description
状に配置され、各計測セル内では薄膜トランジスターと抵抗体とが直列接続されていた。
抵抗体の電気抵抗は温度依存性を持つので、これを利用して温度が計測されていた。具体
的には、計測の際に、薄膜トランジスターをオン状態とした上で、抵抗体に電流を通し、
その電流値(抵抗体の電気抵抗)の変化を計測して、各計測セルの温度を計測していた。
に信頼感を抱けないという課題があった。即ち、電気抵抗を測定する抵抗体と薄膜トラン
ジスターとが直接結ばれており、しかも薄膜トランジスターをオン状態として計測する為
に、薄膜トランジスターの自己発熱が抵抗体の温度を上げ、正確な温度計測の妨げとなっ
ていた。加えて、電気抵抗の温度依存性が弱い為に、従来の面状温度センサーは僅かな温
度変化の計測を行いがたいという課題があった。この様に、従来の面状温度センサーは、
計測結果に信頼感を抱けず、計測分解能も低いという課題があった。換言すれば、高性能
で実用的な面状温度センサーが存在しない、という課題があった。
又は適用例として実現する事が可能である。
センサーであって、計測セルは、第一計測用薄膜トランジスターと、第一容量素子と、第
二計測用薄膜トランジスターと、第二容量素子と、を少なくとも備え、第一容量素子は第
一計測用薄膜トランジスターに接続され、第二容量素子は第二計測用薄膜トランジスター
に接続され、第一計測用薄膜トランジスターの幅と第二計測用薄膜トランジスターの幅と
が異なるか、又は、第一容量素子の容量と第二容量素子の容量とが異なる事を特徴とする
。
薄膜トランジスターはマイクロメーター単位で形成できる為、この構成によれば、空間
分解能が数マイクロメーターと極めて高い温度センサーを実現できる。加えて、温度の計
測期間に薄膜トランジスターは自己発熱しないので、正確な温度計測を実現できる。更に
、第一計測用薄膜トランジスターと第二計測用薄膜トランジスターとが異なった温度範囲
を対象として温度を計測するか、或いは第一容量素子と第二容量素子とが異なった温度範
囲を対象として温度を計測するので、広い温度範囲に渡って正確な温度計測を実現できる
。換言すれば、信頼性が高く、精密測定が可能で、広い温度範囲を計測する、実用的な面
状温度センサーを実現できる。
ターの幅をW01とし、第一容量素子の容量をC1とし、第二計測用薄膜トランジスターの
幅をW02とし、第二容量素子の容量をC2とした際に、C1/W01の値がC2/W02の値の
8倍から50倍の範囲にある事が好ましい。
この構成によれば、第一計測用薄膜トランジスターと第一容量素子とで比較的高い温度
範囲を対象として温度計測をし、第二計測用薄膜トランジスターと第二容量素子とで比較
的低い温度範囲を対象として温度計測をするので、広い温度範囲に渡って正確な温度計測
を行う事ができる。
測用薄膜トランジスターと第三容量素子とを少なくとも備え、第三容量素子は第三計測用
薄膜トランジスターに接続し、第三計測用薄膜トランジスターの幅は、第一計測用薄膜ト
ランジスターの幅とも、第二計測用薄膜トランジスターの幅とも、異なっている事が好ま
しい。
この構成によれば、第一計測用薄膜トランジスターと第二計測用薄膜トランジスターと
第三計測用薄膜トランジスターとが、それぞれ異なった温度範囲を対象として温度を計測
するので、極めて広い温度範囲に渡って正確な温度計測を実現できる。
測用薄膜トランジスターと第三容量素子とを少なくとも備え、第三容量素子は第三計測用
薄膜トランジスターに接続し、第三容量素子の容量は、第一容量素子の容量とも、第二容
量素子の容量とも、異なっている事が好ましい。
この構成によれば、第一容量素子と第二容量素子と第三容量素子とが、それぞれ異なっ
た温度範囲を対象として温度を計測するので、極めて広い温度範囲に渡って正確な温度計
測を実現できる。
ターの幅をW01とし、第一容量素子の容量をC1とし、第二計測用薄膜トランジスターの
幅をW02とし、第二容量素子の容量をC2とし、第三計測用薄膜トランジスターの幅をW0
3とし、第三容量素子の容量をC3とした際に、C1/W01の値がC2/W02の値の8倍から
50倍の範囲にあり、C2/W02の値がC3/W03の値の8倍から50倍の範囲にある事が
好ましい。
この構成によれば、第一計測用薄膜トランジスターと第一容量素子とで比較的高い温度
範囲を対象として温度計測をし、第三計測用薄膜トランジスターと第三容量素子とで比較
的低い温度範囲を対象として温度計測をし、第二計測用薄膜トランジスターと第二容量素
子とでこれらの中間の温度範囲を対象として温度計測をするので、著しく広い温度範囲に
渡って正確な温度計測を行う事ができる。
配置され、計測セルを選択する第一選択回路を備え、計測セルは第一の方向に沿って複数
個配置される事が好ましい。
この構成によれば、計測セルを第一の方向に複数個配置して、個別に選択するので、第
一の方向に関する温度の空間分布を計測できる。従って、温度が第一の方向に沿って異な
っていても、温度を場所の関数として定量的に正確に計測できる。
る第二の方向に沿って配置され、計測セルを選択する第二選択回路を備え、計測セルは第
二の方向に沿って複数個配置される事が好ましい。
この構成によれば、計測セルを第二の方向に複数個配置して、個別に選択するので、第
二の方向に関する温度の空間分布を計測できる。従って、温度が第二の方向に沿って異な
っていても、温度を場所の関数として定量的に正確に計測できる。
ターと第二薄膜トランジスターとを備え、第一薄膜トランジスターと第二薄膜トランジス
ターとは差動トランジスター対をなし、第一薄膜トランジスターのゲートは第一計測用薄
膜トランジスターのソース又はドレインの一方に接続される事が好ましい。
この構成によれば、各計測セルに差動トランジスター対が設けられている為に、面状の
温度センサーが大面積となっても、高精細になっても、高精度に温度を計測する事ができ
る。又、温度の計測期間と計測結果の出力期間とを分ける事ができるので、計測時に薄膜
トランジスターが自己発熱することなく、正確な温度測定が実現する。
や各部材を図面上で認識可能な程度の大きさとする為、各層や各部材毎に縮尺を異ならし
めてある。
「温度センサーの概要」
図1は、本実施形態に係わる温度センサーを模式的に示す斜視外観図である。以下、図
1を用いて、まず温度センサーの概要を説明する。
する基板2に形成される。基板2には計測セル(i,j)が行列状に複数個配置され、計
測回路3をなしている。各計測セルには、第一計測用薄膜トランジスターT01(以降単
にT01と略称する)と、第一容量素子Cp1(以降単にCp1と略称する)と、第二計
測用薄膜トランジスターT02(以降単にT02と略称する)と、第二容量素子Cp2(
以降単にCp2と略称する)と、が備えられている(図3参照)。Cp1はT01のソー
ス電極又はドレイン電極の一方に接続され、Cp2はT02のソース電極又はドレイン電
極の一方に接続されている。トランジスターのソース電極とドレイン電極とは電位に応じ
て入れ替わるが、以降は説明の便宜上、Cp1やCp2が接続している電極を、各トラン
ジスターのドレイン電極とする。T01のチャンネル形成領域の幅をW01とし(以降この
幅を単に幅W01と略称する)、Cp1の容量をC1とし(以降この容量を単に容量C1と略
称する)、T02のチャンネル形成領域の幅をW02とし(以降この幅を単に幅W02と略称
する)、Cp2の容量をC2とした場合(以降この容量を単に容量C2と略称する)、幅W
01に対する容量C1の比(C1/W01)と幅W02に対する容量C2の比(C2/W02)とが異
なった値となっている。具体的にこれを実現するには、幅W01と幅W02とを異ならしても
良いし、容量C1と容量C2とを異ならしても良いし、或いは幅(幅W01と幅W02)も容量
(容量C1と容量C2)も同時に異ならしても良い。ここでは、幅W01と幅W02とが異なる
と共に、容量C1と容量C2とが異なっている。
ー(T01やT02)のオフ電流により増減する現象を利用して、計測される。主には容
量に充電した電荷がオフ電流で減少する現象を利用して温度が計測されるが、これとは反
対に、空の容量にオフ電流で充電する現象を利用して温度計測を行っても良い。
基板2には、計測回路3の他に、出力回路4と、第一選択回路51と、第一処理回路5
2と、第二選択回路61と、第二処理回路62と、が設けられている。計測回路3に配置
された複数の計測セルは、計測回路3の外周部に配置された第一選択回路51と第二選択
回路61とにより、順次選択される。基板2の一辺を第一の方向(x軸に平行な方向で、
行方向とする)とし、第一の方向と交差する(ほぼ直交する)別の方向を第二の方向(y
軸に平行な方向で、列方向とする)とすると、第一選択回路51と第一処理回路52とは
、計測回路3の外側で第一の方向に沿って形成され、第二選択回路61と第二処理回路6
2とは、計測回路3の外側で第二の方向に沿って形成される。計測セルは第一の方向に沿
って複数個形成されると共に、第一選択回路51によって、第一の方向で選択される。同
様に、計測セルは第二の方向に沿って複数個形成されると共に、第二選択回路61によっ
て、第二の方向で選択される。選択された計測セルは出力回路4と接続され、温度計測が
なされる。こうして行列状に配置された計測セルにて順次温度が測定され、温度に関する
面分布が得られる。
図2は、本実施形態に係わる温度センサーの計測原理を説明する図である。以下、図2
を参照して、温度を計測する原理を説明する。
トランジスターの伝達特性は、一般にオン領域(図2の場合、ゲート電圧が閾値電圧の1
.5V程度以上)とオフ領域(図2の場合、ゲート電圧が0V程度以下)と閾値下領域(
図2の場合、ゲート電圧が0V程度から1.5V程度の間)とに分類される。それぞれの
領域はいずれも温度依存性を有するが、オフ領域に於ける温度依存性が一番強い。これは
オフ電流値がフェルミ関数の広がりに対して最も敏感に変化する為である。オフ電流は、
電子−正孔対の熱生成や、プールフレンケル効果を伴うフォノンアシステッドトネリング
、バンド間トネリングなどの機構に起因する。フェルミ関数は、僅かな温度変化でも指数
関数的に変化して、これらの機構(取り分け、電子−正孔対の熱生成やプールフレンケル
効果を伴うフォノンアシステッドトネリング)に強く影響する。その為にオフ電流値の温
度依存性は極めて強くなる。実際に図2から、200℃のオフ電流は50℃のオフ電流の
数千倍になっている事が判る。これに対して、同じ温度変化の際にオン電流は数倍しか増
えていない。即ち、オフ電流は温度に対してオン電流よりも1000倍敏感で有る事にな
る。大雑把に云って、温度が50℃上昇する毎にオフ電流は10倍になる。言い換えれば
、温度が5℃上昇しただけでも、オフ電流は26%も増加する事になる。要するにほんの
僅かの温度変化であっても、オフ電流値は計測可能な大きな変化を示すので、高精度な温
度計測が実現する事になる。この様に、計測用薄膜トランジスターのオフ電流は温度に応
じて激しく変化するので、容量(容量C1や容量C2)に蓄積された電荷量も温度に応じて
変化する。この電荷量の変化(又は容量電位の変化)を計量する事で温度が計測される。
図3は、本実施形態に係わる温度センサーの回路を説明する図である。以下、図3を参
照して、温度センサーの回路を説明する。尚、N型薄膜トランジスターのソースドレイン
は、両者を比較して電位の高い方がドレインになり、電位の低い方がソースとなる。参考
の為に、図3には各薄膜トランジスターのソースドレインをそれぞれsとdとで記載して
ある。
温度センサー1は計測回路3と出力回路4、第一選択回路51、第一処理回路52、第
二選択回路61、第二処理回路62とを有する。計測回路3には計測セル(i,j)がM
行N列の行列状に配置されている。MとNは1以上の整数である(1≦i≦M、1≦j≦
N)。第一選択回路51は第一の方向に関してM行の行線R(i)から特定の一本の行線
を選択する。従って、第一選択回路51は行選択回路でもある。第一選択回路51にはシ
フトレジスターやデコーダーが使用される。第一処理回路52は第一選択回路51からの
選択信号を計測に適する様に加工する。具体的には選択電位を変換するレベルシフターや
、高速で安定的に行線を選択する様にバッファーを備える。第二選択回路61は第二の方
向に関してN列の列線CL(j)から特定の一本の列線を選択する。従って、第二選択回
路61は列選択回路でもある。第二選択回路61にはシフトレジスターやデコーダーが使
用される。第二処理回路62は第二選択回路61からの選択信号を計測に適する様に加工
する。具体的には選択電位を変換するレベルシフターや、高速で安定的に列線を選択する
様にバッファーを備える。
第二処理回路62は、上述の回路の他に、列選択トランジスターT3CとT4Cとを含
む。列選択トランジスターT3CとT4Cとは、列毎にペアとなって設けられる。出力回
路4はLDOUT及びXLDOUTとして計測結果を出力する。これらの回路の内で、計
測回路3と出力回路4、第二処理回路62の内の列選択トランジスターT3CとT4Cと
が薄膜トランジスターで形成される。本実施形態では、これらの他に第一選択回路51と
第一処理回路52、第二選択回路61、もCMOS構成の(N型及びP型の)薄膜トラン
ジスターで形成されたが、第一選択回路51と第一処理回路52、第二選択回路61、第
二処理回路62の内の列選択トランジスターT3CとT4C以外の回路は、外付けのシリ
コンICチップにて形成されても良い。
Cp2と、を有している。Cp1やCp2は誘電体膜を第一電極と第二電極とで挟持して
いる。T01のドレイン電極はCp1の第一電極に接続し、ソース電極は充電用列線CC
に接続し、ゲート電極は充電用行線RCに接続している。Cp1の第二電極は第二電源(
この場合、負電源Vss)に接続している。同様に、T02のドレイン電極はCp2の第一
電極に接続し、ソース電極は充電用列線CCに接続し、ゲート電極は充電用行線RCに接
続している。Cp2の第二電極は第二電源に接続している。T01とT02とではチャン
ネル形成領域幅が異なっており、幅W01は1μmで、幅W02は10μmである。又、Cp
1とCp2とでは容量が異なっている。Cp1は、第一電極と第二電極のサイズが200
μm×200μmで、誘電体膜(好適例としてSiO2)の厚みが69nmで有るので、
容量C1は20pFである。一方、Cp2は、第一電極と第二電極のサイズが200μm
×100μmで、誘電体膜の厚みは同じく69nmで有るので、容量C2は10pFであ
る。この結果、C1/W01の値は20pF/μmとなり、C2/W02の値は1pF/μmと
なるので、C1/W01の値はC2/W02の値の20倍となっている。
1やCp2と云った容量素子の第一電極電位)に関する情報を出力する事で、計測される
。以下、T01とT02を区別する必要がない場合、計測用薄膜トランジスターの総称と
してT0と略す。同様に、Cp1とCp2とを区別する必要がない場合、容量素子の総称
としてCpと略す。温度計測を正確に行うべく、計測用薄膜トランジスターT0は差動増
幅回路の一部分を備えている。差動増幅回路の一部とは差動トランジスター対と行選択ト
ランジスター対である。差動トランジスター対は、第一薄膜トランジスターT1と第二薄
膜トランジスターT2とからなる。行選択トランジスター対は行選択トランジスターT3
RとT4Rとである。
接続されている。従って、第一薄膜トランジスターT1のゲート電位は温度に応じて変化
する。一方、第二薄膜トランジスターT2のゲートには基準信号Vrefが供給され、第二
薄膜トランジスターT2は基準トランジスターとして動作する。こうして第一薄膜トラン
ジスターT1の電気特性と第二薄膜トランジスターT2の電気特性とが比較され、計測セ
ルに於ける温度が計測される。言い換えると、第一薄膜トランジスターT1のゲート電位
と第二薄膜トランジスターのゲート電位との相違が差動増幅され、計測セルに於ける温度
が電圧値又は電流値として出力される。
を為しているので、互いに対称に配置されている。即ち、両トランジスターのドレインが
第一電源に接続され、電源に対して両トランジスターは並列に配置されている。第一電源
は正電源Vddである。尚、計測誤差を小さくする為に、第一薄膜トランジスターT1のゲ
ート容量は、容量素子Cpの容量よりも著しく小さくされている。著しく小さいとは、具
体的には10分の1以下である。実際に、第一薄膜トランジスターT1のゲート容量は、
0.005pF(例えば、ゲート面積10μm2、ゲート絶縁膜SiO2、ゲート絶縁膜厚
69nm)程度から0.05pF(例えば、ゲート面積100μm2、ゲート絶縁膜Si
O2、ゲート絶縁膜厚69nm)程度の範囲にあるが、容量素子Cpの容量は1pF以上
なので、第一薄膜トランジスターT1のゲート容量は、容量素子Cpの容量の20分の1
以下となっている。
し、ソースはj列目の奇数列線CO(j)を介してj列目の列選択トランジスターT3C
のドレインに接続している。同様に、行選択トランジスターT4Rのドレインは第二薄膜
トランジスターT2のソースに接続し、ソースはj列目の偶数列線CE(j)を介してj
列目の列選択トランジスターT4Cのドレインに接続している。T01に付属する行選択
トランジスターT3RとT4Rとのゲートは2i−1行目の行線R(2i−1)に接続す
る。又、T02に付属する行選択トランジスターT3RとT4Rとのゲートは2i行目の
行線R(2i)に接続する。こうして、列選択トランジスターT3Cと行選択トランジス
ターT3Rとで第三薄膜トランジスターT3をなし、列選択トランジスターT4Cと行選
択トランジスターT4Rとで第四薄膜トランジスターT4をなす。
を出力回路4に備え、第五薄膜トランジスターT5と第六薄膜トランジスターT6とはカ
レントミラー対をなしている。カレントミラー対とは、両トランジスターのソースが共通
に接続され、ゲートに同電位を印加する事で、飽和動作時(Vds>Vgs−Vth>0)に、
両トランジスターのドレイン電位が多少異なっていても、同じ電流を通すトランジスター
対である。ここでは両薄膜トランジスターのゲートは第五薄膜トランジスターのドレイン
に接続している。更に、第五薄膜トランジスターT5のドレインは列選択トランジスター
T3Cのソースに接続し、第六薄膜トランジスターT6のドレインは列選択トランジスタ
ーT4Cのソースに接続する。
トランジスターT7は電流源トランジスターである。電流源トランジスターとは、飽和動
作し、ドレイン電位が多少変動しても常に一定電流を供給するトランジスターである。第
五薄膜トランジスターT5のソースと第六薄膜トランジスターT6のソースとは、第七薄
膜トランジスターT7のドレインに接続し、第七薄膜トランジスターT7のソースは第二
電源に接続する。第二電源は負電源Vssである。第七薄膜トランジスターT7のゲートに
は第一制御信号Cnt1が供給される。第五薄膜トランジスターT5と第六薄膜トランジ
スターT6とが常に等しい電流を通し、第七薄膜トランジスターT7が一定電流を供給す
るので、第五薄膜トランジスターT5も第六薄膜トランジスターT6も常に同一電流(第
七薄膜トランジスターT7を通る電流の半分)を通す。
や行選択トランジスターを変えながらも、常に第一薄膜トランジスターT1と第五薄膜ト
ランジスターT5との間に配置され、第一薄膜トランジスターT1と第五薄膜トランジス
ターT5とを電気的に接続可能としている。同様に、第四薄膜トランジスターT4は、列
選択や行選択がなされる毎に列選択トランジスターや行選択トランジスターを変えながら
も、常に第二薄膜トランジスターT2と第六薄膜トランジスターT6との間に配置され、
第二薄膜トランジスターT2と第六薄膜トランジスターT6とを電気的に接続可能として
いる。即ち、2i−1行目の行線R(2i−1)に選択信号(高電位信号)が供給される
と、2i−1行目の計測セルに配置された第一薄膜トランジスターT1は奇数列線COに
電気的に接続され、第二薄膜トランジスターT2は偶数列線CEに電気的に接続される。
反対に行線R(2i−1)に非選択信号(低電位信号)が入ると、第一薄膜トランジスタ
ーT1と奇数列線COとは電気的に絶縁され、第二薄膜トランジスターT2と偶数列線C
Eとは電気的に絶縁される。
択信号(高電位信号)が入ると、j列目の列選択トランジスターT3Cがオン状態となる
ので、j列目の奇数列線COと第五薄膜トランジスターT5とが接続される。その結果、
i行j列の計測セル(i,j)に位置しT01に付属する第一薄膜トランジスターT1と
第五薄膜トランジスターT5とは電気的に接続される。同様に、j列目の列線CL(j)
に選択信号(高電位信号)が入ると、j列目の列選択トランジスターT4Cがオン状態と
なるので、j列目の偶数列線CEと第六薄膜トランジスターT6とが接続される。その結
果、i行j列の計測セル(i,j)に位置しT01に付属する第二薄膜トランジスターT
2と第六薄膜トランジスターT6とは電気的に接続される。反対に、j列目の列線CL(
j)に非選択信号(低電位信号)が入ると、j列目の列選択トランジスターT3CとT4
Cとがオフ状態となるので、出力回路4とj列目の奇数列線CO及びj列目の偶数列線C
Eとは電気的に絶縁される。この様に複数の計測セルの内で、行線と列線とで選択された
計測セル内の差動トランジスター対が出力回路4と接続する。出力回路4からの計測結果
は、第六薄膜トランジスターT6のドレイン電位V6がLDOUTとして出力され、第五
薄膜トランジスターT5のドレイン電位V5がXLDOUTとして出力される。
要に応じてレベルシフトし、レベルシフターからの出力はバッファーで補強されている。
即ち、列選択トランジスターT3CとT4Cとは第二選択回路61にて制御される。又、
行線Rに供給される選択信号乃至は非選択信号は、第一選択回路51からの出力を必要に
応じてレベルシフトし、レベルシフターからの出力はバッファーで補強されている。即ち
、行選択トランジスターT3RとT4Rとは第一選択回路51にて制御される。尚、ここ
では行選択がなされた状態で列選択を行ったが、列選択がなされた状態で行選択を行って
も良い。又、ここでの奇数列線とは単なる名称で、奇数番号のトランジスター列(T1や
T3)に設けられた列線を意味し、偶数列線も同様に単なる名称で、偶数番号のトランジ
スター列(T2やT4)に設けられた列線を意味する。
と2個の容量素子(Cp1とCp2)とが設けられているが、本実施形態はこの例に限ら
れない。kを2以上の整数として、一つの計測セル内にk個の計測用薄膜トランジスター
(T01とT02、、、T0k)とk個の容量素子(Cp1とCp2、、、Cpk)とを
設けても良い。この場合、qを1以上でk以下の整数として、第q計測用薄膜トランジス
ターT0qと第q容量素子Cpqとが接続され、k個のCq/W0qの値は皆異なっている
。更に、一つの計測セルに対して、k本の行線が配備される。具体的には、T01に付属
する行選択トランジスターT3RとT4Rとのゲートはki−(k−1)行目の行線R(
ki−k+1)に接続し、T0qに付属する行選択トランジスターT3RとT4Rとのゲ
ートはki−(k−q)行目の行線R(ki−k+q)に接続する。
量の比を幅容量比と称す。計測用薄膜トランジスターのオフ電流値はチャンネル形成領域
幅に比例する。その為に、幅容量比は、容量に充電された電荷の放電のしにくさを定量的
に表現している事になる。例えばCpqを時刻0に正電源電位Vddに充電し、時間tだけ
T0qのオフ電流で電荷を漏らした場合、時刻tに於けるCpqの第一電極電位Vq(t
)は、Vq(t)=Vddexp(−t/τq)と記載される。ここでτqは時定数であり、
比例係数Aを用いて、τq=ACq/W0qと表現される。又、比例係数AはsmF-1の単位
次元を持ち、A=A0exp(ε/kBT)にて表現される。ここでTは絶対温度で表現し
た温度であり、kBはボルツマン定数でkB=8.61×10-5eV/Kである。本実施形
態では、プレイクスポネンシャルファクターはA0=1.595×10-8ms・μm/p
Fで、活性化エネルギーはε=0.517eVであった。オフ電流の発生機構の主体がプ
ールフレンケル効果を伴うフォノンアシステッドトネリングである為に、価電子帯からシ
リコンバンドギャップの中心付近への電子励起エネルギーが活性化エネルギーに相当して
いる。但し、これらの値(取り分けプレイクスポネンシャルファクターA0)は薄膜トラ
ンジスター固有の値で、薄膜トランジスターの構造や製造方法に応じて異なって来る。
ら95%の範囲に入る時である。即ち、0.05≦Vq/Vdd≦0.95の際に、正確な
温度計測が可能になる。この事は、後に図4を用いて説明する計測期間MPがtMPの場合
、0.3338≦(ACq)/(tMPW0q)≦19.50を意味する。従って、この式を
満たす様に計測期間MPの長さtMPと幅容量比とを定める。前述の如く、q個目の幅容量
比Cq/W0qは、T0qのオフ電流に依るCpqの第一電極電位降下の時定数に比例する
。この為、k個の幅容量比が皆異なっていれば、単一の計測期間で異なった温度範囲にて
温度を計測できる事になる。即ち、幅広い温度範囲にて温度を計測できる。k個の幅容量
比Cq/W0qを大きい順にC1/W01>C2/W02>・・・>Ck/W0kと並べた時に、或る
幅容量比がそれよりも一つ小さい値の幅容量比のほぼ20倍となっているのが理想的であ
る。図2に示される様に、オフ電流値の対数が温度に概ね比例するので、ほぼ20倍(2
×10倍)とは10のベキで考えられねばならず、その値は大凡2×100.6(8倍)か
ら2×101.4(50倍)となる。即ち、8×Cq+1/W0q+1≦Cq/W0q≦50×Cq+1/
W0q+1を満たす様に各幅容量比を定める。但しここでのqは1以上のk−1以下の整数で
ある。
Cpqの第一電極での電位降下の時定数は、Cpq+1の第一電極での電位降下の時定数
の20倍となる。その結果、T01とCp1とで高い温度範囲を計測し、T02とCp2
とでそれよりも低い温度範囲を計測出来る事になる。同時にそれぞれの計測温度範囲が僅
かに重なり、両者の間で計測されない温度範囲は無くなる。即ち、T01とCp1とで計
測する温度範囲の下限がT02とCp2とで計測する温度範囲の上限よりも低くなり、広
い温度範囲を漏れなく温度計測できる事になる。計測方法は後に詳述するが、例えば計測
期間MPを2.5ミリ秒とし、3個の幅容量比を用いた場合の計測範囲を表1に示す。
に入る場合)で、網掛けのセルがこの温度範囲を外れる場合である。表1の第3列から第
5列は時定数τqを表し、第6列から第8列は時定数τqを計測期間MPの長さtMPにて割
った値を示す。表1の第3列と第6列から分かる様に、T01とCp1とでは(q=1)
、50℃から130℃の範囲で温度を精密に計測できる。一方、第4列と第7列からは、
T02とCp2とでは(q=2)、10℃から60℃の範囲で温度を精密に計測できる事
が分かる。又、第5列と第8列からは、T03とCp3とでは(q=3)、−30℃から
10℃の範囲で温度を精密に計測できる事が分かる。こうして、一つの計測セルに計測用
薄膜トランジスターT0とそれに接続する容量素子Cpとの組を3組設ける事で、−30
℃から130℃迄の広い温度範囲を、短時間で正確に計測できる訳である。
図4は、本実施形態に係わる温度センサーにて温度を計測する際に、回路を駆動させる
タイミングチャートを説明する図である。以下、図4を参照して、温度センサーを用いた
計測方法を説明する。
測用薄膜トランジスターT0をオン状態として、容量素子Cpを所定の電位に充電する。
計測期間MPには計測用薄膜トランジスターT0をオフ状態として、第一薄膜トランジス
ターT1と容量素子Cpから先に充電された電荷を漏らす。漏れ電荷量は温度依存性を示
すので、温度に応じて第一薄膜トランジスターT1のゲート電位は低下する。出力期間O
Pには低下したゲート電位に応じた出力を各計測セルから取り出す。これが温度計測の基
本サイクルである。
の電位値を定める。上述の如く、温度センサー1は、基準トランジスターである第二薄膜
トランジスターT2の電気特性と、温度に応じてゲート電位が変化する第一薄膜トランジ
スターT1の電気特性とが比較される。一方で、薄膜トランジスターはトランジスター毎
に電気特性が僅かに異なるのが一般である。これを補正する為に、計測セル毎に基準温度
に対応する基準信号Vrefの値を定める。以下に基準信号Vrefの値を定める具体的な手法
を記す。
基準温度となる様にする。基準温度は測定対象温度範囲内で適宜設定される。基準温度は
大凡その範囲の下限値とするのが望ましい。例えば測定対象温度範囲が寒冷地の冬の温度
で、−20℃から30℃の範囲にあると予想される場合、基準温度は−20℃程度に設定
する。
、数式1で表される仮の基準高電位Hrを設定する。
5−V6)の平均値がほぼゼロになる様に計測期間MPの時間を定める。即ち、数式2とな
る様に計測期間MPの長さを定める。ほぼゼロとは、出力結果の平均値が概ね−0.4V
から+0.4Vの範囲に入る事を意味する。
温度計測を行う。その際に、LDOUT出力とXLDOUT出力とが等しくなる様に(V
5=V6となる様に)差動トランジスター対毎に提供するVrefの基準高電位値を定め、こ
れを外部コントローラーに設けられている記憶装置に記憶させる。その後に温度センサー
1を計測対象に配置し、計測を開始する。
回路51や第一処理回路52、第二選択回路61、第二処理回路62などに適当な信号や
電源を供給し、その結果、各行線や列線、出力回路4等には図4に示す、以下の様な信号
が供給される。
Cを第二高電位H2とし、次いで負電源電位Vssに戻す。次に充電用列線CCの電位を負
電源電位Vssに戻す。これに依り総ての計測セルで、総ての容量素子Cpの第一電極が正
電源電位Vddへと充電される。尚、負電源電位Vssとは正電源電位Vddよりも低い電位で
、例えばVss=0V(接地電位)である。又、正電源電位は、例えばVdd=4.8Vで、
第二高電位は、例えばH2=7.3Vである。
電位Vssとする。この結果、計測用薄膜トランジスターT0はオフ状態となり、温度に応
じたオフ電流を充電用列線CCに漏らす。こうして計測期間MPの終了時には第一薄膜ト
ランジスターT1のゲート電位は第一高電位H1となる。
号Cnt1に第三高電位H3を供給する。この値は、例えばH3=1.6Vである。出力期
間OPでは、まず、行線R(1)からR(kM)が一本ずつ交替に選択される。通常は1
行目の行線R(1)から最終行のkM行目の行線R(kM)へと順番に選択されて行く。
行線には、選択持に選択信号電位(第二高電位H2)供給され、非選択時には非選択信号
電位(負電源電位Vss)が供給される。
替に選択される。通常は1列目の列線CL(1)から最終列のN列目の列線CL(N)へ
と順番に選択されて行く。列線には、選択持に選択信号電位(第二高電位H2)が供給さ
れ、非選択時には非選択信号電位(負電源電位Vss)が供給される。
から特定の一組が選択される。この選択された組に対応する基準高電位を外部コントロー
ラーの記憶装置より読み出して、Vrefとする。第二薄膜トランジスターT2のゲートに
供給される基準高電位は、その組の計測用薄膜トランジスターT0が基準温度に等しけれ
ば、出力電圧がV5=V6となる様に設定されているので、V5乃至はV6の値を読むと、選
択された組の温度が分かる。例えば、選択された組が基準温度よりも低温であると、漏れ
電流は少ないので、第一高電位(第一薄膜トランジスターT1のゲート電位)は基準高電
位(第二薄膜トランジスターT2のゲート電位)よりも高くなる。その結果、LDOUT
(V6)の電位は低くなり、XLDOUT(V5)の電位は高くなるので、V5−V6の値は
正になる。反対に、選択された組が基準温度よりも高温であると、LDOUT(V6)の
電位は高くなり、XLDOUT(V5)の電位は低くなるので、V5−V6の値は負になる
。この計測方法では、出力期間を通じて、容量素子Cpに残留する電荷が維持される。即
ち非破壊にて(測定が測定対象物に影響することなく、即ち、電荷量を変動させることな
く)温度計測が行われ、それ故に温度センサーが大面積になっても高精細になっても、正
確な計測が行われる事になる。
温度センサーを使用する際には、低頻度測定モードと高頻度測定モードとを設けても良
い。低頻度測定モードとは高頻度測定モードに備えて低頻度で計測を繰り返している期間
で有る。高頻度測定モードでは、温度センサーは高頻度で計測を繰り返している。例えば
、温度センサーを水道の凍結防止帯に内蔵させて使用する場合、暖かな日中は低頻度測定
モードとし、気温が低下し始めて凍結しそうな期間を高頻度測定モードとする。或いは、
温度の時間変化が緩やかな場合に低頻度測定モードとし、温度の時間変化が緩やかな場合
には高頻度測定モードとする。
で温度センサーは計測動作を行っているが、その計測頻度が異なる。低頻度測定モードで
は単位時間内に行われる計測回数が少なく、高頻度測定モードではこれが多い。M行N列
に配置された計測セルの総てを選択して計測する期間をフレーム期間とし、一つのフレー
ム期間から次のフレーム期間までの時間をスタンバイ期間とすると、計測頻度はフレーム
期間とスタンバイ期間との和の逆数(1/(フレーム期間+スタンバイ期間))となる。
即ち、高頻度測定モードに於ける計測頻度を、低頻度測定モードに於ける計測頻度よりも
大きくする。一例としては、高頻度測定モードではスタンバイ期間をゼロとし、フレーム
周波数(フレーム期間の逆数)と計測頻度とを一致させる。一方で、低頻度測定モードに
於けるスタンバイ期間は数ミリ秒以上の比較的長時間とし(例えば1秒)、低頻度測定モ
ードに於ける計測頻度をスタンバイ期間の逆数にほぼ一致させる。
に於いては消費電力を低減でき、高頻度測定モードに於いては時間分解能を最大にする事
ができる。尚、ここでは低頻度測定モードでも高頻度測定モードでもフレーム期間を同一
とし、スタンバイ期間を変えたが、これに限らず、フレーム期間を低頻度測定モードと高
頻度測定モードとで変えても構わない。即ち、高頻度測定モードに於けるクロック周波数
の方を低頻度測定モードのクロック周波数よりも高くして、高頻度測定モードに於ける計
測頻度を高くしても良い。
図5は、本実施形態に係わる温度センサーにて温度を計測する際の等価回路図である。
次に、図5を参照して、高感度で高性能な計測を実現する為の条件を示す。以下、第一薄
膜トランジスターT1をT1と略称する。第二薄膜トランジスターT2から第七薄膜トラ
ンジスターT7も同様に略す。尚、T3のドレイン電位をV3で表し、T4のドレイン電
位をV4、T7のドレイン電位をV7、で表す。
T4は選択トランジスターで、出力電位範囲を広くする視点から、線型動作が望ましい。
従って、T3とT4とに関しては、ソースドレイン電圧Vdsは出来る限り小さく、V3=
V5やV4=V6となるのが望ましい。T5とT6とはカレントミラー対で飽和動作でなけ
ればならない。又、T7は電流源トランジスターなので、矢張り飽和動作でなければなら
ない。
成領域の長さ、Coxは単位面積当たりのゲート絶縁膜容量、μは移動度である。すると、
飽和特性の近似式は数式4で表される。
Vth変動は僅かであると近似する。即ち、T1からT7のVthは総て等しいと近似する。
又、Vthは正であるとし、全体の電流(T7の電流)を2Iとする。まず、T1からT7
のZをZ1からZ7で表し、これらを数式6の関係とする。
されるのが望ましい。
が満たされるのが望ましい。
のが望ましい。
のが望ましい。
されるのが望ましい。
和条件が満たされるのが望ましい。
れるのが望ましい。
関する数式21に対して、数式36とする。
満たすかを示す。
に満たされる。
確実に満たされる。
4とで満たされる。
る。
る。
計測期間MPに放電させる。第一高電位H1と基準高電位Hrとが等しい時に、出力(V5
−V6)がゼロになるので、第一高電位H1の左辺を満たし易くする為に、仮の基準高電位
を数式53の右辺と左辺との中間を取り、数式1の様に設定する。
きる。尚、数式54では数式24を配慮している。
3倍の時でも、数式43と数式42とから、数式55が得られる。
ターは飽和動作する。同様にT2、T6、T7にもほぼ均等なドレイン電圧が掛かり、飽
和動作する。Vddが3倍よりも大きくなると、T1やT5、T7に掛かるソースドレイン
電圧は更に高くなるので、差動増幅範囲は更に広がる。
関する数式25、Hrに関する数式1とを満たす様にする。一例としては、Vth=1.5
Vとして、δ=0.1V、γ=1Vとし、正電源電位Vdd=4.8V、第三高電位H3=
1.6V、第二高電位H2=7.3V、仮の基準高電位Hr=4.05Vとする。
6とする。
現する。但し、T3とT4とは、実際には列選択トランジスターと行選択トランジスター
との直列接続なので、列選択トランジスターや行選択トランジスターのZはZ3やZ4の二
倍とする。即ち、T3CやT3R、T4C、T4RのZをそれぞれZ3C、Z3R、Z4C、Z
4Rにて表現した時に数式57とする。
図6は、本実施形態に係わる温度センサーで使用される各種回路の平面レイアウトを説
明する図で、(a)は出力回路、(b)は列選択トランジスター、(c)は計測セル(i
,j)である。以下、図6を参照して、これらの回路の平面レイアウトを説明する。
の他に、ゲート電極を構成するゲート配線金属層GMと、ソースドレイン電極に主として
接続するソース配線金属層SMとを有する。これら三層の間には絶縁膜が設けられて、コ
ンタクトホールで接続されぬ限り、電気的に分離されている。図6(a)に示す様に、カ
レントミラー対T5とT6とは平面的に隣接して形成される。即ち、T5の半導体層SL
とT6の半導体層SLとは隣り合わせに配置される。両半導体層は、それらの間に別の半
導体層が位置することはなく、デザインルールが許す限り、出来る限り近くに配置される
。ゲート電極は無論共通で、T5のゲート電極とT6のゲート電極が直線になる様に、最
短距離で配置される。また、両トランジスターのソースはゲート配線金属層GMにて接続
され、T7のドレインに接続される。T5とT6との配置が近く、ゲート電極が最短距離
で形成され、ソースコンタクトがゲート配線金属層GMにて接続される為、両トランジス
ターの温度はほぼ等しくなり、カレントミラー対は正確に動作する事になる。
スターの半導体層SLを隣接させ、ゲート電極が直線になる様に配置される。これにより
、両トランジスターの温度がほぼ等しくなり、列選択トランジスター対に起因する増幅誤
差を最小とできる。
配置され、両トランジスターのドレインがゲート配線金属層GMにてVddに接続される。
これにより、両トランジスターの温度がほぼ等しくなり、正確な差動増幅がなされる。又
、行選択トランジスター対T3RとT4Rも両トランジスターの半導体層SLを隣接させ
、ゲート電極が直線になる様に配置される。これにより、両トランジスターの温度がほぼ
等しくなり、行選択トランジスター対に起因する増幅誤差を最小とできる。
温度センサー1では、柔軟性を有するプラスチックフィルムの基板2に薄膜回路を形成
してあるが、ここでは温度センサー1の製造方法を述べる。具体的には、最初にガラス基
板に形成された薄膜回路を剥離して、プラスチックフィルムに転写する方法で温度センサ
ー1を製造する。
0nm程の水素化非晶質シリコン膜である。この剥離層上に下地絶縁膜となる酸化硅素膜
を成膜した後に、薄膜トランジスターなどからなる薄膜回路を製造する。薄膜回路は、公
知の低温工程多結晶シリコン薄膜トランジスターの製造方法を適応する。具体的には、下
地絶縁膜上にレーザー結晶化された多結晶シリコン半導体層を設け、その後に、酸化硅素
膜を用いたゲート絶縁層と、アルミニウム又はアルミニウムに添加物を加えた金属を用い
たゲート電極(ゲート配線金属層GM)とを作成する。更に、酸化硅素膜を用いた第一層
間絶縁層、アルミニウム又はアルミニウムに添加物を加えた金属を用いたソースコンタク
ト及びドレインコンタクト(ソース配線金属層SM)、ポリイミド系の樹脂を用いた第二
層間絶縁層(保護膜)、インジウム錫酸化物(ITO:Indium Tin Oxid
e)を用いた電極端子(実装端子)を作成する。
り付ける。仮接着剤としては、アクリル系の樹脂に水溶性を与えるべくポリビニルピロリ
ドン樹脂を混合したものを用いる。仮転写基板は平滑なガラス基板である。
板を取り外す方法としては、製造元基板裏面からレーザー光を照射して剥離層の内部又は
界面に於ける密着力を弱め、次いで製造元基板と仮転写基板とを引き剥がす。こうする事
で薄膜回路は仮転写基板に移される。
薄膜回路裏面に存在する電荷を除去する。此により剥離帯電や乾燥時の空気との摩擦帯電
を或る程度除去できる。
クフィルムの第一面側に薄膜回路裏面を貼り付ける。プラスチックフィルムとしては、ポ
リイミドなどの耐熱性の高いフィルムを用いることができる。
側(第一面側と反対の面)に一時接着剤を用いて支持基板を接着する。この一時接着剤は
熱や紫外光などの刺激で容易に接着性を喪失する材料で、且つ先の仮接着剤を溶解する溶
媒には溶けない材質である。
を外す。その後、仮接着剤を洗浄して除去する。
際には異方性導電ペーストや異方性導電フィルムを実装端子とテープ配線との間に配置し
て両者を接着する。その後、熱や紫外光などの刺激を一時接着剤に加えて、支持基板を取
り外す。最後にテープ配線は温度センサー1の外に設けられた外部コントローラーに接続
される。こうして、温度センサー1が完成する。
00マイクロメーター程度の薄い金属箔や、厚みが10マイクロメーターから200マイ
クロメーター程度の薄いガラスであっても良い。これらの基板は可撓性を有するので、ロ
ボットの皮膚と云った様なあらゆる形状に適応できるが、平面形状の用途に温度センサー
1を使用する場合には、厚みが0.4mmから2mm程度のガラスを基板として使用して
も良い。又、製造方法も厚いガラスに薄膜回路を形成した後にガラスを薄く削る方法や、
プラスチックフィルムや金属箔に直接薄膜回路を形成する方法であっても良い。直接形成
する場合には非晶質シリコン薄膜トランジスターや、亜鉛又は錫を含む酸化物を半導体層
に利用した酸化物薄膜トランジスター等を利用することが出来る。
きる。
薄膜トランジスターはマイクロメーター単位で形成できるため、空間分解能が数マイク
ロメーターと極めて高い温度センサーを実現できる。又、トランジスターの自己発熱の影
響を受ける事なく、正確な温度計測が可能になる。更に、第一計測用薄膜トランジスター
と第二計測用薄膜トランジスターとが異なった温度範囲を対象として温度を計測するので
、広い温度範囲に渡って正確な温度計測を実現できる。
正確な温度計測を実現できる。
膜トランジスターと第一容量素子とで比較的高い温度範囲を対象として温度計測をし、第
二計測用薄膜トランジスターと第二容量素子とで比較的低い温度範囲を対象として温度計
測をするので、広い温度範囲に渡って正確な温度計測を行う事ができる。
一計測用薄膜トランジスターと第二計測用薄膜トランジスターと第三計測用薄膜トランジ
スターとが、それぞれ異なった温度範囲を対象として温度を計測するので、極めて広い温
度範囲に渡って正確な温度計測を実現できる。
それぞれ異なっているので、それぞれが異なった温度範囲を対象として温度を計測する事
が可能になり、極めて広い温度範囲に渡って正確な温度計測を実現できる。
/W03の値のほぼ8倍から50倍の範囲できるので、第一計測用薄膜トランジスターと第
一容量素子とで比較的高い温度範囲を対象として温度計測をし、第三計測用薄膜トランジ
スターと第三容量素子とで比較的低い温度範囲を対象として温度計測をし、第二計測用薄
膜トランジスターと第二容量素子とで中間の温度範囲を対象として温度計測を行い、著し
く広い温度範囲に渡って正確な温度計測を行う事ができる。
る温度の空間分布を計測できる。従って、温度が第一の方向に沿って異なっていても、正
確に温度を計測できる。
る温度の空間分布を計測できる。従って、温度が第二の方向に沿って異なっていても、正
確に温度を計測できる。
大面積となっても、高精細になっても、高精度に温度を計測する事ができる。又、温度の
計測期間と計測結果の出力期間とを分ける事ができるので、計測時に薄膜トランジスター
が自己発熱することなく、正確な温度測定が実現する。
「一つの差動入力対を複数の計測用薄膜トランジスターが兼用する形態」
図7は、実施形態2に係わる温度センサーの回路を説明する図である。以下、本実施形
態に係わる温度センサーについて説明する。尚、実施形態1と同一の構成部位については
、同一の番号を附し、重複する説明は省略する。
対の数が異なっている。それに伴って、計測セル内の回路形態も変わっている。それ以外
の構成は、実施形態1とほぼ同様である。
、T02と、Cp2と、T03と、Cp3と、が設けられている。T01とT02とT0
3のドレイン電極は、Cp1とCp2とCp3の第一電極にそれぞれ接続し、更にスイッ
チングトランジスターS1とS2とS3のソースドレイン電極の一方に接続している。こ
こでは、説明の便宜上、T01とT02とT03のドレイン電極が接続している電極を、
スイッチングトランジスターS1とS2とS3のソース電極とする。T01とT02とT
03のソース電極は充電用列線CCに接続し、ゲート電極は充電用行線RCに接続してい
る。Cp1とCp2とCp3の第二電極は第二電源(負電源Vss)に接続している。スイ
ッチングトランジスターS1とS2とS3のドレイン電極は第一薄膜トランジスターT1
のゲート電極に接続している。又、スイッチングトランジスターS1とS2とS3のゲー
ト電極は、それぞれスイッチング用行線RS(3i)とRS(3i−1)、RS(3i−
2)とに接続している。第一薄膜トランジスターT1と第二薄膜トランジスターT2のド
レイン電極は第一電源(正電源Vdd)に接続し、ソース電極は行選択トランジスターT3
RとT4Rのドレイン電極に接続している。行選択トランジスターT3RとT4Rのソー
ス電極は、それぞれj列目の奇数列線CO(j)と偶数列線CE(j)とに接続している
。行選択トランジスターT3RとT4Rのゲート電極は、共にi行目の行線R(i)に接
続している。
01は1μmで、幅W02は10μmで、幅W03は100μmある。又、Cp1とCp2とC
p3とでは、いずれも容量が異なっている。Cp1は、第一電極と第二電極のサイズが2
00μm×200μmで、誘電体膜(好適例としてSiO2)の厚みが69nmで有るの
で、容量C1は20pFである。一方、Cp2は、第一電極と第二電極のサイズが200
μm×100μmで、誘電体膜の厚みは同じく69nmで有るので、容量C2は10pF
である。Cp3は、第一電極と第二電極のサイズが100μm×100μmで、誘電体膜
の厚みは同じく69nmで有るので、容量C3は5pFである。この結果、C1/W01の値
は20pF/μmとなり、C2/W02の値は1pF/μmとなるので、C1/W01の値はC
2/W02の値の20倍となっている。又、C3/W03の値は0.05pF/μmとなるので
、C2/W02の値はC3/W03の値の20倍となっている。従って、実施形態1の表1に記
載されている様に、計測期間MPの長さが2.5ミリ秒の場合、T01とCp1との組が
50℃から130℃の温度範囲を計測でき、T02とCp2との組が10℃から60℃の
温度範囲を計測でき、T03とCp3との組が−30℃から10℃の温度範囲を計測でき
る。尚、スイッチングトランジスターS1とS2とS3のチャンネル形成領域幅Wsは計
測用薄膜トランジスターT0の最小幅の10分の1以下が好ましい。計測用薄膜トランジ
スターT0で一番幅が狭いのはT01で有るので、具体的にはWs≦W01/10とするの
が好ましい。こうすると計測期間MPにスイッチングトランジスターS1とS2とS3と
を介して第一薄膜トランジスターT1のゲート電極への漏れ電流が少なくなり、計測精度
が高められるからである。
ヴォアーの温度計測を行った際に、LDOUT出力とXLDOUT出力とが等しくなる様
に(V5=V6となる様に)差動トランジスター対毎に提供するVrefの基準高電位値を定
め、これを外部コントローラーに設けられている記憶装置に記憶させる。その後に温度セ
ンサー1を計測対象に配置し、計測を開始する。
これは、充電用列線CCを負電源電位Vssとした状態で、総ての計測用薄膜トランジスタ
ーT0と総てのスイッチングトランジスターSとを一時的にオン状態とする。このリセッ
ト動作後に総てのスイッチングトランジスターSをオフ状態として、容量素子Cpを充電
する。これは充電用列線CCを正電源電位Vddとした状態で、総ての計測用薄膜トランジ
スターT0を一時的にオン状態とする事で達せられる。
ての計測用薄膜トランジスターT0をオフ状態とする。
測セル(i,j)は、i行目の行線R(i)とj列目の列線CL(j)とに選択信号(第
二高電位H2)を供給する事で、選択される。計測セル(i,j)が選択されている状態
で、幅容量比Cq/W0qが小さい順にスイッチングトランジスターSを選択して行く。本
実施形態では最初にT03とCp3とを選択し(RS(3i−2)に第二高電位H2を供
給し)、次いでT02とCp2を選択し(RS(3i−1)に第二高電位H2を供給し)
、最後にT01とCp1を選択する(RS(3i)に第二高電位H2を供給する)。即ち
、各計測セルで測定対象温度範囲が低いT0qとCpqとの組から順に選択して行く。容
量素子の第一電極電位の低い順に計測する事で広い範囲の温度を正確に計測する事ができ
る。これは次の例から分かる。例えば温度が−10℃で有ったとする。この際に、Cp1
の第一電極電位は0.999Vddとなり、Cp2の第一電極電位は0.981Vddとなり
、Cp3の第一電極電位は0.687Vddとなる。従って、Cp3から測定して行けば、
正確な測定が為される。これに対して、もしCp3に先だってCp1又はCp2の測定が
なされると、その測定によって第一薄膜トランジスターT1のゲート電極が充電されるの
で、Cp3の測定時にそれが誤差として載って仕舞う。又、例えば温度が100℃で有っ
たとする。この際に、Cp1の第一電極電位は0.454Vddとなり、Cp2の第一電極
電位は0Vとなり、Cp3の第一電極電位も0Vである。従って、Cp3からCp2、C
p1へと測定しても、Cp3やCp2の測定がCp1の測定に影響することなく、正確な
測定が為される。この様に一つの計測セル内にk個の容量素子Cpqが設けられている場
合、幅容量比Cq/W0qの小さい順にスイッチングトランジスターSをオン状態にして
行き、測定対象温度範囲が低い順に各計測セルでの温度計測結果を出力する。
え、以下の効果を得る事ができる。
各計測セルで一つの差動トランジスター対を使用するので、少なくとも計測セル内では
差動トランジスター対に起因する計測誤差を完全に回避できる。その結果、より正確な計
測が実現される。又、各計測セルが有するトランジスター数が減るので、計測セルの面積
を狭くし得る。その結果、計測セルを高密度に配置する事ができ、温度計測に於ける空間
分解能を高める事が可能となる。
どを加える事が可能である。変形例を以下に述べる。
「回路がPMOSにて形成されている形態」
図8は、変形例1に係わる温度センサーの回路を説明する図である。以下、本変形例に
係わる温度センサーについて説明する。尚、実施形態1と同一の構成部位については、同
一の番号を附し、重複する説明は省略する。
本変形例(図8)は実施形態1(図3)と比べて、温度センサー1の回路を構成する薄
膜トランジスターの伝導型が異なっている。それ以外の構成は、実施形態1とほぼ同様で
ある。
と出力回路4、及び第二処理回路62の列選択トランジスター)を構成していたが、本変
形例ではP型の薄膜トランジスターT1からT7を用いてこれらの回路を構成する。この
場合、第一電源が負電源Vssとなり、第二電源が正電源Vddとなる。又、P型薄膜トラン
ジスターのソースドレインは電位の高い方がソースとなり、電位の低い方がドレインにな
る。図8には参考の為にソースとドレインとをsとdとで示してある。P型薄膜トランジ
スターとしては、半導体層にポリ(9,9−ジオクチルフルオレン−コージチオフェン)
(F8T2)や、ポリ(3−ヘキシルチオフェン)(P3HT)、ポリ[5,5’−ビス
(3−ドデシル−2チニル)−2,2’−ビチオフェン](PQT−12)、PBTTT
、ペンタセン等の有機物を使用した有機物薄膜トランジスターを使用することができる。
図4と同じだが、非選択期間の電位をVddとし、選択期間の各種高電位H2やH3、Hrを
Vddに対して負の絶対値が大きくなる様に変える。尚、P型薄膜トランジスターの閾値電
圧VthPは負である。具体的には、Vddに関する数式54は数式58へと変えられる。
0Vとし、Vdd=4.8V、H3=3.2V、H2=−2.5V、Hr=0.75Vとする
。ここでのH2様に、負電圧を準備するのが困難な場合、総ての電位が正になる様にVdd
とVssを一定量ずらしても良い。例えば、Vddに関する数式58を数式62へと変える。
を使用せずに、P型の薄膜トランジスターで温度センサー1を実現できる。
ターを総てP型の薄膜トランジスターで形成したが、これ以外にもこれらの回路の一部を
P型とし、他の部分をN型としても良い。例えば出力回路4をP型薄膜トランジスターで
形成し、計測回路3をN型薄膜トランジスターで形成しても良い。更には、差動トランジ
スター対(T1とT2との対)や、行選択トランジスター対(T3RとT4Rとの対)、
列選択トランジスター対(T3CとT4Cとの対)、カレントミラー対(T5とT6との
対)と云った各対の内部で対をなす薄膜トランジスターが同一伝導型で有れば、対間では
薄膜トランジスターの伝導型が異なっていても構わない。
2…第一処理回路、61…第二選択回路、62…第二処理回路。
Claims (8)
- 温度を計測する計測セルを含む温度センサーであって、
前記計測セルは、第一計測用薄膜トランジスターと、第一容量素子と、第二計測用薄膜
トランジスターと、第二容量素子と、を少なくとも備え、
前記第一容量素子は前記第一計測用薄膜トランジスターに接続され、
前記第二容量素子は前記第二計測用薄膜トランジスターに接続され、
前記第一計測用薄膜トランジスターの幅と前記第二計測用薄膜トランジスターの幅とが
異なるか、又は、前記第一容量素子の容量と前記第二容量素子の容量とが異なる事を特徴
とする温度センサー。 - 前記第一計測用薄膜トランジスターの幅をW01とし、前記第一容量素子の容量をC1と
し、前記第二計測用薄膜トランジスターの幅をW02とし、前記第二容量素子の容量をC2
とした際に、C1/W01の値がC2/W02の値の8倍から50倍の範囲にある事を特徴とす
る請求項1に記載の温度センサー。 - 更に、前記計測セルは、第三計測用薄膜トランジスターと第三容量素子とを少なくとも
備え、
前記第三容量素子は前記第三計測用薄膜トランジスターに接続し、
前記第三計測用薄膜トランジスターの幅は、前記第一計測用薄膜トランジスターの幅と
も、前記第二計測用薄膜トランジスターの幅とも、異なっている事を特徴とする請求項1
に記載の温度センサー。 - 更に、前記計測セルは、第三計測用薄膜トランジスターと第三容量素子とを少なくとも
備え、
前記第三容量素子は前記第三計測用薄膜トランジスターに接続し、
前記第三容量素子の容量は、前記第一容量素子の容量とも、前記第二容量素子の容量と
も、異なっている事を特徴とする請求項1又は3に記載の温度センサー。 - 前記第一計測用薄膜トランジスターの幅をW01とし、前記第一容量素子の容量をC1と
し、前記第二計測用薄膜トランジスターの幅をW02とし、前記第二容量素子の容量をC2
とし、前記第三計測用薄膜トランジスターの幅をW03とし、前記第三容量素子の容量をC
3とした際に、C1/W01の値がC2/W02の値の8倍から50倍の範囲にあり、C2/W02
の値がC3/W03の値の8倍から50倍の範囲にある事を特徴とする請求項3又は4に記
載の温度センサー。 - 更に、第一の方向に沿って配置され、前記計測セルを選択する第一選択回路を備え、
前記計測セルは前記第一の方向に沿って複数個配置される事を特徴とする請求項1乃至
5のいずれか一項に記載の温度センサー。 - 更に、前記第一の方向と交差する第二の方向に沿って配置され、前記計測セルを選択す
る第二選択回路を備え、
前記計測セルは前記第二の方向に沿って複数個配置される事を特徴とする請求項6に記
載の温度センサー。 - 更に、第一薄膜トランジスターと第二薄膜トランジスターとを備え、
前記第一薄膜トランジスターと前記第二薄膜トランジスターとは差動トランジスター対
をなし、
前記第一薄膜トランジスターのゲートは前記第一計測用薄膜トランジスターのソース又
はドレインの一方に接続される事を特徴とする請求項1乃至7のいずれか一項に記載の温
度センサー。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011099226A JP5777147B2 (ja) | 2011-04-27 | 2011-04-27 | 温度センサー |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011099226A JP5777147B2 (ja) | 2011-04-27 | 2011-04-27 | 温度センサー |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012230039A true JP2012230039A (ja) | 2012-11-22 |
JP5777147B2 JP5777147B2 (ja) | 2015-09-09 |
Family
ID=47431693
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011099226A Active JP5777147B2 (ja) | 2011-04-27 | 2011-04-27 | 温度センサー |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5777147B2 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61199103A (ja) * | 1985-02-28 | 1986-09-03 | Fujitsu General Ltd | 温度制御回路 |
JPH0283423A (ja) * | 1988-09-20 | 1990-03-23 | Nec Corp | 人工衛星搭載用温度モニタ装置 |
JP2001249147A (ja) * | 2000-03-03 | 2001-09-14 | Nec Corp | 電流検出回路および電流検出方法 |
JP2009520258A (ja) * | 2005-12-19 | 2009-05-21 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | アクティブ・マトリックス温度制御アレイ |
WO2009084352A1 (ja) * | 2007-12-28 | 2009-07-09 | Nec Corporation | 温度測定装置及び方法 |
JP2011095087A (ja) * | 2009-10-29 | 2011-05-12 | Seiko Epson Corp | 温度センサ及び温度検出方法 |
-
2011
- 2011-04-27 JP JP2011099226A patent/JP5777147B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61199103A (ja) * | 1985-02-28 | 1986-09-03 | Fujitsu General Ltd | 温度制御回路 |
JPH0283423A (ja) * | 1988-09-20 | 1990-03-23 | Nec Corp | 人工衛星搭載用温度モニタ装置 |
JP2001249147A (ja) * | 2000-03-03 | 2001-09-14 | Nec Corp | 電流検出回路および電流検出方法 |
JP2009520258A (ja) * | 2005-12-19 | 2009-05-21 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | アクティブ・マトリックス温度制御アレイ |
WO2009084352A1 (ja) * | 2007-12-28 | 2009-07-09 | Nec Corporation | 温度測定装置及び方法 |
JP2011095087A (ja) * | 2009-10-29 | 2011-05-12 | Seiko Epson Corp | 温度センサ及び温度検出方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5777147B2 (ja) | 2015-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7830695B1 (en) | Capacitive arrangement for qubit operations | |
US20190171860A1 (en) | Fingerprint recognition unit circuit, control method therefor, and fingerprint recognition apparatus | |
US20150301674A1 (en) | Active matrix organic light emitting diode pixel unit circuit, display panel and electronic product | |
JP5403514B2 (ja) | 温度センサ及び温度検出方法 | |
US9804719B2 (en) | Electronic device | |
JP2006138846A (ja) | 核酸検出センサ、核酸検出チップ及び核酸検出装置 | |
Geng et al. | Touch sensor array with integrated drivers and comparator using a-IGZO TFTs | |
Chen et al. | Integrated active-matrix capacitive sensor using a-IGZO TFTs for AMOLED | |
CN107589165A (zh) | 具有放大的生物传感器像素电路 | |
JP5777148B2 (ja) | 温度計測方法 | |
US7116116B2 (en) | Capacitance detecting device | |
US7029934B2 (en) | Method and apparatus for testing TFT array | |
CN109523950B (zh) | 一种oled显示面板驱动电路及驱动方法 | |
JP5953464B2 (ja) | 温度センサー及び温度計測方法、電気光学装置 | |
JP5777147B2 (ja) | 温度センサー | |
JP5777146B2 (ja) | 温度センサー | |
JP2015179096A (ja) | 温度センサー | |
JP5861756B2 (ja) | 曲げセンサー | |
JP5625994B2 (ja) | 曲げセンサー | |
JP4888800B2 (ja) | 差動増幅回路 | |
JP5626028B2 (ja) | 曲げセンサー | |
US10423286B1 (en) | Circuit for fingerprint sensing and electronic device comprising the circuit | |
US10585509B2 (en) | Display substrate and display apparatus | |
Liu et al. | TFT-Based Near-Sensor In-Memory Computing: Circuits and Architecture Perspectives of Large-Area eDRAM and ROM CiM Chips | |
Shrivastava et al. | Temperature Detection System Using Oxide TFTs on a Flexible Substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140428 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140523 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20140523 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150114 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150317 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150609 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150702 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5777147 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |