JP2012221992A - Electronic component package - Google Patents

Electronic component package Download PDF

Info

Publication number
JP2012221992A
JP2012221992A JP2011082851A JP2011082851A JP2012221992A JP 2012221992 A JP2012221992 A JP 2012221992A JP 2011082851 A JP2011082851 A JP 2011082851A JP 2011082851 A JP2011082851 A JP 2011082851A JP 2012221992 A JP2012221992 A JP 2012221992A
Authority
JP
Japan
Prior art keywords
solder
lid
electronic component
pattern
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011082851A
Other languages
Japanese (ja)
Inventor
Minoru Hashimoto
実 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2011082851A priority Critical patent/JP2012221992A/en
Publication of JP2012221992A publication Critical patent/JP2012221992A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an electronic component package that acts as an electromagnetic shield for a high-frequency circuit component and achieves a stabilized shape of a venting hole for preventing dew condensation inside the package.SOLUTION: The electronic component package comprises: a lid mounting soldering pattern 2 getting wet with fluxless solder, and in which a portion other than a pattern opening 6a is formed on a mounting surface of a circuit board 1 so as to surround a mounting region of a semiconductor device 4; a lid 8 having an annular connection surface with the lid mounting soldering pattern 2, and getting wet with fluxless solder; a solder connection section formed on the lid mounting soldering pattern 2 by heating a solder precoat 3a formed of fluxless solder, for connecting the lid mounting soldering pattern 2 to the lid 8; and a venting hole formed by still exposing a mounting surface having being exposed in the pattern opening 6a after formation of the solder connection section. The lid mounting soldering pattern 2 has partially-narrowed widths in the vicinities of portions adjacent to the pattern opening 6a.

Description

本発明は、高周波半導体素子やその他の電子部品を内蔵した高周波デバイスにおいて、回路基板とシールド部品とをはんだ接合する構造の電子部品パッケージに関する。   The present invention relates to an electronic component package having a structure in which a circuit board and a shield component are solder-bonded in a high-frequency device incorporating a high-frequency semiconductor element and other electronic components.

通信機器、人工衛星、レーダ等に用いられる高周波デバイスは、信頼性が高いことが不可欠であるが、適用製品の拡大に伴い、低コスト化も重要な要素となっている。   High-frequency devices used for communication equipment, artificial satellites, radars, and the like must have high reliability. However, with the expansion of applicable products, cost reduction is an important factor.

高周波デバイスで用いられる半導体素子は、一般に湿気に弱く、高温高湿下で使用すると水分の浸入によって部品が冒されて特性が劣化することから、通常は気密パッケージに収納することによって水分の浸入を防ぐ措置がとられる。なお、半導体素子のみならず、抵抗素子やコンデンサ等の電子部品を収納するパッケージを電子部品パッケージという。   Semiconductor elements used in high-frequency devices are generally sensitive to moisture, and when used at high temperatures and high humidity, the components are affected by the ingress of moisture and its characteristics deteriorate. Preventive measures are taken. A package that houses not only semiconductor elements but also electronic parts such as resistance elements and capacitors is referred to as an electronic part package.

電子部品パッケージの気密性を確保することは、部品コスト・製造コストの高騰や品質管理の負担増加などに繋がることから、低コスト化の妨げとなる。   Ensuring the airtightness of the electronic component package leads to a rise in component and manufacturing costs and an increase in the burden of quality control, which hinders cost reduction.

近年では、高周波半導体素子の表面に保護膜（窒化膜など）を形成して、耐湿性を向上させる方法が用いられている。保護膜を形成することによってパッケージの気密構造は不要となるものの、保護膜を追加することで高周波特性が劣化するため、保護膜の厚さは半導体素子の特性への影響を許容できる範囲に止める必要がある。したがって、結露などによる水分付着に耐えられるほどのバリア効果は期待できず、パッケージには結露防止用の通気穴が必要となる。   In recent years, a method for improving moisture resistance by forming a protective film (such as a nitride film) on the surface of a high-frequency semiconductor element has been used. The formation of the protective film eliminates the need for a hermetic structure of the package, but the addition of the protective film degrades the high-frequency characteristics. Therefore, the thickness of the protective film is limited to an allowable range that affects the characteristics of the semiconductor element. There is a need. Therefore, a barrier effect that can withstand moisture adhesion due to condensation or the like cannot be expected, and a ventilation hole for preventing condensation is required for the package.

また、高周波デバイス用の電子部品パッケージの役割として、外部への電磁波の漏洩及び外部からの電磁波の干渉を遮断するという目的があるため、パッケージは金属又は導電性表面を有した電磁シールド構造であることが必要である。したがって、パッケージに設ける通気穴は、電磁波が通過しないサイズに抑える必要があり、例えば、７７ＧＨｚのミリ波帯の場合は、許容穴径は１ｍｍ以下程度となる。   Also, the role of the electronic component package for high-frequency devices is to block leakage of electromagnetic waves to the outside and interference of electromagnetic waves from the outside, so the package is an electromagnetic shield structure having a metal or conductive surface. It is necessary. Therefore, the vent hole provided in the package needs to be suppressed to a size that does not allow electromagnetic waves to pass. For example, in the case of a 77 GHz millimeter wave band, the allowable hole diameter is about 1 mm or less.

通気穴の形成方法としては、パッケージのシールド部品（リッド）に必要なサイズの貫通穴を設けることが最も容易であるが、通気穴はゴミの浸入経路ともなるため、穴サイズは極力小さくする必要がある。浸入したゴミがパッケージ内の配線パターンに付着しても問題が発生しないようにするためには、通気穴の径は０．１ｍｍ程度まで微細化する必要がある。このサイズの径の穴をリッドに設ける加工は困難であり、リッドに貫通穴を設ける方法は有効な方法とは言えない。   The easiest way to form a ventilation hole is to provide a through-hole of the required size for the shield part (lid) of the package. However, the ventilation hole also serves as a dust entry path, so the hole size must be as small as possible. There is. In order to prevent a problem from occurring even if infiltrated dust adheres to the wiring pattern in the package, the diameter of the vent hole needs to be reduced to about 0.1 mm. It is difficult to form a hole having a diameter of this size in the lid, and the method of providing a through hole in the lid is not an effective method.

そのため、別の方法として、回路基板とシールド部品との接合層に非接合部を設ける方法がある。特許文献１には、はんだで接合する構造において、回路基板のリッド接合用のはんだパターンの一部を切り欠いてパターンが無い部位を設け、部分的にはんだ接合しないことで通気穴（非接合部）を形成し、通気を行う構成が示されている。この場合、接合部の厚さは数十μｍオーダに薄くできるため、ゴミの浸入を防止できる。   Therefore, as another method, there is a method of providing a non-joining portion in the joining layer between the circuit board and the shield component. Japanese Patent Laid-Open No. 2004-228688 provides a structure in which soldering is performed and a portion having no pattern is formed by notching a part of a solder pattern for lid bonding of a circuit board. ) And a configuration for venting is shown. In this case, since the thickness of the joint portion can be reduced to the order of several tens of μm, entry of dust can be prevented.

なお、シールド部品をはんだで接合する場合、パッケージ内にフラックスの残渣が残ると半導体素子や電子部品を腐食させる可能性があるため、フラックスを含まないはんだ（はんだプリコート）を用いる必要がある。よって、はんだの活性力が弱い状態で接合することになるため、接合部品の表面は、酸化の影響が少なく、フラックスを含まないはんだ（フラックスレスはんだ）であっても濡れ性を確保できる金めっき面とする必要がある。   In addition, when joining a shield component with a solder, if the residue of a flux remains in a package, a semiconductor element and an electronic component may be corroded, Therefore It is necessary to use the solder (solder precoat) which does not contain a flux. Therefore, since the solder is joined in a weak state, the surface of the joined parts is less affected by oxidation, and gold plating that can ensure wettability even with solder that does not contain flux (fluxless solder) It needs to be a face.

フラックスレスはんだのプリコートの形成は、フラックス入りはんだのはんだペーストを部品に供給し、溶融させることで行える。フラックス入りはんだのペーストを溶融させた際に、比重の軽いフラックスは溶融はんだに押し出されて外へ流れ出るため、はんだの中はフラックスが無い状態となる。流れ出たフラックスを洗浄により除去することで、フラックスの無いはんだプリコートを得られる。   The fluxless solder precoat can be formed by supplying a solder paste of flux-containing solder to the component and melting it. When the fluxed solder paste is melted, the flux having a low specific gravity is pushed out by the molten solder and flows out, so that there is no flux in the solder. By removing the flowing flux by washing, a solder precoat without flux can be obtained.

特開２００９−３０２２４８号公報JP 2009-302248 A

しかしながら、特許文献１は、リッドに金めっきを施し、回路基板にはんだプリコートを形成して、はんだプリコートが無い切り欠き位置を通気穴とした構成であるが、はんだプリコートは、一度溶融したはんだを固化させたものであるため、同じパターン内でもはんだの流動性によってはんだ量及びはんだ高さが場所ごとに異なる特徴があり、パターンが太い箇所や交差部にはんだが集まりやすく、パターンの端部でははんだが逃げやすい。したがって、パターンが太い箇所や交差部でははんだ量が増えて高くなり、パターンの端部でははんだ量が減少して低くなる傾向にある。   However, Patent Document 1 has a configuration in which a gold plating is applied to a lid, a solder precoat is formed on a circuit board, and a notch position where there is no solder precoat is a vent hole. Because it is solidified, the amount of solder and the height of the solder differ depending on the location, depending on the fluidity of the solder, even within the same pattern. Solder easily escapes. Accordingly, the amount of solder increases and increases at thick patterns and intersections, and the amount of solder tends to decrease and decrease at the ends of the pattern.

特許文献１の通気穴の場合は、パターンの端部となるために、はんだ量が少なくなる箇所であり、通気穴の形状を安定して構成できない問題が生じる。   In the case of the vent hole of Patent Document 1, since it becomes an end portion of the pattern, it is a place where the amount of solder is reduced, and there is a problem that the shape of the vent hole cannot be configured stably.

本発明は、上記に鑑みてなされたものであって、高周波回路部品の電磁シールドの役割を果たしつつ、パッケージ内部の結露を防止する通気穴の形状の安定化を図った電子部品パッケージを得ることを目的とする。   The present invention has been made in view of the above, and obtains an electronic component package that stabilizes the shape of a vent hole that prevents condensation inside the package while serving as an electromagnetic shield for high-frequency circuit components. With the goal.

上述した課題を解決し、目的を達成するために、本発明は、電子部品を納めるためのキャビティを有する電子部品パッケージであって、フラックスを含まないフラックスレスはんだに対して濡れ性を示さない実装面を有し、電子部品が実装された回路基板と、フラックスレスはんだに対して濡れ性を示すとともに、実装面が露出した不連続部を有し、不連続部以外の部分が電子部品が実装された実装領域を連続的に取り囲むように実装面上に形成された接合パターンと、回路基板との間にキャビティが形成されるような形状を有し、接合パターンとの接合面が環状であってフラックスレスはんだに対して濡れ性を示すリッドと、接合パターンの上にフラックスレスはんだで形成されたはんだプリコートを加熱することによって形成され、接合パターンとリッドの接合面とを接合するはんだ層と、接合パターンの不連続部において露出していた実装面が、はんだ層の形成後もフラックスレスはんだに濡れずに露出することによって形成された通気穴と、を備え、接合パターンは、不連続部と隣接する部分の近傍が部分的に幅細であることを特徴とする。   In order to solve the above-described problems and achieve the object, the present invention is an electronic component package having a cavity for accommodating an electronic component, and does not exhibit wettability with respect to a fluxless solder not containing flux. Circuit board with electronic components mounted on it, and wettability to fluxless solder, and the mounting surface has discontinuous parts that are exposed. The bonding pattern formed on the mounting surface so as to continuously surround the mounted region and the circuit board are shaped so that a cavity is formed, and the bonding surface with the bonding pattern is annular. It is formed by heating a lid that shows wettability to fluxless solder and a solder precoat formed with fluxless solder on the bonding pattern. Ventilation formed by exposing the solder layer that joins the joint surface of the turn and the lid and the mounting surface exposed at the discontinuous portion of the joint pattern without being wetted by the fluxless solder even after the solder layer is formed And the bonding pattern is characterized in that the vicinity of the portion adjacent to the discontinuous portion is partially narrow.

本発明によれば、パッケージ内部の結露を防止するための通気穴の形状の安定化を図ることができるという効果を奏する。   According to the present invention, there is an effect that it is possible to stabilize the shape of the vent hole for preventing condensation inside the package.

図１は、本発明にかかる電子部品パッケージの実施の形態１のリッド接合前の構成を示す図である。FIG. 1 is a diagram showing a configuration before lid bonding of Embodiment 1 of an electronic component package according to the present invention. 図２は、実施の形態１にかかる電子部品パッケージのリッド接合後の構成を示す図である。FIG. 2 is a diagram illustrating a configuration after lid bonding of the electronic component package according to the first embodiment. 図３は、従来の電子部品パッケージのリッド接合前の構成を示す図である。FIG. 3 is a diagram showing a configuration before lid bonding of a conventional electronic component package. 図４は、従来の電子部品パッケージのリッド接合後の構成を示す図である。FIG. 4 is a diagram showing a configuration after lid bonding of a conventional electronic component package. 図５は、本発明にかかる電子部品パッケージの実施の形態２のリッドの構成を示す図である。FIG. 5 is a diagram showing the configuration of the lid of the second embodiment of the electronic component package according to the present invention. 図６は、実施の形態２にかかる電子部品パッケージのリッド接合前の構成を示す図である。FIG. 6 is a diagram illustrating a configuration of the electronic component package according to the second embodiment before lid bonding. 図７は、実施の形態２にかかる電子部品パッケージのリッド接合後の構成を示す図である。FIG. 7 is a diagram illustrating a configuration after lid bonding of the electronic component package according to the second embodiment.

以下に、本発明にかかる電子部品パッケージの実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。   Embodiments of an electronic component package according to the present invention will be described below in detail with reference to the drawings. Note that the present invention is not limited to the embodiments.

実施の形態１．
図１は、本発明にかかる電子部品パッケージの実施の形態１のリッド接合前の構成を示す図である。図１（ａ）は上面図、図１（ｂ）は図１（ａ）における矢印Ｉｂ方向から見た側面図、図１（ｃ）は、図１（ａ）のＩｃ−Ｉｃ線に沿った断面図である。回路基板１に搭載された半導体素子４は、金ワイヤ５ａを介して接続パッド５ｂに接続されている。半導体素子４が搭載された領域や接続パッド５ｂが形成された領域を覆うように接合パターンとしてのリッド搭載用はんだ付けパターン２が形成されており、その上にはフラックスレスはんだによってはんだプリコート３ａが形成されている。 Embodiment 1 FIG.
FIG. 1 is a diagram showing a configuration before lid bonding of Embodiment 1 of an electronic component package according to the present invention. 1A is a top view, FIG. 1B is a side view seen from the direction of arrow Ib in FIG. 1A, and FIG. 1C is taken along the line Ic-Ic in FIG. It is sectional drawing. The semiconductor element 4 mounted on the circuit board 1 is connected to the connection pad 5b through the gold wire 5a. A lid mounting soldering pattern 2 is formed as a bonding pattern so as to cover a region where the semiconductor element 4 is mounted or a region where the connection pad 5b is formed, and a solder precoat 3a is formed thereon by fluxless solder. Is formed.

リッド搭載用はんだ付けパターン２は、パターン開口部６ａの部分でとぎれた不完全な環状となっている。リッド搭載用はんだ付けパターン２は、パターン開口部６ａの近傍に切り欠き１１が形成されており、この部分で幅細になっている。切り欠き１１が設けられた部分でリッド搭載用はんだ付けパターン２が幅細になっていることにより、はんだプリコート３ａの形成時に溶融したはんだは幅細部からパターン開口部６ａに隣接した端部へ移動しやすくなる。よって、パターン開口部６ａに隣接したリッド搭載用はんだパターン２の端部では、はんだプリコート３ａの高さは高くなる。   The lid mounting soldering pattern 2 has an incomplete annular shape that is interrupted by the pattern opening 6a. The lid mounting soldering pattern 2 has a notch 11 formed in the vicinity of the pattern opening 6a, and is narrow at this portion. Since the lid mounting soldering pattern 2 is narrower at the portion where the notch 11 is provided, the solder melted during the formation of the solder precoat 3a moves from the width details to the end adjacent to the pattern opening 6a. It becomes easy to do. Therefore, the height of the solder precoat 3a is increased at the end of the lid mounting solder pattern 2 adjacent to the pattern opening 6a.

図２は、実施の形態１にかかる電子部品パッケージのリッド接合後の構成を示す図である。図２（ａ）は上面図、図２（ｂ）は図２（ａ）における矢印ＩＩｂ方向から見た側面図、図２（ｃ）は、図２（ａ）のＩＩｃ−ＩＩｃ線に沿った断面図である。回路基板１側に形成したはんだプリコート３ａを溶融し、リッド８の接合面にはんだが濡れ広がることで、回路基板１とリッド８とがはんだ接合部３ｂで接合された状態となり、パターン開口部６ａの部分に通気穴７が形成される。なお、上記のようにはんだプリコート３ａはフラックスレスはんだであるため、リッド８側の接合面には金めっきが施されている。リッド８を回路基板１に接合することにより、キャビティ１０が形成される。   FIG. 2 is a diagram illustrating a configuration after lid bonding of the electronic component package according to the first embodiment. 2A is a top view, FIG. 2B is a side view seen from the direction of arrow IIb in FIG. 2A, and FIG. 2C is taken along the line IIc-IIc in FIG. 2A. It is sectional drawing. The solder precoat 3a formed on the circuit board 1 side is melted, and the solder wets and spreads on the joint surface of the lid 8, whereby the circuit board 1 and the lid 8 are joined by the solder joint portion 3b, and the pattern opening 6a. Ventilation hole 7 is formed in this part. Since the solder precoat 3a is fluxless solder as described above, the bonding surface on the lid 8 side is plated with gold. A cavity 10 is formed by bonding the lid 8 to the circuit board 1.

切り欠き１１を設けたことにより、通気穴７を形成するはんだプリコート３ａのはんだ量が局所的に増えるため、リッド８を接合する際に通気穴７に隣接する部分のはんだが他の部分へ流出することを抑えることができ、通気穴７の幅を安定させることが可能となる。すなわち、図２に示す通気穴７の幅ａは、パターン開口部６ａの幅と略同一である。   By providing the notch 11, the amount of solder in the solder precoat 3a that forms the vent hole 7 locally increases, so that when the lid 8 is joined, the solder in the portion adjacent to the vent hole 7 flows out to the other portion. This can be suppressed, and the width of the vent hole 7 can be stabilized. That is, the width a of the vent hole 7 shown in FIG. 2 is substantially the same as the width of the pattern opening 6a.

比較のために、図３に従来の電子部品パッケージのリッド接合前の構成を示す。図３（ａ）は上面図、図３（ｂ）は図３（ａ）における矢印ＩＩＩｂ方向から見た側面図、図３（ｃ）は、図３（ａ）のＩＩＩｃ−ＩＩＩｃ線に沿った断面図である。回路基板２１に搭載された半導体素子２４は、金ワイヤ２５ａを介して接続パッド２５ｂに接続されている。半導体素子２４が搭載された領域や接続パッド２５ｂが形成された領域を覆うようにリッド搭載用はんだ付けパターン２２が形成されており、その上にはフラックスレスはんだによってはんだプリコート２３ａが形成されている。リッド搭載用はんだ付けパターン２２は、パターン開口部２６ａの部分でとぎれた不完全な環状となっている。切り欠きが設けられていないリッド搭載用はんだパターン２２上にはんだプリコート２３ａを形成すると、はんだプリコート２３ａ形成時に溶融したはんだは角部に集中し、パターン開口部２６ａに隣接する部分でははんだプリコート２３ａの高さが低くなる。   For comparison, FIG. 3 shows a configuration of a conventional electronic component package before lid bonding. 3 (a) is a top view, FIG. 3 (b) is a side view seen from the direction of arrow IIIb in FIG. 3 (a), and FIG. 3 (c) is along the line IIIc-IIIc in FIG. 3 (a). It is sectional drawing. The semiconductor element 24 mounted on the circuit board 21 is connected to the connection pad 25b through the gold wire 25a. A lid mounting soldering pattern 22 is formed so as to cover a region where the semiconductor element 24 is mounted and a region where the connection pad 25b is formed, and a solder precoat 23a is formed thereon by fluxless solder. . The lid mounting soldering pattern 22 has an incomplete annular shape that is interrupted by the pattern opening 26a. When the solder precoat 23a is formed on the lid mounting solder pattern 22 not provided with the notch, the solder melted at the time of forming the solder precoat 23a is concentrated at the corners, and the solder precoat 23a is adjacent to the pattern opening 26a. The height is lowered.

図４は、従来の電子部品パッケージのリッド接合後の構成を示す図である。図４（ａ）は上面図、図４（ｂ）は図４（ａ）における矢印ＩＶｂ方向から見た側面図、図４（ｃ）は、図４（ａ）のＩＶｃ−ＩＶｃ線に沿った断面図である。回路基板２１側に形成したはんだプリコート２３ａを溶融し、リッド２８の接合面にはんだが濡れ広がることで、回路基板２１とリッド２８とがはんだ接合部２３ｂで接合された状態となり、パターン開口部２６ａの部分に通気穴２７が形成される。また、リッド２８を回路基板２１に接合することにより、キャビティ２０が形成される。パターン開口部２６ａに隣接する部分のはんだプリコート２３ａが低い状態でリッド２８を接合すると、パターン開口部２６ａの近傍ではリッド２８がはんだに濡れず、通気穴２７の幅が広くなる。すなわち、図４に示す通気穴２７の幅ｂは、パターン開口部２６ａの幅よりも広い。これにより、通気穴２７の幅が許容範囲外になる不具合が発生する可能性がある。   FIG. 4 is a diagram showing a configuration after lid bonding of a conventional electronic component package. 4A is a top view, FIG. 4B is a side view seen from the direction of the arrow IVb in FIG. 4A, and FIG. 4C is along the IVc-IVc line in FIG. 4A. It is sectional drawing. The solder precoat 23a formed on the circuit board 21 side is melted, and the solder wets and spreads on the joint surface of the lid 28, whereby the circuit board 21 and the lid 28 are joined by the solder joint portion 23b, and the pattern opening 26a. A vent hole 27 is formed in this portion. Further, the cavity 20 is formed by bonding the lid 28 to the circuit board 21. If the lid 28 is joined in a state where the solder precoat 23a adjacent to the pattern opening 26a is low, the lid 28 does not get wet with the solder in the vicinity of the pattern opening 26a, and the width of the vent hole 27 is widened. That is, the width b of the vent hole 27 shown in FIG. 4 is wider than the width of the pattern opening 26a. This may cause a problem that the width of the vent hole 27 is outside the allowable range.

このように、本実施の形態においては、パッケージ内部の結露を防止するための通気穴の形状の安定化を図ることができる。したがって、電子部品パッケージの製品歩留まりを向上させることができる。   Thus, in the present embodiment, it is possible to stabilize the shape of the vent hole for preventing condensation inside the package. Therefore, the product yield of the electronic component package can be improved.

実施の形態２．
図５は、本発明にかかる電子部品パッケージの実施の形態２のリッドの構成を示す図である。図５（ａ）は下面図、図５（ｂ）は図５（ａ）のＶｂ−Ｖｂ線に沿った断面図である。図６は、実施の形態２にかかる電子部品パッケージのリッド接合前の構成を示す図である。図６（ａ）は上面図、図６（ｂ）は図６（ａ）のＶＩｂ−ＶＩｂ線に沿った断面図である。本実施の形態においては、ニッケルめっきが施されたリッド９にはんだプリコート３ａが設けられており、はんだ供給位置を制御することで、はんだプリコート３ａが連続していない開口部６ｂが設けられている。開口部６ｂの近傍にははんだの幅が部分的に狭い切り欠き１１が設けられており、開口部６ｂと隣接する部分のはんだプリコート３ａは高くなっている。また、回路基板１上のリッド搭載用はんだ付けパターン２はパターン開口部が設けられておらず、閉じた環状となっている。この他については実施の形態１と同様である。 Embodiment 2. FIG.
FIG. 5 is a diagram showing the configuration of the lid of the second embodiment of the electronic component package according to the present invention. FIG. 5A is a bottom view, and FIG. 5B is a cross-sectional view taken along the line Vb-Vb in FIG. FIG. 6 is a diagram illustrating a configuration of the electronic component package according to the second embodiment before lid bonding. 6A is a top view, and FIG. 6B is a cross-sectional view taken along the line VIb-VIb in FIG. 6A. In the present embodiment, a solder precoat 3a is provided on the lid 9 on which nickel plating is applied, and an opening 6b in which the solder precoat 3a is not continuous is provided by controlling the solder supply position. . A notch 11 having a partially narrow solder width is provided in the vicinity of the opening 6b, and the solder precoat 3a adjacent to the opening 6b is high. Also, the lid mounting soldering pattern 2 on the circuit board 1 is not provided with a pattern opening, and has a closed annular shape. Others are the same as in the first embodiment.

ところで、金ワイヤ５ａの接続は、一般的には超音波接合によって行われるが、超音波によって接合面の部材同士が拡散する作用を用いて接合する工法であることから、両部材の表面は接合性の面から金同士であることが必要となる。そのため、回路基板１には金めっき処理が施されており、金ワイヤ５ａの接続パッド５ｂに加え、リッド搭載用はんだ付けパターン２にも金めっきが施されている。リッド搭載用はんだ付けパターン２は、フラックスレスはんだに対する濡れ性を有する。   By the way, the connection of the gold wire 5a is generally performed by ultrasonic bonding. However, since the bonding is performed by using an action in which members on the bonding surface are diffused by ultrasonic waves, the surfaces of both the members are bonded. From the aspect of sex, it is necessary to be gold. Therefore, the circuit board 1 is subjected to gold plating, and the lid mounting soldering pattern 2 is also subjected to gold plating in addition to the connection pads 5b of the gold wires 5a. The lid mounting soldering pattern 2 has wettability to fluxless solder.

図７は、実施の形態２にかかる電子部品パッケージのリッド接合後の構成を示す図である。図７（ａ）は上面図、図７（ｂ）は図７（ａ）における矢印ＶＩＩｂ方向から見た側面図、図７（ｃ）は、図７（ａ）のＶＩＩｃ−ＶＩＩｃ線に沿った断面図である。リッド９側に形成したはんだプリコート３ａが溶融し、回路基板１側のリッド搭載用はんだ付けパターン２に濡れ広がることで、回路基板１とニッケルめっき付きのリッド９とがはんだ接合部３ｂで接合された状態となる。はんだプリコート３ａは、フラックスが無い状態であるため、溶融してもニッケルめっき面であるリッド９側では濡れ広がらないことから、はんだプリコート３ａの開口部６ｂは、回路基板１とリッド９とを接合した後でも通気穴７として保たれる。   FIG. 7 is a diagram illustrating a configuration after lid bonding of the electronic component package according to the second embodiment. 7A is a top view, FIG. 7B is a side view seen from the direction of arrow VIIb in FIG. 7A, and FIG. 7C is along the line VIIc-VIIc in FIG. 7A. It is sectional drawing. The solder precoat 3a formed on the lid 9 side melts and spreads on the lid mounting soldering pattern 2 on the circuit board 1 side, so that the circuit board 1 and the lid 9 with nickel plating are joined at the solder joint 3b. It becomes a state. Since the solder precoat 3a is in a state where there is no flux, even if it is melted, the solder precoat 3a does not wet and spread on the lid 9 side which is the nickel plating surface. Even after this, the air holes 7 are maintained.

このように、切り欠き１１を設けることによって開口部６ｂに隣接する部分のはんだ量を増やし、はんだプリコート３ａを高くすることによって、通気穴７の幅を安定させることが可能となる。したがって、電子部品パッケージの製品歩留まりを向上させることができる。   Thus, by providing the notch 11, the amount of solder in the portion adjacent to the opening 6 b is increased and the solder precoat 3 a is increased, whereby the width of the vent hole 7 can be stabilized. Therefore, the product yield of the electronic component package can be improved.

また、本実施の形態においては、リッド９側に金めっきを施す必要がないため、高周波回路部品の電磁シールド性能と、パッケージ内の結露防止性能とを兼ね備えたパッケージ構造を低コストで実現可能である。   In the present embodiment, since it is not necessary to perform gold plating on the lid 9 side, a package structure that combines the electromagnetic shielding performance of high-frequency circuit components and the anti-condensation performance in the package can be realized at low cost. is there.

１、２１ 回路基板
２ リッド搭載用はんだ付けパターン
３ａ、２３ａ はんだプリコート
３ｂ、２３ｂ はんだ接合部
４ 半導体素子
５ａ 金ワイヤ
５ｂ 接続パッド
６ａ、２６ａ パターン開口部
６ｂ 開口部
７、２７ 通気穴
８、９、２８ リッド
１０、２０ キャビティ
１１ 切り欠き DESCRIPTION OF SYMBOLS 1,21 Circuit board 2 Lid mounting soldering pattern 3a, 23a Solder precoat 3b, 23b Solder joint part 4 Semiconductor element 5a Gold wire 5b Connection pad 6a, 26a Pattern opening part 6b Opening part 7, 27 Vent hole 8, 9, 28 Lid 10, 20 Cavity 11 Notch

Claims (3)

電子部品を納めるためのキャビティを有する電子部品パッケージであって、
フラックスを含まないフラックスレスはんだに対して濡れ性を示さない実装面を有し、前記電子部品が実装された回路基板と、
前記フラックスレスはんだに対して濡れ性を示すとともに、前記実装面が露出した不連続部を有し、該不連続部以外の部分が前記電子部品が実装された実装領域を連続的に取り囲むように前記実装面上に形成された接合パターンと、
前記回路基板との間に前記キャビティが形成されるような形状を有し、前記接合パターンとの接合面が環状であって前記フラックスレスはんだに対して濡れ性を示すリッドと、
前記接合パターンの上に前記フラックスレスはんだで形成されたはんだプリコートを加熱することによって形成され、前記接合パターンと前記リッドの接合面とを接合するはんだ層と、
前記接合パターンの不連続部において露出していた前記実装面が、前記はんだ層の形成後も前記フラックスレスはんだに濡れずに露出することによって形成された通気穴と、
を備え、
前記接合パターンは、前記不連続部と隣接する部分の近傍が部分的に幅細であることを特徴とする電子部品パッケージ。 An electronic component package having a cavity for receiving an electronic component,
A circuit board having a mounting surface that does not show wettability with respect to fluxless solder that does not include flux, and on which the electronic component is mounted;
It exhibits wettability to the fluxless solder, has a discontinuous portion where the mounting surface is exposed, and a portion other than the discontinuous portion continuously surrounds the mounting region where the electronic component is mounted. A bonding pattern formed on the mounting surface;
A lid that has a shape such that the cavity is formed between the circuit board, a bonding surface with the bonding pattern is annular, and a lid that exhibits wettability to the fluxless solder;
Formed by heating a solder precoat formed of the fluxless solder on the bonding pattern, and a solder layer for bonding the bonding pattern and the bonding surface of the lid;
The ventilation surface formed by exposing the mounting surface exposed in the discontinuous portion of the bonding pattern without being wetted by the fluxless solder even after the formation of the solder layer;
With
In the electronic component package, the bonding pattern is partially narrow in the vicinity of a portion adjacent to the discontinuous portion. 電子部品を納めるためのキャビティを有する電子部品パッケージであって、
フラックスを含まないフラックスレスはんだに対して濡れ性を示さない実装面を有し、前記電子部品が実装された回路基板と、
前記フラックスレスはんだに対して濡れ性を示すとともに、前記電子部品が実装された実装領域を取り囲むように前記実装面上に形成された環状の接合パターンと、
前記回路基板との間に前記キャビティが形成されるような形状を有し、前記接合パターンとの接合面が環状であって前記フラックスレスはんだに対して濡れ性を示さないリッドと、
前記リッドの接合面が露出した不連続部が形成され該不連続部以外の部分が連続的となるように前記リッドの接合面上に前記フラックスレスはんだで形成されたはんだプリコートを加熱することによって形成され、前記接合パターンと前記リッドの接合面とを接合するはんだ層と、
前記はんだプリコートの不連続部において露出していた前記リッドの接合面が、前記はんだ層の形成後も前記フラックスレスはんだに濡れずに露出することによって形成された通気穴と、
を備え、
前記はんだプリコートは、前記不連続部と隣接する部分の近傍が部分的に幅細であることを特徴とする電子部品パッケージ。 An electronic component package having a cavity for receiving an electronic component,
A circuit board having a mounting surface that does not show wettability with respect to fluxless solder that does not include flux, and on which the electronic component is mounted;
An annular bonding pattern formed on the mounting surface so as to surround the mounting area on which the electronic component is mounted, while exhibiting wettability to the fluxless solder,
A lid that has a shape such that the cavity is formed between the circuit board, a bonding surface with the bonding pattern is annular, and does not exhibit wettability to the fluxless solder;
By heating the solder precoat formed of the fluxless solder on the joint surface of the lid so that a discontinuous portion where the joint surface of the lid is exposed is formed and a portion other than the discontinuous portion is continuous. A solder layer that is formed and joins the bonding pattern and the bonding surface of the lid;
A vent hole formed by exposing the joint surface of the lid exposed in the discontinuous portion of the solder precoat without being wetted by the fluxless solder even after the formation of the solder layer;
With
The electronic component package according to claim 1, wherein the solder precoat is partially narrow in the vicinity of a portion adjacent to the discontinuous portion. 前記リッドの接合面はニッケルめっき膜であり、前記接合パターンの表面は金めっき膜であることを特徴とする請求項２記載の電子部品パッケージ。   3. The electronic component package according to claim 2, wherein a bonding surface of the lid is a nickel plating film, and a surface of the bonding pattern is a gold plating film.
JP2011082851A 2011-04-04 2011-04-04 Electronic component package Withdrawn JP2012221992A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011082851A JP2012221992A (en) 2011-04-04 2011-04-04 Electronic component package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011082851A JP2012221992A (en) 2011-04-04 2011-04-04 Electronic component package

Publications (1)

Publication Number Publication Date
JP2012221992A true JP2012221992A (en) 2012-11-12

Family

ID=47273219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011082851A Withdrawn JP2012221992A (en) 2011-04-04 2011-04-04 Electronic component package

Country Status (1)

Country Link
JP (1) JP2012221992A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011187740A (en) * 2010-03-09 2011-09-22 Mitsubishi Electric Corp High-frequency package
WO2018163961A1 (en) * 2017-03-06 2018-09-13 株式会社村田製作所 Structure and method for mounting shield-equipped module on printed wiring board, and shield-equipped module
WO2019026975A1 (en) * 2017-08-02 2019-02-07 Sumitomo Electric Device Innovations, Inc. Process of assembling semiconductor device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011187740A (en) * 2010-03-09 2011-09-22 Mitsubishi Electric Corp High-frequency package
WO2018163961A1 (en) * 2017-03-06 2018-09-13 株式会社村田製作所 Structure and method for mounting shield-equipped module on printed wiring board, and shield-equipped module
JPWO2018163961A1 (en) * 2017-03-06 2019-11-07 株式会社村田製作所 Mounting structure and mounting method of shielded module on printed wiring board, and shielded module
US10750609B2 (en) 2017-03-06 2020-08-18 Murata Manufacturing Co., Ltd. Structure and method for mounting shielded module on printed wiring board, and shielded module
WO2019026975A1 (en) * 2017-08-02 2019-02-07 Sumitomo Electric Device Innovations, Inc. Process of assembling semiconductor device
CN110088893A (en) * 2017-08-02 2019-08-02 住友电工光电子器件创新株式会社 The method for assembling semiconductor devices
JP2019530202A (en) * 2017-08-02 2019-10-17 住友電工デバイス・イノベーション株式会社 Manufacturing method of semiconductor device
US10750621B2 (en) 2017-08-02 2020-08-18 Sumitomo Electric Device Innovations, Inc. Process of assembling semiconductor device
CN110088893B (en) * 2017-08-02 2023-10-03 住友电工光电子器件创新株式会社 Method for assembling semiconductor device
US12082350B2 (en) 2017-08-02 2024-09-03 Sumitomo Electric Device Innovations, Inc. Semiconductor device

Similar Documents

Publication Publication Date Title
JP4691455B2 (en) Semiconductor device
JP5107012B2 (en) Wiring board and method for manufacturing electronic component mounting structure
JP4265578B2 (en) Circuit board
JP5368377B2 (en) Electronic component package and manufacturing method thereof
JP5747805B2 (en) Electronic equipment
KR101007958B1 (en) Semiconductor device
KR20160075649A (en) Semiconductor device
JP5372175B2 (en) Electronic component package
JP2012221992A (en) Electronic component package
JP6943959B2 (en) Electronic circuit board
US11114386B2 (en) Semiconductor device and method of manufacturing the same
JP2006303173A (en) Circuit board device and manufacturing method therefor
JP2008235531A (en) Package for hermetic sealing, and connection structure
JP7232123B2 (en) Wiring board, electronic device, and method for manufacturing wiring board
WO2016199634A1 (en) Semiconductor device, and method for manufacturing same
JP4821710B2 (en) Printed wiring board
JP2007005607A (en) Semiconductor device
JP2005203616A (en) Chip component mounting structure and method therefor
JP4114488B2 (en) Semiconductor package mounting structure
WO2010150729A1 (en) Element storage package and mounting structure
JP4659653B2 (en) Electronic component storage package and method for manufacturing seal ring used in electronic component storage package
JP2012222110A (en) Printed wiring board and printed circuit board
JP2010219087A (en) Mounting structure and mounting method of surface mount device
JP3839455B2 (en) Soldering jig
JP3726718B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140701