JP2009038119A - Electrical equipment - Google Patents

Electrical equipment Download PDF

Info

Publication number
JP2009038119A
JP2009038119A JP2007199453A JP2007199453A JP2009038119A JP 2009038119 A JP2009038119 A JP 2009038119A JP 2007199453 A JP2007199453 A JP 2007199453A JP 2007199453 A JP2007199453 A JP 2007199453A JP 2009038119 A JP2009038119 A JP 2009038119A
Authority
JP
Japan
Prior art keywords
wiring board
semiconductor device
top plate
multilayer wiring
solder balls
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007199453A
Other languages
Japanese (ja)
Inventor
Masahiro Otani
昌弘 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007199453A priority Critical patent/JP2009038119A/en
Publication of JP2009038119A publication Critical patent/JP2009038119A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide electrical equipment in which an electrical component is completely shielded and a shield area is minimized by shortening a space distance of an electrical component periphery to a necessary minimum. <P>SOLUTION: The electrical equipment includes a multilayer wiring board 1 which has a wiring pattern H to which a semiconductor device 2 as the electrical component is connected on one surface and a ground pattern 3 on the other surface, a plurality of through holes 4 which are provided at predetermined intervals over between a peripheral position of the electrical component on the one surface of the multilayer wiring board and the ground pattern, a plurality of solder balls 5 which are disposed enclosing the semiconductor device and electrically connected to the through holes respectively, and a conductive top plate 6 which is electrically connected to those solder balls and covers the semiconductor device. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、電気部品である、たとえば半導体装置から発生する電磁波による妨害を阻止するためのシールド構造を備えた電気機器に関する。   The present invention relates to an electrical device having a shield structure for preventing interference caused by electromagnetic waves generated from, for example, a semiconductor device, which is an electrical component.

電気機器である、たとえば多種機能を有する携帯電話等においては、動作周波数の高周波化が進むとともに、パワー増加が顕著であり、それにともない強い電磁波が放射されるようになった。配線基板上に実装されるコイル等の電気部品相互間の距離が短くなっていることも一因であるが、他の周辺電気部品に電磁波障害を及ぼし易い。   In an electric device, such as a mobile phone having various functions, for example, the operating frequency is increased and the power increase is remarkable, and accordingly, a strong electromagnetic wave is emitted. One reason is that the distance between electrical components such as coils mounted on the wiring board is shortened, but it is likely to cause electromagnetic interference on other peripheral electrical components.

[特許文献1]には、半導体パッケージ基板が実装される実装用基板と半導体パッケージ基板の外部端子との接合部分から放射される電磁波を遮蔽する状態に、金属以外の材質からなる電磁波吸収体を設けたことを特徴とする半導体パッケージ基板の電磁シールド構造が開示されている。   In [Patent Document 1], an electromagnetic wave absorber made of a material other than metal is used to shield electromagnetic waves radiated from a joint portion between a mounting substrate on which a semiconductor package substrate is mounted and an external terminal of the semiconductor package substrate. An electromagnetic shield structure for a semiconductor package substrate characterized by being provided is disclosed.

[特許文献2]には、表面実装型のBGAである被シールド部品の信号端子から基板に引き込む信号線のみを、グランドと導通を取ったBGAボールでシールドし、前記被シールド部品自身のシールドは、別部品である金属シールド板からなるシールドケースで覆う構造が開示されている。   In [Patent Document 2], only a signal line drawn from a signal terminal of a shielded component, which is a surface mount type BGA, to the substrate is shielded by a BGA ball that is electrically connected to the ground, and the shield of the shielded component itself is as follows. A structure that is covered with a shield case made of a metal shield plate which is a separate part is disclosed.

しかしながら、[特許文献1]で電磁波吸収体として用いられるフェライトは加工性が悪く、高加工精度が得られないので量産的に劣る。また、フェライト粉を樹脂に混ぜた流動性のあるフェライト樹脂を、基板本体の周縁に沿って流し込み、硬化させる実施例が記載されているが、基板本体周辺にフェライト樹脂が流出して、必要面積が大になる。   However, the ferrite used as an electromagnetic wave absorber in [Patent Document 1] is inferior in mass production because it has poor workability and high processing accuracy cannot be obtained. In addition, although an example is described in which a ferrite resin having a fluidity obtained by mixing ferrite powder into a resin is poured along the periphery of the substrate body and cured, the ferrite resin flows out around the substrate body, and the required area Becomes big.

[特許文献2]のシールドケースは、金属板であるので、板金加工すれば良く、量産性には問題がない。ただし、前記シールドケースを配線基板に取付ける構造に係る詳細な記載がなく、不明である。そこで、シールドケースを配線基板に取付けるには、図6に示す構造が考えられる。
特開2001−160605号公報 特開平 8− 64983号公報
Since the shield case of [Patent Document 2] is a metal plate, it may be processed by sheet metal, and there is no problem in mass productivity. However, there is no detailed description of the structure for attaching the shield case to the wiring board, and it is unclear. Therefore, to attach the shield case to the wiring board, the structure shown in FIG. 6 can be considered.
JP 2001-160605 A Japanese Patent Application Laid-Open No. 8-64983

図中aは金属板からなる配線基板であり、所定の配線パターン部位に半導体装置bが実装される。半導体装置b底面と配線基板a表面との間に、狭小で部分的な隙間が存在し、そのまま放置すると隙間に湿気や有害ガスが侵入し残留する。長期の使用に亘れば、残留湿気や残留有害ガスが半導体装置や配線基板を腐蝕する等の悪影響を及ぼす。   In the figure, a is a wiring board made of a metal plate, and a semiconductor device b is mounted on a predetermined wiring pattern portion. A narrow and partial gap exists between the bottom surface of the semiconductor device b and the surface of the wiring board a. If left as it is, moisture and harmful gas enter and remain in the gap. Over a long period of use, residual moisture and residual harmful gas have adverse effects such as corrosion of semiconductor devices and wiring boards.

そこで、前記半導体装置b底面と配線基板a表面との隙間に樹脂材cをアンダーフィルし、悪影響の発生を阻止する。同時に、アンダーフィルした樹脂材cによって半導体装置bの配線基板aに対する取付け強度が強化され、半導体装置bを実装する配線基板aを備えた電気機器に多少の接触衝撃や落下衝撃がかかっても、充分耐えられる。   Therefore, the resin material c is underfilled in the gap between the bottom surface of the semiconductor device b and the surface of the wiring board a to prevent the adverse effect. At the same time, the strength of the attachment of the semiconductor device b to the wiring board a is enhanced by the underfilled resin material c, and even if a slight contact impact or a drop impact is applied to the electrical equipment including the wiring board a on which the semiconductor device b is mounted, Can withstand enough.

図に示すように、前記アンダーフィルをなす樹脂材cの一部が半導体装置bの周面から浸出(はみ出す)状態となって残る。この浸出範囲は他の電子部品を設けることができない、いわゆるアンダーフィル禁止領域Naであり、通常2mmは必要である。アンダーフィル禁止領域Na外部に、フレームeの下端部が配線基板aにはんだ付けzされる。   As shown in the drawing, a part of the resin material c forming the underfill remains in a leaching (outflowing) state from the peripheral surface of the semiconductor device b. This leaching range is a so-called underfill-prohibited area Na in which no other electronic components can be provided, and usually 2 mm is necessary. The lower end of the frame e is soldered to the wiring board a outside the underfill prohibited area Na.

前記フレームeは板厚が0.2〜0.5mmの金属板を板金加工してなり、半導体装置bを囲む平面矩形状の枠体であって上端が内側に折曲される。このフレームeを配線基板aにはんだ付けzするのに必要な幅であるパターン幅Nbは、最低1mmを確保しなければならない。   The frame e is obtained by processing a metal plate having a plate thickness of 0.2 to 0.5 mm, and is a flat rectangular frame surrounding the semiconductor device b, and the upper end is bent inward. The pattern width Nb, which is a width necessary for soldering z the frame e to the wiring board a, must be at least 1 mm.

フレームeには複数の孔部gが設けられ、各孔部gへ嵌り込むエンボス(突起)hを備えたカバーiが、フレームeに被せられる。このカバーiもフレームeと同一板厚の板金加工品であり、カバーiとフレームeとでシールドケースQが構成される。前記シールドケースQは、半導体装置bから発生する電磁波が外部へ漏れないようシールドする。   The frame e is provided with a plurality of holes g, and a cover i provided with an emboss (projection) h that fits into each hole g is put on the frame e. The cover i is also a sheet metal processed product having the same plate thickness as the frame e, and the shield case Q is constituted by the cover i and the frame e. The shield case Q shields electromagnetic waves generated from the semiconductor device b from leaking outside.

しかしながら、板金加工品は高精度の平面度を得るのは困難であり、フレームeと配線基板aとのはんだ付けzが不均一になり易い。いわゆる、未はんだ部が部分的に生じる虞れがあり、そこから電磁波が漏れて完全シールド性を確保できなくなる。そのため、多量のはんだを盛って対応しなければならず、パターン幅Nbの拡大につながる。   However, it is difficult to obtain a highly accurate flatness in the processed sheet metal product, and the soldering z between the frame e and the wiring board a is likely to be uneven. There is a possibility that a so-called unsoldered part may be partially generated, and electromagnetic waves leak from the part, so that complete shielding cannot be secured. Therefore, a large amount of solder must be piled up to cope with it, leading to an increase in the pattern width Nb.

また、半導体装置bの全周囲に沿ってアンダーフィル禁止領域Naとパターン幅Nbを必要とし、これらの合計が少なくとも3mmの幅となる。複数の半導体装置bを実装する配線基板aであれば、当然、配線基板aの大型化を招いてしまう。そして、この配線基板aを備えた電気機器である、たとえば携帯電話等の小型化を規制することとなる。   Further, the underfill prohibited area Na and the pattern width Nb are required along the entire periphery of the semiconductor device b, and the total of these is at least 3 mm. If the wiring board a is mounted with a plurality of semiconductor devices b, the wiring board a is naturally increased in size. And downsizing of, for example, a mobile phone, which is an electric device provided with the wiring board a, is restricted.

本発明は前記事情にもとづきなされたものであり、その目的とするところは、電気部品に対するシールドを完全なものとするとともに、電気部品周囲の空間距離を必要最小限に短縮して、シールド領域を最小化した電気機器を提供しようとするものである。   The present invention has been made on the basis of the above circumstances, and the object thereof is to complete the shield for the electrical component, reduce the space distance around the electrical component to the necessary minimum, and reduce the shield area. It aims to provide minimized electrical equipment.

前記目的を満足するため本発明は、一面に電気部品が接続される配線パターンを有し他の面にグランドパターンを有する多層配線基板と、互いに所定間隔を存し多層配線基板の一面における電気部品の周囲部位とグランドパターンとの間に亘って設けられる複数のスルーホールと、電気部品を囲むように配設され各々がスルーホールと電気的に接続される複数のはんだボールと、これらはんだボールと電気的に接続され電気部品を覆う天板部材とを具備する。   In order to satisfy the above object, the present invention provides a multilayer wiring board having a wiring pattern to which an electrical component is connected on one side and a ground pattern on the other side, and an electrical component on one side of the multilayer wiring board at a predetermined interval. A plurality of through holes provided between the peripheral portion of the substrate and the ground pattern, a plurality of solder balls disposed so as to surround the electrical component and each electrically connected to the through hole, and the solder balls And a top plate member that is electrically connected and covers the electrical components.

本発明によれば、電気部品に対するシールドを完全化し、電気部品の周囲に必要な空間距離を必要最小限に短縮して、シールド領域を最小化するという効果を奏する。   According to the present invention, the shield for the electrical component is perfected, the required spatial distance around the electrical component is shortened to the necessary minimum, and the shield area is minimized.

以下、本発明の実施の形態を、図面にもとづいて説明する。
図1(A)(B)は、本発明における第1の実施の形態での電気部品(以下、「半導体装置」と呼ぶ)2を備えた電気機器10の概略の平面図と断面図である。前記半導体装置2は、ここでは1個のみ示しているが、実際には複数個の半導体装置2を備えている。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIGS. 1A and 1B are a schematic plan view and a cross-sectional view of an electrical apparatus 10 including an electrical component (hereinafter referred to as “semiconductor device”) 2 according to the first embodiment of the present invention. . Although only one semiconductor device 2 is shown here, a plurality of semiconductor devices 2 are actually provided.

図中1は多層配線基板であり、この多層配線基板1表面(図1(B)の上面)の所定部位には配線パターンHが設けられている。この配線パターンHには、BGAタイプの半導体装置2が実装される。   In the figure, reference numeral 1 denotes a multilayer wiring board, and a wiring pattern H is provided at a predetermined portion of the surface of the multilayer wiring board 1 (the upper surface of FIG. 1B). A BGA type semiconductor device 2 is mounted on the wiring pattern H.

前記半導体装置2は、所定の厚さ寸法で、平面視で矩形状をなす。底面部にはリードの代用となる球形のはんだ(以下、「はんだボール」と呼ぶ)2aがアレイ状に突設されていて、配線基板1にフリップチップボンディングされている。具体的には、半導体装置2底面のはんだボール2aが金属バンプを形成し、これを多層配線基板1の配線パターンH上に設けられる電極パッドに押付けて接続する。   The semiconductor device 2 has a predetermined thickness and a rectangular shape in plan view. Spherical solder (hereinafter referred to as “solder ball”) 2 a serving as a substitute for the lead is projected on the bottom surface in an array shape and is flip-chip bonded to the wiring substrate 1. Specifically, the solder balls 2a on the bottom surface of the semiconductor device 2 form metal bumps, which are pressed and connected to electrode pads provided on the wiring pattern H of the multilayer wiring board 1.

前記多層配線基板1裏面には、グランド(GND)に接地されるグランドパターン3が設けられる。さらに多層配線基板1には、多層配線基板1裏面に設けられる前記グランドパターン3と多層配線基板1表面との間に亘って、複数のスルーホール4が互いに所定間隔を存して設けられる。   A ground pattern 3 that is grounded to the ground (GND) is provided on the back surface of the multilayer wiring board 1. Further, in the multilayer wiring board 1, a plurality of through holes 4 are provided at predetermined intervals across the ground pattern 3 provided on the back surface of the multilayer wiring board 1 and the surface of the multilayer wiring board 1.

なお説明すると、多層配線基板1の表面にスルーホール4の一端部が露出していて、その露出位置は前記半導体装置2の各辺周縁から所定間隔だけ離間している。したがって、スルーホール4は多層配線基板1の表面における半導体装置2の周囲部位とグランドパターン3との間に亘って設けられることになる。   In other words, one end of the through hole 4 is exposed on the surface of the multilayer wiring board 1, and the exposed position is separated from the peripheral edge of the semiconductor device 2 by a predetermined interval. Therefore, the through hole 4 is provided between the peripheral portion of the semiconductor device 2 on the surface of the multilayer wiring board 1 and the ground pattern 3.

このようなスルーホール4の一端部に、はんだボール5が接合される。前記はんだボール5を、図1(A)では“破線の楕円”で表し、図1(B)では“実線の楕円”で表したうえに断面のハッチングを入れている。
前記はんだボール5は、半導体装置2の底面に突出する前記はんだボール2aとは相違して、より大径のものである。そして、半導体装置2全体の厚み(高さ)寸法よりも、はんだボール5の直径が大である。互いに多層配線基板1の表面に載置された状態となっていて、その上端部は半導体装置2上面よりも上方に突出する。
A solder ball 5 is joined to one end of the through hole 4. The solder balls 5 are represented by “dashed ellipses” in FIG. 1A, and are represented by “solid ellipses” in FIG.
Unlike the solder ball 2 a protruding from the bottom surface of the semiconductor device 2, the solder ball 5 has a larger diameter. The diameter of the solder ball 5 is larger than the thickness (height) dimension of the entire semiconductor device 2. The upper ends of the multilayer wiring substrates 1 are projected upward from the upper surface of the semiconductor device 2.

前記スルーホール4の直径よりも前記はんだボール5の直径が大であるが、スルーホール4に接続された状態ではんだボール5相互は互いに接触することはない。すなわち、後述するように組立てられた電気機器10を加熱炉に収容して加熱し、加熱完了の状態ではんだボール5相互の間隔が1mm以下になるように、スルーホール4相互の間隔およびはんだボール5の直径が設定されている。   Although the diameter of the solder ball 5 is larger than the diameter of the through hole 4, the solder balls 5 are not in contact with each other when connected to the through hole 4. That is, the electrical equipment 10 assembled as described later is accommodated in a heating furnace and heated, and the distance between the through holes 4 and the solder balls is adjusted so that the distance between the solder balls 5 becomes 1 mm or less when the heating is completed. A diameter of 5 is set.

全てのはんだボール5に亘って1枚の天板部材6が支持されている。図1(A)を参照すると分かるように、平面視で矩形状に形成される前記天板部材6の各辺部に沿って複数のはんだボール5が位置する。そして、はんだボール5の直径と半導体装置2の厚み寸法との大小関係から、天板部材6は半導体装置2の上方部位を間隙を存して覆う。   One top plate member 6 is supported across all the solder balls 5. As can be seen from FIG. 1A, a plurality of solder balls 5 are positioned along each side of the top plate member 6 formed in a rectangular shape in plan view. Then, due to the magnitude relationship between the diameter of the solder ball 5 and the thickness dimension of the semiconductor device 2, the top plate member 6 covers the upper part of the semiconductor device 2 with a gap.

前記天板部材6は、矩形平板状の樹脂材6aと、この平板樹脂材6aの下面全面に亘って被覆される導電性を有する金属膜6bとから構成される。すなわち、天板部材6は導電性を有するところから、以後、これを「導電性天板」と呼ぶ。
導電性天板6の下面全面に、金属膜6bからなるベタパターンが形成されることになる。図1(B)に示すように、導電性天板6を構成する金属膜6bはソルダレジスト膜7で覆われ、前記スルーホール4と対向する位置のみ開口部として形成される電極パッド8が設けられる。電極パッド8は、図1(A)では“実線の真円”で表し、図1(B)ではソルダレジスト膜7の“切れ目”で表している。
The top plate member 6 is composed of a rectangular flat resin material 6a and a conductive metal film 6b that covers the entire lower surface of the flat resin material 6a. That is, since the top plate member 6 has conductivity, it is hereinafter referred to as a “conductive top plate”.
A solid pattern made of the metal film 6 b is formed on the entire lower surface of the conductive top plate 6. As shown in FIG. 1B, the metal film 6b constituting the conductive top plate 6 is covered with a solder resist film 7, and an electrode pad 8 formed as an opening only at a position facing the through hole 4 is provided. It is done. The electrode pads 8 are represented by “solid circles” in FIG. 1A, and are represented by “cuts” in the solder resist film 7 in FIG. 1B.

前記導電性天板6の中心位置は前記半導体装置2の中心位置と略一致していて、半導体装置2の周面から導電性天板6の周面が同一寸法だけ突出する。換言すれば、半導体装置2に対して導電性天板6は相似形をなしていて、導電性天板6の面積は半導体装置2の面積よりも大に形成される。   The center position of the conductive top plate 6 substantially coincides with the center position of the semiconductor device 2, and the peripheral surface of the conductive top plate 6 protrudes from the peripheral surface of the semiconductor device 2 by the same dimension. In other words, the conductive top plate 6 has a similar shape to the semiconductor device 2, and the area of the conductive top plate 6 is formed larger than the area of the semiconductor device 2.

このように、多層配線基板1に半導体装置2を実装するのに、半導体装置2底面から突出する前記はんだボール2aが用いられ、多層配線基板1に導電性天板6を取付けるのにも、前記はんだボール5が用いられる。
そこで、はんだの特性に応じて、多層配線基板1に半導体装置2および導電性天板6を位置決めして加熱炉に入れ、双方のはんだボール2a,5を同時に溶融させる。あるいは、先にはんだボール2aを溶融させて多層配線基板1に半導体装置2を実装し、そのあと、はんだボール5を溶融させて多層配線基板1に導電性天板6を取付ける。
As described above, the solder balls 2a protruding from the bottom surface of the semiconductor device 2 are used to mount the semiconductor device 2 on the multilayer wiring board 1, and the conductive top plate 6 is attached to the multilayer wiring board 1 as well. Solder balls 5 are used.
Therefore, according to the solder characteristics, the semiconductor device 2 and the conductive top plate 6 are positioned on the multilayer wiring board 1 and placed in a heating furnace to melt both the solder balls 2a and 5 simultaneously. Alternatively, the solder ball 2 a is first melted to mount the semiconductor device 2 on the multilayer wiring board 1, and then the solder ball 5 is melted to attach the conductive top plate 6 to the multilayer wiring board 1.

前記多層配線基板1に半導体装置2を実装した状態で、従来構造と同様、半導体装置2底面と多層配線基板1表面との間に狭小の隙間が存在している。一方、はんだボール5の直径が0.65mmのものを選択し、はんだボール5が溶融したとき多層配線基板1と導電性天板6との間に約0.4mmの隙間が存在するように寸法設定されている。   In a state where the semiconductor device 2 is mounted on the multilayer wiring board 1, a narrow gap exists between the bottom surface of the semiconductor device 2 and the surface of the multilayer wiring board 1 as in the conventional structure. On the other hand, when the solder ball 5 having a diameter of 0.65 mm is selected and the solder ball 5 is melted, the dimension is such that a gap of about 0.4 mm exists between the multilayer wiring board 1 and the conductive top plate 6. It is set.

さらに、隣接するはんだボール5相互が溶融した状態で接触する、いわゆるブリッジ状にならないように、各スルーホール4と電極パッド8相互間の距離が設定される。実際に、はんだボール5の直径と重量、加熱炉における加熱温度、導電性天板6の面積重量等の条件から、溶融したはんだボール5相互の隙間が、1mm以下になるよう設定される。   Further, the distance between each through-hole 4 and the electrode pad 8 is set so as not to form a so-called bridge shape in which adjacent solder balls 5 contact each other in a melted state. Actually, the gap between the melted solder balls 5 is set to 1 mm or less from conditions such as the diameter and weight of the solder balls 5, the heating temperature in the heating furnace, and the area weight of the conductive top plate 6.

溶融した状態でのはんだボール5相互の隙間を1mm以下とする理由については、後述する。この隙間を利用して、溶融した樹脂材9を配線基板1表面と半導体装置2底面との間に注入し、アンダーフィルする。多層配線基板1と半導体装置2との間に充分な量のアンダーフィルをなした後も、樹脂材9の注入を継続する。   The reason why the gap between the solder balls 5 in the molten state is 1 mm or less will be described later. Using this gap, the molten resin material 9 is injected between the surface of the wiring board 1 and the bottom surface of the semiconductor device 2 to underfill. Even after a sufficient amount of underfill is made between the multilayer wiring board 1 and the semiconductor device 2, the injection of the resin material 9 is continued.

樹脂材9は導電性天板6底面の金属膜6bと半導体装置2上面との隙間に充填されるとともに、半導体装置2周面外部と導電性天板6周面との間にも充填される。この状態で樹脂材9の注入を停止すると、結果として、半導体装置2の全周面に亘って樹脂材9が充填され、半導体装置2は樹脂封止される。   The resin material 9 is filled in the gap between the metal film 6 b on the bottom surface of the conductive top plate 6 and the top surface of the semiconductor device 2, and is also filled between the outer peripheral surface of the semiconductor device 2 and the peripheral surface of the conductive top plate 6. . When the injection of the resin material 9 is stopped in this state, as a result, the resin material 9 is filled over the entire peripheral surface of the semiconductor device 2, and the semiconductor device 2 is resin-sealed.

したがって、多層配線基板1に対する半導体装置2の取付け強度が大となる。多層配線基板1と導電性天板6との間にも樹脂材9が充填されるので、多層配線基板1に対する導電性天板6の取付け強度が大となる。図1(B)では、樹脂材9が導電性天板6周面から突出した状態としているが、実際には、はんだボール5相互の隙間を埋める程度でよく、導電性天板6周面から突出しない。   Therefore, the mounting strength of the semiconductor device 2 with respect to the multilayer wiring board 1 is increased. Since the resin material 9 is also filled between the multilayer wiring board 1 and the conductive top plate 6, the mounting strength of the conductive top plate 6 to the multilayer wiring board 1 is increased. In FIG. 1 (B), the resin material 9 is projected from the circumferential surface of the conductive top plate 6, but actually, it is sufficient to fill the gap between the solder balls 5, and from the circumferential surface of the conductive top plate 6. Does not protrude.

このようにして、半導体装置2を実装する多層配線基板1と、この多層配線基板1に所定間隔を存して設けられグランドパターン3に接続する複数のスルーホール4と、これらスルーホール4に接続され半導体装置2の周囲を囲むように配置される複数のはんだボール5と、これらはんだボール5に電気的に接続され前記半導体装置2の上面を覆う導電性天板6とで、電気機器10が構成される。   In this way, the multilayer wiring board 1 on which the semiconductor device 2 is mounted, the plurality of through holes 4 provided in the multilayer wiring board 1 with a predetermined interval and connected to the ground pattern 3, and the through holes 4 are connected. A plurality of solder balls 5 arranged so as to surround the periphery of the semiconductor device 2 and a conductive top plate 6 that is electrically connected to the solder balls 5 and covers the upper surface of the semiconductor device 2. Composed.

前記はんだボール5は多層配線基板1のグランドパターン3とスルーホール4を介して導電性天板6に電気的に接続されている。換言すれば、導電性天板6と多層配線基板1のグランドパターン3との電気的な導通を、スルーホール4とはんだボール5で取ることになる。   The solder balls 5 are electrically connected to the conductive top plate 6 through the ground pattern 3 and the through holes 4 of the multilayer wiring board 1. In other words, electrical conduction between the conductive top plate 6 and the ground pattern 3 of the multilayer wiring board 1 is achieved by the through holes 4 and the solder balls 5.

半導体装置2から出る電磁波は、導電性天板6の下面全面を覆う金属膜6bによってシールド(遮蔽)され、さらに導電性天板6を取付けるはんだボール5によってシールドされる。隣接するはんだボール5相互の隙間を1mm以下に設定してあるので、後述する理由によりこの隙間から電磁波が漏れることはない。   The electromagnetic wave emitted from the semiconductor device 2 is shielded (shielded) by the metal film 6b covering the entire lower surface of the conductive top plate 6, and further shielded by the solder balls 5 to which the conductive top plate 6 is attached. Since the gap between adjacent solder balls 5 is set to 1 mm or less, electromagnetic waves do not leak from this gap for the reason described later.

なお、前記導電性天板6は樹脂材6aの下面全面を金属膜6bで覆う構成とすることにより、導電性天板6は比較的、高い平面度を得る。一方、多層配線基板1は、文字通り多層に形成され、ある程度の板厚を有することで高い平面度を得る。多層配線基板1に導電性天板6を取付けた状態で、互いの隙間が均一になり、従来構造のような未はんだ部分は発生し難い。   The conductive top plate 6 has a relatively high flatness by covering the entire lower surface of the resin material 6a with the metal film 6b. On the other hand, the multilayer wiring board 1 is literally formed in multiple layers and has a certain degree of plate thickness to obtain high flatness. In a state where the conductive top plate 6 is attached to the multilayer wiring board 1, the gaps between them become uniform, and an unsoldered portion unlike the conventional structure hardly occurs.

たとえ、何らかの理由により導電性天板6が変形していて平面度の精度が低くなっても、はんだボール5が溶融にともなって導電性天板6の変形を吸収する。すなわち、導電性天板6の変形がある程度の範囲内であれば、導電性天板6を配線基板1に取付けた状態で、導電性天板6と多層配線基板1との隙間を一定範囲内に確保できる。   Even if the conductive top plate 6 is deformed for some reason and the flatness accuracy is lowered, the solder ball 5 absorbs the deformation of the conductive top plate 6 as it melts. That is, if the deformation of the conductive top board 6 is within a certain range, the gap between the conductive top board 6 and the multilayer wiring board 1 is within a certain range with the conductive top board 6 attached to the wiring board 1. Can be secured.

半導体装置2の周面からはんだボール5による取付け幅までの距離M1は、配線基板1に実装される電子部品相互の必要最低限な距離と同一であればよい。前記距離M1を、「部品間実装禁止領域」と呼ぶとすると、この領域幅M1は0.2mmあればよい。また、はんだボール5による導電性天板6の取付け幅M2は、はんだボール5の直径と同じ0.65mmあればよい。   The distance M1 from the peripheral surface of the semiconductor device 2 to the mounting width by the solder balls 5 may be the same as the minimum necessary distance between electronic components mounted on the wiring board 1. If the distance M1 is referred to as an “inter-component mounting prohibited area”, the area width M1 may be 0.2 mm. Further, the mounting width M <b> 2 of the conductive top plate 6 by the solder ball 5 may be 0.65 mm, which is the same as the diameter of the solder ball 5.

結局、導電性天板6は半導体装置2の周面から、部品間実装禁止領域M1である0.2mmと、はんだボール5による導電性天板6の取付け幅M2である0.65mmとの合計の、0.85mmだけ突出する面積となる。
図6に示す従来構造の電気機器Qにおいては、上述したように半導体装置b周面から3mm突出している。本発明では0.85mmであるから、従来構造と比較すると、はるかに小型化を図れることとなる。
As a result, the conductive top plate 6 has a total of 0.2 mm which is the inter-component mounting prohibited area M1 and 0.65 mm which is the mounting width M2 of the conductive top plate 6 by the solder balls 5 from the peripheral surface of the semiconductor device 2. The area protrudes by 0.85 mm.
In the electric device Q having the conventional structure shown in FIG. 6, as described above, it protrudes 3 mm from the peripheral surface of the semiconductor device b. Since it is 0.85 mm in the present invention, the size can be greatly reduced as compared with the conventional structure.

さらに、多層配線基板1に半導体装置2をアンダーフィルする樹脂材9を、そのまま多層配線基板1に対する導電性天板6の取付け強度増大化に用いた。この樹脂材9は半導体装置2と導電性天板6との間に充填すればよく、従来構造のように半導体装置の周面から外方へ浸出させるのに必要なアンダーフィル禁止領域を確保しなくてすむ。
前記はんだボール5と導電性天板6からなる電気機器10が占有する領域が最小となり、複数の前記半導体装置2を備えた携帯電話等の電気機器10の小型化を確実に推進できる。
Further, the resin material 9 for underfilling the semiconductor device 2 on the multilayer wiring board 1 is used as it is for increasing the mounting strength of the conductive top plate 6 to the multilayer wiring board 1. This resin material 9 may be filled between the semiconductor device 2 and the conductive top plate 6 to secure an underfill prohibited area necessary for leaching outward from the peripheral surface of the semiconductor device as in the conventional structure. No need.
The area occupied by the electric device 10 composed of the solder balls 5 and the conductive top plate 6 is minimized, and the miniaturization of the electric device 10 such as a mobile phone including the plurality of semiconductor devices 2 can be surely promoted.

はんだボール5が溶融した状態で、隣接するはんだボール5相互の隙間を1mm以下としながら電磁波の漏れを防止できる理由は、図5のシールド効果(シールド量)を示すグラフから説明できる。
このグラフは、横軸にはんだボール5相互の隙間に相当するスリットの大きさ(mm)を取り、縦軸に半導体装置2を搭載する電気機器に用いられる信号の周波数(dB)を取る。
The reason why leakage of electromagnetic waves can be prevented while the gap between adjacent solder balls 5 is 1 mm or less in a state where the solder balls 5 are melted can be explained from the graph showing the shielding effect (shielding amount) in FIG.
In this graph, the horizontal axis represents the size (mm) of the slit corresponding to the gap between the solder balls 5, and the vertical axis represents the frequency (dB) of a signal used in an electrical device on which the semiconductor device 2 is mounted.

詳しくは、無限平面金属板に空いた長方形スリットのシールド量Sを示していて、
S = 20log(λ/2/d)
の式から算出される。
なお、λ=C/fであり、λ:波長、C:光束、f:周波数。
d:スリットが矩形状をなしている場合に、長い方の寸法。
グラフは、 d<<λ/2 のときの、スリット寸法対シールド量を表している。
Specifically, the shield amount S of the rectangular slit vacated on the infinite plane metal plate is shown,
S = 20 log (λ / 2 / d)
It is calculated from the formula of
Note that λ = C / f, λ: wavelength, C: luminous flux, and f: frequency.
d: The longer dimension when the slit is rectangular.
The graph represents the slit size versus the shield amount when d << λ / 2.

電気機器は種類や用途に応じて、用いられる信号の周波数が相違している。そこで、図のように、100MHZをLa変化として、1GHZをLb変化として、2GHZをLc変化として、5GHZをLd変化として、それぞれ信号の周波数別に測定した。
いずれの電気機器においても必要なシールド効果(dB)は、経験値から、最低限30dBは確保しなければならない。好ましくは、それ以上のシールド効果を得たい。
図の結果から、同じスリットの大きさであっても、信号の周波数の長い方がシールド効果(dB)が大であり、周波数が短くなるにしたがって、シールド効果が小さくなっていることが分かる。
The frequency of the signal used varies depending on the type and application of the electric device. Therefore, as shown in the figure, 100 MHZ was measured as a La change, 1 GHZ as an Lb change, 2 GHZ as an Lc change, and 5 GHZ as an Ld change, respectively, for each signal frequency.
The shielding effect (dB) required for any electrical device must be at least 30 dB from experience. Preferably, a higher shielding effect is desired.
From the results shown in the figure, it can be seen that the shield effect (dB) is larger when the frequency of the signal is longer even if the slit size is the same, and the shield effect is reduced as the frequency is shortened.

上述した電気機器である携帯電話の場合は、周波数が5GHZの極短波長電波が用いられている。そして、上述のように30dB以上のシールド効果を確保したいので、5GHZのライン(Ld変化)と、縦軸のシールド効果において30dBのラインとが交差する横軸のスリットの大きさを読むと、「約1mm」となっている。   In the case of the cellular phone which is the above-described electric device, an extremely short wavelength radio wave having a frequency of 5 GHz is used. And as mentioned above, we want to ensure a shielding effect of 30 dB or more, so when we read the size of the slit on the horizontal axis where the 5 GHz line (Ld change) intersects the 30 dB line in the vertical axis shielding effect, It is about 1mm ".

すなわち、多層配線基板1に対して導電性天板6を取付ける溶融した状態のはんだボール5は、隣接するはんだボール5との隙間を1mm以下になるように設定する。したがって、隣接するはんだボール5相互間の隙間から電磁波が漏れることはなく、シールド効果を確保できて周囲の半導体装置等の電気部品に与える影響がない。   That is, the molten solder balls 5 to which the conductive top plate 6 is attached to the multilayer wiring board 1 are set so that the gap between the adjacent solder balls 5 is 1 mm or less. Therefore, electromagnetic waves do not leak from the gaps between the adjacent solder balls 5, and a shielding effect can be ensured without affecting the surrounding electrical components such as semiconductor devices.

図2(A)(B)は、本発明における第2の実施の形態での、多層配線基板1に実装される厚形半導体装置2Aと電気機器10Aの概略の平面図と断面図である。前記第1の実施の形態と同一の構成部品は、同番号を付して新たな説明を省略する。
そして、配線基板1に形成される配線パターンHとグランドパターン3およびスルーホール4と、導電性天板6Aに形成されるソルダレジスト膜7および電極パッド8と、多層配線基板1と半導体装置2Aおよび導電性天板6Aをアンダーフィルする樹脂材9は省略して示す。(以下、同じ)
この実施の形態は、電気機器10Aとして占有する面積に変りがないが、特に厚形の半導体装置2Aを用いた場合に有効である。すなわち、第1の実施の形態における構成のまま、厚形半導体装置2Aを導電性天板6で覆うとすると全体的に厚いものとなって、電気機器10の面積を減少させたことの効果と相殺してしまう。
FIGS. 2A and 2B are a schematic plan view and a cross-sectional view of a thick semiconductor device 2A and an electric device 10A mounted on the multilayer wiring board 1 in the second embodiment of the present invention. The same components as those in the first embodiment are denoted by the same reference numerals, and a new description is omitted.
Then, the wiring pattern H, the ground pattern 3, and the through hole 4 formed on the wiring substrate 1, the solder resist film 7 and the electrode pad 8 formed on the conductive top plate 6A, the multilayer wiring substrate 1, the semiconductor device 2A, and The resin material 9 for underfilling the conductive top plate 6A is omitted. (same as below)
This embodiment has no change in the area occupied by the electric device 10A, but is particularly effective when the thick semiconductor device 2A is used. That is, if the thick semiconductor device 2A is covered with the conductive top plate 6 with the configuration in the first embodiment, the overall thickness becomes thick, and the effect of reducing the area of the electric device 10 is achieved. It will cancel out.

そこで、以下に述べるように、電気機器10Aの背低化を図っている。
すなわち、導電性天板6Aは先に説明したものと同一の板厚と同一の面積であってよく、部品間実装禁止領域M1が0.2mm、取付け幅M2が0.65mmを確保する。そのうえで、導電性天板6Aの下面における部品間実装禁止領域M1から内側全てを座ぐり加工して、導電性天板6A下面に凹陥部12を設ける。
Therefore, as described below, the height of the electric device 10A is reduced.
That is, the conductive top plate 6A may have the same thickness and the same area as described above, and the inter-component mounting prohibited area M1 is 0.2 mm and the mounting width M2 is 0.65 mm. After that, all the inside from the inter-component mounting prohibited area M1 on the lower surface of the conductive top plate 6A is countersunk to provide the recessed portion 12 on the lower surface of the conductive top plate 6A.

凹陥部12の全面に亘って金属膜6bで被覆することは勿論である。半導体装置2Aを多層配線基板1に実装したうえで、導電性天板6Aにおける凹陥部12を下面側として、厚形半導体装置2Aの上端部を凹陥部12に挿入する。   Of course, the entire surface of the recessed portion 12 is covered with the metal film 6b. After mounting the semiconductor device 2 </ b> A on the multilayer wiring board 1, the upper end portion of the thick semiconductor device 2 </ b> A is inserted into the recessed portion 12 with the recessed portion 12 in the conductive top plate 6 </ b> A being the lower surface side.

導電性天板6Aと、はんだボール5とからなる電気機器10Aにおいては、第1の実施の形態と同様のシールド効果を得る。そして、配線基板1から導電性天板6A上面に至るまでの電気機器10Aの高さ寸法が、半導体装置2Aを導電性天板6Aの凹陥部12に挿入する分だけ低くなり、電気機器10Aの背低化を得られる。   In the electric device 10A including the conductive top plate 6A and the solder balls 5, the same shielding effect as that of the first embodiment is obtained. Then, the height dimension of the electric device 10A from the wiring board 1 to the upper surface of the conductive top plate 6A is lowered by the amount that the semiconductor device 2A is inserted into the recessed portion 12 of the conductive top plate 6A. You can get a low profile.

図3(A)(B)は、本発明における第3の実施の形態での、配線基板1に実装される厚形半導体装置2Aと電気機器10Bの概略の平面図と断面図である。
この実施の形態も、電気機器10Bとして占有する面積に変りがないが、特に厚形の半導体装置2Aに適用される。ただし、第2の実施の形態で述べたような導電性天板6Aに凹陥部12を設ける加工では手間がかかるので、これを不要としたい。
FIGS. 3A and 3B are a schematic plan view and a cross-sectional view of the thick semiconductor device 2A and the electric device 10B mounted on the wiring board 1 in the third embodiment of the present invention.
This embodiment also applies to the thick semiconductor device 2A, although there is no change in the area occupied as the electric device 10B. However, since the process of providing the recessed portion 12 on the conductive top plate 6A as described in the second embodiment takes time, it is not necessary.

はんだボール5を介して取付けられる平板状の導電性天板6で厚形半導体装置2Aを覆う基本構成では、本来、半導体装置2Aが厚形になった分、はんだボール5は直径が大なるものを用いなければならない。
ただし、多層配線基板1に設けられるスルーホール4の相互間隔を変えると大幅な設計変更となり、多層配線基板1から製造し直す必要があるので、少なくともスルーホール4の相互間隔は変えられない。
In the basic configuration in which the thick semiconductor device 2A is covered with the flat conductive top plate 6 attached via the solder ball 5, the solder ball 5 is originally larger in diameter as the semiconductor device 2A becomes thicker. Must be used.
However, if the mutual distance between the through holes 4 provided in the multilayer wiring board 1 is changed, a significant design change is made and it is necessary to remanufacture from the multilayer wiring board 1, so that at least the mutual distance between the through holes 4 cannot be changed.

そのため、相互間隔を変えないスルーホール4のそれぞれに、直径を大としたはんだボール5を接続しようとしても、はんだボール5は球形なので、最も突出する部分が隣接するはんだボール5の最も突出する部分に接触してしまい、スルーホール4に対する接続ができない。   Therefore, even if it is going to connect the solder ball 5 with a large diameter to each of the through holes 4 that do not change the mutual interval, the solder ball 5 is spherical, so the most protruding portion is the most protruding portion of the adjacent solder ball 5 Cannot be connected to the through hole 4.

たとえ接触しない範囲内の直径のはんだボール5を用いたとしても、はんだボール5が大型になるから、加熱温度や加熱時間を調整し直す必要があり、手間がかかる。溶融した状態ではんだボール5相互のブリッジ現象を防止し、かつ互いの隙間が1mm以下になるように完成できる可能性はほとんどない。   Even if the solder balls 5 having a diameter in a range where they do not come into contact are used, the solder balls 5 become large, so that it is necessary to readjust the heating temperature and the heating time, which is troublesome. There is almost no possibility that the solder balls 5 can be bridged with each other in the melted state and the gap between them can be reduced to 1 mm or less.

そこで、導電性天板6に対する凹陥加工を不要としたうえで、スルーホール4の相互間隔を変えず、はんだボール5も何ら変更せずにそのまま用いて、電気機器10Bがある程度厚形になることは認めたうえで、厚形電気部品2Aに対応した構成を図3(A)(B)にもとづいて述べる。   Therefore, the electrical device 10B can be thickened to some extent by eliminating the need for recess processing on the conductive top plate 6 and using the solder balls 5 as they are without changing the mutual interval between the through holes 4. Will be described with reference to FIGS. 3 (A) and 3 (B).

具体的には、同一の手段で厚形半導体装置2Aを多層配線基板1に実装する。その一方で、前記した取付け幅M2と同一幅寸法で、かつ通常の半導体装置2と厚形半導体装置2Aとの厚さの差に相当する厚さ寸法の金属片からなり、導電性を有するスペーサ15を用意し、これを多層配線基板1に先付け(はんだ付け)する。   Specifically, the thick semiconductor device 2A is mounted on the multilayer wiring board 1 by the same means. On the other hand, the spacer is made of a metal piece having the same width dimension as the mounting width M2 and a thickness dimension corresponding to the difference in thickness between the normal semiconductor device 2 and the thick semiconductor device 2A. 15 is prepared and pre-attached (soldered) to the multilayer wiring board 1.

スペーサ15の上面にパッドが設けられ、そこにはんだボール5が接合され、はんだボール5を介して導電性天板6が取付けられる。スペーサ15はスルーホールを介してグランドパターンと電気的に接続され、かつはんだボール5を介して導電性天板6と電気的に接続される。したがって、導電性天板6と多層配線基板1のグランドパターンとの電気的な導通を、スルーホールとスペーサ15およびはんだボール5で取ることになる。   A pad is provided on the upper surface of the spacer 15, the solder ball 5 is joined thereto, and the conductive top plate 6 is attached via the solder ball 5. The spacer 15 is electrically connected to the ground pattern via the through hole, and is electrically connected to the conductive top plate 6 via the solder ball 5. Therefore, electrical conduction between the conductive top plate 6 and the ground pattern of the multilayer wiring board 1 is obtained by the through hole, the spacer 15 and the solder ball 5.

完成した電気機器10Bは、半導体装置2Aの周囲をスペーサ15と複数のはんだボール5が囲み、半導体装置2Aを導電性天板6が覆う。前記スペーサ15の板厚分、すなわち通常の半導体装置2と厚形半導体装置2Aとの厚さの差分だけ、電気機器10Bとして厚形になることはやむを得ない。   In the completed electrical device 10B, the spacer 15 and the plurality of solder balls 5 surround the semiconductor device 2A, and the conductive top plate 6 covers the semiconductor device 2A. It is unavoidable that the electrical device 10B becomes thicker by the thickness of the spacer 15, that is, the difference in thickness between the normal semiconductor device 2 and the thick semiconductor device 2A.

しかしながら、スルーホール4相互の間隔を変えずにすむので、多層配線基板1は勿論のこと、はんだボール5および導電性天板6は図1で用いたものをそのまま用いることができる。しかも、溶融した状態ではんだボール5相互の隙間が確実に1mm以下になり、半導体装置2Aから発生する電磁波が外部に漏れないように確実にシールドする。   However, since it is not necessary to change the interval between the through holes 4, the solder balls 5 and the conductive top plate 6 as well as the multilayer wiring substrate 1 can be used as they are. In addition, the gap between the solder balls 5 is surely 1 mm or less in the molten state, and the electromagnetic wave generated from the semiconductor device 2A is surely shielded so as not to leak to the outside.

図4(A)(B)は、本発明における第4の実施の形態での、多層配線基板1に実装される半導体装置2と電気機器10Cの概略の平面図と断面図である。
この実施の形態では、先に第1の実施の形態で説明した通常タイプの半導体装置2に適用される。また、電気機器10Cとして、半導体装置2から発生する電磁波を確実にシールドすることは変りがないが、この薄型化を実現している。
4A and 4B are a schematic plan view and a cross-sectional view of the semiconductor device 2 and the electric device 10C mounted on the multilayer wiring board 1 according to the fourth embodiment of the present invention.
In this embodiment, the present invention is applied to the normal type semiconductor device 2 described in the first embodiment. Further, as the electrical device 10C, the electromagnetic wave generated from the semiconductor device 2 is reliably shielded, but this thinning is realized.

すなわち、電気機器10Cは、グランドパターンとスルーホールを有するとともに半導体装置2を実装する多層配線基板1と、はんだボール5および、後述する導電性天板6Cとから構成される。多層配線基板1とはんだボール5は上述のものをそのまま用いる。ここでの導電性天板6Cは、全体が導電性のよい金属板からなる。   That is, the electrical device 10C includes a multilayer wiring board 1 having a ground pattern and a through hole and mounting the semiconductor device 2, a solder ball 5, and a conductive top plate 6C described later. The multilayer wiring board 1 and the solder balls 5 are as described above. The conductive top plate 6 </ b> C here is made of a metal plate having good conductivity.

したがって、前記金属製導電性天板6Cは、上述した導電性天板6よりも薄肉ですみ、平板樹脂材6aを被覆する金属膜6bの加工が不要となるばかりか、電気機器10Cとして背低化を得られる。ただし、この導電性天板6Cは前記導電性天板6よりも重量がかさみ、部品費としてある程度高価になることはやむを得ない。   Therefore, the metal conductive top plate 6C is thinner than the conductive top plate 6 described above, and not only the processing of the metal film 6b covering the flat resin material 6a is unnecessary, but also the electrical device 10C is short. Can be obtained. However, the conductive top plate 6C is heavier than the conductive top plate 6 and is inevitably expensive as a part cost.

なお、本発明は上述した実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。そして、上述した実施の形態に開示されている複数の構成要素の適宜な組合せにより、種々の発明を形成できる。   Note that the present invention is not limited to the above-described embodiment as it is, and can be embodied by modifying the constituent elements without departing from the scope of the invention in the implementation stage. Various inventions can be formed by appropriately combining a plurality of constituent elements disclosed in the above-described embodiments.

本発明における第1の実施の形態に係る、配線基板に実装される半導体装置と、この半導体装置をシールドする電気機器の平面図と断面図。1 is a plan view and a cross-sectional view of a semiconductor device mounted on a wiring board and an electric device that shields the semiconductor device according to a first embodiment of the present invention. 本発明における第2の実施の形態に係る、配線基板に実装される半導体装置と、この半導体装置をシールドする電気機器の平面図と断面図。The semiconductor device mounted in the wiring board based on 2nd Embodiment in this invention, and the top view and sectional drawing of an electric equipment which shield this semiconductor device. 本発明における第3の実施の形態に係る、配線基板に実装される半導体装置と、この半導体装置をシールドする電気機器の平面図と断面図。The top view and sectional drawing of the semiconductor device mounted on the wiring board based on the 3rd Embodiment in this invention, and the electric equipment which shields this semiconductor device. 本発明における第4の実施の形態に係る、配線基板に実装される半導体装置と、この半導体装置をシールドする電気機器の平面図と断面図。The semiconductor device mounted in the wiring board based on 4th Embodiment in this invention, and the top view and sectional drawing of an electric equipment which shield this semiconductor device. スリット寸法対シールド量の特性図。The characteristic figure of a slit size vs. shield amount. 本発明の従来例の、配線基板に実装される半導体装置と、取付けられるシールド板の一部断面図。The semiconductor device mounted in the wiring board of the prior art example of this invention, and a partial cross section figure of the shield board attached.

符号の説明Explanation of symbols

2…半導体装置(電気部品)、H…配線パターン、3…グランドパターン、1…多層配線基板、4…スルーホール、5…はんだボール、6…導電性天板(天板部材)、9…(アンダーフィルされる)樹脂材、12…凹陥部、15…スペーサ、6a…樹脂製平板、6b…金属膜、6C…金属製導電性天板。   2 ... Semiconductor device (electric part), H ... Wiring pattern, 3 ... Ground pattern, 1 ... Multi-layer wiring board, 4 ... Through hole, 5 ... Solder ball, 6 ... Conductive top plate (top plate member), 9 ... ( Resin material to be underfilled, 12... Recessed portion, 15. Spacer, 6 a. Flat plate made of resin, 6 b. Metal film, 6 C, conductive top plate made of metal.

Claims (6)

一面に電気部品が接続される配線パターンを有し、他の面にグランドパターンを有する多層配線基板と、
互いに所定間隔を存し、かつ前記多層配線基板の一面における前記電気部品の周囲部位と前記グランドパターンとの間に亘って設けられる複数のスルーホールと、
前記電気部品を囲むように配設され、各々が前記スルーホールと電気的に接続される複数のはんだボールと、
これらはんだボールと電気的に接続され、前記電気部品を覆う天板部材と
を具備することを特徴とする電気機器。
A multilayer wiring board having a wiring pattern to which electrical components are connected on one side and a ground pattern on the other side;
A plurality of through holes provided between the ground pattern and the peripheral part of the electrical component on one surface of the multilayer wiring board, with a predetermined interval between them;
A plurality of solder balls disposed so as to surround the electrical component, each electrically connected to the through hole;
An electrical apparatus comprising: a top plate member that is electrically connected to the solder balls and covers the electrical components.
前記電気部品と前記多層配線基板との間の隙間と、多層配線基板と前記天板部材との間隙に、樹脂材が充填されていることを特徴とする請求項1記載の電気機器。   The electrical apparatus according to claim 1, wherein a resin material is filled in a gap between the electrical component and the multilayer wiring board and a gap between the multilayer wiring board and the top plate member. 前記天板部材は、前記電気部品の一部が挿入する凹陥部を有することを特徴とする請求項1および請求項2のいずれかに記載の電気機器。   The electrical apparatus according to claim 1, wherein the top plate member has a recessed portion into which a part of the electrical component is inserted. 前記多層配線基板一面と前記はんだボールとの間に、はんだボールを介して天板部材と電気的に接続するとともに、スルーホールを介してグランドパターンと電気的に接続する、導電性を有するスペーサが介在されることを特徴とする請求項1および請求項2のいずれかに記載の電気機器。   A conductive spacer between the one surface of the multilayer wiring board and the solder ball is electrically connected to the top plate member via the solder ball and electrically connected to the ground pattern via the through hole. The electrical device according to claim 1, wherein the electrical device is interposed. 前記天板部材は、合成樹脂材からなる平板と、この平板樹脂材の一面を覆う導電性を有する金属膜とからなり、前記金属膜が前記はんだボールに接続されることを特徴とする請求項1ないし請求項4のいずれかに記載の電気機器。   The top plate member includes a flat plate made of a synthetic resin material and a conductive metal film that covers one surface of the flat resin material, and the metal film is connected to the solder balls. The electric device according to any one of claims 1 to 4. 前記天板部材は、導電性を有する金属板からなることを特徴とする請求項1ないし請求項4のいずれかに記載の電気機器。   The electric device according to any one of claims 1 to 4, wherein the top plate member is made of a conductive metal plate.
JP2007199453A 2007-07-31 2007-07-31 Electrical equipment Pending JP2009038119A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007199453A JP2009038119A (en) 2007-07-31 2007-07-31 Electrical equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007199453A JP2009038119A (en) 2007-07-31 2007-07-31 Electrical equipment

Publications (1)

Publication Number Publication Date
JP2009038119A true JP2009038119A (en) 2009-02-19

Family

ID=40439772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007199453A Pending JP2009038119A (en) 2007-07-31 2007-07-31 Electrical equipment

Country Status (1)

Country Link
JP (1) JP2009038119A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016035954A (en) * 2014-08-01 2016-03-17 株式会社ソシオネクスト Semiconductor device and semiconductor device manufacturing method
WO2018135349A1 (en) * 2017-01-18 2018-07-26 Tdk株式会社 Electronic component mounting package

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016035954A (en) * 2014-08-01 2016-03-17 株式会社ソシオネクスト Semiconductor device and semiconductor device manufacturing method
WO2018135349A1 (en) * 2017-01-18 2018-07-26 Tdk株式会社 Electronic component mounting package
JPWO2018135349A1 (en) * 2017-01-18 2019-11-07 Tdk株式会社 Electronic component mounting package

Similar Documents

Publication Publication Date Title
TWI466249B (en) Semiconductor package and manufacturing method thereof
JP4650244B2 (en) Circuit module and manufacturing method thereof
CN100444374C (en) Printed circuit board and electronic apparatus including printed circuit board
JP4533248B2 (en) Electronic equipment
US7400048B2 (en) Void-free circuit board and semiconductor package having the same
JP2004281830A (en) Substrate for semiconductor device, method of manufacturing substrate, and semiconductor device
TWI605564B (en) Package structure and method for fabricating the same
US8836441B2 (en) Surface mount piezoelectric oscillator
JP2005251889A (en) Three-dimensional electronic circuit device
JP3241669B2 (en) IC package reinforcement structure
WO2013121732A1 (en) Wireless module
JP4692152B2 (en) Circuit module and manufacturing method thereof
JP2009277910A (en) Semiconductor module and method of manufacturing semiconductor module
JP2009038119A (en) Electrical equipment
JP5372175B2 (en) Electronic component package
JP2010258137A (en) High-frequency module and manufacturing method thereof
CN115348720A (en) Circuit board, mainboard and electronic equipment
KR200478126Y1 (en) Electric component module
US10531558B2 (en) Electronic module having electromagnetic shielding structure and manufacturing method thereof
WO2017195482A1 (en) Semiconductor device, method for manufacturing semiconductor device, and electronic apparatus
JP2006245435A (en) Assembly component, mother board therefor, module substrate therefor, module substrate manufacturing method therefor, electronic circuit device and electronic equipment
JP2014116383A (en) Electronic component
US11744019B2 (en) Component mounted on circuit board
JP2010219131A (en) Spacer substrate and high-frequency module
JP2023039795A (en) Electronic circuit module and manufacturing method thereof