JP2012216585A - フォトダイオードアレイモジュール及びその製造方法 - Google Patents

フォトダイオードアレイモジュール及びその製造方法 Download PDF

Info

Publication number
JP2012216585A
JP2012216585A JP2011079300A JP2011079300A JP2012216585A JP 2012216585 A JP2012216585 A JP 2012216585A JP 2011079300 A JP2011079300 A JP 2011079300A JP 2011079300 A JP2011079300 A JP 2011079300A JP 2012216585 A JP2012216585 A JP 2012216585A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
photodiode array
photodiode
semiconductor
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011079300A
Other languages
English (en)
Other versions
JP5486542B2 (ja
Inventor
Masatoshi Ishihara
正敏 石原
Tadashi Inoue
直 井上
Hirokazu Yamamoto
宙和 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to JP2011079300A priority Critical patent/JP5486542B2/ja
Priority to PCT/JP2012/057994 priority patent/WO2012133448A1/ja
Priority to EP12763564.7A priority patent/EP2693479B1/en
Priority to US14/006,506 priority patent/US8994041B2/en
Priority to TW101111586A priority patent/TWI552327B/zh
Publication of JP2012216585A publication Critical patent/JP2012216585A/ja
Application granted granted Critical
Publication of JP5486542B2 publication Critical patent/JP5486542B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14694—The active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/024—Details of scanning heads ; Means for illuminating the original
    • H04N1/028—Details of scanning heads ; Means for illuminating the original for picture information pick-up
    • H04N1/03—Details of scanning heads ; Means for illuminating the original for picture information pick-up with photodetectors arranged in a substantially linear array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Facsimile Heads (AREA)

Abstract

【課題】 精密な計測が可能なフォトダイオードアレイモジュールを提供する。
【解決手段】 このフォトダイオードアレイモジュールは、第１波長帯域の光に感応する第１フォトダイオードアレイを有する第１半導体基板２と、第２波長帯域の光に感応する第２フォトダイオードアレイを有する第２半導体基板２’と、複数のアンプＡＭＰが形成されると共に第１及び第２半導体基板２，２’が重なることなく横に並べ、各フォトダイオードをバンプを介してアンプＡＭＰに接続した第３半導体基板３とを備えている。第１半導体基板２及び第２半導体基板２’の隣接する端部には、段差部が形成されており、これにより各画素を双方の基板に渡って連続して整列させた場合においても、低ノイズで計測ができるようになる。
【選択図】 図１

Description

本発明は、フォトダイオードアレイモジュール及びその製造方法に関する。
特許文献１には、被測定光が入射する前段位置にＣＣＤ（電荷結合素子）を配置すると共に、このＣＣＤの後段位置にＩｎＧａＡｓフォトダイオードアレイを配置し、これらをバンプ接続し、ＩｎＧａＡｓフォトダイオードアレイの各チャンネルからの出力信号をＣＣＤに形成したシフトレジスタで読み出す構造が開示されている。
特許文献２には、１つのセンサで長尺センサを作成することが困難なＨｇＣｄＴｅのフォトダイオードアレイを、２つ連続して配置した構造が開示されている。この構造では、フォトダイオードアレイの境目で画素ピッチが変わるのを防止するため、２つのフォトダイオードアレイの一部が重なるように配置されているが、複数の波長帯域のイメージを検出することはできない。
特許文献３には、被測定光が入射する前段位置にＳｉ−ＣＣＤ、このＣＣＤの後段位置にＩｎＧａＡｓイメージセンサを配置し、夫々別に外部に出力を取出す構造が開示されている。この構造の場合、複数の波長帯域のイメージを検出することができるが、寸法の長いモジュールとすることは難しい。
国際公開ＷＯ００／６２３４４号パンフレット 特開平６−６７１１４号公報 特開平９−３０４１８２号公報
そこで、Ｓｉ−ＣＣＤとＩｎＧａＡｓイメージセンサを横に並べて配置する構造が考えられるが、この場合には、双方イメージセンサの画素を、これらの境界においても連続させることは困難である。なぜならば、双方のイメージセンサの端部には、ダイシング時のイメージセンサの損傷の影響を抑制するためのマージンをとる必要があるからである。もちろん、特許文献２に記載の構造のように、一部分を重ね合わせることで、かかる不具合を解消することも可能であると考えられるが、実際には、重ね合わせ部分に応力が生じて破損が生じることや、重ね合わせの厚み分だけ入射イメージの結像位置が異なり、精密な計測ができないという不具合が発生してしまう。
したがって、異なる波長帯域を有する２つのイメージセンサを横に配置することで、連続的に画素が配列したフォトダイオードアレイモジュールを構成することは、精密な計測を行うには不向きであると考えられた。
本発明は、このような課題に鑑みてなされたものであり、精密な計測が可能なフォトダイオードアレイモジュールを提供することを目的とする。
上述の課題を解決するため、本発明に係るフォトダイオードアレイモジュールは、第１波長帯域の光に感応する第１フォトダイオードアレイを有する第１半導体基板と、第２波長帯域の光に感応する第２フォトダイオードアレイを有する第２半導体基板と、複数のアンプが形成されると共に前記第１及び第２半導体基板が重なることなく横に並べて載置された第３半導体基板と、を備えるフォトダイオードアレイモジュールであって、前記第３半導体基板は前記アンプにそれぞれ接続された配線を有し、前記配線のそれぞれは、前記第１及び第２フォトダイオードアレイの各フォトダイオードにバンプを介して電気的に接続され、前記第１フォトダイオードアレイにおける、前記第２フォトダイオードアレイに隣接する端部は、第1段差部を有しており、前記第１段差部は、前記第１半導体基板の厚み方向に沿った第１側面及び第２側面と、前記第１側面及び前記第２側面の境界に位置し前記第３半導体基板に対向した第1テラス面と、を有し、前記第１側面は前記第２側面よりも、前記第３半導体基板に近く、前記第１側面内の結晶欠陥密度は、前記第２側面内の結晶欠陥密度よりも低く、前記第２フォトダイオードアレイにおける、前記第１フォトダイオードアレイに隣接する端部は、第２段差部を有しており、前記第２段差部は、前記第２半導体基板の厚み方向に沿った第３側面及び第４側面と、前記第３側面及び前記第４側面の境界に位置し前記第３半導体基板に対向した第２テラス面と、を有し、前記第３側面は前記第４側面よりも、前記第３半導体基板に近く、前記第３側面内の結晶欠陥密度は、前記第４側面内の結晶欠陥密度よりも低いことを特徴とする。
本発明のフォトダイオードアレイモジュールによれば、第１段差部の第１側面の結晶欠陥密度が低いため、これにフォトダイオードを近接させることができ、第２段差部の第３側面の結晶欠陥密度が低いため、これにフォトダイオードを近接させることができる。したがって、第１半導体基板と第２半導体基板を重なり合うことなく横に並べて、双方のフォトダイオード（画素）を連続して配列させることが可能となる。また、第１及び第２半導体基板は、重なっていないため、重なり部分で応力が発生するのを抑制し、また、第１及び第２半導体基板に対する入射光の結像位置を、同じ位置に設定することもできるため、精密な計測が可能となる。
また、本発明に係るフォトダイオードアレイモジュールにおいては、前記第１フォトダイオードアレイを構成する各フォトダイオードは、第１導電型の第1半導体領域と、前記第１半導体基板の前記第３半導体基板と対向する面の表層側に位置する第２導電型の第1画素領域と、を備えており、前記第１半導体基板の前記第３半導体基板との対向面からの前記第１テラス面の深さは、前記第１フォトダイオードアレイの前記第１画素領域の深さよりも深く、前記第２フォトダイオードアレイを構成する各フォトダイオードは、第１導電型の第２半導体領域と、前記第２半導体基板の前記第３半導体基板と対向する面の表層側に位置する第２導電型の第２画素領域と、を備えており、前記第２半導体基板の前記第３半導体基板との対向面からの前記第２テラス面の深さは、前記第２フォトダイオードアレイの前記第２画素領域の深さよりも深いことを特徴とする。
この場合、第１側面及び第３側面が、画素領域よりも深い位置まで延びているため、これよりも更に深い位置に存在する第２側面及び第４側面からの第１及び第２画素領域への影響を抑制することができる。
また、上述のフォトダイオードアレイモジュールの製造方法は、前記第１フォトダイオードアレイを有する前記第１半導体基板を含む第１ウェハを用意する工程と、前記第１ウェハを第１エッチングラインに沿ってエッチングし前記第１側面を露出させる工程と、前記第１エッチングラインの最深部に沿って前記第１ウェハをダイシングし前記第２側面を露出させる工程と、前記第２フォトダイオードアレイを有する前記第２半導体基板を含む第２ウェハを用意する工程と、前記第２ウェハを第２エッチングラインに沿ってエッチングし前記第３側面を露出させる工程と、前記第２エッチングラインの最深部に沿って前記第２ウェハをダイシングし前記第４側面を露出させる工程と、前記第１半導体基板及び第２半導体基板を、前記バンプを介して、前記第３半導体基板に貼り付け、前記第１半導体基板及び第２半導体基板における各フォトダイオードを、前記バンプを介して前記アンプのそれぞれに電気的に接続する工程と、を備えることを特徴とする。
この場合、エッチングによって形成される第１側面及び第３側面内の結晶欠陥密度は、ダイシングをした場合に形成される第２側面および第４側面の結晶欠陥密度よりも低くなる。したがって、第２側面及び第４側面からの第１及び第２画素領域への影響を抑制することができ、精密な計測が可能となる。
本発明のフォトダイオードアレイモジュールによれば、異なる波長帯域にわたって精密な計測を行うが可能となる。
フォトダイオードアレイモジュールの斜視図である。 フォトダイオードアレイモジュールの回路図である。 第１半導体基板２の斜視図である。 第２半導体基板２’の斜視図である。 図１に示したフォトダイオードアレイモジュールのＶ−Ｖ矢印線断面図である。 図５に示したフォトダイオードアレイモジュールの領域ＶＩの拡大図である。 図１に示したフォトダイオードアレイモジュールのＶＩＩ−ＶＩＩ矢印線断面図である。 図７に示したフォトダイオードアレイモジュールの領域ＶＩＩＩの拡大図である。 段差部の効果について説明するための図である。 半導体基板の製造方法について説明するための図である。 バンプの構造について説明するため図である。 基板間に樹脂層を介在させたフォトダイオードアレイモジュールの断面図である。 半導体基板が製造されるウェハの平面図である。 アンプの回路図である。 分光装置を示す図である。
以下、実施の形態に係るフォトダイオードアレイモジュール及びその製造方法について説明する。なお、同一要素には同一符号を用いることとし、重複する説明は省略する。
図１は、実施の形態に係るフォトダイオードアレイモジュールの斜視図である。
このフォトダイオードアレイモジュール１０は、化合物半導体材料（ＩｎＧａＡｓ）からなる組成Ａの第１半導体基板２と、化合物半導体材料（ＩｎＧａＡｓ）からなる組成Ｂの第２半導体基板２’とを備えている。双方の半導体基板２，２’は、第３半導体基板３上に載置され、固定されている。第１半導体基板２は、第１フォトダイオードアレイＰＤＡ２を有しており、第２半導体基板２’は、第２フォトダイオードアレイＰＤＡ２’を有している。これらの半導体基板２，２’の構造は、その組成を除いて同一である。
第１半導体基板２の組成Ａは、例えば第１波長帯域（９００ｎｍ〜１７００ｎｍ）の光に感応し、第２半導体基板２’の組成Ｂは、第２波長帯域（９００ｎｍ〜２６００ｎｍ）の光に感応し、これらの波長帯域は異なるものである。なお、第３半導体基板３はＳｉからなる。
第３半導体基板３の表面には、第１半導体基板２及び第２半導体基板２’の表面が貼り合わせられている。第３半導体基板３には、各フォトダイオードからの出力が入力される複数のアンプＡＭＰが形成されている。これらのアンプＡＭＰは、通常のデバイス形成方法を用いて形成されている。
第３半導体基板３の厚み方向をＺ軸とし、フォトダイオードの配列方向をＸ軸とし、Ｚ軸及びＸ軸の双方に垂直な方向をＹ軸とする三次元直交座標系を設定する。Ｘ軸は半導体基板２，２’，３の長手方向であり、Ｙ軸は半導体基板２，２’，３の幅方向である。フォトダイオードアレイモジュール１０に入射する光は−Ｚ方向に進行する。すなわち、第１半導体基板２及び第２半導体基板２’側からモジュール１０に光が入射する。第１半導体基板２及び第２半導体基板２’の裏面側から光が入射し、その表面側に位置する光感応領域で光電変換が行われ、バンプ及び配線群を介して、出力が取り出される。この出力は、第３半導体基板３に設けられたバンプ、配線群及びアンプＡＭＰを介して外部に取り出される。
第１フォトダイオードアレイＰＤＡ２、及び、第２フォトダイオードアレイＰＤＡ２‘は、それぞれの半導体基板２、２’における第３半導体基板３に対向する面側に位置している。
全てのアンプＡＭＰは、第３半導体基板３内に形成されているが、これらのアンプＡＭＰを、幾つかのグループに分けて定義する。
複数のアンプＡＭＰの第１グループ１Ｇは、第１フォトダイオードアレイＰＤＡ２に電気的に接続されたグループである。すなわち、アンプＡＭＰの第１グループ１Ｇは、第３半導体基板３上にパターニングされ設けられた第１配線群Ｗ２、及び、この第１配線群Ｗ２にそれぞれ設けられたバンプＢを介して、第１フォトダイオードアレイＰＤＡ２の各フォトダイオードにそれぞれ電気的に接続されている。
第１半導体基板２の表面上に絶縁層を介して形成された一対の共通配線ＣＷ２（１）、ＣＷ２（２）（図３参照）は、Ｘ軸に沿って延びており、フォトダイオードＰＤ２の一方の極（カソード）を構成し、画素領域Ｐ２は他方の極（アノード）を構成している。これらのカソード及びアノードには、第２配線群Ｗ２が接続され、フォトダイオード毎にそれぞれアンプＡＭＰの非反転入力端子（＋）及び反転入力端子（−）に接続されている（図２参照）。
同様に、複数のアンプＡＭＰの第２グループ２Ｇは、第２フォトダイオードアレイＰＤＡ２’に電気的に接続されたグループである。アンプＡＭＰの第２グループ２Ｇは、第３半導体基板３上にパターニングされ設けられた第２配線群Ｗ２’、及び、この第２配線群Ｗ２’にそれぞれ設けられたバンプを介して、第２フォトダイオードアレイＰＤＡ２’の各フォトダイオードにそれぞれ電気的に接続されている。
第２半導体基板２’の表面上に絶縁層を介して形成された一対の共通配線ＣＷ２’（１）、ＣＷ２’（２）（図４参照）は、Ｘ軸に沿って延びており、フォトダイオードＰＤ２’の一方の極（カソード）を構成し、画素領域Ｐ２’は他方の極（アノード）を構成している。これらのカソード及びアノードには、第２配線群Ｗ２’が接続され、フォトダイオード毎にそれぞれアンプＡＭＰの非反転入力端子（＋）及び反転入力端子（−）に接続されている（図２参照）。
図２は、フォトダイオードアレイモジュールの回路図である。
図１及び図２を参照すると、アンプＡＭＰは、フォトダイオードアレイＰＤＡ２，ＰＤＡ２’の両側に位置している。アンプＡＭＰの配列方向はＸ軸に平行であり、双方のグループ１Ｇ，２ＧのアンプＡＭＰの配列方向は一致している。各フォトダイオードＰＤ２，ＰＤ２’はＸ軸に沿って配列され、同一直線上に位置している。フォトダイオードＰＤ２，ＰＤ２’の配列方向を基準として、一方の側に位置するアンプ群を１Ｇ１，２Ｇ１とし、他方の側に位置するアンプ群を１Ｇ２，２Ｇ２とする。フォトダイオードアレイはアンプの形成される基板とは異なる基板に形成されているため、アンプはフォトダイオードアレイの両側に配置される必要はなく、２つのグループに分けられればよい。
図３は、第１半導体基板２の斜視図であり、図４は、第２半導体基板２’の斜視図である。図３及び図４にそれぞれ示す第１半導体基板２及び第２半導体基板２’は、図１に示したものとは上下を反転させて示されている。また、図５は、図１に示したフォトダイオードアレイモジュールのＶ−Ｖ矢印断面図、図６は、図５に示したフォトダイオードアレイモジュールの領域ＶＩの拡大図である。
図３に示す第１半導体基板２は、第２フォトダイオードアレイ（ＰＤＡ２’）側の端部が段差部ＳＴＰを有している。段差部ＳＴＰは、図５又は図６を参照すると、第１半導体基板２の厚み方向（Ｚ軸）に沿った第１側面Ｓ１及び第２側面Ｓ２と、第１側面Ｓ１及び第２側面Ｓ２の境界に位置し第３半導体基板３に対向したテラス面ＳＴとを有している。第１半導体基板２の表面、裏面及びテラス面ＳＴはＸＹ面であり、第１側面Ｓ１及び第２側面Ｓ２は、共にＹＺ平面である。
同様に、図４に示す第２半導体基板２’は、第１フォトダイオードアレイ（ＰＤＡ２）側の端部が段差部ＳＴＰ’を有している。段差部ＳＴＰ’は、図５又は図６を参照すると、第２半導体基板２’の厚み方向（Ｚ軸）に沿った第３側面Ｓ１’及び第４側面Ｓ２’と、第３側面Ｓ１’及び第４側面Ｓ２’の境界に位置し第３半導体基板３に対向したテラス面ＳＴ’とを有している。第２半導体基板２’の表面、裏面及びテラス面ＳＴ’はＸＹ面であり、第３側面Ｓ１’及び第４側面Ｓ２’は、共にＹＺ平面である。
図５に示すように、第１フォトダイオードアレイＰＤＡ２は、Ｘ軸方向に沿って整列した複数のフォトダイオードＰＤ２を備えており、第２フォトダイオードアレイＰＤＡ２’も、Ｘ軸方向に沿って整列した複数のフォトダイオードＰＤ２’を備えている。なお、図５は、図１に示したモジュールのＶ−Ｖ矢印線断面図であるが、この断面は正確には、図３及び図４に示すように、Ｖ−Ｖ矢印線をジグザグに引いた場合の断面である。
また、図７は、図１に示したフォトダイオードアレイモジュールのＶＩＩ−ＶＩＩ矢印断面図であり、図８は、図７に示したフォトダイオードアレイモジュールの領域ＶＩＩＩの拡大図である。
図５〜図８を参照すると、第３半導体基板３は、不純物濃度が高濃度の半導体基板３１と、半導体基板３１上に形成されたエピタキシャル層３２を備えており、表面のエピタキシャル層３２上には、ＳｉＯ２又はＳｉＮＸからなる絶縁層３３が形成されている。絶縁層３３上には、アンプＡＭＰと各フォトダイオードとを接続するための配線Ｗ２、Ｗ２’がパターニングされ、形成されている。配線はアルミニウムなどから形成される。
第３半導体基板３における各層の材料／導電型／厚み（範囲）／不純物濃度（範囲）は、以下の通りである。なお、Ｓｉに対するＮ型の不純物としては、５価の元素（Ｎ、Ｐ又はＡｓ）を用いることができ、Ｐ型の不純物としては、３価の元素（Ｂ又はＡｌ）を用いることができる。エピタキシャル層３２内には複数の電界効果トランジスタが形成され、アンプＡＭＰが形成されている。
・半導体基板３１：
Ｓｉ／Ｐ型／２００〜８００μｍ／１×１０１６〜１×１０１8ｃｍ−３
・エピタキシャル層３２：
Ｓｉ／Ｐ型／５〜２０μｍ／１×１０１５〜１×１０１７ｃｍ−３
また、第１半導体基板２は、不純物濃度が高濃度の半導体基板２１と、半導体基板２１上に形成されたバッファ層２２と、バッファ層２２上に形成された光吸収層２４と、光吸収層２４上に形成されたキャップ層２５とを有している。更に、第１半導体基板２は、キャップ層２５及び光吸収層２４内に形成された第２導電型（Ｐ型）の画素領域Ｐ２を備えている。
表面のキャップ層２５上には、ＳｉＯ２又はＳｉＮＸからなる絶縁層２６が形成されており、絶縁層２６に設けられたコンタクトホール内には、コンタクト電極Ｅ２１が埋め込まれ、コンタクト電極Ｅ２１にはパターニングされた配線Ｗ２が、バンプＢを介して、物理的及び電気的に接続されている。配線Ｗ２は、絶縁層３３上に位置している。
第１半導体基板２における各層の材料／導電型／厚み（範囲）／不純物濃度（範囲）は、以下の通りである。なお、ＩｎＧａＡｓ又はＩｎＰに対するＮ型の不純物としては、Ｓ又はＳｉを用いることができ、Ｐ型の不純物としては、Ｚｎを用いることができる。
・半導体基板２１：
ＩｎＰ／Ｎ型／１００〜１０００μｍ／１×１０１７〜１×１０２０ｃｍ−３
・バッファ層２２：
ＩｎＰ／Ｎ型／１〜１０μｍ／１×１０１７〜１×１０２０ｃｍ−３
・光吸収層２４：
ＩｎＧａＡｓ／Ｎ型／１〜７μｍ／１×１０１５〜１×１０１７ｃｍ−３
・キャップ層２５：
ＩｎＰ／Ｎ型／０．１〜２μｍ／１×１０１6〜１×１０１８ｃｍ−３
・画素領域Ｐ２：
ＩｎＰ／ＩｎＧａＡｓ／Ｐ型／０．１〜３μｍ／１×１０１７〜１×１０１９ｃｍ−３
第１半導体基板２における各フォトダイオードＰＤ２は、第１導電型（Ｎ型）の半導体領域２４，２５と、半導体領域２４，２５の第３半導体基板３に対向する面の表層側に位置する第２導電型（Ｐ型）の半導体からなる画素領域Ｐ２とを備えている。複数の画素領域Ｐ２は、Ｘ軸に沿って整列しており、第２半導体基板２’側の端部に至る手前の位置まで断続的に配列している。Ｐ型の半導体領域Ｐ２とＮ型の半導体領域２４，２５との界面はＰＮ接合を構成しており、ＰＮ接合界面から空乏層が広がっている。
フォトダイオードＰＤ２にバイアス電圧を印加しない状態では、空乏層は、ＰＮ接合面付近において正孔と電子が再結合することで発生しているので、空乏層の寸法は、正孔及び電子を供給する画素領域Ｐ２における不純物濃度と半導体領域２４における不純物濃度に依存する。空乏層は、光感応特性を有するので、この空乏層が、ノイズの発生する領域まで広がると、フォトダイオードＰＤ２の出力に、ノイズが重畳する虞がある。特に、第１半導体基板２における第２フォトダイオードアレイ側の端部内には、ダイシング時にダメージが導入されているため、かかる箇所において発生するノイズを抑制することが好ましい。
フォトダイオードにおいては、空乏層の広がりを制御すると同時に、当該空乏層によって規定される接合容量を低下させることで、応答速度を向上させることができる。バッファ層２２と光吸収層２４の間にノンドープ層を用いることにすれば、空乏層の厚みは増加するので、接合容量は低下することになり、したがって、このデバイスでは応答速度を向上させることも可能となる。
本例では、光吸収層２４の直下(図面ではＺ軸正方向を第１半導体基板２に関する直下方向とする)には、光吸収層２４よりも高い不純物濃度を有するバッファ層２２及び半導体基板２１が位置しており、空乏層の厚み方向の広がりを抑制している。また、第１半導体基板２の端部において、ダイヤモンド製のダイシングブレードを使ってダイシングが行われるのは、空乏層の外側の領域である。すなわち、端部における第１側面Ｓ１は、エッチングにより形成されたものであり、この第１側面Ｓ１のＺ軸方向の深さは、光吸収層２４よりも深い位置に存在している。上記の例では、第１側面Ｓ１は、バッファ層２２に到達しているが、これは基板２１まで到達することとしてもよい。結晶欠陥密度の高い第２側面Ｓ２は、キャリア発生領域としての空乏層の外側に位置しているため、画素領域Ｐ２を基板端部に近接させたとしても、出力信号に混入するノイズ成分を抑制することができる。
特に、ダイシング時においては、第２側面にシェルクラックが入りやすく、これが大きな欠陥として機能するが、第２側面Ｓ２は画素領域Ｐ２からは離間した位置に存在するため、シェルクラックに起因する画素領域Ｐ２の欠けやノイズも抑制することができる。なお、シェルクラックが発生すると、電流が流れやすい範囲が、画素領域Ｐ２としての不純物拡散部分に近づき、エッチングを用いない場合には、シェルクラックの大きさによっては、この拡散部分とショートしたり、非常に近い位置になりバイアスをかけると空乏層がシェルクラック部分に達してしまうこともある。また、初期的にはシェルクラックと拡散領域の絶縁が保たれていても、湿度が高い環境下で水分がイオン化することで電気的にショートしやすくなり、寿命が短くなることが懸念される。一方、上記実施形態では、シェルクラックの発生位置が離間しているので、これらの不具合が抑制される。
第１半導体基板２の端部に位置するテラス面ＳＴは、第１側面Ｓ１の最深部に位置している。テラス面ＳＴの第１半導体基板２の第３半導体基板との対向面からの深さは、少なくとも第２フォトダイオードアレイの画素領域Ｐ２の深さよりも深い。テラス面ＳＴの深さが、画素領域Ｐ２よりも浅い場合には、結晶欠陥密度の高い第２側面Ｓ２が、画素領域Ｐ２の側方に隣接することとなり、ノイズが混入するからである。テラス面ＳＴは深い位置に存在するほど、ノイズの影響は少なくなるが、エッチング工程は、ダイシング工程よりも時間がかかるため、欠陥によるノイズの影響が小さくなる箇所からはダイシングを行って、基板を切断する。このように、第１側面Ｓ１は第２側面Ｓ２よりも第３半導体基板３に近い位置に存在しているが、エッチングを用いることで、第１側面Ｓ１内の結晶欠陥密度は、第２側面Ｓ２内の結晶欠陥密度よりも低くすることができ、ノイズを抑制して側面Ｓ１に画素領域Ｐ２を近接させることができるようになる。
第１側面Ｓ１から、画素領域Ｐ２までの最近接距離は、３μｍ以上に設定することが可能となる。
なお、第２半導体基板２’の構造は、第１半導体基板２と組成を除いて同一であり、第１半導体基板２に関する説明において、符号に「’」を付加して、文章を読み替えたものである。なお、第１半導体基板２における第１側面Ｓ１，第２側面Ｓ２は、第２半導体基板２’においては、第３側面Ｓ１’、第４側面Ｓ２’であり、これらとテラス面ＳＴ’が段差部ＳＴＰ’を構成している。なお、第２半導体基板２’においても、第３側面Ｓ１から、画素領域Ｐ２’までの最近接距離は、３μｍ以上に設定することが可能となる。
図３及び図４を参照して、第１半導体基板２及び第２半導体基板２’の構造について詳説する。
それぞれの基板において、第１フォトダイオードアレイＰＤＡ２のカソード、第２フォトダイオードアレイＰＤＡ２’のカソードを構成するＮ型の半導体領域に電気的に接続される共通配線ＣＷ２（１），ＣＷ２（２）、ＣＷ２’（１），ＣＷ２’（２）は、前記画素領域が複数配列されている方向に延びた第１共通配線ＣＷ２（１），ＣＷ２’（１）と、第１共通配線ＣＷ２（１），ＣＷ２’（１）に対して平行に延びた第２共通配線ＣＷ２（２）ＣＷ２’（２）とを備えている。
また、キャップ層２５上には絶縁層２６,２６’が位置しており、絶縁層２６,２６’に設けられたコンタクトホール内には、コンタクト電極Ｅ２２，Ｅ２２’が埋め込まれており、共通配線ＣＷ２（１），ＣＷ２（２）、ＣＷ２’（１），ＣＷ２’（２）は、コンタクト電極Ｅ２２、Ｅ２２’及びこれにバンプＢ、Ｂ’を介して接続された配線Ｗ２、Ｗ２’を介して、アンプＡＭＰの非反転入力端子（＋）に接続されている（図２参照）。なお、図８には、コンタクト電極Ｅ２１（図６参照）から延びた配線Ｗ２、Ｗ２’が絶縁層３３上に位置している状態が示されており、コンタクト電極Ｅ２１、Ｅ２１’はアンプＡＭＰの反転入力端子（−）に接続される（図２参照）。この縦断面構造は、共通配線ＣＷ２（１）、ＣＷ２’（１）（図３、図４参照）を通る断面であるが、共通配線ＣＷ２（２）、ＣＷ２’（２）（図３、図４参照）を通る断面構造も、同一である。
再び、図３及び図４を参照すると、画素領域Ｐ２、Ｐ２’は、共通配線ＣＷ２（１）、ＣＷ２’（１）と共通配線ＣＷ２（２）、ＣＷ２’（２）との間の領域に位置している。なお、アンプＡＭＰは、第３半導体基板３に形成されている。
図１〜図４を参照すると、第３半導体基板３におけるアンプＡＭＰの各グループ１Ｇ、２Ｇは、第１外側アンプ群１Ｇ１，２Ｇ１と、第２外側アンプ群１Ｇ２、２Ｇ２とを備えている。第１外側アンプ群１Ｇ１，２Ｇ１は、それぞれの基板の第１及び第２半導体領域間の領域（図３、図４参照）よりも外側に位置している。同様に、第２外側アンプ群１Ｇ２，２Ｇ２は、それぞれの基板の第１及び第２半導体領域間の領域よりも外側に位置している。
第１外側アンプ群１Ｇ１，２Ｇ１は、共通配線ＣＷ２（２）、ＣＷ２’（２）よりも、共通配線ＣＷ２（１）、ＣＷ２’（１）に近い位置に配置され、第２外側アンプ群１Ｇ２，２Ｇ２は、共通配線ＣＷ２（１）、ＣＷ２’（１）よりも、共通配線ＣＷ２（２）、ＣＷ２’（２）に近い位置に配置されている。
それぞれの基板の画素領域Ｐ２、Ｐ２’は、その配列方向（Ｘ軸）に沿って、第１外側アンプ群１Ｇ１，２Ｇ１、及び第２外側アンプ群１Ｇ２，２Ｇ２の一方の端子（−）に、交互に、電気的に接続されている。
すなわち、図３の左から１番目の画素領域Ｐ２は、外側アンプ群１Ｇ２のアンプＡＭＰの反転端子（−）に接続され、２番目の画素領域Ｐ２は、外側アンプ群１Ｇ１のアンプＡＭＰの反転端子（−）に接続され、３番目の画素領域Ｐ２は、外側アンプ群１Ｇ２のアンプＡＭＰの反転端子（−）に接続され、４番目の画素領域Ｐ２は、外側アンプ群１Ｇ１のアンプＡＭＰの反転端子（−）に接続されている。ＭＯＤ（Ｎ，２）＋１＝ｋとすると、左からＮ番目の画素領域Ｐ２は、第ｋ外側アンプ群１ＧｋのアンプＡＭＰの反転端子（−）に接続されている。なお、ＭＯＤ（Ｎ，２）は、Ｎを２で割ったときの余りを示す演算子である。
また、第１外側アンプ群１Ｇ１の他方の端子（＋）及び第２外側アンプ群１Ｇ２の他方の端子（＋）は、それぞれ共通配線ＣＷ２（１）、ＣＷ２（２）に電気的に接続されている。アンプＡＭＰとフォトダイオードＰＤ２の各領域との接続はパターニングされた配線Ｗ２を用いる。
同様に、図４の左から１番目の画素領域Ｐ２’は、外側アンプ群２Ｇ２のアンプＡＭＰの反転端子（−）に接続され、２番目の画素領域Ｐ２’は、外側アンプ群２Ｇ１のアンプＡＭＰの反転端子（−）に接続され、３番目の画素領域Ｐ２’は、外側アンプ群２Ｇ２のアンプＡＭＰの反転端子（−）に接続され、４番目の画素領域Ｐ２’は、外側アンプ群２Ｇ１のアンプＡＭＰの反転端子（−）に接続されている。ＭＯＤ（Ｎ，２）＋１＝ｋとすると、左からＮ番目の画素領域Ｐ２’は、第ｋ外側アンプ群２ＧｋのアンプＡＭＰの反転端子（−）に接続されている。
また、第１外側アンプ群２Ｇ１の他方の端子（＋）及び第２外側アンプ群２Ｇ２の他方の端子（＋）は、それぞれ共通配線ＣＷ２’（１）、ＣＷ２’（２）に電気的に接続されている。アンプＡＭＰとフォトダイオードＰＤ２’の各領域との接続はパターニングされた配線Ｗ２’を用いる。
上述の構造においては、各画素領域Ｐ２、Ｐ２’の両側にアンプＡＭＰが位置しているので、画素領域Ｐ２、Ｐ２’の配列方向の単位長さ当たりに配置されているアンプ数を増加させることができ、画素領域Ｐ２、Ｐ２’のピッチを狭くして、分解能を上げることができる。
また、上記フォトダイオードアレイモジュールによれば、第１段差部ＳＴＰの第１側面の結晶欠陥密度が低いため、これにフォトダイオードを近接させることができ、第２段差部ＳＴＰ’の第３側面の結晶欠陥密度が低いため、これにフォトダイオードを近接させることができる。したがって、第１半導体基板２と第２半導体基板２’を重なり合うことなく横に並べて、双方のフォトダイオード（画素）を連続して配列させることが可能となる。また、第１及び第２半導体基板２，２’は、重なっていないため、重なり部分で応力が発生するのを抑制し、また、第１及び第２半導体基板２，２’に対する入射光の結像位置を、同じ位置に設定することもできるため、精密な計測が可能となる。
また、上述の構造において、全ての各アンプＡＭＰの出力は端子Ｔから取り出すことができるが、各端子Ｔは、複数の端子Ｔからのパラレル出力をシリアル出力に変換する回路（シフトレジスタ）に接続することもできる。また、図２に示すように、各アンプＡＭＰの入出力端子間には、キャパシタＣが介在しており、出力された電荷を電圧に変換することができる。すなわち、アンプＡＭＰは、チャージアンプであり、また、アンプＡＭＰはオペアンプであって、２つの入力端子間は仮想短絡している。したがって、各フォトダイオードＰＤ２，ＰＤ２’は、ゼロバイアス駆動することができ、空乏層の余分な広がりを抑制することができる。オペアンプの構造としては、ＣＭＯＳを用いたものなど、様々な形式のものを利用することができる。
図１４は、アンプＡＭＰの一例を示す回路図である。
上述のフォトダイオードＰＤ（ＰＤ２，ＰＤ２’）のアノードは、反転入力端子（−）に接続されており、カソードは非反転入力端子（＋）に接続されている。Ｐチャネルの電界効果トランジスタＰＭＯＳとＮチャネルの電界効果トランジスタＮＭＯＳとを図示の如く接続するとオペアンプが構成され、オペアンプには電源ラインＶｄｄとグランド電位が接続され、グランド電位に隣接するＮＭＯＳ（３）、ＮＭＯＳ（４）のゲートにはバイアス電位Ｖｂｉａｓが加えられ、定電流源として機能している。フォトダイオードＰＦの両端間に発生した電位差は、差動対（ＮＭＯＳ（１）、ＮＭＯＳ（２））によって検出され、カレントミラー回路（ＰＭＯＳ（１）、ＰＭＯＳ（２））から、他方のトランジスタよりも大きな電流が供給され、入力電位差が後段の増幅回路（ＰＭＯＳ（３）、ＰＭＯＳ（４）に伝達され、増幅されて端子Ｔより出力される。なお、フォトダイオード、アンプ及びキャパシタの製造方法は、通常の方法を用いればよい。
上記フォトダイオードアレイモジュールによれば、第１半導体基板２と、第２半導体基板２’とは、組成が異なるため、これに形成される第１フォトダイオードアレイＰＤＡ２及び第２フォトダイオードアレイＰＤＡ２’は、互いに異なる波長帯域の入射光に対して感度を有する。上述のＩｎＧａＡｓの組成Ａは、In0.53Ga0.47Asであり、組成ＢはIn0.82Ga0.18Asである。
なお、図６に示すように、半導体基板２、２’の裏面から画素領域Ｐ２、Ｐ２’までの距離ｔ２は、第３半導体基板３の裏面から表面までの距離ｔ１よりも短く、半導体基板２、２’側から入射した光が、半導体基板２、２’を透過し、十分に画素領域Ｐ２、Ｐ２’近傍の空乏層に入射する構成となっている。
図１に示すように、フォトダイオードアレイＰＤＡ２，ＰＤＡ２’の各フォトダイオードＰＤ２，ＰＤ２’は、アンプＡＭＰに接続されているため、フォトダイオードＰＤ２，ＰＤ２’の出力は増幅して外部に出力される。
半導体基板２、２’のフォトダイオードの出力は、バンプ（Ｂ、Ｂ’）及び配線群Ｗ２、Ｗ２’を介して、各グループ１Ｇ、２ＧのアンプＡＭＰに入力され、これらのアンプＡＭＰを介して外部に取り出される。ここで、半導体基板２、２’の端部は、段差部ＳＴＰ、ＳＴＰ’を有している。段差部ＳＴＰ、ＳＴＰ’は、第３半導体基板３に近い側面Ｓ１、Ｓ１’と、第３半導体基板３から遠い側面Ｓ２、Ｓ２’とを備えているが、側面Ｓ１、Ｓ１’の結晶欠陥密度は相対的に低いため、フォトダイオードアレイＰＤＡ２、ＰＤＡ２’に対する悪影響は少なくなる。
図９は、第１半導体基板２の段差部の効果について説明するための図である。なお、この効果は、第２半導体基板２’の段差部に関しても同様である。
第２側面Ｓ２と第２フォトダイオードアレイＰＤＡ２の最近接フォトダイオード（画素領域Ｐ２）との間を近づけても、このフォトダイオードの出力の劣化が抑制されるため、当該フォトダイオードを除去する必要がない。したがって、かかる構造において、モジュール当たりのフォトダイオード数の減少を抑制することができる。
すなわち、上述の実施形態では、図９（Ａ）に示すように、深い位置までエッチングを行った後、ダイシングを行っている。この場合、多量の結晶欠陥は、矢印Ｄで示すように、側面Ｓ２内に導入されるが、ここは空乏層の外側の位置であり、画素領域Ｐ２への影響は軽微である。一方、エッチングを行わない場合には、図９（Ｂ）に示すように、多量の結晶欠陥は、矢印Ｄで示すように、側面の全域において、導入されることとなり、この結晶欠陥に起因して、側面に近接する画素領域Ｐ２にノイズが混入することになる。図９（Ｃ）に示すように、切断面を著しく離隔した場合、多量の結晶欠陥は矢印Ｄのように側面の全域に導入されるが、画素領域Ｐ２への影響は小さくなる。しかしながら、このような場合には第３半導体基板を著しく離間して配置しなくてはならず、空間的に連続的な撮像を行うことができなくなる。
次に、製造方法について説明する。
このフォトダイオードアレイモジュールの製造方法においては、まず、図１に示したように、複数のアンプＡＭＰが形成され、半導体材料からなる第３半導体基板３と、第３半導体基板３に貼り合わせられるべき第１、２半導体材料からなる半導体基板２、２’とを用意する。
半導体基板２の製造方法は、半導体基板２１上に、バッファ層２２、光吸収層２４、キャップ層２５を順次成長させる。成長には、有機金属気相成長法（ＭＯＣＶＤ）法を用いることができる。半導体基板２’の製造方法は、半導体基板２１’上に、バッファ層２２’、光吸収層２４’、キャップ層２５’を順次成長させる。成長には、有機金属気相成長法（ＭＯＣＶＤ）法を用いることができる。ＩｎＰ又はＩｎＧａＡｓを成長する際の原料ガスとしては、トリメチルインジウム（ＴＭＩ）、トリメチルガリウム（ＴＭＧａ）、トリメチルアルシン（ＴＭＡｓ）を用いることができる。
しかる後、半導体基板２、２’の第３半導体基板３と対向する面の表層側に位置する第２導電型（Ｐ型）の画素領域Ｐ２、Ｐ２’を形成し、フォトダイオードアレイＰＤＡ２、ＰＤＡ２’を形成する。すなわち、フォトリソグラフィー技術を用い、その画素形成予定領域内にＰ型の不純物を拡散し、アノードとしての画素領域Ｐ２、Ｐ２’を形成する。しかる後、ＣＶＤ法によって、絶縁層２６，２６’をキャップ層２５，２５’上に形成し、これにコンタクトホールを空けて、内部にコンタクト電極Ｅ２１、Ｅ２２、Ｅ２１’、Ｅ２２’を形成する。しかる後、コンタクト電極Ｅ２１、Ｅ２２、Ｅ２１’、Ｅ２２’と、アンプＡＭＰの入力端子(−，＋)とを接続する配線Ｗ２、Ｗ２’を第３半導体基板３上にアルミニウムなどでパターニングし、フォトダイオードアレイが形成された半導体基板２、２’が完成する。カソード側の各電極は共通配線を用いて接続する。
もちろん、半導体基板２、２’は、図１３に示すように、ウェハＷ内に複数形成されるものである。
なお、上記の如く、第３半導体基板３上に絶縁層３３を介して配線群Ｗ２，Ｗ２’を形成することで、配線群Ｗ２を介して第１フォトダイオードアレイＰＤＡ２の各画素領域とアンプＡＭＰの第１グループ１Ｇが電気的に接続され、配線群Ｗ２’とアンプＡＭＰの第２グループ２Ｇが電気的に接続される。すなわち、第３半導体基板３と半導体基板２、２’とを貼り合わせ、配線群Ｗ２、Ｗ２’上にバンプＢ、Ｂ’を介して、フォトダイオードアレイＰＤＡ２，ＰＤＡ２’を配置し、配線群Ｗ２、Ｗ２’とフォトダイオードの画素領域Ｐ２、Ｐ２’のそれぞれとを電気的に接続する。
このウェハＷは、各素子の形成後にエッチング及びダイシングを行うことで、図１に示した半導体基板２又は２’をウェハから分離する。このエッチング及びダイシングは、図１３に示すように、半導体基板２又は２’の長手方向（Ｘ軸）は、ダイシングラインＤＬ１０〜ＤＬ１５に沿ってダイシングを行い、短手方向（Ｙ軸）は、半導体基板２，２’が隣接する箇所のみエッチングラインＥＬ１，ＥＬ２，ＥＬ３を設定し、エッチングラインＥＬ１，ＥＬ２，ＥＬ３に重ねるようにダイシングラインＤＬ１〜ＤＬ３を設定する。すなわち、エッチングラインＥＬ１，ＥＬ２，ＥＬ３に沿ってエッチングを行った後、このラインに沿ってダイシングラインＤＬ１〜ＤＬ３を設定してダイシングを行い、段差部を形成する。隣接しない箇所については、Ｙ軸方向のダイシングラインＤＬ０を別途設定することができる。
図１０は、第１半導体基板２の段差部の形成工程を示す図である。なお、第２半導体基板２’の段差部の形成工程もこれと同一である。
第１半導体基板２を含むウェハの表面にレジストＲを塗布し、エッチングラインに沿って、レジストＲが開口するように露光及び現像を行う（図１０（Ａ））。これにより、レジストＲにライン状の開口Ｈ１が形成されることになる。次に、レジストＲをマスクとして、表面の絶縁膜２６をエッチングする（図１０（Ｂ））。このエッチングは、フッ酸水溶液を用いたウエットエッチングであってもよいし、塩素系エッチングガスを用いたドライエッチングであってもよい。ここでは、エッチングにウエットエッチングを用いる。
次に、レジストＲ及び絶縁膜２６をマスクとして、化合物半導体のエッチングを行う。このエッチングでは、第１半導体基板２を含むウェハを第２フォトダイオードアレイの画素領域Ｐ２の深さよりも深い位置まで、本例ではバッファ層２２に到達するまでエッチングする(図１０（Ｃ）)。ここでは、エッチングにウエットエッチングを用いる。ＩｎＰのエッチング液としては、例えば塩酸と燐酸の混合液、或いは、塩酸水溶液、臭酸系エッチング液、ブロムメタノール等、通常用いられるエッチング液を用いることができる。ＩｎＧａＡｓやＩｎＧａＡｓＰのエッチング液としては、例えばクエン酸系のエッチング液（クエン酸、過酸化水素、水の混合液）や、硫酸系エッチング液（硫酸、過酸化水素、水の混合液）など、通常用いられるエッチング液を用いることができる。これにより、開口Ｈ１で規定されるエッチング溝が、第１半導体基板２の一側面（Ｓ１）を含んで形成される。
更に、エッチング溝の最深部を、ダイシングラインに沿って、ダイシングすることで、第１半導体基板２をウェハから分離する(図１０（Ｄ）)。なお、ダイシングは、半導体基板２１の途中まで行い、分離の際には、半導体基板をエキスパンドテープに貼り付け、これを伸ばすことで、分離を行うが、もちろん、基板裏面に至るまでダイシングを行ってもよい。
図６に示した第１側面Ｓ１は、第１半導体基板２をその厚み方向にエッチングすることによって形成された面であり、第２側面Ｓ２は、第１半導体基板２をその厚み方向にダイシングすることによって形成された面である。エッチングによって現れる側面内の結晶欠陥密度は、ダイシングによって現れる側面内の結晶欠陥密度よりも小さい。
上記方法は、第１フォトダイオードアレイを有する第１半導体基板２を含む第１ウェハを用意する工程と、第１ウェハを第１エッチングラインＥＬ１、ＥＬ２，ＥＬ３に沿ってエッチングし第１側面Ｓ１を露出させる工程と、第１エッチングラインＥＬ１、ＥＬ２，ＥＬ３の最深部に沿って第１ウェハをダイシングし第２側面Ｓ２を露出させる工程とを備えている。同様に、この製造方法は、第２フォトダイオードアレイを有する第２半導体基板２’を含む第２ウェハを用意する工程と、第２ウェハを第２エッチングラインＥＬ１、ＥＬ２，ＥＬ３に沿ってエッチングし第３側面Ｓ１’を露出させる工程と、第２エッチングラインＥＬ１、ＥＬ２，ＥＬ３の最深部に沿って第２ウェハをダイシングし第４側面Ｓ２’を露出させる工程を有している。
そして、この製造方法は、第１半導体基板２及び第２半導体基板２’を、バンプＢ、Ｂ’を介して、第３半導体基板３に貼り付け、第１半導体基板２及び第２半導体基板２’における各フォトダイオードを、バンプＢ，Ｂ’を介してアンプＡＭＰのそれぞれに電気的に接続する工程を備えている。
この方法によれば、第１半導体基板２をエッチングした後に、そのエッチング溝の最深部をダイシングすることで、第１半導体基板２をウェハから分離している。エッチングによって現れる側面Ｓ１（図６参照）内の結晶欠陥密度は、ダイシングによって現れる側面Ｓ２（図６参照）内の結晶欠陥密度よりも小さい。第１半導体基板２の端部に位置するフォトダイオード（画素領域Ｐ２）は、ノイズの影響を受けず、取り除く必要が無いので、フォトダイオード数の減少を抑制することができる。この方法では、第２側面及び第４側面からの第１及び第２画素領域への影響を抑制することができ、精密な計測が可能となる。
図１１は、バンプ近傍の構造を示す図である。
半導体領域Ｐ２（或いはキャップ層２５）上には絶縁層２６が形成されているが、絶縁層２６にはコンタクトホールが形成され、内部にコンタクト電極Ｅ２１（又はＥ２２）が形成されている。ここで、コンタクト電極（アンダーバンプメタル）Ｅ２１（又はＥ２２）とバンプＢとの間には、感光性のポリイミドなどからなる樹脂層Ｊが介在している。樹脂層Ｊにより、バンプＢの近傍の断線や電界集中を抑制することができる。なお、バンプは半田材料からなり、コンタクト電極はＴｉ、ＰｔやＡｕなどの金属からなる。また、第３半導体基板と第１半導体基板の接着時においては、バンプＢは、第１半導体基板のみではなく、第３半導体基板３上に形成された配線上にも設けられ、一対のバンプが対向した状態で、バンプの溶融・接着が行われる。なお、この構造は、第２半導体基板２’の半導体領域Ｐ２’のコンタクトホール近傍においても同一である。
図１２は、樹脂層を備えたフォトダイオードアレイモジュールの断面図である。
また、このフォトダイオードアレイモジュールは、第３半導体基板３と第１及び第２半導体基板２、２’との間に介在する樹脂層ＲＧを更に備えている。この場合、第３半導体基板３と半導体基板２、２’との間の接着強度を高めることができる。この場合の製法は、第３半導体基板３と半導体基板２、２’との間に樹脂層ＲＧを介在させる工程を更に備えることとなり、半導体基板３と半導体基板２，２’間の接着強度を高めることができる。樹脂層ＲＧは、基板の貼り合わせ前に基板間に導入してもよいが、貼り合わせ後に導入してもよい。
樹脂材料としては、エポキシ系樹脂を用いることができる。
以上のように、エッチングによって現れる側面内の結晶欠陥密度は、ダイシングによって現れる側面内の結晶欠陥密度よりも小さい。半導体基板２、２’の端部に位置するフォトダイオードは、取り除く必要が無いので、フォトダイオード数の減少を抑制することができる。また、第３半導体基板３と半導体基板２、２’の受光部のピッチは一定で連続しているため、これと分光器と組み合わせることで、連続したスペクトルを得ることができる。
図１５は、上述のフォトダイオードアレイモジュールを用いた分光装置を示す図である。
１．３μｍ帯の感度を有するフォトダイオードを有する半導体基板２と、２．３ｍ帯の感度を有するフォトダイオードを有する半導体基板２’の光入射面側には、特定の波長帯域を選択的に透過させるフィルタＦ２が設けられている。フィルタＦ２としては、長さ方向にリニアに透過波長帯域が変化する透過波長可変フィルタ（ＬＶＦ：Ｌｉｎｅａｒ Ｖａｒｉａｂｌｅ Ｆｉｌｔｅｒ）を用いることができる。被検出光は、フィルタＦ２によって分光され、分光された光が、半導体基板２，２’に形成された各フォトダイオードアレイで検出され、半導体基板３に形成されたアンプを介して外部に出力される。上述のモジュールを用いた場合、チップ端部のチャンネル（画素）へのリーク電流が低減するので、２つのチップ間の全てのチャネル間ギャップ（距離）を等間隔にすることができる。
なお、上述の各半導体領域における導電型を逆にしてもかまわない。また、第１及び第２半導体基板においては、カソードの取り出しは、キャップ層上に形成した絶縁層にコンタクトホールをあけて、コンタクト電極を直接キャップ層にコンタクトさせているが、コンタクト抵抗を減らすため、コンタクトホールを空けたあとに拡散層を形成してもよいし、キャップ層をエッチングで除去してバンプで光吸収層に接続してもよい。光吸収層への接続の際にコンタクト抵抗を減らすために拡散層を形成してもよいし、バッファ層や半導体基板までエッチングして、直接接続してもよい。
第１及び第２半導体基板上に形成されるフォトダイオードアレイとアンプの接続は、フォトダイオードのアノードをアンプの反転入力（−）に、カソードを非反転入力（＋）と共通配線ＣＷ２（１）、ＣＷ２（２）に接続し、差動アンプの形式としているが、これもあくまでも一例にすぎない。共通配線ＣＷ２（１）、ＣＷ２（２）、ＣＷ２’（１）、ＣＷ２’（２）は外部電源に接続してもよい。また、フォトダイオードアレイで、差動アンプではなく、シングルアンプの形式としてもよい。シングルアンプの場合はフォトダイオードにバイアス電圧（逆バイアス電圧）を印加できるという利点があるし、差動アンプの場合は、フォトダイオードをゼロバイアスとできる利点がある。
また、アンプは反転入力と出力の間に容量を有するチャージアンプとなっているが、リセットのため、容量に並列にリセットスイッチとしてトランジスタを設けることが好ましい。また、アンプからの出力は端子Ｔから取り出すが、アンプ出力と端子Ｔの間に出力を端子Ｔに接続するしないを決めるスイッチを設けてもよい。
３…第３半導体基板、２…第１半導体基板、２’…第２半導体基板、ＰＤ２，ＰＤ２’…フォトダイオード、Ｐ２，Ｐ２’…画素領域、ＳＴＰ，ＳＴＰ’…段差部、Ｓ１…第１側面、Ｓ２…第２側面、Ｓ１’…第３側面、Ｓ２’…第４側面。

Claims (3)

  1. 第１波長帯域の光に感応する第１フォトダイオードアレイを有する第１半導体基板と、
    第２波長帯域の光に感応する第２フォトダイオードアレイを有する第２半導体基板と、
    複数のアンプが形成されると共に前記第１及び第２半導体基板が重なることなく横に並べて載置された第３半導体基板と、
    を備えるフォトダイオードアレイモジュールであって、
    前記第３半導体基板は前記アンプにそれぞれ接続された配線を有し、
    前記配線のそれぞれは、前記第１及び第２フォトダイオードアレイの各フォトダイオードにバンプを介して電気的に接続され、
    前記第１フォトダイオードアレイにおける、前記第２フォトダイオードアレイに隣接する端部は、第1段差部を有しており、
    前記第１段差部は、
    前記第１半導体基板の厚み方向に沿った第１側面及び第２側面と、
    前記第１側面及び前記第２側面の境界に位置し前記第３半導体基板に対向した第1テラス面と、
    を有し、前記第１側面は前記第２側面よりも、前記第３半導体基板に近く、
    前記第１側面内の結晶欠陥密度は、前記第２側面内の結晶欠陥密度よりも低く、
    前記第２フォトダイオードアレイにおける、前記第１フォトダイオードアレイに隣接する端部は、第２段差部を有しており、
    前記第２段差部は、
    前記第２半導体基板の厚み方向に沿った第３側面及び第４側面と、
    前記第３側面及び前記第４側面の境界に位置し前記第３半導体基板に対向した第２テラス面と、
    を有し、前記第３側面は前記第４側面よりも、前記第３半導体基板に近く、
    前記第３側面内の結晶欠陥密度は、前記第４側面内の結晶欠陥密度よりも低い、
    ことを特徴とするフォトダイオードアレイモジュール。
  2. 前記第１フォトダイオードアレイを構成する各フォトダイオードは、
    第１導電型の第1半導体領域と、
    前記第１半導体基板の前記第３半導体基板と対向する面の表層側に位置する第２導電型の第1画素領域と、
    を備えており、
    前記第１半導体基板の前記第３半導体基板との対向面からの前記第１テラス面の深さは、前記第１フォトダイオードアレイの前記第１画素領域の深さよりも深く、
    前記第２フォトダイオードアレイを構成する各フォトダイオードは、
    第１導電型の第２半導体領域と、
    前記第２半導体基板の前記第３半導体基板と対向する面の表層側に位置する第２導電型の第２画素領域と、
    を備えており、
    前記第２半導体基板の前記第３半導体基板との対向面からの前記第２テラス面の深さは、前記第２フォトダイオードアレイの前記第２画素領域の深さよりも深い、
    ことを特徴とする請求項１に記載のフォトダイオードアレイモジュール。
  3. 請求項１又は２に記載のフォトダイオードアレイモジュールの製造方法において、
    前記第１フォトダイオードアレイを有する前記第１半導体基板を含む第１ウェハを用意する工程と、
    前記第１ウェハを第１エッチングラインに沿ってエッチングし前記第１側面を露出させる工程と、
    前記第１エッチングラインの最深部に沿って前記第１ウェハをダイシングし前記第２側面を露出させる工程と、
    前記第２フォトダイオードアレイを有する前記第２半導体基板を含む第２ウェハを用意する工程と、
    前記第２ウェハを第２エッチングラインに沿ってエッチングし前記第３側面を露出させる工程と、
    前記第２エッチングラインの最深部に沿って前記第２ウェハをダイシングし前記第４側面を露出させる工程と、
    前記第１半導体基板及び第２半導体基板を、前記バンプを介して、前記第３半導体基板に貼り付け、前記第１半導体基板及び第２半導体基板における各フォトダイオードを、前記バンプを介して前記アンプのそれぞれに電気的に接続する工程と、
    を備えることを特徴とするフォトダイオードアレイモジュールの製造方法。
JP2011079300A 2011-03-31 2011-03-31 フォトダイオードアレイモジュール及びその製造方法 Active JP5486542B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011079300A JP5486542B2 (ja) 2011-03-31 2011-03-31 フォトダイオードアレイモジュール及びその製造方法
PCT/JP2012/057994 WO2012133448A1 (ja) 2011-03-31 2012-03-27 フォトダイオードアレイモジュール及びその製造方法
EP12763564.7A EP2693479B1 (en) 2011-03-31 2012-03-27 Photodiode array module and manufacturing method for same
US14/006,506 US8994041B2 (en) 2011-03-31 2012-03-27 Photodiode array module and manufacturing method for same
TW101111586A TWI552327B (zh) 2011-03-31 2012-03-30 Photodiode array module and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011079300A JP5486542B2 (ja) 2011-03-31 2011-03-31 フォトダイオードアレイモジュール及びその製造方法

Publications (2)

Publication Number Publication Date
JP2012216585A true JP2012216585A (ja) 2012-11-08
JP5486542B2 JP5486542B2 (ja) 2014-05-07

Family

ID=46931162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011079300A Active JP5486542B2 (ja) 2011-03-31 2011-03-31 フォトダイオードアレイモジュール及びその製造方法

Country Status (5)

Country Link
US (1) US8994041B2 (ja)
EP (1) EP2693479B1 (ja)
JP (1) JP5486542B2 (ja)
TW (1) TWI552327B (ja)
WO (1) WO2012133448A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016132616A1 (ja) * 2015-02-18 2016-08-25 浜松ホトニクス株式会社 赤外線検出装置
JP2020088380A (ja) * 2018-11-16 2020-06-04 ソニーセミコンダクタソリューションズ株式会社 撮像装置
WO2024154646A1 (ja) * 2023-01-19 2024-07-25 ソニーセミコンダクタソリューションズ株式会社 光検出装置および光検出装置の製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10304806B2 (en) 2015-07-16 2019-05-28 Pezy Computing K.K. Semiconductor device
JP6530664B2 (ja) * 2015-07-22 2019-06-12 ソニーセミコンダクタソリューションズ株式会社 撮像装置及びその製造方法
WO2019211968A1 (ja) * 2018-05-02 2019-11-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および撮像装置
JP2023182874A (ja) * 2020-11-13 2023-12-27 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
US20220406830A1 (en) * 2021-06-21 2022-12-22 Allegro Microsystems, Llc Photoreceiver array having microlenses

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345999A (ja) * 2000-03-27 2001-12-14 Toshiba Corp センサチップおよび画像読み取りセンサおよび電子機器
JP2002033505A (ja) * 2000-07-19 2002-01-31 Canon Inc 面型受光素子、その製造方法、およびこれを用いた装置
JP2004119602A (ja) * 2002-09-25 2004-04-15 Rohm Co Ltd 半導体チップ、光半導体モジュール、および半導体チップの製造方法
WO2006129762A1 (ja) * 2005-06-02 2006-12-07 Sony Corporation 半導体イメージセンサ・モジュール及びその製造方法
JP2007184355A (ja) * 2006-01-05 2007-07-19 Canon Inc 半導体装置、光電変換装置、これらの製造方法、及びマルチチップ型イメージセンサ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0667114A (ja) 1992-08-18 1994-03-11 Fujitsu Ltd 固体撮像素子
JPH09304182A (ja) 1996-05-20 1997-11-28 Satake Eng Co Ltd 穀粒色彩選別機
US6180944B1 (en) * 1998-07-07 2001-01-30 Direct Radiography, Corp. Large area X-ray imager with vented seam and method of fabrication
US6104046A (en) * 1999-03-12 2000-08-15 Sagi-Nahor Ltd. Dual-band infrared sensing material array and focal plane array
AU3837200A (en) 1999-04-13 2000-11-14 Hamamatsu Photonics K.K. Semiconductor device
CA2342020A1 (en) * 2000-03-27 2001-09-27 Kazuhiko Sasahara Sensor chip, image reading sensor, and electronic device
TWI313059B (ja) * 2000-12-08 2009-08-01 Sony Corporatio
KR101019807B1 (ko) * 2002-08-09 2011-03-04 하마마츠 포토닉스 가부시키가이샤 포토 다이오드 어레이, 그 제조 방법, 및 방사선 검출기
JP2005251890A (ja) * 2004-03-03 2005-09-15 Sumitomo Electric Ind Ltd 上面入射型受光素子アレイ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345999A (ja) * 2000-03-27 2001-12-14 Toshiba Corp センサチップおよび画像読み取りセンサおよび電子機器
JP2002033505A (ja) * 2000-07-19 2002-01-31 Canon Inc 面型受光素子、その製造方法、およびこれを用いた装置
JP2004119602A (ja) * 2002-09-25 2004-04-15 Rohm Co Ltd 半導体チップ、光半導体モジュール、および半導体チップの製造方法
WO2006129762A1 (ja) * 2005-06-02 2006-12-07 Sony Corporation 半導体イメージセンサ・モジュール及びその製造方法
JP2007184355A (ja) * 2006-01-05 2007-07-19 Canon Inc 半導体装置、光電変換装置、これらの製造方法、及びマルチチップ型イメージセンサ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016132616A1 (ja) * 2015-02-18 2016-08-25 浜松ホトニクス株式会社 赤外線検出装置
US10480995B2 (en) 2015-02-18 2019-11-19 Hamamatsu Photonics K.K. Infrared detection device
JP2020088380A (ja) * 2018-11-16 2020-06-04 ソニーセミコンダクタソリューションズ株式会社 撮像装置
JP7452962B2 (ja) 2018-11-16 2024-03-19 ソニーセミコンダクタソリューションズ株式会社 撮像装置
WO2024154646A1 (ja) * 2023-01-19 2024-07-25 ソニーセミコンダクタソリューションズ株式会社 光検出装置および光検出装置の製造方法

Also Published As

Publication number Publication date
TWI552327B (zh) 2016-10-01
EP2693479B1 (en) 2015-01-14
EP2693479A1 (en) 2014-02-05
TW201246525A (en) 2012-11-16
JP5486542B2 (ja) 2014-05-07
EP2693479A4 (en) 2014-08-20
US20140021575A1 (en) 2014-01-23
WO2012133448A1 (ja) 2012-10-04
US8994041B2 (en) 2015-03-31

Similar Documents

Publication Publication Date Title
JP5486542B2 (ja) フォトダイオードアレイモジュール及びその製造方法
US10714519B2 (en) Solid-state imaging device, method of manufacturing a solid-state imaging device, and electronic apparatus
US9450009B2 (en) Solid-state imaging device and camera system
KR100889365B1 (ko) 3차원 구조의 영상센서와 그 제작방법
KR100882990B1 (ko) 이미지센서 및 그 제조방법
KR20120024402A (ko) 반도체 장치, 그 제조 방법, 및, 전자 기기
TW201312707A (zh) 用於影像感測器之階式封裝體及其製造方法
JP2020170812A (ja) アバランシェフォトダイオードセンサおよびセンサ装置
US11410979B2 (en) Light-emitting element, and method for producing a light-emitting element
TWI523215B (zh) Photodiode array module and its manufacturing method
CN114497244B (zh) 一种红外探测器芯片及其制作方法与应用
WO2021256142A1 (ja) 撮像装置
KR100898471B1 (ko) 이미지센서 및 그 제조방법
JP6817835B2 (ja) 撮像装置及び撮像システム
JP7309647B2 (ja) 受光装置及び半導体装置
US12027559B2 (en) Optoelectronic device, photonic detector and method of producing an optoelectronic device
JP5083982B2 (ja) 光センサーアレイ、光センサーアレイデバイス、撮像装置、及び光センサーアレイの検出方法
KR20100040018A (ko) 이미지센서 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131023

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140221

R150 Certificate of patent or registration of utility model

Ref document number: 5486542

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250