JP2012209753A - 伝送制御回路及び伝送制御方法 - Google Patents
伝送制御回路及び伝送制御方法 Download PDFInfo
- Publication number
- JP2012209753A JP2012209753A JP2011073657A JP2011073657A JP2012209753A JP 2012209753 A JP2012209753 A JP 2012209753A JP 2011073657 A JP2011073657 A JP 2011073657A JP 2011073657 A JP2011073657 A JP 2011073657A JP 2012209753 A JP2012209753 A JP 2012209753A
- Authority
- JP
- Japan
- Prior art keywords
- data
- fifo
- auto
- negotiation
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
【解決手段】 本発明の伝送制御回路は、パケットデータ用FIFOと、オートネゴシエーションデータ用FIFOと、所定の書き込みクロックに同期して、受信データが、パケットデータである場合には、前記受信データを前記パケットデータ用FIFOに記憶させ、前記受信データが、オートネゴシエーションデータである場合には、前記受信データを前記オートネゴシエーションデータ用FIFOに記憶させるデータ認識部と、所定の読み出しクロックに同期して、前記データ認識部の指示により、前記パケットデータ用FIFO、又はオートネゴシエーションデータ用FIFOのいずれか一方のFIFOに記憶された前記受信データを読み出すデータ選択部とを備える。
【選択図】図2
Description
添付図面を参照して、本発明の第1実施形態による伝送制御回路10を以下に説明する。
はじめに、本実施形態における伝送制御回路10の構成の説明を行う。図2は、本発明の第1実施形態における伝送制御回路10のブロック図である。本実施形態における伝送制御回路10は、データ認識部1、パケットデータ用FIFO2、オートネゴシエーションデータ用FIFO3及びデータ選択部4を備える。
次に、本実施形態の伝送制御回路10における伝送制御方法の説明を行う。図6は、本発明の第1実施形態の伝送制御回路10における伝送制御方法を説明するためのフローチャートである。
データ認識部1が、ギガビットイーサネット信号を受信する。
データ認識部1は、ステップS1で受信したギガビットイーサネット信号が、パケットデータ信号であるかどうかを判定する。パケットデータ信号である場合には、ステップS3の処理に進み、パケットデータ信号でない場合には、ステップS6の処理に進む。
データ認識部1は、パケットデータ用FIFO2が動作中であるかどうかを判定する。パケットデータ用FIFO2が動作中である場合には、ステップS4の処理に進み、パケットデータ用FIFO2が動作中でない場合には、ステップS5の処理に進む。
データ認識部1は、所定の書き込みクロックに同期して、パケットデータ用FIFO2にパケットデータを書き込み、ステップS9の処理に進む。
データ認識部1は、アイドルデータ受信タイミングで、データ格納用のFIFOをパケットデータ用FIFO2に切り替え、ステップS4の処理に進む。アイドルデータ受信のタイミングで、FIFOの切り替えを行う理由は、FIFO切り替えに伴う通信エラーの発生を防ぐためである。
データ認識部1は、オートネゴシエーションデータ用FIFO3が動作中であるかどうかを判定する。オートネゴシエーションデータ用FIFO3が動作中である場合には、ステップS7の処理に進み、オートネゴシエーションデータ用FIFO3が動作中でない場合には、ステップS8の処理に進む。
データ認識部1は、所定の書き込みクロックに同期して、オートネゴシエーションデータ用FIFO3にオートネゴシエーションデータを書き込み、ステップS9の処理に進む。
データ認識部1は、アイドルデータ受信タイミングで、データ格納用のFIFOをオートネゴシエーションデータ用FIFO3に切り替え、ステップS7の処理に進む。アイドルデータ受信のタイミングで、FIFOの切り替えを行う理由は、FIFO切り替えに伴う通信エラーの発生を防ぐためである。
データ選択部4は、所定の読み出しクロックに同期して、データ認識部1の指示により、パケットデータ用FIFO2、又はオートネゴシエーションデータ用FIFO3のいずれか一方のFIFOに記憶された受信データを読み出す。
添付図面を参照して、本発明の第2実施形態による伝送制御回路20を以下に説明する。
はじめに、本実施形態における伝送制御回路20の構成の説明を行う。図7は、本発明の第2実施形態における伝送制御回路20のブロック図である。本実施形態における伝送制御回路20は、出力データ制御部41及びFIFO制御部42を備える。FIFO制御部42は、パケットデータ用FIFO制御信号生成部43、オートネゴシエーションデータ用FIFO制御信号生成部44、FIFO制御信号選択部45及びFIFO46を備える。本発明の第2実施形態は、パケットデータ及びオートネゴシエーションデータを書き込むFIFOを区別せずに同一のFIFOを使用している点が、本発明の第1実施形態とは異なる。
次に、本実施形態の伝送制御回路20における伝送制御方法の説明を行う。図8は、本発明の第2実施形態の伝送制御回路20における伝送制御方法を説明するためのフローチャートである。
伝送制御回路20が受信したギガビットイーサネット信号は、FIFO46及び出力データ制御部41に入力される。
FIFO46に、ステップS11で入力されたギガビットイーサネット信号が、書き込みクロックに同期して、書き込まれる。
出力データ制御部41は、ステップS11で入力されたギガビットイーサネット信号が、パケットデータであるか判定する。パケットデータである場合には、ステップS14の処理に進み、パケットデータでない場合には、ステップS15の処理に進む。
出力データ制御部41は、パケットデータ用FIFO制御信号生成部43で生成されたパケットデータ用FIFO制御信号を、FIFO46に送信する。
出力データ制御部41は、オートネゴシエーションデータ用FIFO制御信号生成部44で生成されたオートネゴシエーションデータ用FIFO制御信号を、FIFO46に送信する。
FIFO46から、読み出しクロックに同期して、出力データが読み出される。
2 パケットデータ用FIFO
3 オートネゴシエーションデータ用FIFO
4 データ選択部
11 アイドルデータ送信状態
12 オートネゴシエーションデータ送信状態
13 アイドルデータ送信状態
14 パケットデータ送信状態
15 アイドルデータ送信状態
21 初期状態
22 オートネゴシエーション動作
23 パケットデータ動作
31 link_failed
32 wait_for_k
33 rx_k
34 idle_d
35 rx_cd
36 rx_cc
37 rx_cd
38 rx_invalid
41 出力データ制御部
42 FIFO制御部
43 パケットデータ用FIFO制御信号生成部
44 オートネゴシエーションデータ用FIFO制御信号生成部
45 FIFO制御信号選択部
46 FIFO
51 オートネゴシエーションデータ生成要因認識部
52 パケットデータ用FIFO
53 オートネゴシエーションデータ生成部
54 データ選択部
Claims (6)
- パケットデータ用FIFOと、
オートネゴシエーションデータ用FIFOと、
所定の書き込みクロックに同期して、受信データが、パケットデータである場合には、前記受信データを前記パケットデータ用FIFOに記憶させ、前記受信データが、オートネゴシエーションデータである場合には、前記受信データを前記オートネゴシエーションデータ用FIFOに記憶させるデータ認識部と、
所定の読み出しクロックに同期して、前記データ認識部の指示により、前記パケットデータ用FIFO、又はオートネゴシエーションデータ用FIFOのいずれか一方のFIFOに記憶された前記受信データを読み出すデータ選択部と
を備える伝送制御回路。 - 前記データ認識部は、前記FIFOを切り替える場合には、アイドルデータ受信時に、前記FIFOを切り替える
請求項1に記載の伝送制御回路。 - 所定の書き込みクロックに同期して、入力データを書き込まれ、所定の読み出しクロックに同期して、前記入力データを読み出されるFIFOと、ここで、前記入力データは、パケットデータ又はオートネゴシエーションデータであり、
前記パケットデータが格納されている前記FIFOを制御するパケットデータ用FIFO制御信号を生成するパケットデータ用FIFO制御信号生成部と、
前記オートネゴシエーションデータが格納されている前記FIFOを制御するオートネゴシエーション用FIFO制御信号を生成するオートネゴシエーションデータ用FIFO制御信号生成部と、
前記パケットデータ用FIFO制御信号、又は前記オートネゴシエーションデータ用FIFO制御信号のいずれかの制御信号を選択し、前記FIFOに、前記制御信号を入力するFIFO制御信号選択部と、
前記入力データに基づいて、前記FIFO制御信号選択部に、選択する前記制御信号を決定させる出力データ制御部と
を備える伝送制御回路。 - パケットデータ用FIFOと、オートネゴシエーションデータ用FIFOとを備える伝送制御回路において、
データ認識部が、所定の書き込みクロックに同期して、受信データが、パケットデータである場合には、前記受信データを前記パケットデータ用FIFOに記憶させるステップと、
データ認識部が、前記受信データが、オートネゴシエーションデータである場合には、前記受信データを前記オートネゴシエーションデータ用FIFOに記憶させるステップと、
データ選択部が、所定の読み出しクロックに同期して、前記データ認識部の指示により、前記パケットデータ用FIFO、又はオートネゴシエーションデータ用FIFOのいずれか一方のFIFOに記憶された前記受信データを読み出すステップと
を含む伝送制御方法。 - 前記データ認識部が、前記FIFOを切り替える場合には、アイドルデータ受信時に、前記FIFOを切り替えるステップを
更に含む請求項4に記載の伝送制御方法。 - 所定の書き込みクロックに同期して、入力データを書き込み、所定の読み出しクロックに同期して、前記入力データを読み出すFIFOとを備える伝送制御回路において、ここで、前記入力データは、パケットデータ又はオートネゴシエーションデータであり、
パケットデータ用FIFO制御信号生成部が、前記パケットデータが格納されている前記FIFOを制御するパケットデータ用FIFO制御信号を生成するステップと、
オートネゴシエーションデータ用FIFO制御信号生成部が、前記オートネゴシエーションデータが格納されている前記FIFOを制御するオートネゴシエーション用FIFO制御信号を生成するステップと、
FIFO制御信号選択部が、前記パケットデータ用FIFO制御信号、又は前記オートネゴシエーションデータ用FIFO制御信号のいずれかの制御信号を選択するステップと、
FIFO制御信号選択部が、前記FIFOに、前記制御信号を入力するステップと、
出力データ制御部が、前記入力データに基づいて、前記FIFO制御信号選択部に、選択する前記制御信号を決定させるステップと
を含む伝送制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011073657A JP5448201B2 (ja) | 2011-03-29 | 2011-03-29 | 伝送制御回路及び伝送制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011073657A JP5448201B2 (ja) | 2011-03-29 | 2011-03-29 | 伝送制御回路及び伝送制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012209753A true JP2012209753A (ja) | 2012-10-25 |
JP5448201B2 JP5448201B2 (ja) | 2014-03-19 |
Family
ID=47189156
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011073657A Active JP5448201B2 (ja) | 2011-03-29 | 2011-03-29 | 伝送制御回路及び伝送制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5448201B2 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0787562A (ja) * | 1993-06-22 | 1995-03-31 | Casio Comput Co Ltd | ディジタル無線携帯端末装置 |
JP2004357164A (ja) * | 2003-05-30 | 2004-12-16 | Mitsubishi Electric Corp | 伝送装置及び伝送システム |
JP2006254128A (ja) * | 2005-03-10 | 2006-09-21 | Nec Engineering Ltd | ギガビット・イーサネット(登録商標)信号多重伝送装置 |
JP2007336472A (ja) * | 2006-06-19 | 2007-12-27 | Fujitsu Ltd | 制御信号を中継するイーサネット(登録商標)通信システム |
JP2008124905A (ja) * | 2006-11-14 | 2008-05-29 | Mitsubishi Electric Corp | 多分岐通信システム及びセンター側端局装置 |
JP2012165334A (ja) * | 2011-02-09 | 2012-08-30 | Nec Corp | 多重化伝送装置、多重化伝送方法、およびコンピュータプログラム |
-
2011
- 2011-03-29 JP JP2011073657A patent/JP5448201B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0787562A (ja) * | 1993-06-22 | 1995-03-31 | Casio Comput Co Ltd | ディジタル無線携帯端末装置 |
JP2004357164A (ja) * | 2003-05-30 | 2004-12-16 | Mitsubishi Electric Corp | 伝送装置及び伝送システム |
JP2006254128A (ja) * | 2005-03-10 | 2006-09-21 | Nec Engineering Ltd | ギガビット・イーサネット(登録商標)信号多重伝送装置 |
JP2007336472A (ja) * | 2006-06-19 | 2007-12-27 | Fujitsu Ltd | 制御信号を中継するイーサネット(登録商標)通信システム |
JP2008124905A (ja) * | 2006-11-14 | 2008-05-29 | Mitsubishi Electric Corp | 多分岐通信システム及びセンター側端局装置 |
JP2012165334A (ja) * | 2011-02-09 | 2012-08-30 | Nec Corp | 多重化伝送装置、多重化伝送方法、およびコンピュータプログラム |
Also Published As
Publication number | Publication date |
---|---|
JP5448201B2 (ja) | 2014-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103825696B (zh) | 一种基于fpga实现光纤高速实时通信的装置 | |
CN108462601B (zh) | 应用于光传输网络的多保护组倒换方法、装置及网元设备 | |
US20050259685A1 (en) | Dual speed interface between media access control unit and physical unit | |
EP1130842B1 (en) | Communications interface between clock domains with minimal latency | |
EP2130316B1 (en) | Synchronous network device | |
US9019959B2 (en) | Node, switch, and system | |
CN104009867A (zh) | 一种基于fpga的光纤以太网智能分路器的切换方法 | |
WO2012065425A1 (zh) | 数据流定帧方法及装置 | |
EP2579513A1 (en) | Node device, integrated circuit and control method in ring transmission system | |
CN108614792B (zh) | 1394事务层数据包存储管理方法及电路 | |
JP5448201B2 (ja) | 伝送制御回路及び伝送制御方法 | |
US11824657B2 (en) | Frame processing method and apparatus | |
US6990538B2 (en) | System comprising a state machine controlling transition between deskew enable mode and deskew disable mode of a system FIFO memory | |
US11750310B2 (en) | Clock synchronization packet exchanging method and apparatus | |
JP4692161B2 (ja) | 中継器及び光通信システム | |
US8576704B2 (en) | Communication system, communication device, integrated circuit, and communication method | |
KR101442567B1 (ko) | 링 네트워크 토폴로지에서 프레임기반 라우팅을 이용한 프레임 무손실 통신 방법 | |
EP4191969A1 (en) | Communication control device, information processing device, communication control method, and information processing method | |
Ma et al. | Demonstration of latency control label-based bounded-jitter scheduling in a bridged network for industrial internet | |
US20220271855A1 (en) | Optical and electrical modules with enhanced features | |
WO2023040650A1 (zh) | 一种报文周期的确定方法及其相关装置 | |
US20230179894A1 (en) | Data communication system, computer, data communication method, and program | |
CN118118446A (zh) | 一种交换机及交换机系统 | |
JP2010011263A (ja) | 光通信システムにおける伝送路最適化方法、光送信機、光受信機および光中継機 | |
Wang et al. | An FPGA based slave communication controller for Industrial Ethernet |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130626 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130822 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131220 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5448201 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |