JP2012209753A - 伝送制御回路及び伝送制御方法 - Google Patents

伝送制御回路及び伝送制御方法 Download PDF

Info

Publication number
JP2012209753A
JP2012209753A JP2011073657A JP2011073657A JP2012209753A JP 2012209753 A JP2012209753 A JP 2012209753A JP 2011073657 A JP2011073657 A JP 2011073657A JP 2011073657 A JP2011073657 A JP 2011073657A JP 2012209753 A JP2012209753 A JP 2012209753A
Authority
JP
Japan
Prior art keywords
data
fifo
auto
negotiation
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011073657A
Other languages
English (en)
Other versions
JP5448201B2 (ja
Inventor
Takashi Tanaka
尚 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Platforms Ltd
Original Assignee
NEC AccessTechnica Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC AccessTechnica Ltd filed Critical NEC AccessTechnica Ltd
Priority to JP2011073657A priority Critical patent/JP5448201B2/ja
Publication of JP2012209753A publication Critical patent/JP2012209753A/ja
Application granted granted Critical
Publication of JP5448201B2 publication Critical patent/JP5448201B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Time-Division Multiplex Systems (AREA)

Abstract

【課題】オートネゴシエーションデータをトランスペアレント通信する伝送制御回路を提供する。
【解決手段】 本発明の伝送制御回路は、パケットデータ用FIFOと、オートネゴシエーションデータ用FIFOと、所定の書き込みクロックに同期して、受信データが、パケットデータである場合には、前記受信データを前記パケットデータ用FIFOに記憶させ、前記受信データが、オートネゴシエーションデータである場合には、前記受信データを前記オートネゴシエーションデータ用FIFOに記憶させるデータ認識部と、所定の読み出しクロックに同期して、前記データ認識部の指示により、前記パケットデータ用FIFO、又はオートネゴシエーションデータ用FIFOのいずれか一方のFIFOに記憶された前記受信データを読み出すデータ選択部とを備える。
【選択図】図2

Description

本発明は、伝送制御回路に関し、特に、オートネゴシエーションデータをトランスペアレント通信する伝送制御回路に関する。
通信機器同士を接続するための通信規格としてイーサネット(登録商標)が、広く普及している。イーサネット(登録商標)規格は、10Mbps、100Mbps、1000Mbps等の通信速度、同軸ケーブル、UTP(Unshielded Twist Pair cable)ケーブル、光ファイバーケーブル等の伝送媒体等により規格が異なる。
IEEE802.3zは、符号化方式として8B/10Bが使用されるギガビットイーサネット(登録商標)である。IEEE802.3zでは、1000BASE−CX、1000BASE−LX及び1000BASE−SXが標準化されており、1000BASE−Xとして総称されている。
従来、1000BASE−Xで通信を行う場合、パケットデータを含むイーサネット(登録商標)フレームに対しては、メモリにより実現したFIFO(FirstIn FirstOut)により、クロックの乗せ換えを行い、トランスペアレント通信を実現していた。一方、イーサネット(登録商標)による通信では、通常のデータフレームの他に、対向装置間において、自動的に通信方法を決定するための制御メッセージ(オートネゴシエーションデータ)が送受信される。オートネゴシエーションデータは、IEEE802.3で規定されたコンフィグレーション用オーダーセットである。
従来は、オートネゴシエーションデータに対しては、クロックの乗せ換えは実施されておらず、ルータやスイッチ等の通信機器にて、別のデータ形式に変換する等の処理を施すことが多く、トランスペアレントな通信が実現されていなかった。図1は、従来の伝送制御回路10のブロック図である。図1の構成では、パケットデータについては、パケットデータ用FIFO52により、クロック乗せ換えを行っている。オートネゴシエーションデータについては、オートネゴシエーションデータ生成要因認識部51が、オートネゴシエーションを行う要因を検出した場合に、オートネゴシエーションデータ生成部53が、オートネゴシエーション用データを生成する。データ選択部54は、FIFOにより送信クロックに乗せ換えたパケットデータと、オートネゴシエーション用データを切り替えて送信する。
ネットワークを多段に構成した場合には、オートネゴシエーションデータを、透過的に処理することが必要になる場合がある。通信機器にて、オートネゴシエーションデータを独自に処理した場合には、トランスペアレントな通信が実現できず、また、データ変換及び複合化処理のための遅延時間が発生し、回路が複雑になっていた。
オートネゴシエーションデータを中継する文献公知発明としては、特開2004−357164号公報(特許文献1)がある。特開2004−357164号公報では、GbE(Gigabit Ethernet)信号に含まれるオートネゴシエーション信号を抽出して、制御データフレーム信号を生成し、SDH(Synchronous Digital Hierarchy)信号のオーバヘッドに、この制御データフレーム信号を挿入することにより、オートネゴシエーション情報を中継する伝送装置の発明が開示されている。
特開2004−357164号公報
本発明の目的は、オートネゴシエーションデータをトランスペアレント通信する伝送制御回路を提供することにある。
本発明の伝送制御回路は、パケットデータ用FIFOと、オートネゴシエーションデータ用FIFOと、所定の書き込みクロックに同期して、受信データが、パケットデータである場合には、前記受信データを前記パケットデータ用FIFOに記憶させ、前記受信データが、オートネゴシエーションデータである場合には、前記受信データを前記オートネゴシエーションデータ用FIFOに記憶させるデータ認識部と、所定の読み出しクロックに同期して、前記データ認識部の指示により、前記パケットデータ用FIFO、又はオートネゴシエーションデータ用FIFOのいずれか一方のFIFOに記憶された前記受信データを読み出すデータ選択部とを備える。
本発明の伝送制御方法は、パケットデータ用FIFOと、オートネゴシエーションデータ用FIFOとを備える伝送制御回路により実施される伝送制御方法である。データ認識部が、所定の書き込みクロックに同期して、受信データが、パケットデータである場合には、前記受信データを前記パケットデータ用FIFOに記憶させるステップと、データ認識部が、前記受信データが、オートネゴシエーションデータである場合には、前記受信データを前記オートネゴシエーションデータ用FIFOに記憶させるステップと、データ選択部が、所定の読み出しクロックに同期して、前記データ認識部の指示により、前記パケットデータ用FIFO、又はオートネゴシエーションデータ用FIFOのいずれか一方のFIFOに記憶された前記受信データを読み出すステップとを含む。
本発明によれば、オートネゴシエーションデータをトランスペアレント通信する伝送制御回路を提供することができる。
図1は、従来の伝送制御回路のブロック図である。 図2は、本発明の第1実施形態における伝送制御回路10のブロック図である。 図3は、イーサネット(登録商標)におけるデータ送信状態の状態遷移図である。 図4は、本発明の第1実施形態の伝送制御回路10におけるデータ認識部1の動作ステートを説明するための図である。 図5は、IEEE802.3zで規定されているオートネゴシエーションデータ受信及びアイドルデータ受信に関する動作ステートマシンである。 図6は、本発明の第1実施形態の伝送制御回路10における伝送制御方法を説明するためのフローチャートである。 図7は、本発明の第2実施形態における伝送制御回路20のブロック図である。 図8は、本発明の第2実施形態の伝送制御回路20における伝送制御方法を説明するためのフローチャートである。
(第1実施形態)
添付図面を参照して、本発明の第1実施形態による伝送制御回路10を以下に説明する。
[構成の説明]
はじめに、本実施形態における伝送制御回路10の構成の説明を行う。図2は、本発明の第1実施形態における伝送制御回路10のブロック図である。本実施形態における伝送制御回路10は、データ認識部1、パケットデータ用FIFO2、オートネゴシエーションデータ用FIFO3及びデータ選択部4を備える。
データ認識部1は、所定の書き込みクロックに同期して、受信データが、パケットデータである場合には、受信データをパケットデータ用FIFO2に記憶させる。また、受信データが、オートネゴシエーションデータである場合には、受信データをオートネゴシエーションデータ用FIFO3に記憶させる。
パケットデータ用FIFO2は、パケットデータを一時的に記憶する。
オートネゴシエーションデータ用FIFO3は、オートネゴシエーションを行うために使用する制御データを一時的に記憶する。
データ選択部4は、所定の読み出しクロックに同期して、データ認識部1の指示により、パケットデータ用FIFO2、又はオートネゴシエーションデータ用FIFO3のいずれか一方に記憶した受信データを読み出し、後続の処理部へ受信データを出力する。
次に、本実施形態の伝送制御回路10におけるデータ認識部1は、アイドルデータ受信時に、FIFOを切り替えるため、イーサネット(登録商標)におけるデータ送信状態について説明する。図3は、イーサネット(登録商標)におけるデータ送信状態の状態遷移図である。イーサネットモジュールを搭載したルータやスイッチ等(以下、「伝送制御装置」という)は、リセット後、対向装置と接続されているリンクの通信速度設定が固定である場合には、アイドルデータ送信状態11となり、オートネゴシエーション機能が有効である場合には、オートネゴシエーションデータ送信状態12となる。次に、伝送制御装置は、オートネゴシエーションデータ送信状態12の後、リンクが確立すると、通信可能な状態となり、アイドルデータ送信状態13になる。次に、伝送制御装置は、アイドルデータ送信状態13のときに、該当のリンクを使用して送信するパケットを受信した場合には、パケットデータ送信状態14になる。次に、伝送制御装置は、パケットデータの送信が終わると、アイドルデータ送信状態15になる。次に、伝送制御装置は、再度オートネゴシエーションする必要があると判断した場合には、オートネゴシエーションデータ送信状態12となり、再度、該当のリンクを使用して送信するパケットを受信した場合には、パケットデータ送信状態14になる。
次に、本実施形態における伝送制御回路10のデータ認識部1の動作ステートについて説明する。図4は、本発明の第1実施形態の伝送制御回路10におけるデータ認識部1の動作ステートを説明するための図である。データ認識部1の動作ステートは、リセット後に初期状態21に遷移する。次に、データ認識部1の動作ステートは、オートネゴシエーションデータを受信した場合には、オートネゴシエーション動作22となり、アイドルデータを受信した場合には、パケットデータ動作23となる。その後のデータ認識部1の動作ステートは、オートネゴシエーション動作22又はパケット動作23のいずれかとなる。
データ認識部1の動作ステートが、オートネゴシエーション動作22の時は、データ認識部1は、受信データをオートネゴシエーションデータ用FIFO3に送信する。データ認識部1の動作ステートが、オートネゴシエーション動作22のときに、アイドルデータを受信すると、パケットデータ動作23に遷移する。
データ認識部1の動作ステートが、パケットデータ動作23の時は、データ認識部1は、受信データをパケットデータ用FIFO2に送信する。データ認識部1の動作ステートが、パケットデータ動作23のときに、オートネゴシエーションデータを受信すると、オートネゴシエーション動作22に遷移する。
次に、IEEE802.3zで規定されているデータ受信時の状態遷移の詳細について説明する。IEEE802.3zでは、符号化方式に8B/10Bが使用されている。8B/10Bでは、データを示すDコードと呼ばれるコードグループと、制御信号を示すKコードと呼ばれるコードグループがある。Dコード及びKコードの組み合わせにより、コンフィグレーションやアイドル状態を示すオーダーセットが規定されている。図5は、IEEE802.3zで規定されているオートネゴシエーションデータ受信及びアイドルデータ受信に関する動作ステートマシンである。図5の動作ステートマシンでは、link_failed状態31、wait_for_k状態32、rx_k状態33、idle_d状態34、rx_cb状態35、rx_cc状態36、rx_cd状態37及びrx_invalid状態38が図示されている。
link_failed状態31は、コンマ同期が成立しておらず、リンクが確認していない状態である。コンマ同期が成立すると、link_failed状態31からwait_for_k状態32に遷移する。
wait_for_k状態32は、コンマ(K28.5)制御信号待ち状態であり、コンマ(K28.5)制御信号を受信すると、rx_k状態33に遷移する。
rx_k状態33からは、D21.5データ信号又はD2.2データ信号を受信すると、rx_cb状態35に遷移し、D5.6データ信号又はD16.2データ信号を受信すると、idle_d状態34に遷移し、その他のコードを受信した場合には、rx_invalid状態38に遷移する。
idle_d状態34は、イーサネット回線がアイドル状態であることを示す。idle_d状態34からは、コンマ(K28.5)制御信号を正常に受信した場合には、rx_k33状態に遷移し、コンマ(K28.5)制御信号受信エラーの場合には、rx_invalid状態38に遷移し、信号を受信しない場合には、wait_for_k状態32に遷移する。
rx_cb状態35は、コンフィグデータの1コード目の受信待ち状態であり、想定されているコードを受信すると、rx_cc状態36に遷移し、想定されていないコードを受信すると、rx_invalid状態38に遷移する。
rx_cc状態36は、コンフィグデータの2コード目の受信待ち状態であり、想定されているコードを受信すると、rx_cd状態37に遷移し、想定されていないコードを受信すると、rx_invalid状態38に遷移する。
rx_cd状態37は、コンフィグデータの受信終了状態であり、オートネゴシエーションデータ受信状態を含む。rx_cd状態37からは、想定されているコードを受信した場合には、rx_cd状態37に遷移し、想定されていないコードを受信した場合には、rx_invalid状態38に遷移する。
rx_invalid状態38は、コード受信エラー状態であり、コンマ(K28.5)制御信号を正常に受信した場合には、rx_k状態33に遷移し、コンマ(K28.5)制御信号受信エラーの場合には、wait_for_k状態32に遷移する。
以上が、IEEE802.3zで規定されているデータ受信時の状態遷移についての説明である。本実施形態では、idle_d状態34において、パケットデータ用FIFO2とオートネゴシエーションデータ用FIFO3を切り替えることにより、切り替えに伴う通信エラーを発生させることなく、簡易な構成でパケットデータ及びオートネゴシエーションデータを透過することを可能にする。
[動作方法の説明]
次に、本実施形態の伝送制御回路10における伝送制御方法の説明を行う。図6は、本発明の第1実施形態の伝送制御回路10における伝送制御方法を説明するためのフローチャートである。
(ステップS1)
データ認識部1が、ギガビットイーサネット信号を受信する。
(ステップS2)
データ認識部1は、ステップS1で受信したギガビットイーサネット信号が、パケットデータ信号であるかどうかを判定する。パケットデータ信号である場合には、ステップS3の処理に進み、パケットデータ信号でない場合には、ステップS6の処理に進む。
(ステップS3)
データ認識部1は、パケットデータ用FIFO2が動作中であるかどうかを判定する。パケットデータ用FIFO2が動作中である場合には、ステップS4の処理に進み、パケットデータ用FIFO2が動作中でない場合には、ステップS5の処理に進む。
(ステップS4)
データ認識部1は、所定の書き込みクロックに同期して、パケットデータ用FIFO2にパケットデータを書き込み、ステップS9の処理に進む。
(ステップS5)
データ認識部1は、アイドルデータ受信タイミングで、データ格納用のFIFOをパケットデータ用FIFO2に切り替え、ステップS4の処理に進む。アイドルデータ受信のタイミングで、FIFOの切り替えを行う理由は、FIFO切り替えに伴う通信エラーの発生を防ぐためである。
(ステップS6)
データ認識部1は、オートネゴシエーションデータ用FIFO3が動作中であるかどうかを判定する。オートネゴシエーションデータ用FIFO3が動作中である場合には、ステップS7の処理に進み、オートネゴシエーションデータ用FIFO3が動作中でない場合には、ステップS8の処理に進む。
(ステップS7)
データ認識部1は、所定の書き込みクロックに同期して、オートネゴシエーションデータ用FIFO3にオートネゴシエーションデータを書き込み、ステップS9の処理に進む。
(ステップS8)
データ認識部1は、アイドルデータ受信タイミングで、データ格納用のFIFOをオートネゴシエーションデータ用FIFO3に切り替え、ステップS7の処理に進む。アイドルデータ受信のタイミングで、FIFOの切り替えを行う理由は、FIFO切り替えに伴う通信エラーの発生を防ぐためである。
(ステップS9)
データ選択部4は、所定の読み出しクロックに同期して、データ認識部1の指示により、パケットデータ用FIFO2、又はオートネゴシエーションデータ用FIFO3のいずれか一方のFIFOに記憶された受信データを読み出す。
本実施形態の伝送制御回路10によれば、簡易な構成で、パケットデータ及びオートネゴシエーションデータのトランスペアレント通信を実現することができる。
(第2実施形態)
添付図面を参照して、本発明の第2実施形態による伝送制御回路20を以下に説明する。
[構成の説明]
はじめに、本実施形態における伝送制御回路20の構成の説明を行う。図7は、本発明の第2実施形態における伝送制御回路20のブロック図である。本実施形態における伝送制御回路20は、出力データ制御部41及びFIFO制御部42を備える。FIFO制御部42は、パケットデータ用FIFO制御信号生成部43、オートネゴシエーションデータ用FIFO制御信号生成部44、FIFO制御信号選択部45及びFIFO46を備える。本発明の第2実施形態は、パケットデータ及びオートネゴシエーションデータを書き込むFIFOを区別せずに同一のFIFOを使用している点が、本発明の第1実施形態とは異なる。
出力データ制御部41は、入力データに基づき、FIFO制御信号選択部45に、選択する制御信号を決定させる。
パケットデータ用FIFO制御信号生成部43は、FIFO46に格納されたパケットデータを、FIFO46から出力するための制御信号を生成する。
オートネゴシエーションデータ用FIFO制御信号生成部44は、FIFO46に格納されたオートネゴシエーションデータを、FIFO46から出力するための制御信号を生成する。
FIFO制御信号選択部45は、出力データ制御部41の制御に基づいて、パケットデータ用FIFO制御信号生成部43又はオートネゴシエーションデータ用FIFO制御信号生成部44から、いずれか一方のFIFO制御信号を選択する。
FIFO46は、書き込みクロックに同期して、入力データが書き込まれ、読み出しクロックに同期して、書き込まれているデータが読み出される。
[動作方法の説明]
次に、本実施形態の伝送制御回路20における伝送制御方法の説明を行う。図8は、本発明の第2実施形態の伝送制御回路20における伝送制御方法を説明するためのフローチャートである。
(ステップS11)
伝送制御回路20が受信したギガビットイーサネット信号は、FIFO46及び出力データ制御部41に入力される。
(ステップS12)
FIFO46に、ステップS11で入力されたギガビットイーサネット信号が、書き込みクロックに同期して、書き込まれる。
(ステップS13)
出力データ制御部41は、ステップS11で入力されたギガビットイーサネット信号が、パケットデータであるか判定する。パケットデータである場合には、ステップS14の処理に進み、パケットデータでない場合には、ステップS15の処理に進む。
(ステップS14)
出力データ制御部41は、パケットデータ用FIFO制御信号生成部43で生成されたパケットデータ用FIFO制御信号を、FIFO46に送信する。
(ステップS15)
出力データ制御部41は、オートネゴシエーションデータ用FIFO制御信号生成部44で生成されたオートネゴシエーションデータ用FIFO制御信号を、FIFO46に送信する。
(ステップS16)
FIFO46から、読み出しクロックに同期して、出力データが読み出される。
本発明の第2実施形態では、パケットデータとオートネゴシエーションデータに対するFIFOが同一であっても、ステップS14及びステップS15の処理により、第1実施形態でFIFOを区別した場合と同様の制御をすることができる。
以上、本発明の実施の形態が添付の図面を参照することにより説明された。但し、本発明は、上述の実施の形態に限定されず、要旨を逸脱しない範囲で当業者により適宜変更され得る。
1 データ認識部
2 パケットデータ用FIFO
3 オートネゴシエーションデータ用FIFO
4 データ選択部
11 アイドルデータ送信状態
12 オートネゴシエーションデータ送信状態
13 アイドルデータ送信状態
14 パケットデータ送信状態
15 アイドルデータ送信状態
21 初期状態
22 オートネゴシエーション動作
23 パケットデータ動作
31 link_failed
32 wait_for_k
33 rx_k
34 idle_d
35 rx_cd
36 rx_cc
37 rx_cd
38 rx_invalid
41 出力データ制御部
42 FIFO制御部
43 パケットデータ用FIFO制御信号生成部
44 オートネゴシエーションデータ用FIFO制御信号生成部
45 FIFO制御信号選択部
46 FIFO
51 オートネゴシエーションデータ生成要因認識部
52 パケットデータ用FIFO
53 オートネゴシエーションデータ生成部
54 データ選択部

Claims (6)

  1. パケットデータ用FIFOと、
    オートネゴシエーションデータ用FIFOと、
    所定の書き込みクロックに同期して、受信データが、パケットデータである場合には、前記受信データを前記パケットデータ用FIFOに記憶させ、前記受信データが、オートネゴシエーションデータである場合には、前記受信データを前記オートネゴシエーションデータ用FIFOに記憶させるデータ認識部と、
    所定の読み出しクロックに同期して、前記データ認識部の指示により、前記パケットデータ用FIFO、又はオートネゴシエーションデータ用FIFOのいずれか一方のFIFOに記憶された前記受信データを読み出すデータ選択部と
    を備える伝送制御回路。
  2. 前記データ認識部は、前記FIFOを切り替える場合には、アイドルデータ受信時に、前記FIFOを切り替える
    請求項1に記載の伝送制御回路。
  3. 所定の書き込みクロックに同期して、入力データを書き込まれ、所定の読み出しクロックに同期して、前記入力データを読み出されるFIFOと、ここで、前記入力データは、パケットデータ又はオートネゴシエーションデータであり、
    前記パケットデータが格納されている前記FIFOを制御するパケットデータ用FIFO制御信号を生成するパケットデータ用FIFO制御信号生成部と、
    前記オートネゴシエーションデータが格納されている前記FIFOを制御するオートネゴシエーション用FIFO制御信号を生成するオートネゴシエーションデータ用FIFO制御信号生成部と、
    前記パケットデータ用FIFO制御信号、又は前記オートネゴシエーションデータ用FIFO制御信号のいずれかの制御信号を選択し、前記FIFOに、前記制御信号を入力するFIFO制御信号選択部と、
    前記入力データに基づいて、前記FIFO制御信号選択部に、選択する前記制御信号を決定させる出力データ制御部と
    を備える伝送制御回路。
  4. パケットデータ用FIFOと、オートネゴシエーションデータ用FIFOとを備える伝送制御回路において、
    データ認識部が、所定の書き込みクロックに同期して、受信データが、パケットデータである場合には、前記受信データを前記パケットデータ用FIFOに記憶させるステップと、
    データ認識部が、前記受信データが、オートネゴシエーションデータである場合には、前記受信データを前記オートネゴシエーションデータ用FIFOに記憶させるステップと、
    データ選択部が、所定の読み出しクロックに同期して、前記データ認識部の指示により、前記パケットデータ用FIFO、又はオートネゴシエーションデータ用FIFOのいずれか一方のFIFOに記憶された前記受信データを読み出すステップと
    を含む伝送制御方法。
  5. 前記データ認識部が、前記FIFOを切り替える場合には、アイドルデータ受信時に、前記FIFOを切り替えるステップを
    更に含む請求項4に記載の伝送制御方法。
  6. 所定の書き込みクロックに同期して、入力データを書き込み、所定の読み出しクロックに同期して、前記入力データを読み出すFIFOとを備える伝送制御回路において、ここで、前記入力データは、パケットデータ又はオートネゴシエーションデータであり、
    パケットデータ用FIFO制御信号生成部が、前記パケットデータが格納されている前記FIFOを制御するパケットデータ用FIFO制御信号を生成するステップと、
    オートネゴシエーションデータ用FIFO制御信号生成部が、前記オートネゴシエーションデータが格納されている前記FIFOを制御するオートネゴシエーション用FIFO制御信号を生成するステップと、
    FIFO制御信号選択部が、前記パケットデータ用FIFO制御信号、又は前記オートネゴシエーションデータ用FIFO制御信号のいずれかの制御信号を選択するステップと、
    FIFO制御信号選択部が、前記FIFOに、前記制御信号を入力するステップと、
    出力データ制御部が、前記入力データに基づいて、前記FIFO制御信号選択部に、選択する前記制御信号を決定させるステップと
    を含む伝送制御方法。
JP2011073657A 2011-03-29 2011-03-29 伝送制御回路及び伝送制御方法 Active JP5448201B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011073657A JP5448201B2 (ja) 2011-03-29 2011-03-29 伝送制御回路及び伝送制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011073657A JP5448201B2 (ja) 2011-03-29 2011-03-29 伝送制御回路及び伝送制御方法

Publications (2)

Publication Number Publication Date
JP2012209753A true JP2012209753A (ja) 2012-10-25
JP5448201B2 JP5448201B2 (ja) 2014-03-19

Family

ID=47189156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011073657A Active JP5448201B2 (ja) 2011-03-29 2011-03-29 伝送制御回路及び伝送制御方法

Country Status (1)

Country Link
JP (1) JP5448201B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0787562A (ja) * 1993-06-22 1995-03-31 Casio Comput Co Ltd ディジタル無線携帯端末装置
JP2004357164A (ja) * 2003-05-30 2004-12-16 Mitsubishi Electric Corp 伝送装置及び伝送システム
JP2006254128A (ja) * 2005-03-10 2006-09-21 Nec Engineering Ltd ギガビット・イーサネット(登録商標)信号多重伝送装置
JP2007336472A (ja) * 2006-06-19 2007-12-27 Fujitsu Ltd 制御信号を中継するイーサネット(登録商標)通信システム
JP2008124905A (ja) * 2006-11-14 2008-05-29 Mitsubishi Electric Corp 多分岐通信システム及びセンター側端局装置
JP2012165334A (ja) * 2011-02-09 2012-08-30 Nec Corp 多重化伝送装置、多重化伝送方法、およびコンピュータプログラム

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0787562A (ja) * 1993-06-22 1995-03-31 Casio Comput Co Ltd ディジタル無線携帯端末装置
JP2004357164A (ja) * 2003-05-30 2004-12-16 Mitsubishi Electric Corp 伝送装置及び伝送システム
JP2006254128A (ja) * 2005-03-10 2006-09-21 Nec Engineering Ltd ギガビット・イーサネット(登録商標)信号多重伝送装置
JP2007336472A (ja) * 2006-06-19 2007-12-27 Fujitsu Ltd 制御信号を中継するイーサネット(登録商標)通信システム
JP2008124905A (ja) * 2006-11-14 2008-05-29 Mitsubishi Electric Corp 多分岐通信システム及びセンター側端局装置
JP2012165334A (ja) * 2011-02-09 2012-08-30 Nec Corp 多重化伝送装置、多重化伝送方法、およびコンピュータプログラム

Also Published As

Publication number Publication date
JP5448201B2 (ja) 2014-03-19

Similar Documents

Publication Publication Date Title
CN103825696B (zh) 一种基于fpga实现光纤高速实时通信的装置
CN108462601B (zh) 应用于光传输网络的多保护组倒换方法、装置及网元设备
US20050259685A1 (en) Dual speed interface between media access control unit and physical unit
EP1130842B1 (en) Communications interface between clock domains with minimal latency
EP2130316B1 (en) Synchronous network device
US9019959B2 (en) Node, switch, and system
CN104009867A (zh) 一种基于fpga的光纤以太网智能分路器的切换方法
WO2012065425A1 (zh) 数据流定帧方法及装置
EP2579513A1 (en) Node device, integrated circuit and control method in ring transmission system
CN108614792B (zh) 1394事务层数据包存储管理方法及电路
JP5448201B2 (ja) 伝送制御回路及び伝送制御方法
US11824657B2 (en) Frame processing method and apparatus
US6990538B2 (en) System comprising a state machine controlling transition between deskew enable mode and deskew disable mode of a system FIFO memory
JP2001168824A (ja) 光ラインプロテクション方式
US11750310B2 (en) Clock synchronization packet exchanging method and apparatus
JP4692161B2 (ja) 中継器及び光通信システム
US8576704B2 (en) Communication system, communication device, integrated circuit, and communication method
KR101442567B1 (ko) 링 네트워크 토폴로지에서 프레임기반 라우팅을 이용한 프레임 무손실 통신 방법
EP4191969A1 (en) Communication control device, information processing device, communication control method, and information processing method
Ma et al. Demonstration of latency control label-based bounded-jitter scheduling in a bridged network for industrial internet
US20220271855A1 (en) Optical and electrical modules with enhanced features
WO2023040650A1 (zh) 一种报文周期的确定方法及其相关装置
US20230179894A1 (en) Data communication system, computer, data communication method, and program
CN118118446A (zh) 一种交换机及交换机系统
JP2010011263A (ja) 光通信システムにおける伝送路最適化方法、光送信機、光受信機および光中継機

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130626

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131220

R150 Certificate of patent or registration of utility model

Ref document number: 5448201

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350